特許 7790130出願番号 特願 2021-202755
半導体モジュール、半導体モジュールの製造方法およびケースユニット
公報発行日 2025年12月23
公報URL https://ipforce.jp/patent-jp-P_B1-7790130 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
半導体モジュール、半導体モジュールの製造方法およびケースユニット
発明が解決しようとする課題[発明の詳細な説明]から抜粋
近年、腐蝕性ガス雰囲気下でも長期にわたり使用可能な半導体モジュールの実現が望まれている。
課題を解決するための手段[発明の詳細な説明]から抜粋
以上の課題を解決するために、本開示の好適な態様に係る半導体モジュールは、半導体素子と、前記半導体素子を搭載する配線基板を含む積層板と、複数の端子孔を有し、前記半導体素子を収容するケースと、前記複数の端子孔のうちの２以上の端子孔にそれぞれ挿入され、前記半導体素子に電気的に接続される複数の外部端子と、前記積層板と前記ケースとの間に介在するスペーサーと、を備え、前記ケースおよび前記スペーサーは、接・・・ 続きを知財ポータルサイト IP Force にログインして見る
この特許の権利範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
第１半導体モジュールの分解斜視図である。
【図2】
ケースの底面図である。
【図3】
ケースの一部を示す斜視図である。
【図4】
図２中のＡ－Ａ線に沿う半導体モジュールの断面図である。
【図5】
図２中のＢ－Ｂ線に沿う半導体モジュールの断面図である。
【図6】
図２中のＣ－Ｃ線に沿う半導体モジュールの断面図である。
【図7】
第１半導体モジュールの製造方法を示すフローチャートである。
【図8】
用意工程を説明するための図である。
【図9】
端子挿入工程を説明するための図である。
【図10】
接合工程中の塗布工程を説明するための図である。
【図11】
接合工程中の貼り合せ工程を説明するための図である。
【図12】
接合工程中の軟化工程を説明するための図である。
【図13】
第２半導体モジュールの分解斜視図である。
【図14】
第２半導体モジュールの断面図である。
代表図 図1本件の代表的な図
１０…半導体モジュール、１０Ａ…半導体モジュール、１１…積層板、１２…ケースユニット、１２Ａ…ケースユニット、２０…配線基板、３０…半導体素子、４０…ベース、４１…取付孔、５０…ケース、５０ａ…接合面、５１…端子孔、５１＿１…端子孔、５１＿２…端子孔、５１＿３…端子孔、５１ａ…第１部分、５１ｂ…第２部分、５５…隔壁、５６…凹部、６０…外部端子、６０ａ…接合面（第１接合面）、６１…ピン部、６１ａ…第１部分、６１ｂ…第２部分、６２…脚部、７０…スペーサー、７０Ａ…スペーサー、７０ａ…接合面（第２接合面）、７０ｂ…接合面、７１…突起、７２…凹部、８０…蓋、Ｂ１…接着剤、Ｂ１ａ…接着剤、Ｂ２…接着剤、Ｇ１…隙間、Ｇ２…隙間、Ｌ…距離、ＬＣ…中心軸、Ｐ…中心、Ｐ０…中心、Ｐ１…位置、Ｐ２…位置、ＰＡ…ポッティング材、Ｓ１０…用意工程、Ｓ２０…端子挿入工程、Ｓ３０…接合工程、Ｓ３１…塗布工程、Ｓ３２…貼り合せ工程、Ｓ３３…軟化工程、Ｓ３４…硬化工程、Ｗ…ワイヤー、ｄ…距離、ｔ…厚さ。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります