知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-12-15
(45)【発行日】2025-12-23
(54)【発明の名称】受光装置およびＸ線撮像装置ならびに電子機器
(51)【国際特許分類】
H10F 39/18 20250101AFI20251216BHJP
H10F 30/22 20250101ALI20251216BHJP
H10F 30/29 20250101ALI20251216BHJP
H10F 39/10 20250101ALI20251216BHJP
【ＦＩ】
H10F39/18 F
H10F30/22
H10F30/29
H10F39/10 K
H10F39/18 A
【請求項の数】
36
(21)【出願番号】P 2023533083
(86)(22)【出願日】2022-03-16
(86)【国際出願番号】 JP2022011758
(87)【国際公開番号】W WO2023281834
(87)【国際公開日】2023-01-12
【審査請求日】2025-03-03
(31)【優先権主張番号】P 2021112166
(32)【優先日】2021-07-06
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】白方 徹
(72)【発明者】
【氏名】岩田 晃
(72)【発明者】
【氏名】山口 征也
(72)【発明者】
【氏名】太田 和伸
(72)【発明者】
【氏名】安藤 厚博
(72)【発明者】
【氏名】酒井 大樹
(72)【発明者】
【氏名】前原 鑑
【審査官】柴山 将隆
(56)【参考文献】
【文献】国際公開第２００９／１２５４７６（ＷＯ，Ａ１）
【文献】特開２００２－９２６８（ＪＰ，Ａ）
【文献】特開２００８－２７７５１１（ＪＰ，Ａ）
【文献】特開２０１２－５４４５０（ＪＰ，Ａ）
【文献】特開２０２０－６５０１６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｆ ３９／１８
Ｈ１０Ｆ ３９／１０
Ｈ１０Ｆ ３０／２２
Ｈ１０Ｆ ３０／２９
(57)【特許請求の範囲】
【請求項1】
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆されている
受光装置。
【請求項2】
前記層間絶縁層は、前記第１半導体基板の前記第１の面に設けられた第１絶縁層と、前記第２半導体基板の前記第３の面に設けられた第２絶縁層とを有し、前記第１絶縁層および前記第２絶縁層は、それぞれの接合面にパッド電極が埋め込み形成されており、
前記第１半導体基板と前記第２半導体基板とは、前記第１絶縁層および前記第２絶縁層のそれぞれに設けられた前記パッド電極を介して電気的に接続されている、請求項１に記載の受光装置。
【請求項3】
前記受光素子は、前記第１半導体基板の第１の面の界面に設けられると共に、第１の電極に接続された第１の第１導電型領域と、前記第１の面の界面において、前記受光素子毎に設けられた前記第１の第１導電型領域の周囲にそれぞれ設けられると共に、第２の電極に接続された第２の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第２の第１導電型領域の周囲にそれぞれ設けられると共に、電気的に浮遊状態な第３の第１導電型領域とを有する、請求項１に記載の受光装置。
【請求項4】
前記第２半導体基板の前記側面は、前記第４の面側が外側に傾斜している、請求項１に記載の受光装置。【請求項5】
前記層間絶縁層の側面および前記層間絶縁層の前記側面に連続する前記第１半導体基板の側面の一部は、前記第２半導体基板の前記側面と共に内側に後退し、前記保護膜によって覆われている、請求項１に記載の受光装置。【請求項6】
前記保護膜は、前記第１半導体基板の前記一部の側面の後退によって形成された前記第１半導体基板の第５の面まで延在している、請求項５に記載の受光装置。【請求項7】
前記層間絶縁層の側面は前記第２半導体基板の前記側面と共に内側に後退し、前記層間絶縁層の前記側面に連続する前記第１半導体基板の側面の一部は前記第２半導体基板の前記側面よりもさらに内側に後退している、請求項１に記載の受光装置。【請求項8】
前記保護膜は無機絶縁膜または有機膜である、請求項１に記載の受光装置。【請求項9】
前記有機膜は、前記第１半導体基板の前記第４の面まで延在している、請求項８に記載の受光装置。【請求項10】
前記第２半導体基板は、前記側面の近傍に連続すると共に前記第２半導体基板を貫通する溝を有し、前記溝には無機絶縁膜が埋設されている、請求項１に記載の受光装置。
【請求項11】
前記溝には、前記無機絶縁膜の内側に有機膜がさらに埋設されている、請求項１０に記載の受光装置。【請求項12】
前記溝はさらに前記層間絶縁層または前記層間絶縁層および前記第１半導体基板を貫通している、請求項１０に記載の受光装置。【請求項13】
前記溝は、前記第２半導体基板の前記側面の近傍に多重に設けられている、請求項１０に記載の受光装置。【請求項14】
前記溝によって分断された前記第２半導体基板にはそれぞれ固定電位が印加されている、請求項１３に記載の受光装置。【請求項15】
前記第２半導体基板は、前記第４の面側に配置された支持基板と、前記第３の面側に配置されると共に前記ロジック回路が形成されたロジック基板と、前記支持基板と前記ロジック基板との間に設けられた絶縁層を有し、前記ロジック基板の側面は、前記支持基板の側面よりも内側に設けられると共に、絶縁膜によって覆われており、
前記支持基板には、前記ロジック基板に印加される前記第２の電位よりも高く、前記第１半導体基板に印加される前記第１の電位よりも低い第３の電位が印加される、請求項１に記載の受光装置。
【請求項16】
前記第１半導体基板および前記第２半導体基板は、角部が曲線状に加工された略矩形形状を有している、請求項１に記載の受光装置。【請求項17】
前記層間絶縁層は、前記第２半導体基板の側面よりも外側に突出する層内に所定の電位が印加された１または複数の金属膜が設けられている、請求項１に記載の受光装置。【請求項18】
前記１または複数の金属膜は前記第２半導体基板と電気的に接続されている、請求項１７に記載の受光装置。【請求項19】
前記１または複数の金属膜には外部電源から前記第１の電位よりも低く、前記第２の電位よりも高い第３の電位が印加されている、請求項１７に記載の受光装置。【請求項20】
前記第１半導体基板は、前記第２の面の界面に、第１導電型領域とは異なる導電型の第１の第２導電型領域を有している、請求項１に記載の受光装置。【請求項21】
前記第１半導体基板は、前記複数の受光素子が行列状に２次元配置された受光領域と、前記受光領域の周囲に設けられた周辺領域とを有し、前記周辺領域に、前記第１の面の界面に設けられ、前記第１半導体基板の側面に延在すると共に電気的に浮遊状態な第４の第１導電型領域と、前記第２の面の界面の、前記第１の第２導電型領域の外側にリング状に設けられると共に電気的に浮遊状態な複数の第５の第１導電型領域をさらに有する、請求項２０に記載の受光装置。
【請求項22】
前記第１の面の界面に設けられた前記第４の第１導電型領域は、複数のリング状に設けられている、請求項２１に記載の受光装置。【請求項23】
前記第２半導体基板は、前記側面の近傍の前記第３の面の界面にリング状に設けられると共に、電気的に浮遊状態な複数の第６の第１導電型領域をさらに有する、請求項１に記載の受光装置。【請求項24】
前記複数の第６の第１導電型領域の少なくとも一部は、前記第２半導体基板の前記第３の面と前記第４の面との間を貫通している、請求項２３に記載の受光装置。【請求項25】
前記第２半導体基板は、前記第３の面と前記第４の面との間を貫通する前記複数の第６の第１導電型領域の間に、前記第３の面と前記第４の面との間を貫通する第２の第２導電型領域をさらに有する、請求項２４に記載の受光装置。【請求項26】
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、Ｘ線に基づく信号電荷を発生する複数の受光素子が行列状に２次元配置された第１半導体基板と、対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆されている
Ｘ線撮像装置。
【請求項27】
Ｘ線撮像装置を有し、前記Ｘ線撮像装置は、
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、Ｘ線に基づく信号電荷を発生する複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆されている
電子機器。
【請求項28】
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆され、
前記第１半導体基板および前記第２半導体基板は略矩形形状を有すると共に、角部が曲線状に加工されている
受光装置。
【請求項29】
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆され、
前記層間絶縁層は、前記第２半導体基板の側面よりも外側に突出する層内に所定の電位が印加された金属膜を有する
受光装置。
【請求項30】
前記金属膜は前記第２半導体基板と電気的に接続されている、請求項２９に記載の受光装置。【請求項31】
前記金属膜には外部電源から前記第１の電位よりも低く、前記第２の電位よりも高い第３の電位が印加されている、請求項２９に記載の受光装置。【請求項32】
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された受光領域と、前記受光領域の周囲に設けられた周辺領域とを有する第１半導体基板と、対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記受光領域において、前記受光素子毎に前記第１半導体基板の第１の面の界面に設けられると共に、第１の電極に接続された第１の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第１の第１導電型領域の周囲にそれぞれ設けられると共に、第２の電極に接続された第２の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第２の第１導電型領域の周囲にそれぞれ設けられると共に、電気的に浮遊状態な第３の第１導電型領域と、
前記第１の面の界面に設けられ、前記第１半導体基板の側面に延在すると共に、電気的に浮遊状態な第４の第１導電型領域と、
前記第２の面の界面に設けられた第１導電型領域とは異なる導電型の第１の第２導電型領域と、
前記第２の面の界面の、前記第１の第２導電型領域の外側にリング状に設けられると共に電気的に浮遊状態な複数の第５の第１導電型領域と
を備えた受光装置。
【請求項33】
前記第１の面の界面に設けられた前記第４の第１導電型領域は、複数のリング状に設けられている、請求項３２に記載の受光装置。【請求項34】
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路と、周縁部近傍の前記第３の面の界面にリング状に設けられた、電気的に浮遊状態な複数の第６の第１導電型領域とを有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層と
を備えた受光装置。
【請求項35】
前記複数の第６の第１導電型領域の少なくとも一部は、前記第２半導体基板の前記第３の面と前記第４の面との間を貫通している、請求項３４に記載の受光装置。【請求項36】
前記第２半導体基板は、前記第３の面と前記第４の面との間を貫通する前記複数の第６の第１導電型領域の間に、前記第３の面と前記第４の面との間を貫通する第２の第２導電型領域をさらに有する、請求項３５に記載の受光装置。【発明の詳細な説明】
【技術分野】
【0001】
本開示は、例えば医療用や非破壊検査用のＸ線撮影に好適な受光装置およびＸ線撮像装置ならびに電子機器に関する。
【背景技術】
【0002】
例えば、特許文献１では、ダイシングカット時における半導体層のビビリおよびダイシングカットに伴う半導体層のチッピングを抑制することを目的として、個片化前層構造体におけるダイシングカット部に対して、透明樹脂層よりも高ヤング率のチップ抑制部材を半導体層に接して形成した半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１４－０４５１４２号公報
【発明の概要】
【0004】
ところで、低電圧駆動の基板と高電圧駆動の基板とが貼り合わされた、例えばＸ線撮像装置として用いられる半導体装置（受光装置）では、放電耐圧の向上が求められている。
【0005】
放電耐圧を向上させることが可能な受光装置およびＸ線撮像装置ならびに電子機器を提供することが望ましい。
【0006】
本開示の一実施形態の第１の受光装置は、対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、対向する第３の面および第４の面を有すると共に、第１半導体基板の第１の面と第３の面とを向かい合わせに配置され、第１の電位よりも低い第２の電位が印加されると共に、複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、第１半導体基板と第２半導体基板との間に設けられた層間絶縁層とを備えたものであり、第２半導体基板は、第１半導体基板の側面よりも内側に後退する側面を有し、第２半導体基板の側面は保護膜によって被覆されている。
【0007】
本開示の一実施形態の第２の受光装置は、対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、対向する第３の面および第４の面を有すると共に、第１半導体基板の第１の面と第３の面とを向かい合わせに配置され、第１の電位よりも低い第２の電位が印加されると共に、複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、第１半導体基板と第２半導体基板との間に設けられた層間絶縁層とを備えたものであり、第２半導体基板は、第１半導体基板の側面よりも内側に後退する側面を有し、第２半導体基板の側面は保護膜によって被覆され、第１半導体基板および第２半導体基板は略矩形形状を有すると共に、角部が曲線状に加工されている。
【0008】
本開示の一実施形態の第３の受光装置は、対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、対向する第３の面および第４の面を有すると共に、第１半導体基板の第１の面と第３の面とを向かい合わせに配置され、第１の電位よりも低い第２の電位が印加されると共に、複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、第１半導体基板と第２半導体基板との間に設けられた層間絶縁層とを備えたものであり、第２半導体基板は、第１半導体基板の側面よりも内側に後退する側面を有し、第２半導体基板の側面は保護膜によって被覆され、層間絶縁層は、第２半導体基板の側面よりも外側に突出する層内に所定の電位が印加された金属膜を有する。
【0009】
本開示の一実施形態の第４の受光装置は、対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された受光領域と、受光領域の周囲に設けられた周辺領域とを有する第１半導体基板と、対向する第３の面および第４の面を有すると共に、第１半導体基板の第１の面と第３の面とを向かい合わせに配置され、第１の電位よりも低い第２の電位が印加されると共に、複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、受光領域において、受光素子毎に第１半導体基板の第１の面の界面に設けられると共に、第１の電極に接続された第１の第１導電型領域と、第１の面の界面において、受光素子毎に設けられた第１の第１導電型領域の周囲にそれぞれ設けられると共に、第２の電極に接続された第２の第１導電型領域と、第１の面の界面において、受光素子毎に設けられた第２の第１導電型領域の周囲にそれぞれ設けられると共に、電気的に浮遊状態な第３の第１導電型領域と、第１の面の界面に設けられ、第１半導体基板の側面に延在すると共に、電気的に浮遊状態な第４の第１導電型領域と、第２の面の界面に設けられた第１導電型領域とは異なる導電型の第１の第２導電型領域と、第２の面の界面の、第１の第２導電型領域の外側にリング状に設けられると共に電気的に浮遊状態な複数の第５の第１導電型領域とを備えたものである。
【0010】
本開示の一実施形態の第５の受光装置は、対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、対向する第３の面および第４の面を有すると共に、第１半導体基板の第１の面と第３の面とを向かい合わせに配置され、第１の電位よりも低い第２の電位が印加されると共に、複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路と、周縁部近傍の第３の面の界面にリング状に設けられた、電気的に浮遊状態な複数の第６の第１導電型領域とを有する第２半導体基板と、第１半導体基板と第２半導体基板との間に設けられた層間絶縁層とを備えたものである。
【0011】
本開示の一実施形態のＸ線撮像装置は、Ｘ線に基づく信号電荷を発生する複数の受光素子を有する上記本開示の一実施形態の第１の受光装置を備えたものである。
【0012】
本開示の一実施形態の電子機器は、上記本開示の一実施形態のＸ線撮像装置を備えたものである。
【0013】
本開示の一実施形態の第１～第３の受光装置および一実施形態のＸ線撮像装置ならびに一実施形態の電子機器では、層間絶縁層を間にして積層され、互いに異なる電位が印加される第１半導体基板と第２半導体基板のうち、ロジック回路を有する第２半導体基板の側面を第１半導体基板の側面よりも内側に後退させると共に、その側面に保護膜を形成するようにした。本開示の一実施形態の第４の受光装置では、第１半導体基板の第１の面の界面および側面に延在する電気的に浮遊状態な第４の第１導電型領域を設け、さらに、第１半導体基板の第２の面の界面に設けられた第１の第２導電型領域の外側に、電気的に浮遊状態な複数の第５の第１導電型領域をリング状に設けるようにした。本開示の一実施形態の第５の受光装置では、第１の半導体基板の第１の面と対向する第２半導体基板の周縁部近傍の第３の面の界面に電気的に浮遊状態な複数の第６の第１導電型領域をリング状に設けるようにした。これにより、沿面放電の発生を低減する。また、第２半導体基板の端部からの電子の放出確率を低減する。
【図面の簡単な説明】
【0014】
【図1】本開示の第１の実施の形態に係る受光装置の構成の一例を表す断面模式図である。
【図6】本開示の変形例１に係る受光装置の構成の一例を表す断面模式図である。
【図7】本開示の変形例１に係る受光装置の構成の他の例を表す断面模式図である。
【図8】本開示の第２の実施の形態に係る受光装置の構成の一例を表す断面模式図である。
【図9】本開示の変形例２に係る受光装置の構成の一例を表す断面模式図である。
【図10】本開示の第３の実施の形態に係る受光装置の構成の一例を表す断面模式図である。
【図11A】本開示の変形例３に係る受光装置の構成の一例を表す断面模式図である。
【図11B】本開示の変形例３に係る受光装置の構成の他の例を表す断面模式図である。
【図12】本開示の変形例４に係る受光装置の構成の一例を表す断面模式図である。
【図13】本開示の変形例４に係る受光装置の構成の他の例を表す断面模式図である。
【図14】本開示の第４の実施の形態に係る受光装置の構成の一例を表す断面模式図である。
【図15】本開示の変形例５に係る受光装置の構成の一例を表す断面模式図である。
【図16】本開示の変形例６に係る受光装置の構成の他の例を表す断面模式図である。
【図17】本開示の第５の実施の形態に係る受光装置の構成の一例を表す断面模式図である。
【図18】本開示の変形例７に係る受光装置の構成の一例を表す断面模式図である。
【図19】本開示の変形例７に係る受光装置の構成の他の例を表す断面模式図である。
【図20】本開示の第６の実施の形態に係る受光装置の構成の一例を表す断面模式図である。
【図21】本開示の変形例８に係る受光装置の構成の一例を表す断面模式図である。
【図22】本開示の変形例８に係る受光装置の構成の他の例を表す断面模式図である。
【図23】本開示の第７の実施の形態に係る受光装置の構成の一例を表す断面模式図である。
【図24A】本開示の変形例９に係る受光装置の構成の一例を表す断面模式図である。
【図24B】本開示の変形例９に係る受光装置の構成の他の例を表す断面模式図である。
【図25A】本開示の変形例１０に係る受光装置の要部の構成の一例を表す平面模式図である。
【図25B】本開示の変形例１０に係る受光装置の要部の構成の他の例を表す平面模式図である。
【図26A】本開示の変形例１０に係る受光装置の要部の構成の他の例を表す平面模式図である。
【図26B】本開示の変形例１０に係る受光装置の要部の構成の他の例を表す平面模式図である。
【図26C】本開示の変形例１０に係る受光装置の要部の構成の他の例を表す平面模式図である。
【図27】本開示の第８の実施の形態に係る受光装置の構成の一例を表す断面模式図である。
【図28】本開示の変形例１１に係る受光装置の構成の一例を表す断面模式図である。
【図29】本開示の変形例１２に係る受光装置の構成の一例を表す断面模式図である。
【図30A】本開示の変形例１２に係る受光装置のシールド電極の構成の一例を表す平面模式図である。
【図30B】本開示の変形例１２に係る受光装置のシールド電極の構成の他の例を表す平面模式図である。
【図30C】本開示の変形例１２に係る受光装置のシールド電極の構成の他の例を表す平面模式図である。
【図30D】本開示の変形例１２に係る受光装置のシールド電極の構成の他の例を表す平面模式図である。
【図31】本開示の第９の実施の形態に係る受光装置の構成の一例を表す断面模式図である。
【図32】本開示の変形例１３に係る受光装置の構成の一例を表す断面模式図である。
【図33】本開示の変形例１３に係る受光装置の構成の他の例を表す断面模式図である。
【図34】本開示の変形例１３に係る受光装置の構成の他の例を表す断面模式図である。
【図35】本開示の変形例１３に係る受光装置の構成の他の例を表す断面模式図である。
【図36】本開示のその他の変形例に係る受光装置の構成の一例を表す断面模式図である。
【図37】本開示のその他の変形例に係る受光装置の構成の一例を表す断面模式図である。
【図38】Ｘ線撮像装置の構成を表すブロック図である。
【発明を実施するための形態】
【0015】
以下、本開示における実施の形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
１．第１の実施の形態（ロジック基板の側面をセンサ基板の側面よりも後退させ、その側面に保護膜を設けた受光装置の例）
２．変形例１（側面を逆テーパとした例）
３．第２の実施の形態（センサ基板の側面および裏面にｐ型導電型領域を設けた例）
４．変形例２（センサ基板の側面および裏面にｐ型導電型領域を設けた他の例）
５．第３の実施の形態（ロジック基板からセンサ基板の一部にかけて側面を後退させ、その側面を保護膜で被覆した例）
６．変形例３（ロジック基板からセンサ基板の一部にかけて側面を後退させ、その側面を保護膜で被覆した他の例）
７．変形例４（センサ基板の側面をさらに後退させた例）
８．第４の実施の形態（後退させたロジック基板の側面を有機膜で被覆した例）
９．変形例５（層間絶縁層およびセンサ基板の側面まで有機膜で被覆した例）
１０．変形例６（ロジック基板からセンサ基板の一部にかけて側面を後退させ、その側面を有機膜で被覆した例）
１１．第５の実施の形態（ロジック基板の周縁に絶縁膜が埋設された溝を設けた例）
１２．変形例７（ロジック基板の周縁に絶縁膜が埋設された溝を設けた他の例）
１３．第６の実施の形態（ロジック基板の周縁に溝を設けた例）
１４．変形例８（ロジック基板の周縁に溝を設けた他の例）
１５．第７の実施の形態（ロジック基板にＳＯＩ基板を用い、センサ基板側の基板の外縁に絶縁膜を設けた例）
１６．変形例９（ロジック基板にＳＯＩ基板を用い、センサ基板側の基板の周縁に連続する複数の溝を設け、絶縁膜で埋設した例）
１７．変形例１０（略矩形状のセンサ基板の角部に切り欠きを設けた例）
１８．第８の実施の形態（層間絶縁層の周縁部にシールド電極を設けた例）
１９．変形例１１（層間絶縁層の周縁部にシールド電極を設けた他の例）
２０．変形例１２（層間絶縁層の周縁部にシールド電極を設けた他の例）
２１．第９の実施の形態（ロジック基板の表面の界面にガードリングを設けた例）
２２．変形例１３（ロジック基板の表面の界面にガードリングを設けた他の例）
２３．その他の変形例
２４．適用例
１．第１の実施の形態（ロジック基板の側面をセンサ基板の側面よりも後退させ、その側面に保護膜を設けた受光装置の例）
２．変形例１（側面を逆テーパとした例）
３．第２の実施の形態（センサ基板の側面および裏面にｐ型導電型領域を設けた例）
４．変形例２（センサ基板の側面および裏面にｐ型導電型領域を設けた他の例）
５．第３の実施の形態（ロジック基板からセンサ基板の一部にかけて側面を後退させ、その側面を保護膜で被覆した例）
６．変形例３（ロジック基板からセンサ基板の一部にかけて側面を後退させ、その側面を保護膜で被覆した他の例）
７．変形例４（センサ基板の側面をさらに後退させた例）
８．第４の実施の形態（後退させたロジック基板の側面を有機膜で被覆した例）
９．変形例５（層間絶縁層およびセンサ基板の側面まで有機膜で被覆した例）
１０．変形例６（ロジック基板からセンサ基板の一部にかけて側面を後退させ、その側面を有機膜で被覆した例）
１１．第５の実施の形態（ロジック基板の周縁に絶縁膜が埋設された溝を設けた例）
１２．変形例７（ロジック基板の周縁に絶縁膜が埋設された溝を設けた他の例）
１３．第６の実施の形態（ロジック基板の周縁に溝を設けた例）
１４．変形例８（ロジック基板の周縁に溝を設けた他の例）
１５．第７の実施の形態（ロジック基板にＳＯＩ基板を用い、センサ基板側の基板の外縁に絶縁膜を設けた例）
１６．変形例９（ロジック基板にＳＯＩ基板を用い、センサ基板側の基板の周縁に連続する複数の溝を設け、絶縁膜で埋設した例）
１７．変形例１０（略矩形状のセンサ基板の角部に切り欠きを設けた例）
１８．第８の実施の形態（層間絶縁層の周縁部にシールド電極を設けた例）
１９．変形例１１（層間絶縁層の周縁部にシールド電極を設けた他の例）
２０．変形例１２（層間絶縁層の周縁部にシールド電極を設けた他の例）
２１．第９の実施の形態（ロジック基板の表面の界面にガードリングを設けた例）
２２．変形例１３（ロジック基板の表面の界面にガードリングを設けた他の例）
２３．その他の変形例
２４．適用例
【0016】
＜１．第１の実施の形態＞
図１は、本開示の第１の実施形態に係る受光装置（受光装置１）の断面構成の一例を模式的に表したものである。図２は、図１に示した受光装置１の全体の平面構成を模式的に表したものであり、図３は、後述するセンサ基板１００の全体の平面構成を模式的に表したものである。図１は、図２および図３に示したＩ－Ｉ線における受光装置１の断面を表している。受光装置１は、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像装置（例えば、Ｘ線撮像装置１０００；図３８参照）や電磁波検出装置に適応可能なものである。
図１は、本開示の第１の実施形態に係る受光装置（受光装置１）の断面構成の一例を模式的に表したものである。図２は、図１に示した受光装置１の全体の平面構成を模式的に表したものであり、図３は、後述するセンサ基板１００の全体の平面構成を模式的に表したものである。図１は、図２および図３に示したＩ－Ｉ線における受光装置１の断面を表している。受光装置１は、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像装置（例えば、Ｘ線撮像装置１０００；図３８参照）や電磁波検出装置に適応可能なものである。
【0017】
［受光装置の構成］
受光装置１は、例えば、２つの基板（センサ基板１００およびロジック基板２００）を貼り合わせて構成された３次元構造を有する受光装置である。センサ基板１００は、半導体基板１０と、配線層２０とを含む。ロジック基板２００は、半導体基板３０と配線層４０とを含む。ここで、センサ基板１００およびロジック基板２００の各基板に含まれる配線とその周囲の層間絶縁層を合わせたものを、便宜上、それぞれの基板（センサ基板１００およびロジック基板２００）に設けられた配線層２０，４０と呼ぶ。半導体基板１０は、本開示の「第１半導体基板」の一具体例に相当するものであり、半導体基板３０は、本開示の「第２半導体基板」の一具体例に相当するものである。配線層２０，４０が、本開示の「層間絶縁層」の一具体例に相当するものである。
受光装置１は、例えば、２つの基板（センサ基板１００およびロジック基板２００）を貼り合わせて構成された３次元構造を有する受光装置である。センサ基板１００は、半導体基板１０と、配線層２０とを含む。ロジック基板２００は、半導体基板３０と配線層４０とを含む。ここで、センサ基板１００およびロジック基板２００の各基板に含まれる配線とその周囲の層間絶縁層を合わせたものを、便宜上、それぞれの基板（センサ基板１００およびロジック基板２００）に設けられた配線層２０，４０と呼ぶ。半導体基板１０は、本開示の「第１半導体基板」の一具体例に相当するものであり、半導体基板３０は、本開示の「第２半導体基板」の一具体例に相当するものである。配線層２０，４０が、本開示の「層間絶縁層」の一具体例に相当するものである。
【0018】
半導体基板１０は、対向する表面Ｓ１（第１の面）と裏面Ｓ２（第２の面）との間に逆バイアスを印加するＰＩＮ（Positive Intrinsic Negative）型のフォトダイオードからなる受光素子が１つの画素（単位画素Ｐ）として行方向および列方向に２次元配置された受光領域１１０Ａと、その周囲に設けられた周辺領域１１０Ｂとを有している。配線層２０は、半導体基板１０の表面Ｓ１側に設けられている。半導体基板３０は、対向する表面Ｓ３（第３の面）と裏面（第４の面）とを有し、表面Ｓ３は、半導体基板１０の表面Ｓ１と向かい合わせに配置されている。半導体基板３０の表面Ｓ３には単位画素Ｐから出力された電荷に基づく受光信号を処理するロジック回路等が設けられている。配線層４０は、半導体基板３０の表面Ｓ３側に設けられている。即ち、センサ基板１００とロジック基板２００とが積層された受光装置１は、積層方向（Ｙ軸方向）に沿って、半導体基板１０、配線層２０、配線層４０および半導体基板３０がこの順に配置されている。センサ基板１００とロジック基板２００には、互いに大きく異なる電位が印加される。具体的には、センサ基板１００には、受光素子を駆動するのに例えば１００Ｖ～１０００Ｖの高電圧（第１の電位）が印加され、ロジック基板２００には、ロジック回路等を駆動するのに例えば１Ｖ～５Ｖの低電圧（第２の電位）が印加される。本実施の形態の受光装置１は、ロジック基板２００を構成する半導体基板３０の側面Ｓ５を、センサ基板１００を構成する半導体基板１０および配線層２０ならびにロジック基板２００を構成する配線層４０の側面よりも内側に後退させ、さらに保護膜３５で被覆したものである。
【0019】
なお、本実施の形態では、光電変換によって生じる励起子（電子正孔対）のうち、正孔を信号電荷として読み出す場合について説明する。また、図中において、「ｐ」「ｎ」に付した「－（マイナス）」は、ｐ型またはｎ型の不純物濃度が低ことを表し、「＋（プラス）」は、ｐ型またはｎ型の不純物濃度が高いことを表している。ｐ型およびｎ型の不純物濃度の大小関係は、それぞれ、ｐ－＜ｐ＜ｐ＋，ｎ－＜ｎ＜ｎ＋である。
【0020】
［センサ基板の構成］
センサ基板１００は、対向する一対の表面Ｓ１と裏面Ｓ２とを有する半導体基板１０と、半導体基板１０の表面Ｓ１側に設けられた配線層２０とを有している。センサ基板１００は、上記のように、複数の単位画素Ｐが行列状に２次元配置された受光領域１１０Ａと、その周囲に設けられた周辺領域１１０Ｂとを有している。
センサ基板１００は、対向する一対の表面Ｓ１と裏面Ｓ２とを有する半導体基板１０と、半導体基板１０の表面Ｓ１側に設けられた配線層２０とを有している。センサ基板１００は、上記のように、複数の単位画素Ｐが行列状に２次元配置された受光領域１１０Ａと、その周囲に設けられた周辺領域１１０Ｂとを有している。
【0021】
半導体基板１０は、例えば、ｎ型またはｐ型あるいはｉ型（真性半導体）の半導体から構成されており、内部に、光電変換領域となるｐｎ接合またはｐｉｎ接合を有している。本実施の形態では、半導体基板１０としてｎ型の半導体基板を用いており、表面Ｓ１の界面には、ｐ型導電型領域１３（第１導電型領域）およびｎ型導電型領域１４（第２導電型領域）が部分的に形成されており、表面Ｓ１と対向する裏面Ｓ２の界面にはｎ型導電層（第２導電型層）１２が形成されている。半導体基板１０の積層方向（Ｙ軸方向）の膜厚（以下、単に厚みという）は、例えば、１０μｍ以上７００μｍ以下である。
【0022】
半導体基板１０は、例えばシリコン基板を用いるが、これに限定されるものではない。半導体基板１０としては、例えば、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、ジンクセレン（ＺｎＳｅ）、窒化ガリウム（ＧａＮ）またはインジウム窒化ガリウム（ＩｎＧａＮ）等からなる基板を用いてもよい。
【0023】
ｐ型導電型領域１３は、ｐ型の不純物を拡散させた領域（ｐ型の不純物領域）であり、半導体基板１０の表面Ｓ１の界面に複数形成されている。具体的には、ｐ型導電型領域１３は、アノード１３Ａを構成する領域、ドレイン１３Ｂを構成する領域、ガードリング１３Ｃを構成する領域、高耐圧ガードリング１３Ｄを構成する領域、チャージコレクションリング（ＣＣＲ）１３Ｅを構成する領域および画素端ガードリング１３Ｆを構成する領域の６つの領域を有しており、各領域は各々離間して設けられている。アノード１３Ａ、ドレイン１３Ｂおよびガードリング１３Ｃは、受光領域１１０Ａに、例えば単位画素Ｐ毎に設けられている。高耐圧ガードリング１３Ｄ、ＣＣＲ１３Ｅおよび画素端ガードリング１３Ｆは、図３に示したように、周辺領域１１０Ｂに、受光領域１１０Ａを囲むようにリング状に設けられている。
【0024】
ｎ型導電型領域１４は、ｎ型の不純物を拡散させた領域（ｎ型の不純物領域）であり、半導体基板１０の表面Ｓ１の界面に複数形成されている。具体的には、ｎ型導電型領域１４は、カソード１４Ａを構成する領域および１または複数のｎ型導電型領域１４Ｂ，１４Ｃを有しており、各領域は各々離間して設けられている。カソード１４Ａは、図３に示したように、周辺領域１１０Ｂの最外周に、受光領域１１０Ａと共に高耐圧ガードリング１３Ｄ、ＣＣＲ１３Ｅおよび画素端ガードリング１３Ｆを囲むようにリング状に設けられている。ｎ型導電型領域１４Ｂはアノード１３Ａの周囲に設けられている。ｎ型導電型領域１４Ｃは、半導体基板１０の表面Ｓ１の界面に設けられた複数のｐ型導電型領域の間に設けられている。
【0025】
配線層２０は、例えば、絶縁層２１と、絶縁層２１内に設けられたゲート電極２２と、１または複数の配線とを有している。配線層２０は、さらに、複数のパッド電極２３を有している。各パッド電極２３は、絶縁層２１内に埋め込み形成されており、その表面はロジック基板２００と対向する絶縁層２１の表面に露出している。各パッド電極２３は、センサ基板１００とロジック基板２００との電気的な接続と、センサ基板１００とロジック基板２００との貼り合わせに用いられる。
【0026】
［単位画素の構成］
各単位画素Ｐには、それぞれ、上記のように、逆バイアスを印加するＰＩＮ型のフォトダイオードからなる受光素子が設けられている。単位画素Ｐ（受光素子）は、例えば図４に示したように、半導体基板１０の表面Ｓ１の界面にアノード１３Ａと、ドレイン１３Ｂと、複数のガードリング１３Ｃ（１３Ｃ１，１３Ｃ２，１３Ｃ３）とを有している。アノード１３Ａとドレイン１３Ｂとの間の半導体基板１０の表面Ｓ１の界面にはｎ型導電型領域１４Ｂが設けられており、アノード１３Ａとドレイン１３Ｂとの間には、それぞれ、アノード１３Ａおよびドレイン１３Ｂと隣接して、アノード１３Ａおよびドレイン１３Ｂよりも低濃度なｐ型の不純物領域が設けられている。便宜上、アノード１３Ａとｎ型導電型領域１４Ｂとの間の低濃度なｐ型の不純物領域をＬｉｇｈｔｌｙ Ｄｏｐｅｄ Ａｎｏｄｅ（ＬＤＡ）１３Ｇ１、ドレイン１３Ｂとｎ型導電型領域１４３Ｂとの間の低濃度なｐ型の不純物領域をＬｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ（ＬＤＤ）１３Ｇ２と称す。複数の１３Ｃ１，１３Ｃ２，１３Ｃ３の間の半導体基板１０の表面Ｓ１の界面にはｎ型導電型領域１４Ｃがそれぞれ設けられている。半導体基板１０の内部には、ｎ型の不純物拡散層からなる埋込層１７と、ｐ型の不純物拡散層からなるバリア層１８とが形成されている。単位画素Ｐは、さらに、アノード１３Ａとドレイン１３Ｂとの間の絶縁層２１内にゲート電極２２が設けられている。
各単位画素Ｐには、それぞれ、上記のように、逆バイアスを印加するＰＩＮ型のフォトダイオードからなる受光素子が設けられている。単位画素Ｐ（受光素子）は、例えば図４に示したように、半導体基板１０の表面Ｓ１の界面にアノード１３Ａと、ドレイン１３Ｂと、複数のガードリング１３Ｃ（１３Ｃ１，１３Ｃ２，１３Ｃ３）とを有している。アノード１３Ａとドレイン１３Ｂとの間の半導体基板１０の表面Ｓ１の界面にはｎ型導電型領域１４Ｂが設けられており、アノード１３Ａとドレイン１３Ｂとの間には、それぞれ、アノード１３Ａおよびドレイン１３Ｂと隣接して、アノード１３Ａおよびドレイン１３Ｂよりも低濃度なｐ型の不純物領域が設けられている。便宜上、アノード１３Ａとｎ型導電型領域１４Ｂとの間の低濃度なｐ型の不純物領域をＬｉｇｈｔｌｙ Ｄｏｐｅｄ Ａｎｏｄｅ（ＬＤＡ）１３Ｇ１、ドレイン１３Ｂとｎ型導電型領域１４３Ｂとの間の低濃度なｐ型の不純物領域をＬｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ（ＬＤＤ）１３Ｇ２と称す。複数の１３Ｃ１，１３Ｃ２，１３Ｃ３の間の半導体基板１０の表面Ｓ１の界面にはｎ型導電型領域１４Ｃがそれぞれ設けられている。半導体基板１０の内部には、ｎ型の不純物拡散層からなる埋込層１７と、ｐ型の不純物拡散層からなるバリア層１８とが形成されている。単位画素Ｐは、さらに、アノード１３Ａとドレイン１３Ｂとの間の絶縁層２１内にゲート電極２２が設けられている。
【0027】
アノード１３Ａは、ｐ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｐ型の不純物領域であり、本開示の「第１の第１導電型領域」の一具体例に相当するものである。アノード１３Ａは、光電変換によって発生したキャリアのうち、例えば、信号電荷として正孔（ｈ＋）を読み出すための電圧が印加されるものである。アノード１３Ａは、例えば、単位画素Ｐの略中央に個別に形成されている。アノード１３Ａの平面形状は特に限定されず、円形状でもよいし、多角形状であってもよい。アノード１３Ａは、例えば、一部が後述する埋込層１７の底面よりも裏面Ｓ２側に突出している。アノード１３Ａの大きさは、単位画素Ｐの大きさにもよるが、例えば、単位画素Ｐのピッチが１０μｍ以上１００μｍ以下の場合には、例えば、０．１μｍ以上１０μｍ以下である。
【0028】
ドレイン１３Ｂは、ｐ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｐ型の不純物領域であり、本開示の「第２の第１導電型領域」の一具体例に相当するものである。ドレイン１３Ｂは、例えばＸ線照射時に、半導体基板１０の表面Ｓ１の界面に発生する暗電流を排出するための電圧が印加されるものである。ドレイン１３Ｂは、アノード１３Ａの周囲にリング状に形成されており、Ｘ線照射によって半導体基板１０の表面Ｓ１の界面に発生する暗電流はドレイン１３Ｂから常時排出されるようになる。これにより、暗電流がアノード１３Ａに流れ込むのを防ぐことができる。ドレイン１３Ｂの平面形状は特に限定されず、円環形状でもよいし、多角状であってもよい。
【0029】
ガードリング１３Ｃは、ｐ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｐ型の不純物領域であり、本開示の「第３の第１導電型領域」の一具体例に相当するものである。ガードリング１３Ｃは、ドレイン１３Ｂへの電界集中を緩和し、同時に水平方向（例えば、ＸＺ平面方向）に信号電荷（正孔）の転送を補助する水平方向電界を発生させるためのものである。ガードリング１３Ｃは、アノード１３Ａおよびドレイン１３Ｂを囲むように、ドレイン１３Ｂの周囲にリング状に形成されている。ガードリング１３Ｃは、アノード１３Ａおよびドレイン１３Ｂとは異なり、電気的に浮遊状態となっている。ガードリング１３Ｃは、例えば、半導体基板１０の表面Ｓ１の界面に、例えばアノード１３Ａを中心とした略同心円状または略同心多角状に複数形成されている。具体的には、図１および図４に示したように、ガードリング１３Ｃは、例えば、３つのｐ型導電型領域からなり、ドレイン１３Ｂの周囲に三重（ガードリング１３Ｃ１，１３Ｃ２，１３Ｃ３）に形成されている。このように、ガードリング１３Ｃを複数設けることにより、電界集中を複数個所に分散すると同時に水平方向電界を広い領域に発生させることができる。
【0030】
ドレイン１３Ｂおよびガードリング１３Ｃを多角状（例えば、矩形状）に形成する場合には、角部は、図４に示したように曲線状に形成することが好ましい。これにより、角部における電界の集中が緩和される。また、ドレイン１３Ｂおよびガードリング１３Ｃは、図４では、アノード１３Ａの周囲に連続して設けられた例を示したが、これに限らない。例えば、一部が切断されていてもよいし、あるいは、断続的に形成されていてもよい。
【0031】
ドレイン１３Ｂおよびガードリング１３Ｃを構成するリングの線幅は、例えば、０．１００μｍ以上１０μｍ以下である。ドレイン１３Ｂとガードリング１３Ｃとの間隔は、例えば、０．１００μｍ以上１０μｍ以下である。なお、ドレイン１３Ｂおよびガードリング１３Ｃの線幅は、必ずしも一定である必要はない。
【0032】
ｎ型導電層１２は、ｎ型の不純物を半導体基板１０の裏面Ｓ２の界面に、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含む層であり、本開示の「第１の第２導電型領域」に相当するものである。ｎ型導電層１２には、半導体基板１０の表面Ｓ１の界面に設けられたカソード１４Ａから、例えば半導体基板１０に形成される空乏領域の外側に形成される中性領域を介して電源電圧が印加される。これにより、光電変換によって発生したキャリアのうち、例えば正孔がアノード１３Ａを通じて信号電荷として読み出される場合には、ｎ型導電層１２を通じてカソード１４Ａから電子（ｅ－）が排出される。ｎ型導電層１２の厚みは、単位画素Ｐの構成にもよるが、例えば、単位画素Ｐのピッチが１０μｍ以上１００μｍ以下の場合には、例えば、半導体基板１０の裏面Ｓ２の界面から、例えば１μｍの厚みで形成される。
【0033】
なお、ｎ型導電層１２への電源電圧の印加方法は上記に限定されない。例えば、後述する第２の実施の形態の受光装置２のように、ｎ型導電層１２上に透明電極（図示せず）を形成し、半導体基板１０の裏面Ｓ２側から電源電圧を印加するようにしてもよい。
【0034】
ｎ型導電型領域１４Ｂは、アノード１３Ａとドレイン１３Ｂとの間の半導体基板１０の表面Ｓ１の界面近傍に設けられている。ｎ型導電型領域１４Ｂは、ｎ型の不純物を、例えば、１ｅ１６ｃｍ－３～１ｅ１９ｃｍ－３の濃度で含んでいる。ｎ型導電型領域１４Ｂの厚みは、単位画素Ｐの構成にもよるが、例えば、単位画素Ｐのピッチが１０μｍ以上１００μｍ以下の場合には、例えば、半導体基板１０の表面Ｓ１の界面から、例えば０．１μｍ～３μｍの厚みで形成されている。
【0035】
ｎ型導電型領域１４Ｃは、ドレイン１３Ｂとガードリング１３Ｃ１との間および隣り合うガードリング１３Ｃ１，１３Ｃ２，１３Ｃ３の間の半導体基板１０の表面Ｓ１の界面に設けられている。ｎ型導電型領域１４Ｃは、ｎ型の不純物を、例えば、１ｅ１６ｃｍ－３～１ｅ１９ｃｍ－３の濃度で含んでいる。ｎ型導電型領域１４Ｃの厚みは、単位画素Ｐの構成にもよるが、例えば、単位画素Ｐのピッチが１０μｍ以上１００μｍ以下の場合には、例えば、半導体基板１０の表面Ｓ１の界面から、例えば０．１μｍ～３μｍの厚みで形成されている。
【0036】
ＬＤＤ１３Ｇ１およびＬＤＤ１３Ｇ２は、アノード１３Ａとｎ型導電型領域１４Ｂとの間およびｎ型導電型領域１４Ｂとドレイン１３Ｂとの間の半導体基板１１の表面Ｓ１の界面にそれぞれ設けられている。ＬＤＤ１３Ｇ１およびＬＤＤ１３Ｇ２の不純物濃度は、アノード１３Ａ、ドレイン１３Ｂおよびガードリング１３Ｃを構成するｐ型導電型領域１３の不純物濃度よりも低く、例えば、Ｘ線の照射によって絶縁層２１の半導体基板１１の表面Ｓ１との界面に発生する固定電荷（正孔）によって空乏化される程度の濃度となっている。具体的には、Ｘ線の照射量にもよるが、例えば、ピーク濃度が１ｅ１９ｃｍ－３以下の低濃度となっている。ＬＤＤ１３Ｇ１およびＬＤＤ１３Ｇ２の厚みは、単位画素Ｐの構成にもよるが、例えば、単位画素Ｐのピッチが１０μｍ以上１００μｍ以下の場合には、例えば、半導体基板１１の表面Ｓ１の界面から、例えば０．１μｍ～３μｍの厚みで形成されている。
【0037】
埋込層１７は、光電変換によって半導体基板１０内に発生したキャリアのうち正孔（信号電荷）がドレイン１３Ｂやガードリング１３Ｃに転送されるのを防ぐためのものである。埋込層１７は、半導体基板１０の内部、具体的には、ｐ型導電型領域１３の近傍において、ｎ型の半導体基板１０よりも高濃度なｎ型の不純物を、例えば、１ｅ１４ｃｍ－３～１ｅ１７ｃｍ－３の濃度で含むｎ型の不純物拡散層により構成されている。より詳細には、埋込層１７は、ドレイン１３Ｂおよびガードリング１３Ｃに対応する領域に設けられると共に、アノード１３Ａと対向する領域に開口を有している。これにより、半導体基板１１内に発生した信号電荷は、アノード１３Ａから効率よく読み出されるようになる。なお、埋込層１７は、ドレイン１３Ｂおよびガードリング１３Ｃと直接接しないように形成されている。埋込層１７は、例えば、半導体基板１１の表面Ｓ１から１μｍ以上１０μｍ以下の位置に配置されている。
【0038】
バリア層１８は、信号電荷がガードリング１３Ｃからドレイン１３Ｂに消失しないようにするためのものである。バリア層１８は、半導体基板１１の内部において埋込層１７と対向する位置に、埋込層１７よりも裏面Ｓ２側に形成されている。バリア層１８は、例えば複数の単位画素Ｐに亘って延在形成されており、例えば単位画素Ｐの中心において、アノード１３Ａと接している。バリア層１８は、埋込層１７を構成するｎ型導電型領域の不純物濃度と同等かそれ以下のｐ型の不純物を、例えば、１ｅ１４ｃｍ－３～１ｅ１７ｃｍ－３の濃度で含むｐ型の不純物拡散層により構成されている。バリア層１８は、埋込層１７よりも深い位置に形成されており、例えば、半導体基板１１の表面Ｓ１から１．１μｍ以上１１μｍ以下の位置に配置されている。
【0039】
絶縁層２１は、無機絶縁材料を用いて形成されている。無機絶縁材料としては、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）および酸化ハフニウム（ＨｆＯ２）が挙げられる。絶縁層２１は、これらのうちの少なくとも１種を含んで形成されている。絶縁層２１内には、例えば、金属材料やポリシリコン（ｐｏｌｙ－Ｓｉ）等を用いて形成された１または複数の配線が形成されている。
【0040】
ゲート電極２２は、例えば、アノード１３Ａとドレイン１３Ｂとの間の絶縁層２１内に設けられている。ゲート電極２２は、アノード１３Ａとドレイン１３Ｂとの間の半導体基板１０の表面Ｓ１の界面に電界を印加するためのものである。具体的には、半導体基板１０の表面Ｓ１の界面近傍に生成された正孔を、半導体基板１０の界面から遠ざける方向に電界を印加するものである。より具体的には、ゲート電極２２には、半導体基板１０の電位に対してマイナス（－）の電圧が印加され、これにより、半導体基板１０の表面Ｓ１の界面には、例えば０．５ＭＶ／ｃｍ以上の電界が印加される。また、ゲート電極２２は、例えば、アノード１３Ａとドレイン１３Ｂとの間の半導体基板１０上に設けられる絶縁層２１の体積を減少させるためのものである。これにより、Ｘ線の照射によって絶縁層２１の半導体基板１０の表面Ｓ１との界面付近の絶縁層２１内に生成される正の固定電荷の増加および半導体基板１０の表面Ｓ１の界面準位の増加が低減される。ゲート電極２２は、例えば、平面視においてアノード１３Ａを囲むようにアノード１３Ａとドレイン１３Ｂとの間に設けられている。ゲート電極２２は、例えば、ポリシリコン（ｐｏｌｙ－Ｓｉ）を用いて形成することができる。このゲート電極２２を構成するポリシリコンは、不純物を含まない真性半導体でもよいし、ｎ型またはｐ型の不純物を含む不純物半導体でもよい。
【0041】
受光素子は、例えば次のようにして製造することができる。まず、半導体基板１０の裏面Ｓ２にイオンインプラント技術を用いてｎ型導電層１２を形成する。続いて、半導体基板１０の表面Ｓ１の所定の領域にマスクを形成したのち、イオンインプラント技術を用いてｐ型の不純物（例えばホウ素（Ｂ））をドーピングしてｐ型の不純物拡散層（バリア層１８）を形成する。次に、ｎ型の不純物（例えばリン（Ｐ））をドーピングしてｎ型の不純物拡散層（埋込層１７）を形成する。続いて、半導体基板１０の表面Ｓ１の所定の領域にマスクを形成したのち、イオンインプラント技術を用いてｐ型の不純物（例えばホウ素（Ｂ））をドーピングしてアノード１３Ａ、ドレイン１３Ｂおよびガードリング１３Ｃを形成する。続いて、同様に、半導体基板１０の表面Ｓ１の所定の領域にマスクを形成したのち、イオンインプラント技術を用いてｎ型の不純物（例えばリン（Ｐ））またはｐ型の不純物（例えばホウ素（Ｂ））をドーピングしてｎ型導電型領域１４Ｂ，１４Ｃ、ＬＤＤ１３Ｇ１およびＬＤＤ１３Ｇ２を順次形成する。次に、半導体基板１０の表面Ｓ１上に、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて絶縁層２１として絶縁膜（ゲート絶縁膜）を形成する。次に、ゲート絶縁膜上に、例えばＣＶＤ法を用いてポリシリコン膜を成膜した後、例えばフォトリソグラフィ法を用いてポリシリコン膜をパターニングし、アノード１３Ａとドレイン１３Ｂとの間にゲート電極２２を形成する。その後、絶縁層２１および１または複数の配線を順次形成する。これにより、図１に示した受光素子が完成する。
【0042】
周辺領域１１０Ｂには、図３に示したように、受光領域１１０Ａの周囲に、リング状に高耐圧ガードリング１３Ｄが設けられており、その外側にはカソード１４Ａが、高耐圧ガードリング１３Ｄと同様に、受光領域１１０Ａの周囲にリング状に設けられている。高耐圧ガードリング１３Ｄの内側にはＣＣＲ１３Ｅが、高耐圧ガードリング１３Ｄと同様に、受光領域１１０Ａの周囲に、リング状に設けられている。更に、高耐圧ガードリング１３Ｄの内側、具体的には、受光領域１１０ＡとＣＣＲ１３Ｅとの間には、画素端ガードリング１３Ｆが、高耐圧ガードリング１３Ｄと同様に、受光領域１１０Ａの周囲に、リング状に設けられている。
【0043】
高耐圧ガードリング１３Ｄは、ｐ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｐ型の不純物領域であり、単位画素Ｐとカソード１４Ａとの間の半導体基板１０の表面Ｓ１に形成される高電界を緩和するためのものである。高耐圧ガードリング１３Ｄは、電気的に浮遊状態となっており、受光領域１１０Ａの周囲に、例えば受光領域１１０Ａの外形に沿って複数形成されている。高耐圧ガードリング１３Ｄは、例えば、半導体基板１０の表面Ｓ１の界面から、例えば０．１μｍ～３μｍの厚みで形成されている。
【0044】
ＣＣＲ１３Ｅは、ｐ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｐ型の不純物領域である。ＣＣＲ１３Ｅは、例えば高耐圧ガードリング１３Ｄからカソード１４Ａにかけて半導体基板１１の表面Ｓ１から裏面１１Ｓ２までの領域において発生した暗電流の受光領域１１０Ａへの流れ込みを防ぐためのものである。ＣＣＲ１３Ｅは、例えばＧＮＤ３３に接続されており、固定電位（０Ｖ）が印加されるようになっている。ＣＣＲ１３Ｅを構成するリングの線幅は、例えば３μｍ以上であり、ＣＣＲ１３Ｅの厚みは、例えば、半導体基板１１の表面Ｓ１の界面から、例えば０．１μｍ～３μｍで形成されている。
【0045】
画素端ガードリング１３Ｆは、ｐ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｐ型の不純物領域である。画素端ガードリング１３Ｆは、受光領域１１０ＡとＣＣＲ１３Ｅとの間の電位を、単位画素Ｐの境界とアノード１３Ａとの間の電位と鏡像のように形成するためのものである。画素端ガードリング１３Ｆは、高耐圧ガードリング１３Ｄと同様に、電気的に浮遊状態となっており、受光領域１１０Ａの周囲に、例えば受光領域１１０Ａの外形に沿って複数形成されている。画素端ガードリング１３Ｆを構成するリングの線幅は、例えば０．２μｍ～１０μｍであり、画素端ガードリング１３Ｆの厚みは、例えば、半導体基板１０の表面Ｓ１の界面から、例えば０．１μｍ～３μｍで形成されている。
【0046】
カソード１４Ａは、ｎ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｎ型の不純物領域であり、例えば、周辺領域１１０Ｂの最外周に、受光領域１１０Ａの周囲を囲むように設けられている。カソード１４Ａは、光電変換によって発生したキャリアのうち、例えば、電子（ｅ－）を排出するための電圧をｎ型導電層１２に印加するためにＶＤＤ３４に接続されている。カソード１４Ａを構成するリングの線幅は、例えば１０μｍ以上であり、カソード１４Ａの厚みは、例えば、半導体基板１１の表面Ｓ１の界面から、例えば０．１μｍ～３μｍで形成されている。
【0047】
更に高耐圧ガードリング１３ＤおよびＣＣＲ１３Ｅを構成するｐ型導電型領域１３の周囲には、例えば、不純物濃度の低いｐ型導電型領域１５が設けられていてもよい。ｐ型導電型領域１５の不純物濃度は、例えば、１ｅ１５ｃｍ－３～１ｅ１８ｃｍ－３の低濃度で形成される。更にまた、図示していないが、例えば高耐圧ガードリング１３Ｄの間の半導体基板１１の表面Ｓ１の界面近傍には、ｎ型の不純物を、例えば、１ｅ１６ｃｍ－３～１ｅ１９ｃｍ－３の濃度で含むｎ型導電型領域を形成するようにしてもよい。
【0048】
受光装置１は、受光領域１１０Ａと周辺領域１１０Ｂとの境界近傍において基本的には鏡像対称性を有している。具体的には、受光領域１１０Ａの最外周に配置された単位画素Ｐのアノード１３Ａから周辺領域１１０Ｂ側の、半導体基板１０の表面Ｓ１の界面に形成されたｎ型およびｐ型の不純物領域のレイアウトと、ＣＣＲ１３Ｅよりも内側（受光領域１１０Ａ側）の半導体基板１０の表面Ｓ１の界面に形成されたｎ型およびｐ型の不純物領域のレイアウト等が鏡像対称性を有している。
【0049】
例えば、受光領域１１０Ａと周辺領域１１０Ｂとの境界の半導体基板１０の表面Ｓ１の界面はｎ型導電型領域１６が、受光領域１１０Ａを囲むようにリング状に設けられており、このｎ型導電型領域１６を対称軸として、受光領域１１０Ａに設けられたガードリング１３Ｃ１，１３Ｃ２，１３Ｃ３と同様に、画素端ガードリング１３Ｆ１，１３Ｆ２，１３Ｆ３が周辺領域１１０Ｂに設けられている。更に、受光領域１１０Ａにおいてドレイン１３Ｂとガードリング１３Ｃ１との間および隣り合う画素端ガードリング１３Ｆ１，１３Ｆ２，１３Ｆ３の間に設けられたｎ型導電型領域１４Ｃが、周辺領域１１０Ｂの隣り合う画素端ガードリング１３Ｆ１，１３Ｆ２，１３Ｆ３との間および画素端ガードリング１３ＦとＣＣＲ１３Ｅとの間にも設けられている。更に、断面視において、受光領域１１０Ａの最外周の単位画素Ｐに設けられた埋込層１７が、画素端ガードリング１３Ｆの下方まで延在している。これにより、受光領域１１０の最外周に配置された単位画素Ｐのガードリング１３Ｃ１，１３Ｃ２，１３Ｃ３の電位が、受光領域１１０の内側に配置された単位画素Ｐのガードリング１３Ｃ１，１３Ｃ２，１３Ｃ３の電位と等しくなる。
【0050】
なお、埋込層１７とは異なり、バリア層１８は受光領域１１０Ａ端まで形成し、画素端ガードリング１３Ｆの下方には形成しないことが好ましい。バリア層１８を画素端ガードリング１３Ｆの下方まで延在させた場合、バリア層１８が空乏化するまで周辺領域１１０Ｂにおける半導体基板１０の電位が上昇せず、チップ内で特性差分が発生する虞がある。これに対して、本実施の形態のように、周辺領域１１０Ｂにおいて埋込層１７の下方にバリア層１８が形成されていない領域を設けることにより、埋込層１７が半導体基板１１の電位に追随して電位伝搬するため、埋込層１７とバリア層１８とのｐｎ接合のブレイクダウンを伴うことなく、半導体基板１１の表面Ｓ１の電位を連続的に上昇させることが可能となる。
【0051】
［ロジック基板の構成］
ロジック基板２００は、対向する一対の表面Ｓ３と裏面Ｓ４とを有する半導体基板３０と、半導体基板３０の表面Ｓ３側に設けられた配線層４０とを有している。ロジック基板２００には、例えば、受光領域１１０Ａにおいて単位画素Ｐ毎に設けられた読み出し回路と、周辺領域１１０Ｂに設けられたロジック回路とを有している。読み出し回路は、単位画素Ｐのアノード１３Ａから出力された電荷に基づく受光信号を出力するものであり、例えば、リセットトランジスタや選択トランジスタ、増幅トランジスタ等を有している。ロジック回路は、単位画素Ｐおよび読み出し回路を制御すると共に、読み出し回路から出力された受光信号を処理するものであり、例えば、行走査部１２１と、Ａ／Ｄ変換部１２２と、列走査部１２３と、システム制御部１２４とを有している（図３８参照）。
ロジック基板２００は、対向する一対の表面Ｓ３と裏面Ｓ４とを有する半導体基板３０と、半導体基板３０の表面Ｓ３側に設けられた配線層４０とを有している。ロジック基板２００には、例えば、受光領域１１０Ａにおいて単位画素Ｐ毎に設けられた読み出し回路と、周辺領域１１０Ｂに設けられたロジック回路とを有している。読み出し回路は、単位画素Ｐのアノード１３Ａから出力された電荷に基づく受光信号を出力するものであり、例えば、リセットトランジスタや選択トランジスタ、増幅トランジスタ等を有している。ロジック回路は、単位画素Ｐおよび読み出し回路を制御すると共に、読み出し回路から出力された受光信号を処理するものであり、例えば、行走査部１２１と、Ａ／Ｄ変換部１２２と、列走査部１２３と、システム制御部１２４とを有している（図３８参照）。
【0052】
半導体基板３０は、例えば、ｎ型またはｐ型あるいはｉ型（真性半導体）の半導体から構成されている。半導体基板３０の厚みは、例えば、０．３μｍ以上２００μｍ以下である。半導体基板３０の表面Ｓ３には、読み出し回路やロジック回路を構成する複数のトランジスタＴｒが設けられている。半導体基板３０の周辺領域１１０Ｂには、さらに、半導体基板３０の表面Ｓ３と裏面Ｓ４との間を貫通する複数の取り出し電極３１，３２，３３が設けられている。複数の取り出し電極３１，３２，３３は、例えば、センサ基板１００およびロジック基板２００にそれぞれ所定の電位を印加するものである。例えば、取り出し電極３１は、例えばカソード１４Ａに電気的に接続され、カソード１４Ａに対して例えば１００Ｖ～１０００Ｖの電圧が印加されるようになっている。取り出し電極３２は、例えばアノード１３ＡやＣＣＲ１３Ｅに電気的に接続され、アノード１３ＡやＣＣＲ１３Ｅに対して例えば０Ｖの電圧が印加されるようになっている。取り出し電極３３は、ロジック回路等に対して１Ｖ～５Ｖの電圧が印加されるようになっている。半導体基板３０の裏面Ｓ４および上記取り出し電極３１，３２，３３と半導体基板３０との間には、例えば絶縁層２１と同様に、酸化シリコン（ＳｉＯ２）等の無機絶縁材料からなる保護層３４が設けられている。
【0053】
半導体基板３０は、図１および図３に示したように、センサ基板１００を構成する半導体基板１０および配線層２０ならびにロジック基板２００を構成する配線層４０のそれぞれの側面よりも内側（受光領域１１０Ａ側）に側面Ｓ５を有している。換言すると、半導体基板３０の側面Ｓ５は、半導体基板１０および配線層２０，４０よりも内側に後退しており、受光装置１は、周縁部に配線層４０が露出したテラス構造を有している。
【0054】
半導体基板３０は、例えば図２に示したように略矩形形状を有し、その角部は曲線状に加工することが好ましい。これにより、角部に対する電界の集中が緩和される。また、半導体基板３０の側面Ｓ５は保護膜３５によって被覆されている。保護膜３５は、例えば、無機絶縁材料を用いて形成されている。無機絶縁材料としては、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）および酸化アルミニウム（Ａｌ２Ｏ３）が挙げられる。
【0055】
配線層４０は、例えば、絶縁層４１と、絶縁層４１内に複数の配線４２，４３，４４，４５とを有している。配線層４０は、さらに、複数のパッド電極４７を有している。各パッド電極４７は、絶縁層４１内に埋め込み形成されており、その表面はセンサ基板１００と対向する絶縁層４１の表面に露出している。各パッド電極４７は、センサ基板１００とロジック基板２００との電気的な接続と、センサ基板１００とロジック基板２００との貼り合わせに用いられる。即ち、センサ基板１００とロジック基板２００とは、パッド電極２３，４７同士の接合によって電気的に接続されている。
【0056】
【0057】
それぞれ、基板工程および配線工程を経てセンサ基板１００およびロジック基板２００を作製する。続いて、例えば図５Ａに示したように、センサ基板１００の半導体基板１０の表面Ｓ１と、ロジック基板２００の半導体基板３０の表面Ｓ３とを対向配置し、それぞれの配線層２０，４０の表面に露出したパッド電極２３，４７同士を接合してセンサ基板１００とロジック基板２００とを貼り合わせる。
【0058】
次に、リソグラフィ技術を用いてロジック基板２００を加工する。具体的には、図５Ｂに示したように、ロジック基板２００上にレジスト５１をパターニングする。続いて、図５Ｃに示したように、エッチングにより半導体基板３０に開口Ｈを形成した後、レジスト５１を除去する。次に、図５Ｄに示したように、開口Ｈの側面および底面に保護膜３５を成膜した後、開口Ｈの底面に成膜された保護膜３５を除去する。その後、図５Ｅに示したように、ダイシングにより個片化する。以上により、図１に示した受光装置１が完成する。
【0059】
［作用・効果］
本実施の形態の受光装置１では、配線層２０，４０を間に、大きく異なる電位が印加される半導体基板１０と半導体基板３０のうち、ロジック回路を有する半導体基板３０の側面Ｓ５を半導体基板１０および配線層２０，４０の側面よりも内側に後退させると共に、その側面Ｓ５を保護膜３５で被覆するようにした。これにより、沿面距離を確保し、沿面放電の発生を低減する。また、半導体基板３０の表面Ｓ３側の端部からの電子の放出確率を低減する。以下、これについて説明する。
本実施の形態の受光装置１では、配線層２０，４０を間に、大きく異なる電位が印加される半導体基板１０と半導体基板３０のうち、ロジック回路を有する半導体基板３０の側面Ｓ５を半導体基板１０および配線層２０，４０の側面よりも内側に後退させると共に、その側面Ｓ５を保護膜３５で被覆するようにした。これにより、沿面距離を確保し、沿面放電の発生を低減する。また、半導体基板３０の表面Ｓ３側の端部からの電子の放出確率を低減する。以下、これについて説明する。
【0060】
絶縁膜を間に例えば一対の基板が積層されてなるデバイスでは、一方の基板に数百Ｖの高電圧を印加した際に、絶縁膜の表面に沿って放電が起きる現象（沿面放電）によってデバイスの構成要素に損傷が発生する虞がある。沿面放電は、高電圧基板と低電圧基板との沿面距離や電位差、絶縁膜の表面に対する低電圧基板からの電子放出のしやすさ、特に低電圧基板近傍の電界強度等に依存して耐電圧が制限される。
【0061】
これに対して本実施の形態では、ロジック基板２００を構成する半導体基板３０の側面Ｓ５を、センサ基板１００を構成する半導体基板１０および配線層２０ならびにロジック基板２００を構成する配線層４０の側面よりも内側に後退させ、さらに保護膜３５で被覆するようにした。これにより、沿面距離が配線層の層間膜厚よりも長くなり、半導体基板３０の表面Ｓ３側の端部からの電子の放出確率が低減される。
【0062】
以上により、本実施の形態の受光装置１では、沿面放電の発生が低減されるようになり、放電耐圧を向上させることが可能となる。
【0063】
また、センサ基板１００およびロジック基板２００の個片化を、例えばブレードダイシングやレーザおよびプラズマダイシングを用いて行った場合、配線層２０，４０をダイシングするときに側面に配線材料（例えば、メタルや、Ｓｉ屑、水分等）が付着し、センサ基板１００の半導体基板１０と、ロジック基板２００の半導体基板３０との間で短絡が発生する虞がある。
【0064】
これに対して本実施の形態では、上記のように、半導体基板３０の側面Ｓ５を保護膜３５で被覆するようにしたので、ロジック基板２００の半導体基板３０との間での短絡の発生が低減される。よって、センサ基板１００およびロジック基板２００をそれぞれ構成する半導体基板１０，３０の耐圧を向上させることが可能となる。
【0065】
次に、本開示の第２～第９の実施の形態および変形例１～１４ならびにその他の変形例および適用例について説明する。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
【0066】
＜２．変形例１＞
図６は、本開示の変形例１に係る受光装置（受光装置１Ａ）の断面構成の一例を模式的に表したものである。受光装置１Ａは、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本変形例の受光装置１Ａは、半導体基板３０の側面Ｓ５の裏面Ｓ４側を外側に傾斜させた、所謂逆テーパ状とした点が、上記第１の実施の形態とは異なる。
図６は、本開示の変形例１に係る受光装置（受光装置１Ａ）の断面構成の一例を模式的に表したものである。受光装置１Ａは、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本変形例の受光装置１Ａは、半導体基板３０の側面Ｓ５の裏面Ｓ４側を外側に傾斜させた、所謂逆テーパ状とした点が、上記第１の実施の形態とは異なる。
【0067】
図６に示したような逆テーパ状の側面Ｓ５は、例えば深掘りエッチングと呼ばれる反応性イオンエッチング（ＲＩＥ）を用いることにより形成することができる。
【0068】
このように本変形例では、半導体基板１０および配線層２０，４０の側面よりも内側に後退させた半導体基板３０の側面Ｓ５を逆テーパ状にしたので、沿面距離がさらに確保される。よって、放電耐圧をさらに向上させることが可能となる。
【0069】
更に、半導体基板３０の側面Ｓ５の表面Ｓ３側の端部には、例えば図７に示した受光装置１Ｂのように、半導体基板３０をさらに内側に後退させるノッチ部３０Ｘを形成するようにしてもよい。これにより、半導体基板３０の裏面Ｓ４側の面積を確保しつつ、沿面距離がさらに確保し、放電耐圧をさらに向上させることが可能となる。
【0070】
＜３．第２の実施の形態＞
図８は、本開示の第２の実施の形態に係る受光装置（受光装置２）の断面構成の一例を模式的に表したものである。受光装置２は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置２は、上記第１の実施の形態においてセンサ基板１００を構成する半導体基板１０の表面Ｓ１に設けたカソード１４Ａを形成せずに、最外周にｐ型導電型領域１３Ｈを形成すると共に、半導体基板１０の側面に延在させたものである。また、本実施の形態の受光装置２は、半導体基板１０の裏面Ｓ２の最外周、即ち、ｎ型導電層１２の周囲にｐ型導電型領域からなる複数のガードリング１３Ｉを設けたものである。これらの点が、上記第１の実施の形態とは異なる。
図８は、本開示の第２の実施の形態に係る受光装置（受光装置２）の断面構成の一例を模式的に表したものである。受光装置２は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置２は、上記第１の実施の形態においてセンサ基板１００を構成する半導体基板１０の表面Ｓ１に設けたカソード１４Ａを形成せずに、最外周にｐ型導電型領域１３Ｈを形成すると共に、半導体基板１０の側面に延在させたものである。また、本実施の形態の受光装置２は、半導体基板１０の裏面Ｓ２の最外周、即ち、ｎ型導電層１２の周囲にｐ型導電型領域からなる複数のガードリング１３Ｉを設けたものである。これらの点が、上記第１の実施の形態とは異なる。
【0071】
ｐ型導電型領域１３Ｈは、ｐ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｐ型の不純物領域であり、本開示の「第４の第１導電型領域」の一具体例に相当するものである。ｐ型導電型領域１３Ｈは、半導体基板１０の外周部分のポテンシャルを低減するものである。ｐ型導電型領域１３Ｈは、上記のように、半導体基板１０の表面Ｓ１の界面において、例えば画素端ガードリング１３Ｆの周囲に形成され、さらに半導体基板１０の側面を覆うように側面全体に延在している。ｐ型導電型領域１３Ｈの厚みは、例えば、半導体基板１０の表面Ｓ１の界面から、例えば０．３μｍ～１０μｍで形成されている。
【0072】
ガードリング１３Ｉは、ｐ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｐ型の不純物領域であり、本開示の「第５の第１導電型領域」の一具体例に相当するものである。ガードリング１３Ｉは、１００Ｖ～１０００Ｖの電圧が印加されるｎ型導電層１２と、半導体基板１０の側面に形成されるｐ型導電型領域１３Ｈとの間の電界強度を緩和するためのものである。ガードリング１３Ｉは、高耐圧ガードリング１３Ｄ等と同様に、電気的に浮遊状態となっており、ｎ型導電層１２の周囲に、例えばｎ型導電層１２の外形に沿って複数形成されている。ガードリング１３Ｉを構成するリングの線幅は、例えば０．２μｍ～１０μｍであり、ガードリング１３Ｉの厚みは、例えば、半導体基板１０の裏面Ｓ２の界面から、例えば０．３μｍ～１０μｍで形成されている。
【0073】
このように本実施の形態では、半導体基板１０の表面Ｓ１の界面の最外周にｐ型導電型領域１３Ｈを形成し、そのｐ型導電型領域１３Ｈを半導体基板１０の側面全体に延在させるようにした。また、本実施の形態では、半導体基板１０の裏面Ｓ２のｎ型導電層１２の周囲に、ｐ型導電型領域からなる複数のガードリング１３Ｉを設けるようにした。これにより、沿面放電の起点となる半導体基板１０の側面のポテンシャルが低減され、沿面放電の発生が低減される。よって、放電耐圧を向上させることが可能となる。
【0074】
＜４．変形例２＞
図９は、本開示の変形例２に係る受光装置（受光装置２Ａ）の断面構成の一例を模式的に表したものである。受光装置２Ａは、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本変形例の受光装置２Ａは、カソード１４Ａを残し、カソード１４Ａの外側、即ち、周辺領域１１０Ｂの最外周に、カソード１４Ａの周囲を囲むようにｐ型導電型領域からなる複数のガードリング１３Ｊを設けた点が、上記第２の実施の形態とは異なる。
図９は、本開示の変形例２に係る受光装置（受光装置２Ａ）の断面構成の一例を模式的に表したものである。受光装置２Ａは、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本変形例の受光装置２Ａは、カソード１４Ａを残し、カソード１４Ａの外側、即ち、周辺領域１１０Ｂの最外周に、カソード１４Ａの周囲を囲むようにｐ型導電型領域からなる複数のガードリング１３Ｊを設けた点が、上記第２の実施の形態とは異なる。
【0075】
ガードリング１３Ｊは、ｐ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｐ型の不純物領域であり、本開示の「第４の第１導電型領域」の一具体例に相当するものである。ガードリング１３Ｊは、半導体基板１０の裏面Ｓ２側に設けられたガードリング１３Ｉと共に、半導体基板１０の側面近傍において、半導体基板１０の表面Ｓ１と裏面Ｓ２との間に階段ポテンシャルを形成するものである。ガードリング１３Ｊは、上記のように、半導体基板１０の表面Ｓ１の界面において、カソード１４Ａの周囲に半導体基板１０の端部まで形成されている。ガードリング１３Ｊの厚みは、例えば高耐圧ガードリング１３Ｄと同様に、半導体基板１０の表面Ｓ１の界面から、例えば０．３μｍ～１０μｍで形成されている。
【0076】
このように本変形例では、上記第２の実施の形態の受光装置２の構成に加えて、半導体基板１０の表面Ｓ１の界面にｎ型導電型領域からなるカソード１４Ａを形成し、そのカソード１４Ａの周囲を囲むようにｐ型導電型領域からなる複数のガードリング１３Ｊを設けるようにした。これにより、半導体基板１０の側面近傍において半導体基板１０の表面Ｓ１と裏面Ｓ２との間に階段ポテンシャルが形成されるようになり、上記第２の実施の形態の受光装置２と比較して、例えば受光領域１１０Ａの外周側において発生した電荷の排出が低減される。よって、上記第２の実施の形態の効果に加えて、受光領域１１０Ａの外周側に設けられた単位画素Ｐの感度を向上させることが可能となる。
【0077】
＜５．第３の実施の形態＞
図１０は、本開示の第３の実施の形態に係る受光装置（受光装置３）の断面構成の一例を模式的に表したものである。受光装置３は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置３は、半導体基板３０の側面Ｓ５と共に、側面Ｓ５に連続する配線層４０，２０および半導体基板１０の一部を連続して後退させ、保護膜３５を半導体基板１０の後退させた側面Ｓ６まで延在させた点が、上記第１の実施の形態とは異なる。
図１０は、本開示の第３の実施の形態に係る受光装置（受光装置３）の断面構成の一例を模式的に表したものである。受光装置３は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置３は、半導体基板３０の側面Ｓ５と共に、側面Ｓ５に連続する配線層４０，２０および半導体基板１０の一部を連続して後退させ、保護膜３５を半導体基板１０の後退させた側面Ｓ６まで延在させた点が、上記第１の実施の形態とは異なる。
【0078】
このように本実施の形態では、半導体基板３０の側面Ｓ５と同様に、配線層４０，２０および半導体基板１０の一部を内側に後退させ、半導体基板３０の側面Ｓ５から半導体基板１０の後退させた側面Ｓ６の一部まで保護膜３５で被覆するようにした。これにより、例えば１００Ｖ～１０００Ｖの高電圧が印加される半導体基板１０と、例えば１Ｖ～５Ｖの低電圧が印加される半導体基板３０との沿面距離が確保される。また、ダイシング時に半導体基板１０にクラックが生じることによって沿面距離が実質短縮されてしまうのを防ぐことができる。よって、上記第１の実施の形態と同様に、放電耐圧を向上させることが可能となる。
【0079】
＜６．変形例３＞
図１１Ａは、本開示の変形例３に係る受光装置（受光装置３Ａ）の断面構成の一例を模式的に表したものである。上記第３の実施の形態では、配線層４０，２０および半導体基板１０の一部を半導体基板３０の側面Ｓ５と共に後退させ、半導体基板３０の側面Ｓ５から半導体基板１０の後退させた側面Ｓ６の一部まで保護膜３５で被覆した例を示したが、保護膜３５は、図１１Ａに示したように、露出した半導体基板１０の表面Ｓ１’まで延在させてもよい。これにより、半導体基板１０における電界を緩和すると共に、沿面距離をさらに確保することができる。
図１１Ａは、本開示の変形例３に係る受光装置（受光装置３Ａ）の断面構成の一例を模式的に表したものである。上記第３の実施の形態では、配線層４０，２０および半導体基板１０の一部を半導体基板３０の側面Ｓ５と共に後退させ、半導体基板３０の側面Ｓ５から半導体基板１０の後退させた側面Ｓ６の一部まで保護膜３５で被覆した例を示したが、保護膜３５は、図１１Ａに示したように、露出した半導体基板１０の表面Ｓ１’まで延在させてもよい。これにより、半導体基板１０における電界を緩和すると共に、沿面距離をさらに確保することができる。
【0080】
また、保護膜３５は、例えば図１１Ｂに示したように、さらに後退していない半導体基板１０の側面Ｓ６’も被覆するようにしてもよい。
【0081】
＜７．変形例４＞
図１２は、本開示の変形例４に係る受光装置（受光装置３Ｂ）の断面構成の一例を模式的に表したものである。上記第３の実施の形態では、配線層４０，２０および半導体基板１０の一部を半導体基板３０の側面Ｓ５と共に後退させた例を示したが、例えば図１２に示したように、後退させた一部の半導体基板１０の側面Ｓ６を、例えば等方エッチングによりさら後退させ、半導体基板３０の側面Ｓ５よりもさらに内側に後退するノッチ部１０Ｘを形成するようにしてもよい。これにより、ロジック基板２００を構成する半導体基板３０の端部の電界集中が緩和され、電子の放出確率が低下する。よって、沿面放電の発生が低減されため、上記第１の実施の形態と同様に、放電耐圧を向上させることが可能となる。
図１２は、本開示の変形例４に係る受光装置（受光装置３Ｂ）の断面構成の一例を模式的に表したものである。上記第３の実施の形態では、配線層４０，２０および半導体基板１０の一部を半導体基板３０の側面Ｓ５と共に後退させた例を示したが、例えば図１２に示したように、後退させた一部の半導体基板１０の側面Ｓ６を、例えば等方エッチングによりさら後退させ、半導体基板３０の側面Ｓ５よりもさらに内側に後退するノッチ部１０Ｘを形成するようにしてもよい。これにより、ロジック基板２００を構成する半導体基板３０の端部の電界集中が緩和され、電子の放出確率が低下する。よって、沿面放電の発生が低減されため、上記第１の実施の形態と同様に、放電耐圧を向上させることが可能となる。
【0082】
また、例えば図１３に示したように、半導体基板１０の側面全体を、半導体基板３０の側面Ｓ５およびその側面Ｓ５に連続する配線層４０，２０の側面よりも内側に後退させてもよい。半導体基板１０の側面全体の後退は、個片化後に等方エッチングを用いることによって形成することができる。
【0083】
＜８．第４の実施の形態＞
図１４は、本開示の第４の実施の形態に係る受光装置（受光装置４）の断面構成の一例を模式的に表したものである。受光装置４は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置４は、半導体基板１０および配線層２０，４０の側面よりも内側に後退させた半導体基板３０の側面Ｓ５を有機膜３６で被覆した点が、上記第１の実施の形態とは異なる。
図１４は、本開示の第４の実施の形態に係る受光装置（受光装置４）の断面構成の一例を模式的に表したものである。受光装置４は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置４は、半導体基板１０および配線層２０，４０の側面よりも内側に後退させた半導体基板３０の側面Ｓ５を有機膜３６で被覆した点が、上記第１の実施の形態とは異なる。
【0084】
有機膜３６は、例えば、半導体基板３０の裏面Ｓ４から側面Ｓ５にかけて形成されている。有機膜３６は、材質的に安定且つ塗布可能な有機材料を用いることが好ましい。このような有機材料としては、例えば、エポキシ樹脂、シリコン樹脂、ポリウレタン樹脂およびフッ素樹脂が挙げられる。
【0085】
このように本実施の形態では、半導体基板３０の側面Ｓ５を有機膜３６で被覆するようにした。これにより、上記第１の実施の形態のように半導体基板３０の側面Ｓ５に無機絶縁材料からなる保護膜３５で被覆した場合と比較して、より容易に側面Ｓ５を厚膜で被覆することができる。よって、半導体基板３０の表面Ｓ３の端部からの電子の放出確率さらに低減され、放電耐圧をさらに向上させることが可能となる。
【0086】
＜９．変形例５＞
図１５は、本開示の変形例５に係る受光装置（受光装置４Ａ）の断面構成の一例を模式的に表したものである。上記第４の実施の形態では、後退させた半導体基板３０の側面Ｓ５を有機膜３６で被覆した例を示したが、図１５に示したように、側面Ｓ５と共に配線層４０，２０および半導体基板１０の側面の一部を有機膜３６で覆うようにしてもよい。その際には、半導体基板３０の側面Ｓ５の全面が有機膜３６で被覆されていなくてもよい。有機膜３６は、例えばディスペンサー等を用いた塗布によって形成することができる。これにより、半導体基板３０の表面Ｓ３の端部からの電子の放出確率が低減され、上記第４の実施の形態と同様に、放電耐圧を向上させることが可能となる。
図１５は、本開示の変形例５に係る受光装置（受光装置４Ａ）の断面構成の一例を模式的に表したものである。上記第４の実施の形態では、後退させた半導体基板３０の側面Ｓ５を有機膜３６で被覆した例を示したが、図１５に示したように、側面Ｓ５と共に配線層４０，２０および半導体基板１０の側面の一部を有機膜３６で覆うようにしてもよい。その際には、半導体基板３０の側面Ｓ５の全面が有機膜３６で被覆されていなくてもよい。有機膜３６は、例えばディスペンサー等を用いた塗布によって形成することができる。これにより、半導体基板３０の表面Ｓ３の端部からの電子の放出確率が低減され、上記第４の実施の形態と同様に、放電耐圧を向上させることが可能となる。
【0087】
＜１０．変形例６＞
図１６は、本開示の変形例６に係る受光装置（受光装置４Ｂ）の断面構成の一例を模式的に表したものである。本変形例の受光装置４Ｂは、例えば第３の実施の形態と変形例５とを組み合わせたものであり、半導体基板３０の側面Ｓ５と共に、側面Ｓ５に連続する配線層４０，２０および半導体基板１０の一部を連続して後退させ、有機膜３６を半導体基板３０の側面Ｓ５から連続する半導体基板１０の側面Ｓ６にかけて成膜したものである。このように、有機膜３６は、保護膜３５と同様に形成することができ、同様の効果を得ることができる。
図１６は、本開示の変形例６に係る受光装置（受光装置４Ｂ）の断面構成の一例を模式的に表したものである。本変形例の受光装置４Ｂは、例えば第３の実施の形態と変形例５とを組み合わせたものであり、半導体基板３０の側面Ｓ５と共に、側面Ｓ５に連続する配線層４０，２０および半導体基板１０の一部を連続して後退させ、有機膜３６を半導体基板３０の側面Ｓ５から連続する半導体基板１０の側面Ｓ６にかけて成膜したものである。このように、有機膜３６は、保護膜３５と同様に形成することができ、同様の効果を得ることができる。
【0088】
なお、上記変形例５や変形例６のように受光装置４Ａ，４Ｂの側面に連続して有機膜３６を形成する場合には、半導体基板３０は必ずしも他の側面よりも後退させる必要はなく、変形例５，６と同様の効果を得ることができる。
【0089】
＜１１．第５の実施の形態＞
図１７は、本開示の第５の実施の形態に係る受光装置（受光装置５）の断面構成の一例を模式的に表したものである。受光装置５は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置５は、半導体基板３０を貫通すると共に、側面Ｓ５近傍に連続する溝３０Ｈを設け、その溝３０Ｈに絶縁膜３７を埋設したものである。
図１７は、本開示の第５の実施の形態に係る受光装置（受光装置５）の断面構成の一例を模式的に表したものである。受光装置５は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置５は、半導体基板３０を貫通すると共に、側面Ｓ５近傍に連続する溝３０Ｈを設け、その溝３０Ｈに絶縁膜３７を埋設したものである。
【0090】
絶縁膜３７は、例えば、無機絶縁材料または有機材料を用いて形成することができる。無機絶縁材料としては、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）および酸化アルミニウム（Ａｌ２Ｏ３）が挙げられる。有機材料としては、材質的に安定であることが好ましく、例えば、エポキシ樹脂、シリコン樹脂、ポリウレタン樹脂およびフッ素樹脂が挙げられる。また、絶縁膜３７は、無機絶縁材料からなる膜（無機絶縁膜）と有機材料からなる膜（有機膜）との積層膜であってもよい。具体的には、溝３０Ｈの側面および底面に無機絶縁膜を成膜し、その内側に有機膜を埋設するようにしてもよい。
【0091】
このように本実施の形態では、半導体基板３０を貫通すると共に、側面Ｓ５近傍に連続する溝３０Ｈを設け、その溝３０Ｈに絶縁膜３７を埋設するようにした。これにより、例えば沿面放電が起こった場合でも、半導体基板１０と半導体基板３０との間での短絡の発生を防ぐことができる。よって、放電耐圧を向上させることが可能となる。
【0092】
＜１２．変形例７＞
図１８は、本開示の変形例７に係る受光装置（受光装置５Ａ）の断面構成の一例を模式的に表したものである。上記第５の実施の形態では、半導体基板３０の側面Ｓ５を貫通すると共に、側面Ｓ５近傍に連続し、絶縁膜３７によって埋設された溝３０Ｈを設けた例を示したが、溝３０Ｈは、さらに配線層２０，４０を貫通していてもよい。あるいは、図１９に示した受光装置５Ｂのように、溝３０Ｈは、さらに半導体基板１０まで貫通していてもよい。これにより、上記第５の実施の形態と同様に、半導体基板１０と半導体基板３０との間での短絡の発生を防ぎ、放電耐圧を向上させることが可能となる。
図１８は、本開示の変形例７に係る受光装置（受光装置５Ａ）の断面構成の一例を模式的に表したものである。上記第５の実施の形態では、半導体基板３０の側面Ｓ５を貫通すると共に、側面Ｓ５近傍に連続し、絶縁膜３７によって埋設された溝３０Ｈを設けた例を示したが、溝３０Ｈは、さらに配線層２０，４０を貫通していてもよい。あるいは、図１９に示した受光装置５Ｂのように、溝３０Ｈは、さらに半導体基板１０まで貫通していてもよい。これにより、上記第５の実施の形態と同様に、半導体基板１０と半導体基板３０との間での短絡の発生を防ぎ、放電耐圧を向上させることが可能となる。
【0093】
＜１３．第６の実施の形態＞
図２０は、本開示の第６の実施の形態に係る受光装置（受光装置６）の断面構成の一例を模式的に表したものである。受光装置６は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置６は、半導体基板３０を貫通すると共に、側面Ｓ５近傍に連続する溝３０Ｈを設けたものである。
図２０は、本開示の第６の実施の形態に係る受光装置（受光装置６）の断面構成の一例を模式的に表したものである。受光装置６は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置６は、半導体基板３０を貫通すると共に、側面Ｓ５近傍に連続する溝３０Ｈを設けたものである。
【0094】
このように本実施の形態では、半導体基板３０を貫通すると共に、側面Ｓ５近傍に連続する溝３０Ｈを設け、周縁部において半導体基板３０を分断するようにした。これにより、溝３０Ｈによって分断された外周側の半導体基板３０は電気的に浮遊するが、容量結合により半導体基板１０，３０のそれぞれに対して中間の電位となり、半導体基板１０との電位差が低減されるため、沿面放電の発生を低減することができる。また、局所的に沿面放電が起こった場合でも、溝３０Ｈによって分断された外周側の半導体基板３０の容量が大きいので、外周側の半導体基板３０の電位の変動は小さく、ロジック回路等が設けられた内周側の半導体基板３０に瞬間的な過電流が流れるのを防ぐことができる。よって、放電による撮像素子破壊を防止することが可能となる。
【0095】
＜１４．変形例８＞
図２１は、本開示の変形例８に係る受光装置（受光装置６Ａ）の断面構成の一例を模式的に表したものである。上記第６の実施の形態では、半導体基板３０の側面Ｓ５を貫通すると共に、側面Ｓ５近傍に連続する溝３０Ｈを設けて半導体基板３０を内周側と外周側とに分断した例を示したが、溝３０Ｈの側面は、図２１に示したようにさらに保護層３４によって被覆されていてもよい。
図２１は、本開示の変形例８に係る受光装置（受光装置６Ａ）の断面構成の一例を模式的に表したものである。上記第６の実施の形態では、半導体基板３０の側面Ｓ５を貫通すると共に、側面Ｓ５近傍に連続する溝３０Ｈを設けて半導体基板３０を内周側と外周側とに分断した例を示したが、溝３０Ｈの側面は、図２１に示したようにさらに保護層３４によって被覆されていてもよい。
【0096】
また、例えば図２２に示した受光装置６Ｂのように、半導体基板３０の周縁部に複数の溝を設け、ロジック回路等が設けられた半導体基板３０の周囲に、２重あるいは３重以上の分断された半導体基板３０を配置するようにしてもよい。更に、分断された半導体基板３０には固定電位を印加するようにしてもよい。例えば、図２２に示したように、２つの溝３０Ｈ１，３０Ｈ２によってロジック回路等が設けられた半導体基板３０の周囲に分断された２つの半導体基板３０を設けた場合には、それぞれに所定の固定電位を印加するようにしてもよい。その際には、図２２に示したように、半導体基板３０の内側から１００Ｖ，２００Ｖのように徐々に電位を高くすることが好ましい。これにより、沿面放電の発生をさらに低減することができる。
【0097】
なお、上記のように複数の溝３０Ｈ１，３０Ｈ２によって分断され、それぞれに所定の電位が印加された複数の半導体基板３０に対しても、受光装置６Ａのように、それぞれの溝３０Ｈ１，３０Ｈ２の側面を保護層３４Ｈで被覆するようにしてもよい。また、上記第５の実施の形態の受光装置５のように、溝３０Ｈ１，３０Ｈ２を絶縁膜３７で埋設するようにしてもよい。その場合においても、同様の効果を得ることができる。
【0098】
＜１５．第７の実施の形態＞
図２３は、本開示の第７の実施の形態に係る受光装置（受光装置７）の断面構成の一例を模式的に表したものである。受光装置７は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置７は、ロジック基板２００を構成する半導体基板として支持基板６０Ａ、酸化膜６０Ｂおよび素子基板６０ＣからなるＳＯＩ基板を用い、その素子基板６０Ｃの周囲に絶縁膜３８を埋め込んだものである。
図２３は、本開示の第７の実施の形態に係る受光装置（受光装置７）の断面構成の一例を模式的に表したものである。受光装置７は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置７は、ロジック基板２００を構成する半導体基板として支持基板６０Ａ、酸化膜６０Ｂおよび素子基板６０ＣからなるＳＯＩ基板を用い、その素子基板６０Ｃの周囲に絶縁膜３８を埋め込んだものである。
【0099】
半導体基板６０は、上記のように、積層方向（Ｙ軸方向）に支持基板６０Ａ、酸化膜６０Ｂおよび素子基板６０Ｃがこの順に積層されたＳＯＩ基板である。半導体基板６０は、素子基板６０Ｃ側を表面Ｓ３、支持基板６０Ａ側を裏面Ｓ４として、半導体基板１０に対して素子基板６０Ｃが対向するように配置されている。素子基板６０Ｃは、例えば２μｍ～３μｍの厚みを有し、読み出し回路やロジック回路等が設けられる。素子基板６０Ｃの側面は、支持基板６０Ａおよび酸化膜６０Ｂの側面よりも内側に、例えば数μｍ以上後退しており、その周囲には絶縁膜３８が埋め込まれて支持基板６０Ａおよび酸化膜６０Ｂの側面と共通の側面を形成している。
【0100】
素子基板６０Ｃには、上記第１の実施の形態と同様に、例えば１Ｖ～５Ｖの低電圧が印加される。支持基板６０Ａには、半導体基板１０および素子基板６０Ｃのそれぞれの電位の中間の電位（例えば、２００Ｖ）が印加される。
【0101】
このように本実施の形態では、ロジック基板２００を構成する半導体基板６０としてＳＯＩ基板を用い、素子基板６０Ｃの側面を内側に後退させ、その周囲に絶縁膜３８を埋め込み、さらに、支持基板５０Ａに半導体基板１０および素子基板６０Ｃのそれぞれの電位の中間電位を印加するようにした。これにより、センサ基板１００とロジック基板２００との電位差が小さくなり、沿面放電の発生が低減される。よって、上記第１の実施の形態と同様に、放電耐圧を向上させることが可能となる。
【0102】
＜１６．変形例９＞
図２４Ａは、本開示の変形例９に係る受光装置（受光装置７Ａ）の断面構成の一例を模式的に表したものである。上記第７の実施の形態では、ロジック基板２００を構成する半導体基板６０としてＳＯＩ基板を用い、素子基板６０Ｃの側面を内側に後退させ、その周囲に絶縁膜３８を埋め込んだ例を示したが、素子基板６０Ｃは以下のような構成としてもよい。例えば、上記第５の実施の形態や変形例８のように、素子基板６０Ｃの側面近傍に素子基板６０Ｃを貫通し、素子基板６０Ｃを複数に分断する複数の溝６０Ｈを設け、それぞれの溝６０Ｈを絶縁膜３７で埋設するようにしてもよい。このような構成においても、上記第７の実施の形態と同様の効果を得ることができる。
図２４Ａは、本開示の変形例９に係る受光装置（受光装置７Ａ）の断面構成の一例を模式的に表したものである。上記第７の実施の形態では、ロジック基板２００を構成する半導体基板６０としてＳＯＩ基板を用い、素子基板６０Ｃの側面を内側に後退させ、その周囲に絶縁膜３８を埋め込んだ例を示したが、素子基板６０Ｃは以下のような構成としてもよい。例えば、上記第５の実施の形態や変形例８のように、素子基板６０Ｃの側面近傍に素子基板６０Ｃを貫通し、素子基板６０Ｃを複数に分断する複数の溝６０Ｈを設け、それぞれの溝６０Ｈを絶縁膜３７で埋設するようにしてもよい。このような構成においても、上記第７の実施の形態と同様の効果を得ることができる。
【0103】
図２４Ｂは、本変形例の変形例９に係る受光装置（受光装置７Ｂ）の断面構成の他の例を模式的に表したものである。上記第７の実施の形態では、ロジック基板２００を構成する半導体基板６０としてＳＯＩ基板を用い、素子基板６０Ｃの側面を内側に後退させ、その周囲に絶縁膜３８を埋め込み、さらに、支持基板５０Ａに半導体基板１０および素子基板６０Ｃのそれぞれの電位の中間電位を印加する例を示したが、例えば図２５に示したように、支持基板６０Ａを酸化膜６０Ｂや素子基板６０Ｃの側面よりもさらに内側に後退させるようにしてもよい。更にまた、支持基板６０Ａを後退させた場合には、素子基板６０Ｃが電界シールドとして機能するようになるため、支持基板６０Ａには中間電位ではなく、例えばグランド（ＧＮＤ）電位（０Ｖ）を印加するようにしてもよい。また、後退させた支持基板６０Ａの側面は、上記第１の実施の形態と同様に、保護膜３５で被覆するようにしてもよい。このような構成においても、上記第７の実施の形態と同様の効果を得ることができる。
【0104】
＜１７．変形例１０＞
図２５Ａ，２５Ｂは、本開示の変形例１０に係る受光装置（例えば、受光装置１）の要部の平面構成の一例を模式的に表したものである。例えば、上記第１の実施の形態では、後退させた半導体基板３０の角部を曲線状に加工した例を示したが、これに限定されるものではない。例えば、図２５Ａ，２５Ｂに示したように、角部３０Ａを、例えば９０°以上の鈍角からなる多角状に加工した形状とした場合でも、電界の集中を緩和させることができる。
図２５Ａ，２５Ｂは、本開示の変形例１０に係る受光装置（例えば、受光装置１）の要部の平面構成の一例を模式的に表したものである。例えば、上記第１の実施の形態では、後退させた半導体基板３０の角部を曲線状に加工した例を示したが、これに限定されるものではない。例えば、図２５Ａ，２５Ｂに示したように、角部３０Ａを、例えば９０°以上の鈍角からなる多角状に加工した形状とした場合でも、電界の集中を緩和させることができる。
【0105】
また、上記第１の実施の形態のように、センサ基板１００を構成する半導体基板３０の側面Ｓ５を、センサ基板１００を構成する半導体基板１０および配線層２０ならびにロジック基板２００を構成する配線層４０の側面よりも内側に後退させた場合、センサ基板１００を構成する半導体基板１０の突き出し量が増加するため、逆に角部の電界が増大する要因となりうる。このため、例えば図２６Ａに示したように、半導体基板３０と共に、半導体基板１０の角部１０Ａも曲線状に加工するようにしてもよい。また、半導体基板１０の角部１０Ａの形状は曲線状に限らず、例えば図２６Ｂ，２６Ｃに示したように、例えば９０°以上の鈍角からなる多角状に加工してもよい。これにより、角部３０Ａへの電界の集中が抑制され、上記第１の実施の形態と比較して、放電耐圧をさらに向上させることが可能となる。
【0106】
＜１８．第８の実施の形態＞
図２７は、本開示の第８の実施の形態に係る受光装置（受光装置８）の断面構成の一例を模式的に表したものである。受光装置８は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置８は、半導体基板１０と半導体基板３０との間の、例えば配線層４０内にシールド電極４８を設けた点が、上記第１の実施の形態とは異なる。
図２７は、本開示の第８の実施の形態に係る受光装置（受光装置８）の断面構成の一例を模式的に表したものである。受光装置８は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置８は、半導体基板１０と半導体基板３０との間の、例えば配線層４０内にシールド電極４８を設けた点が、上記第１の実施の形態とは異なる。
【0107】
シールド電極４８は、センサ基板１００（具体的には、半導体基板１０）からロジック基板２００（具体的には、半導体基板３０）への電気力線を遮蔽するものである。シールド電極４８は、例えば配線層４０内に設けられた複数の配線４２，４３，４４，４５のいずれかと同じ層に設けられ、半導体基板３０の側面Ｓ５よりも外側に延在している。シールド電極４８は、例えば半導体基板３０と電気的に接続されている。シールド電極４８は、例えば、Cｕ、ＡｌＣｕ、Ａｌ、ＡｌＳｉ、Ｗ、Ｎｉ、Ｃｏ、ＮｉＳｉおよびＣｏＳｉ２等の金属材料を用いて形成されている。
【0108】
このように本実施の形態では、半導体基板１０と半導体基板３０との間の、例えば配線層４０内に、半導体基板３０の側面Ｓ５よりも外側に延在するシールド電極４８を設けるようにした。これにより、センサ基板１００からの電気力線がシールド電極４８で終端されるため、半導体基板３０の表面Ｓ３側の端部の電界がゼロに近くなり、半導体基板３０からの電子の放出がなくなる。よって、沿面放電の発生が低減されるようになり、放電耐圧をさらに向上させることが可能となる。
【0109】
＜１９．変形例１１＞
図２８は、本開示の変形例１１に係る受光装置（受光装置８Ａ）の断面構成の一例を模式的に表したものである。上記第８の実施の形態では、シールド電極４８を半導体基板３０と電気的に接続した例を示したが、シールド電極４８には、外部電源７０から直接電圧が印加されるようにしてもよい。このような構成においても、上記第８の実施の形態と同様の効果を得ることができる。
図２８は、本開示の変形例１１に係る受光装置（受光装置８Ａ）の断面構成の一例を模式的に表したものである。上記第８の実施の形態では、シールド電極４８を半導体基板３０と電気的に接続した例を示したが、シールド電極４８には、外部電源７０から直接電圧が印加されるようにしてもよい。このような構成においても、上記第８の実施の形態と同様の効果を得ることができる。
【0110】
また、シールド電極４８は、半導体基板１０および半導体基板３０のそれぞれと電気的に接続するようにしてもよい。その際には、例えば、半導体基板１０および半導体基板３０のそれぞれとの間に１０１２Ｏｈｍ程度の抵抗体を配置する。これにより、シールド電極４８には分圧した電位が印加され、半導体基板３０の表面Ｓ３側の端部の電界を一定量低減することができる。抵抗体としては、例えばポリシリコン抵抗や金属薄膜抵抗、あるいはツェナーダイオード等が挙げられる。
【0111】
＜２０．変形例１２＞
図２９は、本開示の変形例１２に係る受光装置（受光装置８Ｂ）の断面構成の一例を模式的に表したものである。上記第８の実施の形態等では、半導体基板１０と半導体基板３０との間の、例えば配線層４０内に１層からなるシールド電極４８を設けた例を示したが、シールド電極は複数層設けるようにしてもよい。図２９では、配線層４０内に互いに電気的に接続された２つのシールド電極４８Ａ，４８Ｂを設けた例を示している。このように、半導体基板１０と半導体基板３０との間にシールド電極を複数層配置することにより、センサ基板１００からの電界が分散される。よって、放電耐圧をさらに向上させることが可能となる。
図２９は、本開示の変形例１２に係る受光装置（受光装置８Ｂ）の断面構成の一例を模式的に表したものである。上記第８の実施の形態等では、半導体基板１０と半導体基板３０との間の、例えば配線層４０内に１層からなるシールド電極４８を設けた例を示したが、シールド電極は複数層設けるようにしてもよい。図２９では、配線層４０内に互いに電気的に接続された２つのシールド電極４８Ａ，４８Ｂを設けた例を示している。このように、半導体基板１０と半導体基板３０との間にシールド電極を複数層配置することにより、センサ基板１００からの電界が分散される。よって、放電耐圧をさらに向上させることが可能となる。
【0112】
また、例えば図２９に示したように、シールド電極４８Ａとシールド電極４８Ｂとの間や、シールド電極４８Ａの上方およびシールド電極４８Ｂの下方、あるいはシールド電極４８Ａ、４８Ｂの外側に電気的に浮遊状態なダミー配線を設けるようにしてもよい。
【0113】
更に、本変形例のようにシールド電極４８を複数層（例えば２層）から構成する場合には、例えば図３０Ａ，３０Ｂに示したように、一方のシールド電極（例えば、シールド電極４８Ａ）を他方のシールド電極（例えば、シールド電極４８Ｂ）よりも外側に突き出すようにしてもよい。下層のシールド電極４８Ｂを突き出した構造では、シールド電極４８Ｂの先端部の電界強度は上昇するが、上層のシールド電極４８Ａの電界は低減される。上層のシールド電極４８Ａを突き出した構造では、シールド電極４８Ａの先端部の電界強度は上昇するが、下層のシールド電極４８Ｂの電界は低減される。
【0114】
また、シールド電極４８（４８Ａ，４８Ｂ）の角部は、例えば図３０Ｃに示したように、曲線状としてもよい。更にまた、複数層（例えば２層）からなるシールド電極４８Ａ，４８Ｂには、例えば図３０Ｄに示したように、それぞれに複数の開口４８ＡＨ，４８ＢＨを設けるようにしてもよい。その際には、複数の開口４８ＡＨ，４８ＢＨは、平面視において互いに重ならない位置に設けることが好ましい。
【0115】
この他、シールド電極４８は、必ずしも周縁部に連続している必要はなく、例えば、本変形例のように配線層４０内に２つのシールド電極４８Ａ，４８Ｂを設けた受光装置８Ｂでは、電界が集中しやすい角部にのみ部分的に３層目のシールド電極を追加するようにしてもよい。
【0116】
以上により、放電耐圧をさらに向上させることが可能となる。
【0117】
＜２１．第９の実施の形態＞
図３１は、本開示の第９の実施の形態に係る受光装置（受光装置９）の断面構成の一例を模式的に表したものである。受光装置９は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置９は、ロジック基板２００を構成する半導体基板３０の側面近傍の表面Ｓ３にｐ型導電型領域からなる複数のガードリング１３２を設け、半導体基板１０と半導体基板３０との外周部を互いに電気的に接続し、半導体基板１０および半導体基板３０共に１００Ｖ～１０００Ｖの高電圧が印加されるようにしたものである。
図３１は、本開示の第９の実施の形態に係る受光装置（受光装置９）の断面構成の一例を模式的に表したものである。受光装置９は、上記第１の実施の形態と同様に、例えば、半導体基板１０の表面と裏面との間に逆バイアスを印加するＰＩＮ型のフォトダイオードからなり、例えば、放射線（例えば、α線、β線、γ線およびＸ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）放射線撮像素子（例えば、Ｘ線撮像装置１０００）や電磁波検出装置において１つの画素（単位画素Ｐ）を構成するものである。本実施の形態の受光装置９は、ロジック基板２００を構成する半導体基板３０の側面近傍の表面Ｓ３にｐ型導電型領域からなる複数のガードリング１３２を設け、半導体基板１０と半導体基板３０との外周部を互いに電気的に接続し、半導体基板１０および半導体基板３０共に１００Ｖ～１０００Ｖの高電圧が印加されるようにしたものである。
【0118】
ガードリング１３２は、ｐ型の不純物を、例えば１ｅ１８ｃｍ－３～１ｅ２１ｃｍ－３の濃度で含むｐ型の不純物領域であり、本開示の「第６の第１導電型領域」の一具体例に相当するものである。ガードリング１３２は、半導体基板３０の表面Ｓ４側の端部近傍の電界強度を緩和するためのものである。ガードリング１３２は、上述した高耐圧ガードリング１３Ｄ等と同様に、電気的に浮遊状態となっており、例えば半導体基板３０の外形に沿って複数形成されている。ガードリング１３２を構成するリングの線幅は、例えば０．２μｍ～１０μｍであり、ガードリング１３２の厚みは、例えば、半導体基板３０の表面Ｓ３の界面から、例えば０．３μｍ～１０μｍで形成されている。
【0119】
また、本実施の形態では、半導体基板３０は、例えば耐圧向上のために高抵抗（低濃度）な基板が用いられる。その場合には、例えば図３０に示したように、半導体基板３０の表面Ｓ３近傍にウェル１３１を形成し、そのウェル１３１に読み出し回路やロジック回路が形成される。
【0120】
このように本実施の形態では、半導体基板３０の側面近傍の表面Ｓ３の界面にｐ型導電型領域からなる複数のガードリング１３２を設け、半導体基板１０と半導体基板３０との外周部を互いに電気的に接続して、半導体基板１０と共に１００Ｖ～１０００Ｖの高電圧が印加されるようにした。これにより、半導体基板１０と半導体基板３０との間の電位差や、それによる電気力線が少なくとも半導体基板１０，３０のそれぞれの側面近傍や配線層２０，４０の側面でなくなるので、沿面放電が発生しなくなる。よって、放電耐圧を向上させることが可能となる。
【0121】
＜２２．変形例１３＞
図３２は、本開示の変形例１３に係る受光装置（受光装置９Ａ）の断面構成の一例を模式的に表したものである。上記第９の実施の形態では、ウェル１３１を半導体基板３０の表面Ｓ３近傍に設けた例を示したが、ウェル１３１は、例えば図３２に示したように、半導体基板３０の表面Ｓ３と裏面Ｓ４との間全体に形成するようにしてもよい。半導体基板３０の表面Ｓ３と裏面Ｓ４との間全体に形成する方法としては、例えば、半導体基板３０を裏面Ｓ４側から薄膜化してもよいし、あるいは、ウェル１３１を半導体基板３０の厚みに合わせて深く形成することが挙げられる。
図３２は、本開示の変形例１３に係る受光装置（受光装置９Ａ）の断面構成の一例を模式的に表したものである。上記第９の実施の形態では、ウェル１３１を半導体基板３０の表面Ｓ３近傍に設けた例を示したが、ウェル１３１は、例えば図３２に示したように、半導体基板３０の表面Ｓ３と裏面Ｓ４との間全体に形成するようにしてもよい。半導体基板３０の表面Ｓ３と裏面Ｓ４との間全体に形成する方法としては、例えば、半導体基板３０を裏面Ｓ４側から薄膜化してもよいし、あるいは、ウェル１３１を半導体基板３０の厚みに合わせて深く形成することが挙げられる。
【0122】
また、半導体基板１０および半導体基板３０の外周部の電気的な接続は、例えば図３３に示した受光装置９Ｂのように、貫通電極１３３を用いて行うようにしてもよい。更に、半導体基板１０と半導体基板３０とを電気的に接続する際には、その間に抵抗体を設けるようにしてもよい。これにより、ノイズの発生が低減される。
【0123】
更にまた、例えば図３４に示した受光装置９Ｃのように、高電圧が印加される半導体基板３０の外周部には、ガードリング１３２の一部または全部を、半導体基板３０の表面Ｓ３３と裏面Ｓ４との間を貫通するｐ型導電型領域１３４からなるツェナーダイオード構造としてもよい。これにより、半導体基板３０における高電圧部（外周部）と低電圧部（内周部）との電気的な分離が強固となり、低電圧部に形成される読み出し回路やロジック回路における高電圧部からのノイズや異常信号の発生が低減される。
【0124】
また、例えば図３５に示した受光装置９Ｄのように、ツェナーダイオード構造を形成する複数のｐ型導電型領域１３４の間に半導体基板３０と同極性、即ちｎ型導電型領域１３５を形成するようにしてもよい。これにより、複数のｐ型導電型領域１３４間でのリーク電流の発生が低減される。
【0125】
以上により、放電耐圧をさらに向上させることが可能となる。
【0126】
＜２３．その他の変形例＞
以上、第１～第９の実施の形態および変形例１～１３を上げて本技術を説明したが、これらは互いに組み合わせることができる。例えば、図３６に示した受光装置１Ｃのように、上記第１の実施の形態のようにロジック基板２００を構成する半導体基板３０の側面Ｓ５を後退させ、保護膜３５で被覆した受光装置１Ａにおいて、さらに配線層２０，４０および半導体基板１０の一部の側面を後退させてもよい。また、例えば第５の実施の形態を組み合わせて、半導体基板３０の側面Ｓ５近傍に連続する溝３０Ｈを設け、その溝３０Ｈを絶縁膜３７で埋設するようにしてもよい。更に、例えば第８の実施の形態と組み合わせて、半導体基板１０と半導体基板３０との間の、例えば配線層４０内にシールド電極４８を設けるようにしてもよい。
以上、第１～第９の実施の形態および変形例１～１３を上げて本技術を説明したが、これらは互いに組み合わせることができる。例えば、図３６に示した受光装置１Ｃのように、上記第１の実施の形態のようにロジック基板２００を構成する半導体基板３０の側面Ｓ５を後退させ、保護膜３５で被覆した受光装置１Ａにおいて、さらに配線層２０，４０および半導体基板１０の一部の側面を後退させてもよい。また、例えば第５の実施の形態を組み合わせて、半導体基板３０の側面Ｓ５近傍に連続する溝３０Ｈを設け、その溝３０Ｈを絶縁膜３７で埋設するようにしてもよい。更に、例えば第８の実施の形態と組み合わせて、半導体基板１０と半導体基板３０との間の、例えば配線層４０内にシールド電極４８を設けるようにしてもよい。
【0127】
このように、第１～第９の実施の形態および変形例１～１３を適宜組み合わせることにより、放電耐圧をさらに向上させることが可能となる。
【0128】
また、例えば上記第１の実施の形態では、ロジック基板２００を構成する半導体基板３０を後退させた例を示したが、例えば図３７に示した受光装置１Ｄのように、センサ基板１００を構成する半導体基板１０の側面Ｓ６および配線層２０，４０の側面を後退させ、保護膜３５で被覆するようにしてもよい。
【0129】
＜２４．適用例＞
図３８は、上記第１～第９の実施の形態および変形例１～１３ならびにその他の変形例において説明した受光装置（例えば、受光装置１）を用いた電子機器の一例としてのＸ線撮像装置１０００の機能構成を表したものである。Ｘ線撮像装置１０００は、例えば入射する放射線Ｒｒａｄ（例えばα線，β線，γ線，Ｘ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）ものである。このＸ線撮像装置１０００は、画素部（受光領域１１０Ａ）を備えると共に、この受光領域１１０Ａの駆動回路（周辺回路部）として、行走査部１２１、Ａ／Ｄ変換部１２２、列走査部１２３およびシステム制御部１２４を備えている。
図３８は、上記第１～第９の実施の形態および変形例１～１３ならびにその他の変形例において説明した受光装置（例えば、受光装置１）を用いた電子機器の一例としてのＸ線撮像装置１０００の機能構成を表したものである。Ｘ線撮像装置１０００は、例えば入射する放射線Ｒｒａｄ（例えばα線，β線，γ線，Ｘ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）ものである。このＸ線撮像装置１０００は、画素部（受光領域１１０Ａ）を備えると共に、この受光領域１１０Ａの駆動回路（周辺回路部）として、行走査部１２１、Ａ／Ｄ変換部１２２、列走査部１２３およびシステム制御部１２４を備えている。
【0130】
（受光領域１１０Ａ）
受光領域１１０Ａは、放射線に基づいて信号電荷を発生させる複数の単位画素（撮像画素）Ｐを備えたものである。複数の単位画素Ｐは、行列状（マトリクス状）に２次元配置されている。なお、図１に示したように、受光領域１１０Ａ内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向とする。
受光領域１１０Ａは、放射線に基づいて信号電荷を発生させる複数の単位画素（撮像画素）Ｐを備えたものである。複数の単位画素Ｐは、行列状（マトリクス状）に２次元配置されている。なお、図１に示したように、受光領域１１０Ａ内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向とする。
【0131】
（行走査部１２１）
行走査部１２１は、後述のシフトレジスタ回路や所定の論理回路等を含んで構成されており、受光領域１１０Ａ内の複数の単位画素Ｐに対して行単位（水平ライン単位）での駆動（線順次走査）を行う画素駆動部（行走査回路）である。具体的には、行走査部１２１は、各単位画素Ｐの読み出し動作やリセット動作等の撮像動作を例えば線順次走査により行うものである。なお、線順次走査は、読み出し制御線Ｌｒｅａｄを介して前述した行走査信号を各単位画素Ｐへ供給することによって行われる。
行走査部１２１は、後述のシフトレジスタ回路や所定の論理回路等を含んで構成されており、受光領域１１０Ａ内の複数の単位画素Ｐに対して行単位（水平ライン単位）での駆動（線順次走査）を行う画素駆動部（行走査回路）である。具体的には、行走査部１２１は、各単位画素Ｐの読み出し動作やリセット動作等の撮像動作を例えば線順次走査により行うものである。なお、線順次走査は、読み出し制御線Ｌｒｅａｄを介して前述した行走査信号を各単位画素Ｐへ供給することによって行われる。
【0132】
（Ａ／Ｄ変換部１２２）
Ａ／Ｄ変換部１２２は、複数（ここでは４つ）の信号線Ｌｓｉｇごとに１つ設けられた複数の列選択部１２５を有しており、信号線Ｌｓｉｇを介して入力された信号電圧（信号電荷に応じた電圧）に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。これにより、デジタル信号からなる出力データＤｏｕｔ（撮像信号）が生成され、外部へ出力される。
Ａ／Ｄ変換部１２２は、複数（ここでは４つ）の信号線Ｌｓｉｇごとに１つ設けられた複数の列選択部１２５を有しており、信号線Ｌｓｉｇを介して入力された信号電圧（信号電荷に応じた電圧）に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。これにより、デジタル信号からなる出力データＤｏｕｔ（撮像信号）が生成され、外部へ出力される。
【0133】
各列選択部１２５は、例えば、図３９に示したように、チャージアンプ１７２、容量素子（コンデンサあるいはフィードバック容量素子等）Ｃ１、スイッチＳＷ１、サンプルホールド（Ｓ／Ｈ）回路１７３、４つのスイッチＳＷ２を含むマルチプレクサ回路（選択回路）１７４、およびＡ／Ｄコンバータ１７５を有している。これらのうち、チャージアンプ１７２、容量素子Ｃ１、スイッチＳＷ１、Ｓ／Ｈ回路１７３およびスイッチＳＷ２はそれぞれ、信号線Ｌｓｉｇ毎に設けられている。マルチプレクサ回路１７４およびＡ／Ｄコンバータ１７５は、列選択部１２５毎に設けられている。なお、チャージアンプ１７２、容量素子Ｃ１およびスイッチＳＷ１は、チャージアンプ回路を構成するものである。
【0134】
チャージアンプ１７２は、信号線Ｌｓｉｇから読み出された信号電荷を電圧に変換（Ｑ－Ｖ変換）するためのアンプ（増幅器）である。このチャージアンプ１７２では、負側（－側）の入力端子に信号線Ｌｓｉｇの一端が接続され、正側（＋側）の入力端子には所定のリセット電圧Ｖｒｓｔが入力されるようになっている。チャージアンプ１７２の出力端子と負側の入力端子との間は、容量素子Ｃ１とスイッチＳＷ１との並列接続回路を介して帰還接続（フィードバック接続）されている。即ち、容量素子Ｃ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。同様に、スイッチＳＷ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。なお、このスイッチＳＷ１のオン・オフ状態は、システム制御部１２４からアンプリセット制御線Ｌｃａｒｓｔを介して供給される制御信号（アンプリセット制御信号）によって制御される。
【0135】
Ｓ／Ｈ回路１７３は、チャージアンプ１７２とマルチプレクサ回路１７４（スイッチＳＷ２）との間に配置されており、チャージアンプ１７２からの出力電圧Ｖｃａを一時的に保持するための回路である。
【0136】
マルチプレクサ回路１７４は、列走査部１２３による走査駆動に従って４つのスイッチＳＷ２のうちの１つが順次オン状態となることにより、各Ｓ／Ｈ回路１７３とＡ／Ｄコンバータ１７５との間を選択的に接続または遮断する回路である。
【0137】
Ａ／Ｄコンバータ１７５は、スイッチＳＷ２を介して入力されたＳ／Ｈ回路１７３からの出力電圧に対してＡ／Ｄ変換を行うことにより、上記した出力データＤｏｕｔを生成して出力する回路である。
【0138】
（列走査部１２３）
列走査部１２３は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部１２５内の各スイッチＳＷ２を走査しつつ順番に駆動するものである。このような列走査部１２３による選択走査によって、信号線Ｌｓｉｇの各々を介して読み出された各単位画素Ｐの信号（上記出力データＤｏｕｔ）が、順番に外部へ出力されるようになっている。
列走査部１２３は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部１２５内の各スイッチＳＷ２を走査しつつ順番に駆動するものである。このような列走査部１２３による選択走査によって、信号線Ｌｓｉｇの各々を介して読み出された各単位画素Ｐの信号（上記出力データＤｏｕｔ）が、順番に外部へ出力されるようになっている。
【0139】
（システム制御部１２４）
システム制御部１２４は、行走査部１２１、Ａ／Ｄ変換部１２２および列走査部１２３の各動作を制御するものである。具体的には、システム制御部１２４は、前述した各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部１２１、Ａ／Ｄ変換部１２２および列走査部１２３の駆動制御を行う。このシステム制御部１２４の制御に基づいて、行走査部１２１、Ａ／Ｄ変換部１２２および列走査部１２３がそれぞれ受光領域１１０Ａ内の複数の単位画素Ｐに対する撮像駆動（線順次撮像駆動）を行うことにより、受光領域１１０Ａから出力データＤｏｕｔが取得されるようになっている。
システム制御部１２４は、行走査部１２１、Ａ／Ｄ変換部１２２および列走査部１２３の各動作を制御するものである。具体的には、システム制御部１２４は、前述した各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部１２１、Ａ／Ｄ変換部１２２および列走査部１２３の駆動制御を行う。このシステム制御部１２４の制御に基づいて、行走査部１２１、Ａ／Ｄ変換部１２２および列走査部１２３がそれぞれ受光領域１１０Ａ内の複数の単位画素Ｐに対する撮像駆動（線順次撮像駆動）を行うことにより、受光領域１１０Ａから出力データＤｏｕｔが取得されるようになっている。
【0140】
以上、第１～第９の実施の形態および変形例１～１３ならびにその他の変形例および適用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものはなく、種々変形が可能である。例えば、上記実施の形態等では、信号電荷として正孔を用いた例を示したが、電子を信号電荷として用いるようにしてもよい。なお、その場合には、各部材の導電型はそれぞれ逆の導電型となる。
【0141】
また、上記実施の形態等において説明した単位画素Ｐ（受光素子）の構成は一例であり、更に他の不純物領域を備えていてもよい。更に、各層の材料や厚みも一例であって、上述のものに限定されるものではない。更に、上記適用例ではＸ線撮像装置１０００を挙げたが、上記実施の形態等において説明した受光装置１は、Ｘ線に限らない放射線撮像装置や電磁波検出装置にも適用することができる。
【0142】
なお、本明細書中に記載された効果はあくまで例示であって限定されるものではなく、また、他の効果があってもよい。
【0143】
なお、本開示は以下のような構成をとることも可能である。以下の構成の本技術によれば、沿面放電の発生を低減する。また、第２半導体基板の端部からの電子の放出確率を低減する。よって、放電耐圧を向上させることが可能となる。
（１）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆されている
受光装置。
（２）
前記層間絶縁層は、前記第１半導体基板の前記第１の面に設けられた第１絶縁層と、前記第２半導体基板の前記第３の面に設けられた第２絶縁層とを有し、
前記第１絶縁層および前記第２絶縁層は、それぞれの接合面にパッド電極が埋め込み形成されており、
前記第１半導体基板と前記第２半導体基板とは、前記第１絶縁層および前記第２絶縁層のそれぞれに設けられた前記パッド電極を介して電気的に接続されている、前記（１）に記載の受光装置。
（３）
前記受光素子は、前記第１半導体基板の第１の面の界面に設けられると共に、第１の電極に接続された第１の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第１の第１導電型領域の周囲にそれぞれ設けられると共に、第２の電極に接続された第２の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第２の第１導電型領域の周囲にそれぞれ設けられると共に、電気的に浮遊状態な第３の第１導電型領域とを有する、前記（１）または（２）に記載の受光装置。
（４）
前記第２半導体基板の前記側面は、前記第４の面側が外側に傾斜している、前記（１）乃至（３）のうちのいずれか１つに記載の受光装置。
（５）
前記層間絶縁層の側面および前記層間絶縁層の前記側面に連続する前記第１半導体基板の側面の一部は、前記第２半導体基板の前記側面と共に内側に後退し、前記保護膜によって覆われている、前記（１）乃至（４）のうちのいずれか１つに記載の受光装置。
（６）
前記保護膜は、前記第１半導体基板の前記一部の側面の後退によって形成された前記第１半導体基板の第５の面まで延在している、前記（５）に記載の受光装置。
（７）
前記層間絶縁層の側面は前記第２半導体基板の前記側面と共に内側に後退し、前記層間絶縁層の前記側面に連続する前記第１半導体基板の側面の一部は前記第２半導体基板の前記側面よりもさらに内側に後退している、前記（１）乃至（６）のうちのいずれか１つに記載の受光装置。
（８）
前記保護膜は無機絶縁膜または有機膜である、前記（１）乃至（７）のうちのいずれか１つに記載の受光装置。
（９）
前記有機膜は、前記第１半導体基板の前記第４の面まで延在している、前記（８）に記載の受光装置。
（１０）
前記第２半導体基板は、前記側面の近傍に連続すると共に前記第２半導体基板を貫通する溝を有し、
前記溝には無機絶縁膜が埋設されている、前記（１）乃至（９）のうちのいずれか１つに記載の受光装置。
（１１）
前記溝には、前記無機絶縁膜の内側に有機膜がさらに埋設されている、前記（１０）に記載の受光装置。
（１２）
前記溝はさらに前記層間絶縁層または前記層間絶縁層および前記第１半導体基板を貫通している、前記（１０）または（１１）に記載の受光装置。
（１３）
前記溝は、前記第２半導体基板の前記側面の近傍に多重に設けられている、前記（１０）または（１１）に記載の受光装置。
（１４）
前記溝によって分断された前記第２半導体基板にはそれぞれ固定電位が印加されている、前記（１３）に記載の受光装置。
（１５）
前記第２半導体基板は、前記第４の面側に配置された支持基板と、前記第３の面側に配置されると共に前記ロジック回路が形成されたロジック基板と、前記支持基板と前記ロジック基板との間に設けられた絶縁層を有し、
前記ロジック基板の側面は、前記支持基板の側面よりも内側に設けられると共に、絶縁膜によって覆われており、
前記支持基板には、前記ロジック基板に印加される前記第２の電位よりも高く、前記第１半導体基板に印加される前記第１の電位よりも低い第３の電位が印加される、前記（１）乃至（１４）のうちのいずれか１つに記載の受光装置。
（１６）
前記第１半導体基板および前記第２半導体基板は、角部が曲線状に加工された略矩形形状を有している、前記（１）乃至（１５）のうちのいずれか１つに記載の受光装置。
（１７）
前記層間絶縁層は、前記第２半導体基板の側面よりも外側に突出する層内に所定の電位が印加された１または複数の金属膜が設けられている、前記（１）乃至（１６）のうちのいずれか１つに記載の受光装置。
（１８）
前記１または複数の金属膜は前記第２半導体基板と電気的に接続されている、前記（１７）に記載の受光装置。
（１９）
前記１または複数の金属膜には外部電源から前記第１の電位よりも低く、前記第２の電位よりも高い第３の電位が印加されている、前記（１７）または（１８）に記載の受光装置。
（２０）
前記第１半導体基板は、前記第２の面の界面に、第１導電型領域とは異なる導電型の第１の第２導電型領域を有している、前記（１）乃至（１９）のうちのいずれか１つに記載の受光装置。
（２１）
前記第１半導体基板は、前記複数の受光素子が行列状に２次元配置された受光領域と、前記受光領域の周囲に設けられた周辺領域とを有し、
前記周辺領域に、前記第１の面の界面に設けられ、前記第１半導体基板の側面に延在すると共に電気的に浮遊状態な第４の第１導電型領域と、前記第２の面の界面の、前記第１の第２導電型領域の外側にリング状に設けられると共に電気的に浮遊状態な複数の第５の第１導電型領域をさらに有する、前記（２０）に記載の受光装置。
（２２）
前記第１の面の界面に設けられた前記第４の第１導電型領域は、複数のリング状に設けられている、前記（２１）に記載の受光装置。
（２３）
前記第２半導体基板は、前記側面の近傍の前記第３の面の界面にリング状に設けられると共に、電気的に浮遊状態な複数の第６の第１導電型領域をさらに有する、前記（１）乃至（２２）のうちのいずれか１つに記載の受光装置。
（２４）
前記複数の第６の第１導電型領域の少なくとも一部は、前記第２半導体基板の前記第３の面と前記第４の面との間を貫通している、前記（２３）に記載の受光装置。
（２５）
前記第２半導体基板は、前記第３の面と前記第４の面との間を貫通する前記複数の第６の第１導電型領域の間に、前記第３の面と前記第４の面との間を貫通する第２の第２導電型領域をさらに有する、前記（２４）に記載の受光装置。
（２６）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、Ｘ線に基づく信号電荷を発生する複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆されている
Ｘ線撮像装置。
（２７）
Ｘ線撮像装置を有し、
前記Ｘ線撮像装置は、
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、Ｘ線に基づく信号電荷を発生する複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆されている
電子機器。
（２８）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆され、
前記第１半導体基板および前記第２半導体基板は略矩形形状を有すると共に、角部が曲線状に加工されている
受光装置。
（２９）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆され、
前記層間絶縁層は、前記第２半導体基板の側面よりも外側に突出する層内に所定の電位が印加された金属膜を有する
受光装置。
（３０）
前記金属膜は前記第２半導体基板と電気的に接続されている、前記（２９）に記載の受光装置。
（３１）
前記金属膜には外部電源から前記第１の電位よりも低く、前記第２の電位よりも高い第３の電位が印加されている、前記（２９）または（３０）に記載の受光装置。
（３２）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された受光領域と、前記受光領域の周囲に設けられた周辺領域とを有する第１半導体基板と、
対向する第３の面および第４の面を有し、すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記受光領域において、前記受光素子毎に前記第１半導体基板の第１の面の界面に設けられると共に、第１の電極に接続された第１の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第１の第１導電型領域の周囲にそれぞれ設けられると共に、第２の電極に接続された第２の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第２の第１導電型領域の周囲にそれぞれ設けられると共に、電気的に浮遊状態な第３の第１導電型領域と、
前記第１の面の界面に設けられ、前記第１半導体基板の側面に延在すると共に、電気的に浮遊状態な第４の第１導電型領域と、
前記第２の面の界面に設けられた第１導電型領域とは異なる導電型の第１の第２導電型領域と、
前記第２の面の界面の、前記第１の第２導電型領域の外側にリング状に設けられると共に電気的に浮遊状態な複数の第５の第１導電型領域と
を備えた受光装置。
（３３）
前記第１の面の界面に設けられた前記第４の第１導電型領域は、複数のリング状に設けられている、前記（３２）に記載の受光装置。
（３４）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路と、周縁部近傍の前記第３の面の界面にリング状に設けられた、電気的に浮遊状態な複数の第６の第１導電型領域とを有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層と
を備えた受光装置。
（３５）
前記複数の第６の第１導電型領域の少なくとも一部は、前記第２半導体基板の前記第３の面と前記第４の面との間を貫通している、前記（３４）に記載の受光装置。
（３６）
前記第２半導体基板は、前記第３の面と前記第４の面との間を貫通する前記複数の第６の第１導電型領域の間に、前記第３の面と前記第４の面との間を貫通する第２の第２導電型領域をさらに有する、前記（３５）に記載の受光装置。
（１）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆されている
受光装置。
（２）
前記層間絶縁層は、前記第１半導体基板の前記第１の面に設けられた第１絶縁層と、前記第２半導体基板の前記第３の面に設けられた第２絶縁層とを有し、
前記第１絶縁層および前記第２絶縁層は、それぞれの接合面にパッド電極が埋め込み形成されており、
前記第１半導体基板と前記第２半導体基板とは、前記第１絶縁層および前記第２絶縁層のそれぞれに設けられた前記パッド電極を介して電気的に接続されている、前記（１）に記載の受光装置。
（３）
前記受光素子は、前記第１半導体基板の第１の面の界面に設けられると共に、第１の電極に接続された第１の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第１の第１導電型領域の周囲にそれぞれ設けられると共に、第２の電極に接続された第２の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第２の第１導電型領域の周囲にそれぞれ設けられると共に、電気的に浮遊状態な第３の第１導電型領域とを有する、前記（１）または（２）に記載の受光装置。
（４）
前記第２半導体基板の前記側面は、前記第４の面側が外側に傾斜している、前記（１）乃至（３）のうちのいずれか１つに記載の受光装置。
（５）
前記層間絶縁層の側面および前記層間絶縁層の前記側面に連続する前記第１半導体基板の側面の一部は、前記第２半導体基板の前記側面と共に内側に後退し、前記保護膜によって覆われている、前記（１）乃至（４）のうちのいずれか１つに記載の受光装置。
（６）
前記保護膜は、前記第１半導体基板の前記一部の側面の後退によって形成された前記第１半導体基板の第５の面まで延在している、前記（５）に記載の受光装置。
（７）
前記層間絶縁層の側面は前記第２半導体基板の前記側面と共に内側に後退し、前記層間絶縁層の前記側面に連続する前記第１半導体基板の側面の一部は前記第２半導体基板の前記側面よりもさらに内側に後退している、前記（１）乃至（６）のうちのいずれか１つに記載の受光装置。
（８）
前記保護膜は無機絶縁膜または有機膜である、前記（１）乃至（７）のうちのいずれか１つに記載の受光装置。
（９）
前記有機膜は、前記第１半導体基板の前記第４の面まで延在している、前記（８）に記載の受光装置。
（１０）
前記第２半導体基板は、前記側面の近傍に連続すると共に前記第２半導体基板を貫通する溝を有し、
前記溝には無機絶縁膜が埋設されている、前記（１）乃至（９）のうちのいずれか１つに記載の受光装置。
（１１）
前記溝には、前記無機絶縁膜の内側に有機膜がさらに埋設されている、前記（１０）に記載の受光装置。
（１２）
前記溝はさらに前記層間絶縁層または前記層間絶縁層および前記第１半導体基板を貫通している、前記（１０）または（１１）に記載の受光装置。
（１３）
前記溝は、前記第２半導体基板の前記側面の近傍に多重に設けられている、前記（１０）または（１１）に記載の受光装置。
（１４）
前記溝によって分断された前記第２半導体基板にはそれぞれ固定電位が印加されている、前記（１３）に記載の受光装置。
（１５）
前記第２半導体基板は、前記第４の面側に配置された支持基板と、前記第３の面側に配置されると共に前記ロジック回路が形成されたロジック基板と、前記支持基板と前記ロジック基板との間に設けられた絶縁層を有し、
前記ロジック基板の側面は、前記支持基板の側面よりも内側に設けられると共に、絶縁膜によって覆われており、
前記支持基板には、前記ロジック基板に印加される前記第２の電位よりも高く、前記第１半導体基板に印加される前記第１の電位よりも低い第３の電位が印加される、前記（１）乃至（１４）のうちのいずれか１つに記載の受光装置。
（１６）
前記第１半導体基板および前記第２半導体基板は、角部が曲線状に加工された略矩形形状を有している、前記（１）乃至（１５）のうちのいずれか１つに記載の受光装置。
（１７）
前記層間絶縁層は、前記第２半導体基板の側面よりも外側に突出する層内に所定の電位が印加された１または複数の金属膜が設けられている、前記（１）乃至（１６）のうちのいずれか１つに記載の受光装置。
（１８）
前記１または複数の金属膜は前記第２半導体基板と電気的に接続されている、前記（１７）に記載の受光装置。
（１９）
前記１または複数の金属膜には外部電源から前記第１の電位よりも低く、前記第２の電位よりも高い第３の電位が印加されている、前記（１７）または（１８）に記載の受光装置。
（２０）
前記第１半導体基板は、前記第２の面の界面に、第１導電型領域とは異なる導電型の第１の第２導電型領域を有している、前記（１）乃至（１９）のうちのいずれか１つに記載の受光装置。
（２１）
前記第１半導体基板は、前記複数の受光素子が行列状に２次元配置された受光領域と、前記受光領域の周囲に設けられた周辺領域とを有し、
前記周辺領域に、前記第１の面の界面に設けられ、前記第１半導体基板の側面に延在すると共に電気的に浮遊状態な第４の第１導電型領域と、前記第２の面の界面の、前記第１の第２導電型領域の外側にリング状に設けられると共に電気的に浮遊状態な複数の第５の第１導電型領域をさらに有する、前記（２０）に記載の受光装置。
（２２）
前記第１の面の界面に設けられた前記第４の第１導電型領域は、複数のリング状に設けられている、前記（２１）に記載の受光装置。
（２３）
前記第２半導体基板は、前記側面の近傍の前記第３の面の界面にリング状に設けられると共に、電気的に浮遊状態な複数の第６の第１導電型領域をさらに有する、前記（１）乃至（２２）のうちのいずれか１つに記載の受光装置。
（２４）
前記複数の第６の第１導電型領域の少なくとも一部は、前記第２半導体基板の前記第３の面と前記第４の面との間を貫通している、前記（２３）に記載の受光装置。
（２５）
前記第２半導体基板は、前記第３の面と前記第４の面との間を貫通する前記複数の第６の第１導電型領域の間に、前記第３の面と前記第４の面との間を貫通する第２の第２導電型領域をさらに有する、前記（２４）に記載の受光装置。
（２６）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、Ｘ線に基づく信号電荷を発生する複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆されている
Ｘ線撮像装置。
（２７）
Ｘ線撮像装置を有し、
前記Ｘ線撮像装置は、
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、Ｘ線に基づく信号電荷を発生する複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆されている
電子機器。
（２８）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆され、
前記第１半導体基板および前記第２半導体基板は略矩形形状を有すると共に、角部が曲線状に加工されている
受光装置。
（２９）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層とを備え、
前記第２半導体基板は、前記第１半導体基板の側面よりも内側に後退する側面を有し、前記第２半導体基板の前記側面は保護膜によって被覆され、
前記層間絶縁層は、前記第２半導体基板の側面よりも外側に突出する層内に所定の電位が印加された金属膜を有する
受光装置。
（３０）
前記金属膜は前記第２半導体基板と電気的に接続されている、前記（２９）に記載の受光装置。
（３１）
前記金属膜には外部電源から前記第１の電位よりも低く、前記第２の電位よりも高い第３の電位が印加されている、前記（２９）または（３０）に記載の受光装置。
（３２）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された受光領域と、前記受光領域の周囲に設けられた周辺領域とを有する第１半導体基板と、
対向する第３の面および第４の面を有し、すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路を有する第２半導体基板と、
前記受光領域において、前記受光素子毎に前記第１半導体基板の第１の面の界面に設けられると共に、第１の電極に接続された第１の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第１の第１導電型領域の周囲にそれぞれ設けられると共に、第２の電極に接続された第２の第１導電型領域と、
前記第１の面の界面において、前記受光素子毎に設けられた前記第２の第１導電型領域の周囲にそれぞれ設けられると共に、電気的に浮遊状態な第３の第１導電型領域と、
前記第１の面の界面に設けられ、前記第１半導体基板の側面に延在すると共に、電気的に浮遊状態な第４の第１導電型領域と、
前記第２の面の界面に設けられた第１導電型領域とは異なる導電型の第１の第２導電型領域と、
前記第２の面の界面の、前記第１の第２導電型領域の外側にリング状に設けられると共に電気的に浮遊状態な複数の第５の第１導電型領域と
を備えた受光装置。
（３３）
前記第１の面の界面に設けられた前記第４の第１導電型領域は、複数のリング状に設けられている、前記（３２）に記載の受光装置。
（３４）
対向する第１の面および第２の面を有し、第１の電位が印加されると共に、複数の受光素子が行列状に２次元配置された第１半導体基板と、
対向する第３の面および第４の面を有すると共に、前記第１半導体基板の前記第１の面と前記第３の面とを向かい合わせに配置され、前記第１の電位よりも低い第２の電位が印加されると共に、前記複数の受光素子から出力された電荷に基づく受光信号を処理するロジック回路と、周縁部近傍の前記第３の面の界面にリング状に設けられた、電気的に浮遊状態な複数の第６の第１導電型領域とを有する第２半導体基板と、
前記第１半導体基板と前記第２半導体基板との間に設けられた層間絶縁層と
を備えた受光装置。
（３５）
前記複数の第６の第１導電型領域の少なくとも一部は、前記第２半導体基板の前記第３の面と前記第４の面との間を貫通している、前記（３４）に記載の受光装置。
（３６）
前記第２半導体基板は、前記第３の面と前記第４の面との間を貫通する前記複数の第６の第１導電型領域の間に、前記第３の面と前記第４の面との間を貫通する第２の第２導電型領域をさらに有する、前記（３５）に記載の受光装置。
【0144】
本出願は、日本国特許庁において２０２１年７月６日に出願された日本特許出願番号２０２１－１１２１６６号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
【0145】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24A】
【図24B】
【図25A】
【図25B】
【図26A】
【図26B】
【図26C】
【図27】
【図28】
【図29】
【図30A】
【図30B】
【図30C】
【図30D】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】