特許 7802990出願番号 特願 2025-68141
実装効率の良いパーティションベースのイントラ符号化概念
出願人 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン（識別番号 500341779）
2026年 特許公開件数ランキング 406位 51件（※）
2026年 特許取得件数ランキング 438位 38件（※）
▶ フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェラインの特許一覧
公報発行日 2026年1月20
公報URL https://ipforce.jp/patent-jp-P_B1-7802990 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
本出願は、例えばハイブリッド・ビデオ・コーデックなどのブロックベースのコーデックで使用するためのイントラ符号化概念
発明が解決しようとする課題[発明の詳細な説明]から抜粋
新規開発中のイントラ符号化概念は、新規開発中の多用途ビデオ符号化（ＶＶＣ：Ｖｅｒｓａｔｉｌｅ Ｖｉｄｅｏ Ｃｏｄｉｎｇ）規格におけるイントラサブパーティション（ＩＳＰ）符号化モードによって提示されるが、ここでは実装効率の改善が必要とされる。
課題を解決するための手段[発明の詳細な説明]から抜粋
本目的は、本出願の独立請求項の主題によって達成される。
この特許の権利範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
ＩＳＰ概念が実装され得るエンコーダの一例として、ピクチャを予測的に符号化するための装置のブロック図である。
【図2】
ＩＳＰ概念が実装され得るデコーダの一例として、図１の装置に適合する、ピクチャを予測的にデコード化するための装置のブロック図である。
【図3】
符号化モード選択、変換選択、及び変換性能それぞれのためのサブ分割の設定の可能性を示すために、予測残差信号と、予測信号と、再構築信号との間の関係の一例を示す概略図である。
【図4】
異なるパーティション寸法間、つまり水平分割と垂直分割との間の選択を可能にするＩＳＰ変形形態によるイントラ符号化ブロックのパーティション処理を示す概略図である。
【図5】
ＩＳＰ符号化ブロックのパーティションの逐次処理を示す概略図である。
【図6】
パーティションの充填プロセスの予測導出を示す概略図である。
【図7】
イントラ予測されたブロックに関連付けられたイントラ予測モード上でパーティション順のレンダリング依存決定の可能性を示すために、水平分割モード及び垂直分割モードのそれぞれに従って分割され、かつそれぞれに関連付けられた２つの異なるイントラ予測モードを有するＩＳＰブロックの例を示す図である。
【図8】
パーティション選択肢を使用して処理されるイントラ予測されたブロック８０に費やされる可能なシグナル伝達を示す概略図である。
【図9】
パーティションの予測残差を送信する可能な方法を示す概略図である。
【図10】
通常のイントラ予測モードのいずれよりも良好にならないことが明らかである場合に、テストを中止し得るようにするために、イントラ予測モードのパーティションに関連する符号化コストの部分和決定を示す概略図である。
【図11】
パーティション・モード・テストを実行するために、エンコーダのモード又は動作のフローチャート図である。
【図12-1】
本発明のＩＳＰ概念が実装された、ピクチャのブロックベースのデコードに関するデコーダを示す概略図である。
【図12-2】
本発明のＩＳＰ概念が実装された、ピクチャのブロックベースのデコードに関するデコーダを示す概略図である。
【図13】
最終位置シンタックス要素の使用を示す概略図である。
【図14-1】
本発明のＩＳＰ概念が実装された、ピクチャのブロックベースのデコードに関するエンコーダを示す概略図である。
【図14-2】
本発明のＩＳＰ概念が実装された、ピクチャのブロックベースのデコードに関するエンコーダを示す概略図である。
【図15a】
垂直方向に分割された４×４ブロックの個々の変換パーティションのイントラ予測を例示する概略図である。
【図15b】
垂直方向に分割された４×４ブロックの個々の変換パーティションのイントラ予測を例示する概略図である。
【図15c】
垂直方向に分割された４×４ブロックの個々の変換パーティションのイントラ予測を例示する概略図である。
【図15d】
垂直方向に分割された４×４ブロックの個々の変換パーティションのイントラ予測を例示する概略図である。
【図16a】
水平方向に分割された４×４ブロックの個々の変換パーティションのイントラ予測を例示する概略図である。
【図16b】
水平方向に分割された４×４ブロックの個々の変換パーティションのイントラ予測を例示する概略図である。
【図16c】
水平方向に分割された４×４ブロックの個々の変換パーティションのイントラ予測を例示する概略図である。
【図16d】
水平方向に分割された４×４ブロックの個々の変換パーティションのイントラ予測を例示する概略図である。
【図17】
垂直方向に分割された４×８ブロックの個々の変換パーティションのイントラ予測を例示する概略図である。
【図18】
水平方向に分割された８ｘ４ブロックの個々の変換パーティションのイントラ予測を例示する概略図である。
【図19a】
ＶＶＣドラフト５（左）及び提案したバージョン（右）におけるＩＳＰ設計の４×Ｍブロック（Ｍ＞８）の垂直分割を示す図である。
【図19b】
ＶＶＣドラフト５（左）及び提案したバージョン（右）におけるＩＳＰ設計の８×Ｎブロック（Ｎ＞４）の垂直分割を示す図である。
代表図 図1本件の代表的な図
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります