7805967 半導体装置、半導体モジュールおよび電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2026-01-16

(45)【発行日】2026-01-26

(54)【発明の名称】半導体装置、半導体モジュールおよび電子機器

(51)【国際特許分類】

   H10D 30/47 20250101AFI20260119BHJP

   H10D 30/87 20250101ALI20260119BHJP

   H10D 64/62 20250101ALI20260119BHJP

   H10D 64/20 20250101ALI20260119BHJP

   H10D 64/23 20250101ALI20260119BHJP

【ＦＩ】

H10D30/47 201

H10D30/87 F

H10D64/62 R

H10D64/20 Z

H10D64/23 J

【請求項の数】 7

(21)【出願番号】P 2022578136

(86)(22)【出願日】2021-12-16

(86)【国際出願番号】 JP2021046629

(87)【国際公開番号】W WO2022163196

(87)【国際公開日】2022-08-04

【審査請求日】2024-11-19

(31)【優先権主張番号】P 2021014618

(32)【優先日】2021-02-01

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】110001357

【氏名又は名称】弁理士法人つばさ国際特許事務所

(72)【発明者】

【氏名】竹内 克彦

【審査官】脇水 佳弘

(56)【参考文献】

【文献】特開２０１１－１０８８１３（ＪＰ，Ａ）

【文献】特開２００４－１６５３８７（ＪＰ，Ａ）

【文献】特開２０１９－２０８０６８（ＪＰ，Ａ）

【文献】特開２００９－０３８３９２（ＪＰ，Ａ）

【文献】特表２０１９－５０５９９２（ＪＰ，Ａ）

【文献】特開２００９－００４３９８（ＪＰ，Ａ）

【文献】特開２００５－１０９１３３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｄ ３０／４７

Ｈ１０Ｄ ３０／８７

Ｈ１０Ｄ ６４／６０

Ｈ１０Ｄ ６４／２０

Ｈ１０Ｄ ６４／２３

(57)【特許請求の範囲】

【請求項1】

半導体層と、
前記半導体層とは異なる半導体材料で前記半導体層に積層されたチャネル層と、
前記半導体層と前記チャネル層との間に形成されたバッファ層と、
前記チャネル層上に形成されたバリア層と、
前記バリア層上に形成されたゲート電極と、
前記バリア層上に、前記ゲート電極を挟み込む位置に形成されたソース電極およびドレイン電極と、
前記バリア層と、前記チャネル層と、前記ソース電極もしくは前記ドレイン電極に接する、前記チャネル層よりも低抵抗の低抵抗材料部と、
前記チャネル層および前記バッファ層に接する、前記チャネル層よりも低熱抵抗の低熱抵抗材料部と
を備え、
前記低熱抵抗材料部は、前記バリア層および前記チャネル層を貫通する金属材料で構成され、
前記低熱抵抗材料部は、前記ソース電極もしくは前記ドレイン電極に接するとともに前記ソース電極もしくは前記ドレイン電極の直下に形成され、
前記ソース電極もしくは前記ドレイン電極は、前記低熱抵抗材料部と同一の金属材料で形成されるとともに、前記低熱抵抗材料部と一体に形成され、
前記低抵抗材料部は、平面視において前記低熱抵抗材料部を囲んでおり、前記低熱抵抗材料部の側面に接する
半導体装置。

【請求項2】

前記低熱抵抗材料部と前記低抵抗材料部とは互いにオーミック接合している
請求項１に記載の半導体装置。

【請求項3】

前記チャネル層と前記バッファ層との間に形成され、前記チャネル層よりもバンドギャップの広いバックバリア層を更に備え、
前記低熱抵抗材料部は、前記バッファ層、前記チャネル層および前記バックバリア層を貫通する金属材料で構成されている
請求項１に記載の半導体装置。

【請求項4】

前記低熱抵抗材料部は、
前記ソース電極に接するとともに前記ソース電極の直下に形成された第１低熱抵抗材料部と、
前記ドレイン電極に接するとともに前記ドレイン電極の直下に形成された第２低熱抵抗材料部と
を有し、
前記ソース電極は、前記第１低熱抵抗材料部と同一の金属材料で形成されるとともに、前記第１低熱抵抗材料部と一体に形成され、
前記ドレイン電極は、前記第２低熱抵抗材料部と同一の金属材料で形成されるとともに、前記第２低熱抵抗材料部と一体に形成され、
前記低抵抗材料部は、
前記バリア層、前記チャネル層および前記ソース電極に接する、前記チャネル層よりも低抵抗の第１低抵抗材料部と、
前記バリア層、前記チャネル層および前記ドレイン電極に接する、前記チャネル層よりも低抵抗の第２低抵抗材料部と
を有し、
前記第１低抵抗材料部は、平面視において前記第１低熱抵抗材料部を囲んでおり、前記第１低熱抵抗材料部の側面に接し、
前記第２低抵抗材料部は、平面視において前記第２低熱抵抗材料部を囲んでおり、前記第２低熱抵抗材料部の側面に接する
請求項１に記載の半導体装置。

【請求項5】

前記チャネル層は、ＧａＮで形成されており、
前記バリア層は、Ａｌ１－ｘ－ｙＧａｘＩｎｙＮ（０≦ｘ＜１，０≦ｙ＜１）で形成されている
請求項１に記載の半導体装置。

【請求項6】

半導体層と、
前記半導体層とは異なる半導体材料で前記半導体層に積層されたチャネル層と、
前記半導体層と前記チャネル層との間に形成されたバッファ層と、
前記チャネル層上に形成されたバリア層と、
前記バリア層上に形成されたゲート電極と、
前記バリア層上に、前記ゲート電極を挟み込む位置に形成されたソース電極およびドレイン電極と、
前記バリア層と、前記チャネル層と、前記ソース電極もしくは前記ドレイン電極に接する、前記チャネル層よりも低抵抗の低抵抗材料部と、
前記チャネル層および前記バッファ層に接する、前記チャネル層よりも低熱抵抗の低熱抵抗材料部と
を備え、
前記低熱抵抗材料部は、前記バリア層および前記チャネル層を貫通する金属材料で構成され、
前記低熱抵抗材料部は、前記ソース電極もしくは前記ドレイン電極に接するとともに前記ソース電極もしくは前記ドレイン電極の直下に形成され、
前記ソース電極もしくは前記ドレイン電極は、前記低熱抵抗材料部と同一の金属材料で形成されるとともに、前記低熱抵抗材料部と一体に形成され、
前記低抵抗材料部は、平面視において前記低熱抵抗材料部を囲んでおり、前記低熱抵抗材料部の側面に接する
半導体モジュール。

【請求項7】

半導体層と、
前記半導体層とは異なる半導体材料で前記半導体層に積層されたチャネル層と、
前記半導体層と前記チャネル層との間に形成されたバッファ層と、
前記チャネル層上に形成されたバリア層と、
前記バリア層上に形成されたゲート電極と、
前記バリア層上に、前記ゲート電極を挟み込む位置に形成されたソース電極およびドレイン電極と、
前記バリア層と、前記チャネル層と、前記ソース電極もしくは前記ドレイン電極に接する、前記チャネル層よりも低抵抗の低抵抗材料部と、
前記チャネル層および前記バッファ層に接する、前記チャネル層よりも低熱抵抗の低熱抵抗材料部と
を備え、
前記低熱抵抗材料部は、前記バリア層および前記チャネル層を貫通する金属材料で構成され、
前記低熱抵抗材料部は、前記ソース電極もしくは前記ドレイン電極に接するとともに前記ソース電極もしくは前記ドレイン電極の直下に形成され、
前記ソース電極もしくは前記ドレイン電極は、前記低熱抵抗材料部と同一の金属材料で形成されるとともに、前記低熱抵抗材料部と一体に形成され、
前記低抵抗材料部は、平面視において前記低熱抵抗材料部を囲んでおり、前記低熱抵抗材料部の側面に接する
電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置、半導体モジュールおよび電子機器に関する。

【背景技術】

【0002】

第５世代移動体通信システム（５Ｇ）においては、ミリ波帯域の信号の使用が想定される。空間減衰の大きなミリ波帯域では、高いパワーの出力が必要となり、高出力、高周波の半導体デバイスが必要となる。高出力、高周波の半導体デバイスとしては、例えば、パワーアンプや、ＲＦスイッチが挙げられる（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１７－１６２９５８号公報

【発明の概要】

【0004】

ところで、高出力、高周波の半導体デバイスでは、高い排熱性が求められる。従って、排熱性の高い半導体装置、ならびにそのような半導体装置を備えた半導体モジュールおよび電子機器を提供することが望ましい。

【0005】

本開示の一実施形態に係る半導体装置は、半導体層と、半導体層とは異なる半導体材料で半導体層に積層されたチャネル層と、半導体層とチャネル層との間に形成されたバッファ層とを備えている。この半導体装置は、さらに、チャネル層上に形成されたバリア層と、バリア層上に形成されたゲート電極と、バリア層上に、ゲート電極を挟み込む位置に形成されたソース電極およびドレイン電極とを備えている。この半導体装置は、さらに、低抵抗材料部と、低熱抵抗材料部とを備えている。低抵抗材料部は、バリア層と、チャネル層と、ソース電極もしくはドレイン電極に接する、チャネル層よりも低抵抗の低抵抗材料で構成されている。低熱抵抗材料部は、チャネル層およびバッファ層に接する、チャネル層よりも低熱抵抗の低熱抵抗材料で構成されている。

【0006】

本開示の一実施形態に係る半導体モジュールは、上記の半導体装置を備えている。

【0007】

本開示の一実施形態に係る電子機器は、上記の半導体装置を備えている。

【0008】

本開示の一実施形態に係る半導体装置、半導体モジュールおよび電子機器では、低熱抵抗材料部が、半導体層とチャネル層との間に形成されたバッファ層と、チャネル層とに接している。これにより、チャネル層で発生した熱を、低熱抵抗材料部を介して半導体層側に排出することが可能となる。

【図面の簡単な説明】

【0009】

【図1】本開示の一実施形態に係る半導体装置の断面構成例を表す図である。

【図2】図１の半導体装置の平面構成例を表す図である。

【図3】図１の半導体装置の製造過程の一例を表す図である。

【図4】図３に続く製造過程の一例を表す図である。

【図5】図４に続く製造過程の一例を表す図である。

【図6】図５に続く製造過程の一例を表す図である。

【図7】図６に続く製造過程の一例を表す図である。

【図8】図７に続く製造過程の一例を表す図である。

【図9】図８に続く製造過程の一例を表す図である。

【図10】図１の半導体装置の電流経路および放熱経路の一例を表す図である。

【図11】比較例に係る半導体装置の電流経路および放熱経路の一例を表す図である。

【図12】図１の半導体装置の断面構成の一変形例を表す図である。

【図13】図１２の半導体装置の平面構成例を表す図である。

【図14】図１の半導体装置が適用された高周波モジュールの一例を表す図である。

【図15】図１の半導体装置が適用された無線通信装置の一例を表す図である。

【発明を実施するための形態】

【0010】

以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比などについても、それらに限定されるものではない。なお、説明は、以下の順序で行う。

１．背景
２．実施の形態（半導体装置）
３．変形例（半導体装置）
４．適用例（高周波モジュール、無線通信装置）

【0011】

＜１．背景＞
第５世代移動体通信システム（５Ｇ）においては、ミリ波帯域の信号の使用が想定される。空間減衰の大きなミリ波帯域では、高いパワーの出力が必要となり、高出力、高周波の半導体デバイスが必要となる。高出力、高周波の半導体デバイスとしては、例えば、パワーアンプや、ＲＦスイッチが挙げられる。

【0012】

ＧａＮは、絶縁破壊電圧が高く、高温動作が可能で、飽和ドリフトが高いなどの特徴を有している。ＧａＮ系ヘテロ接合に形成される二次元電子ガス（２ＤＥＧ）は、移動度が高く、シート電子密度が高いという特徴を有している。これらの特徴により、ＧａＮ系ヘテロ接合を用いた高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）では、低抵抗で高速・高耐圧動作が可能である。そのため、ＧａＮ系ヘテロ接合を用いた高電子移動度トランジスタは、高出力、高周波の半導体デバイスへの適用が期待されている。以下に、ＧａＮ系ヘテロ接合を用いた高電子移動度トランジスタを備えた半導体装置の実施形態について説明する。

【0013】

＜２．実施の形態＞
[構成]
次に、本開示の一実施の形態に係る半導体装置１について説明する。図１は、本実施の形態に係る半導体装置１の断面構成例を表したものである。半導体装置１は、Ａｌ_{１－ｘ－ｙ}Ｇａ_ｘＩｎ_ｙＮ（０≦ｘ＜１，０≦ｙ＜１）／ＧａＮのヘテロ接合を用いた高電子移動度トランジスタを備えている。図２は、図１の半導体装置１の平面構成例を表したものである。図２には、高電子移動度トランジスタの形成された領域がアクティブ領域αとして示されている。アクティブ領域αの周囲は、例えば、ボロンのイオン注入などにより高抵抗化された非活性領域となっている。

【0014】

高電子移動度トランジスタは、ＧａＮの格子定数とは異なる格子定数の基板１０上に積層された半導体積層部２０に形成されている。半導体積層部２０は、基板１０上にエピタキシャル結晶成長を行うことによって形成されたエピタキシャル結晶成長層である。基板１０は、本開示の「半導体層」の一具体例に対応する。

【0015】

半導体積層部２０は、基板１０と接する箇所に、格子定数を制御するバッファ層２１を有している。バッファ層２１は、本開示の「バッファ層」の一具体例に対応する。バッファ層２１が設けられていることにより、半導体積層部２０のうち、高電子移動度トランジスタが形成される層内の結晶状態を良好にすることができ、また、基板１０の反りを抑制することもできる。このように、半導体装置１は、バッファ層２１を介して基板１０上に高電子移動度トランジスタを形成した構成となっている。

【0016】

半導体装置１は、例えば、図１に示したように、基板１０と、基板１０上に積層された半導体積層部２０とを備えている。半導体積層部２０は、例えば、バッファ層２１、バックバリア層２２、チャネル層２３、バリア層２４を基板１０側からこの順に積層した構成となっている。バックバリア層２２は、本開示の「バックバリア層」の一具体例に対応する。チャネル層２３は、本開示の「チャネル層」の一具体例に対応する。バリア層２４は、本開示の「バリア層」の一具体例に対応する。

【0017】

基板１０が、例えば、Ｓｉ、ＳｉＣ、サファイアなどで構成されている。基板１０に用いられる化合物半導体が、本開示の「第１の化合物半導体」の一具体例に対応する。バッファ層２１は、例えば、ＡｌＮ、ＡｌＧａＮ、ＧａＮなどの化合物半導体により構成されている。バッファ層２１は、必ずしも単層で構成されている必要はなく、例えば、ＡｌＮ層、ＡｌＧａＮ層およびＧａＮ層のうち少なくとも２種類の層を積層した構成となっていてもよい。バッファ層２１が３元系（ＡｌＧａＮ）で構成されている場合には、バッファ層２１が、厚さ方向に徐々に組成を変化させた構成となっていてもよい。

【0018】

バックバリア層２２は、バッファ層２１とチャネル層２３との間に形成されている。バックバリア層２２は、チャネル層２３内のバックバリア層２２側の部分のエネルギーバンドを持ち上げる作用を有する化合物半導体材料で形成されている。そのような化合物半導体材料としては、例えば、チャネル層２３よりもバンドギャップの広い化合物半導体材料（例えば、Ａｌ_{１－ａ－ｂ}Ｇａ_ａＩｎ_ｂＮ（０≦ａ＜１，０≦ｂ＜１））が挙げられる。バックバリア層２２は、アンドープの化合物半導体材料で形成されていてもよい。バックバリア層２２は、必ずしも単層で構成されている必要はなく、例えば、組成比に互いに異なる複数のＡｌ_{１－ａ－ｂ}Ｇａ_ａＩｎ_ｂＮ層を積層した構成となっていてもよい。バックバリア層２２が３元系（ＡｌＩｎＮ）または４元系（ＡｌＧａＩｎＮ）で構成されている場合には、バックバリア層２２が、厚さ方向に徐々に組成を変化させた構成となっていてもよい。

【0019】

バックバリア層２２がバッファ層２１とチャネル層２３との間に形成されることにより、短チャネル効果の抑制などの特性良化が期待できる。しかし、その一方で、転移やトラップの増加、さらには、放熱性の悪化に伴う特性劣化が起こる可能性がある。本実施の形態では、放熱性の悪化を抑制するための構成が半導体積層部２０内に設けられている。放熱性の悪化を抑制するための構成については、後に詳述するものとする。

【0020】

チャネル層２３は、上述の高電子移動度トランジスタのチャネルを構成する層である。チャネル層２３は、バリア層２４との分極によりキャリアが蓄積される領域である。チャネル層２３は、バリア層２４との分極によりキャリアが蓄積されやすい化合物半導体材料で形成されている。チャネル層２３に用いられる化合物半導体が、本開示の「第２の化合物半導体」の一具体例に対応する。そのような化合物半導体材料としては、例えば、ＧａＮが挙げられる。チャネル層２３は、アンドープの化合物半導体材料で形成されていてもよい。このようにした場合には、チャネル層２３におけるキャリアの不純物散乱が抑えられ、高移動度でのキャリア移動が実現される。チャネル層２３は、異なる化合物半導体材料によって形成されるチャネル層２３およびバリア層２４がヘテロ接合されることで、バリア層２４と接するチャネル層２３の界面にチャネルとなる二次元電子ガス層２３ａを形成する。

【0021】

バリア層２４は、チャネル層２３との分極によりチャネル層２３内にキャリアが蓄積される化合物半導体材料で形成されている。そのような化合物半導体材料としては、例えば、Ａｌ_{１－ｃ－ｄ}Ｇａ_ｃＩｎ_ｄＮ（０≦ｃ＜１，０≦ｄ＜１）が挙げられる。バリア層２４は、アンドープの化合物半導体材料で形成されていてもよい。このようにした場合には、チャネル層２３におけるキャリアの不純物散乱が抑えられ、高移動度でのキャリア移動が実現される。バリア層２４は、必ずしも単層で構成されている必要はなく、例えば、組成比に互いに異なる複数のＡｌ_{１－ｃ－ｄ}Ｇａ_ｃＩｎ_ｄＮ層を積層した構成となっていてもよい。バリア層２４が３元系（ＡｌＩｎＮ）または４元系（ＡｌＧａＩｎＮ）で構成されている場合には、バリア層２４が、厚さ方向に徐々に組成を変化させた構成となっていてもよい。

【0022】

半導体積層部２０は、さらに、例えば、高濃度不純物領域２５，２６を有している。高濃度不純物領域２５，２６は、本開示の「低抵抗材料部」の一具体例に対応する。

【0023】

高濃度不純物領域２５は、チャネル層２３内の二次元電子ガス層２３ａと、後述のドレイン電極３２とを互いに低抵抗で接続するための領域である。高濃度不純物領域２５は、チャネル層２３よりも低抵抗の低抵抗材料で形成されており、バリア層２４、チャネル層２３およびドレイン電極３２に接している。高濃度不純物領域２５は、バリア層２４の表面から、チャネル層２３において二次元電子ガス層２３ａが形成される領域よりも深い領域まで形成されていることが好ましい。ただし、チャネル層２３およびバリア層２４の構成によっては、高濃度不純物領域２５が二次元電子ガス層２３ａに直接接していなくても、二次元電子ガス層２３ａとドレイン電極３２とを互いに低抵抗で接続することができる場合もある。その場合には、高濃度不純物領域２５は、二次元電子ガス層２３ａに接していなくてもよい。

【0024】

高濃度不純物領域２６は、チャネル層２３内の二次元電子ガス層２３ａと、後述のソース電極３３とを互いに低抵抗で接続するための領域である。高濃度不純物領域２６は、チャネル層２３よりも低抵抗の低抵抗材料で形成されており、バリア層２４、チャネル層２３およびソース電極３３に接している。高濃度不純物領域２６は、バリア層２４の表面から、チャネル層２３において二次元電子ガス層２３ａが形成される領域よりも深い領域まで形成されていることが好ましい。ただし、チャネル層２３およびバリア層２４の構成によっては、高濃度不純物領域２５が二次元電子ガス層２３ａに直接接していなくても、二次元電子ガス層２３ａとソース電極３３とを互いに低抵抗で接続することができる場合もある。その場合には、高濃度不純物領域２５は、二次元電子ガス層２３ａに接していなくてもよい。

【0025】

高濃度不純物領域２５，２６は、半導体積層部２０に対してエッチングにより形成した凹部２０Ａ、２０Ｂに対して高濃度不純物領域２５，２６を選択的に埋める選択再成長を行うことにより形成されていてもよい。高濃度不純物領域２５，２６は、半導体積層部２０に対してイオン注入を行うことにより形成されていてもよい。高濃度不純物領域２５，２６が上述の選択再成長により形成されている場合、高濃度不純物領域２５，２６は、例えば、ｎ型のＩｎ_１－ｅＧａ_ｅＮ（０＜ｅ＜１）によって形成されていてもよい。このとき、高濃度不純物領域２５，２６に含まれるｎ型のドーパントとしては、ＳｉやＧｅが用いられ、そのドーパントの濃度（不純物濃度）は、例えば、１×１０^１８ｃｍ^－３以上となっている。

【0026】

高濃度不純物領域２５，２６は、必ずしも単層で構成されている必要はなく、例えば、組成比に互いに異なる複数のｎ型のＩｎ_１－ｅＧａ_ｅＮ層を積層した構成となっていてもよい。高濃度不純物領域２５，２６が３元系（ＩｎＧａＮ）で構成されている場合には、高濃度不純物領域２５，２６が、厚さ方向に徐々に組成を変化させた構成となっていてもよい。

【0027】

半導体積層部２０には、例えば、図１に示したように、後述のゲート電極３４を挟み込む位置に、凹部２０Ａ，２０Ｂが形成されている。凹部２０Ａは、例えば、図２に示したように、平面視において高濃度不純物領域２５によって囲まれている。凹部２０Ｂは、例えば、図２に示したように、平面視において高濃度不純物領域２６によって囲まれている。凹部２０Ａ，２０Ｂは、バリア層２４の表面から、バッファ層２１に達する深さまで形成されている。つまり、凹部２０Ａ，２０Ｂの底面には、バッファ層２１が露出している。

【0028】

半導体装置１は、更に、上述の高電子移動度トランジスタのゲートを構成するゲート電極３４と、上述の高電子移動度トランジスタのドレインを構成するドレイン電極３２と、上述の高電子移動度トランジスタのソースを構成するソース電極３３とを備えている。ゲート電極３４は、本開示の「ゲート電極」の一具体例に対応する。ドレイン電極３２は、本開示の「ドレイン電極」の一具体例に対応する。ソース電極３３は、本開示の「ソース電極」の一具体例に対応する。ドレイン電極３２およびソース電極３３は、バリア層２４上に、ゲート電極３４を挟み込む位置に形成されている。

【0029】

凹部２０Ａの内部には、ドレイン電極３２の一部が埋め込まれている。ドレイン電極３２のうち、凹部２０Ａの内部に埋め込まれた部分が、本開示の「チャネル層よりも低熱抵抗の低熱抵抗材料部」「第２低熱抵抗材料部」の一具体例に対応する。ドレイン電極３２のうち、凹部２０Ａの内部に埋め込まれた部分は、ドレイン電極３２のうち、バリア層２４上に形成されている部分の直下に形成されている。ドレイン電極３２全体が同一の製造プロセスで一体に形成されたものであってもよい。また、ドレイン電極３２のうち、凹部２０Ａの内部に埋め込まれた部分と、ドレイン電極３２のうち、バリア層２４上に形成されている部分とが、互いの異なるプロセスで形成されたものであってもよい。ドレイン電極３２のうち、凹部２０Ａの内部に埋め込まれた部分と、ドレイン電極３２のうち、バリア層２４上に形成されている部分とが、互いに同一の金属材料で形成されていてもよいし、互いに異なる金属材料で形成されていてもよい。

【0030】

凹部２０Ｂの内部には、ソース電極３３の一部が埋め込まれている。ソース電極３３のうち、凹部２０Ｂの内部に埋め込まれた部分が、本開示の「チャネル層よりも低熱抵抗の低熱抵抗材料部」「第１低熱抵抗材料部」の一具体例に対応する。ソース電極３３のうち、凹部２０Ｂの内部に埋め込まれた部分は、ソース電極３３のうち、バリア層２４上に形成されている部分の直下に形成されている。ソース電極３３全体が同一の製造プロセスで一体に形成されたものであってもよい。また、ソース電極３３のうち、凹部２０Ｂの内部に埋め込まれた部分と、ソース電極３３のうち、バリア層２４上に形成されている部分とが、互いの異なるプロセスで形成されたものであってもよい。ソース電極３３のうち、凹部２０Ｂの内部に埋め込まれた部分と、ソース電極３３のうち、バリア層２４上に形成されている部分とが、互いに同一の金属材料で形成されていてもよいし、互いに異なる金属材料で形成されていてもよい。

【0031】

ドレイン電極３２およびソース電極３３は、バリア層２４の表面から、バッファ層２１に達する深さまで形成されている。つまり、ドレイン電極３２およびソース電極３３のうち、凹部２０Ａ，２０Ｂの内部に埋め込まれた部分は、バリア層２４、チャネル層２３およびバックバリア層２２を貫通してバッファ層２１に接している。ドレイン電極３２のうち、凹部２０Ａの内部に埋め込まれた部分は、さらに、高濃度不純物領域２５およびチャネル層２３にも接している。ソース電極３３のうち、凹部２０Ｂの内部に埋め込まれた部分は、さらに、高濃度不純物領域２６およびチャネル層２３にも接している。

【0032】

ドレイン電極３２は、高濃度不純物領域２５にオーミック接合している。ドレイン電極３２は、さらに、平面視において高濃度不純物領域２５を覆っており、バリア層２４の上面に接している。ソース電極３３は、高濃度不純物領域２６にオーミック接合している。ソース電極３３は、さらに、平面視において高濃度不純物領域２６を覆っており、バリア層２４の上面に接している。ドレイン電極３２およびソース電極３３は、高濃度不純物領域２５，２６にオーミック接合する構成としては、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）および金（Ａｕ）を基板１０側からこの順に積層した積層体となっている。ドレイン電極３２およびソース電極３３が上述の材料で形成されている場合、ドレイン電極３２およびソース電極３３が、チャネル層２３よりも低抵抗の低抵抗材料で形成されており、さらに、チャネル層２３よりも低熱抵抗の低熱抵抗材料で形成されていると言える。

【0033】

ゲート電極３４は、バリア層２４上に形成されている。ゲート電極３４は、半導体積層部２０の上面を覆う絶縁層３１に形成されたゲート開口３１Ａを介してバリア層２４の上面に接している。絶縁層３１は、バリア層２４に対して絶縁性を有し、かつ、イオンなどの不純物からバリア層２４を保護する層である。絶縁層３１は、さらに、バリア層２４との間に良好な界面を形成して、デバイス特性を劣化させない材料によって形成されている。絶縁層３１は、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化シリコン（ＳｉＯ_２）、窒化シリコン（ＳｉＮ）、または、これらの積層体によって形成されている。

【0034】

[製造方法]
次に、図３～図９を参考にして、半導体装置１の製造方法について説明する。図３～図９は、半導体装置１製造過程におけるウェハの断面構成例を表したものである。

【0035】

半導体装置１を製造するためには、基板１０上に、化合物半導体を、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ：有機金属気相成長）法などのエピタキシャル結晶成長法により一括に形成する。この際、化合物半導体の原料としては、例えば、ガリウムの原料ガスとして例えばトリメチルガリウム（（ＣＨ_３）_３Ｇａ）を、アルミニウムの原料ガスとして例えばトリメチルアルミニウム（（ＣＨ_３）_３Ａｌ）を、インジウムの原料ガスとして例えばトリメチルインジウム（（ＣＨ_３）_３Ｉｎ）をそれぞれ用いる。また、窒素の原料ガスとしてアンモニア（ＮＨ_３）を用いる。また、ケイ素の原料ガスとして例えばモノシラン（ＳｉＨ_４）を用いる。これにより、基板１０上に、バッファ層２１～バリア層２４（半導体積層部２０）を形成する（図３）。その後、バリア層２４の表面に絶縁層４０を形成する（図３）。

【0036】

次に、絶縁層４０のうち、高濃度不純物領域２５，２６を形成する領域に対して開口部Ｈ１，Ｈ２を形成する（図４）。続いて、絶縁層４０をマスクとして、塩素系のガスを用いたＲＩＥ法によって、チャネル層２３に達するまで選択的にエッチングを行い、これにより、半導体積層部２０に対して、凹部２０－１，２０－２を形成する（図４）。次に、凹部２０－１，２０－２を埋め込むように、高濃度不純物領域２５，２６を形成する（図５）。その後、絶縁層４０を除去する（図５）。

【0037】

次に、表面全体に絶縁層を形成した後、絶縁層のうち、凹部２０Ａ，２０Ｂを形成する領域に対して開口部を形成する。このとき、開口部の底面には、高濃度不純物領域２５，２６が露出している。続いて、絶縁層をマスクとして、塩素系のガスを用いたＲＩＥ法によって、バッファ層２１に達するまで選択的にエッチングを行い、これにより、半導体積層部２０に対して、凹部２０Ａ，２０Ｂを形成する（図６）。このとき、高濃度不純物領域２５，２６、チャネル層２３およびバックバリア層２２を貫通するように凹部２０Ａ，２０Ｂを形成する。

【0038】

次に、例えば、真空蒸着法やスパッタ法を用いて、ドレイン電極３２およびソース電極３３を形成する（図７）。このとき、凹部２０Ａ，２０Ｂを埋め込むとともに、高濃度不純物領域２５，２６を覆うように、ドレイン電極３２およびソース電極３３を形成する。次に、例えば、ドレイン電極３２およびソース電極３３を含む表面全体に絶縁層３１を形成する（図８）。次に、絶縁層３１のうち、ゲート電極３４を形成する領域に対してゲート開口３１Ａを形成する（図９）。このとき、ゲート開口３１Ａの底面には、バリア層２４が露出している。続いて、例えば、真空蒸着法やスパッタ法を用いて、ゲート電極３４を形成する（図１）。このとき、ゲート開口３１Ａを埋め込むとともに、断面形状がＴ字形状となるように、ゲート電極３４を形成する。このようにして、半導体装置１が製造される。

【0039】

[効果]
次に、比較例と対比しつつ、半導体装置１における効果について説明する。図１０は、半導体装置１の電流経路Ｐｉおよび放熱経路Ｐｈの一例を表したものである。図１１は、比較例に係る半導体装置１００の電流経路Ｐｉおよび放熱経路Ｐｈの一例を表したものである。

【0040】

半導体装置１では、チャネル層２３の二次元電子ガス層２３ａを含む電流経路Ｐｉを介して、ドレイン電極３２からソース電極３３に電流が流れる。このとき、チャネル層２３で発生した熱は、電流経路Ｐｉと同じ経路を介して、ドレイン電極３２側やソース電極３３側に排出される。チャネル層２３で発生した熱は、さらに、ドレイン電極３２のうち、凹部２０Ａの内部に埋め込まれた部分や、ソース電極３３のうち、凹部２０Ｂの内部に埋め込まれた部分を含む放熱経路Ｐ２を介して、基板１０側にも排出される。

【0041】

一般に、バックバリア層２２はチャネル層２３などと比べて熱伝導率の低い材料（３元系（ＡｌＩｎＮ）または４元系（ＡｌＧａＩｎＮ））で構成されている。そのため、比較例に係る半導体装置１００では、チャネル層２３で発生した熱の基板１０側への排出が、バックバリア層２２で阻害される。比較例に係る半導体装置１００では、チャネル層２３で発生した熱は、主に、ドレイン電極３２側やソース電極３３側に排出され、基板１０側にはあまり排出されない。その結果、比較例に係る半導体装置１００では、チャネル層２３で発生した熱を十分に排出することができず、チャネル層２３およびその近傍が高温となり、特性劣化が生じてしまう。

【0042】

一方、半導体装置１では、放熱経路Ｐ２がバックバリア層２２を貫通して設けられており、バッファ層２１に連結されているので、チャネル層２３で発生した熱の基板１０側への排出が、バックバリア層２２で邪魔されない。これにより、半導体装置１では、チャネル層２３で発生した熱が、ドレイン電極３２側やソース電極３３側だけでなく、基板１０側へ排出される。その結果、チャネル層２３およびその近傍の温度を下げることができ、特性劣化の発生を抑制することができる。

【0043】

＜２．変形例＞
次に、上記実施の形態に係る半導体装置１の変形例について説明する。

【0044】

図１２は、上記実施の形態に係る半導体装置１の断面構成の一変形例を表したものである。図１３は、図１２の半導体装置１の上面構成例を表したものである。

【0045】

上記実施の形態では、ドレイン電極３２およびソース電極３３は、バリア層２４の上面に接するように形成されていた。このとき、チャネル層２３で発生した熱の一部を、バリア層２４の上面から、ドレイン電極３２およびソース電極３３を経由して基板１０側へ排出することができる。しかし、この排熱経路を省略しても問題ない場合には、この排熱経路を省略することが可能である。このとき、ドレイン電極３２およびソース電極３３が、例えば、図１２、図１３に示したように、バリア層２４の上面に接しないように棒状の形状となっていてもよい。

【0046】

＜４．適用例＞
［適用例１］
次に、図１４を参照して、本開示の一実施形態およびその変形例に係る半導体装置１が適用される高周波モジュール２について説明する。高周波モジュール２は、本開示の「半導体モジュール」の一具体例に対応する。図１４は、高周波モジュール２の斜視図である。

【0047】

高周波モジュール２は、例えば、エッジアンテナ４２と、ドライバ４３と、位相調整回路４４と、スイッチ４１と、低ノイズアンプ４５と、バンドパスフィルタ４６と、パワーアンプ４７とを備えている。

【0048】

高周波モジュール２は、アレイ状に形成されたエッジアンテナ４２と、スイッチ４１、低ノイズアンプ４５、バンドパスフィルタ４６およびパワーアンプ４７等のフロントエンド部品とが１つのモジュールとして一体化して実装されたアンテナ一体型モジュールである。このような高周波モジュール２は、例えば、通信向けトランシーバとして用いられ得る。高周波モジュール２に備えられるスイッチ４１、低ノイズアンプ４５およびパワーアンプ４７等を構成するトランジスタは、高周波に対する利得を高くするために、例えば、本開示の一実施形態およびその変形例に係る半導体装置１に設けられた高電子移動度トランジスタで構成され得る。

【0049】

［適用例２］
図１５は、無線通信装置の一例を表したものである。無線通信装置は、本開示の「電子機器」の一具体例に対応する。この無線通信装置は、例えば、音声、データ通信、ＬＡＮ接続など多機能を有する携帯電話システムである。無線通信装置は、例えば、アンテナＡＮＴと、アンテナスイッチ回路３と、高電力増幅器ＨＰＡと、高周波集積回路ＲＦＩＣ（Radio Frequency Integrated Circuit）と、ベースバンド部ＢＢと、音声出力部ＭＩＣと、データ出力部ＤＴと、インタフェース部Ｉ／Ｆ（例えば、無線ＬＡＮ（Ｗ－ＬＡＮ；Wireless Local Area Network）、Bluetooth（登録商標）、他）とを備えている。アンテナスイッチ回路３は、本開示の一実施形態およびその変形例に係る半導体装置１に設けられた高電子移動度トランジスタを含んで構成されている。高周波集積回路ＲＦＩＣとベースバンド部ＢＢとはインタフェース部Ｉ／Ｆにより接続されている。

【0050】

無線通信装置では、送信時、すなわち、無線通信装置の送信系から送信信号をアンテナＡＮＴへと出力する場合には、ベースバンド部ＢＢから出力される送信信号は、高周波集積回路ＲＦＩＣ、高電力増幅器ＨＰＡ、およびアンテナスイッチ回路３を介してアンテナＡＮＴへと出力される。

【0051】

受信時、すなわち、アンテナＡＮＴで受信した信号を無線通信装置の受信系へ入力させる場合には、受信信号は、アンテナスイッチ回路３および高周波集積回路ＲＦＩＣを介してベースバンド部ＢＢに入力される。ベースバンド部ＢＢで処理された信号は、音声出力部ＭＩＣと、データ出力部ＤＴと、インタフェース部Ｉ／Ｆなどの出力部から出力される。

【0052】

以上、実施の形態、変形例および適用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。

【0053】

また、例えば、本開示は以下のような構成を取ることができる。
（１）
半導体層と、
前記半導体層とは異なる半導体材料で前記半導体層に積層されたチャネル層と、
前記半導体層と前記チャネル層との間に形成されたバッファ層と、
前記チャネル層上に形成されたバリア層と、
前記バリア層上に形成されたゲート電極と、
前記バリア層上に、前記ゲート電極を挟み込む位置に形成されたソース電極およびドレイン電極と、
前記バリア層と、前記チャネル層と、前記ソース電極もしくは前記ドレイン電極に接する、前記チャネル層よりも低抵抗の低抵抗材料部と、
前記チャネル層および前記バッファ層に接する、前記チャネル層よりも低熱抵抗の低熱抵抗材料部と
を備えた
半導体装置。
（２）
前記低熱抵抗材料部は、前記バリア層および前記チャネル層を貫通する金属材料で構成されている
（１）に記載の半導体装置。
（３）
前記低熱抵抗材料部は、前記ソース電極もしくは前記ドレイン電極に接するとともに前記ソース電極もしくは前記ドレイン電極の直下に形成されている
（２）に記載の半導体装置。
（４）
前記低熱抵抗材料部と前記低抵抗材料部とは互いにオーミック接合している
（２）または（３）に記載の半導体装置。
（５）
前記チャネル層と前記バッファ層との間に形成され、前記チャネル層よりもバンドギャップの広いバックバリア層を更に備え、
前記低熱抵抗材料部は、前記バッファ層、前記チャネル層および前記バックバリア層を貫通する金属材料で構成されている
（２）ないし（４）のいずれか１つに記載の半導体装置。
（６）
前記低熱抵抗材料部は、
前記ソース電極に接するとともに前記ソース電極の直下に形成された第１低熱抵抗材料部と、
前記ドレイン電極に接するとともに前記ドレイン電極の直下に形成された第２低熱抵抗材料部と
を有する
（３）に記載の半導体装置。
（７）
前記ソース電極は、前記第１低熱抵抗材料部と同一の金属材料で形成されるとともに、前記第１低熱抵抗材料部と一体に形成されており、
前記ドレイン電極は、前記第２低熱抵抗材料部と同一の金属材料で形成されるとともに、前記第２低熱抵抗材料部と一体に形成されている
（６）に記載の半導体装置。
（８）
前記チャネル層は、ＧａＮで形成されており、
前記バリア層は、Ａｌ_{１－ｘ－ｙ}Ｇａ_ｘＩｎ_ｙＮ（０≦ｘ＜１，０≦ｙ＜１）で形成されている
（１）ないし（７）のいずれか１つに記載の半導体装置。
（９）
半導体層と、
前記半導体層とは異なる半導体材料で前記半導体層に積層されたチャネル層と、
前記半導体層と前記チャネル層との間に形成されたバッファ層と、
前記チャネル層上に形成されたバリア層と、
前記バリア層上に形成されたゲート電極と、
前記バリア層上に、前記ゲート電極を挟み込む位置に形成されたソース電極およびドレイン電極と、
前記バリア層と、前記チャネル層と、前記ソース電極もしくは前記ドレイン電極に接する、前記チャネル層よりも低抵抗の低抵抗材料部と、
前記チャネル層および前記バッファ層に接する、前記チャネル層よりも低熱抵抗の低熱抵抗材料部と
を備えた
半導体モジュール。
（１０）
半導体層と、
前記半導体層とは異なる半導体材料で前記半導体層に積層されたチャネル層と、
前記半導体層と前記チャネル層との間に形成されたバッファ層と、
前記チャネル層上に形成されたバリア層と、
前記バリア層上に形成されたゲート電極と、
前記バリア層上に、前記ゲート電極を挟み込む位置に形成されたソース電極およびドレイン電極と、
前記バリア層と、前記チャネル層と、前記ソース電極もしくは前記ドレイン電極に接する、前記チャネル層よりも低抵抗の低抵抗材料部と、
前記チャネル層および前記バッファ層に接する、前記チャネル層よりも低熱抵抗の低熱抵抗材料部と
を備えた
電子機器。

【0054】

本開示の一実施形態に係る半導体装置、半導体モジュールおよび電子機器では、低熱抵抗材料部が、半導体層とチャネル層との間に形成されたバッファ層と、チャネル層とに接している。これにより、チャネル層で発生した熱を、低熱抵抗材料部を介して半導体層側に排出することが可能となる。その結果、チャネル層で発生した熱を、ソース電極側やドレイン電極側だけに排出する場合と比べて、排熱性の高い半導体装置を実現することができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。

【0055】

本出願は、日本国特許庁において２０２１年２月１日に出願された日本特許出願番号第２０２１－０１４６１８号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。

【0056】

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】