7807413 高周波信号発生装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2026-01-19

(45)【発行日】2026-01-27

(54)【発明の名称】高周波信号発生装置

(51)【国際特許分類】

   H03B 28/00 20060101AFI20260120BHJP

【ＦＩ】

H03B28/00 A

【請求項の数】 4

(21)【出願番号】P 2023111676

(22)【出願日】2023-07-06

(65)【公開番号】P2025008995

(43)【公開日】2025-01-20

【審査請求日】2025-05-28

(73)【特許権者】

【識別番号】000001292

【氏名又は名称】株式会社京三製作所

(74)【代理人】

【識別番号】110001151

【氏名又は名称】あいわ弁理士法人

(72)【発明者】

【氏名】鄭 雲榜

【審査官】三木 景介

(56)【参考文献】

【文献】特開２０２３－０８７９２１（ＪＰ，Ａ）

【文献】実開平０３－０５３０１５（ＪＰ，Ｕ）

【文献】欧州特許出願公開第０３７０９５０８（ＥＰ，Ａ１）

【文献】特開平０８－２７４６３７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｂ ２８／００

(57)【特許請求の範囲】

【請求項1】

非直線性を有する増幅器が発生する高調波成分を用いてクロック信号を生成するクロック信号生成部と
前記クロック信号を、内部処理を動作させるためのシステムクロックとして用い、周波数設定データで設定された周波数を持つ周波数信号を発生するＤＤＳ（ダイレクトデジタルシンセサイザ）と、
能動素子を用いない非アクティブ型周波数逓倍器により構成され、前記ＤＤＳで発生した周波数信号の周波数を高める高周波化部と
を備え、
前記高周波化部は、
前記ＤＤＳの周波数信号の差動信号を生成する差動出力部と、
前記差動信号の周波数を逓倍する非アクティブ型周波数逓倍器と、
前記逓倍した逓倍信号から目的とする周波数成分を通過させる目的周波数帯域フィルタと、
を備え、
前記目的周波数帯域フィルタを通過した周波数成分を出力信号とする、
高周波信号発生装置。

【請求項2】

前記クロック信号生成部は、
基準信号として特定周波数の周期信号を発生する基準信号発振器と、
前記基準信号の基本波に対する高調波成分を発生する非線形増幅器と、
前記高調波成分のみを通過させる狭帯域高調波フィルタと、
前記狭帯域高調波フィルタを通過した前記高調波成分を増幅する高周波アンプと、
を備え、
前記高周波アンプの出力信号をクロック信号として生成する、
請求項１に記載の高周波信号発生装置。

【請求項3】

前記非線形増幅器は、バッファアンプ又はＣ級増幅器である、
請求項２に記載の高周波信号発生装置。

【請求項4】

前記差動出力部は、差動アンプ又は高調波トランスであり、
前記非アクティブ型周波数逓倍器は、ショットキーダイオード又は整流ダイオードで構成される整流型逓倍器である、
請求項１から３のいずれか一項に記載の高周波信号発生装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、出力周波数が可変である高周波信号発生装置に関する。

【背景技術】

【0002】

半導体製造装置や液晶パネル製造装置等に用いられるリニアアンプ式の高周波電源ではＶＨＦ～ＵＨＦ帯（１００ＭＨｚ～１ＧＨｚ）の高周波信号（ＲＦ信号）が供給される。高周波電源は高周波信号発生装置を備え、周波数が可変の高周波信号（ＲＦ信号）を発生する。

【0003】

周波数を可変とする高周波信号（ＲＦ信号）を発生する高周波信号発生装置として、ＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｅｉｚｅｒ：ダイレクトシンセサイザ）を用いた周波数シンセサイザが知られている（特許文献１，２）。

【0004】

これらの周波数シンセサイザは、ＤＤＳ信号の周波数を高めるＤＤＳの周辺機器として周波数混合器（ミキサ）やＰＬＬ回路を備える。

【0005】

図４Ａは、周波数混合器（ミキサ）を備える高周波信号発生装置の一構成例である。高周波信号発生装置１００は、特定の周波数を持つ周期信号を発生する基準信号発振器１０１と、基準信号発振器１０１の出力をクロック信号とし、周波数設定データで指定された周波数の信号を発生するＤＤＳ１０２と、局部発振波を出力する局部発振器１０３と、ＤＤＳ１０２の出力信号と局部発振波とを混合するミキサ１０４と、ミキサ１０４で混合した信号を逓倍する逓倍器１０５と、逓倍器１０５の出力信号を分周する分周器１０６とを備え、分周器１０６の分周比を周波数設定データに基づいて変えることにより出力周波数を可変としている。

【0006】

図４Ｂは、ＰＬＬ回路を備える高周波信号発生装置の一構成例である。高周波信号発生装置１１０は、クロック信号を出力するクロック信号源１１１と、クロック信号に基づいて周波数設定データで指定された周波数の信号を発生するＤＤＳ１１２と、ＤＤＳ信号の周波数を基準として設定周波数の発振信号を出力するＰＬＬ回路１１３と、周波数設定データを出力する制御部１１４とを備える。ＰＬＬ回路１１３は、位相比較器１１３ａとループフィルタ１１３ｂと電圧制御発振器（ＶＣＯ）１１３ｃと分周器１１３ｄとを備える。

【先行技術文献】

【特許文献】

【0007】

【文献】特開２０００－１２４７４０号公報

【文献】特開２０２２－１１３４９７号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

従来のＤＤＳを用いた周波数可変の周波数信号を発生する周波数シンセサイザの高周波信号発生装置は、ＰＬＬ回路内で発生する遅延時間の問題や、ＤＤＳの周辺機器やＰＬＬ回路で発生するスプリアスや位相ノイズによる搬送波対雑音比（Ｃ／Ｎ比）の低下等の問題を有している。

【0009】

周波数を可変とする際、周波数混合器（ミキサ）やＰＬＬ回路の電圧制御発振器（ＶＣＯ）の応答特性により出力信号に遅延が発生し、ＰＬＬループ内においてＰＬＬ出力が所定の周波数のロックされるまでに要するロックアップタイムは約十ｍｓ～数百ｍｓである。

【0010】

図５は、ＰＬＬ回路を備えた高周波信号発生装置の遅延時間の一例を示す図である。周波数をｆ１からｆ２に切り替える際、ＤＤＳにＰＬＬの周波数データを書き込む処理を行う。このとき一例として１．７２ｍｓの書き込み時間を要する。

【0011】

また、周波数混合器（ミキサ）やＰＬＬ回路の電圧制御発振器（ＶＣＯ）等の回路素子により、スプリアスや位相ノイズは、高周波信号発生装置が発生する周波数信号の搬送波対雑音比（Ｃ／Ｎ比）を低下することになる。

【0012】

図６は、スプリアス及び位相ノイズを説明するための概略図である。キャリア信号を位相変調する変調信号が周期信号であるときには、基本波の整数倍の周波数に高調波のスプリアスが発生する。位相ノイズはキャリアに対してその両側波帯に発生し、搬送波対雑音比（Ｃ／Ｎ比）で表される。

【0013】

高周波信号発生装置において、周波数を高速で可変であり且つＣ／Ｎ比が高い出力信号が求められる場合、従来の高周波信号発生装置では、ロックアップタイムの遅延時間やスプリアスや位相ノイズによって、高速化及び高Ｃ／Ｎ比への対応が困難であるという課題がある。

【0014】

本発明は前記した従来の課題を解決し、周波数の可変機能において、遅延時間を短縮して高速化に対応し、スプリアスや位相ノイズを抑制して高Ｃ／Ｎ比に対応することを目的とする。

【課題を解決するための手段】

【0015】

本発明の高周波信号発生装置は、
（Ａ）非直線性を有する増幅器が発生する高調波成分を用いてクロック信号を生成するクロック信号生成部と、
（Ｂ）クロック信号を、内部処理を動作させるためのシステムクロックとして用い、周波数設定データで設定された周波数を持つ周波数信号を発生するＤＤＳ（ダイレクトデジタルシンセサイザ）と、
（Ｃ）能動素子を用いない非アクティブ型周波数逓倍器により構成され、ＤＤＳで発生した周波数信号の周波数を高める高周波化部と、
を備える。

【0016】

（Ａ：クロック信号生成部）
本発明の高周波信号発生装置は、ＤＤＳの内部処理を動作させるシステムクロックとして、クロック信号生成部で生成したクロック信号を用いる。クロック信号生成部は非直線性を有する増幅器を備え、この増幅器は、非直線性によって基本波に対する高調波成分を発生する。本発明の高周波信号発生装置は、増幅器が発生する高調波成分を用いて高周波数信号を生成し、この高周波数信号をＤＤＳのシステムクロックのクロック信号として用いる。

【0017】

クロック信号生成部は、非直線性を有する増幅器が発生する高調波成分を用いることによって、高Ｃ／Ｎ比（キャリア対ノイズ比）で、且つ低スプリアスのクロック信号を生成することができる。

【0018】

本発明のクロック信号生成部は、
（ａ）基準信号として特定周波数の周期信号を発生する基準信号発振器
（ｂ）基準信号の基本波に対する高調波成分を発生する非線形増幅器
（ｃ）高調波成分のみを通過させる狭帯域高調波フィルタ（第１ＢＰＦ）
（ｄ）狭帯域高調波フィルタを通過した高調波成分を増幅する高周波アンプ
を備え、
（ｅ）高周波アンプの出力信号をクロック信号として生成する。

【0019】

非線形増幅器は、その非線形性によって基本波の周波数に加えて高調波成分を発生する。本発明は、非線形増幅器が発生する高調波成分を利用することによってクロック信号に用いる高周波信号を生成する。高調波成分は基本波の周波数に対して整数倍であるため、基準信号発振器の基準信号の基本波の周波数が高精度であれば、得られる高周波信号の精度も高精度となる。非線形増幅器はバッファアンプ又はＣ級増幅器を適用することができる。

【0020】

（Ｂ：ＤＤＳ）
ＤＤＳ（ダイレクトデジタルシンセサイザ）は、周波数設定データで設定された周波数を持つ周波数信号を発生する。制御部はＤＤＳに対して周波数設定データを設定し、ＤＤＳは周波数設定データで設定された周波数の周波数信号を生成する。周波数設定データを変更することによって、周波数信号の周波数を可変とすることができる。

【0021】

本発明のＤＤＳは、クロック信号生成部で生成したクロック信号をシステムクロックとして処理を行う。ＤＤＳは、高Ｃ／Ｎ比（キャリア対ノイズ比）で低スプリアスのクロック信号で動作されるため、出力周波数のＣ／Ｎ比は高められる。

【0022】

（Ｃ：高周波化部）
高周波化部は、ＤＤＳで発生した周波数信号の周波数を高め、高周波信号を生成する。高周波化部は、能動素子を用いない非アクティブ型周波数逓倍器により構成される。アクティブ型逓倍器は、能動素子が備える非直線性によって、基本周波数以外の周波数帯域に不要輻射のスプリアスや位相ノイズが発生する。これに対して、本発明の高周波信号発生装置が備える非アクティブ型周波数逓倍器は、能動素子を備えない構成であるため、能動素子の非直線性を起因とするスプリアスや位相ノイズの発生を抑制することができる。

【0023】

高周波化部は、
（ｆ）ＤＤＳの周波数信号の差動信号を生成する差動出力部
（ｇ）差動信号の周波数を逓倍する非アクティブ型周波数逓倍器
（ｈ）逓倍した逓倍信号から目的とする周波数成分を通過させる目的周波数帯域フィルタ
を備え、
（ｉ）目的周波数帯域フィルタ（第２ＢＰＦ）を通過した周波数成分を出力信号として出力する。

【0024】

差動出力部（ｆ）は、ＤＤＳの周波数信号に対して反転した極性の信号を生成して、その信号の差分を差動出力信号とすることによって、電位差が小さくなることなく、耐ノイズ性を高めることができる。差動出力部として、差動アンプ又は高調波トランスを適用することができる。

【0025】

非アクティブ型周波数逓倍器（ｇ）は、能動素子の非直線性がないため、スプリアスや位相ノイズを抑制することができる。非アクティブ型周波数逓倍器（ｇ）として、ショットキーダイオード又は整流ダイオードで構成される整流型逓倍器を適用することができる。

【0026】

本発明の高周波化部は、ＤＤＳの周波数信号から差動信号を生成し、生成した差動信号の周波数を非アクティブ型周波数逓倍器で逓倍する構成とすることによって、高周波化を段階的に行う。この段階的な高周波化によって、ＤＤＳの段階で高周波化する場合と比較して高Ｃ／Ｎ比で低スプリアスの高周波信号を得ることができる。

【発明の効果】

【0027】

以上説明したように、本発明の高周波信号発生装置によれば、周波数の可変機能において、遅延時間を短縮して高速化に対応し、スプリアスや位相ノイズを抑制して高Ｃ／Ｎ比に対応することができる。

【図面の簡単な説明】

【0028】

【図1】本発明の高周波信号発生装置の構成例を説明するための図である。

【図2】ＤＤＳにおける処理時間を説明するための図である。

【図3】位相ノイズの一例を示す図である。

【図4】高周波信号発生装置の従来構成例を示す図である。

【図5】ＰＬＬ回路を備えた高周波信号発生装置の遅延時間の一例を示す図である。

【図6】スプリアス及び位相ノイズを説明するための概略図である。

【発明を実施するための形態】

【0029】

（１）本発明の高周波信号発生装置の概略構成
以下、本発明の高周波信号発生装置の概略構成について図１を用いて説明する。
高周波信号発生装置１０は、制御部１とＤＤＳ２とクロック信号生成部３と高周波化部４を備える。

【0030】

制御部１は、高周波信号発生装置１０が出力する高周波信号の周波数を設定する周波数設定データを定める。高周波信号の周波数は、周波数設定データを変更することにより可変とすることができる。

【0031】

（ＤＤＳ）
ＤＤＳ（ダイレクトデジタルシンセサイザ）２は、制御部１で設定された周波数設定データを受け、周波数設定データで設定された周波数を持つ周波数信号を発生する。

【0032】

ＤＤＳ２はデジタル合成によって周波数を可変とするシンセサイザであり、位相アキュムレータを生成した一連のデジタルステートを線形に増加させて、出力波形の瞬間的な位相を表す周期的な数値ランプを形成し、位相データから正弦波の振幅を求めるルックアップテーブルにデジタル入力して数値ランプを正弦波に変換する。ＤＤＳ２には、デジタル／アナログコンバータが適用され、フィルタリングされた後、希望のアナログ出力を出力する。ＤＤＳのデジタル処理は、外部基準クロックから生成されたシステムクロックに基づいて行われる。

【0033】

クロック信号生成部３は、ＤＤＳ２においてシステムクロックとして用いられるクロック信号を生成する。高周波化部４は、ＤＤＳ２で発生した周波数信号の周波数を所定の高周波周波数に高める。

【0034】

（クロック信号生成部）
クロック信号生成部３で生成されたクロック信号は、ＤＤＳ２の内部処理を動作させるシステムクロックとして用いられる。

【0035】

本発明のクロック信号生成部３は、非直線性を有する増幅器を備える。この増幅器では、その非直線性によって基本波に対する高調波成分が発生する。本発明の高周波信号発生装置１０は、増幅器が発生する高調波成分を用いて高周波数信号を生成し、この高周波数信号をＤＤＳ２のシステムクロックのクロック信号として用いる。

【0036】

クロック信号生成部３は、増幅器を信号増幅する手段としてではなく、高周波信号を生成する手段として用いる。ＤＤＳ２は、高Ｃ／Ｎ比（キャリア対ノイズ比）で低スプリアスのクロック信号で動作されるため、出力周波数のＣ／Ｎ比は高められる。

【0037】

したがって、本発明の高周波信号発生装置１０は、非直線性を有する増幅器が発生する高調波成分を用いることによって、高Ｃ／Ｎ比（キャリア対ノイズ比）で、且つ低スプリアスのクロック信号を生成する。

【0038】

クロック信号生成部３は、
（ａ）基準信号として特定周波数の周期信号を発生する基準信号発振器３ａ
（ｂ）基準信号発振器３ａの基準信号の基本波に対する高調波成分を発生する非線形増幅器３ｂ
（ｃ）非線形増幅器３ｂで発生した高調波成分のみを通過させる狭帯域高調波フィルタ（第１ＢＰＦ）３ｃ
（ｄ）狭帯域高調波フィルタ３ｃを通過した高調波成分を増幅する高周波アンプ３ｄ
を備え、
（ｅ）高周波アンプ３ｄの出力信号をクロック信号として生成する。

【0039】

非線形増幅器３ｂは、その非線形性によって基本波の周波数に加えて高調波成分を発生する。非線形増幅器３ｂが発生する高調波成分を利用することによってクロック信号に用いる高周波信号を生成する。高調波成分は基本波の周波数に対して整数倍であるため、基準信号発振器３ａの基準信号の基本波の周波数が高精度であれば、高周波アンプ３ｄで得られる高周波信号の精度も高精度となる。非線形増幅器３ｂは、一例としてバッファアンプやＣ級増幅器を適用することができる。

【0040】

以下、クロック信号生成部３の一例を示す。
基準信号発振器３ａとして、例えば６０ＭＨｚの水晶発振器あるいはＴＣＸＯを適用する。非線形増幅器３ｂは６０ＭＨｚの基準信号を通すことによって基本波の整数倍の周波数の高調波成分を発生する。ＴＣＸＯは、水晶発振器に温度補償回路を付加し、周囲の温度変化による周波数の変動を抑制した温度補償型水晶発振器である。

【0041】

狭帯域高調波フィルタ３ｃは、一例としてＬＣラダフィルタ、ＳＡＷ表面弾性波フィルタ、ＭＣＦモノシリッククリスタルフィルタ等を適用することができる。１０倍高調波成分を用いてクロック信号を生成する場合には、狭帯域高調波フィルタ３ｃは中心周波数を６００ＭＨｚとし、帯域幅を±１ＭＨｚとするバンドパスフィルタＢＰＦを適用する。

【0042】

狭帯域高調波フィルタ３ｃを通過した中心周波数が、６００ＭＨｚの高周波信号を、ＤＤＳ２においてシステムクロックとして使用するクロック信号Ｓｙｓｃｌｋとして出力する。

【0043】

ＤＤＳ２の出力周波数ｆｏとクロック信号Ｓｙｓｃｌｋとの間には、サンプリング定理から、Ｓｙｓｃｌｋ＞２ｆｏであることが求められる。また、位相ノイズの成分は２０・ｌｏｇ（ｆｏ／ｆ＿ｓｙｓｃｌｋ）ｄＢで表され、クロック信号Ｓｙｓｃｌｋの周波数ｆ＿ｓｙｓｃｌｋが出力周波数ｆｏの２倍より大きければ大きいほど位相ノイズやスプリアスが軽減される。また、ＤＤＳ２は周波数データを書き込むことにより出力周波数ｆｏを生成する構成であってＰＬＬ回路を含まないため、ロックアップタイムによる遅延の発生が抑制される。

【0044】

図２は、ＤＤＳ２における処理時間を説明するための図である。図２Ａに示す例では、周波数データの書き込みに要する区間は３２μｓ（３２×１０^-６ｓｅｃ）であり、周波数データに基づいて周波数を切り替えるシフト区間は１６μｓ（１６×１０^-６ｓｅｃ）である。

【0045】

図２Ｂは、本発明のＤＤＳを用いた例とＰＬＬ回路を用いた例とを比較している。図２Ｂの（ａ）はＤＤＳを用いた例であり、図２Ｂの（ｂ）はＰＬＬ回路を用いた例である。図２Ｂの（ａ）と図２Ａとは同じ例であるが、図２Ｂの（ａ）の時間尺は、ＰＬＬ回路の時間尺を合わせて縮小して示している。

【0046】

ＰＬＬ回路を用いた例では、ＰＬＬ周波数データを書き込みに要する区間は１．７２ｍｓであり、ＰＬＬ周波数データに基づいて周波数を切り替えるシフト区間は、４５０ＭＨｚから４６０ＭＨｚに切り替えるときには３８．６７ｍｓであり、４６０ＭＨｚから４５０ＭＨｚに切り替えるときには３４．６７ｍｓである。

【0047】

（高周波化部）
高周波化部４は、能動素子を用いない非アクティブ型周波数逓倍器により構成され、ＤＤＳ２で発生した周波数信号の周波数を高める。

【0048】

高周波化部４は、ＤＤＳ２で発生した周波数信号の周波数を高め、高周波信号を生成する。高周波化部４は、能動素子を用いない非アクティブ型周波数逓倍器により構成される。

【0049】

アクティブ型周波数逓倍器は、能動素子が備える非直線性によって基本周波数以外の周波数帯域に不要輻射のスプリアスや位相ノイズが発生する。これに対して、本発明の高周波信号発生装置が備える非アクティブ型周波数逓倍器は、能動素子を備えない構成である。能動素子を備えない構成であるため、能動素子の非直線性を起因とするスプリアスや位相ノイズの発生が抑制させる。

【0050】

高周波化部４は、
（ｆ）ＤＤＳ２の周波数信号の差動信号を生成する差動出力部４ａ
（ｇ）差動出力部４ａの差動信号の周波数を逓倍する非アクティブ型周波数逓倍器４ｂ
（ｈ）非アクティブ型周波数逓倍器４ｂで逓倍した逓倍信号から目的とする周波数成分を通過させる目的周波数帯域フィルタ４ｃ
を備え、
（ｉ）目的周波数帯域フィルタ（第２ＢＰＦ）４ｃを通過した周波数成分を出力信号として出力する。

【0051】

差動出力部４ａは、ＤＤＳ２の周波数信号に対して反転した極性の信号を生成して、その信号の差分を差動出力信号とする。差動出力信号とすることによって、電位差が小さくなることなく、コモンモードノイズを抑制して耐ノイズ性を高めることができる。差動出力部として、例えば差動アンプ又は高調波トランスを適用することができる。図１では、差動出力部４ａとして高調波トランスを用いた構成例を示している。

【0052】

非アクティブ型周波数逓倍器４ｂは、能動素子の非直線性がないため、スプリアスや位相ノイズを抑制することができる。非アクティブ型周波数逓倍器４ｂとして、ショットキーダイオード又は整流ダイオードで構成される整流型逓倍器を適用することができる。

【0053】

目的周波数帯域フィルタ４ｃは、一例としてＬＣランダウフィルタ、ＳＡＷ表面弾性波フィルタ等を適用することができる。

【0054】

以下、高周波化部４における周波数の一例を示す。
ＤＤＳ２のデバイスのシステムクロックＳｙｓｃｌｋの周波数ｆ＿ｓｙｓｃｌｋが１ＧＳＰＳ（ギガサンプル／秒）を用いて、目的周波数４５０ＭＨｚの高周波信号を出力する例について示す。

【0055】

制御部１は、２２５ＭＨｚの周波数データをＤＤＳ２に送り、ＤＤＳ２は、周波数データを受けて２２５ＭＨｚの正弦波信号を出力する。差動出力部４ａは、２２５ＭＨｚの正弦波信号を差動信号に変換する。非アクティブ型周波数逓倍器４ｂは、２２５ＭＨｚの差動信号を逓倍する。２倍に逓倍する場合には、４５０ＭＨｚの高周波信号が出力される。

【0056】

本発明の高周波化部４は、ＤＤＳ２の周波数信号から差動信号を生成し、生成した差動信号の周波数を非アクティブ型周波数逓倍器４ｂで逓倍する構成とすることによって、高周波化を段階的に行う。この段階的な高周波化によって、ＤＤＳの段階で高周波化する場合と比較して高Ｃ／Ｎ比で低スプリアスの高周波信号を得ることができる。

【0057】

図３は、位相ノイズの一例を示している。図３では出力周波数ｆｏに対して±１ｋＨｚにおける位相ノイズのレベルを示している。

【0058】

ＰＬＬ回路を用いた構成では、出力周波数ｆｏが４００ＭＨｚにおいて±１ｋＨｚにおける位相ノイズのレベルは－６２．３ｄＢである。これに対して、本発明の場合には、出力周波数ｆｏが２２０ＭＨｚにおいて±１ｋＨｚにおける位相ノイズのレベルは－７５．８ｄＢであり、出力周波数ｆｏが４５０ＭＨｚにおいて±１ｋＨｚにおける位相ノイズのレベルは－７６．８ｄＢである。この例は、本発明の高周波信号発生装置の位相ノイズのレベルが、ＰＬＬ回路を用いた構成と比較して位相ノイズの抑制が改善されていることを示している。

【産業上の利用可能性】

【0059】

本発明の高周波信号発生装置は、半導体製造装置や液晶パネル製造装置等に用いられる高周波電源（ＲＦジェネレータ）に適用することができる。

【符号の説明】

【0060】

１ 制御部
２ ＤＤＳ（ダイレクトデジタルシンセサイザ）
３ クロック信号生成部
３ａ 基準信号発振器
３ｂ 非線形増幅器
３ｃ 狭帯域高調波フィルタ
３ｄ 高周波アンプ
４ 高周波化部
４ａ 差動出力部
４ｂ 非アクティブ型周波数逓倍器
４ｃ 目的周波数帯域フィルタ
１０ 高周波信号発生装置
１００ 高周波信号発生装置
１０１ 基準信号発振器
１０２ ＤＤＳ
１０３ 局部発振器
１０４ ミキサ
１０５ 逓倍器
１０６ 分周器
１１０ 高周波信号発生装置
１１１ クロック信号源
１１２ ＤＤＳ
１１３ ＰＬＬ回路
１１３ａ 位相比較器
１１３ｂ ループフィルタ
１１３ｃ 電圧制御発振器（ＶＣＯ）
１１３ｄ 分周器
１１４ 制御部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】