特許7910646IP Force 特許公報全文掲載

技術分野

集積回路、及び電源回路

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ところで、集積回路には、電源回路の負荷の状態に応じて動作モードを変更するものがある。

課題を解決するための手段[発明の詳細な説明]から抜粋

前述した課題を解決する主たる本発明の集積回路の第1の態様は、電源回路に目的レベルの出力電圧を生成させるために、前記電源回路のトランジスタを駆動する集積回路であって、前記集積回路の動作モードを指示する指示信号に基づいてオンオフする第1スイッチが接続される第1端子と、前記第1端子の電圧レベルに基づいて、前記集積回路を第1モードで動作させるか、前記第1モードより消費電力の大きい第2モードで動作させ・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、消費電力をより低減することが可能な集積回路を提供することができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 電源装置10の一例を示す図である。
【図2】 AC-DCコンバータ12の概要を示す図である。
【図3】 DC-DCコンバータ13の一例を示す図である。
【図4】 制御IC50の一例を示す図である。
【図5】 設定回路76の一例を示す図である。
【図6】 抵抗Rstbの抵抗値と、制御IC50の駆動パターンを切り替える方式との関係を示す図である。
【図7】 “通常モード”時の駆動信号Vdr1,Vdr2の一例を示す図である。
【図8】 “低待機電力モード”時の駆動信号Vdr1,Vdr2の一例を示す図である。
【図9】 インターフェース(IF)回路18aの一例を示す図である。
【図10】 信号Wakeup及び信号ExtSTBの論理レベルと、電圧Vstbとの関係を示す図である。
【図11】 信号Wakeup及び信号ExtSTBの論理レベルと、制御IC50の動作モードとの関係を示す図である。
【図12】 力率改善回路22の一例を示す図である。
【図13】 力率改善IC175の一例を示す図である。
【図14】 制御IC50の動作の一例を示す図である。
【図15】 インターフェース(IF)回路18bの一例を示す図である。
【図16】 信号Wakeupの論理レベルと、電圧Vstbとの関係を示す図である。
【図17】 信号Wakeupの論理レベルと、制御IC50及び力率改善IC155の動作モードとの関係を示す図である。
【図18】 制御IC50及び力率改善IC175の動作の一例を示す図である。

代表図 図1本件の代表的な図

10 電源装置 11 スイッチ 12 AC-DCコンバータ 13 DC-DCコンバータ 14 負荷 15a,15b マイクロコントローラ 16,30,31,42,61,63,64,67,68,150,154,159,162,171,174,183,184 コンデンサ 17 フォトダイオード 18a,18b インターフェース回路 20,21,40,41,60,173 ダイオード 22 力率改善回路 32,33,152,153,157,160,176 NMOSトランジスタ 34,172 トランス 35 制御ブロック 43 定電圧回路 44 発光ダイオード 62 フォトトランジスタ 65,66,74,75,142,151,155,156,158,161,180,181,182 抵抗 70 起動回路 71,131 電流源 72 ツェナーダイオード 73 判定回路 76 設定回路 80 定電圧源 81,120 制御回路 82 充電回路 90 リセット回路 91 低電圧保護回路 92,93 内部電源 100 負荷検出回路 101,211 発振回路 102,190 駆動回路 110 デジタル部 111 アナログ部 121 判定回路 130 放電回路 132 アナログ・デジタル変換器 133 クランプ回路 134,212 コンパレータ 135 通信回路 140 オペアンプ 141 PMOSトランジスタ 170 全波整流回路 191 信号検出回路 200 ゼロ電流検出回路 201 遅延回路 202 パルス回路 203 ターンオンタイマ回路 204,213 OR回路 210 誤差増幅回路 220 SRフリップフロップ 221 バッファ回路

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります