特許7910686IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特許7910686

技術分野

半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

本発明は、放熱性の低下が防止された半導体装置を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の一観点によれば、下面を含む基板と、主面を含み、前記主面に前記基板の前記下面がはんだを介して配置される配置領域を有し、銅を含有する放熱ベース板と、前記放熱ベース板の前記主面に、前記主面の前記配置領域上に前記はんだが広がったはんだ領域を除いて形成され、ニッケルを主成分として構成されている第１めっき膜と、前記はんだと前記放熱ベース板の前記配置領域との間に含まれ、前記はんだが含有するはんだ成・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

開示の技術によれば、放熱性の低下が防止されて、信頼性の低下を抑制できる。
本発明の及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 第１の実施の形態の半導体装置の断面図である。
【図2】 第１の実施の形態の半導体装置の要部平面図（封止部材無し）である。
【図3】 第１の実施の形態の半導体装置の製造方法を示すフローチャートである。
【図4】 第１の実施の形態の半導体装置の製造方法に含まれる放熱ユニットの製造工程（放熱ベース板の用意）を示す平面図である。
【図5】 第１の実施の形態の半導体装置の製造方法に含まれる放熱ユニットの製造工程（めっき処理）を示す平面図である。
【図6】 第１の実施の形態の半導体装置の製造方法に含まれる放熱ユニットの製造工程（研削処理）を示す平面図である。
【図7】 第１の実施の形態の半導体装置の製造方法に含まれる放熱ユニットの製造過程（研削処理）を示す断面図である。
【図8】 第１の実施の形態の半導体装置の製造方法に含まれる放熱ユニットの製造工程（マスクのセット）を示す平面図である。
【図9】 第１の実施の形態の半導体装置の製造方法に含まれる放熱ユニットの製造工程（めっき処理）を示す平面図である。
【図10】 第１の実施の形態の半導体装置の製造方法に含まれる放熱ユニットの製造過程（マスクの除去）を示す平面図である。
【図11】 第１の実施の形態の半導体装置の製造方法に含まれる放熱ユニットの製造過程（マスクの除去）を示す断面図である。
【図12】 第１の実施の形態の半導体装置の製造方法に含まれる配置工程を示す断面図である。
【図13】 第１の実施の形態の半導体装置の製造方法に含まれる配置工程における原子の配列を示す断面模式図である。
【図14】 第１の実施の形態の半導体装置の製造方法に含まれる接合工程を示す断面図である。
【図15】 第１の実施の形態の半導体装置の製造方法に含まれる接合工程における原子の配列を示す断面模式図である。
【図16】 参考例の半導体装置の製造方法に含まれる配置工程を示す断面図である。
【図17】 参考例の半導体装置の製造方法に含まれる配置工程における原子の配列を示す断面模式図である。
【図18】 参考例の半導体装置の製造方法に含まれる接合工程（加熱時）における原子の配列を示す第１断面模式図である。
【図19】 参考例の半導体装置の製造方法に含まれる接合工程（加熱時）における原子の配列を示す第２断面模式図である。
【図20】 参考例の半導体装置の製造方法に含まれる接合工程（加熱時）における原子の配列を示す第３断面模式図である。
【図21】 参考例の半導体装置の製造方法に含まれる接合工程（接合後）を示す断面図である。
【図22】 第２の実施の形態の半導体装置の断面図である。
【図23】 第２の実施の形態の半導体装置に含まれる絶縁回路基板の裏側斜視図である。
【図24】 第３の実施の形態の半導体装置の要部平面図（封止部材無し）である。
【図25】 第４の実施の形態の半導体装置の断面図である。
【図26】 第４の実施の形態の半導体装置の製造方法を示すフローチャートである。
【図27】 第４の実施の形態の半導体装置の製造方法に含まれる放熱ユニットの製造工程（めっき処理）を示す断面図である。
【図28】 第４の実施の形態の半導体装置の製造方法に含まれる放熱ユニットの製造工程（薄化処理）を示す断面図である。
【図29】 第４の実施の形態の半導体装置の製造方法に含まれる配置工程を示す断面図である。
【図30】 第４の実施の形態の半導体装置の製造方法に含まれる配置工程における原子の配列を示す断面模式図である。
【図31】 第４の実施の形態の半導体装置の製造方法に含まれる接合工程を示す断面図である。
【図32】 第４の実施の形態の半導体装置の製造方法に含まれる接合工程における原子の配列を示す断面模式図である。

代表図 図1本件の代表的な図

１，１ａ 半導体装置 ２ 半導体ユニット ３ ケース ４，４ａ 放熱ユニット ２０ 絶縁回路基板 ２１ 絶縁板 ２２ 導電パターン ２２ａ 上面 ２３ 金属板 ２３ａ 下面 ２４ めっき膜 ２５ 半導体チップ ２６，２７ はんだ ２６ａ，２７ａ はんだ板 ２７ｂ フィレット部 ３１ 枠部 ３１ａ 上部開口部 ３１ｂ 下部開口部 ３１ｃ 上部内壁 ３１ｄ 段差 ３１ｅ 下部内壁 ３１ｆ 収納領域 ３２ 外部接続端子 ３２ａ 内部配線部 ３２ｂ 外部配線部 ４０ 放熱ベース板 ４０ａ おもて面 ４０ｂ 配置領域 ４０ｃ 裏面 ４０ｄ 側面 ４１ めっき膜 ４１ａ 開口領域 ４１ｂ はんだ領域 ４２ マスク ４３ レジスト膜 ４４ 合金層 ５０ 封止部材 ５１ ワイヤ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.