特許7913244IP Force 特許公報全文掲載

技術分野

半導体モジュール

発明が解決しようとする課題[発明の詳細な説明]から抜粋

半導体モジュールの内部には、電源端子に接続される主配線接続部、および、出力端子に接続される出力主配線接続部が設けられる。半導体モジュールの内部において、半導体素子と、各接続部を適切に配置することが好ましい。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の一つの態様においては、半導体モジュールを提供する。半導体モジュールは、回路基板を備えてよい。半導体モジュールは、前記回路基板に設けられた第1の主配線パターンを備えてよい。半導体モジュールは、前記第1の主配線パターン上に設けられ、第1の電源電圧を印加する第1の主配線部が接続される第1の主配線接続部を備えてよい。半導体モジュールは、前記回路基板に設けられた第2の主配線パターンを備えてよい・・・ 続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 半導体モジュール100の内部に収容された内部回路の一例である。
【図2】 回路ブロック200の詳細な構成を示す図である。
【図3】 比較例における補助ワイヤ164の配置を説明する図である。
【図4】 回路ブロック200の回路図の一例を示す図である。
【図5】 主電極122における各ワイヤの接続部の配置例を示す図である。

代表図 図1本件の代表的な図

10・・・第1の電源端子、12・・・第2の電源端子、14・・・出力端子、16・・・補助エミッタ端子、17・・・補助エミッタパターン、18・・・制御端子、19・・・制御パターン、20・・・第1の主配線接続部、21・・・第1の主配線パターン、22・・・第2の主配線接続部、23・・・第2の主配線パターン、24・・・出力主配線接続部、25・・・出力主配線パターン、27・・・出力主配線、28・・・第1の主配線、29・・・第2の主配線、50・・・回路基板、100・・・半導体モジュール、112・・・ベース部、120・・・トランジスタ素子、122・・主電極、124・・・制御電極、128・・・辺、130・・・ダイオード素子、132・・・ダイオード電極、140・・・補助エミッタ配線、150・・・制御配線、160・・・主配線ワイヤ、161・・・主配線ワイヤ、162・・・制御ワイヤ、164・・・補助ワイヤ、165・・・ブロック間ワイヤ、166・・・ブロック間ワイヤ、167・・・ブロック間ワイヤ、170・・・接続部、171・・・接続部、172・・・接続部、173・・・接続部、180・・・直線、182・・・領域、190・・・回路領域、191・・・接続領域、192・・・トレンチゲート、200・・・回路ブロック、210・・・回路

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります