特許7913313IP Force 特許公報全文掲載

技術分野

半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

半導体装置においては、ターンオフ時におけるサージ電圧を抑制することが好ましい。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決するために、本発明の第1の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第1導電型のドリフト領域が設けられた半導体基板を備えてよい。半導体装置は、前記半導体基板の前記下面と、前記ドリフト領域との間に設けられ、前記半導体基板の深さ方向において3つ以上のドーピング濃度ピークを有する、前記ドリフト領域よりも高濃度の第1導電型のバッファ領域を備えてよい。・・・ 続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本発明の一つの半導体装置100の一例を示す上面図である。
【図2】 図1における領域Dの拡大図である。
【図3】 図2におけるe-e断面の一例を示す図である。
【図4】 図3のf-f線におけるドーピング濃度分布300の一例を示す図である。
【図5】 ドーピング濃度ピーク210-2の近傍におけるドーピング濃度分布を示す図である。
【図6】 ドーピング濃度ピーク210-2の近傍におけるドーピング濃度分布の他の例を示す図である。
【図7】 比較例に係るドーピング濃度ピーク310-2のドーピング濃度分布を示す図である。
【図8】 実施例および比較例に係る、半導体装置のターンオフ時の電圧波形および電流波形を示している。
【図9】 ターンオフ時における電界強度E1の分布例を示す図である。
【図10】 ドーピング濃度ピーク210-2のドーピング濃度分布の他の例を示す図である。
【図11】 凹部218およびキンク部216の深さ位置を説明する図である。

代表図 図1本件の代表的な図

10・・・半導体基板、11・・・ウェル領域、12・・・エミッタ領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・上面、22・・・コレクタ領域、23・・・下面、24・・・コレクタ電極、29・・・直線部分、30・・・ダミートレンチ部、31・・・先端部、32・・・ダミー絶縁膜、34・・・ダミー導電部、38・・・層間絶縁膜、39・・・直線部分、40・・・ゲートトレンチ部、41・・・先端部、42・・・ゲート絶縁膜、44・・・ゲート導電部、52・・・エミッタ電極、54・・・コンタクトホール、60、61・・・メサ部、70・・・トランジスタ部、80・・・ダイオード部、81・・・延長領域、82・・・カソード領域、90・・・エッジ終端構造部、100・・・半導体装置、130・・・外周ゲート配線、131・・・活性側ゲート配線、160・・・活性部、162・・・端辺、164・・・ゲートパッド、210・・・ドーピング濃度ピーク、212・・・サブピーク、214・・・窪部、216・・・キンク部、218・・・凹部、220・・・谷部、300・・・ドーピング濃度分布、310・・・ドーピング濃度ピーク、312・・・サージ部分、400・・・水素化学濃度分布、510・・・水素化学濃度ピーク、512・・・水素サブピーク、514・・・窪部、520・・・谷部

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります