発明が解決しようとする課題[発明の詳細な説明]から抜粋
特許文献1では、制御端子がベースに固定されるのに対して、ガイドピンがケースに固定される。したがって、これらの固定時の組立公差が制御端子およびガイドピンの互いの位置公差に影響を与える。このため、特許文献1に記載の半導体モジュールでは、制御端子およびガイドピンの互いの位置公差を高めることが難しく、半導体モジュールを基板に実装し難い場合がある。
課題を解決するための手段[発明の詳細な説明]から抜粋
以上の課題を解決するために、本開示の好適な態様に係る半導体モジュールは、半導体素子と、前記半導体素子を収容するケースと、前記半導体素子に電気的に接続される少なくとも1つの制御端子と、前記ケースと別部品で構成され、前記少なくとも1つの制御端子に一体的に固定されるガイドブロックと、を有する複数の制御端子ユニットと、を備え、前記少なくとも1つの制御端子のそれぞれは、前記ケースの外壁面から突出する端・・・ 続きを
知財ポータルサイト IP Force にログインして見る
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
第1半導体モジュールの平面図である。
【図2】
図1中のA-A線断面図である。
【図3】
半導体モジュールの回路図である。
【図4】
ケースを外した半導体モジュールの平面図である。
【図5】
制御端子の側面図である。
【図6】
ガイドブロックの斜視図である。
【図7】
制御端子およびガイドブロックの嵌合を説明するための図である。
【図8】
第1半導体モジュールの部分拡大断面図である。
【図9】
図8中のB-B線断面図である。
【図10】
第2半導体モジュールの部分拡大断面図である。
【図11】
図10中のB-B線断面図である。
【図12】
半導体モジュールの応用例を示す断面図である。
【図13】
半導体モジュールと複数のバスバーと基板とヒートシンクとの配置を説明するための平面図である。
10…半導体モジュール、10A…半導体モジュール、11…積層板、12…制御端子ユニット、12A…制御端子ユニット、20…配線基板、30…半導体素子、30_1…半導体素子、30_2…半導体素子、40…ベース、41…取付孔、50…ケース、51…孔、52…孔、53…取付孔、54…面、55…面、60…ナットケース、61…ナット、70…主端子、70_1…主端子、70_2…主端子、70_3…主端子、71…電極部、72…フレーム部、73…孔、80…制御端子、80_1…制御端子、80_2…制御端子、80_3…制御端子、80_4…制御端子、81…端子ピン部、82…フレーム部、82a…第1部分、82a1…接合部、82b…第2部分、82b1…部分(第1形状部)、82c…第3部分、82c1…突出部、82c2…突出部、82c3…部分(第1形状部)、90…ガイドブロック、90A…ガイドブロック、91…ガイドピン部、91a…軸部、91b…テーパー部、92…支持部、92A…支持部、92a…柱部、92b…幅広部、92c…接続部、92d…スリット(第2形状部)、92d1…凹部、92e…スリット(第2形状部)、92f…段差部、92g…接合部、92h…接合部、110…バスバー、120…基板、121…孔、122…孔、130…ヒートシンク、131…ネジ孔、BD…境界、D1…距離、D2…距離、SC1…ネジ、SC2…ネジ、d1…隙間、d2…隙間。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録