特許7920725IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特許7920725

技術分野

この発明は、炭化珪素半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、上述した従来の炭化珪素半導体装置１１０（図８～１１参照）では、ボディダイオードが導通（順方向通電）すると、オン電圧Ｖｏｎの増加や順方向電圧Ｖｆの増加などのいわゆるバイポーラ劣化（ボディダイオードによる順方向通電劣化）が起きる。その理由は、ボディダイオードの導通により、炭化珪素を半導体材料とする半導体基板１００内の基底面転位（ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）が成長して、積層欠陥（ＳＦ：Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）となることで、導通損失が大きくなるからである。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板に、活性領域が設けられている。前記半導体基板の内部に、第１導電型の第１半導体領域が設けられている。前記活性領域において前記半導体基板の第１主面と前記第１半導体領域との間に、第２導電型の第２半導体領域が設けられている。前記第１主面と前記第２半導体領域との間に、第１・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明にかかる炭化珪素半導体装置によれば、バイポーラ劣化を抑制することができるという効果を奏する。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施の形態にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図2】 図１の切断線Ａ－Ａ’における断面構造を示す断面図である。
【図3】 図１の切断線Ｂ－Ｂ’における断面構造を示す断面図である。
【図4】 図１の切断線Ｃ－Ｃ’における断面構造を示す断面図である。
【図5】 図１の一部のレイアウト例を拡大して示す平面図である。
【図6】 図１の一部のレイアウト例を拡大して示す平面図である。
【図7A】 実験例の各試料のｐ++型コンタクト領域のレイアウトを示す図表である。
【図7B】 実験例の各試料の検証結果を示す図表である。
【図8】 従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図9】 図８の一部を拡大して示す平面図である。
【図10】 図８の一部を拡大して示す平面図である。
【図11】 図８の一部を拡大して示す平面図である。

代表図 図1本件の代表的な図

１ ｎ+型ドレイン領域 ２ ｎ-型ドリフト領域 ３ ｎ型ＪＦＥＴ領域 ３ａ ｎ型電流拡散領域 ４ ｐ型ベース領域 ５ ｎ+型ソース領域 ６ ｐ++型コンタクト領域 ７ ゲートトレンチ ８ ゲート絶縁膜 ９ ゲート電極 １０ 炭化珪素半導体装置 １１ 層間絶縁膜 １１ａ，１１ｂ コンタクトホール １２ ソース電極 １３ ドレイン電極 １４ ゲートパッド ２１，２２，４１ ｐ+型領域 ３０ 半導体基板 ３１ ｎ+型出発基板 ３２ ｎ-型エピタキシャル層 ３３ ｐ型エピタキシャル層 ３４ ｐｎ接合（主接合） ４０ ｐ型外周領域 ４２ ｐ型ベース延在部 ４３ ｐ++型外周コンタクト領域 ４３ａ ｐ++型外周コンタクト領域のコーナー ４４ ｐ++型領域 ４５ フィールド酸化膜 ４６ ゲートポリシリコン配線層 ４７ ゲート金属配線層 ４８ 耐圧構造のｐ型領域 ５１ 活性領域 ５１ａ 活性領域のコーナー ５２ エッジ終端領域 Ｘ 半導体基板のおもて面に平行な第１方向 Ｙ 半導体基板のおもて面に平行でかつ第１方向と直交する第２方向 Ｚ 深さ方向 ｘ１ 第１方向にｐ++型コンタクト領域からｐ++型外周コンタクト領域までの最短距離 ｘ２ 第１方向にｐ++型コンタクト領域からゲートパッド直下のｐ++型領域までの最短距離

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.