特許7928630IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特許7928630

技術分野

この発明は、半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

従来、エッジ終端領域における半導体基板上の保護絶縁膜に蓄積される正（プラス）電荷量および負（マイナス）電荷量の各許容限界値に基づいて耐圧構造およびチャネルストッパー構造が設計されるが、特許文献１～４では、マイナス電荷の悪影響によりエッジ終端領域の耐圧が著しく低下する虞がある。特許文献５には、チャネルストッパー電極を備えたチャネルストッパー構造について開示されていない。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体基板に、活性領域と、前記活性領域の周囲を囲む終端領域と、が設けられている。前記活性領域から前記終端領域にわたって前記半導体基板の内部に、第１導電型の第１半導体領域が設けられている。前記活性領域において前記半導体基板のおもて面と前記第１半導体領域との間に、第２導電型の第２半導体領域が設けられ・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明にかかる半導体装置によれば、所定耐圧を安定して確保することができるという効果を奏する。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図１は、実施の形態にかかる半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図2】 図２は、図１の矩形枠Ａで囲む部分を拡大して示す平面図である。
【図3】 図３は、実施の形態にかかる半導体装置の構造を示す断面図である。
【図4】 図４は、実施の形態にかかる半導体装置の構造の別例を示す断面図である。
【図5】 図５は、実施の形態にかかる半導体装置の構造の別例を示す断面図である。
【図6】 図６は、図３～５の活性領域を拡大して示す断面図である。
【図7】 図７は、図３～５の活性領域を拡大して示す断面図である。
【図8】 図８は、参考例の半導体装置のエッジ終端領域の構造を示す断面図である。

代表図 図1本件の代表的な図

１，１０１ 活性領域 ２，１０２ エッジ終端領域 ３，１０３ ゲートランナー部 ４，１０４ 耐圧構造部 ５，１０５ チャネルストッパー部 ６，１０６ 半導体基板 １０，１１０ 半導体装置 １１，１１１ ｎ-型ドリフト領域 １１ａ ＣＳ領域 １２ ｐ型ベース領域 １３ ｎ+型エミッタ領域 １４ ｐ+型コンタクト領域 １５ トレンチ １６ ゲート絶縁膜 １７ ゲート電極 １８ ｎ型ＦＳ領域 １９ ｎ+型コレクタ領域 ２０ ＭＯＳゲート ２１，１２１ 層間絶縁膜 ２１ａ～２１ｅ，１２１ａ～１２１ｅ コンタクトホール ２２ エミッタ電極 ２３，１２３ 表面保護膜 ２４ コレクタ電極 ３０，１３０ ゲートランナー ３１，１３１ ｐ型ウェル領域 ３２ 外周ｐ+型コンタクト領域 ３３，１３３ 絶縁層 ３４，１３４ ゲートポリシリコン配線層 ３５，１３５ ゲート金属配線層 ４０，１４０ 耐圧構造 ４１，１４１ ＦＬＲ ４２，１４２ ＦＰ ４２ｂ 最外周のＦＰの外側端部 ５０，１５０ チャネルストッパー構造 ５１，１５１ ｐ型チャネルストッパー領域 ５２，１５２ チャネルストッパー電極 ５２ａ，１５２ａ チャネルストッパー電極の内側端部 ５３ ｎ+型チャネルストッパー領域 ５３－１ ｎ+型チャネルストッパー領域の内側部分 ５３－２ ｎ+型チャネルストッパー領域の外側部分 ５３ａ ｎ+型チャネルストッパー領域の内側端部 ｄ１ ＦＬＲの深さ（下面の深さ位置） ｄ２ ｎ+型チャネルストッパー領域の深さ（下面の深さ位置） Ｌ１ チャネルストッパー電極と、最外周のＦＰおよび最外周のＦＬＲのうち最も外側で終端するものと、の間の間隔 Ｌ２ ｎ+型チャネルストッパー領域の内側部分５３－１の幅 Ｘ 半導体基板のおもて面に平行な第１方向 Ｙ 半導体基板のおもて面に平行でかつ第１方向と直交する第２方向 Ｚ 深さ方向

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.