特許 7928646出願番号 特願 2025-560865
炭化珪素基体、炭化珪素基体の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
公報発行日 2026年10月2
公報URL https://ipforce.jp/patent-jp-P_B1-7928646 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
この開示は、炭化珪素基体、炭化珪素基体の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
発明が解決しようとする課題[発明の詳細な説明]から抜粋
特許文献１では、少数キャリアのライフタイムキラーとなる不純物をＳｉＣ半導体本体に高密度に導入するほど、またはＳｉＣ半導体本体の第１の表面から深く導入するほど、当該不純物を高ドーズ量かつ高加速エネルギーでイオン注入する必要があるため、製造コストが高くなる。非特許文献１では、ＳｉＣエピタキシャル層内にすでに存在する基底面転位（ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）からの積層欠陥（ＳＦ：Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）の拡張は抑制されるが、エピタキシャル成長時にＳｉＣ出発基板内からエピタキシャル層にＢＰＤが伝搬されることを抑制することができない。
課題を解決するための手段[発明の詳細な説明]から抜粋
この開示の一態様にかかる炭化珪素基体は、以下の通りである。炭化珪素からなる半導体基板のおもて面に、前記半導体基板よりも不純物濃度の低いエピタキシャル層が設けられている。前記半導体基板の内部に、前記エピタキシャル層に接して、点欠陥を相対的に多く含む結晶欠陥導入領域が設けられている。前記結晶欠陥導入領域は、前記半導体基板のおもて面から所定深さを有する。
発明の効果[発明の詳細な説明]から抜粋
本開示にかかる炭化珪素基体、炭化珪素基体の製造方法、炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、出発基板内のＢＰＤの伝搬を抑制することができるという効果を奏する。
この特許の権利範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
図１は、実施の形態にかかる炭化珪素半導体装置に用いる炭化珪素基体の構造例を示す断面図である（その１）。
【図2】
図２は、実施の形態にかかる炭化珪素半導体装置に用いる炭化珪素基体の構造例を示す断面図である（その２）。
【図3】
図３は、実施の形態にかかる炭化珪素半導体装置に用いる炭化珪素基体の製造途中の状態を模式的に示す断面図である（その１）。
【図4】
図４は、実施の形態にかかる炭化珪素半導体装置に用いる炭化珪素基体の製造途中の状態を模式的に示す断面図である（その２）。
【図5】
図５は、実施の形態にかかる炭化珪素半導体装置に用いる炭化珪素基体の製造途中の状態の別例を模式的に示す断面図である。
【図6】
図６は、実施の形態にかかる炭化珪素半導体装置に用いる炭化珪素基体の製造時のＢＰＤ－ＴＥＤ変換の原理を模式的に示す説明図である。
【図7】
図７は、実施の形態にかかる炭化珪素半導体装置の構造例を示す断面図である。
【図8】
図８は、参考例の炭化珪素半導体装置に用いる炭化珪素基体の構造例を示す断面図である（その１）。
【図9】
図９は、参考例の炭化珪素半導体装置に用いる炭化珪素基体の構造例を示す断面図である（その２）。
【図10】
図１０は、参考例の炭化珪素半導体装置に用いる炭化珪素基体の構造例を示す断面図である（その３）。
【図11】
図１１は、参考例のＳｉＣ基板上にエピタキシャル成長させたエピタキシャル層にＳｉＣ基板内のＢＰＤが伝搬する原理を模式的に示す説明図である。
【図12】
図１２は、バッファ層およびドリフト層となるエピタキシャル層をエピタキシャル成長させる際の一般的な温度プロファイルを示すグラフである。
【図13】
図１３は、実験により得られたアニール時間と炭化珪素基体内の貫通ＢＰＤの総数との関係を示すグラフである。
【図14】
図１４は、炭化珪素基体面内の貫通ＢＰＤ増加箇所の温度分布を模式的に示す上面図である。
【図15】
図１５は、図１４の炭化珪素基体面内のエピタキシャル成長炉内でのせん断応力分布を示す特性図である。
代表図 図1本件の代表的な図
１，８１，１０１ 出発基板
１ａ，１０１ａ 出発基板のおもて面
２，１０２ ドリフト層
１０，２０，８０，１００，１１０，１２０ ＳｉＣ基体
１１，２１，１１１，１２１ バッファ層
１２，１１２ 出発基板とバッファ層との界面
４０，８２～８４，１４０ エピタキシャル層
４１ 結晶欠陥導入領域
４２ 点欠陥
６０ 炭化珪素半導体装置
６１ ｎ++型ドレイン領域
６２ ｎ+型バッファ領域
６３ ｎ-型ドリフト領域
６４ ｐ型ベース領域
６５ ｎ+型ソース領域
６６ ｐ++型コンタクト領域
６７ トレンチ
６８ ゲート絶縁膜
６９ ゲート電極
７１，７２ ｐ+型領域
７３ ｎ型電流拡散領域
７４ 層間絶縁膜
７５ ソース電極
７６ ドレイン電極
Ｆdefect，Ｆepi，Ｆthermal 応力
Ｓｉ（ｇ），Ｃ（ｇ） ショックレー部分転位
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります