【図1A】
本発明の1または複数の態様を組み込んで使用するためのコンピューティング環境の一例を示している。
【図1B】
本発明の1または複数の態様による、図1Aのプロセッサのさらなる詳細を示す図である。
【図2A】
本発明の1または複数の態様による、ニューラルネットワーク処理支援命令に関連する処理の一例を示す図である。
【図2B】
本発明の1または複数の態様による、演算のシーケンスをニューラルネットワーク処理支援命令の1つの関数に組み込む一例を示す図である。
【図2C】
本発明の1または複数の態様による、演算のシーケンスをニューラルネットワーク処理支援命令の1つの関数に組み込む別の例を示す図である。
【図3A】
本発明の1または複数の態様による、ニューラルネットワーク処理支援命令のフォーマットの一例を示す図である。
【図3B】
本発明の1または複数の態様による、ニューラルネットワーク処理支援命令によって使用される汎用レジスタの一例を示す図である。
【図3C】
本発明の1または複数の態様による、ニューラルネットワーク処理支援命令によってサポートされるファンクションコードの例を示す図である。
【図3D】
本発明の1または複数の態様による、ニューラルネットワーク処理支援命令によって使用される別の汎用レジスタの一例を示す図である。
【図3E】
本発明の1または複数の態様による、ニューラルネットワーク処理支援命令のクエリ関数によって使用されるパラメータブロックの一例を示す図である。
【図3F】
本発明の1または複数の態様による、ニューラルネットワーク処理支援命令の1または複数の非クエリ関数によって使用されるパラメータブロックの一例を示す図である。
【図3G】
本発明の1または複数の態様による、ニューラルネットワーク処理支援命令によって使用されるテンソル記述子の一例を示す。
【図4】
本発明の1または複数の態様による、ニューラルネットワーク処理(NNP)データ型1データ型のフォーマットの一例を示す図である。
【図5】
(A)~(C)は、本発明の1または複数の態様による、ニューラルネットワーク処理支援命令によって使用される入力データレイアウトの例を示す図である。
【図6】
(A)~(C)は、本発明の1または複数の態様による、図5(A)~(C)の入力データレイアウトに対応する出力例を示す図である。
【図7A】
本発明の1または複数の態様による、コンピューティング環境内の処理を容易にする一例を示す図である。
【図7B】
本発明の1または複数の態様による、コンピューティング環境内の処理を容易にする一例を示す図である。
【図8A】
本発明の1または複数の態様を組み込んで使用するコンピューティング環境の別の例を示している。
【図8B】
本発明の1または複数の態様による、図8Aのメモリのさらなる詳細の一例を示す図である。
【図8C】
本発明の1または複数の態様による、図8Aのメモリのさらなる詳細の別の例を示す図である。
【図9A】
本発明の1または複数の態様を組み込んで使用するコンピューティング環境のさらに別の例を示している。
【図9B】
本発明の1または複数の態様による、図9Aのメモリのさらなる詳細を示す図である。
【図10】
本発明の1または複数の態様による、クラウドコンピューティング環境の一実施形態を示す。
【図11】
本発明の1または複数の態様による、抽象化モデルレイヤの一例を示す図である。