特許7930925IP Force 特許公報全文掲載

技術分野

半導体装置の製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ゲートドレイン間電荷量のばらつきを低減できる半導体装置の製造方法を提供する。

課題を解決するための手段[発明の詳細な説明]から抜粋

実施形態によれば、半導体装置の製造方法は、第1面と、第1方向において前記第1面の反対側に位置する第2面とを有する半導体層の前記第1面から前記第1方向に延びる第1トレンチと、前記第1方向に直交する第2方向において前記第1トレンチに隣接する前記半導体層のメサ部と、を形成する工程と、前記第1トレンチ内に、絶縁部材を形成する工程と、前記絶縁部材に、ドライエッチングにより第2トレンチを形成する工程であ・・・ 続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施形態の半導体装置の模式断面図である。
【図2】 ゲート電極の第1角部の位置のばらつきに対するQgdのばらつきの感度をシミュレーションした結果を示すグラフ図である。
【図3】 実施形態の半導体装置の製造方法を示す模式断面図である。
【図4】 実施形態の半導体装置の製造方法を示す模式断面図である。
【図5】 実施形態の半導体装置の製造方法を示す模式断面図である。
【図6】 実施形態の半導体装置の製造方法を示す模式断面図である。
【図7】 実施形態の半導体装置の製造方法を示す模式断面図である。
【図8】 実施形態の半導体装置の製造方法を示す模式断面図である。
【図9】 実施形態の半導体装置の製造方法を示す模式断面図である。

代表図 図1本件の代表的な図

10…半導体層、10A…第1面、10B…第2面、11…第1半導体部、12…第2半導体部、13…第3半導体部、14…第4半導体部、21…第1電極、22…第2電極、30…ゲート電極、31…第1側面部、32…第2側面部、33…底部、40…絶縁部材、41…第1絶縁部、42…第2絶縁部、43…第3絶縁部、44…第4絶縁部、50…導電部材、100…トレンチ構造部、C1…第1角部、C2…第2角部、C3…第3角部、C4…第4角部、L1…第1直線、L2…第2直線、L3…第3直線、L4…第4直線、T1…第1トレンチ、T2…第2トレンチ、T2a…第1側壁、T2b…第2側壁、T2c…底壁

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります