特許7930932IP Force 特許公報全文掲載

技術分野

本明細書が開示する技術は、半導体装置とその製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

スクライブアンドブレイク工法では、分割部材を押し当てて半導体ウェハを分割するときに、チップの一部が欠けるチッピングという現象が発生してしまうことがある。本明細書では、チッピングが発生しにくい構造を備えた半導体装置、及び、チッピングの発生が抑えられる半導体装置の製造方法を提供する。

課題を解決するための手段[発明の詳細な説明]から抜粋

本明細書が開示する半導体装置(1)は、第1主面(2a)と、前記第1主面に対向する第2主面(2b)と、前記第1主面と前記第2主面の間を延びている側面(3a,3b,3c,3d)と、を有している半導体基板(2)であって、前記側面が、前記第1主面及び前記第2主面に平行な第1方向において対向する第1側面(3a)及び第2側面(3b)と、前記第1主面及び前記第2主面に平行であって前記第1方向に直交する第2・・・ 続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 半導体ウェハのレイアウトを模式的に表す平面図。
【図2】 (A)x軸方向に隣接する素子領域を含む断面図であって、パターン構造を模式的に示す断面図。(B)y軸方向に隣接する素子領域を含む断面図であって、パターン構造を模式的に示す断面図。
【図3】 4つの素子領域のレイアウトを模式的に表す拡大平面図。
【図4】 個片化された半導体装置のレイアウトを模式的に表す平面図。
【図5】 個片化された半導体装置のレイアウトを模式的に表す平面図。
【図6】 保護テープ貼付工程を説明するための図。
【図7】 クラック形成工程を説明するための図。
【図8】 分割工程を説明するための図。
【図9】 分割工程を説明するための図。
【図10】 分割工程を説明するための図。
【図11】 比較例の分割工程を説明するための図。

代表図 図1本件の代表的な図

1:半導体装置、 2:半導体基板、半導体ウェハ、 3:素子領域、 4:分割予定線、 6:パターン構造、 12x:第1スクライブライン、 12y:第2スクライブライン、 D1:第1所定距離、 D2:第2所定距離、 W1,W2:スクライブライン幅

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります