ホーム > 特許ランキング > 株式会社半導体エネルギー研究所 > 特許7931222
2026年 特許公開件数ランキング 10位 1,009件(※)
2026年 特許取得件数ランキング 18位 764件(※)
公報発行日 2026年10月6
公報URL https://ipforce.jp/patent-jp-P_B1-7931222 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
本発明の一態様により、酸化物半導体膜を有するトランジスタにおいて、電気特性の変
動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により
、2つのゲート電極を有するデュアルゲート構造のトランジスタにおいて、一方のゲート
電極と他方のゲート電極との接続抵抗を低減させ、安定した電気特性を有する半導体装置
を提供することができる。または、本発明の一態様により、消費電力が低減された半導体
装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供
することができる。または、本発明の一態様により、新規な表示装置を提供することがで
きる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
知財ポータルサイト IP Force にログインして確認する (無料)
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります