特許7932086IP Force 特許公報全文掲載

技術分野

窒化物半導体装置及び窒化物半導体装置の製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

窒化物半導体装置において、高濃度で、濃度のばらつきが小さいP型領域を実現することが望まれている。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決するために、本発明の一態様に係る窒化物半導体装置は、窒化物半導体と、前記窒化物半導体に設けられたP型領域と、を備える。前記P型領域におけるアクセプタ元素の濃度は5×1018cm-3以上1×1021cm-3以下である。前記P型領域には、(0001)面に平行で、[1-100]方向の長さが2nm以上の積層欠陥が、1×1015cm-3以上1×1019cm-3以下の密度で存在する。

発明の効果[発明の詳細な説明]から抜粋

本発明の一態様によれば、高濃度で、濃度のばらつきが小さいP型領域を実現可能な窒化物半導体装置及び窒化物半導体装置の製造方法を提供することができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図1は、本開示の実施形態1に係るGaN半導体装置の構成例を示す平面図である。
【図2】 図2は、本開示の実施形態1に係るGaN半導体装置の構成例を示す断面図である。
【図3】 図3は、本開示の実施形態1に係る縦型MOSFETの繰り返しの単位構造を拡大して示す断面図である。
【図4A】 図4Aは、本開示の実施形態1に係る縦型MOSFETの製造方法を工程順に示す断面図である。
【図4B】 図4Bは、本開示の実施形態1に係る縦型MOSFETの製造方法を工程順に示す断面図である。
【図4C】 図4Cは、本開示の実施形態1に係る縦型MOSFETの製造方法を工程順に示す断面図である。
【図4D】 図4Dは、本開示の実施形態1に係る縦型MOSFETの製造方法を工程順に示す断面図である。
【図4E】 図4Eは、本開示の実施形態1に係る縦型MOSFETの製造方法を工程順に示す断面図である。
【図4F】 図4Fは、本開示の実施形態1に係る縦型MOSFETの製造方法を工程順に示す断面図である。
【図5】 図5は、GaNにMgとNを連続注入する場合に、GaN結晶に生じる空孔及び格子間原子を模式的に示す図である。
【図6】 図6は、GaNにMgのみを注入する場合に、GaN結晶に生じる空孔及び格子間原子を模式的に示す図である。
【図7】 図7は、本開示の実施例に係るGaN基板に生じた積層欠陥を示すSTEM像(広範囲図)である。
【図8】 図8は、本開示の実施例に係るGaN基板に生じた積層欠陥を示すSTEM像(拡大図)である。
【図9】 図9は、図8に示す積層欠陥のフーリエフィルター像である。
【図10】 図10は、本開示の実施例に係るGaN基板のMg偏析の分析結果を示す3DAP図である。
【図11】 図11は、図10に示す3DAP像から算出されたMg濃度の深さプロファイルを示すグラフである。
【図12】 図12は、本開示の実施例に係るGaN基板と比較例に係るGaN基板について、SIMSで得られたMg濃度の深さプロファイルを示すグラフである。
【図13】 図13は、本開示の実施例に係るGaN基板であって、積層欠陥密度の導出に用いたLAADF-STEM像である。
【図14】 図14は、本開示の実施形態2に係る縦型MOSFETの構成を示す断面図である。
【図15】 図15は、本開示の実施形態3に係る縦型MOSFETの構成例を示す断面図である。

代表図 図1本件の代表的な図

1、1A、1B 縦型MOSFET 10 GaN基板 10a 表面 10b 裏面 22 ドリフト領域 23 ウェル領域 23´ ウェル形成領域 25 コンタクト領域 25´ コンタクト形成領域 26 ソース領域 26´ ソース形成領域 31 保護膜 42 ゲート絶縁膜 44 ゲート電極 54 ソース電極 56 ドレイン電極 100 GaN半導体装置 110 活性領域 112 ゲートパッド 114 ソースパッド 130 エッジ終端領域 221 上部領域(JFET領域) 222 下部領域 231 チャネル領域 cd ドープ領域 D ドレイン端子 G ゲート端子 Gai 格子間Ga H トレンチ M1、M2、M3 マスク Mgi 格子間Mg Ni 格子間N S ソース端子 SF 積層欠陥 ucd 非ドープ領域 VGa Ga空孔 VN N空孔

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります