特許7932667IP Force 特許公報全文掲載

ホーム > 特許ランキング > パナソニックＩＰマネジメント株式会社 > 特許7932667

技術分野

基板処理方法、プログラム、および制御装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ところで、上述のようにして電子部品を実装する場合、電子部品が正常に実装されない場合がある。電子部品が正常に実装されなかった基板は不良品となり、それにより実装基板（電子部品が実装された基板をいう。以下、同様）の歩留りが低下してしまう。このような状況において、実装基板の良品率を高めることを目的の１つとする。

課題を解決するための手段[発明の詳細な説明]から抜粋

本開示に係る一局面は、基板処理方法に関する。当該基板処理方法は、基板のランドに半田ペーストを配置する第１配置工程と、前記半田ペーストの配置状態を検査する第１検査工程と、前記半田ペーストを溶融および固化させて前記ランドに半田のプリコート部を形成するプリコート工程と、前記プリコート部の形成状態を検査する第２検査工程と、前記プリコート部にフラックスを配置する第２配置工程と、前記フラックスの配置状態・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本開示によれば、実装基板の良品率を高めることができる。

本発明の新規な特徴を添付の請求の範囲に記述するが、本発明は、構成および内容の両方に関し、本願の他の目的および特徴と併せ、図面を照合した以下の詳細な説明によりさらによく理解されるであろう。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本開示に係る基板処理装置の一例の構成を示すブロック図である。
【図2】 本開示に係る基板処理方法の一例を示すフローチャートである。
【図3】 第１検査工程の一例を示すフローチャートである。
【図4】 第２検査工程の一例を示すフローチャートである。
【図5】 第３検査工程の一例を示すフローチャートである。
【図6】 第４検査工程の一例を示すフローチャートである。

代表図 図1本件の代表的な図

１０：基板処理装置 １１：制御装置 １１ａ：演算部 １１ｂ：記憶部 １２：半田ペースト供給装置 １３：半田ペースト検査装置 １４：プリコート形成装置 １５：プリコート検査装置 １６：フラックス供給装置 １７：フラックス検査装置 １８：電子部品搭載装置 １９：搭載状態検査装置 ２１：リフロー装置 ２２：実装基板検査装置 ＳＴ１：第１配置工程 ＳＴ２：第１検査工程 ＳＴ３：プリコート工程 ＳＴ４：第２検査工程 ＳＴ５：平坦化工程 ＳＴ６：第２配置工程 ＳＴ７：第３検査工程 ＳＴ８：第４検査工程 ＳＴ９：搭載工程 ＳＴ１０：第５検査工程 ＳＴ１１：リフロー工程 ＳＴ１２：第６検査工程

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.