(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-01-17
(54)【発明の名称】ハーフブリッジコンバータのパワー半導体を保護するシステム及び方法
(51)【国際特許分類】
H02M 1/08 20060101AFI20220107BHJP
H02M 1/00 20070101ALI20220107BHJP
【FI】
H02M1/08 A
H02M1/00 H
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2021523332
(86)(22)【出願日】2019-11-14
(85)【翻訳文提出日】2021-04-27
(86)【国際出願番号】 JP2019045522
(87)【国際公開番号】W WO2020161986
(87)【国際公開日】2020-08-13
(32)【優先日】2019-02-07
(33)【優先権主張国・地域又は機関】EP
(81)【指定国・地域】
(71)【出願人】
【識別番号】503163527
【氏名又は名称】ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ
【氏名又は名称原語表記】MITSUBISHI ELECTRIC R&D CENTRE EUROPE B.V.
【住所又は居所原語表記】Capronilaan 46, 1119 NS Schiphol Rijk, The Netherlands
(74)【代理人】
【識別番号】100110423
【氏名又は名称】曾我 道治
(74)【代理人】
【識別番号】100111648
【氏名又は名称】梶並 順
(74)【代理人】
【識別番号】100122437
【氏名又は名称】大宅 一宏
(74)【代理人】
【識別番号】100147566
【氏名又は名称】上田 俊一
(74)【代理人】
【識別番号】100161171
【氏名又は名称】吉田 潤一郎
(72)【発明者】
【氏名】モラン、ジュリアン
(72)【発明者】
【氏名】モロヴ、ステファン
【テーマコード(参考)】
5H740
【Fターム(参考)】
5H740BA12
5H740BB08
5H740BC01
5H740BC02
5H740JA01
5H740JB01
5H740KK01
5H740MM11
(57)【要約】
本発明は、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムに関し、第1のパワー半導体のドレインは正電源に接続され、第1のパワー半導体のソースは第2のパワー半導体の負荷及びドレインに接続され、第2のパワー半導体のソースは負電源に接続される。本発明によれば、第1のパワー半導体を流れる電流は、第1の電流微分検知手段及び第2の電流微分検知手段によって検知され、第2の半導体を流れる電流は、第3の電流微分検知手段及び第4の電流微分検知手段によって検知され、第1のパワー半導体を流れる電流が増加すると、第1の電流微分検知手段は正電圧を提供し、第2の電流微分検知手段は逆の負電圧を提供し、第2のパワー半導体を流れる電流が増加すると、第3の電流微分検知手段は正電圧を提供し、第4の電流微分検知手段は逆電圧を提供し、システムは、第1の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に第1のパワー半導体のゲート上の電圧を下げ、第2の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に第2のパワー半導体のゲート上の電圧を下げる。
【特許請求の範囲】
【請求項1】
第1のパワー半導体のドレインが正電源に接続され、前記第1のパワー半導体のソースが負荷及び第2のパワー半導体のドレインに接続され、前記第2のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムであって、
前記第1のパワー半導体を流れる電流は、第1の電流微分検知手段及び第2の電流微分検知手段によって検知され、前記第2のパワー半導体を流れる電流は、第3の電流微分検知手段及び第4の電流微分検知手段によって検知され、前記第1の電流微分検知手段は、前記第1のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第2の電流微分検知手段は、前記第1のパワー半導体を流れる電流が増加すると負電圧を提供し、前記第3の電流微分検知手段は、前記第2のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第4の電流微分検知手段は、前記第2のパワー半導体を流れる電流が増加すると負電圧を提供することと、前記システムは、
前記第1の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に前記第1のパワー半導体のゲートの電圧を下げる手段と、
前記第2の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に前記第2のパワー半導体のゲートの電圧を下げる手段と、
を備えることと、を特徴とする、システム。
【請求項2】
各電流微分検知手段について、前記電流微分検知手段によって提供される電圧をフィルタリングするフィルタを更に備えることを特徴とする、請求項1に記載のシステム。
【請求項3】
各電流微分検知手段について、フィルタリングされた前記電流微分検知手段によって提供される電圧を増幅する増幅器を更に備えることを特徴とする、請求項2に記載のシステム。
【請求項4】
フィルタリングされた前記第1の電流微分検知手段によって提供される電圧を増幅する前記増幅器は、第1のトランジスタ及び第1の抵抗器からなり、前記第1のトランジスタのコレクタは前記第1のパワー半導体のゲートに接続され、前記第1のトランジスタのエミッタは前記第1の抵抗器の第1の端子に接続され、
フィルタリングされた前記第3の電流微分検知手段によって提供される電圧を増幅する前記増幅器は、第2のトランジスタ及び第2の抵抗器からなり、前記第2のトランジスタのコレクタは前記第1の抵抗器の第2の端子に接続され、前記第2のトランジスタのエミッタは前記第2の抵抗器の第1の端子に接続され、
前記第2の抵抗器の第2の端子は第1の負電圧源に接続されることを特徴とする、請求項3に記載のシステム。
【請求項5】
前記第1の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に前記第1のパワー半導体のゲートに対する信号の提供を中断する手段を更に備え、
前記第1のパワー半導体のゲートに対する信号の提供を中断する手段は、第3の抵抗器と、出力が前記第1のパワー半導体のゲートドライバに接続される第1の比較器と、前記第2の抵抗器の第2の端子を前記第1の負電圧源に接続する第3の抵抗器とを備えることを特徴とする、請求項4に記載のシステム。
【請求項6】
フィルタリングされた前記第2の電流微分検知手段によって提供される電圧を増幅する前記増幅器は、第3のトランジスタ及び第4の抵抗器からなり、前記第3のトランジスタのコレクタは前記第2のパワー半導体の前記ゲートに接続され、前記第3のトランジスタのエミッタは前記第4の抵抗器の第1の端子に接続され、
フィルタリングされた前記第3の電流微分検知手段によって提供される電圧を増幅する前記増幅器は、第4のトランジスタ及び第5の抵抗器からなり、前記第4のトランジスタのコレクタは前記第4の抵抗器の第2の端子に接続され、前記第4のトランジスタのエミッタは前記第5の抵抗器の第1の端子に接続され、
前記第5の抵抗器の第2の端子は第2の負電圧源にリンクされることを特徴とする、請求項5に記載のシステム。
【請求項7】
前記第2の電流微分検知手段及び第4の電流微分検知手段が同じ符号の電圧を提供する場合に前記第2のパワー半導体のゲートに対する信号の提供を中断する手段を更に備え、
前記第2のパワー半導体のゲートに対する信号の提供を中断する手段は、第6の抵抗器と、出力が前記第1のパワー半導体のゲートドライバに接続される比較器と、前記第2の抵抗器の第2の端子を第2の負電圧源に接続する抵抗器とを備えることを特徴とする、請求項5に記載のシステム。
【請求項8】
前記パワー半導体のゲートに対する信号の提供を中断する手段は、前記比較器のローからハイへの移行を記憶するメモリを更に備えることを特徴とする、請求項7に記載のシステム。
【請求項9】
前記各電流微分検知手段はロゴスキーコイルであることを特徴とする、請求項1~8のいずれか一項に記載のシステム。
【請求項10】
第1のパワー半導体のドレインが正電源に接続され、前記第1のパワー半導体のソースが負荷及び第2のパワー半導体のドレインに接続され、前記第2のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護する方法であって、
前記第1のパワー半導体を流れる電流は、第1の電流微分検知手段及び第2の電流微分検知手段によって検知され、前記第2のパワー半導体を流れる電流は、第3の電流微分検知手段及び第4の電流微分検知手段によって検知され、前記第1の電流微分検知手段は、前記第1のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第2の電流微分検知手段は、前記第1のパワー半導体を流れる電流が増加すると負電圧を提供し、前記第3の電流微分検知手段は、前記第2のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第4の電流微分検知手段は、前記第2のパワー半導体を流れる電流が増加すると負電圧を提供することと、前記方法は、
前記第1の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に前記第1のパワー半導体のゲート上の電圧を下げるステップと、
前記第2の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に前記第2のパワー半導体のゲート上の電圧を下げるステップと、
を含むことと、を特徴とする、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、包括的に、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護する方法及びシステムに関する。
【背景技術】
【0002】
今日では、電力変換装置のスイッチング周波数が増加している。GaN及びSiC半導体等のワイドバンドギャップ半導体デバイスは、従来技術よりも高速のスイッチング性能を提供する。
【0003】
ワイドバンドギャップ半導体パワーデバイスは、例えば、10V/nsを超える高速でスイッチングすることができる。これによって、スイッチング損失は低下し、より高いスイッチング周波数での使用が可能になる。
【0004】
電力変換装置の動作中には、多くの故障が電力変換装置で起こる可能性がある。これらの考えられるすべての故障の全ての中でも、短絡故障は主要な故障である。そこには破壊的な可能性があるため、短絡問題を見逃すことができず、注意して対処する必要がある。
【0005】
現在、シリコンパワートランジスタは、10分の1μ秒の間の短絡に耐えることができる。最近のシリコンカーバイド(SiC)又は窒化ガリウム(GaN)等のワイドバンドギャップデバイスの出現に伴い、短絡を考慮したこれらの新しいコンポーネントの頑健性が疑問視され調査されており、これらのデバイスの頑健性が著しく低下していると考えられている。短絡挙動に関わるメカニズムは十分には分かっていないが、電流密度の増加に伴うチップサイズの減少が、この頑健性の低下の理由の1つであると考えられている。
【0006】
ワイドバンドギャップ半導体は短絡に耐える能力が限られているため、短絡検出時間が極めて重要になる。現行のGaNデバイスでは、半導体の健全性を確保するため、短絡時間を200nsより短くしなければならない。この時間中に、短絡を確実に検出し、ラッチし、最後に、ゲートバッファ段によって停止しなければならない。ラッチ段及びバッファ段には伝播遅延がある。さらに、スプリアスの挙動を回避するために、何らかのフィルタリングが必要となる場合がある。短絡時間からこれらすべての遅延を減算すると、保護スキームの最小検出時間及び反応時間は、数十ナノ秒程度となる。
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、ハーフブリッジコンバータのパワー半導体の高速保護を可能にすることを目的としている。
【課題を解決するための手段】
【0008】
それゆえ、本発明は、第1のパワー半導体のドレインが正電源に接続され、第1のパワー半導体のソースが負荷及び第2のパワー半導体のドレインに接続され、第2のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムであって、第1のパワー半導体を流れる電流は、第1の電流微分検知手段及び第2の電流微分検知手段によって検知され、第2のパワー半導体を流れる電流は、第3の電流微分検知手段及び第4の電流微分検知手段によって検知され、第1の電流微分検知手段は、第1のパワー半導体を流れる電流が増加すると正電圧を提供し、第2の電流微分検知手段は、第1のパワー半導体を流れる電流が増加すると負電圧を提供し、第3の電流微分検知手段は、第2のパワー半導体を流れる電流が増加すると正電圧を提供し、第4の電流微分検知手段は、第2のパワー半導体を流れる電流が増加すると負電圧を提供することと、システムは、
第1の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に第1のパワー半導体のゲート上の電圧を下げる手段と、
第2の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に第2のパワー半導体のゲート上の電圧を下げる手段と、
を備えることと、を特徴とする、システムに関する。
【0009】
本発明はまた、第1のパワー半導体のドレインが正電源に接続され、第1のパワー半導体のソースが第2のパワー半導体の負荷及びドレインに接続され、第2のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護する方法であって、第1のパワー半導体を流れる電流は、第1の電流微分検知手段及び第2の電流微分検知手段によって検知され、第2のパワー半導体を流れる電流は、第3の電流微分検知手段及び第4の電流微分検知手段によって検知され、第1の電流微分検知手段は、第1のパワー半導体を流れる電流が増加すると正電圧を提供し、第2の電流微分検知手段は、第1のパワー半導体を流れる電流が増加すると負電圧を提供し、第3の電流微分検知手段は、第2のパワー半導体を流れる電流が増加すると正電圧を提供し、第4の電流微分検知手段は、第2のパワー半導体を流れる電流が増加すると負電圧を提供することと、方法は、
第1の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に第1のパワー半導体のゲート上の電圧を下げるステップと、
第2の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に第2のパワー半導体のゲート上の電圧を下げるステップと
を含むことと、を特徴とする、方法に関する。
【0010】
そのため、本発明では、ゲート電圧によって短絡事象中のスイッチの電流を直接制御する。短絡に対するスイッチの頑健性は短絡電流に関連するため、この制御により、短絡に耐えるスイッチの能力は向上する。
【0011】
特定の特徴によれば、システムは、各電流微分検知手段について、電流微分検知手段によって提供される電圧をフィルタリングするフィルタを更に備える。
【0012】
そのため、測定信号に結合した任意のスプリアスの電流微分又は寄生電圧は、フィルタによって排除されることになる。
【0013】
特定の特徴によれば、システムは、各電流微分検知手段について、電流微分検知手段によって提供されるフィルタリングされた電圧を増幅する増幅器を更に備える。
【0014】
そのため、電流微分検知手段からの測定信号は、センサに負荷をかけることなくゲート電圧を制御することができる。
【0015】
特定の特徴によれば、第1の電流微分検知手段によって提供されるフィルタリングされた信号を増幅する増幅器は、第1のトランジスタ及び第1の抵抗器からなり、第1のトランジスタのコレクタは第1のパワー半導体デバイスのゲートに接続され、第1のトランジスタのエミッタは第1の抵抗器の第1の端子に接続され、第3の電流微分検知手段によって提供されるフィルタリングされた信号を増幅する増幅器は、第2のトランジスタ及び第2の抵抗器からなり、第2のトランジスタのコレクタは第1の抵抗器の第2の端子に接続され、第2のトランジスタのエミッタは第2の抵抗器の第1の端子に接続され、第2の抵抗器の第2の端子は第1の負電圧源に接続される。
【0016】
そのため、2つのトランジスタの直列接続により、電流微分検知手段の両方の出力電圧が正であるときにのみ、増幅器段は作動する。
【0017】
特定の特徴によれば、システムは、第1の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に第1のパワー半導体のゲートに対する信号の提供を中断する手段を更に備え、第1のパワー半導体のゲートに対する信号の提供を中断する手段は、電流センサとして用いられる第3の抵抗器と、出力が第1のパワー半導体のゲートドライバの入力に接続される第1の比較器と、第2の抵抗器の第2の端子を負電圧源に接続する第3の抵抗器とを備える。
【0018】
そのため、増幅器の状態は、増幅器内の電流をモニタすることによってわかる。比較器の電圧基準は、短絡事象に対応する所与のレベルになるように調整される。
【0019】
特定の特徴によれば、第2の電流微分検知手段によって提供されるフィルタリングされた信号を増幅する増幅器は、第3のトランジスタ及び第4の抵抗器からなり、第1のトランジスタのコレクタは第2のパワー半導体デバイスのゲートに接続され、第3のトランジスタのエミッタは第4の抵抗器の第1の端子に接続され、第3の電流微分検知手段によって提供されるフィルタリングされた信号を増幅する増幅器は、第4のトランジスタ及び第5の抵抗器からなり、第4のトランジスタのコレクタは第4の抵抗器の第2の端子に接続され、第4のトランジスタのエミッタは第5の抵抗器の第1の端子に接続され、第5の抵抗器の第2の端子は第2の負電圧源にリンクされる。
【0020】
そのため、増幅器は、電流微分検知手段の両方の出力電圧が正であるときにのみ、アクティブになる。
【0021】
特定の特徴によれば、システムは、第2の電流微分検知手段及び第4の電流微分検知手段が同じ符号の電圧を提供する場合に第2のパワー半導体のゲートに対する信号の提供を中断する手段を更に備え、第2のパワー半導体のゲートに対する信号の提供を中断する手段は、第6の抵抗器と、出力が第1のパワー半導体のゲートドライバに接続される比較器と、第2の抵抗器の第2の端子を第2の負電圧源に接続する抵抗器とを備える。
【0022】
そのため、増幅器の状態は、増幅器内の電流をモニタすることによってわかる。比較器の電圧基準は、短絡事象に対応する所与のレベルになるように調整される。
【0023】
特定の特徴によれば、パワー半導体のゲートに対する信号の提供を中断する手段は、比較器がローからハイへ移行することを記憶するメモリを更に備える。
【0024】
そのため、ゲートドライバは将来のプロセスのために、短絡デフォルトをラッチアップする。ゲート電圧を下げる手段が短絡電流を制御するため、システムは、適切な処置をとるために任意の短絡事象を記憶する必要がある。
【0025】
特定の特徴によれば、電流微分検知手段はロゴスキーコイルである。
【0026】
そのため、電流微分は、手段によって直接検知され、増幅器段に入る前にいずれの前処理も必要とされない。
【0027】
本発明の特徴は、例示の実施形態の以下の説明を読むことによってより明らかになる。この説明は、添付図面に関して作成されたものである。
【図面の簡単な説明】
【0028】
【
図1】本発明を実装することができるハーフブリッジ構成のアーキテクチャの例を示す図である。
【
図2】本発明による短絡検出モジュールのアーキテクチャの例を示す図である。
【
図3】本発明で使用される電流微分検知手段の例を示す図である。
【
図4a】パワー半導体S1のゲート-ソース間電圧の時間的変動を示す図である。
【
図4b】パワー半導体S1のドレイン電流ID1の時間的変動、及びパワー半導体S2のドレイン電流ID2の時間的変動を示す図である。
【
図4c】第1の電流微分検知手段の出力RD11の時間的変動、及び第3の電流微分検知手段の出力RD13の時間的変動を示す図である。
【
図4d】抵抗器R14の電圧降下の時間的変動を示す図である。
【
図5】本発明に従って実行されるアルゴリズムを示す図である。
【発明を実施するための形態】
【0029】
図1は、本発明を実装することができるハーフブリッジ構成のアーキテクチャの例を示す。
【0030】
図1の例において、2つのゲートドライバGD1及びGD2は、それぞれの信号Com1及びCom2を使用して2つのパワー半導体S1及びS2のスイッチングをそれぞれ制御する。信号Com1及びCom2は、パワー半導体S1及びS2のゲートにそれぞれ印加される。
【0031】
すなわち、ゲートドライバGD1は、信号Com1を使用してパワー半導体スイッチS1のスイッチングを制御する。
【0032】
ゲートドライバGD2は、信号Com2を使用してパワー半導体スイッチS2のスイッチングを制御する。
【0033】
本発明は、パワー半導体S1及びS2がMOSFETである例において開示しているが、任意のユニポーラトランジスタ(JFET、IGFET、HEMT)又はバイポーラトランジスタ(BJT又はIGBT)に拡張することができる。その場合、電極の名称のみが変更される。
【0034】
パワー半導体スイッチS1のドレインは、バスの正電源HV+に接続されている。接続部を流れる電流は、第1の電流微分検知手段11及び第2の電流微分検知手段12によって検知される。
【0035】
パワー半導体スイッチS1のソースは、負荷及びパワー半導体スイッチS2のドレインに接続されている。
【0036】
パワー半導体スイッチS2のソースは、バスの負電源HV-に接続されている。接続部を流れる電流は、第3の電流微分検知手段13及び第4の電流微分検知手段14によって検知される。
【0037】
本発明によれば、電流微分検知手段11の出力RD11は、抵抗器R10及びキャパシタC11からなる第1のローパスフィルタに接続されている。電流微分検知手段11のフィルタリングされた出力は、トランジスタT11及び抵抗器R11からなる第1の増幅器によって増幅される。第1の増幅器の出力は、パワー半導体S1のゲートに接続されている。
【0038】
電流微分検知手段13の出力RD13は、抵抗器R12及びキャパシタC12からなる第3のローパスフィルタに接続されている。電流微分検知手段13のフィルタリングされた出力は、トランジスタT12及び抵抗器R13からなる第3の増幅器によって増幅される。第3の増幅器の出力は、第1の増幅器に接続されている。
【0039】
電流微分検知手段11の第1の出力は、抵抗器R10の第1の端子に接続されている。抵抗器R10の第2の端子は、キャパシタC11の第1の端子及びトランジスタT11のベースに接続されている。
【0040】
電流微分検知手段11の第2の出力は、キャパシタC11の第2の端子及び抵抗器R11の第1の端子に接続されている。
【0041】
抵抗器R11の第2の端子は、トランジスタT11のエミッタに接続されている。トランジスタT11のコレクタは、パワー半導体S1のゲートに接続されている。
【0042】
電流微分検知手段13の第1の出力は、抵抗器R12の第1の端子に接続されている。抵抗器R12の第2の端子は、キャパシタC12の第1の端子及びトランジスタT12のベースに接続されている。
【0043】
電流微分検知手段13の第2の出力は、キャパシタC12の第2の端子及び抵抗器R13の第1の端子に接続されている。
【0044】
抵抗器R13の第1の端子は、抵抗器R14の第1の端子に接続されている。抵抗器R13の第2の端子は、トランジスタT12のエミッタに接続されている。トランジスタT12のコレクタは抵抗器R11の第1の端子に接続されている。
【0045】
抵抗器R14の第2の端子は、負電源Vee1に接続されている。
【0046】
抵抗器R14は、第1の短絡検出モジュールDT1に並列に接続されている。第1の短絡検出モジュールDT1の出力は、ゲートドライバGD1に接続されている
【0047】
電流微分検知手段12の出力RD12は、抵抗器R15及びキャパシタC13からなる第2のローパスフィルタに接続されている。電流微分検知手段12のフィルタリングされた出力は、トランジスタT13及び抵抗器R16からなる第2の増幅器によって増幅される。第2の増幅器の出力は、パワー半導体S2のゲートに接続されている。
【0048】
電流微分検知手段14の出力RD14は、抵抗器R17及びキャパシタC14からなる第4のローパスフィルタに接続されている。電流微分検知手段14のフィルタリングされた出力は、トランジスタT14及び抵抗器R18からなる第4の増幅器によって増幅される。第4の増幅器の出力は、第2の増幅器に接続されている。
【0049】
電流微分検知手段12の第1の出力は、抵抗器R15の第1の端子に接続されている。抵抗器R15の第2の端子は、キャパシタC13の第1の端子及びトランジスタT13のベースに接続されている。
【0050】
電流微分検知手段12の第2の出力は、キャパシタC13の第2の端子及び抵抗器R16の第1の端子に接続されている。
【0051】
抵抗器R16の第2の端子は、トランジスタT13のエミッタに接続されている。トランジスタT3のコレクタは、パワー半導体S2のゲートに接続されている。
【0052】
電流微分検知手段14の第1の出力は、抵抗器R17の第1の端子に接続されている。抵抗器R17の第2の端子は、キャパシタC14の第1の端子及びトランジスタT14のベースに接続されている。
【0053】
電流微分検知手段14の第2の出力は、キャパシタC14の第2の端子及び抵抗器R18の第1の端子に接続されている。
【0054】
抵抗器R18の第1の端子は、抵抗器R19の第1の端子に接続されている。抵抗器R18の第2の端子は、トランジスタT14のエミッタに接続されている。トランジスタT14のコレクタは、抵抗器R16の第1の端子に接続されている。
【0055】
抵抗器R19の第2の端子は、負電源Vee2に接続されている。
【0056】
抵抗器R19は、第2の短絡検出モジュールDT2に並列に接続されている。第2の短絡検出モジュールDT2の出力は、ゲートドライバGD2に接続されている。
【0057】
ドレイン電流の傾きが正であることによって、電流微分検知手段11の出力電圧RD11及び電流微分検知手段13の出力電圧RD13は正である。ソース電流の傾きが負であることによって、電流微分検知手段12の出力電圧RD12及び電流微分検知手段14の出力電圧RD14は負である。
【0058】
第1のローパスフィルタ、第2のローパスフィルタ、第3のローパスフィルタ、及び第4のローパスフィルタは、電流微分検知手段11、12、13、及び14によって提供される信号を平滑化することによって、ノイズの多い環境から生じる可能性のあるスパイクを除去する。フィルタの時定数は、適切なフィルタリングを保証しつつ、同様に保護遅延を保証するように選択されなければならない。
【0059】
フィルタリングされた出力は、その後、第1の増幅器、第2の増幅器、第3の増幅器、及び第4の増幅器によってそれぞれ増幅される。所与の閾値、一般的には約0.6Vを超えると、フィルタリングされた出力電圧は、トランジスタT11、T12、T13、及びT14を導通状態にする。この時点で、トランジスタのコレクタ-エミッタ間電圧は、ベース電流によって調節される。この調節は、バイポーラトランジスタT11、T12、T13、及びT14を通る考えられる電流経路を提供し、パワー半導体S1及びS2のゲート信号を下げる。
【0060】
第1の増幅器及び第3の増幅器が作動すると、抵抗器R13が、R14を通して負電源Vee1に接続されるため、パワー半導体S1のゲート-ソース間電圧は、負電源Vee1にプルダウンされる。
【0061】
第2の増幅器及び第4の増幅器が作動すると、抵抗器R18が、R19を通して負電源Vee2に接続されるため、パワー半導体S2のゲート-ソース間電圧は、負電源Vee2にプルダウンされる。
【0062】
図2は、本発明による短絡検出モジュールのアーキテクチャの例を示す。
【0063】
短絡検出モジュールDT1は
図2に開示される。短絡検出モジュールDT2のアーキテクチャは、短絡検出モジュールDT1のアーキテクチャと同一である。
【0064】
短絡検出モジュールDT1は、シュミットトリガー、メモリモジュールMem、及び基準電圧源Vrefを有する比較器Cmpを備える。
【0065】
比較器Cmpの正入力は、抵抗器R14の第1の端子に接続されている。基準電圧源Vrefの第1の端子は、負電源Vee1に接続されている。基準電圧源Vrefの第2の端子は、比較器Cmpの負入力に接続されている。
【0066】
比較器Cmpの出力は、メモリMemに接続されている。メモリMemの出力は、ゲートドライバGD1に接続されている。
【0067】
短絡検出モジュールDT2について、基準電圧源Vrefは、負電源Vee2に接続されており、メモリMem出力は、ゲートドライバGD2に接続されている。
【0068】
図3に、本発明で使用される電流微分検知手段の例を示す。
【0069】
図3の例では、電流微分検知手段は、ロゴスキー(Rogowski)コイルである。ロゴスキーコイルは、高速電流パルスを測定する電気デバイスである。ロゴスキーコイルは、一端からコイルの中心を通って他端に戻るリードを有するワイヤのヘリカルコイルからなるため、両方の端子はコイルの同じ端にある。組み立て体全体は、その後、その電流微分が測定されるまっすぐな導体に巻き付けられる。磁気材料コアは存在しない。巻線密度、コイルの径、及び巻線の剛性は、外部場に対するイミュニティ及び測定される導体の位置決めに対する感度を維持するために重要である。
【0070】
図4a~
図4dは、本発明に従って提供される信号の時間的変化を示す。
【0071】
図4aは、パワー半導体S1のゲート-ソース間電圧の時間的変動を示す。
【0072】
図4bは、パワー半導体S1のドレイン電流ID1の時間的変動、及びパワー半導体S2のドレイン電流ID2の時間的変動を示す。
【0073】
図4cは、第1の電流微分検知手段の出力RD11の時間的変動、及び第3の電流微分検知手段の出力RD13の時間的変動を示す。
【0074】
図4dは、抵抗器R14の電圧降下の時間的変動を示す。
【0075】
時間t0にて、負荷は、パワー半導体S2の逆並列ダイオードを通して電流を吸い込む。パワー半導体S1及びS2のゲート-ソース間電圧は、ロー状態にある、すなわち、負電圧である。高速電流移行は、パワー半導体S1又はS2に関して起こらない。
【0076】
時間t1にて、ハイ状態に対応する正電圧がゲート-ソース間電圧Vgs1にかけられることによって、パワー半導体S1はオンにされる。このため、パワー半導体S1のドレイン電流ID1は上昇し、パワー半導体S2のドレイン電流ID2は降下する。
【0077】
時間t1にて、電流微分検知手段11の出力電圧RD11は正になり、電流微分検知手段12の、
図4に示さない出力電圧RD12は負になり、電流微分検知手段13の出力電圧RD13は負になり、電流微分検知手段14の、
図4に示さない出力電圧RD14は正になる。
【0078】
電流微分検知手段11の出力電圧RD11が正であり、電流微分検知手段13の出力電圧RD13が負であることによって、第1の増幅器及び第3の増幅器の直列接続は、AND論理関数を形成する。両方のトランジスタT11及びT12がそれらのベース電流によって調節されるときのみに、電流は両方の増幅器を流れることができる。
【0079】
t1とt2との間で、第1の増幅器及び第3の増幅器の中の1つの増幅器のみが作動され、短絡保護をスタンドバイ状態にする。パワー半導体S1のゲート-ソース間電圧Vgs1は、電流微分検知手段11の出力RD11及び電流微分検知手段13の出力RD13によって調節されない。
【0080】
時間t2にて、電流移行は終了し、パワー半導体S1の電流は出力電流に達し、パワー半導体S2の電流はゼロに達している。負荷には、電圧源からパワー半導体S1を通してやって来る電流を供給されるだけである。パワー半導体S1の電流は安定化される。したがって、電流微分検知手段11及び12の出力電圧はヌルである。パワー半導体S2に電流は流れず、電流微分検知手段13及び14の出力は同様にヌルである。パワー半導体S1のゲート-ソース間電圧は、パワー半導体S2の、
図4に示さないゲート-ソース間電圧と同じく、正である。
【0081】
時間t4にて、パワー半導体S1のソースと負電圧HV-との間に短絡が起こる。
【0082】
短絡は、パワー半導体S2における故障、又は、パワー半導体S2端子を効果的に短絡するスイッチングセルの外の故障であるものとすることができる。この時点で、電流は、短絡のせいで、パワー半導体S2で上昇し始める。パワー半導体S1では、短絡電流と負荷電流の両方を提供するため、電流は上昇する。
【0083】
ドレイン電流ID1の傾斜が正であるため、電流微分検知手段11及び12の出力電圧は正である。同様に、電流微分検知手段13及び14の出力電圧は同様に正である。
【0084】
時間t4にて、パワー半導体S1のゲート-ソース間電圧Vgs1は、トランジスタT11及びT12の導通により、負電源Vee1に向かって減少する。減少したゲート電圧は、パワー半導体スイッチS1の利得、ここでは、トランスコンダクタンスに影響を及ぼし、パワー半導体S1に電流の減少をもたらす。電流減少は、スイッチが耐えることができる短絡時間を延長するのに役立つ。
【0085】
時間t5にて、ゲート-ソース間電圧Vgs1は、定常状態で安定化される。定常状態は、電流微分検知手段の利得及び増幅器の利得に依存する。時間t3からt5まで、電流は、第1の増幅器及び第3の増幅器を通り、また同様に、抵抗器R14を通って流れ、抵抗器R14端子における電圧降下を生成する。抵抗器R14の端子間の電圧は、短絡検出モジュールDT1で使用される電圧である。t3とt5との間、抵抗器R14の端子間の電圧はハイレベルであり、その後、短絡検出モジュールDT1はハイ信号をゲートドライバGD1に出力する。時間t5にて、ゲートドライバGD1はパワー半導体S1をオフにする。パワー半導体S1及びS2の電流は降下する。電流の傾斜が負であるため、電流微分検知手段11及び14の出力電圧は負である。
【0086】
全ての増幅器は停止され、抵抗器R14の端子間のロー状態電圧となる。時間t6にて、パワー半導体S1はオフにされ、パワー半導体S1とS2の両方に電流は流れない。
【0087】
逆に、パワー半導体S2がオン状態にある間に、パワー半導体S2のドレインと正電圧HV+との間に短絡が起こる場合、パワー半導体S1をパワー半導体S2に、また、パワー半導体S2をパワー半導体S1に置き換えて上記説明を理解することができる。
【0088】
図5は、本発明に従って実行されるアルゴリズムを示す。
【0089】
本アルゴリズムは、各パワー半導体Sn(n=1又は2)について並列に実行される。
【0090】
ステップS50にて、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムは、電流微分検知手段10+n及び12+n、すなわち、電流微分検知手段11及び13又は電流微分検知手段12及び14の出力をモニタする。
【0091】
次のステップS51にて、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムは、電流微分検知手段10+n及び12+nの出力が同じ符号を有するか否かをチェックする。
【0092】
電流微分検知手段10+n及び12+nの出力が同じ符号を有する場合、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムは、ステップS52に移動する。そうでなければ、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムは、ステップS50に戻る。
【0093】
ステップS52にて、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムは、第1のパワー半導体のゲート電圧を減少させる。
【0094】
ステップS53にて、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムは、短絡検出モジュールDTnの出力がハイレベルにあるか否かをチェックする。
【0095】
短絡検出モジュールDTnの出力がハイレベルにある場合、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムは、ステップS54に移動する。そうでなければ、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムは、ステップS52に戻る。
【0096】
ステップS54にて、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムは、パワー半導体に提供されるゲート信号を使用不能する。
【0097】
当然のことながら、本発明の範囲から逸脱することなく、上記で説明した本発明の実施形態に対して多くの変更を行うことができる。
【手続補正書】
【提出日】2021-04-27
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正の内容】
【0008】
それゆえ、本発明は、第1のパワー半導体のドレインが正電源に接続され、第1のパワー半導体のソースが負荷及び第2のパワー半導体のドレインに接続され、第2のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムであって、第1のパワー半導体を流れる電流は、第1の電流微分検知手段及び第2の電流微分検知手段によって検知され、第2のパワー半導体を流れる電流は、第3の電流微分検知手段及び第4の電流微分検知手段によって検知され、第1の電流微分検知手段は、第1のパワー半導体を流れる電流が増加すると正電圧を提供し、第2の電流微分検知手段は、第1のパワー半導体を流れる電流が増加すると負電圧を提供し、第3の電流微分検知手段は、第2のパワー半導体を流れる電流が増加すると正電圧を提供し、第4の電流微分検知手段は、第2のパワー半導体を流れる電流が増加すると負電圧を提供することと、システムは、
第1の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に第1のパワー半導体のゲート上の電圧を下げる手段と、
第2の電流微分検知手段及び第4の電流微分検知手段が同じ符号の電圧を提供する場合に第2のパワー半導体のゲート上の電圧を下げる手段と、
を備えることと、を特徴とする、システムに関する。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正の内容】
【0009】
本発明はまた、第1のパワー半導体のドレインが正電源に接続され、第1のパワー半導体のソースが第2のパワー半導体の負荷及びドレインに接続され、第2のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護する方法であって、第1のパワー半導体を流れる電流は、第1の電流微分検知手段及び第2の電流微分検知手段によって検知され、第2のパワー半導体を流れる電流は、第3の電流微分検知手段及び第4の電流微分検知手段によって検知され、第1の電流微分検知手段は、第1のパワー半導体を流れる電流が増加すると正電圧を提供し、第2の電流微分検知手段は、第1のパワー半導体を流れる電流が増加すると負電圧を提供し、第3の電流微分検知手段は、第2のパワー半導体を流れる電流が増加すると正電圧を提供し、第4の電流微分検知手段は、第2のパワー半導体を流れる電流が増加すると負電圧を提供することと、方法は、
第1の電流微分検知手段及び第3の電流微分検知手段が同じ符号の電圧を提供する場合に第1のパワー半導体のゲート上の電圧を下げるステップと、
第2の電流微分検知手段及び第4の電流微分検知手段が同じ符号の電圧を提供する場合に第2のパワー半導体のゲート上の電圧を下げるステップと
を含むことと、を特徴とする、方法に関する。
【手続補正3】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
第1のパワー半導体のドレインが正電源に接続され、前記第1のパワー半導体のソースが負荷及び第2のパワー半導体のドレインに接続され、前記第2のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護するシステムであって、
前記第1のパワー半導体を流れる電流は、第1の
ロゴスキーコイル及び第2の
ロゴスキーコイルによって検知され、前記第2のパワー半導体を流れる電流は、第3の
ロゴスキーコイル及び第4のロゴスキーコイルによって検知され、前記第1の
ロゴスキーコイルは、前記第1のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第2の
ロゴスキーコイルは、前記第1のパワー半導体を流れる電流が増加すると負電圧を提供し、前記第3の
ロゴスキーコイルは、前記第2のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第4の
ロゴスキーコイルは、前記第2のパワー半導体を流れる電流が増加すると負電圧を提供することと、前記システムは、
前記第1の
ロゴスキーコイル及び第3の
ロゴスキーコイルが同じ符号の電圧を提供する場合に前記第1のパワー半導体のゲートの電圧を下げる手段と、
前記第2の
ロゴスキーコイル及び第
4の
ロゴスキーコイルが同じ符号の電圧を提供する場合に前記第2のパワー半導体のゲートの電圧を下げる手段と、
を備えることと、を特徴とする、システム。
【請求項2】
各
ロゴスキーコイルについて、前記
ロゴスキーコイルによって提供される電圧をフィルタリングするフィルタを更に備えることを特徴とする、請求項1に記載のシステム。
【請求項3】
各
ロゴスキーコイルについて、フィルタリングされた前記
ロゴスキーコイルによって提供される電圧を増幅する増幅器を更に備えることを特徴とする、請求項2に記載のシステム。
【請求項4】
フィルタリングされた前記第1の
ロゴスキーコイルによって提供される電圧を増幅する前記増幅器は、第1のトランジスタ及び第1の抵抗器からなり、前記第1のトランジスタのコレクタは前記第1のパワー半導体のゲートに接続され、前記第1のトランジスタのエミッタは前記第1の抵抗器の第1の端子に接続され、
フィルタリングされた前記第3の
ロゴスキーコイルによって提供される電圧を増幅する前記増幅器は、第2のトランジスタ及び第2の抵抗器からなり、前記第2のトランジスタのコレクタは前記第1の抵抗器の第2の端子に接続され、前記第2のトランジスタのエミッタは前記第2の抵抗器の第1の端子に接続され、
前記第2の抵抗器の第2の端子は第1の負電圧源に接続されることを特徴とする、請求項3に記載のシステム。
【請求項5】
前記第1の
ロゴスキーコイル及び第3の
ロゴスキーコイルが同じ符号の電圧を提供する場合に前記第1のパワー半導体のゲートに対する信号の提供を中断する手段を更に備え、
前記第1のパワー半導体のゲートに対する信号の提供を中断する手段は
、出力が前記第1のパワー半導体のゲートドライバに接続される第1の比較器と、前記第2の抵抗器の第2の端子を前記第1の負電圧源に接続する第3の抵抗器とを備えることを特徴とする、請求項4に記載のシステム。
【請求項6】
フィルタリングされた前記第2の
ロゴスキーコイルによって提供される電圧を増幅する前記増幅器は、第3のトランジスタ及び第4の抵抗器からなり、前記第3のトランジスタのコレクタは前記第2のパワー半導体の前記ゲートに接続され、前記第3のトランジスタのエミッタは前記第4の抵抗器の第1の端子に接続され、
フィルタリングされた前記第3の
ロゴスキーコイルによって提供される電圧を増幅する前記増幅器は、第4のトランジスタ及び第5の抵抗器からなり、前記第4のトランジスタのコレクタは前記第4の抵抗器の第2の端子に接続され、前記第4のトランジスタのエミッタは前記第5の抵抗器の第1の端子に接続され、
前記第5の抵抗器の第2の端子は第2の負電圧源にリンクされることを特徴とする、請求項5に記載のシステム。
【請求項7】
前記第2の
ロゴスキーコイル及び第4の
ロゴスキーコイルが同じ符号の電圧を提供する場合に前記第2のパワー半導体のゲートに対する信号の提供を中断する手段を更に備え、
前記第2のパワー半導体のゲートに対する信号の提供を中断する手段は
、出力が前記第1のパワー半導体のゲートドライバに接続される比較器と、前記第2の抵抗器の第2の端子を第2の負電圧源に接続する
第6の抵抗器とを備えることを特徴とする、請求項5に記載のシステム。
【請求項8】
前記パワー半導体のゲートに対する信号の提供を中断する手段は、前記比較器のローからハイへの移行を記憶するメモリを更に備えることを特徴とする、請求項7に記載のシステム。
【請求項9】
第1のパワー半導体のドレインが正電源に接続され、前記第1のパワー半導体のソースが負荷及び第2のパワー半導体のドレインに接続され、前記第2のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも2つのパワー半導体を保護する方法であって、
前記第1のパワー半導体を流れる電流は、第1の
ロゴスキーコイル及び第2の
ロゴスキーコイルによって検知され、前記第2のパワー半導体を流れる電流は、第3の
ロゴスキーコイル及び第4の
ロゴスキーコイルによって検知され、前記第1の
ロゴスキーコイルは、前記第1のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第2の
ロゴスキーコイルは、前記第1のパワー半導体を流れる電流が増加すると負電圧を提供し、前記第3の
ロゴスキーコイルは、前記第2のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第4の
ロゴスキーコイルは、前記第2のパワー半導体を流れる電流が増加すると負電圧を提供することと、前記方法は、
前記第1の
ロゴスキーコイル及び第3の
ロゴスキーコイルが同じ符号の電圧を提供する場合に前記第1のパワー半導体のゲート上の電圧を下げるステップと、
前記第2の
ロゴスキーコイル及び第
4の
ロゴスキーコイルが同じ符号の電圧を提供する場合に前記第2のパワー半導体のゲート上の電圧を下げるステップと、
を含むことと、を特徴とする、方法。
【国際調査報告】