ホーム > 特許ランキング > ＶＥＲＭＯＮ Ｓ．Ａ．
知財求人 - 知財ポータルサイト「IP Force」
特表2022-509066容量性微細加工超音波トランスデューサ及びその製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-01-20
(54)【発明の名称】容量性微細加工超音波トランスデューサ及びその製造方法
(51)【国際特許分類】
H04R 19/00 20060101AFI20220113BHJP
H04R 31/00 20060101ALI20220113BHJP
B81B 3/00 20060101ALI20220113BHJP
B81C 1/00 20060101ALI20220113BHJP
【ＦＩ】
H04R19/00 330
H04R31/00 330
B81B3/00
B81C1/00
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021526659
(86)(22)【出願日】2019-11-15
(85)【翻訳文提出日】2021-06-21
(86)【国際出願番号】 IB2019059848
(87)【国際公開番号】W WO2020100112
(87)【国際公開日】2020-05-22
(31)【優先権主張番号】62/768,188
(32)【優先日】2018-11-16
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】518312493
【氏名又は名称】ヴァーモン エス．エー．
【氏名又は名称原語表記】ＶＥＲＭＯＮ Ｓ．Ａ．
【住所又は居所原語表記】１８０ Ｒｕｅ ｄｕ Ｇｅｎｅｒａｌ Ｒｅｎａｕｌｔ， ＢＰ ３８１３， Ｆ－３７０３８ Ｔｏｕｒｓ Ｃｅｄｅｘ １， Ｆｒａｎｃｅ
(74)【代理人】
【識別番号】100065248
【弁理士】
【氏名又は名称】野河 信太郎
(74)【代理人】
【識別番号】100159385
【弁理士】
【氏名又は名称】甲斐 伸二
(74)【代理人】
【識別番号】100163407
【弁理士】
【氏名又は名称】金子 裕輔
(74)【代理人】
【識別番号】100166936
【弁理士】
【氏名又は名称】稲本 潔
(74)【代理人】
【識別番号】100174883
【弁理士】
【氏名又は名称】冨田 雅己
(74)【代理人】
【識別番号】100189429
【弁理士】
【氏名又は名称】保田 英樹
(74)【代理人】
【識別番号】100213849
【弁理士】
【氏名又は名称】澄川 広司
(72)【発明者】
【氏名】グロス，ドミニク
(72)【発明者】
【氏名】メニエ，シリル
(72)【発明者】
【氏名】セネゴンド，ニコラス
【テーマコード（参考）】
3C081
5D019
【Ｆターム（参考）】
3C081AA01
3C081BA06
3C081BA29
3C081BA45
3C081BA48
3C081CA14
3C081CA20
3C081CA32
3C081CA45
3C081DA04
3C081EA21
3C081EA39
3C081EA45
5D019AA19
5D019DD01
5D019FF04
5D019HH01
(57)【要約】
容量性微細加工超音波トランスデューサは、下部電極と、上部電極と、下部電極と上部電極との間に配置され上部電極に取り付けられたメンブレンとを含む。アンカーは、下部電極とメンブレンとの間にキャビティが画定されるようにメンブレンおよび下部電極に接続される。１つ以上のポストはキャビティ内に配置され、ポストの一部がメンブレン内に埋設され、下部電極に向かって延びている。容量性微細加工超音波トランスデューサの製造方法は、アンドープシリコンのデバイス層上に酸化物成長層を形成するステップと、酸化物成長層の一部を除去して、デバイス層の外側表面を超えて延びる複数のアンカーと、ポストホールの内部に部分的に埋設されデバイス層の外側表面を超えて延びる複数のポストとを形成するステップとを含む。
【特許請求の範囲】
【請求項1】
下部電極と、上部電極と、前記下部電極と前記上部電極との間に配置され前記上部電極に取り付けられたメンブレンと、前記下部電極と前記メンブレンとの間にキャビティが画定されるように前記メンブレンおよび前記下部電極に接続された複数のアンカーと、前記キャビティ内に配置された１つ以上のポストとを備え、前記ポストの一部が前記メンブレン内に埋設され、前記下部電極に向かって延びていることを特徴とする容量性微細加工超音波トランスデューサ。
【請求項2】
前記アンカーの一部が前記メンブレン内に埋設されている請求項１に記載の容量性微細加工超音波トランスデューサ。
【請求項3】
複数のアンカーのそれぞれは、前記メンブレン内に部分的に埋設され前記下部電極まで延びている中央部材と、前記メンブレン内に実質的に埋設され前記中央部材を取り囲むガードリングとを含む請求項２に記載の容量性微細加工超音波トランスデューサ。
【請求項4】
複数の前記ポストのそれぞれは、前記メンブレン内に部分的に埋設され前記下部電極に向かって延びている中央部材と、前記メンブレン内に実質的に埋設され前記中央部材を取り囲むガードリングとを含む請求項１に記載の容量性微細加工超音波トランスデューサ。
【請求項5】
前記中央部材と前記ガードリングは、同じ材料で作られている請求項４に記載の容量性微細加工超音波トランスデューサ。
【請求項6】
前記中央部材は第１材料で作られ、前記ガードリングは第２材料で作られた請求項４に記載の容量性微細加工超音波トランスデューサ。
【請求項7】
複数の前記ポストのそれぞれは、前記メンブレン内に部分的に埋設され前記下部電極に向かって延びている中央部材と、前記中央部材を取り囲む前記メンブレンにより画定される空のガードリングとを含む請求項１に記載の容量性微細加工超音波トランスデューサ。
【請求項8】
前記下部電極は、高濃度でドープされたシリコンのウェハである請求項１に記載の容量性微細加工超音波トランスデューサ。
【請求項9】
前記メンブレンは、前記メンブレンの内部に部分的に延びる複数のポストホールを画定し、前記１つ以上のポストのうち１つは、前記ポストホールの外へ延びるように複数のポストホールのそれぞれの内部に位置する請求項１に記載の容量性微細加工超音波トランスデューサ。
【請求項10】
前記１つ以上のポストのそれぞれの側壁と、それぞれの前記ポストホールの内側壁との間に隙間が形成された請求項９に記載の容量性微細加工超音波トランスデューサ。
【請求項11】
外側表面が露出したアンドープシリコンのデバイス層を準備するステップと、前記デバイス層の前記外側表面をエッチングして前記デバイス層の内部に部分的に延びるポストホールを形成するステップと、
前記ポストホールを埋め前記デバイス層の前記外側表面を覆うようにデバイス層上に酸化物成長層を形成するステップと、
前記酸化物成長層の一部を除去して、前記デバイス層の前記外側表面を超えて延びる複数のアンカーと、前記ポストホールの内部に部分的に埋設され前記デバイス層の前記外側表面を超えて延びる複数のポストとを形成するステップと、
前記複数のアンカーを第１電極に接着して、第１電極、前記デバイス層、および前記アンカーによって画定されるキャビティを形成し、前記ポストを前記キャビティ内に配置するステップと、
前記デバイス層の前記外側表面とは反対側の前記デバイス層の表面上に上部電極を堆積するステップとを備える容量性微細加工超音波トランスデューサの製造方法。
【請求項12】
前記デバイス層の前記外側表面はエッチングされ前記デバイス層内に部分的に延びるアンカーホールが形成され、前記アンカーは前記アンカーホールの内部に部分的に埋設される請求項１１に記載の方法。
【請求項13】
前記デバイス層上に前記酸化物成長層を形成するステップは、前記デバイス層の高温熱酸化により実行される請求項１１に記載の方法。
【請求項14】
前記高温熱酸化は、８００℃から１２００℃の温度範囲で行われる請求項１３に記載の方法。
【請求項15】
前記酸化物成長層は、前記ポストホールの深さより大きい厚さ又は前記ポストホールの深さと等しい厚さまで形成される請求項１１に記載の方法。
【請求項16】
前記酸化物成長層は、前記アンカーの高さより大きい厚さ又は前記アンカーの高さと等しい厚さまで形成される請求項１１に記載の方法。
【請求項17】
前記酸化物成長層を平坦化するステップをさらに含む請求項１１に記載の方法。
【請求項18】
前記酸化物成長層は、前記デバイス層の前記外側表面と同じ高さになるまで平坦化される請求項１７に記載の方法。
【請求項19】
前記酸化物成長層は、前記酸化物成長層が前記アンカーの高さと同じ厚さを有するまで平坦化される請求項１７の記載の方法。
【請求項20】
前記酸化物成長層の一部を除去するステップは、前記酸化物成長層をプラズマエッチングして前記アンカー及び前記ポストを形成するステップを含む請求項１１に記載の方法。
【請求項21】
前記ポストホールの外の前記酸化物成長層を化学的にエッチングするステップをさらに含む請求項１８に記載の方法。
【請求項22】
前記ポストホールを満たし前記デバイス層の前記外側表面を覆うように前記デバイス層上に第２酸化物成長層を形成するステップをさらに含み、第２酸化物成長層の一部は除去され前記アンカー及び前記ポストが形成される請求項２１に記載の方法。
【請求項23】
前記アンカーを平坦化するステップをさらに備える請求項２１に記載の方法。
【請求項24】
前記ポストをプラズマエッチングし前記アンカーの高さより低くなるまで前記ポストの高さを低くするステップをさらに備える請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
この出願は、２０１８年１１月１６日に出願された米国仮出願No. 62/768,188の利益を主張するものであり、仮出願のすべての開示は、参照することによりこの明細書に組み込まれる。
【0002】
本発明は、独創的なウェハボンディングプロセスに関し、このプロセスは電荷がトラップされる現象の点で最適化されており、特に、高濃度でドープされた基板上での製造に適している。
【背景技術】
【0003】
容量性微細加工超音波トランスデューサ（ＣＭＵＴ）は、伝統的な圧電トランスデューサに代わる有望な超音波医用画像診断装置である。この技術は、１９９４年の開発開始以来、学界で研究されてきたもので、超音波市場への参入は間近に迫っている。しかし、ＣＭＵＴを使用した医療用プローブは、毎日の使用で最低７年の寿命となるため、この技術の信頼性はメーカーにとってまだ懸念すべき課題である。故障の主な原因は容量性微小電気機械システムの分野ではよく知られており誘電体層内部への電荷注入によるもので、この電荷注入は最終的には絶縁破壊、性能低下、デバイスの故障を引き起こす場合がある。基本的に、ＣＭＵＴトランスデューサは２つの電極で構成されており、一方は基板上に固定され、もう一方は真空キャビティの上に吊るされ動くことができる。この２つの電極は、動作中にショートする危険性を避けるため、絶縁層である誘電体の薄い層で絶縁されている。２つの電極間の狭い空間と動作に要求される高電界のため、電荷キャリアは一方の電極からもう一方の電極に移動する、そして一般的には絶縁層内に閉じ込められたままとなる。このことは、動作の大幅な変化を引き起こし性能を大幅に低下させる、そしてしばしばデバイスに永久的な損傷を与える。帯電現象は非常に複雑で強力な機能障害を引き起こすため、ＣＭＵＴトランスデューサ、さらにはMEMsを開発している多くのグループは、このスプリアス効果の影響を回避、または少なくとも低減するために努力している。
【0004】
電荷のトラップに対処するための多くのソリューションが、長年にわたっていくつかの学術団体や産業団体によって提案され、発表され、特許となっている。文献の中で見つかる最も一般的なソリューションの１つが、絶縁層が隔離ポストにより置き換えられるように絶縁層をパターニングすることに基づくものです。このような構造によれば、２つの電極の間の接触面がポストの表面によって制限されるため、電荷のトラップが減少する［１］～［７］。
【0005】
例えば、図１Ａは、普通の絶縁層１２を有する伝統的なＣＭＵＴ１０の構造を示し、図１Ｂは、内蔵された隔離ポスト２２を有する改良されたＣＭＵＴ２０の構造を示す。図１ＢのＣＭＵＴ２０は、非常に簡単に作成できるという大きな利点がある。しかし、真空の誘電率が絶縁層の誘電率よりも少なくとも４倍劣っているため（二酸化ケイ素でできた絶縁層を考慮）、デバイスの静電容量の減少を伴う。さらに、この構造では、電極間に注入される電荷の量を減らすことはできても、帯電メカニズム自体を減らすことはできない。つまり、電荷は、まだ、（静電力の損失を補うために電界をわずかに増加させる必要があるため、さらに容易に）ポストの内部を移動する。このような理由から、このソリューションは、隔離ポストの上又は下に電極が存在しないように、上部電極または下部電極をパターニングすることと組み合わせられる。このことは、隔離ポストの内部の電気的ストレスを軽減し、電荷の移動を少なくする。このソリューションは、犠牲層リリースプロセスとして日立により特許となっており［４］、このプロセスでは、図２Ａおよび２Ｂに示すＣＭＵＴ３０、４０のように、隔離ポスト３２、４２がキャビティの底に横たわるのではなくメンブレンの下にぶら下がっている。
【0006】
このソリューションは、ポスト内部の電気的ストレスが大幅に軽減されるため、特に安全性が高い。しかし、このソリューションでは、少なくとも１つの電極をパターン化する必要があり、これは必ずしも容易ではなく、融着をベースとしたプロセスでは不可能である。同じような手法は、ノースカロライナ州立大学のグループ［７］やアルバータ大学のグループ［６］からも提案されている。実際、機械的な機能と静電的な機能を分離することは良い方法であるが、ＣＭＵＴセルの本質的な構造について作成することは非常に困難である。例えば、図３の概略図に示されているように、Kolo Technologies, Inc.の国際特許公開ＷＯ２００６／１２３３０１には、この考えに従った具体的なＣＭＵＴ５０の構造が記載されている。
【0007】
この構造によると、超音波放射に使用されるメンブレン５２は非常に硬く、ピストンのような変位を可能にするために、メンブレン５２はバネとして使用されるより小さなメンブレン５４の上に置かれている。機械的ギャップｈmが電気的ギャップｈeよりも小さければ、電極間の絶縁層を完全に取り除くことができる。そのため、電荷がトラップされる問題が抑制される。この構造の複雑さは、コストの上昇と製造歩留まりの低下につながることが予想されるため、最大の問題である。さらに、このような特異な構造の機械的挙動をしっかりと理解する必要がある。
【0008】
誘電体材料の特性は、電荷がトラップされる問題の重要なパラメータである。一般的に、絶縁層は製造プロセスに応じて窒化ケイ素（ＳｉxＮy）または二酸化ケイ素（ＳｉＯ2）で作られている。電荷トラップの軽減は、欠陥密度が低く、バンドギャップが大きい高品質の誘電体を使用することで改善される。このことは、この点について二酸化ケイ素が理論的には窒化ケイ素よりも優れているとしても、製造方法に大きく依存する。より一般的には、スタック全体のバンド図は、電荷のトラップを減らすために考慮すべき重要なパラメータである。Philips Innovation 社は、帯電効果を低減するために特別に開発された酸化物－窒化物－酸化物の多層スタックを備えたＣＭＵＴデバイスの特許を取得している［８］。ローマIII大学の研究グループは、高いバンドギャップを利用するために、窒化物層の一部を二酸化ケイ素に置き換えている［９］。絶縁層の品質は、部分的なプラズマエッチングによって強く劣化する。さらに、絶縁材料が自然に生じる二酸化ケイ素の場合、高濃度でドープされた基板から成長すると、ドーパントの影響で結晶構造内部に欠陥が生じる。しかし、高濃度でドープされた基板は使い勝手がよく、特に３Ｄパッケージを必要としＳｉ貫通電極が採用されているデバイスでは、使い勝手がよい。
【0009】
これらの２つの提案に加えて、電界を小さくし電荷の移動を少なくするためにキャビティの高さを低くする方法、絶縁層を完全に取り除く方法などの電荷がトラップされることを減少させるいくつかの他の方法が提案されている。これらの方法は、工業的に作成するにはほとんど不可能である又はデバイスの性能を低下させると考えられている。電荷がトラップされることを減らしながら音響性能を維持することが、この仕事の主な困難となっている。例えば、キャビティの高さを低くすると、感度が大幅に低下する。
【発明の概要】
【発明が解決しようとする課題】
【0010】
文献で提案されているさまざまなソリューションは、一般的に性能の低下を伴うと考えられている。このことは、明らかに大きな難点でありＣＭＵＴトランスデューサが圧電技術との激しい競争にさらされている多くのケースでは受け入れらない。
【課題を解決するための手段】
【0011】
本発明は、電荷トラップ現象について最適化され、特に高濃度でドープした基板上での製造に適している独自のウェハボンディングプロセスに関する。この新しいプロセスは、伝統的な構造と比較して音響性能を維持あるいは向上させ、次のいくつかの興味深い特徴を備えている：（１）複数の隔離ポストがトランスデューサの構造内に部分的に埋もれるような複数の隔離ポストの偏差；（２）ＳＯＩウェハのみをパターニングしデバイスを製造することで、高濃度でドープされた基板上に最適な酸化層を成長させる専用の製造戦略、（３）寄生容量の減少。
【0012】
本発明のいくつかの例示的な実施形態によれば、容量性微細加工超音波トランスデューサは、下部電極と、上部電極と、下部電極と上部電極との間に配置され上部電極に取り付けられたメンブレンとを含む。アンカーは、下部電極とメンブレンとの間にキャビティが画定されるようにメンブレンおよび下部電極に接続される。１つ以上のポストはキャビティ内に配置され、ポストの一部がメンブレン内に埋設され下部電極に向かって延びている。
【0013】
いくつかの例示的な実施形態では、アンカーの一部がメンブレンに埋設されている。いくつかの具体的な実施形態では、複数のアンカーのそれぞれは、メンブレン内に部分的に埋設され下部電極まで延びている中央部材と、メンブレン内に実質的に埋設され中央部材を取り囲むガードリングとを含む。いくつかの具体的な実施形態では、中央部材とガードリングは、同じ材料で作られている。いくつかの他の実施形態では、中央部材は第１材料で作られ、ガードリングは第２材料で作られている。さらに他の実施形態では、空のガードリングが中央部材を取り囲むメンブレンにより画定される。
【0014】
いくつかの例示的な実施形態では、複数のポストのそれぞれは、メンブレン内に部分的に埋設され下部電極に向かって延びている中央部材と、メンブレン内に実質的に埋設され中央部材を取り囲むガードリングとを含む。いくつかの具体的な実施形態では、中央部材とガードリングは、同じ材料で作られている。いくつかの他の実施形態では、中央部材は第１材料で作られ、ガードリングは第２材料で作られている。さらに他の実施形態では、空のガードリングが中央部材を取り囲むメンブレンにより画定される。
【0015】
本発明のいくつかの実施形態では、下部電極は高濃度でドープされたシリコンのウェハである。
【0016】
本発明のいくつかの実施形態では、メンブレンは、メンブレンの内部に部分的に延びる複数のポストホールを画定し、前記１つ以上のポストのうち１つは、ポストホールの外へ延びるように複数のポストホールのそれぞれの内部に位置する。いくつかの具体的な実施形態では、１つ以上のポストのそれぞれの側壁と、それぞれのポストホールの内側壁との間に隙間が形成されている。
【0017】
本発明の例示的な実施態様によれば、容量性微細加工超音波トランスデューサの製造方法は、外側表面が露出したアンドープシリコンのデバイス層を準備することから始まる。そして、デバイス層の外側表面をエッチングしてデバイス層の内部に部分的に延びるポストホールを形成する。ポストホールを埋めデバイス層の外側表面を覆うようにデバイス層上に酸化物成長層を形成し、酸化物成長層の一部を除去して、デバイス層の外側表面を超えて延びる複数のアンカーと、ポストホールの内部に部分的に埋設されデバイス層の外側表面を超えて延びる複数のポストとを形成する。そして、複数のアンカーを第１電極に接着して、第１電極、デバイス層、およびアンカーによって画定されるキャビティを形成する。ポストはキャビティ内に配置される。また、デバイス層の外側表面とは反対側のデバイス層の表面上に上部電極を堆積する。
【0018】
いくつかの例示的な実施態様によれば、デバイス層の外側表面がエッチングされデバイス層内に部分的に延びるアンカーホールが形成され、アンカーはアンカーホールの内部に部分的に埋設される。
【0019】
いくつかの具体的な実施態様によれば、デバイス層上に酸化物成長層を形成するステップは、デバイス層の高温熱酸化により実行される。例えば、前記高温熱酸化は、約８００℃から約１２００℃の温度範囲で行われ、より好ましくは約１１００℃で行われる。
【0020】
いくつかの例示的な実施態様によれば、酸化物成長層は、ポストホールの深さより大きい厚さ又はポストホールの深さと等しい厚さまで形成される。いくつかの他の具体的な実施態様によれば、酸化物成長層は、アンカーの高さより大きい厚さ又はアンカーの高さと等しい厚さまで形成される。
【0021】
いくつかの例示的な実施態様によれば、この方法は、酸化物成長層を平坦化するステップをさらに含む。いくつかの具体的な実施態様では、酸化物成長層はデバイス層の外側表面と同じ高さになるまで平坦化される。いくつかの他の具体的な実施態様では、酸化物成長層は、酸化物成長層がアンカーの高さと同じ厚さを有するまで平坦化される。
【0022】
いくつかの例示的な実施態様によれば、プラズマエッチングを使用して酸化物成長層の一部を除去しアンカー及びポストを形成する。
【0023】
いくつかの例示的な実施態様によれば、この方法は、ポストホールの外の酸化物成長層を化学的にエッチングするステップをさらに含む。
【0024】
いくつかの例示的な実施態様によれば、この方法は、ポストホールを満たしデバイス層の外側表面を覆うようにデバイス層上に第２酸化物成長層を形成するステップをさらに含む。そして、第２酸化物成長層の一部は除去されアンカー及びポストが形成される。
【0025】
いくつかの例示的な実施態様によれば、この方法はアンカーを平坦化するステップをさらに備える。
【0026】
いくつかの例示的な実施態様によれば、この方法は、ポストをプラズマエッチングしアンカーの高さより低くなるまでポストの高さを低くするステップをさらに備える。
【図面の簡単な説明】
【0027】
以下、本明細書の実施形態を、特許請求の範囲を限定するものではなく説明のために提供される添付の図面とともに説明する。
【0028】
【発明を実施するための形態】
【0029】
本発明は、電荷トラップ現象に関して最適化した独自のウェハボンディングプロセスに関するもので、特に高濃度でドープされた基板上での製造に適している。この新しいプロセスは、伝統的な構造と比較して音響性能を維持あるいは向上させ、次のいくつかの興味深い特徴を備えている：（１）複数の隔離ポストがトランスデューサの構造内に部分的に埋もれるような複数の隔離ポストの偏差、（２）ＳＯＩウェハのみをパターニングしデバイスを製造することで、高濃度でドープされた基板上に最適な酸化層を成長させる専用の製造戦略、（３）寄生容量の減少。
【0030】
本発明は、３つの異なるＣＭＵＴ構造と、ウェハボンディングに基づいた関連する製造方法を検討しており、これらはＳＯＩウェハ上で主要なステップを製造する特異性を有している。
【0031】
まず図１５を参照すると、本発明に従って作られた１つの例示的なＣＭＵＴ１８０は、下部電極１７２と、上部電極１７４と、上部電極１７４に取り付けられ下部電極１７２と上部電極１７４の間に配置されたメンブレン１１６とを含む。アンカー１５２は、下部電極１７２とメンブレン１１６との間にキャビティを画定するように、メンブレン１１６および下部電極１７２に接続されており、１つ以上のポスト１５４がキャビティ内に配置されている。以下でさらに議論するように、アンカー１５２および隔離ポスト１５４は、メンブレン１１６上に形成され、部分的にメンブレン１１６内に埋設される。別の実施形態では、ここで図２５を参照すると、本発明に従って作られたＣＭＵＴ２８０は、同様に、下部電極２７２と、上部電極２７４と、メンブレン２１６上に形成されメンブレン２１６内に部分的に埋設されたアンカー２５２および隔離ポスト２５４を有するメンブレン２１６とを含む。さらに別の実施形態では、ここで図３２を参照すると、本発明に従って作られたＣＭＵＴ３８０は、下部電極３７２と、上部電極３７４と、メンブレン３１６上に形成されメンブレン３１６内に部分的に埋設されたアンカー３５２および隔離ポスト３５４を有するメンブレン３１６とを含む。図１５、図２５、および図３２に示すように、各実施形態において、ポスト１５４、２５４、３５４は、それぞれのメンブレン１１６、２１６、３１６内に部分的に埋設されている。第１および第２実施形態では、アンカー１５２，２５２も同様に、それぞれのメンブレン１１６，２１６内に部分的に埋設されている。しかし、第３実施形態では、アンカー３５２はメンブレン３１６内に埋設されていない。
【0032】
それぞれの構造は、電荷トラップ現象を低減するという本発明の主な目的を保持し、同時に十分な電気機械的性能（例えば、高い有用なキャパシタンス、低い寄生容量など）を保持する。
【0033】
３つの構造および関連する方法は、参照プロセスと比較した場合、帯電効果をトータル的に低減する次の３つの特徴を共有している。（１）「絶縁体のポスト」原理：メンブレンの表面全体を埋めるのではなく、この絶縁体は１つ又はいくつかのポストにしか存在しない。そのため、（単位体積あたりの帯電について）同じ強さの帯電であっても、（ＣＭＵＴのバイアスの変化によって測定される）帯電の影響ははるかに小さくなる。（２）この絶縁体のポストは、メンブレンに部分的に埋め込まれるためより厚くなる。このことは、ポスト内部の垂直電場を低減する。（３）この絶縁体はＳＯＩ側、つまりアンドープシリコン上に成長させることで、酸化物中のドーパント（つまりトラップ）の存在を回避する。また、１つまたは複数の実施形態についての利点、およびその製造方法について、以下に説明する。
【0034】
第１実施形態
３つの構造および関連する方法に共通する特徴に加えて、図１５に示された構造の第１実施形態は、以下の利点を有する。（１）隔離ポストは、ＣＭＵＴ構造の内部に部分的に埋設されている。このことは、背の高いポストを使うことを可能にし、デバイスの電気容量を維持したまま電気的ストレスを低減する。（２）第1実施形態のＣＭＵＴの製造方法では、絶縁体層の部分的なエッチングを必要としないため、エッチングプラズマによる劣化を避けることができる。（３）アンカーがＣＭＵＴメンブレンの内部に部分的に埋設されているため、寄生容量が小さくなり、性能が向上する。（４）アンカーは、メンブレンがピストンのような変位を生じるように作ることができ、感度を向上させることができる。
３つの構造および関連する方法に共通する特徴に加えて、図１５に示された構造の第１実施形態は、以下の利点を有する。（１）隔離ポストは、ＣＭＵＴ構造の内部に部分的に埋設されている。このことは、背の高いポストを使うことを可能にし、デバイスの電気容量を維持したまま電気的ストレスを低減する。（２）第1実施形態のＣＭＵＴの製造方法では、絶縁体層の部分的なエッチングを必要としないため、エッチングプラズマによる劣化を避けることができる。（３）アンカーがＣＭＵＴメンブレンの内部に部分的に埋設されているため、寄生容量が小さくなり、性能が向上する。（４）アンカーは、メンブレンがピストンのような変位を生じるように作ることができ、感度を向上させることができる。
【0035】
本発明のＣＭＵＴの第１実施形態を製造する第１の例示的な方法によれば、ここで図４を参照すると、プロセスは、下から上に向かって、ハンドル１１２、埋もれた酸化物（ＢＯＸ）層１１４、および露出した外側表面１１８を有するデバイス層１１６を含む伝統的なシリコンオンインシュレータ（ＳＯＩ）ウェハ１１０から始まる。いくつかの例示的な実施形態では、デバイス層１１６は、アンドープシリコン層１１６である。
【0036】
次に図５を参照すると、レジスト１２０を貫通し画定される開口１２２を有する第１レジストパターン１２０がデバイス層１１６の外側表面１１８上に堆積され、デバイス層１１６の外面１１８を露出させる。以下にさらに説明するように、図１５に関して上述した結果として生じるＣＭＵＴ１８０の隔離ポスト１５４及びアンカー１５２は、第１レジストパターン１２０の開口部１２２の位置に形成される。特に、ポスト１５４およびアンカー１５２の横方向の寸法は、この時点で決定される。第１レジストパターン１２０は、第１フォトリソグラフィーマスクに相当する。
【0037】
次に図６を参照すると、第１（ディープ）反応性イオンエッチング、すなわち（Ｄ）ＲＩＥがデバイス層１１６の外側表面１１８に対して行われ、図４に示したレジスト１２０の開口部１２２に対応する位置においてデバイス層１１６内に部分的に延びるアンカーホール１２６およびポストホール１２８を形成する。ホール１２６、１２８が形成されると、レジスト１２０は剥離され、図６に示されるホール１２６、１２８を有するデバイス層１１６が残る。
【0038】
いくつかの例示的な実施態様によれば、形成される隔離ポスト１５４およびアンカー１５２の幅は、デバイス層１１６に画定されたそれぞれのホール１２６、１２８の幅に対応する。同様に、ホール１２６、１２８の深さは、隔離ポスト１５４およびアンカー１５２の高さを決定する。
【0039】
いくつかの実施形態では、アンカーホール１２６およびポストホール１２８は、異なる寸法で形成される。例えば、いくつかの好ましい実施形態では、ホール１２６、１２８の深さの差が、アンカー１５２とポスト１５４との間の高さの差を定める（典型的には、10nm～500nmの範囲内）。これらのホール１２６、１２８におけるデバイス層１１６へのより深いエッチングは、結果として得られるポスト１５４およびアンカー１５２の隔離を増加させるが、結果として得られるメンブレン１１６の機械的強度も低下させる。したがって、ホール１２６、１２８の深さは、典型的には、デバイス層１１６の厚さの約８０％未満に保たれる。いくつかの実施形態では、ホール１２６、１２８の横方向の寸法は、最終的に残るアンカーまたはポストの非埋設部分の横方向の寸法を、ホールの深さのｎ倍に加えることによって計算され、ここでｎは、典型的には約２．０の係数である。
【0040】
ここで図７を参照すると、第１酸化物成長層１３０は、ホール１２６、１２８のそれぞれを埋めるとともに、デバイス層１１６の外側表面１１８を覆うように、デバイス層１１６上に形成される。特に、いくつかの好ましい実施形態では、デバイス層１１６上に第１酸化物成長層１３０を形成する乾燥雰囲気下で、第１高温熱酸化を行う。いくつかの実施形態では、第１高温熱酸化は、約８００℃～約１２００℃の範囲の温度、より好ましくは約１１００℃の温度で行われる。このプロセスにより酸化物を高い品質にすることができる。いくつかの特定の実施形態では、例えばデバイス層１１６がアンドープシリコンを含む場合、第１酸化物成長層１３０は二酸化ケイ素を含む、しかし、本発明の精神と範囲から逸脱することなく他の酸化物も可能である。第１酸化物成長層１３０の厚さは、好ましくは、デバイス層１１６に画定されたホール１２６、１２８の深さと等しいか、それ以上であるべきである。
【0041】
ここで図８を参照すると、残りの酸化物成長層１３０がデバイス層１１６の外側表面１１８と同じ高さになるまで、化学機械平坦化（CMP）を行い第１酸化物成長層１３０を除去する。言い換えれば、この平坦化ステップの後、第１酸化物成長層１３０は、デバイス層１１６に画定されたホール１２６、１２８内にのみ充填されている。
【0042】
次に図９を参照すると、第２レジストパターン１４０が、デバイス層１１６の外側表面１１８と、デバイス層１１６に画定されたホール１２６、１２８内に充填された第１酸化物成長層１３０の残りの部分とから形成された現状の平面上に堆積される。第２レジストパターン１４０は、レジスト１４０を貫通する開口１４２を画定する。この例示的な実施形態では、開口１４２は、下部に第１酸化物成長層１３０を露出させるように、ポスト１５４が形成される箇所の上（すなわち、ポストホール１２８の上）にのみ設けられる。また、第２レジストパターン１４０は、第２フォトリソグラフィマスクとなる。
【0043】
次に図１０を参照すると、ポストホール１２８を満たす酸化物の完全なエッチングが行われる。いくつかの好ましい実施形態では、このエッチングは化学エッチング（例えば、ＨＦエッチング）によって実行されるが、本発明の精神および範囲から逸脱することなく、他のエッチング手段も可能である。エッチングが完了すると、レジスト１４０が剥離され、ポストホール１２８は空であるがアンカーホール１２６は図９に示す第１酸化物成長層１３０でまだ満たされている状態のデバイス層１１６が残る。
【0044】
次に図１１を参照すると、乾燥雰囲気下で第２高温熱酸化を行い、デバイス層１１６上に第２酸化物成長層１５０を形成する。いくつかの実施形態では、第２高温熱酸化は、約８００℃～約１２００℃の範囲の温度、より好ましくは約１１００℃の温度で行われる。いくつかの特定の実施形態では、例えばデバイス層１１６がアンドープシリコンを含む場合、第２酸化物成長層１５０は二酸化ケイ素を含むが、本発明の精神と範囲から逸脱することなく他の酸化物も可能である。第２酸化物成長層１５０の厚さは、最終的なアンカー１５２の非埋設部分の高さと同じか、それよりも高いことが好ましい。
【0045】
次に図１２を参照すると、ポスト１５４およびアンカー１５２が形成される箇所の上方以外のあらゆる場所に開口を有する第３レジストパターン１６０が酸化物成長層１５０の上面上に堆積される。言い換えれば、第３レジスト１６０は、アンカーホール１２６とポストホール１２８の上方にのみ配置される。第３レジストパターン１６０の横方向の寸法は、最終的にアンカー１５２およびポスト１５４を形成する第２酸化物成長層１５０の外面における横方向の寸法を定める。特に、いくつかの例示的な実施形態では、第３レジストパターン１６０は、アンカーホール１２６およびポストホール１２８のそれぞれよりもわずかに狭くすることができる。第３レジストパターン１６０は、第３フォトリソグラフィマスクとなる。
【0046】
図１３を参照すると、エッチングを行いマスクされていない酸化物のすべてを除去する。いくつかの好ましい実施形態では、このエッチングはプラズマエッチングによって行われる。いずれにしても、このエッチングは、マスクされていない酸化物成長層１５０をデバイス層１１６まで除去し、その結果、デバイス層１１６のアンカーホール１２６内に部分的に埋設されたアンカー１５２と、デバイス層１１６のポストホール１２８内に部分的に埋設されたポスト１５４とを形成することが好ましい。上述したように、いくつかの例示的な実施形態では、第３レジスト１６０は、ポストホール１２８のそれぞれよりもわずかに狭い。そのため、プラズマエッチングは、ポスト１５４の側壁とポストホール１２８の内側壁との間に隙間を生じさせる。同様に、いくつかの例示的な実施形態では、アンカー１５２の側壁とアンカーホール１２６の内側壁との間に同様の隙間が存在するように、第３レジスト１６０もアンカーホール１２６のそれぞれよりもわずかに狭い。第３レジスト１６０の横方向の寸法がアンカーホール１２６およびポストホール１２８と同じサイズである実施形態では、そのような隙間は形成されず、酸化物成長層１５０はデバイス層１１６の外側表面１１８までエッチングされる。さらに、当然のことながら、選択エッチングにより酸化物をさまざまな厚さにエッチングすることができ、いくつかの実施形態では、上述のように、この厚さにより、ポスト１５４の側壁とポストホール１２８の側内壁との間の隙間を生じさせることができ、上述したアンカー１５２の側壁とアンカーホール１２６の側内壁との間の隙間を生じさせることができる。エッチングが選択的でない他の実施形態では、酸化物が所定の距離を均一にエッチングされることに起因して、他の形状が生じることがある。例えば、非選択エッチングでは、ポストの周りには隙間ができるがアンカーの周りには隙間ができない。実際には、関連する寸法（例えば、デバイス層に画定されたホールの幅、酸化物層の厚さ、およびレジストの幅）に応じて、アンカーに段差が形成されてもよい、このアンカーでは、アンカーの下部がアンカーホールの幅であり、アンカーの上部がアンカーホールの上に形成されたレジストのより狭い幅である。
【0047】
いずれにしても、エッチングが完了すると、レジスト１６０は剥離され、図１３に示されたアンカー１５２およびポスト１５４を有するデバイス層１１６が残る。
【0048】
次に図１４を参照すると、第２ＣＭＰがアンカー１５２に対して実行される。この平坦化ステップは、ＣＭＵＴ１８０の真空キャビティの高さを定めるためにアンカーの高さを減少させ、同時にアンカー１５２の最良の平坦化および表面粗さを提供する。用途に応じて、アンカー１５２の高さ（したがって、キャビティの高さ）は、数十ナノメートルから数百ナノメートルの範囲に低減されるが、すべての例において、アンカー１５２の高さは、ポスト１５４の高さよりも高い。
【0049】
次に図１５を参照すると、図１４のＳＯＩ１１０、すなわち、部分的に埋設されたアンカー１５２およびポスト１５４を有するハンドル１１２、ＢＯＸ層１１４、およびデバイス層１１６、が反転され、そして、アンカー１５２が高濃度でドープされたシリコンの下部ウェハ（すなわち、下部電極１７２）上に接着（例えば、融着）される。ハンドル１１２およびＢＯＸ層１１４が除去され、上部電極１７４がデバイス層１１６上に堆積される。このことにより、下部電極１７２と、上部電極１７４と、メンブレン１１６上に形成されメンブレン１１６内に部分的に埋設されたアンカー１５２および隔離ポスト１５４を有するメンブレン１１６（すなわち、デバイス層１１６）とを有する最終的なＣＭＵＴ１８０が得られる。
【0050】
注目すべきは、デバイス層１１６の厚さ、２つの酸化の持続時間、２つの（Ｄ）ＲＩＥの深さ、およびＣＭＰの持続時間を変更することにより、所望のアンカーの高さ（すなわち、キャビティの高さ）、所望のポストの高さ、およびメンブレン内に埋設されたアンカーとポストの両方の所望の横方向の寸法を定めることができることである。
【0051】
第２実施形態
本発明の第２実施形態のＣＭＵＴを製造する第２の例示的な方法によれば、ここで図１６を参照すると、プロセスは、下から上に向かって、ハンドル２１２、埋もれた酸化物（ＢＯＸ）層２１４、および露出した外側表面２１８を有するデバイス層２１６を含む伝統的なＳＯＩウェハ２１０から始まる。いくつかの例示的な実施形態では、デバイス層２１６は、アンドープシリコン層２１６である。
本発明の第２実施形態のＣＭＵＴを製造する第２の例示的な方法によれば、ここで図１６を参照すると、プロセスは、下から上に向かって、ハンドル２１２、埋もれた酸化物（ＢＯＸ）層２１４、および露出した外側表面２１８を有するデバイス層２１６を含む伝統的なＳＯＩウェハ２１０から始まる。いくつかの例示的な実施形態では、デバイス層２１６は、アンドープシリコン層２１６である。
【0052】
ここで図１７を参照すると、デバイス層２１６の外側表面２１８を露出させるためにレジスト２２０を貫通し画定された開口２２２を有する第１レジストパターン２２０は、デバイス層２１６の外側表面２１８上に堆積される。後述するように、ＣＭＵＴ２８０の特徴である隔離ポスト２５４およびアンカー２５２は、第１レジストパターン２２０の開口２２２の位置に形成される。特に、後述するポスト２５４およびアンカー２５２の横方向の寸法は、この時点で決定される。なお、第１レジストパターン２２０は、第１フォトリソグラフィマスクに対応する。
【0053】
次に図１８を参照すると、第１（ディープ）反応性イオンエッチング、すなわち（D）ＲＩＥがデバイス層２１６の外側表面２１８に対して行われ、図１７に示すレジスト２２０の開口２２２に対応する位置においてデバイス層２１６の内部に向けて部分的に延びるアンカーホール２２６およびポストホール２２８を形成する。ホール２２６、２２８が形成されると、レジスト２２０が剥離され、図１８に示すホール２２６、２２８を有するデバイス層２１６が残る。
【0054】
いくつかの例示的な実施態様によれば、形成される隔離ポスト２５４およびアンカー２５２の幅は、デバイス層２１６に画定されたホール２２６、２２８の寸法によりこのステップにおいて定められる。同様に、ホール２２６、２２８の深さは、最終的なポスト２５４およびアンカー２５２の、デバイス層２１６内に埋設される部分の深さを決定する。
【0055】
デバイス層２１６内のこれらのホール２２６、２２８のディープエッチングは、最終的に得られるポスト／アンカーの隔離を増加させるが、最終的に得られるメンブレンの機械的強度も減少させる。したがって、ホール２２６、２２８の深さは、典型的には、デバイス層１１６の厚さの約８０％未満に保たれる。ホール２２６、２２８の横方向の寸法は、最終的に残るアンカーまたはポストの非埋設部分の横方向の寸法を、ホールの深さのｎ倍に加えることによって計算され、ここで、ｎは、典型的には約２．０の係数である。
【0056】
ここで図１９を参照すると、第１酸化物成長層２３０は、ホール２２６、２２８のそれぞれを埋めるとともにデバイス層２１６の外側表面２１８を覆うように、デバイス層２１６上に形成される。特に、いくつかの好ましい実施形態では、ＳＯＩウェハ全体（すなわち、ハンドル２１２、ＢＯＸ層２１４、およびデバイス層２１６）に対して乾燥雰囲気下で高温乾燥酸化を行い、第１酸化物成長層２３０を形成する。第１酸化物成長層２３０の厚さは、最終的に得られるアンカー２５２の非埋没部の高さと同等またはそれ以上である。いくつかの実施形態では、高温熱酸化は約８００℃～約１２００℃の範囲の温度で行われ、より好ましくは約１１００℃である。
【0057】
ここで図２０を参照すると、化学機械平坦化（ＣＭＰ）が実行され、第１酸化物成長層２３０を平らにする。デバイス層２１６の上面２１８と、平坦化された第１酸化物成長層２３０の上面２３２との間の距離は、最終的なアンカー２５２の高さを定める。用途に応じて、アンカーの高さは、典型的には、数十ナノメートルから数百ナノメートルの範囲である。
【0058】
ここで、図２１を参照すると、第１酸化物成長層２３０の現状平面である上面２３２に第２レジストパターン２４０が堆積される。第２レジストパターン２４０は、隔離ポスト２５４とアンカー２５２が形成される箇所にのみ配置される。したがって、レジストパターン２４０は、最終的なポスト２５４及びアンカー２５２の横方向の寸法に対応している。第２レジストパターン２４０は、第２リソグラフィマスクとなる。
【0059】
次に図２２を参照すると、デバイス層２１６の外側表面２１８までプラズマエッチングが行われ、第２レジストパターン２４０によって覆われていない第１酸化物成長層２３０を除去する。エッチングステップの後、次に、第２レジストパターンは剥離され、最終的に得られるアンカー２５２と、最終的に得られる隔離ポスト２５４とが複数のアンカー２５２間のキャビティと共に残る。
【0060】
ここで図２３を参照すると、隔離ポスト２５４が部分的にエッチングされることになる箇所のみに開口を有する第３レジストパターン２６０が堆積される。すなわち、第３レジストパターン２６０は、デバイス層２１６の露出した外側表面２１８とアンカー２５２とを覆っているが、ポスト２５４は覆っていない。第３レジストパターン２６０は、第３フォトリソグラフィマスクに対応している。
【0061】
次に図２４を参照すると、第２プラズマエッチング（すなわち、部分エッチング）が行われ、ポスト２５４の高さを低くする。このエッチングステップの後、第３レジスト２６０は剥離され、ポスト２５４の外側表面（または接触面）と、ＣＭＵＴデバイス２８０の隙間（すなわち、メンブレン２１６の最大変位）を定めるアンカー２５２の外側表面との間に高さの差がある最終的なアンカー２５２およびポスト２５４が残る。
【0062】
ここで図２５を参照すると、ＳＯＩ２１０、すなわち、ハンドル２１２、ＢＯＸ層２１４、および部分的に埋設されたアンカー２５２およびポスト２５４を有するデバイス層２１６、を反転させ、高濃度でドープされたシリコンの下部ウェハ（すなわち、下部電極２７２）上にアンカー２５２を接着（例えば、融着）し、ハンドル２１２およびＢＯＸ層２１４を除去し、上部電極２７４を堆積させる。このことにより、下部電極２７２と、上部電極２７４と、メンブレン２１６（すなわち、デバイス層２１６）と、メンブレン２１６上に形成されメンブレン２１６内に部分的に埋設されたアンカー２５２および隔離ポスト２５４とを有する最終的なＣＭＵＴ２８０が得られる。
【0063】
図４～１５を参照して上述した本発明の第１の方法と比較すると、本発明の第２の例示的な方法は必要とするステップが少なくより単純である。得られたＣＭＵＴ２８０は、第１実施形態に従って製造されたＣＭＵＴ１８０のすべての利点を維持している、ただし、隔離ポスト２５４の接触面が部分的にエッチングされており、このエッチングがポスト２５４の接触面を劣化させて電荷を注入する可能性があることを除く。
【0064】
第３実施形態
本発明の第３実施形態のＣＭＵＴを製造する第３の例示的な方法は、より少ない中間ステップを含む簡略化された変形例である。第３の方法では、フォトリソグラフィマスクを２回しか使用しない。加えて、１回の酸化ステップのみで酸化層が得られるため、より質の高い酸化層が得られるという利点がある。さらに、第３実施形態では、部分エッチングステップを回避する。
本発明の第３実施形態のＣＭＵＴを製造する第３の例示的な方法は、より少ない中間ステップを含む簡略化された変形例である。第３の方法では、フォトリソグラフィマスクを２回しか使用しない。加えて、１回の酸化ステップのみで酸化層が得られるため、より質の高い酸化層が得られるという利点がある。さらに、第３実施形態では、部分エッチングステップを回避する。
【0065】
ここで図２６を参照すると、第３の方法は、下から上に向かって、ハンドル３１２と、埋もれた酸化物（ＢＯＸ）層３１４と、露出した外側表面３１８を有するデバイス層３１６とを含む伝統的なＳＯＩウェハ３１０から始まる。いくつかの例示的な実施形態では、デバイス層３１６は、アンドープシリコン層３１６である。
【0066】
次に図２７を参照すると、デバイス層３１６の外側表面３１８を露出させるためにレジスト３２０を貫通し画定された開口３２２を有する第１レジストパターン３２０がデバイス層３１６の外側表面３１８上に堆積される。後述するように、隔離ポスト３５４は、第１レジストパターン３２０の開口３２２の位置に形成される。第１及び２の実施形態とは異なり、第１レジストパターン３２０の開口はアンカー３５２の位置に対応していない。第１レジストパターン３２０は、第１フォトリソグラフィマスクに対応する。
【0067】
ここで図２８を参照すると、部分ドライエッチング（すなわち、反応性イオンエッチング）がデバイス層３１６の外側表面３１８に対して行われ、ウェル３２８が形成される。
ェル３２８の深さは、直接的に最終的な隙間の高さ（すなわち、下部電極３７２に接触する前のメンブレン３１６の最大垂直変位）となる。ウェル３２８の横方向の寸法は、ポスト３５４が埋設される最終的な空洞の横方向の寸法に対応する。ウェル３２８が形成されると、レジスト３２０が剥離され、図２８に示すウェル３２８を有するデバイス層３１６が残る。
ェル３２８の深さは、直接的に最終的な隙間の高さ（すなわち、下部電極３７２に接触する前のメンブレン３１６の最大垂直変位）となる。ウェル３２８の横方向の寸法は、ポスト３５４が埋設される最終的な空洞の横方向の寸法に対応する。ウェル３２８が形成されると、レジスト３２０が剥離され、図２８に示すウェル３２８を有するデバイス層３１６が残る。
【0068】
次に図２９を参照すると、酸化物成長層３３０は、ウェル３２８のそれぞれを満たすとともにデバイス層３１６の外側表面３１８を覆うように、デバイス層３１６上に形成される。特に、いくつかの好ましい実施形態では、ＳＯＩウェハ全体（すなわち、ハンドル３１２、ＢＯＸ層３１４、およびデバイス層３１６）に対して、乾燥雰囲気下で高温乾燥酸化が行われ、酸化物成長層３３０を形成する。いくつかの実施形態では、高温熱酸化は、約８００℃～１２００℃の範囲の温度で行われ、より好ましくは約１１００℃である。酸化物成長層３３０の厚さは、最終的なアンカー３５２の高さに対応している。
【0069】
ここで、図３０を参照すると、酸化物成長層３３０上に第２レジストパターン３４０が塗布されている。第２レジストパターン３４０は、隔離ポスト３５４とアンカー３５２を形成する箇所にのみ配置される。したがって、レジストパターン３４０は、最終的なポスト３５４およびアンカー３５２の横方向の寸法に対応している。第２レジストパターン３４０は、第２リソグラフィマスクとなる。
【0070】
次に、図３１を参照すると、高異方性プラズマエッチングで酸化物成長３３０をパターン化し、第２レジストパターン３４０によって覆われていない酸化物成長層３３０をデバイス層２１６まで除去する。エッチングステップの後、次に、第２レジストパターン３４０は剥離され、最終的に得られるアンカー３５２と、複数のアンカー３５２の間のウェル３２８内に部分的に埋設された最終的に得られる隔離ポスト３５４とが残る。
【0071】
次に図３２を参照すると、ＳＯＩ３１０（すなわち、アンカー３５２および部分的に埋設されたポスト３５４を備えたハンドル３１２、ＢＯＸ層３１４、およびデバイス層３１６）が反転され、アンカー３５２が高濃度でドープされたシリコンの下部ウェハ（すなわち、下部電極３７２）上に接着（例えば、融着）され、ハンドル３１２およびＢＯＸ層３１４が除去され、そして上部電極３７４が堆積される。このことにより、下部電極３７２と、上部電極３７４と、メンブレン３１６（すなわち、デバイス層３１６）と、メンブレン３１６上に形成されメンブレン３１６内に部分的に埋設されたアンカー３５２および隔離ポスト３５４とを有する最終的なＣＭＵＴ３８０が得られる。
【0072】
このように工程を簡略化した結果、隔離ポスト３５４の高さはアンカー３５２の高さと同じになっている。そのため、アンカー３５２における寄生容量は低減されない。
【0073】
実施形態の比較
以下の表１に反映されているように、第１の例示的な方法は、４回のフォトリソグラフィマスクを必要とし、二酸化ケイ素（例えば、最終的に得られるアンカー１５２および隔離ポスト１５４）の部分エッチングがなく、アンカー１５２における寄生容量が低減し、そしてアンドープシリコン層（例えば、デバイス層１１６）上に二酸化ケイ素（例えば、酸化物成長１３０、１５０）を成長させることを伴う。さらに、第２の例示的な方法は、３回のフォトリソグラフィマスクを必要とし、二酸化ケイ素（例えば、最終的に得られるアンカー２５２および隔離ポスト２５４）の部分エッチングをもたらし、アンカー２５２における寄生容量が低減し、そして、アンドープシリコン層（例えば、デバイス層２１６）上に二酸化ケイ素（例えば、酸化物成長２３０）を成長させることを伴う。第３の例示的な方法は、２回のフォトリソグラフィマスクを必要とし、二酸化ケイ素の部分エッチング（例えば、最終的に得られるアンカー３５２および隔離ポスト３５４）がなく、アンカー２５０における寄生容量が低減せず、アンドープシリコン層（例えば、デバイス層３１６）上に二酸化ケイ素（例えば、酸化物成長３３０）を成長させることを伴う。
以下の表１に反映されているように、第１の例示的な方法は、４回のフォトリソグラフィマスクを必要とし、二酸化ケイ素（例えば、最終的に得られるアンカー１５２および隔離ポスト１５４）の部分エッチングがなく、アンカー１５２における寄生容量が低減し、そしてアンドープシリコン層（例えば、デバイス層１１６）上に二酸化ケイ素（例えば、酸化物成長１３０、１５０）を成長させることを伴う。さらに、第２の例示的な方法は、３回のフォトリソグラフィマスクを必要とし、二酸化ケイ素（例えば、最終的に得られるアンカー２５２および隔離ポスト２５４）の部分エッチングをもたらし、アンカー２５２における寄生容量が低減し、そして、アンドープシリコン層（例えば、デバイス層２１６）上に二酸化ケイ素（例えば、酸化物成長２３０）を成長させることを伴う。第３の例示的な方法は、２回のフォトリソグラフィマスクを必要とし、二酸化ケイ素の部分エッチング（例えば、最終的に得られるアンカー３５２および隔離ポスト３５４）がなく、アンカー２５０における寄生容量が低減せず、アンドープシリコン層（例えば、デバイス層３１６）上に二酸化ケイ素（例えば、酸化物成長３３０）を成長させることを伴う。
【0074】
【表1】
【0075】
部分的に埋設されたポスト
本発明のＣＭＵＴデバイスの性能を向上させ、電荷トラップを低減させることが期待されるという特徴のほとんどは、少なくとも部分的には、部分的に埋設されたポストと、ポストの側面からの電気的破壊を回避するために使用される保護ガードリングに起因する。
本発明のＣＭＵＴデバイスの性能を向上させ、電荷トラップを低減させることが期待されるという特徴のほとんどは、少なくとも部分的には、部分的に埋設されたポストと、ポストの側面からの電気的破壊を回避するために使用される保護ガードリングに起因する。
【0076】
次に、上述したポスト１５４、２５４、３５４のうちの１つまたは複数のポストの例である隔離ポスト４５４を示す図３３Ａおよび図３３Ｂを参照すると、図示されているように、ポスト４５４は、上部電極４７４から間隔を空けるようにメンブレン４１６内に部分的に埋設されている。ポスト４５４は、ガードリング４５８によって囲まれた中央部材４５６を含む。
【0077】
本発明のポスト４５４の中央部材４５６は、上述のようにメンブレン４１６内に部分的に埋設され、保護を強化するためのガードリング４５８によって囲まれるように構成されている。この特定のトポロジーは、新規の発明である。この新しいポスト４５４（すなわち、中央部材４５６およびガードリング４５８）は、全体的にマッシュルームのような形状を有している。シリコン層の熱酸化（例えば、上述したデバイス層１１６、２１６、３１６上における酸化物成長層１３０、２３０、３３０の形成）の間、このプロセスが乾燥酸素中で実行される場合、シリコン層の水平面および垂直面が滑らかな酸化物に変化することが分かっている。このことは主に、シリコン層に形成された空洞の凸角部と凹角部における不均一な成長によるものである。
【0078】
図３３Ｂに示すようにこの例示的なポスト４５４は実質的に円形であるが、本発明のポストは、図３３Ａに示された同じ全体的なマッシュルーム状の形状を依然として含みながら、長方形の形状または任意の他の幾何学的形状を有することもできる。この構造は、隔離ポスト４５４だけでなく、ＣＭＵＴセルおよびキャビティの縁を画定するアンカー（例えば、アンカー１５２、２５２、３５２）を作製するために使用することができる。
【0079】
次に図３４Ａ、３４Ｂ、３４Ｃを参照すると、いくつかの実施形態（図３４Ａ）では、ガードリング４５８ａは、ポスト４５４の中央部材４５６と同じ材料で作られている。しかし、ポスト４５４の主な役割や対象となる用途に応じて、ガードリング４５８ｃを別の材料で作ったり（図３４Ｃ）、あるいはポスト４５４の周囲に均等な空のチャネル４５８ｂを設けたりすることもできる（図３４Ｂ）。ここで、「空の」という用語を使用することは、ガードリングが、例えば、真空／空気の隙間と同じ組成であることを意味する。
【0080】
図３４Ａに示す変形例は、例えば、第２実施形態の方法で得ることができる。一方、図３４Ｂに示す変形形態は、例えば、第１実施形態または第３実施形態の方法で得ることができる。最後に、図３４Ｃの変形形態は、製造プロセスをごくわずかに変更するだけで済む。図３４Ｂの構成から出発して、メンブレン４１６およびポスト４５４の外面全体に第２材料を堆積させ（例えばスパッタリング）、空のガードリング４５８ｂを完全に埋める。次に、この第２材料は、ガードリングの領域を除いて部分選択エッチングステップで除去され、第２材料で作られたガードリング４５８ｃを残す。
【0081】
ガードリングとして使用するためのいくつかの例示的な材料は、窒化ケイ素、金属酸化物（例えば、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム）、または半導体産業で使用されている任意の他の誘電体材料などの固体絶縁材料のカテゴリーに属し、準備されたこれらの材料が堆積プロセスによって堆積され、選択エッチングプロセスによって部分的に除去される、すなわち、このエッチングステップは、上述したように中央部材４５６またはメンブレン４１６の材料を除去しない。
【0082】
伝統的なＣＭＵＴの構造（例えば、図１Ａに示すＣＭＵＴ１０）では、デバイスの静電容量は、式１で与えられる。
【0083】
【数1】
【0084】
ここで、ｈgapをキャビティの高さ（すなわち、メンブレンと絶縁層１２の間の距離）、ｈisoを絶縁層１２の高さ、Ｓをメンブレンの全表面、ε0を真空誘電率、εisoを絶縁層の誘電率とする。
【0085】
伝統的な隔離ポストを用いて設計されたＣＭＵＴセル（例えば、図１Ｂに示すＣＭＵＴ２０）の場合、静電容量は式２によって与えられる。
【0086】
【数2】
【0087】
ここで、Ｓ2はポスト２２の全表面であり、Ｓ1はＳからＳ2を引いたものに等しい。Ｓ1＞Ｓ2（Ｓ1≒Ｓ）であるため、第２項は合理的に無視することができる。したがって、この音響構造（Ｓとｈgapは同じ）では、ｈgap＋ｈiso＞ｈgap＋ｈiso／εisoとなるように、伝統的な隔離ポストを使用することで、デバイスのキャパシタンスが減少することが容易にわかる。さらに、ポストの絶縁破壊を避けるために十分な高さが必要であるため、絶縁層の厚さ ｈisoをさらに減らすことはできない。
【0088】
本発明の部分的に埋設された隔離ポストでは、再び図３３Ａを参照すると、絶縁破壊を回避するのに十分な高さのポスト４５４の合計高さ（ｈiso）を維持しながら、メンブレンから突出しているポスト４５４の高さ（ｈexceed）を低減することができる。このことは、メンブレン４１６内に埋設されているポスト４５４の高さ（ｈburied）を増加させることによって達成される。このような構造では、静電容量を維持することができ、あるいは、ｈexceed＜ｈgap＋ｈiso／εisoであれば、静電容量を増加させることもできる。
【0089】
さらに、ｈexceedを低い値に保ちながら、ｈburiedを任意に増加させることができる。このことは、総高さｈisoが伝統的な構造（例えば、図１Ａおよび１Ｂ）で使用されるものよりも大きくすることができることを意味し、したがって、隔離ポストを横切る電界を大幅に低減することができる。電荷のトラップは、誘電体材料を横切る電界に直接関係していることはよく知られている。したがって、この新しい構造により全体の性能を低下させることなく背の高い隔離ポストを使用することができ帯電現象を減少させることができる。
【0090】
最後に、隔離ポストをメンブレン内に埋設している場合には、隔離ポストの側面における隔離ポストとメンブレンの界面から絶縁破壊が起こる可能性があることを念頭に置く必要がある。このことにより、ｈexceedの減少が制限される。この問題を解決するために、本発明ではガードリングを使用することを提案している。ガードリングの使用において、上部電極の電位と下部電極の電位との間の最短距離が十分に大きい場合、絶縁破壊が回避される。言い換えれば、図３３Ａをもう一度参照すると、隔離ポストがキャビティの底部（すなわち、下部電極）に接触している最悪のケースにおいてでも、ポスト４５４の中央部材４５６の端面（すなわち、ポスト４５４の接触面）上の各点からポスト４５４のガードリング４５８の埋設面上の各点までの距離は、絶縁破壊を回避するのに十分な大きさでなければならない（図３３B参照）。このことは、ガードリング４５８を使用することによって確保することができる。さらに、ガードリング４５８の埋設面が自然な丸い形状をしているため、この構造ではライトニングロッド効果のリスクを大幅に軽減することができる。
【0091】
いくつかの構成では、上述した部分的に埋設されたポスト３６０の構造は、ＣＭＵＴセルを画定するアンカー（例えば、アンカー１５２、２５２、３５２）と一緒に使用することができ、場合によっては、真空ガードリングを有する。この場合、セルのアンカーの近傍にあるメンブレンは、メンブレンの中心部よりも著しく薄い。このことは、アンカーに隣接するメンブレンの剛性を小さくするため、メンブレンのピストン的な変位を生じさせることに利用することができる。このことは、デバイスの発信感度が向上させる。
【0092】
特に、図３５を参照すると、部分的に埋設されたアンカーの異なる可能な構成が示されており、これらをメンブレンのピストン状の変位を生じさせるために使用することができる。図３５に示す各構成は、セルの右側を示しているだけであるが、同じ構造はセルの左側にも同様に適用可能である。
【0093】
構成Ｉは、メンブレンが均一な厚さを有する伝統的なアンカーを示す。
【0094】
構成IIは、真空ガードリングを有する本発明の１つのアンカーを示す。
【0095】
構成IIIは、構成IIと同様の本発明の別のアンカーを示しているが、真空ガードリングはより大きな幅を有している。
【0096】
構成IVは、構成IIと同様の本発明の別のアンカーを示しているが、アンカーの上に残っているシリコンメンブレンはより薄い厚さを有している。
【0097】
構成Vは、構成IVと同様の本発明の別のアンカーを示しているが、上部電極をパターン化しておりピストン状の変位を改良している。
【0098】
部分的に埋設された隔離ポストおよびアンカーに関する上記の説明は、容量性微細加工超音波トランスデューサに関して提供されているが、同様の構造および概念が他の容量性ＭＥＭＳにも適用可能であることが考えられる。
【0099】
当業者であれば、本発明の教示から逸脱することなく、追加の実施形態が可能であることを認識するであろう。この詳細な説明、特にそこに開示されている例示的な実施形態の具体的な詳細は、主に理解を明確にするために与えられており、本開示を読んだ当業者が本発明の精神または範囲から逸脱することなく修正できることは明らかであるため、本開示から不必要な制限が理解されることはない。
【0100】
参考文献
［１］Y. Huang, E. O. Haeggstrom, X. Zhuang, A. S. Ergun, and B. T. Khuri-Yakub, 「容量性微細加工超音波トランスデューサの帯電問題へのソリューション」IEEE Trans. Ultrason. Ferroelectr. Freq. Control, vol. 52, no. 4, pp. 578-80, Apr. 2005.
［２］Y. Huang, X. Zhuang, E. O. Haeggstrom, a. S. Ergun, C. H. Cheng, and B. T. Khuri-Yakub, 「隔離ポストを備えた容量性微細加工超音波トランスデューサ（ＣＭＵＴｓ）」Ultrasonics, vol. 48, no. 1, pp. 74-81, 2008.
［３］Y. Huang and B. T. Khuri-yakub,「隔離ポストを備えた容量性超音波トランスデューサ」2009.
［４］S. Machida, H. Enomoto, Y. Tadaki, and T. Nagata,「超音波トランスデューサとその製造方法」Publication n° US8198782, 2012.
［５］S. Machida, T. Takezaki, T. Kobayashi, H. Tanaka, and T. Nagata, 「誘電体帯電効果が低減した高い信頼性のあるＣＭＵＴセル構造」in IEEE International Ultrasonics Symposium, IUS, 2015, pp. 1-4.
［６］B. Greenlay and R. Zemp, 「隔離ポストにより隔離されたＣＭＵＴ」in 2017 IEEE International Ultrasonics Symposium.
［７］M. M. Mahmud et al.,「改良されたＣＭＵＴ構造と二重周波数音響血管造影の操作方法」in 2017 IEEE International Ultrasonics Symposium, no. 1160483, pp. 2-5.
［８］J. Klootwijk, P. Dirksen, M. Mulder, and E. Moonen,「容量性微細加工超音波トランスデューサ」, US20150162851A1, 2015
［９］A. S. Savoia, B. Mauti, G. Caliano, L. Maiolo, A. Minotti, and A. Pecora,「逆加工ＣＭＵＴアレイの効率と信頼性の最適化」in 2017 IEEE International Ultrasonics Symposium.
［１］Y. Huang, E. O. Haeggstrom, X. Zhuang, A. S. Ergun, and B. T. Khuri-Yakub, 「容量性微細加工超音波トランスデューサの帯電問題へのソリューション」IEEE Trans. Ultrason. Ferroelectr. Freq. Control, vol. 52, no. 4, pp. 578-80, Apr. 2005.
［２］Y. Huang, X. Zhuang, E. O. Haeggstrom, a. S. Ergun, C. H. Cheng, and B. T. Khuri-Yakub, 「隔離ポストを備えた容量性微細加工超音波トランスデューサ（ＣＭＵＴｓ）」Ultrasonics, vol. 48, no. 1, pp. 74-81, 2008.
［３］Y. Huang and B. T. Khuri-yakub,「隔離ポストを備えた容量性超音波トランスデューサ」2009.
［４］S. Machida, H. Enomoto, Y. Tadaki, and T. Nagata,「超音波トランスデューサとその製造方法」Publication n° US8198782, 2012.
［５］S. Machida, T. Takezaki, T. Kobayashi, H. Tanaka, and T. Nagata, 「誘電体帯電効果が低減した高い信頼性のあるＣＭＵＴセル構造」in IEEE International Ultrasonics Symposium, IUS, 2015, pp. 1-4.
［６］B. Greenlay and R. Zemp, 「隔離ポストにより隔離されたＣＭＵＴ」in 2017 IEEE International Ultrasonics Symposium.
［７］M. M. Mahmud et al.,「改良されたＣＭＵＴ構造と二重周波数音響血管造影の操作方法」in 2017 IEEE International Ultrasonics Symposium, no. 1160483, pp. 2-5.
［８］J. Klootwijk, P. Dirksen, M. Mulder, and E. Moonen,「容量性微細加工超音波トランスデューサ」, US20150162851A1, 2015
［９］A. S. Savoia, B. Mauti, G. Caliano, L. Maiolo, A. Minotti, and A. Pecora,「逆加工ＣＭＵＴアレイの効率と信頼性の最適化」in 2017 IEEE International Ultrasonics Symposium.
【図1A】
【図1B】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33A】
【図33B】
【図34A】
【図34B】
【図34C】
【図35】
【国際調査報告】