特表 2022-509894 アレイ基板及び表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-01-25

(54)【発明の名称】アレイ基板及び表示装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20220118BHJP

   G09F 9/302 20060101ALI20220118BHJP

【ＦＩ】

G09F9/30 338

G09F9/302 C

G09F9/30 330

G09F9/30 349C

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2020548955

(86)(22)【出願日】2019-11-25

(85)【翻訳文提出日】2020-09-14

(86)【国際出願番号】 CN2019120580

(87)【国際公開番号】W WO2020108429

(87)【国際公開日】2020-06-04

(31)【優先権主張番号】201821952246.9

(32)【優先日】2018-11-26

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ

(71)【出願人】

【識別番号】519385216

【氏名又は名称】北京京▲東▼方技▲術▼▲開▼▲発▼有限公司

【氏名又は名称原語表記】ＢＥＩＪＩＮＧ ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＤＥＶＥＬＯＰＭＥＮＴ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｒｏｏｍ ４０７，Ｂｕｉｌｄｉｎｇ １，Ｎｏ．９ Ｄｉｚｅ Ｒｏａｄ，ＢＤＡ，Ｂｅｉｊｉｎｇ，１００１７６，ＣＨＩＮＡ

(74)【代理人】

【識別番号】100133514

【弁理士】

【氏名又は名称】寺山 啓進

(74)【代理人】

【識別番号】100070024

【弁理士】

【氏名又は名称】松永 宣行

(74)【代理人】

【識別番号】100195257

【弁理士】

【氏名又は名称】大渕 一志

(72)【発明者】

【氏名】馬 永達

(72)【発明者】

【氏名】ハオ 学光

(72)【発明者】

【氏名】ウー 新銀

(72)【発明者】

【氏名】喬 勇

【テーマコード（参考）】

5C094

【Ｆターム（参考）】

5C094AA07

5C094AA42

5C094CA20

5C094DB01

5C094DB02

5C094ED15

(57)【要約】

本開示は、アレイ基板及び表示装置を提供する。該アレイ基板は、基板本体と、前記基板本体に位置する複数の第１信号線を含む。前記第１信号線の各々は、第１セグメントと、第２セグメントと、上記の両者を接続する第３セグメントとを含む。複数の前記第１信号線は、第１方向に離間して設けられる。前記第１方向に直交する第２方向に、隣り合う２つの前記第１セグメントの間に第１離間領域が形成され、隣り合う２つの前記第２セグメントの間に第２離間領域が形成され、隣り合う２つの前記第３セグメントの間に第３離間領域が形成される。サブ画素単位の少なくとも一部は、前記第１離間領域及び第３離間領域に設けられる。前記基板本体の非表示領域のうち、表示領域に隣接するエッジ位置で、前記第２セグメントは、端子接続リードに接続される。少なくとも２つの隣り合う前記第２離間領域の前記第１方向における幅は、同一である。

【特許請求の範囲】

【請求項1】

アレイ基板であって、
表示領域及び非表示領域を含む基板本体と、
前記基板本体の表示領域に位置する複数の第１信号線を含み、
前記第１信号線の各々は、第１セグメントと、第２セグメントと、前記第１セグメントと第２セグメントとの間に位置し、前記第１セグメントと第２セグメントとを接続する第３セグメントとを含み、
ここで、複数の前記第１信号線は、第１方向に離間して設けられ、前記第１方向に直交する第２方向に、隣り合う２つの前記第１セグメントの間に第１離間領域が形成され、隣り合う２つの前記第２セグメントの間に第２離間領域が形成され、隣り合う２つの前記第３セグメントの間に第３離間領域が形成され、サブ画素単位の少なくとも一部は、前記第１離間領域及び第３離間領域に設けられ、前記基板本体の非表示領域のうち、表示領域に隣接するエッジ位置で、前記第２セグメントは、端子接続リードに接続され、
少なくとも２つの隣り合う前記第２離間領域の前記第１方向における幅は、同じであり、隣り合う２本の前記第１信号線の少なくとも１組の組毎に隣り合う２本の前記第１信号線で形成される第１離間領域及び第２離間領域は、前記第１離間領域の前記第１方向における幅と、前記第２離間領域の前記第１方向における幅とが異なる、アレイ基板。

【請求項2】

請求項１に記載のアレイ基板であって、
前記基板本体上の全ての前記第２離間領域の前記第１方向における幅は、同一である、アレイ基板。

【請求項3】

請求項２に記載のアレイ基板であって、
形成された第１離間領域の前記第１方向における幅と、形成された第２離間領域の前記第１方向における幅とが異なる各組の隣り合う２本の前記第１信号線のうち、所定第１信号線に含まれる第１セグメントと第２セグメントは、それぞれ前記第２方向に延在し、且つ異なる直線上に位置する、アレイ基板。

【請求項4】

請求項３に記載のアレイ基板であって、
前記所定第１信号線は、隣り合う２本の前記第１信号線のうちの一方の第１信号線であり、他方の前記第１信号線は、前記第２方向に一直線に延在する線路である、アレイ基板。

【請求項5】

請求項３に記載のアレイ基板であって、
隣り合う２本の前記第１信号線のうちの各々の前記第１信号線は、いずれも前記所定第１信号線として形成されている、アレイ基板。

【請求項6】

請求項３に記載のアレイ基板であって、
前記所定第１信号線の第１セグメントの幅は、前記所定第１信号線の第２セグメントの幅よりも大きい、アレイ基板。

【請求項7】

請求項３に記載のアレイ基板であって、
前記所定第１信号線の両側に第１サブ画素単位、第２サブ画素単位がそれぞれ設けられ、
ここで、前記第１サブ画素単位の面積は、前記第２サブ画素単位の面積よりも小さく、
前記所定第１信号線の第１セグメント及び第３セグメントは、該所定第１信号線の第２セグメントよりも、前記第１サブ画素単位に向かって突出する、アレイ基板。

【請求項8】

請求項７に記載のアレイ基板であって、
前記所定第１信号線の第１セグメントは、該所定第１信号線の第２セグメントよりも、前記第１サブピク単位に向かって突出する幅が、前記第２サブ画素単位と前記第１サブ画素単位との面積比と正の相関を有する、アレイ基板。

【請求項9】

請求項７に記載のアレイ基板であって、
前記第２サブ画素単位の前記第１サブ画素単位から遠い側に設けられた第３サブ画素単位を更に含み、
ここで、前記第１サブ画素単位の面積と第２サブ画素単位の面積との比は、以下の関係式の値と正の相関を有し、
（Ｗ１－（Ｃ１－ａ１））／（Ｗ１＋（Ｃ１－ｂ１）＋（Ｃ２－ｂ２））
ここで、Ｗ１は、前記第２離間領域の第１方向における幅を示し、Ｃ１は、第１サブ画素単位と第２サブ画素単位との間に位置する所定第１信号線の第２セグメントの前記第１サブ画素単位から遠い側のエッジの延長線と、該所定第１信号線の第１セグメントの前記第２サブ画素単位から遠い側のエッジとの垂直距離を示し、Ｃ２は、第２サブ画素単位と第３サブ画素単位との間に位置する所定第１信号線の第２セグメントの前記第３サブ画素単位から遠い側のエッジの延長線と、該所定第１信号線の第１セグメントの前記第２サブ画素単位から遠い側のエッジとの垂直距離を示し、ａ１は、第１サブ画素単位と第２サブ画素単位との間に位置する所定第１信号線の第２セグメントの幅を示し、ｂ１は、第１サブ画素単位と第２サブ画素単位との間に位置する所定第１信号線の第１セグメントの幅を示し、ｂ２は、第２サブ画素単位と第３サブ画素単位との間に位置する所定第１信号線の第１セグメントの幅を示す、アレイ基板。

【請求項10】

請求項２に記載のアレイ基板であって、
前記第２セグメント及び第３セグメントは、隣り合う２つのサブ画素単位の間に遮光層として機能する、アレイ基板。

【請求項11】

請求項２に記載のアレイ基板であって、
複数の前記第１信号線の端子接続リードと１対１に対応して接続された複数の接続端子が更に設けられ、
ここで、複数の前記接続端子は、前記第１方向に沿って離間して設けられ、且つ前記第１方向に並ぶ複数の前記接続端子の全長は、前記第１方向に並ぶ複数の前記第１信号線の全長よりも短い、アレイ基板。

【請求項12】

請求項３に記載のアレイ基板であって、
前記基板本体上に位置し、且つ前記第１信号線と交差するように設けられた複数の第２信号線を更に含み、
ここで、前記所定第１信号線の第２セグメントは、前記第２信号線を跨ぎ、且つ、該所定第１信号線の第２セグメントの幅は、該所定第１信号線の第１セグメントの幅よりも小さい、アレイ基板。

【請求項13】

請求項１２に記載のアレイ基板であって、
前記第２信号線の延在方向は、前記第２方向である、アレイ基板。

【請求項14】

請求項１２又は１３に記載のアレイ基板であって、
前記第１信号線は、データ線又はＶＤＤ電源線であり、前記第２信号線は、ゲート線である、アレイ基板。

【請求項15】

請求項１～１４のいずれか１項に記載のアレイ基板を含む表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０１８年１１月２６日に中国特許庁に提出された中国特許出願２０１８２１９５２２４６．９の優先権を主張し、その全ての内容が援用によりここに取り込まれる。

【0002】

本開示は、ディスプレイ技術分野に係り、特にアレイ基板及び表示装置に係る。

【背景技術】

【0003】

従来技術の表示パネルにおいて、画素の光取り出し面は、遮光層によって画素の光取り出し面積が制限され、開口率の低下を招いていた。開口率を確保するとともに、異なるサブ画素の光取り出し面積を兼ねあうと、従来技術では、ピッチの異なる縦信号線を設ける必要があり、縦信号線と接続端子とを接続する引き出し線間の引き回し密度が大きくなりすぎる場合が生じるので、アレイ基板作製時のエッチングの困難性を増し、不良率が高くなる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本開示の技術案の目的は、アレイ基板及び表示装置を提供する。

【課題を解決するための手段】

【0005】

１つの態様として、本開示は、アレイ基板を提供し、表示領域及び非表示領域を含む基板本体と、前記基板本体の表示領域に位置する複数の第１信号線を含む。前記第１信号線の各々は、第１セグメントと、第２セグメントと、前記第１セグメントと第２セグメントとの間に位置し、前記第１セグメントと第２セグメントとを接続する第３セグメントとを含む。ここで、複数の前記第１信号線は、第１方向に離間して設けられる。前記第１方向に直交する第２方向に、隣り合う２つの前記第１セグメントの間に第１離間領域が形成され、隣り合う２つの前記第２セグメントの間に第２離間領域が形成され、隣り合う２つの前記第３セグメントの間に第３離間領域が形成される。サブ画素単位の少なくとも一部は、前記第１離間領域及び第３離間領域に設けられる。前記基板本体の非表示領域のうち、表示領域に隣接するエッジ位置では、前記第２セグメントは、端子接続リードに接続される。少なくとも２つの隣り合う前記第２離間領域の前記第１方向における幅は、同じである。隣り合う２本の前記第１信号線の少なくとも１組の中の組毎に隣り合う２本の前記第１信号線で形成される第１離間領域及び第２離間領域は、前記第１離間領域の前記第１方向における幅と、前記第２離間領域の前記第１方向における幅とが異なる。

【0006】

選択可能に、前記アレイ基板において、前記基板本体上の全ての前記第２離間領域の前記第１方向における幅は、同一である。

【0007】

選択可能に、前記のアレイ基板において、形成された第１離間領域の前記第１方向における幅と、形成された第２離間領域の前記第１方向における幅とが異なる各組の隣り合う２本の前記第１信号線のうち、所定第１信号線に含まれる第１セグメントと第２セグメントは、それぞれ前記第２方向に延在し、且つ異なる直線上に位置する。

【0008】

選択可能に、前記アレイ基板において、前記所定第１信号線は、隣り合う２本の前記第１信号線のうちの一方の第１信号線であり、他方の前記第１信号線は、前記第２方向に一直線に延在する線路である。

【0009】

選択可能に、前記アレイ基板において、隣り合う２本の前記第１信号線のうちの各々の前記第１信号線は、前記所定第１信号線として形成されている。

【0010】

選択可能に、前記アレイ基板において、前記所定第１信号線の第１セグメントの幅は、前記所定第１信号線の第２セグメントの幅よりも大きい。

【0011】

選択可能に、前記アレイ基板において、前記所定第１信号線の両側に第１サブ画素単位、第２サブ画素単位がそれぞれ設けられる。ここで、前記第１サブ画素単位の面積は、前記第２サブ画素単位の面積よりも小さく、前記所定第１信号線の第１セグメント及び第３セグメントは、該所定第１信号線の第２セグメントよりも、前記第１サブ画素単位に向かって突出する。

【0012】

選択可能に、前記アレイ基板において、前記所定第１信号線の第１セグメントは、該所定第１信号線の第２セグメントよりも、前記第１サブ画素単位に向かって突出する幅が、前記第２サブ画素単位と前記第１サブ画素単位との面積比と正の相関を有する。

【0013】

選択可能に、前記アレイ基板は、前記第２サブ画素単位の前記第１サブ画素単位から遠い側に設けられた第３サブ画素単位を更に含む。ここで、前記第１サブ画素単位の面積と第２サブ画素単位の面積との比は、以下の関係式の値と正の相関を有する。
（Ｗ１－（Ｃ１－ａ１））／（Ｗ１＋（Ｃ１－ｂ１）＋（Ｃ２－ｂ２））
ここで、Ｗ１は、前記第２離間領域の第１方向における幅を示し、Ｃ１は、第１サブ画素単位と第２サブ画素単位との間に位置する所定第１信号線の第２セグメントの前記第１サブ画素単位から遠い側のエッジの延長線と、該所定第１信号線の第１セグメントの前記第２サブ画素単位から遠い側のエッジとの垂直距離を示し、Ｃ２は、第２サブ画素単位と第３サブ画素単位との間に位置する所定第１信号線の第２セグメントの前記第３サブ画素単位から遠い側のエッジの延長線と、該所定第１信号線の第１セグメントの前記第２サブ画素単位から遠い側のエッジとの垂直距離を示し、ａ１は、第１サブ画素単位と第２サブ画素単位との間に位置する所定第１信号線の第２セグメントの幅を示し、ｂ１は、第１サブ画素単位と第２サブ画素単位との間に位置する所定第１信号線の第１セグメントの幅を示し、ｂ２は、第２サブ画素単位と第３サブ画素単位との間に位置する所定第１信号線の第１セグメントの幅を示す。

【0014】

選択可能に、前記アレイ基板において、前記第２セグメント及び第３セグメントは、隣り合う２つのサブ画素単位の間に遮光層として機能する。

【0015】

選択可能に、前記アレイ基板において、前記アレイ基板には、複数の前記第１信号線の端子接続リードと１対１に対応して接続された複数の接続端子が更に設けられる。ここで、複数の前記接続端子は、前記第１方向に離間して設けられ、且つ前記第１方向に並ぶ複数の前記接続端子の全長は、前記第１方向に並ぶ複数の前記第１信号線の全長よりも短い。

【0016】

選択可能に、前記アレイ基板は、前記基板本体上に位置し、且つ前記第１信号線と交差するように設けられた複数の第２信号線を更に含む。ここで、前記所定第１信号線の第２セグメントは、前記第２信号線を跨ぎ、且つ、該所定第１信号線の第２セグメントの幅は、該所定第１信号線の第１セグメントの幅よりも小さい。

【0017】

選択可能に、前記アレイ基板において、前記第２信号線の延在方向は、前記第２方向である。

【0018】

選択可能に、前記アレイ基板において、前記第１信号線は、データ線又はＶＤＤ電源線であり、前記第２信号線は、ゲート線である。

【0019】

別の態様として、本開示の実施例は、以上のいずれか一項に記載のアレイ基板を含む表示装置を提供する。

【図面の簡単な説明】

【0020】

【図1】従来技術におけるアレイ基板の構造図である。

【図2】本開示の実施例に係るアレイ基板の部分構造図その１である。

【図3】本開示の実施例に係るアレイ基板の部分構造図その２である。

【図4】本開示の実施例に係るアレイ基板の構造図である。

【発明を実施するための形態】

【0021】

本開示の解決しようとする技術課題、技術手段及び利点をより明確にするために、以下、図面及び具体的な実施例とともに詳細に記載する。

【0022】

従来技術において、アレイ基板の基板本体１には、図１に示すように、交差に設けられた信号線が作製されている。ここで、複数の第１信号線２は、それぞれ水平に並び、複数の第２信号線３は、それぞれ縦に並ぶ。複数の第１信号線２と複数の第２信号線３とが交差して構成する矩形領域は、サブ画素の光透過領域として形成される。通常、第１信号線２は、ゲート線であり、第２信号線３は、データ線又はＶＤＤ電源線である。

【0023】

図１によれば、複数の第２信号線３の離間距離が異なると、サブ画素の光透過領域の面積Ｓ１、Ｓ２、Ｓ３が異なる。また、複数の第２信号線３の離間距離が異なることにより、第２信号線３は、引出線４との接続の引出端において離間距離が異なることになり、第２信号線３と接続端子５とを接続する引出線４間の引き回し密度が大きくなる。

【0024】

図４は、本開示の実施例に係る前記アレイ基板の構造図である。図４に示すように、該アレイ基板の基板本体には、表示領域と非表示領域とが設けられ、前記表示領域と非表示領域には、サブ画素単位ｓｐ１－ｓｐ６、第１信号線、第２信号線及び端子接続リードなどの素子が設けられている。図４に示すように、例えば、サブ画素単位ｓｐ１、ｓｐ２、ｓｐ３が１つのＲＧＢ画素単位に組み合わせられてもよく、サブ画素単位ｓｐ４、ｓｐ５、ｓｐ６が１つのＲＧＢ画素単位に組み合わせられてもよく、又はサブ画素単位ｓｐ１、ｓｐ２、ｓｐ３、ｓｐ４が１つのＲＧＢＷ画素単位に組み合わせられてもよい。又は、サブ画素単位ｓｐ１がダミーサブ画素（ｄｕｍｍｙ ｓｕｂｐｉｘｅｌ）であってもよい。このような場合、例えば、サブ画素単位ｓｐ２、ｓｐ３、ｓｐ４が１つのＲＧＢ画素単位に組み合わせられてもよく、又は、サブ画素単位ｓｐ２、ｓｐ３、ｓｐ４、ｓｐ５が１つのＲＧＢＷ画素単位に組み合わせられてもよい。上記の例えばサブ画素単位ｓｐ１－ｓｐ４の大きさは、異なる。

【0025】

図２及び図３のいずれも、図４に示すアレイ基板の破線枠で示す部分構成図である。図２を参照すると、本開示の実施例に係るアレイ基板は、基板本体１００と、基板本体１００に位置する複数の第１信号線１１０を含む。複数の第１信号線１１０は、第１方向ａに離間して設けられる。前記第１信号線１１０の各々は、第１セグメント２１１と、第２セグメント２２１と、前記第１セグメント２１１と第２セグメント２２１との間に位置し、前記第１セグメント２１１と第２セグメント２２１とを接続する第３セグメント２３１（具体的には、図２に示すように、第１信号線１１０のうちの２本の短い破線の中間に位置する部分を、第１セグメント２１１と第２セグメント２２１との間に位置して両者を接続する第３セグメント２３１とする）とを含む。第１方向ａと直交する第２方向ｂに、隣り合う２つの第１セグメント２１１の間に第１離間領域２１０が形成され、隣り合う２つの第２セグメント２２１の間に第２離間領域２２０が形成され、隣り合う２つの第３セグメント２３１の間に第３離間領域２３０が形成される。サブ画素単位３００の少なくとも一部は、第１離間領域２１０及び第３離間領域２３０に設けられる。基板本体１００の非表示領域のうち、表示領域に隣接するエッジ位置で、前記第２セグメント２２１は、端子接続リード１２０に接続される。ここで、隣り合う２つの第２セグメント２２１毎に、第２離間領域２２０の幅は、同じである。少なくとも１組の隣り合う２本の第１信号線１１０のうち、第１方向ａに沿って、第１離間領域２１０の幅と第２離間領域２２０の幅とは異なる。一方、第３離間領域２３０は、第１離間領域２１０と第２離間領域２２０との間に位置する遷移領域であり、第１離間領域２１０と隣接する辺の長さは、第１離間領域２１０の第１方向ａに沿った幅と等しく、第２離間領域２２０と隣接する辺の長さは、第２離間領域２２０の第１方向ａに沿った幅と等しい。

【0026】

本開示の実施例に係るアレイ基板は、隣り合う２本の第１信号線１１０の間において、サブ画素単位の面積の大きさに応じて第１離間領域２１０及び第３間隙部分２３０が設けられる。基板本体１００の非表示領域のうち、表示領域に隣接するエッジ位置で、第２セグメント２２１は、端子接続リード１２０に接続される。隣り合う２つの第２離間領域２２０の幅を一定値にすることによって、隣り合う２本の第１信号線１１０は、端子接続リード１２０との接続部において離間距離が等しくなり、サブ画素単位の面積の大きさによって変化せず、従来技術のアレイ基板における第２セグメント同士の離間距離が異なる場合に、信号線の引き回し線の密度が大きくなりすぎて、エッチングの困難性が増し、不良率が高くなるという問題を解決する。

【0027】

本開示の実施例において、図２に示すように、アレイ基板は、基板本体１００に位置する複数の第２信号線１３０を更に含む。該第２信号線１３０は、第１信号線１１０と交差して設けられ、且つ第２信号線１３０と第１信号線１１０との交差部分によって形成される領域は、画素設置領域として形成され、即ちアレイ基板の表示領域に対応し、各画素設置領域に１つのサブ画素単位３００が設置される。

【0028】

選択可能に、第２信号線１３０は、第１信号線１１０と垂直に設けられてもよいが、もちろんこれに限定されない。第２信号線１３０と第１信号線１１０との間に９０度以外の角度が形成されてもよく、複数の第２信号線１３０と複数の第１信号線１１０とが互いに交差して複数の画素設置領域を形成することができるのであればよい。

【0029】

本開示の実施例において、選択可能に、第１信号線１１０は、データ線又はＶＤＤ電源線であり、第２信号線１３０は、ゲート線である。更に、複数の第１信号線１１０は、それぞれ縦に設けられ、水平方向に離間して並ぶ。複数の第２信号線１３０は、水平に設けられ、縦方向に離間して並ぶ。すなわち、第１方向ａは、水平方向であり、第２方向ｂは、縦方向である。

【0030】

図２に示すように、隣り合う２本の第１信号線１１０のうち、第１方向ａに沿って、第１離間領域２１０の幅と第２離間領域２２０の幅とが異なる場合、２本の第１信号線１１０のうちの所定第１信号線１１１は、それぞれ第２方向ｂに沿って延在し、異なる直線に位置する少なくとも２つの線路を含む。ここの２つの線路は、それぞれ、所定第１信号線１１１のうち、第１離間領域２１０を形成する第１セグメント２１１と、第２離間領域２２０を形成する第２セグメント２２１である。

【0031】

上記設置方式に基づき、隣り合う２つのサブ画素単位の面積の大きさが異なる場合、対応するサブ画素単位を形成するための所定第１信号線１１１は、異なる直線に位置する少なくとも２つの第１セグメント２１１及び第２セグメント２２１と、第１セグメント２１１と第２セグメント２２１とを接続する第３セグメント２３１とを含み、すなわち曲線として構成される。ここで、所定第１信号線１１１の第１離間領域２１０を形成する第１セグメント２１１と、隣接する第１信号線１１０とは、サブ画素単位の領域に応じて設置され、所定第１信号線１１１の第２離間領域２２０を形成する第２セグメント２２１は、端子接続リード１２０に接続され、隣接する第１信号線１１０とは、所定離間距離に応じて設置される。それによって、隣り合う２本毎の第１信号線１１０は、端子接続リード１２０との接続部の離間距離が等しく、サブ画素単位の面積の大きさによって変化しない。

【0032】

本開示の実施例において、図２及び図３に示すように、選択可能に、隣接する第１サブ画素単位１０、第２サブ画素単位２０及び第３サブ画素単位３０について、第１サブ画素単位１０を形成する２本の第１信号線１１０は、その一方の第１信号線１１０が第２方向ｂに一直線に延在する線路であり、他方の第１信号線１１０が曲線であり、上述の所定第１信号線１１１として形成される。それぞれ第２サブ画素単位２０、第３のサブ画素単位３０を形成する２本の第１信号線１１０は、いずれも曲線として形成され、即ち、隣り合う２本の第１信号線１１１の各々の第１信号線１１１は、いずれも上述した所定第１信号線１１１として形成される。図２及び図３に示すように、各々の所定第１信号線１１１の第３セグメント２３１は、いずれも対応する画素単位１０、２０又は３０の薄膜トランジスタＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）に接続される。

【0033】

本開示の実施例において、選択可能に、直線を成す第１信号線１１０について、各位置における第１方向ａの幅は、全て等しい。

【0034】

これに対して、本開示の実施例において、図２に示すように、第１方向ａに沿って、所定第１信号線１１１の第１離間領域２１０を形成する第１セグメント２１１の幅は、所定第１信号線１１１の第２離間領域２２０を形成する第２セグメント２２１の幅よりも大きい。

【0035】

例えば、図３に示すように、第１サブ画素単位１０を形成する所定第１信号線１１１の場合、第１方向ａに沿って、第１離間領域を形成する第１セグメント２１１の幅は、ｂ１であり、第２離間領域２２０を形成する第２セグメント２２１の幅は、ａ１であり、ここで、ｂ１は、ａ１よりも大きい。同様に、他のサブ画素単位を形成する所定第１信号線１１１についても、第１離間領域２１０を形成する第１セグメント２１１の幅は、第２離間領域２２０を形成する第２セグメント２２１の幅よりも大きく、図２に示すように、ｂ２は、ａ２よりも大きく、ｂ３は、ａ３よりも大きい。該方式に基づいて、第１信号線の抵抗が低減される。

【0036】

選択可能に、本開示の実施例において、アレイ基板上の各々の所定第１信号線１１１は、第２離間領域２２０を形成する第２セグメント２２１の幅が全て等しい。

【0037】

更に、第１信号配線１１１が第２信号配線１３０と交差するように設けられるため、所定第１信号線１１１の各々は、第２信号配線１３０を跨ぐ複数の部分を更に含む。本開示の実施例において、所定第１信号配線１１１の各々は、第２信号配線１３０を跨ぐ線路の幅が、第１離間領域２１０を形成する第１セグメント２１１の幅よりも小さい。また、図２に示すように、所定第１信号線１１１の場合、第２離間領域２２０を形成する第２セグメント２２１も第２信号線１３０を跨ぐ。また、所定第１信号線１１１は、各第２信号線１３０を跨ぐ各線路が同一直線に位置し、且つ幅が等しい。

【0038】

また、本開示の実施例において、図３に示すように、所定第１信号線１１１の両側にそれぞれサブ画素単位が設けられ、例えば図３の第１サブ画素単位１０と第２サブ画素単位２０が設けられ、ここで、第１サブ画素単位１０の面積が第２サブ画素単位２０よりも小さい。そうすると、所定第１信号線１１１は、第１離間領域２１０、第３離間領域２３０を形成する第１セグメント２１１、第３セグメント２３１が、第２離間領域２２０を形成する第２セグメント２２１よりも、第１サブ画素単位１０に向かって突出する。

【0039】

同様に、第２サブ画素単位２０と第３サブ画素単位３０との間の所定第１信号線１１１についても、第３サブ画素単位３０の面積は、第２サブ画素単位２０の面積よりも小さく、２つのサブ画素単位の間の所定第１信号線１１１は、面積の小さい第２サブ画素単位２０に向かって突出する。

【0040】

更に、本開示の実施例において、所定第１信号線１１１の両側がそれぞれ面積の異なる第１サブ画素単位、第２サブ画素単位を設定される場合、所定第１信号線１１１の第１離間領域２１０を形成する第１セグメント２１１は、第２離間領域２２０を形成する第２セグメント２２１よりも、第１サブ画素単位（すなわち、面積の小さいサブ画素単位）に向かって突出する幅（換言すれば、前記第１セグメント２１１は、第２セグメント２２１よりも、前記方向ａの逆方向に平行移動する距離）が、第２サブ画素単位と第１サブ画素単位との面積比と正の相関を有する。

【0041】

例えば、図３に示すように、第１サブ画素単位１０、第２サブ画素単位２０及び第３サブ画素単位３０について、３つのサブ画素単位の面積は、それぞれＳ１、Ｓ２及びＳ３であり、Ｓ１は、Ｓ２よりも小さく、Ｓ１とＳ２の比は、Ｍであり、Ｓ２は、Ｓ３よりも大きく、Ｓ２とＳ３の比は、Ｎである。

【0042】

また、第１サブ画素単位１０と第２サブ画素単位２０との間の所定第１信号線１１１、第２サブ画素単位２０と第３サブ画素単位３０との間の所定第１信号線１１１について、第２離間領域２２０を形成する第２セグメント２２１の幅は、それぞれａ１、ａ２であり、第１離間領域２１０を形成する第１セグメント２１１の幅は、それぞれｂ１、ｂ２である。第１サブ画素単位１０と第２サブ画素単位２０との間の所定第１信号線１１１について、第１離間領域２１０を形成する第１セグメント２１１は、第２離間領域２２０を形成する第２セグメント２２１よりも、第１サブ画素単位１０に向かってＣ１－ａ１だけ突出する。第２サブ画素単位２０と第３サブ画素単位３０との間の所定第１信号線１１１について、第１離間領域２１０を形成する第１セグメント２１１は、第２離間領域２２０を形成する第２セグメント２２１よりも、第３サブ画素単位３０に向かってＣ２－ａ２だけ突出する。ここで、Ｃは、所定第１信号線の長手方向の一方のエッジと、これと対向する他方のエッジの延長線との垂直距離を示す。例えば、図３に示すように、上記距離Ｃ１は、第１サブ画素単位１０と第２サブ画素単位２０との間に位置する所定第１信号線１１１の第２セグメント２２１の右側のエッジの延長線と、該所定第１信号線１１１の第１セグメント２１１の左側のエッジとの垂直距離であり、上記距離Ｃ２は、第２サブ画素単位２０と第３サブ画素単位３０との間に位置する所定第１信号線１１１の第２セグメント２２１の左側のエッジの延長線と、該所定第１信号線１１１の第１セグメント２１１の右側のエッジとの垂直距離である。

【0043】

具体的には、第１サブ画素単位１０の面積Ｓ１と第２サブ画素単位Ｓ２の面積との比は、以下の関係式の値と正の相関を有する。
（Ｗ１－（Ｃ１－ａ１））／（Ｗ１＋（Ｃ１－ｂ１）＋（Ｃ２－ｂ２））
ここで、Ｗ１は、第１方向ａにおける第２離間領域２２０の幅である。以上より、隣り合う２本の第１信号線１１０毎に、第２離間領域２２０の幅は、一定値である。

【0044】

即ち、上記式によれば、具体的には、第１サブ画素単位１０の面積Ｓ１と第２サブ画素単位Ｓ２の面積との比は、第１サブ画素単位１０が第１方向ａにおける幅と、第２サブ画素単位２０が第１方向ａにおける幅との比は、正の相関を有する。

【0045】

本開示の実施例において、図２及び図３に示すように、アレイ基板においては、複数の接続端子４００が更に設けられ、複数の接続端子４００は、複数の第１信号線１１０の端子接続リード１２０と１対１に対応して接続される。ここで、複数の接続端子４００は、第１方向ａに沿って離間して設けられ、且つ第１方向ａに並ぶ複数の接続端子４００の全長は、第１方向ａに並ぶ複数の第１信号線１１０の全長よりも短い。

【0046】

本開示の実施例において、選択可能に、第１信号線１１０は、第１離間領域２１０を形成する第１セグメント２１１が、隣接する２つのサブ画素単位の間の遮光層であり、隣接するサブ画素単位の間を透過する光を遮光するように機能する。

【0047】

本開示の実施例によるアレイ基板は、アレイ基板上のサブ画素単位の面積が異なる場合、面積の小さいほうのサブ画素単位に突出するように第１信号線を設けるが、隣り合う２本の第１信号線は、端子接続リードとの接続部において離間距離が等しくなり、サブ画素単位の面積の大きさによって変化せず、従来技術のアレイ基板における信号線同士の離間距離が異なる場合に、信号線の引き回し線の密度が大きくなりすぎて、エッチングの困難性が増し、不良率が高くなるという問題を解決する。

【0048】

本開示の別の態様は、上述したアレイ基板を含む表示装置を更に提供する。図２及び図３並びに上述した詳細な記載から、当業者は、本開示の実施例に係るアレイ基板を採用した表示装置の具体的な構造を理解することができ、ここで、詳細に説明しない。

【0049】

以上記載されたのは、本開示の好ましい実施形態である。なお、当業者は、本開示に記載されている原理を逸脱せずに様々な改良や修飾をすることもできる。これらの改良や修飾も、本開示の保護範囲として見なされるべきである。

【図1】

【図2】

【図3】

【図4】

【国際調査報告】