特表 2022-510125 結晶共振器と制御回路の集積構造およびその集積方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-01-26

(54)【発明の名称】結晶共振器と制御回路の集積構造およびその集積方法

(51)【国際特許分類】

   H01L 25/065 20060101AFI20220119BHJP

【ＦＩ】

H01L25/08 C

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021526567

(86)(22)【出願日】2019-11-05

(85)【翻訳文提出日】2021-05-14

(86)【国際出願番号】 CN2019115650

(87)【国際公開番号】W WO2020134600

(87)【国際公開日】2020-07-02

(31)【優先権主張番号】201811643124.6

(32)【優先日】2018-12-29

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】519437928

【氏名又は名称】中芯集成電路（寧波）有限公司上海分公司

【氏名又は名称原語表記】ＮＩＮＧＢＯ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＣＯＲＰＯＲＡＴＩＯＮ（ＳＨＡＮＧＨＡＩ ＢＲＡＮＣＨ）

【住所又は居所原語表記】Ｒｏｏｍ ３０９， Ａｒｅａ Ｃ， Ｆ３， Ｂｕｉｌｄｉｎｇ １，Ｎｏ．９５， Ｌａｎｅ ８５， Ｃａｉｌｕｎ Ｒｏａｄ， Ｃｈｉｎａ（Ｓｈａｎｇｈａｉ） Ｐｉｌｏｔ Ｆｒｅｅ Ｔｒａｄｅ Ｚｏｎｅ， Ｓｈａｎｇｈａｉ ２０１２１０ Ｃｈｉｎａ

(74)【代理人】

【識別番号】110002468

【氏名又は名称】特許業務法人後藤特許事務所

(72)【発明者】

【氏名】秦 暁珊

(57)【要約】

本発明は、結晶共振器と制御回路の集積構造およびその集積方法を提供した。下キャビディを、制御回路が形成されたデバイスウェハに形成し、上キャビティを基板に形成し、結合プロセスを用いてデバイスウェハと基板を結合して、圧電共振片をデバイスウェハと基板の間にクランプすることにより、結晶共振器と制御回路の集積配置を実現した。さらに、半導体チップを同一なデバイスウェハの背面にさらに集積でき、結晶共振器の集積度を大幅に向上させ、結晶共振器のパラメータのオンチップ変調を実現することに利く。従来の結晶共振器と比較して、本発明の結晶共振器は、サイズがより小さく、結晶共振器の消費電力を削減し、本発明の結晶共振器はまた、他の半導体部品との集積がより容易であり、デバイスの集積度を向上させることができる。
【選択図】図２ｉ

【特許請求の範囲】

【請求項1】

結晶共振器と制御回路の集積方法であって、
制御回路が形成されているデバイスウェハを提供するステップと、
前記デバイスウェハを前記デバイスウェハの正面からエッチングして、結晶共振器の下キャビディを形成するステップと、
基板を提供し、前記基板をエッチングして前記結晶共振器の上キャビティを形成し、かつ前記上キャビティを前記下キャビディと対応して配置するステップと、
前記デバイスウェハの正面および前記基板のうちのいずれか１つに形成する上電極、圧電ウェハおよび下電極を含む圧電共振片を形成するステップと、
第１接続構造を前記デバイスウェハまたは前記基板上に形成するステップと、
前記基板を前記デバイスウェハの正面に結合し、前記圧電共振片を前記デバイスウェハと前記基板の間に位置させ、前記上キャビティと前記下キャビディをそれぞれ前記圧電共振片の両側に位置し、前記圧電共振片の前記上電極および前記下電極の両方を、前記第１接続構造を介して前記制御回路に電気的に接続させるステップと、
半導体チップを前記デバイスウェハの背面に結合することにより、前記半導体チップを前記制御回路に電気的に接続する第２接続構造を形成するステップとを含む、ことを特徴とする結晶共振器と制御回路の集積方法。

【請求項2】

前記デバイスウェハは、ベースウェハと、前記ベースウェハ上に形成された誘電体層とを含み、前記下キャビディが前記誘電体層に形成されている、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。

【請求項3】

前記ベースウェハは、シリコンオンインシュレータベースであり、背面から正面までの方向に沿って順次積み重ねられたベース層、埋め込み酸化物層、およびトップシリコン層を含み、前記下キャビディがまた、前記誘電体層から前記埋め込み酸化物層まで延在している、ことを特徴とする請求項２に記載の結晶共振器と制御回路の集積方法。

【請求項4】

前記圧電共振片が前記デバイスウェハの正面または前記基板上に形成され、
または、前記圧電共振片の前記下電極が、前記デバイスウェハの正面に形成され、前記圧電共振片の前記上電極および前記圧電ウェハが、前記基板上に順次形成され、
または、前記圧電共振片の前記下電極および前記圧電ウェハが、前記デバイスウェハの正面に順次形成され、前記圧電共振片の前記上電極が前記基板上に形成される、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。

【請求項5】

前記圧電共振片を前記デバイスウェハの正面に形成するステップは、
前記下電極を前記デバイスウェハの正面の設定位置に形成するステップと、
前記圧電ウェハを前記下電極に結合するステップと、
前記圧電ウェハ上に前記上電極を形成するステップと、を含み、または、
前記圧電共振片の前記上電極および前記下電極を、前記圧電ウェハに形成し、これらの三者を、全体として前記デバイスウェハの正面に結合する、ことを特徴とする請求項４に記載の結晶共振器と制御回路の集積方法。

【請求項6】

前記圧電共振片を前記基板上に形成する方法は、
前記上電極を前記基板の表面の設定位置に形成するステップと、
前記圧電ウェハを前記上電極に結合するステップと、
前記下電極を前記圧電ウェハ上に形成するステップと、を含み、または、
前記圧電共振片の前記上電極および前記下電極を、前記圧電ウェハに形成し、これらの三者を、全体として前記基板上に結合する、ことを特徴とする請求項４に記載の結晶共振器と制御回路の集積方法。

【請求項7】

前記下電極を形成するステップは、蒸発プロセスまたは薄膜堆積プロセスを含み、
前記上電極を形成するステップは、蒸発プロセスまたは薄膜堆積プロセスを含む、ことを特徴とする請求項５または６に記載の結晶共振器と制御回路の集積方法。

【請求項8】

前記上電極が前記基板上に形成され、前記下電極がデバイスウェハの正面に形成され、前記上電極および前記下電極が、蒸着プロセスまたは薄膜堆積プロセスによって形成され、前記圧電ウェハが、前記上電極または前記下電極に結合されている、ことを特徴とする請求項４に記載の結晶共振器と制御回路の集積方法。

【請求項9】

前記制御回路は、第１相互接続構造および第２相互接続構造を含み、前記第１接続構造は、第１接続部材および第２接続部材を含み、
前記第１接続部材が、前記第１相互接続構造および前記圧電共振片の前記下電極に接続され、前記第２接続部材が、前記第２相互接続構造および前記圧電共振片の前記上電極に接続される、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。

【請求項10】

前記デバイスウェハに前記下電極を形成した後、前記下電極は前記デバイスウェハの正面に設けられ、かつ前記下電極も前記圧電ウェハの下方から延びて前記第１相互接続構造に電気的に接続され、前記圧電ウェハから延びる前記下電極の一部は、前記第１接続部材を構成する、ことを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。

【請求項11】

前記下電極を前記デバイスウェハに形成する前に、前記第１接続部材を前記デバイスウェハに形成し、前記第１接続部材を、前記第１相互接続構造に電気的に接続させ、前記下電極を前記デバイスウェハに形成した後、前記第１接続部材を、前記下電極に電気的に接続させる、ことを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。

【請求項12】

前記第１接続部材は、前記第１相互接続構造に接続された再配線層を含み、前記下電極が前記デバイスウェハに形成された後、前記再配線層が前記下電極に電気的に接続される、ことを特徴とする請求項１１に記載の結晶共振器と制御回路の集積方法。

【請求項13】

前記圧電ウェハが前記デバイスウェハの正面に形成され、前記上電極を前記デバイスウェハに形成する前に、前記第２接続部材を前記デバイスウェハに形成し、前記第２接続部材を、前記第２相互接続構造に電気的に接続させ、前記上電極が前記デバイスウェハ上に形成された後に、前記上電極が前記第２接続部材に電気的に接続される、ことを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。

【請求項14】

前記第２接続部材を形成するステップは、
樹脂封止層を前記デバイスウェハの正面に形成させるステップと、
貫通穴を前記樹脂封止層に形成し、導電性材料を前記貫通穴に充填して、底部を前記第２相互接続構造に電気的に接続させるとともに頂部を前記樹脂封止層において露出する導電性プラグを形成するステップと、
前記上電極を前記デバイスウェハに形成した後に、前記上電極が前記圧電ウェハから前記導電性プラグの頂部まで延在し、前記上電極を前記導電性プラグに電気的に接続させ、または前記上電極を前記デバイスウェハに形成した後に、一端が前記上電極を覆い、他端が前記導電性プラグを覆う相互接続線を、前記樹脂封止層上に形成するステップとを含む、ことを特徴とする請求項１３に記載の結晶共振器と制御回路の集積方法。

【請求項15】

前記上電極および前記圧電ウェハが前記基板上に順次形成され、前記デバイスウェハと前記基板が結合される前に、前記第２接続部材を前記基板上に形成し、前記第２接続部材を、前記上電極に電気的に接続させ、前記デバイスウェハと前記基板が結合された後に、前記第２接続部材が前記第２相互接続構造に電気的に接続される、ことを特徴とする請求項９に記載の結晶共振器と制御回路の集積方法。

【請求項16】

前記第２接続部材を形成するステップは、
樹脂封止層を前記基板の表面に形成するステップと、
貫通穴を前記樹脂封止層に設け、前記貫通穴において前記上電極を露出し、導電性材料を前記貫通穴に充填して一端を前記上電極に電気的に接続させる導電性プラグを形成するステップと、
前記デバイスウェハと前記基板を結合する場合、前記導電性プラグの他端を、前記第２相互接続構造に電気的に接続させるステップとをさらに含む、ことを特徴とする請求項１５に記載の結晶共振器と制御回路の集積方法。

【請求項17】

前記第２接続部材を形成するステップは、
前記デバイスウェハを前記デバイスウェハの正面からエッチングして、接続穴を形成するステップと、
導電性材料を前記接続穴に充填して、導電性プラグを形成するステップと、
前記導電性プラグと前記制御回路を接続させる接続線を、前記デバイスウェハの正面に形成するステップと、
前記導電性プラグが露出するまで、前記デバイスウェハを前記デバイスウェハの背面から薄化して、前記半導体チップに電気的に接続させるステップとを含む、ことを特徴とする請求項１５記載の結晶共振器と制御回路の集積方法。

【請求項18】

前記第２接続構造を形成するステップは、
前記制御回路に電気的に接続させる接続線を、前記デバイスウェハの正面に形成するステップと、
前記デバイスウェハを前記デバイスウェハの背面からエッチングして、前記デバイスウェハを貫通する接続穴を形成することにより、前記接続線を露出させるステップと、
導電性材料を前記接続穴内に充填して、一端を前記接続線に接続させ、他端を前記半導体チップに電気的に接続させる導電性プラグを形成するステップとを含む、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。

【請求項19】

前記デバイスウェハと前記基板とを結合するステップは、
接着層を前記デバイスウェハおよび／または前記基板上に形成し、前記接着層を用いて前記デバイスウェハと前記基板を互いに結合させるステップを含む、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。

【請求項20】

前記圧電共振片の前記上電極および前記圧電ウェハが前記基板上に順次形成されており、
前記デバイスウェハと前記基板とを結合するステップは、
前記接着層を前記基板上に形成し、前記圧電ウェハの表面を前記接着層において露出させるステップと、
前記接着層を用いて、前記デバイスウェハと前記基板を結合するステップとを含む、ことを特徴とする請求項１９に記載の結晶共振器と制御回路の集積方法。

【請求項21】

前記圧電共振片の前記下電極および前記圧電ウェハが前記デバイスウェハに順次形成されており、
前記デバイスウェハと前記基板とを結合するステップは、
前記接着層を前記デバイスウェハ上に形成し、前記圧電ウェハの表面を前記接着層において露出させるステップと、
前記接着層を用いて、前記デバイスウェハと前記基板を結合するステップとを含む、ことを特徴とする請求項１９に記載の結晶共振器と制御回路の集積方法。

【請求項22】

前記基板を前記デバイスウェハの正面に結合させ、次に前記半導体チップを前記デバイスウェハの背面に結合させ、
または、前記半導体チップを前記デバイスウェハの背面に結合し、次に、前記基板を前記デバイスウェハの正面に結合させる、ことを特徴とする請求項１に記載の結晶共振器と制御回路の集積方法。

【請求項23】

結晶共振器と制御回路の集積構造であって、
制御回路と、正面に露出する下キャビディとが形成されているデバイスウェハと、
前記デバイスウェハの正面から前記デバイスウェハに結合され、開口が前記下キャビディの開口と対向して配置される上キャビティが形成されている基板と、
上電極、圧電ウェハおよび下電極を含み、前記デバイスウェハと前記基板との間に設けられ、両側がそれぞれ前記下キャビディと前記上キャビティに対応する圧電共振片と、
前記圧電共振片の前記上電極および前記下電極を、前記制御回路に電気的に接続するための接続構造と、
前記デバイスウェハの背面に結合される半導体チップと、
前記半導体チップを前記制御回路に電気的に接続するための第２接続構造とを含む、ことを特徴とする結晶共振器と制御回路の集積構造。

【請求項24】

前記デバイスウェハは、ベースウェハと、前記ベースウェハ上に形成された誘電体層とを含み、前記下キャビディが前記誘電体層に形成されている、ことを特徴とする請求項２３に記載の結晶共振器と制御回路の集積構造。

【請求項25】

前記ベースウェハは、シリコンオンインシュレータベースであり、背面から正面までの方向に沿って順次積み重ねられたベース層、埋め込み酸化物層、およびトップシリコン層を含み、前記下キャビディがまた、前記誘電体層から前記埋め込み酸化物層まで延在している、ことを特徴とする請求項２４に記載の結晶共振器と制御回路の集積方法。

【請求項26】

前記制御回路は、第１相互接続構造および第２相互接続構造を含み、前記接続構造が、第１接続部材および第２接続部材を含み、
前記第１接続部材が、前記第１相互接続構造および前記圧電共振片の前記下電極に接続され、前記第２接続部材が、前記第２相互接続構造および前記圧電共振片の前記上電極に接続される、請求項２３に記載の結晶共振器と制御回路の集積構造。

【請求項27】

前記下電極は、デバイスウェハの正面に設けられ、前記圧電ウェハから延びて前記第１相互接続構造に電気的に接続され、前記圧電ウェハから延びる前記下電極の一部は、前記第１接続部材を構成する、ことを特徴とする請求項２６に記載の結晶共振器と制御回路の集積構造。

【請求項28】

前記第２接続部材は、一端が前記上電極に電気的に接続され、他端が前記第２相互接続構造に電気的に接続される導電性プラグを含む、ことを特徴とする請求項２６に記載の結晶共振器と制御回路の集積構造。

【請求項29】

前記第２接続部材は、
前記デバイスウェハの正面に形成され、底部が、前記第２相互接続構造に電気的に接続されている導電性プラグと、
一端が前記上電極を覆い、他端が前記導電性プラグの頂部を覆っている相互接続線とを含む、ことを特徴とする請求項２６に記載の結晶共振器と制御回路の集積構造。

【請求項30】

前記第２接続構造は、
前記デバイスウェハを貫通し、一端が前記デバイスウェハの正面まで延び、他端が前記デバイスウェハの背面まで延びて、前記半導体チップに電気的に接続される導電性プラグと、
前記デバイスウェハの正面に形成され、前記導電性プラグと前記制御回路を接続させる接続線とを含む、ことを特徴とする請求項２３に記載の結晶共振器と制御回路の集積構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体の技術分野に関し、結晶共振器と制御回路の集積構造およびその集積方法に関する。

【背景技術】

【0002】

結晶共振器は、圧電結晶の逆圧電効果で作られた共振デバイスであり、水晶発振器とフィルターの重要なコンポーネントであり、高周波電子信号で広く使用されており、正確なタイミング、周波数標準、フィルタリングなどの、測定および信号処理システムに不可欠な周波数制御機能を実現する。

【0003】

半導体技術の継続的な発展と集積回路の普及により、様々な部品のサイズが小型化される傾向にある。しかしながら、従来の結晶共振器は、他の半導体部品と集積することが難しいだけでなく、結晶共振器のサイズも比較的大きい。

【0004】

例えば、現在の一般的な結晶共振器には表面実装型結晶共振器が含まれ、具体的には、金属溶接（または接着剤）によってベースと頂部カバーを結合して密閉キャビティを形成し、結晶共振器の圧電共振片を、前記密閉キャビティに配置し、かつ圧電共振片の電極を、パッドまたはリードを介して対応する回路に電気的に接続させる。上記の結晶共振器に基づいて、デバイスのサイズをさらに小さくすることは困難であり、形成された結晶共振器も、溶接または接着によって対応する集積回路に電気的に接続する必要があり、それによって前記結晶共振器のサイズをさらに制限する。

【発明の概要】

【0005】

本発明の目的は、従来の結晶共振器のサイズが大きく、かつ集積化が容易でないという問題を解決するために、結晶共振器と制御回路の集積方法を提供することである。

【0006】

上記の技術的問題を解決するために、本発明によれば、
結晶共振器と制御回路の集積方法であって、
制御回路が形成されているデバイスウェハを提供するステップと、
前記デバイスウェハを前記デバイスウェハの正面からエッチングして、結晶共振器の下キャビディを形成するステップと、
基板を提供し、前記基板をエッチングして前記結晶共振器の上キャビティを形成し、かつ前記上キャビティを前記下キャビディと対応して配置するステップと、
前記デバイスウェハの正面および前記基板のうちのいずれか１つに形成する上電極、圧電ウェハおよび下電極を含む圧電共振片を形成するステップと、
第１接続構造を前記デバイスウェハまたは前記基板上に形成するステップと、
前記基板を前記デバイスウェハの正面に結合し、前記圧電共振片を前記デバイスウェハと前記基板の間に位置させ、前記上キャビティと前記下キャビディをそれぞれ前記圧電共振片の両側に位置し、前記圧電共振片の前記上電極および前記下電極の両方を、前記第１接続構造を介して前記制御回路に電気的に接続させるステップと、
半導体チップを前記デバイスウェハの背面に結合することにより、前記半導体チップを前記制御回路に電気的に接続する第２接続構造を形成するステップとを含む結晶共振器と制御回路の集積方法が提供される。

【0007】

本発明のもう一つの目的は、結晶共振器と制御回路の集積構造を提供することであり、
制御回路と、正面に露出する下キャビディとが形成されているデバイスウェハと、
前記デバイスウェハの正面から前記デバイスウェハに結合され、開口が前記下キャビディの開口と対向して配置される上キャビティが形成されている基板と、
上電極、圧電ウェハおよび下電極を含み、前記デバイスウェハと前記基板との間に設けられ、両側がそれぞれ前記下キャビディと前記上キャビティに対応する圧電共振片と、
前記圧電共振片の前記上電極および前記下電極を、前記制御回路に電気的に接続するための接続構造と、
前記デバイスウェハの背面に結合される半導体チップと、
前記半導体チップを前記制御回路に電気的に接続するための第２接続構造とを含む。

【0008】

本発明によって提供される結晶共振器の集積方法において、半導体プレーナー技術によって、それぞれデバイスウェハおよび基板に下キャビディと上キャビティを形成し、結合プロセスを用いて基板とデバイスウェハを結合して、圧電共振片をデバイスウェハと基板の間にクランプし、制御回路と結晶共振器を同じデバイスウェハに集積することができる。同時に、半導体チップを該デバイスウェハの背面にさらに集積でき、結晶共振器の集積度を大幅に向上させ、結晶共振器のパラメータ（例えば、結晶共振器の温度ドリフトおよび周波数補正などの元の偏差）のオンチップ変調を実現し、結晶共振器の性能を向上させるのに役立つ。

【0009】

本発明によって提供される結晶共振器は、他の半導体部品と集積することを可能にして、デバイスの集積度を向上させるだけでなく、従来の結晶共振器（例えば、表面実装型結晶共振器）と比較して、本発明によって提供される結晶共振器のサイズがより小さくなり、結晶共振器の小型化を実現することができ、製造コストおよび結晶共振器の消費電力を低減するのに有利であることが分かる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施例１における結晶共振器と制御回路の集積方法の概略フローチャートである。

【図2a】本発明の実施例１における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図2b】本発明の実施例１における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図2c】本発明の実施例１における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図2d】本発明の実施例１における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図2e】本発明の実施例１における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図2f】本発明の実施例１における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図2g】本発明の実施例１における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図2g】本発明の実施例１における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図2i】本発明の実施例１における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図3a】本発明の実施例３における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図3b】本発明の実施例３における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図3c】本発明の実施例３における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【図3d】本発明の実施例３における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。

【発明を実施するための形態】

【0011】

本発明の核となるアイデアは、結晶共振器と制御回路の集積構造およびその集積方法を提供することであり、半導体のプレーナー技術によって圧電共振器、および半導体チップの両方を、制御回路が形成されたデバイスウェハ上に集積させる。一方では、形成された結晶共振器のデバイスサイズをさらに小さくすることができ、他方では、前記結晶共振器を他の半導体部材と集積して、デバイスの集積度を向上させることができる。

【0012】

以下、添付の図面および具体的な実施例を参照して、本発明によって提案される結晶共振器と制御回路の集積構造およびその集積方法を、さらに詳細に説明する。以下の説明によれば、本発明の利点および特徴はより明確になる。なお、添付の図面は、すべて非常に単純化された形式を採用し、すべてが不正確な比率を使用し、これらは本発明の実施例の目的を便利かつ明確に説明するためにのみ使用される。

【0013】

図１は、本発明の一実施例における結晶共振器と制御回路の集積方法の概略フローチャートであり、図２ａ～図２ｉは、本発明の一実施例における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図である。以下、本実施例の結晶共振器を形成する各ステップについて、添付の図面を参照して詳細に説明する。

【0014】

ステップＳ１００では、具体的には、図２ａを参照して、デバイスウェハ１００を提供し、前記デバイスウェハ１００内に制御回路１１０が形成されている。

【0015】

具体的には、前記デバイスウェハ１００は、対向する正面１００Ｕおよび背面１００Ｄを有し、前記制御回路１１０は、複数の相互接続構造を含み、かつ相互接続構造の少なくとも一部が、前記デバイスウェハの正面まで延びる。前記制御回路１１０は、例えば、後で形成される圧電共振片に電気信号を印加するために使用することができる。

【0016】

さらに、同一なデバイスウェハ１００上に同時に複数の結晶共振器を作製することができるため、前記デバイスウェハ１００上に複数のデバイス領域ＡＡが対応して定義されており、前記デバイス領域ＡＡには前記制御回路１１０が形成されている。

【0017】

さらに、前記制御回路１１０は、第１回路１１１および第２回路１１２を含み、前記第１回路１１１および第２回路１１２は、後で形成される圧電共振片の上電極および下電極に電気的に接続するために使用される。

【0018】

図２ａを引き続き参照すると、前記第１回路１１１は、第１トランジスタ、第１相互接続構造１１１ａおよび第３相互接続構造１１１ｂを含み、前記第１トランジスタが、前記デバイスウェハ１００に埋め込まれ、前記第１相互接続構造１１１ａおよび第３相互接続構造１１１ｂも、前記第１トランジスタに接続され、かつ前記デバイスウェハ１００の正面まで延在する。前記第１相互接続構造１１１ａは、例えば、前記第１トランジスタのドレインに接続され、前記第２相互接続構造１１１ｂは、例えば、前記第１トランジスタのソースに接続される。

【0019】

同様に、前記第２回路１１２は、第２トランジスタ、第２相互接続構造１１２ａおよび第４相互接続構造１１２ｂを含み、前記第２トランジスタが、前記デバイスウェハ１００に埋め込まれ、前記第２相互接続構造１１２ａおよび前記第４相互接続構造１１２ｂも、前記第２トランジスタに接続され、かつ前記デバイスウェハ１００の正面まで延在する。前記第２相互接続構造１１２ａは、例えば、前記第２トランジスタのドレインに接続され、前記第４相互接続構造１１２ｂは、例えば、前記第２トランジスタのソースに接続される。

【0020】

本実施例では、前記デバイスウェハ１００は、ベースウェハ１００Ａおよび前記ベースウェハ１００Ａ上に形成される誘電体層１００Ｂを含む。次に、前記第１トランジスタおよび前記第２トランジスタの両方も前記ベースウェハ１００Ａ上に形成され、前記誘電体層１００Ｂが第１トランジスタおよび第２トランジスタを覆い、前記第３相互接続構造１１１ｂ、前記第１相互接続構造１１１ａ、前記第２相互接続構造１１２ａおよび前記第４相互接続構造は、すべて前記誘電体層１００Ｂ内に形成され、かつ前記ベースウェハから離れた前記誘電体層１００Ｂの表面まで延在している。

【0021】

前記ベースウェハ１００Ａは、シリコンウェハであってもよく、シリコンオンインシュレータ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ，ＳＯＩ）であってもよい。前記ベースウェハ１００Ａがシリコンオンインシュレータである場合、前記ベースウェハは、具体的に、背面１００Ｄから正面１００Ｕまでの方向に沿って順次積み重ねられるボトムレイヤー１０１、埋め込み酸化物層１０２、およびトップシリコン層１０３を含んでもよい。

【0022】

なお、本実施例では、前記制御回路１１０の相互接続構造は、デバイスウェハの正面１００Ｕまで延在しており、後で形成される半導体チップは、前記デバイスウェハの背面１００Ｄに配置される。これに基づいて、後続のプロセスにおいて、第２接続構造を形成することにより、制御回路１１０の接続ポートをデバイスウェハの正面からデバイスウェハの背面に導出することができ、さらに、その後に形成される半導体チップに電気的接続させる。

【0023】

具体的には、第２接続構造は、導電性プラグと接続線を含み、前記導電性プラグは、デバイスウェハ１００を貫通し、前記接続線が前記デバイスウェハ１００の正面に形成され、かつ前記導電性プラグおよび前記制御回路に接続される。このようにして、前記第２接続構造の導電性プラグおよび接続線を使用して、半導体チップと接続するための前記制御回路内の接続ポートを、前記デバイスウェハの正面からデバイスウェハの背面に導出することができる。

【0024】

本実施例では、前記第２接続構造の導電性プラグは、第１導電性プラグ２１１ｂおよび第２導電性プラグ２１２ｂを含み、第２接続構造の接続線は、第１接続線２２１ｂおよび第２接続線２２２ｂを含む。前記第２接続構造の導電性プラグおよび接続線を形成する方法は、例えば、以下のステップを含む。

【0025】

第１ステップでは、前記デバイスウェハ１００を前記デバイスウェハの正面１００Ｕからエッチングして、接続穴を形成する。本実施例では、第１接続穴および第２接続穴が形成されている。具体的には、前記第１接続穴および第２接続穴の底部は、前記制御回路の底部よりも前記デバイスウェハの背面１００Ｄに近い。

【0026】

第２ステップでは、具体的には図２ｂを参照すると、導電性材料を前記接続穴に充填して、導電性プラグを形成する。本実施例では、導電性材料を前記第１接続穴および第２接続穴に充填して、それぞれ第１導電性プラグ２１１ｂおよび第２導電性プラグ２１２ｂを形成する。

【0027】

本実施例では、前記第１接続穴２１１ｂおよび第２接続穴２１２ｂの底部は、前記制御回路よりも前記デバイスウェハの背面１００Ｄに近い。具体的には、前記第１トランジスタ１１１Ｔおよび前記第２トランジスタ１１２Ｔは、前記トップシリコン層１０３内に形成され、かつ前記埋め込み酸化物層１０２の上方に配置され、前記第１導電性プラグ２１１ｂおよび第２導電性プラグ２１２ｂは、誘電体層１００Ｂおよびトップシリコン層１０３を順次貫通して、前記埋め込み酸化物層１０２まで止める。接続穴を形成するためにエッチングプロセスを実行する場合、エッチングプロセスのエッチング精度を正確に制御するように、前記埋め込み酸化物層１０２を、エッチング停止層として使用できると考えることができる。
第３ステップでは、図２ｂを引き続き参照すると、接続線を前記デバイスウェハ１００の正面に形成する。本実施例では、第１接続線２２１ｂおよび第２接続線２２２ｂが形成され、前記第１接続線２２１ｂは、前記第１導電性プラグ２１１ｂおよび第３相互接続構造１１１ｂに接続され、前記第２接続線２２２ｂは、第２導電性プラグ２１２ｂおよび前記第４相互接続構造１１２ｂに接続される。

【0028】

後続のプロセスでは、前記デバイスウェハの背面を薄くさせた後、前記第１導電性プラグ２１１ｂおよび第２導電性プラグ２１２ｂを、薄くされたデバイスウェハ１００の背面から露出させ、半導体チップに電気的に接続する。

【0029】

なお、上記の第１導電性プラグ２１１ｂおよび第２導電性プラグ２１２ｂは、第１接続線２２１ｂおよび第２接続線２２２ｂが形成される前に、デバイスウェハの正面から作製された。しかしながら、前記第１導電性プラグ２１１ｂおよび第２導電性プラグ２１２ｂはまた、その後前記デバイスウェハが薄くされた後、前記デバイスウェハの背面から作製されてもよいことを認識されたい。デバイスウェハの背面から第１導電性プラグおよび第２導電性プラグを作製する方法を、その後前記デバイスウェハを薄くした後、詳細に説明する。

【0030】

ステップＳ２００では、具体的には、図２ｃを参照すると、前記デバイスウェハを、前記デバイスウェハ１００の正面からエッチングして、前記結晶共振器の下キャビディ１２０を形成する。具体的には、前記下キャビディ１２０は、前記デバイスウェハの正面１００Ｕから露出され、前記下キャビディ１２０は、例えば、後で形成される圧電共振片のための振動空間を提供するために使用される。

【0031】

本実施例では、前記下キャビディ１２０は、前記デバイスウェハの誘電体層１００Ｂに形成され、各デバイス領域ＡＡにも前記下キャビディ１２０が形成されている。即ち、前記下キャビディ１２０を形成する方法は、前記誘電体層１００Ｂを前記ベースウェハ１００Ａまでエッチングして、前記誘電体層１００Ｂに前記下キャビディ１２０を形成するステップを含む。ここで、前記下キャビディ１２０の深さは、実際の要件に従って調整することができ、ここでは限定されない。例えば、前記下キャビディ１２０を、前記誘電体層１００Ｂ内にのみ形成してもよいか、または前記下キャビディ１２０を、前記誘電体層１００Ｂから前記ベースウェハ１００Ａまでさらに延在してもよい。

【0032】

なお、添付の図面は、下キャビディ１２０、第１回路および第２回路の位置関係を模式的に示したものに過ぎず、具体的な解決策において、実際の回路レイアウトに応じて、第１回路と第２回路の配列方式を調整でき、ここでは限定されないことを認識されたい。

【0033】

また、上記のように、前記ベースウェハ１００Ａはまた、シリコンオンインシュレータであってもよい。次に、前記下キャビディを形成する場合、トップシリコン層をさらにエッチングすることができ、その結果、前記下キャビディが、誘電体層から前記埋め込み酸化物層までさらに延びる。

【0034】

ステップＳ３００では、具体的に図２ｄを参照すると、基板３００を提供し、前記基板３００をエッチングして前記結晶共振器の上キャビティ３１０を形成し、前記上キャビティを下キャビディと対応して配置する。同様に、前記下キャビディ３１０の深さは、実際の要件に従って調整することができ、ここでは限定されない。基板３００が結合されたデバイスウェハ１００をその後に形成する場合、前記上キャビティ３１０および前記下キャビディ１２０を、それぞれ、前記圧電共振片の両側に対応して配置する。

【0035】

前記デバイスウェハ１００に対応して、前記基板３００にも複数のデバイス領域ＡＡが規定され、デバイスウェハ１００の複数のデバイス領域と基板の複数のデバイス領域が互いに対応し、前記下キャビディ１２０がつまり、前記デバイス領域ＡＡに形成されている。

【0036】

ステップＳ４００では、上電極、圧電ウェハおよび下電極を含む圧電共振片を形成し、前記上電極、前記圧電ウェハおよび前記下電極を前記デバイスウェハ１００の正面および前記基板３００のうちの１つに形成する。

【0037】

即ち、上電極、圧電ウェハ、および下電極を含む圧電共振片をすべて、前記デバイスウェハ１００の正面に形成してもよいか、またはすべて前記基板３００上に形成してもよく、あるいは前記圧電共振片の下電極を、前記デバイスウェハ１００の正面に形成し、前記圧電共振片の上電極および圧電ウェハを、前記基板３００上に順次形成するか、または前記圧電共振片の下電極および圧電ウェハを、前記デバイスウェハ１００の正面に順次形成し、前記圧電共振片の上電極を、前記基板３００上に形成させる。

【0038】

本実施例では、前記圧電共振片の上電極、圧電ウェハ、および下電極はすべて、前記基板３００上に形成される。具体的には、前記基板３００上に前記圧電共振片を形成する方法は、以下のステップを含む。

【0039】

ステップ１では、具体的に図２ｄを参照すると、上電極５３０を前記基板３００の表面の設定位置に形成する。本実施例では、前記上電極５３０は、前記上キャビティ３１０の周囲に配置されている。後続のプロセスでは、前記上電極５３０を、制御回路１１０に電気的に接続させ、具体的には、前記上電極５３０を、前記第２回路１１２の前記相互接続構造に電気的に接続させる。

【0040】

ステップ２では、図２ｄを引き続き参照すると、圧電ウェハ５２０を前記上電極５３０に結合する。本実施例では、前記圧電ウェハ５２０は、前記上キャビティ３１０の上方に配置され、かつ前記圧電ウェハ５２０のエッジは、前記上電極５３０にラッピングされている。ここで、前記圧電ウェハ５２０は、例えば、石英ウェハであってもよい。

【0041】

本実施例では、前記上キャビティ３１０のサイズは、前記圧電チップ５２０のサイズよりも小さいので、前記圧電チップ５２０のエッジを基板の表面にラッピングして、前記上キャビティ３１０の開口をキャッピングしやすい。

【0042】

しかしながら、他の実施例では、前記上キャビティは、例えば、第１キャビティおよび第２キャビティを有し、前記第１キャビティは、第２キャビティに対して前記ベースのより深い位置に位置し、第２キャビティが、前記ベースの表面に近く、かつ第１キャビティのサイズが前記圧電ウェハ５２０のサイズよりも小さく、第２キャビティのサイズが圧電ウェハのサイズよりも大きい。これに基づいて、前記圧電ウェハ５２０のエッジを前記第１キャビティにラッピングすることができ、前記圧電ウェハ５２０を、少なくとも部分的に前記第２キャビティ内に収容する。このとき、前記上キャビティの開口サイズは、前記圧電ウェハの幅サイズよりも大きいと考えられる。

【0043】

さらに、前記上電極５３０は、前記圧電ウェハ５２０の下方から横方向に延在して、上電極延長部を形成する。後のプロセスでは、前記上電極５３０を、前記上電極延長部を介して前記第２回路１１２の第２相互接続構造に接続することができる。

【0044】

ステップ３では、図２ｅを引き続き参照すると、下電極５１０を前記圧電ウェハ５２０に形成する。前記下電極５１０からまた、前記圧電ウェハ５２０の中央領域を露出させることができる。後続のプロセスでは、前記下電極５１０を、制御回路１１０に電気的に接続させ、具体的には、下電極５１０を、前記第１回路１１１の前記第１相互接続構造に電気的に接続させる。

【0045】

即ち、前記制御回路１１０において、第１回路１１１は下電極５１０に電気的に接続され、第２回路１１２は上電極５３０に電気的に接続されて、電気信号を前記下電極５１０および前記上電極５３０に印加し、それにより、下電極５１０と前記上電極５３０との間に電界を発生させることができ、前記電界の作用下で、前記上電極５３０と前記下電極５１０との間に位置する前記圧電ウェハ５２０が機械的変形を発生させることができる。前記圧電ウェハ５２０は、前記電界の大きさに応じて、対応する程度に機械的変形することができ、上電極５３０と下電極５１０との間の電界の方向が反対である場合、圧電ウェハ５２０の変形方向も、それに応じて変更される。したがって、前記制御回路１１０を用いて上電極５３０および下電極５１０に交流電流を印加すると、圧電ウェハ５２０の変形方向は、正負の電界に従って交互に収縮または膨張し、機械的振動を発生させる。

【0046】

本実施例では、前記基板３００上に前記下電極５１０を形成する方法は、以下のステップを含む。
第１ステップでは、具体的に図２ｅを参照すると、第１樹脂封止層４１０を前記基板３００上に形成し、前記第１樹脂封止層４１０が前記基板３００を覆い、前記圧電ウェハ５２０を露出させる。なお、本実施例では、前記上電極５３０は、前記圧電ウェハ５２０の下方に形成され、前記圧電ウェハ５２０から横方向に延在して上電極延長部を形成し、したがって、前記第１樹脂封止層４１０が、前記上電極５３０の上電極延長部をさらに覆う。

【0047】

さらに、前記第１樹脂封止層４１０の表面は、圧電ウェハ５２０の表面よりも高くはない。本実施例では、前記第１樹脂封止層４１０を、平坦化プロセスによって形成し、その結果、前記第１樹脂封止層４１０の表面は、前記圧電ウェハ５２０の表面と同一平面上にある。

【0048】

第２ステップでは、図２ｅを引き続き参照すると、前記圧電ウェハ５２０の表面上に下電極５１０を形成し、かつ前記下電極５１０も前記圧電ウェハ５２０から前記第１樹脂封止層４１０まで横方向に延在して、下電極延長部を形成する。後のプロセスでは、前記下電極５１０を、前記下電極延長部を介して制御回路（具体的には、前記第１回路の第１相互接続構造）に接続することができる。

【0049】

ここで、前記下電極５１０および前記上電極５３０の材料は両方とも、銀を含むことができる。そして、薄膜堆積プロセスまたは蒸着プロセスを順次使用して、前記上電極５３０および前記下電極５１０を形成することができる。

【0050】

なお、本実施例では、前記上電極５３０、圧電ウェハ５２０、および下電極５１０を、半導体プロセスを介して前記基板３００上に順次形成させる。しかしながら、他の実施例では、上電極および下電極を、それぞれ圧電ウェハの両側に形成して、そして３つを、全体として前記基板に結合してもよい。

【0051】

選択可能な解決策では、前記下電極５１０を形成した後、第２樹脂封止層を前記第１樹脂封止層４１０上に形成して、前記基板３００の表面をより平坦にし、それによって後続の結合プロセスを容易にするステップをさらに含む。

【0052】

具体的に図２ｆを参照すると、第２樹脂封止層４２０を第１樹脂封止層４１０上に形成し、第２樹脂封止層４２０の表面が、前記下電極５１０の表面より高くなく、前記下電極５１０を露出させる。本実施例では、前記第２樹脂封止層４２０を、平坦化プロセスによって形成し、その結果、前記第２樹脂封止層４２０の表面が、前記圧電ウェハ５１０の表面と同一平面上にある。前記第２樹脂封止層４２０からまた、前記圧電ウェハ５２０の中央領域を露出させることができるので、後続のプロセスで前記基板３００を前記デバイスウェハ１００に結合させる場合、前記圧電ウェハ５２０の中央領域を、デバイスウェハ１００の下キャビディ１２０に対応して配置することができる。

【0053】

ステップＳ５００では、第１接続構造を前記デバイスウェハまたは前記基板３００上に形成する。
後続のプロセスでは、基板３００における下電極５１０を、前記第１接続構造を介してデバイスウェハ１００の制御回路（具体的には、第１回路の第１相互接続構造）に電気的に接続させ、それに基板３００の上電極５３０を、デバイスウェハ１００の制御回路（具体的には、第２回路の第２相互接続構造）に電気的に接続させることができる。

【0054】

具体的には、前記第１接続構造は、第１接続部材と第２接続部材とを含み、前記第１接続部材が、前記第１相互接続構造１１１ａおよび前記圧電共振片の下電極５１０に接続され、前記第２接続部材が、前記第２相互接続構造１１２ａおよび前記圧電共振片の上電極５３０に接続される。

【0055】

具体的には、図２ｇを参照すると、本実施例では、前記下電極５１０は、前記第２樹脂封止層４２０の表面から露出し、かつ下電極延長部を有し、前記第１相互接続構造１１１ａの頂部も前記デバイスウェハ１００の表面から露出している。したがって、デバイスウェハ１００と基板３００とを結合するとき、下電極５１０を、前記デバイスウェハ１００の正面に配置することができ、下電極延長部を、前記第１相互接続構造１１１ａに接続することができる。このとき、前記下電極５１０の下電極延長部は、前記第１接続部材を直接構成していると考えられる。

【0056】

次に、図２ｇを参照すると、前記上電極５３０は、前記第１樹脂封止層４１０に埋め込まれているので、上電極５３０の上電極延長部を、第２接続部材を介して前記第２相互接続構造１１２ａにさらに電気的に接続することができる。

【0057】

本実施例では、前記上電極５３０および前記圧電ウェハ５２０は、前記基板３００上に順次形成され、第２接続部材を前記基板３００上に形成することができる。具体的には、前記第２接続部材の形成方法は、
まず、樹脂封止層を前記基板３００の表面に形成し、本実施例では、前記第１樹脂封止層を４１０および前記第２樹脂封止層４２０により、前記樹脂封止層を構成するステップと、
そして、具体的に図２ｇを参照すると、貫通穴が前記上電極から露出するように、貫通穴を前記樹脂封止層に設け、導電性材料を前記貫通穴に充填して導電性プラグ（例えば、第３導電性プラグ２３０）を形成し、前記第３導電性プラグ２３０の一端を前記上電極５３０に電気的に接続させるステップとを含む。具体的には、前記第３導電性プラグ２３０は、前記上電極５３０の上電極延長部に接続されている。

【0058】

本実施例では、前記第２樹脂封止層４２０および前記第１樹脂封止層４１０を順次エッチングして前記貫通穴を形成し、導電性材料を前記貫通穴に充填して第３導電性プラグ２３０を形成し、前記第３導電性プラグ２３０の一端が前記上電極５３０に電気的に接続され、前記第３導電性プラグ２３０の他端が、前記第２樹脂封止層４２０の表面から露出し、それによって前記デバイスウェハ１００と前記基板３００を結合する場合、前記第３導電性プラグ２３０の他端を、前記第２相互接続構造に電気的に接続することができる。

【0059】

ステップＳ６００において、具体的に図２ｈを参照すると、前記基板３００を前記デバイスウェハ１００の正面から結合して、前記圧電共振片５００を前記デバイスウェハ１００と前記基板３００との間に配置し、前記上キャビティ３１０および前記下キャビディ１２０を、それぞれ前記圧電共振片５００の両側に配置して、結晶共振器を形成する。前記第１接続構造を介して、前記圧電共振片５００の上電極５３０および下電極５１０の両方も前記制御回路に電気的に接続させる。

【0060】

上記のように、本実施例では、前記デバイスウェハ１００と前記基板３００を結合した後、前記制御回路において、第１回路１１１は、第１接続部材（即ち、下電極延長部）を介して前記下電極５１０に電気的に接続され、前記第２回路１１２は、第２接続部材（第３導電性プラグ２３０を含む）を介して前記上電極５３０に電気的に接続される。このようにして、前記制御回路を介して電気信号を、前記圧電ウェハ５２０の両側に印加することができ、その結果、前記圧電ウェハ５２０が変形して、前記上キャビティ３１０および前記下キャビディ１２０において振動する。

【0061】

前記デバイスウェハ１００と前記基板３００との結合方法は、例えば、接着層を前記デバイスウェハ１００および／または基板３００上に形成し、前記接着層を用いて前記デバイスウェハ１００と基板を互いに結合させるステップを含む。具体的には、前記接着層を圧電ウェハが形成されたベース上に形成し、前記圧電ウェハの表面を前記接着層の表面から露出させた後、そして、前記接着層を用いて、前記圧電ウェハが形成されていないベースと互いに結合する。

【0062】

本実施例では、前記圧電共振片５００が基板３００上に形成され、前記デバイスウェハ１００と前記基板３００との結合方法は、例えば、接着層を前記基板３００上に形成し、前記圧電共振片５００の表面を、前記接着層の表面から露出し、次いで、前記接着層を使用して、前記基板３００と前記デバイスウェハ１００を互いに結合することができるステップを含む。

【0063】

即ち、本実施例では、前記圧電共振片５００の上電極５３０、圧電ウェハ５２０、および下電極５１０はすべて前記基板３００上に形成され、前記圧電共振片５００を上キャビティ３１０の開口をキャッピングし、結合プロセスを実行した後、下キャビディ１２０を、前記上キャビティ３１０から離れた前記圧電共振器板５００の一側に対応して結晶共振器を形成し、前記結晶共振器をデバイスウェハ１００内の制御回路に電気的に接続することにより、結晶共振器と制御回路の集積配置を実現した。

【0064】

ステップＳ７００では、具体的に図２ｉを参照すると、半導体チップ７００を前記デバイスウェハの背面に結合し、前記第２接続構造を介して、前記半導体チップ７００を前記制御回路に電気的に接続する。

【0065】

ここで、前記半導体チップ７００内に例えば、駆動回路が形成されており、前記駆動回路が電気信号を提供し、制御回路を介して前記電気信号を前記圧電共振片５００に印加して前記圧電共振片５００の機械変形を制御する。

【0066】

さらに、前記半導体チップ７００は、前記デバイスウェハ１００に対して異種チップを構成する。即ち、前記半導体チップ７００のベース材料は、前記デバイスウェハ１００のベース材料とは異なる。例えば、本実施例では、デバイスウェハ１００のベース材料はシリコンであり、前記異種チップのベース材料は、ＩＩＩ－Ｖ半導体材料またはＩＩ－ＶＩ半導体材料（具体的には、例えば、ゲルマニウム、シリコンゲルマニウムまたはガリウムヒ素など）であってもよい。

【0067】

上記のように、前記第２接続構造は、導電性プラグおよび接続線を含み、前記第２接続構造の導電性プラグおよび接続線を使用して、前記制御回路の接続ポートを、デバイスウェハの正面からデバイスウェハの背面に導出する。

【0068】

前記基板３００を結合する前に、デバイスウェハをデバイスウェハの正面からエッチングして、前記第２接続構造の導電性プラグを形成し、さらに第２接続構造の接続線を形成することができる。このとき、前記半導体チップを結合する前に、デバイスウェハ１００の背面から前記デバイスウェハを薄くして、前記導電性プラグを露出させるステップをさらに含む。このようにして、後で結合される半導体チップ７００は、第２接続構造の導電性プラグに電気的に接続することができる。

【0069】

本実施例では、前記デバイスウェハをデバイスウェハ１００の背面から薄くする場合、即ち、前記ベース層および前記埋め込み酸化物層を、前記トップシリコン層まで順次除去して、前記第１導電性プラグおよび前記第２導電性プラグを露出する。

【0070】

または、他の実施例では、第２接続構造の形成方法において、前記導電性プラグはまた、前記デバイスウェハをデバイスウェハ１００の背面からエッチングすることによって形成されてもよい。例えば、他の実施例では、前記第２接続構造の形成方法は、
まず、前記基板３００を結合する前に、前記制御回路に電気的に接続される接続線を、前記デバイスウェハ１００の正面に形成し、本実施例では、即ち、第１接続線２２１ｂおよび第２接続線２２２ｂを、前記デバイスウェハ１００の正面に形成し、前記第１接続線２２１ｂを前記第３相互接続構造１１１ｂに電気的に接続させ、前記第２接続線２２２ｂを、前記第４相互接続構造１１２ｂに電気的に接続させるステップと、
次に、前記デバイスウェハを前記デバイスウェハ１００の背面からエッチングして、接続穴を形成し、前記接続穴が前記デバイスウェハ１００を貫通して、前記接続線を露出させ、本実施例では、接続穴を形成するとき、第１接続穴および第２接続穴を形成することを含み、前記第１接続穴および前記第２接続穴が、それぞれ、前記第１接続線２２１ｂおよび前記第２接続穴２２２ｂを露出させるステップとを含み、
また、具体的には図２ｉを参照すると、第１接続穴および第２接続穴を形成するために、前記デバイスウェハをエッチングする前に、前記デバイスウェハ１００を前記デバイスウェハ１００の背面から薄くして、前記デバイスウェハの厚さを削減することができる。このようにして、第１接続穴と第２接続穴を形成する場合、形成された接続穴の深さを浅くすることができ、形成された接続穴の形状を確実にするのに有利である。

【0071】

そして、導電性材料を前記接続穴内に充填して、導電性プラグを形成し、前記導電性プラグの一端を、前記接続線と接続させ、前記導電性プラグの他端を、前記半導体チップに電気的に接続させる。

【0072】

本実施例では、第１導電性プラグ２１１ｂおよび第２導電性プラグ２１２ｂが対応して形成され、前記第１導電性プラグ２１１ｂの一端が、第１接続線２２１ｂに接続され、前記第１導電性プラグ２１１ｂの他端が、前記半導体チップ７００に電気的に接続され、前記第２導電性プラグ２１２ｂの一端が、第２接続線２２２ｂに接続され、前記第２導電性プラグ２１２ｂの他端が、前記半導体チップ７００に電気的に接続するために使用される。

【0073】

後のプロセスにおいて、樹脂封止層を、前記デバイスウェハの背面に形成して、前記半導体チップをキャッピングすることができる。

【0074】

また、本実施例では、好ましくは、基板をデバイスウェハの正面に結合し、次に半導体チップをデバイスウェハの背面に結合することに留意されたい。しかしながら、他の実施例では、好ましくは、半導体チップをデバイスウェハの背面に結合し、次に、基板をデバイスウェハの正面に結合することも可能である。

【0075】

具体的には、別の実施例では、結晶共振器と制御回路の集積方法は、
まず、半導体チップを前記デバイスウェハの背面に結合して、第２接続構造を形成し、前記第２接続構造を介して前記半導体チップを前記制御回路に電気的に接続するステップと、
次に、前記デバイスウェハを前記デバイスウェハの正面からエッチングして、前記結晶共振器の下キャビディを形成するステップと、
その後、基板を提供し、基板を前記デバイスウェハの正面に結合して、第１接続構造を形成し、前記第１接続構造を介して、前記圧電共振片の上電極および下電極を、前記制御回路に電気的に接続させるステップとを含む。
実施例２

【0076】

実施例１との異なるところは、本実施例では、前記圧電共振片５００の上電極５３０、圧電ウェハ５２０、および下電極５１０は、すべて前記デバイスウェハの正面に形成され、前記圧電共振片５００で下キャビディ１２０の開口をキャッピングし、形成された結晶共振器が、デバイスウェハ１００内の制御回路に電気的に接続され、次に結合プロセスを実行し、上キャビティ３１０を、前記下キャビディ１２０から離れた前記圧電共振片５００の一側に対応して結晶共振器を形成し、それにより、結晶共振器と制御回路の集積配置を実現したことである。

【0077】

本実施例では、制御回路を備えたデバイスウェハが提供され、下キャビディを前記デバイスウェハに形成する方法は、実施例１を参照することができ、ここでは繰り返されない。

【0078】

そして、本実施例では、前記圧電共振片５００を前記デバイスウェハ１００上に形成する方法は、
まず、下電極５１０を、前記デバイスウェハ１００の正面の設定位置に形成し、本実施例では、前記下電極５１０を、前記下キャビディ１２０の周囲に配置するステップと、
次に、圧電ウェハ５２０を前記下電極５１０に結合し、本実施例では、前記圧電ウェハ５２０を、前記下キャビディ１２０の上方に配置して、前記下キャビディ１２０の開口をキャッピングし、かつ前記圧電ウェハ５２０のエッジを、前記上電極５１０にラッピングするステップと、
その後、前記上電極５３０を前記圧電ウェハ５２０上に形成するステップとを含む。

【0079】

当然ながら、他の実施例では、上電極および下電極を、それぞれ圧電ウェハの両側に形成して、それらの３つを、全体として前記デバイスウェハ１００の正面に結合することができる。

【0080】

さらに、本実施例では、前記下電極５１０および前記圧電ウェハ５２０を、前記デバイスウェハ１００上に順次形成し、このとき、第１接続構造を前記デバイスウェハ１００にも形成することができる。具体的には、前記第１接続構造は、下電極を電気的に接続するための第１接続部材と、上電極を電気的に接続するための第２接続部材とを含む。

【0081】

前記下電極５１０は、前記圧電ウェハ５２０に対して延在して下電極延長部を形成し、前記下電極延長部は、第１相互接続構造に電気的に接続することができる。このとき、前記下電極延長部は、即ち、下電極５１０と制御回路の接続を実現するための第１接続部材を構成したと考えることができる。

【0082】

さらに、前記第２接続部材は、前記圧電ウェハ５２０が形成された後、かつ前記上電極５３０が形成される前に形成されてもよい。具体的には、前記上電極を形成する前に前記第２接続部材を形成し、前記第２接続部材と上電極を電気的に接続する方法は、以下のステップを含む。

【0083】

ステップ１では、樹脂封止層を前記デバイスウェハ１００の正面に形成し、本実施例では、前記樹脂封止層は、前記デバイスウェハ１００の正面を覆い、前記圧電ウェハ５２０を露出させる。

【0084】

ステップ２では、貫通穴を前記樹脂封止層に設け、導電性材料を前記貫通穴に充填して導電性プラグ（例えば、第３導電性プラグ２３０）を形成し、前記第３導電性プラグの底部を前記第２導電性プラグに電気的に接続させ、前記第３導電性プラグの頂部を前記樹脂封止層から露出する。

【0085】

ステップ３では、前記上電極５３０を前記デバイスウェハ１００上に形成した後、前記上電極５３０が、前記圧電ウェハ５２０を少なくとも部分的に覆い、前記圧電ウェハから前記第３導電性プラグの頂部までさらに延在して、前記上電極５３０と前記導電性プラグを電気的に接続させる。即ち、圧電ウェハから延在した前記上電極５３０の上電極延長部分は、前記第３導電性プラグ２３０に直接電気的に接続されている。

【0086】

または、ステップ３では、前記上電極５３０を前記圧電ウェハ５２０上に形成した後、相互接続線を前記上電極５３０上に形成してもよく、前記相互接続線は、前記上電極から前記第３導電性プラグの頂部まで延在して、前記相互接続線を介して、前記上電極を前記第３導電性プラグに電気的に接続させる。即ち、前記上電極５３０は、相互接続線を介して前記第３導電性プラグに電気的に接続されている。

【0087】

さらに、前記圧電共振片５００をデバイスウェハ１００上に形成し、前記上キャビティ３１０を基板３００上に形成した後、前記デバイスウェハ１００と前記基板３００とを結合することができる。
具体的には、前記デバイスウェハ１００と前記基板３００とを結合する方法は、まず、接着層を前記デバイスウェハ１００上に形成し、前記圧電ウェハの表面を前記接着層に露出ステップと、次に、前記接着層を使用して、前記デバイスウェハ１００と前記基板３００を結合するステップとを含む。

【0088】

結合プロセスを実行した後、基板３００内の上キャビティを、前記下キャビディから離れた前記圧電ウェハ５２０の一側に対応して配置することができる。前記上キャビティのサイズは、前記圧電ウェハのサイズよりも大きくてもよく、その結果、前記圧電ウェハが前記上キャビティ内に配置することができる。

【0089】

本実施例では、デバイスウェハと基板が互いに結合された後、半導体チップを前記基板上に結合させ、第２接続構造を介して半導体チップと制御回路を電気的に接続させる。前記第２接続構造を形成し、前記半導体チップを結合する方法は、実施例１を参照することができ、ここでは繰り返さない。
実施例３

【0090】

実施例一および実施例二では、上電極、圧電ウェハ、および下電極を含む圧電共振片はすべて、基板または前記デバイスウェハ上に形成される。上記実施例との違いは、本実施例では、上電極および圧電ウェハが基板上に形成され、下電極がデバイスウェハ上に形成されることである。

【0091】

図３ａ～図３ｄは、本発明の実施例３における結晶共振器と制御回路の集積方法の製造プロセス中の概略構造図であり、以下、本実施例における結晶共振器を形成する各ステップについて、添付図面を参照して詳細に説明する。

【0092】

まず、図３ａを参照すると、デバイスウェハ１００を提供し、前記デバイスウェハ１００内に制御回路を形成し、下電極５１０を前記デバイスウェハ１００の正面に形成させ、前記下電極５１０が第１相互構造に電気的に接続されている。

【0093】

また、前記下電極５１０を形成する場合、再配線層６１０も同時に前記デバイスウェハ１００上に配置することができ、前記再配線層６１０が、前記第２相互接続構造を覆う。

【0094】

さらに、前記下電極５１０を形成した後、第２樹脂封止層４２０を前記第１樹脂封止層１００上に形成し、前記第２樹脂封止層４２０の表面が、前記下電極５１０の表面より高くなく、前記下電極５１０を露出させる。本実施例では、前記第２樹脂封止層４２０の表面は、再配線層６１０の表面よりも高くはなく、前記再配線層６１０を露出させる。後で結合プロセスを実行した後、前記下電極５１０を圧電ウェハの片側に配置することができ、再配線層６１０を、圧電ウェハの反対側にある上電極に電気的に接続することができる。

【0095】

前記第２樹脂封止層４２０を、平坦化プロセスによって形成し、その結果、前記第２樹脂封止層４２０の表面が、前記下電極５１０の表面と同一平面上にあり、このようにして、デバイスウェハ１００の表面平坦度を効果的に向上させることができ、その後の結合プロセスを実現するのに有利である。

【0096】

図３ａを引き続き参照すると、本実施例では、前記下電極５１０および前記第２樹脂封止層４２０を順次形成した後、前記第２樹脂封止層４２０および前記誘電体層１００Ｂを順次エッチングして下キャビディ１２０を形成し、前記下電極５１０が前記下キャビディ１２０の周囲を取り囲むようにする。

【0097】

また、実施例１と同様に、本実施例では、第２接続構造を形成する場合も、デバイスウェハをデバイスウェハの正面からエッチングして、第２接続構造の導電性プラグ（第１導電性プラグ２１１ｂおよび第２導電性プラグ２１２ｂを含む）を形成し、また第２接続構造の接続線（第１接続線２２１ｂおよび第２接続線２２２ｂを含む）も、デバイスウェハの正面に形成する。

【0098】

次に、図３ｂを参照すると、基板３００を提供し、上キャビティに対応する基板３００の上方に上電極５３０と圧電ウェハ５２０を順次形成する。前記上電極は、蒸着プロセスまたは薄膜堆積プロセスによって形成することができ、前記圧電ウェハは、前記上電極に結合される。

【0099】

具体的には、前記上電極５３０は、前記上キャビティ３１０の周囲に配置されている。後続のプロセスでは、前記上電極５３０を、デバイスウェハ１００にある再配線層６１０に電気的に接続させ、前記上電極５３０を、前記第２回路１１２の前記相互接続構造１１２ａに電気的に接続させる。前記圧電ウェハ５２０の中央領域は、基板３００内の上キャビティ３１０に対応し、前記圧電ウェハ５２０のエッジが、前記上電極５３０にラッピングされ、前記上電極５３０は、前記圧電ウェハ ５２０の下方から横方向に延在して、上電極延長部を形成する。

【0100】

図３ｂを引き続き参照すると、本実施例では、前記圧電ウェハ５２０を形成した後、前記基板３００上に第１樹脂封止層４１０を形成し、前記第１樹脂封止層４１０で前記基板３００および前記上電極５３０の上電極延長部を覆い、前記第１樹脂封止層４１０の表面を、圧電ウェハ５２０の表面より高くはないようにし、前記圧電ウェハ５２０を露出するステップをさらに含む。

【0101】

同様に、本実施例では、前記第１樹脂封止層４１０を、平坦化プロセスによって形成することができ、その結果、前記第１樹脂封止層４１０の表面が、前記圧電ウェハ５２０の表面と同一平面上にあり、このようにして、前記基板３００の表面をより平坦にし、その後の結合プロセスを実現するのに有利である。

【0102】

次に、図３ｃを参照すると、第１接続構造の導電性プラグを、前記デバイスウェハ１００または前記基板３００上に形成し、その結果、後でデバイスウェハ１００と基板３００が結合された後、前記第１接続構造を使用して、前記上電極５３０と第２相互接続構造とを電気的に接続することができる。第１接続構造の導電性プラグの形成方法は、
まず、前記第１樹脂封止層４１０を含む樹脂封止層を、前記基板１００の表面に形成するステップと、
次に、前記樹脂封止層をエッチングして貫通穴を形成し、本実施例では、前記第１樹脂封止層４１０をエッチングし、前記貫通穴が前記上電極５３０の前記上電極延長部を露出させ、導電性材料を前記貫通穴に充填して、導電性プラグ（例えば、第３導電性プラグ２３０）を形成し、前記第３導電性プラグ２３０の頂部を、前記第１樹脂封止層４１０の表面に露出させるステップとを含む。具体的には、前記第３導電性プラグ２３０は、前記上電極５３０の上電極延長部に接続されている。このようにして、前記上電極５３０は、前記第３導電性プラグ２３０および前記再配線層６１０を介して、第２相互接続構造に電気的に接続することができる。

【0103】

次に、図３ｄを参照すると、前記基板３００を、デバイスウェハの正面から結合し、それにより、前記上キャビティ３１０から離れた前記圧電ウェハ５２０の一側が、前記下キャビディ１２０に対応し、このとき、前記デバイスウェハ１００の下電極５１０が、対応して、前記上電極５３０から離れた前記圧電チップ５２０の一側に配置されている。

【0104】

本実施例では、前記デバイスウェハ１００と前記基板３００とを結合する方法は、まず、接着層を前記基板３００上に形成し、前記圧電ウェハ５２０の表面を前記接着層に露出ステップと、次に、前記接着層を使用して、前記デバイスウェハと前記基板を結合するステップとを含む。

【0105】

具体的には、前記デバイスウェハ１００と前記基板３００を結合した後、第２相互接続構造に接続されたデバイスウェハ１００の再配線層６１０を、上電極５３０に接続された基板３００の第３導電性プラグと電気的に接続することができ、それにより、上電極５３０が、前記制御回路に電気的に接続されている。

【0106】

後続のプロセスでは、第２接続構造を形成して、半導体チップを結合する方法は、実施例１を参照することができ、ここでは繰り返さない。

【0107】

上記の形成方法に基づいて、本実施例では、形成された結晶共振器と制御回路の集積構造を説明し、具体的には、図２ａ～図２ｉおよび図３ｄを参照してもよく、前記結晶共振器は、
その中には、制御回路と、その正面に露出している下キャビディ１２０とが形成されているデバイスウェハ１００において、本実施例では、前記制御回路内の相互接続構造の少なくとも一部は、前記デバイスウェハ１００の正面まで延在する、デバイスウェハ１００と、
デバイスウェハの正面から前記デバイスウェハ１００に結合され、その中には、開口が、前記デバイスウェハ１００に面しており、即ち、開口が前記下キャビディ１２０の開口と対向配置される上キャビティが形成されている基板と、
下電極５１０、圧電ウェハ５２０および上電極５３０を含み、前記デバイスウェハ１００と前記基板３００との間に設けられ、その両側がそれぞれ前記下キャビディ１２０と前記上キャビティ３１０に対応する圧電共振片５００と、
前記圧電共振片５００の上電極５３０および下電極５１０の両方も前記制御回路に電気的に接続するための第１接続構造と、
前記デバイスウェハ１００の背面に結合され、その中には、例えば、電気信号を生成し、前記制御回路１００を介して電気信号を圧電共振片５００に伝送するための駆動回路が形成されている半導体チップ７００と、
前記半導体チップ７００を前記制御回路に電気的に接続するための第２接続構造とを含む。

【0108】

さらに、前記半導体チップ７００は、前記デバイスウェハ１００に対して異種チップを構成することができる。即ち、前記半導体チップ７００のベース材料は、前記デバイスウェハ１００のベース材料とは異なる。例えば、本実施例では、デバイスウェハ１００のベース材料はシリコンであり、前記異種チップのベース材料は、ＩＩＩ－Ｖ半導体材料またはＩＩ－ＶＩ半導体材料（具体的には、例えば、ゲルマニウム、シリコンゲルマニウムまたはガリウムヒ素など）であってもよい。

【0109】

即ち、半導体のプレーナー技術を使用して、下キャビディ１２０および上キャビティ３１０を、それぞれデバイスウェハ１００および基板３００上に形成し、結合プロセスによって、上キャビティ１２０と下キャビディ３１０を対応して配置し、それらをそれぞれ、圧電共振片５００の２つの反対側に配置させ、その結果、制御回路に基いて、前記圧電共振片５００が、前記上キャビティ３１０および前記下キャビディ１２０内に振動することができ、このようにして、圧電共振片５００を制御回路と同じデバイスウェハに集積することができる。同時に、半導体チップをデバイスウェハ１００にさらに集積でき、半導体チップおよび前記制御回路１１０によって、結晶共振器の温度ドリフトおよび周波数補正などの元の偏差のオンチップ変調を実現し、結晶共振器の性能を向上させるのに役立つ。本実施例の結晶共振器は、デバイスの集積度を向上させるだけでなく、半導体プロセスに基づいて形成される結晶共振器のサイズがより小さくなり、それによってデバイスの消費電力をさらに削減できることが分かる。

【0110】

図２ａを引き続き参照すると、前記制御回路は、第１回路１１１および第２回路１１２を含み、前記第１回路１１１および第２回路１１２は、それぞれ前記圧電共振片の上電極および下電極に電気的に接続される。

【0111】

具体的には、前記第１回路１１１は、第１トランジスタ、第１相互接続構造１１１ａおよび第３相互接続構造１１１ｂを含み、前記第１トランジスタが、前記デバイスウェハ１００に埋め込まれ、前記第１相互接続構造１１１ａおよび第３相互接続構造１１１ｂも、前記第１トランジスタに電気的に接続され、かつ両方とも前記デバイスウェハ１００の正面まで延在する。前記第１相互接続構造１１１ａは、前記下電極５１０に電気的に接続され、前記第３相互接続構造１１１ｂは、前記半導体チップに電気的に接続されている。

【0112】

同様に、前記第２回路１１２は、第２トランジスタ、第２相互接続構造１１２ａおよび第４相互接続構造１１２ｂを含み、前記第２トランジスタが、前記デバイスウェハ１００に埋め込まれ、前記第２相互接続構造１１２ａおよび前記第４相互接続構造１１２ｂも、前記第２トランジスタに電気的に接続され、かつ両方とも前記デバイスウェハ１００の正面まで延在する。前記第２相互接続構造１１２ａは、前記上電極５３０に電気的に接続され、前記第４相互接続構造１１２ｂは、前記半導体チップに電気的に接続されている。

【0113】

さらに、前記第１接続構造は、第１接続部材と第２接続部材とを含み、前記第１接続部材が、前記第１相互接続構造１１１ａおよび前記圧電共振片の下電極５１０に接続され、前記第２接続部材が、前記第２相互接続構造１１２ａおよび前記圧電共振片の上電極５３０に接続される。

【0114】

本実施例では、前記下電極５１０は、前記デバイスウェハ１００の正面に形成され、前記下キャビディ１２０の周囲に設けられ、前記下電極５１０はまた、前記圧電ウェハ５２０から横方向に延びて、下電極延長部を構成し、前記下電極延長部が前記第１回路１１１の第１相互接続構造１１１ａを覆い、その結果、前記下電極５１０が、第１回路１１１の第１相互接続構造１１１ａに電気的に接続される。したがって、前記下電極延長部は、即ち、前記第１接続部材を直接構成していると考えることができる。

【0115】

前記上電極５３０は、前記圧電ウェハ５２０上に形成され、前記上電極５３０は、前記第２接続部材を介して前記第２回路１１２の前記第２相互接続構造１１２ａに電気的に接続されている。
具体的には、前記第２接続部材は、導電性プラグ（例えば、第３導電性プラグ２３０）を含み、前記第３導電性プラグ２３０の一端が、前記上電極５３０に電気的に接続され、前記第３導電性プラグ２３０の他端が、前記第２相互接続構造１１２ａに電気的に接続されている。例えば、前記上電極５３０は、圧電ウェハから前記第３導電性プラグの端部まで延在している。

【0116】

さらに、前記デバイスウェハ１００と前記基板３００との間に樹脂封止層がさらに設けられ、前記樹脂封止層は、前記圧電ウェハ５２０の側壁を覆い、かつ上電極延長部および下電極延長部を覆っている。第２接続部材の前記第３導電性プラグ２３０は、前記樹脂封止層を貫通し、その結果、第３導電性プラグ２３０の一端が、前記上電極延長部に接続され、前記第３導電性プラグ２３０の他端が、前記第２相互接続構造に電気的に接続される。

【0117】

当然ながら、他の実施例では、前記第２接続部材はまた、相互接続線を含んでもよい。前記相互接続線の一端は、前記上電極５３０を覆い、前記相互接続線の他端は、前記第３導電性プラグの頂部を少なくとも部分的に覆い、それにより、前記上電極５３０が前記相互接続線および前記第３導電性プラグを介して、前記制御回路に電気的に接続される。

【0118】

さらに、半導体チップ７００と前記制御回路を接続するための前記第２接続構造は、導電性プラグと接続線とを含み、第２接続構造の導電性プラグは、前記デバイスウェハ１００を貫通して、それにより、前記導電性プラグの一端が前記デバイスウェハ１００の正面まで延在し、および前記導電性プラグの他端が、前記デバイスウェハ１００の背面まで延在して、前記半導体チップ７００に電気的に接続され、前記接続線は、前記デバイスウェハの正面に形成され、前記接続線によって、前記導電性プラグと前記制御回路が接続されている。

【0119】

即ち、前記導電性プラグと前記接続線を使用して、半導体チップを電気的に接続するための制御回路内の接続ポートを、デバイスウェハの正面からデバイスウェハの背面まで導出することができ、その結果、半導体チップをデバイスウェハの背面に配置し、デバイスウェハの背面から制御回路に電気的に接続させる。

【0120】

本実施例では、前記第２接続構造の導電性プラグは、第１導電性プラグ２１１ｂおよび第２導電性プラグ２１２ｂを含み、第２接続構造の接続線は、第１接続線２２１ｂおよび第２接続線２２２ｂを含む。前記第１接続線２２１ｂは、前記第１導電性プラグ２１１ｂと前記第３相互接続構造１１１ｂを接続し、前記第２接続線２２２ｂは、前記第２導電性プラグ２１２ｂと前記第４相互接続構造１１２ｂを接続する。

【0121】

図２ａを引き続き参照すると、本実施例では、前記デバイスウェハ１００は、ベースウェハ１００Ａおよび誘電体層１００Ｂを含む。前記第１トランジスタおよび前記第２トランジスタの両方も前記ベースウェハ１００Ａ上に形成され、前記誘電体層１００Ｂが前記ベースウェハ１００Ａ上に形成され、かつ前記第１トランジスタおよび前記第２トランジスタを覆い、前記第３相互接続構造１１１ｂ、前記第１相互接続構造１１１ａ、前記第４相互接続構造１１２ｂおよび前記第２相互接続構造１１２ａがすべて前記誘電体層１００Ｂ内に形成され、かつ前記ベースウェハ１００Ａから離れた前記誘電体層１００Ｂの表面まで延在している。

【0122】

前記結晶共振器と制御回路との集積構造は、前記デバイスウェハの背面に形成され、前記半導体チップ７００を覆う樹脂封止層をさらに含む。

【0123】

よって、本発明によって提供される結晶共振器と制御回路の集積方法において、下キャビディをデバイスウェハ内に形成し、上キャビティを基板に形成し、結合プロセスを用いてデバイスウェハと基板を結合して、圧電共振片をデバイスウェハと基板の間にクランプし、下キャビディと上キャビティをそれぞれ圧電共振片の両側に対応して配置し、それにより、制御回路と結晶共振器を同じデバイスウェハに集積することを実現した。これに基づいて、例えば、駆動回路が形成された半導体チップを、デバイスウェハの背面にさらに結合することができ、即ち、半導体チップ、制御回路、および結晶共振器はすべて同じ半導体基板上に集積され、それによって結晶共振器の温度ドリフトと周波数補正などの元の偏差のオンチップ変調を実現することに利く。さらに、従来の結晶共振器（例えば、表面実装型結晶共振器）と比較して、半導体のプレーナー技術に基づいて形成された本発明の結晶共振器は、サイズがより小さいので、それに応じて結晶共振器の電力消費を減らすことができる。また、本発明の結晶共振器は、他の半導体部品との集積がより容易であり、これは、デバイスの集積度を向上させるのに有利である。

【0124】

上記の説明は、本発明の好ましい実施例の説明にすぎず、本発明の範囲を限定するものではない。上記の開示内容に基づいて当業者によって行われる変更および修正は、すべて特許請求の保護範囲に含まれる。

【符号の説明】

【0125】

１００－デバイスウェハ、ＡＡ－デバイス領域、１００Ｕ－正面、１００Ｄ－背面、１００Ａ－ベースウェハ、１００Ｂ－誘電体層、１１０－制御回路、１１１－第１回路、１１１ａ－第１相互接続構造、１１１ｂ－第３相互接続構造、１１２－第２回路、１１２ａ－第２相互接続構造、１１２ｂ－第４相互接続構造、１２０－下キャビディ、２１１ｂ－第１導電性プラグ、２１２ｂ－第２導電性プラグ、２２１ｂ－第１接続線、２２２ｂ－第２接続線、２３０－第３導電性プラグ、４１０－第１樹脂封止層、４２０－第２樹脂封止層、５００－圧電共振片、５１０－下電極、５２０－圧電ウェハ、５３０－上電極、６１０－再配線層、７００－半導体チップ。

【図1】

【図2a】

【図2b】

【図2c】

【図2d】

【図2e】

【図2f】

【図2g】

【図2h】

【図2i】

【図3a】

【図3b】

【図3c】

【図3d】

【国際調査報告】