特表 2022-511600 拡大された活性領域を有する構成素子および製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-02-01

(54)【発明の名称】拡大された活性領域を有する構成素子および製造方法

(51)【国際特許分類】

   H01L 33/38 20100101AFI20220125BHJP

【ＦＩ】

H01L33/38

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021518196

(86)(22)【出願日】2019-09-27

(85)【翻訳文提出日】2021-05-28

(86)【国際出願番号】 EP2019076277

(87)【国際公開番号】W WO2020070022

(87)【国際公開日】2020-04-09

(31)【優先権主張番号】102018124341.3

(32)【優先日】2018-10-02

(33)【優先権主張国・地域又は機関】DE

(81)【指定国・地域】

(71)【出願人】

【識別番号】599133716

【氏名又は名称】オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング

【氏名又は名称原語表記】Ｏｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ

【住所又は居所原語表記】Ｌｅｉｂｎｉｚｓｔｒａｓｓｅ ４， Ｄ－９３０５５ Ｒｅｇｅｎｓｂｕｒｇ， Ｇｅｒｍａｎｙ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100135633

【弁理士】

【氏名又は名称】二宮 浩康

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】ルッツ ヘッペル

【テーマコード（参考）】

5F241

【Ｆターム（参考）】

5F241AA03

5F241CA04

5F241CA12

5F241CA40

5F241CA74

5F241CA93

(57)【要約】

半導体本体（２）と、第１の電極（３）と、第２の電極（４）と、備えた構成素子（１０）が提示され、ここで、半導体本体は、第１の半導体層（２１）と、第２の半導体層（２２）と、その間に位置する活性領域（２３）と、を有する。第１の電極は、第１の半導体層と電気的に接触接続するように構成され、第１の半導体層における均一な電流分配のための第１の分配ウェブ（３０）を有する。第２の電極は、第２の半導体層と電気的に接触接続するように構成され、第２の半導体層における均一な電流分配のための第２の分配ウェブ（４０）を有する。第１の分配ウェブと第２の分配ウェブとは、半導体本体の同一の側の所定の領域で上下に配置されており、ここで、第１の分配ウェブと第２の分配ウェブとは、平面図で見て所定の領域で重なり合い、半導体本体を所々でのみ覆っている。その他に、第１の分配ウェブは、所々で第２の半導体層および活性領域を貫通して第１の半導体層まで延在し、ここで、活性領域は、半導体本体と第１の分配ウェブとの重なり合い領域において所々でのみ除去されている。

【特許請求の範囲】

【請求項1】

半導体本体（２）と、第１の電極（３）と、第２の電極（４）と、を備えた構成素子（１０）であって、
－前記半導体本体は、第１の半導体層（２１）と、第２の半導体層（２２）と、その間に位置する活性領域（２３）と、を有し、
－前記第１の電極は、前記第１の半導体層と電気的に接触接続するように構成され、前記第１の半導体層における均一な電流分配のための第１の分配ウェブ（３０）を有し、
－前記第２の電極は、前記第２の半導体層と電気的に接触接続するように構成され、前記第２の半導体層における均一な電流分配のための第２の分配ウェブ（４０）を有し、
－前記第１の分配ウェブと前記第２の分配ウェブとは、少なくとも前記半導体本体の同一の側の所定の領域で上下に配置され、平面図で見て重なり合い、前記半導体本体を所々でのみ覆っており、
－前記第１の分配ウェブは、所々で前記第２の半導体層および前記活性領域を貫通して前記第１の半導体層まで延在し、前記活性領域は、前記半導体本体と前記第１の分配ウェブとの重なり合い領域において所々でのみ除去されており、
－前記半導体本体は、開口部（２０）を有し、前記第１の分配ウェブと前記第２の分配ウェブとは、平面図で見て前記開口部内の所定の領域および前記開口部外の所定の領域で重なり合っている、構成素子（１０）。

【請求項2】

前記構成素子は、前記半導体本体（２）が成長している基板（１）を有し、前記第１の電極（３）と前記第２の電極（４）とは、前記基板とは反対側の前記半導体本体の同じ主平面（２Ｖ）上で上下に配置されている、請求項１記載の構成素子（１０）。

【請求項3】

前記基板（１）は、サファイア基板である、請求項２記載の構成素子（１０）。

【請求項4】

前記開口部（２０）は、前記第２の半導体層（２２）および前記活性領域（２３）を貫通して前記半導体層（２１）内へ延在し、
－前記開口部内の前記第１の分配ウェブ（３０）は、貫通コンタクト（３３）を形成し、
－前記開口部の側壁（２０Ｗ）は、絶縁層（５，５１）によって覆われており、
－前記貫通コンタクトと前記半導体本体との間の横方向の距離（３０Ｄ）は、前記開口部内の前記絶縁層の単層厚さ（５Ｄ）によって正確に与えられている、請求項１から３までのいずれか１項記載の構成素子（１０）。

【請求項5】

前記開口部（２０）の前記側壁（２０Ｗ）は、前記活性領域（２３）の主延在面と９０°±３０°の角度を形成する、請求項４記載の構成素子（１０）。

【請求項6】

－前記半導体本体（２）は、それぞれ前記第２の半導体層（２２）および前記活性領域（２３）を貫通して前記第１の半導体層（２１）まで延在する横方向に離間された複数の開口部（２０）を有し、
－複数の第１の分配ウェブ（３０）および複数の第２の分配ウェブ（４０）が、前記開口部内の所定の領域および前記開口部外の所定の領域に形成され、
－前記第１の分配ウェブは第１の分配構造部を形成し、前記第２の分配ウェブは第２の分配構造部を形成し、前記第１の分配構造部の少なくとも５０％は、前記半導体本体の平面図で見て前記第２の分配構造部内に位置しているか、またはその逆の構成になっている、請求項１から５までのいずれか１項記載の構成素子（１０）。

【請求項7】

前記第１の分配ウェブ（３０）は、放射線反射的に構成され、前記開口部（２０）の底面から垂直方向に沿って前記側壁（２０Ｗ）を介して前記半導体本体（２）とは反対側の前記開口部外の前記絶縁層（５）の主領域（５０）の表面まで延在し、前記第１の分配ウェブは、平面図で見て前記開口部を越えて側方に突出する、請求項４から６までのいずれか１項記載の構成素子（１０）。

【請求項8】

前記半導体本体（２）は、それぞれ前記第２の半導体層（２２）および前記活性領域（２３）を貫通して前記第１の半導体層（２１）まで延在する横方向に離間された複数の前記開口部（２０）を有し、前記第１の分配ウェブ（３０）および／または前記第２の分配ウェブ（４０）は、連結的に形成され、前記開口部内の所定の領域および前記開口部外の所定の領域に配置されている、請求項１から７までのいずれか１項記載の構成素子（１０）。

【請求項9】

－前記第１の電極（３）は、前記第１の分配ウェブ（３０）に導電的に接続された任意にアクセス可能な第１の接続パッド（３Ｐ）を有し、
－前記第２の電極（４）は、前記第２の分配ウェブ（４０）に導電的に接続された任意にアクセス可能な第２の接続パッド（４Ｐ）を有し、
－前記活性領域（２３）は、前記半導体本体（２）と、前記第１および／または前記第２の接続パッドとの重なり合い領域において少なくとも部分的に除去されない、請求項１から８までのいずれか１項記載の構成素子（１０）。

【請求項10】

前記第１の電極（３）は、金属から形成された複数のストリップ形状の第１の分配ウェブ（３０）を有し、前記第１の分配ウェブは、平面図で見て前記半導体本体（２）の横方向の主平面（２Ｖ）の最大で１０％を覆っている、請求項１から９までのいずれか１項記載の構成素子（１０）。

【請求項11】

前記第２の電極（４）は、金属から形成された複数のストリップ形状の第２の分配ウェブ（４０）を有し、前記第２の分配ウェブは、平面図で見て前記半導体本体（２）の横方向の主平面（２Ｖ）の最大で１０％を覆っている、請求項１から１０までのいずれか１項記載の構成素子（１０）。

【請求項12】

前記第２の電極（４）は、放射線非透過性でストリップ形状の複数の第２の分配ウェブ（４０）、放射線非透過性の接続パッド（４Ｐ）、放射線透過性の接続層（４１）、および放射線透過性の接触層（４２）を有し、前記第２の電極は、平面図で見て前記活性領域（２３）または前記半導体本体（２）を完全に覆っている、請求項１から１１までのいずれか１項記載の構成素子（１０）。

【請求項13】

前記構成素子は、放射発光半導体チップとして構成されており、
－前記活性領域（２３）は、前記構成素子の動作中に電磁放射を生成するように構成されており、
－前記第１の電極（３）は、前記生成された放射線に対して非透過性に構成され、平面図で見て前記活性領域（２３）を部分的にのみ覆っており、
－前記第２の電極（４）は、所定の領域では前記生成された放射線に対して非透過性に構成され、所定の領域では前記生成された放射線に対して透過性に構成され、平面図で見て前記活性領域（２３）を完全に覆っている、請求項１から１２までのいずれか１項記載の構成素子（１０）。

【請求項14】

前記第１の電極（３）は、放射線非透過性でストリップ形状の複数の第１の分配ウェブ（３０）および放射線非透過性の接続パッド（３Ｐ）を有し、前記第１の電極は、平面図で見て前記活性領域（２３）または前記半導体本体（２）を部分的にのみ覆っている、請求項１から１３までのいずれか１項記載の構成素子（１０）。

【請求項15】

請求項４から７までのいずれか１項記載の構成素子（１０）を製造するための方法であって、
絶縁層（５）が、平面図で見て開口部（２０）外の主領域（５０）、ならびに少なくとも部分的に前記開口部（２０）内の部分領域（５１）から形成され、前記主領域は、前記部分領域に直接隣接し、別個の方法ステップで前記部分領域の前に形成される、方法。

【請求項16】

－前記主領域（５０）は、前記開口部（２０）の形成前に、第２の電極（４）の放射線透過性で導電性の接続層（４１）への第１の不動態層（７０）の被着によって形成され、
－前記部分領域（５１）は、前記開口部の形成後、前記開口部の表面への第２の不動態層（７１）の被着によって形成され、前記第２の不動態層は、前記開口部の側壁（２０Ｗ）および底面に対してコンフォーマルに延び、前記開口部の前記側壁（２０Ｗ）および前記底面を最初は完全に覆い、
－前記第２の不動態層は、前記開口部の前記底面の露出のために所々で除去され、前記開口部の前記側壁に残留する前記第２の不動態層は、前記絶縁層の前記部分領域を形成する、請求項１５記載の方法。

【請求項17】

前記開口部（２０）の前記底面の露出のために、前記第２の不動態層（７１）は、異方性エッチングプロセスおよびマスクレスエッチングプロセスによって所々で除去される、請求項１６記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、構成素子、特に、例えば発光ダイオード半導体チップなどのオプトエレクトロニクス半導体チップに関する。さらに、本発明は、構成素子、特に本明細書で説明する構成素子を製造するための方法に関する。

【0002】

構成素子、特に放射発光構成素子の効率的な動作のために、構成素子の半導体本体内の均一な電流分配が望まれる。この目的のために、特に透明な導電層と組み合わせて、金属製の電流分配ウェブを使用することができる。ただし、これは、吸収損失につながる可能性があり、これによって、構成素子の効率が低下する。半導体本体の同一の側の電流分配ウェブが、異なる半導体層に導電的に接続されている場合、半導体層間に配置された活性領域の一部が除去され、これにより、構成素子の効率がさらに低下する。

【0003】

解決すべき課題の１つは、効率が改善されかつ吸収損失の少ない構成素子、特に放射発光半導体チップを提供することである。さらなる課題の１つは、１つまたは複数の非常に効率的な構成素子、特に本明細書で説明する構成素子を製造するための信頼性が高くて費用効果の高い方法を提供することである。

【0004】

これらの課題は、独立請求項による構成素子によって解決され、さらに独立請求項に関連して説明された方法によって解決される。本構成素子または本方法のさらなる実施形態は、さらなる請求項の対象である。

【0005】

半導体本体を含む構成素子、特に放射発光半導体チップが提示される。この半導体本体は、特に、好適には紫外線、可視光線、または赤外線のスペクトル範囲で電磁放射を生成するように構成された活性領域を有する。この活性領域は、特に第１の半導体層と第２の半導体層との間に配置され、ここで、第１の半導体層および第２の半導体層は、特にそれらの導電型に関して相互に異なっている。例えば、活性領域は、半導体本体のｐｎ接合領域に位置する。半導体本体は、特にダイオード構造を有する。第１の半導体層、第２の半導体層、および／または活性領域は、単層もしくは複層で形成されてもよい。

【0006】

本構成素子の少なくとも１つの実施形態によれば、この構成素子は、第１の電極および第２の電極を備える。第１の電極は、例えば、第１の半導体層と電気的に接触接続するように構成されている。第２の電極は、例えば、第２の半導体層と電気的に接触接続するように構成されている。特に、第１の電極と第２の電極は、半導体本体の同一の側に配置されている。例えば、第１の電極は、外部からアクセス可能な第１の接続パッドを構成素子の露出表面に有する。第２の電極は、外部からアクセス可能な第２の接続パッドを構成素子の同じ露出表面に有することができる。第１の接続パッドおよび第２の接続パッドを介して、構成素子は、外部から電気的に接触接続可能であってもよく、これは、外部の電圧源に導電的に接続可能であることを意味する。

【0007】

本構成素子の少なくとも１つの実施形態によれば、第１の電極は、第１の分配ウェブ、例えば、第１の電流分配ウェブを有する。第１の分配ウェブは、例えば第１の接続パッドに導電的に接続されている。例えば、第１の分配ウェブは、所定の領域で第１の接続パッドと間接的にまたは直接電気的な接触接続状態にある。第１の分配ウェブは、所定の領域で第１の半導体層と直接電気的に接触接続することができる。特に、第１の分配ウェブは、複数の箇所で第１の半導体層と電気的に接触接続しており、例えば、直接電気的に接触接続している。第１の分配ウェブは、好適には、構成素子の動作中に特に第１の接続パッドを介して半導体本体内に印加される電荷担体を横方向に分配するように構成されている。したがって、第１の分配ウェブは、第１の半導体層における均一な電流分配のために構成されている。

【0008】

第１の電極は、複数のそのような第１の分配ウェブを有することができる。例えば、第１の分配ウェブは、例えば、コンタクトフィンガー構造またはコンタクトフレーム構造の形態の特に連結的な第１の分配構造部を形成する。半導体本体の平面図で見て、第１の分配ウェブ、特にすべての第１の分配ウェブ、または第１の分配構造部全体または第１の電極全体は、半導体本体を好適には部分的にのみ覆う。

【0009】

本構成素子の少なくとも１つの実施形態によれば、半導体本体は、垂直方向に沿って第２の半導体層および活性領域を貫通して第１の半導体層まで延在する少なくとも１つの開口部を有する。特に、この開口部は、第１の半導体層内へ延在している。半導体本体は、複数のそのような開口部を有することができ、これらの開口部は、特に相互に絶縁されて配置され、したがって、相互に横方向に離間している。

【0010】

垂直方向とは、特に活性領域の主延在面に対して垂直な方向を意味するものと理解される。横方向とは、特に活性領域の主延在面に対して平行に延びる方向を意味するものと理解される。垂直方向および横方向は、相互にほぼ直交している。

【0011】

第１の分配ウェブは、開口部内の所定の領域および開口部外の所定の領域に配置されてもよい。開口部内では、第１の分配ウェブは、所定の領域で第１の半導体層に直接隣接することができる。第１の分配ウェブは、開口部の側壁を部分的または完全に覆うことができる。

【0012】

開口部内で、第１の分配ウェブは、第１の電極の貫通コンタクトを形成し、ここで、この貫通コンタクトは、第２の半導体層および活性領域を通り横方向に沿って第１の半導体層内へ延在する。第１の分配ウェブを第２の半導体層および開口部内の活性領域から電気的に絶縁するために、絶縁層または絶縁層の少なくとも部分領域は、横方向で半導体本体と第１の分配ウェブもしくは貫通コンタクトとの間に配置されてもよい。

【0013】

開口部外では、第１の分配ウェブは、平面図で見て開口部を越えて側方に突出することができる。特に、第１の分配ウェブは、連結的または一体的に形成されている。開口部外では、絶縁層は、垂直方向で第１の分配ウェブと半導体本体との間の所定の領域に配置された主領域を有することができる。開口部内の部分領域および絶縁層の主領域は、特に直接相互に隣接している。それらは、同じ材料から形成されてもよいし、または異なる材料から形成されてもよい。半導体本体の平面図で見て、第１の分配ウェブは、複数の開口部と重なり合うことができる。各開口部内では、第１の分配ウェブは、電気的に接触接続しており、特に第１の半導体層と直接電気的に接触接続している。

【0014】

本構成素子の少なくとも１つの実施形態によれば、第２の電極は、第２の分配ウェブ、例えば、第２の電流分配ウェブを有する。第２の分配ウェブは、特に第２の接続パッドに導電的に接続されている。例えば、第２の分配ウェブは、所定の領域で第２の接続パッドと直接電気的な接触接続状態にある。特に、第２の分配ウェブは、第２の電極の接続層および接触層を介して第２の半導体層に導電的に接続されている。接続層および／または接触層は、放射線透過性の導電性材料から、例えば透明な導電性酸化物、例えばＩＴＯから形成されてもよい。

【0015】

第２の分配ウェブは、接触層に間接的にまたは直接隣接することが可能である。接続層は、第２の半導体層に間接的にまたは直接隣接することができる。垂直方向に沿って、所定の領域で半導体本体の開口部内に延在し、それによって開口部の側壁を覆う絶縁層は、接触層と接続層との間の所定の領域に配置されてもよい。この絶縁層は、接続層が接触層に導電的に接続される複数の貫通孔を有することができる。

【0016】

第２の電極は、本明細書で説明される複数の第２の分配ウェブを有することができる。例えば、第２の分配ウェブは、例えばコンタクトフィンガー構造またはコンタクトフレーム構造の形態の特に連結的な第２の分配構造部を形成する。半導体本体の平面図で見て、第２の分配ウェブ、例えば第２の分配構造部を形成するすべての第２の分配ウェブは、半導体本体を部分的にのみ覆う。特に、第２の分配ウェブは、接触層内、接続層内、ひいては第２の半導体層内における均一な電流分配のために構成されている。第２の分配ウェブは、接続層および／または接触層上で分配され、特に接触層内の均一な横方向の電流分配のために構成された導電性の導体路と見なすことができる。第１の分配ウェブも、複数の箇所で第１の半導体層と電気的に接触接続する導電性の導体路と見なすことができる。

【0017】

好適には、１つまたは複数の第２の分配ウェブは、その電気抵抗が接続層および／または接触層の材料の電気抵抗よりも低い材料から形成されている。この意味では、１つまたは複数の第２の分配ウェブは、構成素子の動作中に特に第２の接続パッドを介して半導体本体に印加される電荷担体の横方向の分配のために構成されている。第２の分配ウェブ、第２の接続パッド、接続層、および／または接触層を備えた第２の電極は、平面図で見て半導体本体を完全に覆うか、またはほぼ完全に、例えば半導体本体の主平面または第２の半導体層の表面の８０％、９０％、９５％、または９９％までを覆うことが可能である。

【0018】

構成素子の少なくとも１つの実施形態によれば、第１の分配ウェブと第２の分配ウェブとは、少なくとも半導体本体の同一の側の所定の領域で上下に配置され、ここで、第１の分配ウェブと第２の分配ウェブとは、半導体本体の平面図で見て重なり合っている。第１の分配ウェブと第２の分配ウェブとは、特にそれらの１つまたは複数の重なり合い領域において、構成素子の垂直方向で異なる平面上に位置している。平面図で見れば、第１の分配ウェブは、垂直方向に沿ってほぼ半導体本体と第２の分配ウェブとの間に配置されている。第１の分配ウェブおよび第２の分配ウェブは、それぞれ、放射線非透過性の材料、例えば金属、特に同じ金属から形成されてもよい。

【0019】

構成素子の少なくとも１つの実施形態では、本構成素子は、半導体本体と、第１の電極と、第２の電極と、を備え、ここで、半導体本体は、第１の半導体層と、第２の半導体層と、その間に位置する活性領域と、を有する。第１の電極は、第１の半導体層と電気的に接触接続するように構成され、第１の半導体層における均一な電流分配のための第１の分配ウェブを有する。第２の電極は、第２の半導体層と電気的に接触接続するように構成され、第２の半導体層における均一な電流分配のための第２の分配ウェブを有する。第１の分配ウェブと第２の分配ウェブとは、少なくとも半導体本体の同一の側の所定の領域で上下に配置されており、ここで、第１の分配ウェブと第２の分配ウェブとは平面図で見て重なり合い、半導体本体を所々でのみ覆っている。好適には、第１の分配ウェブは、所々で第２の半導体層および活性領域を貫通して第１の半導体層まで延在し、ここで、活性領域は、半導体本体と第１の分配ウェブとの重なり合い領域において所々でのみ除去されている。

【0020】

構成素子の少なくとも１つの実施形態によれば、本構成素子は、半導体本体が好適には成長している基板を有する。第１の電極と第２の電極とは、特に、基板とは反対側の半導体本体の同じ主平面上で上下に配置されている。例えば、この基板は、半導体本体がエピタキシャル成長している成長基板である。特に、この基板は、サファイア基板である。

【0021】

構成素子の少なくとも１つの実施形態によれば、本構成素子は、特に構成素子の放射線出射面として構成された、基板とは反対側の前面を有する。第１の電極および／または第２の電極は、構成素子の前面に形成されている。構成素子は、複数の放射線出射面を有することが可能である。例えば、構成素子は、ボリュームエミッタとして構成されている。ボリュームエミッタの場合、構成素子の動作中に生成される電磁放射は、構成素子の前面を介してだけでなく、特に構成素子の側面および／または背面を介して構成素子から出力結合することもできる。特に、構成素子の動作中に生成される電磁放射は、構成素子からすべての空間方向に出力結合可能である。構成素子の背面は、基板の表面によって形成されてもよい。この基板は、構成素子の動作中に生成される電磁放射を透過するように構成されてもよい。

【0022】

構成素子の少なくとも１つの実施形態によれば、半導体本体は、第２の半導体層および活性領域を貫通して半導体層内へ延在する少なくとも１つの開口部を有する。特に、開口部内の第１の分配ウェブは、第１の電極の貫通コンタクトを形成する。開口部の側壁は、絶縁層の部分領域によって覆われてもよい。好適には、貫通コンタクトと半導体本体との間の横方向の距離は、絶縁層の部分領域の単層厚さによって正確に与えられている。

【0023】

構成素子の少なくとも１つの実施形態によれば、開口部の側壁は、活性領域の主延在面と９０°±３０°の角度、例えば９０°±２０°の角度、９０°±１０°の角度、または９０°±５°の角度を形成する。開口部は、特に、開口部の底面からの垂直方向の距離の増加に伴って拡大する断面を有する。開口部の底面は、第１の半導体層の開口部内に露出する表面であってもよい。

【0024】

構成素子の少なくとも１つの実施形態によれば、第１の分配ウェブと第２の分配ウェブとは、平面図で見て開口部内でも、開口部外でも重なり合っている。半導体本体の平面図で見て、第２の分配ウェブは、半導体本体の１つまたは複数の開口部を少なくとも部分的に覆うことができる。第２の分配ウェブは、１つまたは複数の開口部内の所定の領域に延在することが可能である。第２の分配ウェブは、開口部外の所定の領域および開口部内の所定の領域に配置されてもよい。

【0025】

構成素子の少なくとも１つの実施形態によれば、第１の分配ウェブは、放射線反射的に、特に構成素子の動作中に生成される放射線に対して反射的に構成されている。第１の分配ウェブは、垂直方向に沿って、特に開口部の底面から側壁を介して半導体本体とは反対側の絶縁層の主領域の表面まで延在する。半導体本体の平面図で見て、第１の分配ウェブは、開口部を越えて側方に突出することができる。

【0026】

半導体本体は、例えば、その中に形成された貫通コンタクト、その中に形成された絶縁層、ならびに／またはその中に配置された第１および／または第２の分配ウェブを備えた、本明細書で説明される複数の開口部を有することができる。

【0027】

構成素子の少なくとも１つの実施形態によれば、半導体本体は、それぞれ第２の半導体層および活性領域を貫通して第１の半導体層まで延在する横方向に離間された複数の開口部を有し、ここで、第１の分配ウェブおよび／または第２の分配ウェブは、連結的に形成され、開口部内の所定の領域および開口部外の所定の領域に配置されている。開口部内では、活性領域は、特に存在しない。例えば、活性領域は、開口部の領域に開口部を形成する際に、第１の半導体層の露出のために除去される。活性領域は、開口部間の横方向の介在領域には、引き続き存在する。１つ以上の開口部が存在する場合でさえ、半導体本体の活性領域全体は連結的に構成されてもよい。換言すれば、活性領域は、活性領域の残りの部分から空間的に遮断され、ひいては絶縁されている部分領域を含まなくてもよい。

【0028】

第１の分配ウェブまたは第２の分配ウェブが、開口部内の所定の領域および開口部外の所定の領域に配置されている場合、それらは、活性領域が所々でのみ除去される、除去されない、または完全に除去される、半導体本体との重なり合い領域を有し得る。特に、活性領域は、半導体本体の開口部との重なり合い領域でのみ除去される。開口部外の重なり合い領域では、半導体本体は、さらに電磁放射を生成するように構成されてもよい。第１の分配ウェブおよび／または第２の分配ウェブが、同じ被覆面積のもとで半導体本体の開口部内のみに、もしくはほぼ半導体本体の開口部内のみに配置され、活性領域の大半が除去されている場合と比較して、分配ウェブが開口部内の所定の領域および開口部外の所定の領域に形成される構成素子の効率が増加し得る。なぜなら、この構成素子は、より大きな活性領域を有しているからである。

【0029】

構成素子の少なくとも１つの実施形態によれば、第１の分配ウェブは、平面図で見て、開口部外の外側長さ部分と、開口部内の内側長さ部分とを有する。外側長さ部分は、内側長さ部分より長くてもよく、またはその逆の構成でもよい。例えば、内側長さ部分と外側長さ部分との間の比は、０．０５以上２０以下、０．１以上１０以下、例えば、０．２以上８以下、または０．２５以上４以下である。本構成素子は、平面図で見て、すべての第１の分配ウェブの外側全長部分と内側全長部分とを有し、ここで、内側全長部分と外側全長部分との間の比は、０．０５以上２０以下、０．１以上１０以下、例えば、０．２以上８以下、または０．２５以上４以下であってもよい。外側全長部分は、内側全長部分より長くてもよく、またはその逆の構成でもよい。

【0030】

構成素子の少なくとも１つの実施形態によれば、第１の電極は、第１の分配ウェブに導電的に接続された任意にアクセス可能な第１の接続パッドを有する。第２の電極は、第２の分配ウェブに導電的に接続された任意にアクセス可能な第２の接続パッドを有する。第１の接続パッドおよび第２の接続パッドは、特に半導体本体上に位置し、平面図で見て半導体本体との重なり合い領域を有する。好適には、活性領域は、半導体本体と、第１および／または第２の接続パッドとの重なり合い領域において少なくとも部分的に除去されない。換言すれば、活性領域は、半導体本体と第１および／または第２の接続パッドとの間の重なり合い領域において完全にもしくは部分的に存在する。

【0031】

第１の接続パッドと第２の接続パッドとは、平面図で見て特に重なり合い領域を含まない。第１の接続パッドおよび／または第２の接続パッドは、半導体本体の平面図で見て完全に半導体本体の開口部の外部、例えば側方に形成されることが可能である。この場合、第１および／または第２の接続パッドは、半導体本体の開口部との重なり合い領域を含まない。

【0032】

さらに、第１の接続パッドまたは第２の接続パッドは、開口部および／または第１の分配ウェブを平面図で見て少なくとも部分的に覆うことが可能である。通常、接続パッドは金属から形成されており、したがって、放射線非透過性である。第１の接続パッドまたは第２の接続パッドが、活性領域が除去された半導体本体の開口部を覆うか、または導電性に関して好適には金属から形成され、したがって放射線非透過性の第１の分配ウェブを覆う場合、構成素子のシェーディング面は総じて低減させることができる。代替的に、第１の接続パッドおよび／または第２の接続パッドは、半導体本体の各開口部内に配置されることが可能である。この場合、半導体本体は、第１および／または第２の接続パッドとの重なり合い領域を有し、そこでは、活性領域が部分的または完全に除去されている。

【0033】

構成素子の少なくとも１つの実施形態によれば、第１の電極は、特に金属から形成された複数のストリップ形状の第１の分配ウェブを有する。第１の分配ウェブは、平面図で見て半導体本体の横方向の主平面の最大で１５％、１０％、５％、または最大で３％を覆い、例えば１％以上１０％以下、または１％以上５％以下を覆っている。第２の電極は、特に金属から形成された複数のストリップ形状の第２の分配ウェブを有することができる。第１および第２の分配ウェブは、同じ金属から、または異なる金属から形成されてもよい。特に、第２の分配ウェブは、平面図で見て半導体本体の横方向の主平面の最大で１５％、１０％、５％、または最大で３％を覆い、例えば、１％以上１０％以下、または１％以上５％以下を覆っている。第１および第２の分配ウェブは、平面図で見て、半導体本体の横方向の主平面の最大で２５％、２０％、１５％、１０％、または最大で５％を覆い、例えば１％以上１５％以下、１％～１０％、または１％以上５％以下を覆うことが可能である。

【0034】

分配ウェブは、これが半導体本体の平面図で見て縦方向の長さおよび横方向の幅を有し、ここで、幅に対する長さの比が例えば少なくとも３、５、１０、または少なくとも２０である場合、ストリップ形状に構成されている。例えば、分配ウェブの幅に対する長さの比は、３以上３００以下、３以上２００以下、３以上１００以下、または３以上５０以下である。

【0035】

分配ウェブ、特にストリップ形状の分配ウェブは、相互に直接隣接して、フレーム形状、分岐状、フィンガー構造状に構成されるか、または他の形状をとることができる共通の分配構造部を形成することができる。分配ウェブからなる共通の分配構造部は、例えば関連する接続パッドに導電的に接続され、連結的または一体的に構成されてもよい。

【0036】

構成素子の少なくとも１つの実施形態によれば、第１の分配ウェブ、特にすべての第１の分配ウェブは、第１の分配構造部を形成する。第２の分配ウェブ、特にすべての第２の分配ウェブは、第２の分配構造部を形成する。第２の分配構造部は、少なくとも所々で第１の分配構造部の上もしくは上方に配置されている。第１の分配構造部は、垂直方向でほぼ第２の分配構造部と半導体本体との間に配置されている。

【0037】

第１の分配構造部と第２の分配構造部とは、半導体本体の平面図で見て少なくとも所々で重なり合っている。第１の分配構造部と第２の分配構造部とが重なり合っている領域は、第１の半導体層との接触接続の際の横方向の電流分配用にも、第２の半導体層との接触接続の際の横方向の電流分配用にも構成されている。例えば、第１の分配構造部の少なくとも１０％、３０％、５０％、７０％、または少なくとも９０％は、半導体本体の平面図で見て第２の分配構造部内に位置し、またはその逆の構成になっている。第１の分配構造部と第２の分配構造部とが平面図で見て重なり合うことなく隣接して配置されている構成素子に比べて、活性領域の、分配ウェブによって覆われた面を低減することができる。

【0038】

構成素子の少なくとも１つの実施形態によれば、第２の電極は、放射線非透過性でストリップ形状の複数の第２の分配ウェブ、放射線非透過性の接続パッド、放射線透過性の接続層、および放射線透過性の接触層を有する。平面図で見て、第２の電極全体は、活性領域または半導体本体を完全に覆うことができる。

【0039】

接続層および接触層は、好適には、透明な導電性材料から形成される。第２の分配ウェブは、例えば接触層を介して接続層に導電的に接続されている。接続層は、特に第２の半導体層に直接隣接している。平面図で見て、接続層および／または接触層は、半導体本体または活性領域を完全にまたはほぼ完全に、例えば半導体本体または活性領域の主平面の７０％、８０％、９０％、９５％、または９９％までを覆うことができる。

【0040】

構成素子の少なくとも１つの実施形態によれば、本構成素子は、放射発光半導体チップとして構成されている。活性領域は、構成素子の動作中に電磁放射を生成するように構成されている。第１の電極は、生成された放射線に対して非透過性に構成され、平面図で見て活性領域を特に部分的にのみ覆っている。第２の電極は、所定の領域では生成された放射線に対して非透過性に構成され、所定の領域では生成された放射線に対して透過性に構成されている。平面図で見て、第２の電極全体は、活性領域を完全に覆うことができる。第１の電極は、放射線非透過性でストリップ形状の複数の第１の分配ウェブおよび放射線非透過性の接続パッドを有することができ、ここで、第１の電極は、平面図で見て活性領域および／または半導体本体を部分的にのみ覆っている。

【0041】

ここでは、構成素子を製造するための方法が提示され、この構成素子の半導体本体は、半導体本体の第１の半導体層と電気的に接触接続するための１つまたは複数の開口部を有し、ここで、絶縁層は、開口部内の所定の領域および開口部外の所定の領域に形成されるここで説明する方法は、ここで説明する構成素子の製造に特に適している。それゆえ、構成素子に関連して説明される特徴は、方法に対しても用いることができ、その逆の構成も可能である。

【0042】

本方法の少なくとも１つの実施形態によれば、第１の光面の活性領域は、第１および／または第２の分配ウェブ用に設けられた半導体本体の領域すべてで除去されるわけではない。第１の半導体層の電気的な接触接続のための接続面、特にｎ型導電性側の接続面を露出させるために、横方向に離間された複数の開口部が、特に第２の半導体層および活性領域を貫通して第１の半導体層まで形成される。これは、特にいわゆるメサエッチングによって行われる。

【0043】

開口部またはメサトレンチの底面および側壁、ならびにそこに露出された活性領域の不動態化は、絶縁層の形成によって、特に別個の光技術なしで実施される。それにより、開口部に形成された貫通コンタクトと半導体本体との間、または貫通コンタクトと関連する開口部の側壁との間の横方向におけるさらなる面特性は生じない。

【0044】

本方法の少なくとも１つの実施形態では、絶縁層は、平面図で見て開口部外の主領域、ならびに少なくとも部分的にもしくは専ら開口部内の部分領域から形成される。特に、主領域は、部分領域に直接隣接し、例えば、開口部の１つ以上の縁部に隣接する。好適には、主領域は、別個の方法ステップで部分領域の前に形成される。主領域および部分領域は、同じ材料から、例えばＳｉＯ_２から形成されてもよいし、あるいは異なる材料から形成されてもよい。

【0045】

本方法の少なくとも１つの実施形態によれば、主領域は、開口部の形成前に、特に第２の電極の放射線透過性で導電性の接続層への第１の不動態層の被着によって形成される。部分領域は、開口部の形成後、開口部の表面への第２の不動態層の被着によって形成されてもよく、この場合、第２の不動態層は、開口部の側壁および底面に対してコンフォーマルに延びる。

【0046】

第２の不動態層は、開口部の底面および／または側壁を最初は完全に覆うことができる。開口部の底面の露出のために、第２の不動態層は所々で除去され、この場合、開口部の側壁に残留する第２の不動態層は、特に開口部内の絶縁層の部分領域を形成する。特に好適には、第２の不動態層は、開口部の底面の露出のために、異方性エッチングプロセスおよび／またはマスクレスエッチングプロセスによって所々で除去される。第１および／または第２の不動態層の形成、または絶縁層の主領域および／または部分領域の形成は、光技術の使用なしで、特に付加的な光面なしで実施することができる。

【0047】

絶縁層が形成される前に、特に透明な導電性材料からなる接続層を、第２の半導体層に平坦に被着することができる。接続層は、特に、第２の半導体層の電気的な接触接続に、例えばｐ型導電性側の電気的な接触接続に用いられる。接続層は、数ナノメートルの、例えば約１０ｎｍもしくは２０ｎｍであってもよいし、例えば３ｎｍ以上３０ｎｍ以下であってもよい、垂直方向の層厚さを有する。第２の半導体層への接続層の被着は、特に開口部の生成のためのメサエッチングの前に行うことが可能である。

【0048】

例えば第１の不動態層による不動態化およびメサエッチングの後、特に第２の不動態層による新たな再不動態化の後、エッチングプロセス、特にマスクレスエッチングプロセスを、電気的な接触接続のために設けられる第１の半導体層の接触面、特に開口部の底面が、再び絶縁層、特に第２の不動態層を含まないように所期のように実施することができる。それに対して、開口部の側壁は、依然として例えば第２の不動態層によって、また接続層は、依然として第１の不動態層および場合によっては付加的に第２の不動態層によって、覆われるかもしくはカプセル化されている。

【0049】

残留する第２の不動態層によって形成される、開口部内の絶縁層の部分領域は、特に、半導体本体と貫通コンタクトとの間のいわゆる横方向の「スペーサー」として用いられる。開口部内では、絶縁層の部分領域全体が、特に、部分領域によって覆われた側壁または開口部の側壁に対して平行に延びている。第２の不動態層は、開口部外で完全に除去することができる。開口部外の絶縁層の主領域を形成する第１の不動態層は、スペーサーを形成するためのエッチングプロセスの犠牲層として部分的に機能することができる。

【0050】

第１および／または第２の分配ウェブは、開口部内の所定の領域および開口部外の所定の領域に形成することができ、ここで、活性領域は開口部内でのみ除去される。開口部外では、構成素子は、活性領域が存在する、つまり除去されない、半導体本体と分配ウェブとの重なり合い領域を有することができる。総じて、これにより、電磁放射の生成のために設けられる活性面は、特に分配ウェブ、とりわけ第１の分配ウェブが、専らまたは主として、半導体本体の大きな開口部内または広幅な開口部内に配置されている場合と比較して、より多くなる。

【0051】

特に、１つまたは複数の第１の分配ウェブは、構成素子の垂直方向で様々な平面上に、例えば開口部の１つ以上の底面に直近の横方向の平面上に、開口部の側壁上に、および接続層の上方の横方向の平面上に、例えば半導体本体とは反対側の絶縁層の表面上に直接位置している。この場合、１つまたは複数の第１の分配ウェブは、開口部の縁部を再形成することができる。開口部の縁部における絶縁層および／または分配ウェブの再形成および自己調整に基づいて、開口部の側壁と、第１の分配ウェブの貫通コンタクトとして形成された部分領域との間で開口部を不必要に拡大する付加的な面特性は実際上生じない。それにより、構成素子は、電磁放射の生成のために、効果的に、より多くの活性面を備える。

【0052】

本方法の少なくとも１つの実施形態によれば、第１の接続パッドおよび／または第２の接続パッドは、半導体本体の平面図で見て開口部の側方に形成される。そのような接続パッドは、特に自由にアクセス可能であり、構成素子と外部電圧源との電気的な接触接続のために設けられている。これらの接続パッドは、それぞれ約８０マイクロメートル、例えば５０マイクロメートル以上１５０マイクロメートル以下の直径を有することができる。特に、接続パッドとの重なり合い領域の活性領域は除去されず、依然として光発生のために通電可能であり、これによって、構成素子の内部量子効率が向上する。さらに、そのような接続パッドの特に開口部外の取り付けは、付加的なマスク面を必要としない。

【0053】

本方法の少なくとも１つの実施形態によれば、１つまたは複数の第１の分配ウェブは、開口部内および開口部外に形成される。開口部内では、第１の分配ウェブは、開口部の輪郭に相応して形成することができ、その際、この開口部を、特に垂直方向に沿って完全に充填することはできない。換言すれば、第１の分配ウェブは、開口部の底面および側壁に対してコンフォーマルに延びる。開口部内にある第１の分配ウェブの部分領域は、第１の電極の貫通コンタクトを形成している。この貫通コンタクトは、特に第１の半導体層に直接隣接している。貫通コンタクトと半導体本体との間の横方向の距離は、特に、開口部内の絶縁層の部分領域の単層厚さによって、つまり、スペーサーの横方向の単層厚さによって正確に与えられている。

【0054】

本構成素子または本方法のさらなる実施形態および発展形態は、図１Ａ～図３Ｅおよび図４Ａ～図４Ｅに関連して以下で説明される実施例から明らかになる。

【図面の簡単な説明】

【0055】

【図1A】平面図で見た構成素子の比較例の概略図である。

【図1B】垂直方向の断面図で見た構成素子の比較例の概略図である。

【図1C】垂直方向の断面図で見た構成素子の比較例の概略図である。

【図1D】垂直方向の断面図で見た構成素子の比較例の概略図である。

【図2A】平面図で見た構成素子の１つの実施例の概略図である。

【図2B】垂直方向の断面図で見た構成素子の１つの実施例の１つの区分の概略図である。

【図2C】垂直方向の断面図で見た構成素子の１つの実施例の別の区分の概略図である。

【図2D】垂直方向の断面図で見た構成素子の１つの実施例のさらに別の区分の概略図である。

【図2E】垂直方向の断面図で見た構成素子の１つの実施例のさらに別の区分の概略図である。

【図3A】平面図で見た構成素子のさらなる実施例の概略図である。

【図3B】垂直方向の断面図で見た構成素子のさらなる実施例の１つの区分の概略図である。

【図3C】垂直方向の断面図で見た構成素子のさらなる実施例の別の区分の概略図である。

【図3D】平面図で見た構成素子のさらなる実施例の概略図である。

【図3E】平面図で見た構成素子のさらなる実施例の概略図である。

【図4A】１つまたは複数の構成素子を製造するための方法ステップの概略図である。

【図4B】１つまたは複数の構成素子を製造するための方法ステップの概略図である。

【図4C】１つまたは複数の構成素子を製造するための方法ステップの概略図である。

【図4D】１つまたは複数の構成素子を製造するための方法ステップの概略図である。

【図4E】１つまたは複数の構成素子を製造するための方法ステップの概略図である。

【0056】

同一の要素、同種の要素、または同一に作用する要素には、図面中同じ参照符号が付されている。これらの図面はそれぞれ概略図であり、それゆえ、必ずしも正確な縮尺ではない。むしろ、比較的小さな要素、特に層厚さは、明確にするために誇張的に大きく表示され得る。

【0057】

図１Ａは、構成素子１０の半導体本体２の平面図で見た比較例を示す。図１Ｂ、図１Ｃ、および図１Ｄは、図１Ａに示される切断面ＮＰ、ＮＮ’、およびＰＰ’に沿ったそれぞれ垂直方向の断面図で見た構成素子１０の区分を示す。

【0058】

半導体本体２は基板１上に配置され、第１の半導体層２１、第２の半導体層２２、および活性領域２３を有することができ、ここで、活性領域２３は、垂直方向で第１の半導体層２１と第２の半導体層２２との間に配置されている。第１の半導体層２１は、垂直方向で基板１と活性領域２３との間に配置されている。特に、第１の半導体層２１は、ｎ型導電性で構成されている。第２の半導体層２２は、ｐ型導電性で構成されてもよい。例えば、基板１は、半導体本体がエピタキシャル成長している成長基板である。

【0059】

半導体本体２は、ＩＩＩ／Ｖ族またはＩＩ／ＶＩ族の化合物半導体材料から形成されてもよい。ＩＩＩ／Ｖ族の化合物半導体材料は、３族の典型元素と５族の典型元素とを有している。ＩＩ／ＶＩ族の化合物半導体材料は、２族の典型元素と６族の典型元素とを有している。特に、半導体本体２は、ＧａＮに基づいており、サファイア基板１上で成長している。

【0060】

半導体本体２は、基板１とは反対側の前面側主平面２Ｖと、基板１に面する背面側主平面２Ｒとを有する。特に、背面側主平面２Ｒは、基板１の前面１Ｖにほぼ直接隣接する第１の半導体層２１の表面によって形成されている。基板１は、前面１Ｖとは反対側の背面１Ｒを有し、この背面１Ｒは、特に構成素子１０の背面１０Ｒを形成する。この構成素子は、背面１０Ｒとは反対側の前面１０Ｖを有する。特に、前面１０Ｖおよび背面１０Ｒは、構成素子１０を垂直方向に沿って画定している。構成素子１０の動作中、前面１０Ｖにおいて生成された放射線は、構成素子１０から出力結合することができる。基板１が放射線透過性に構成されている場合、背面１０Ｒにおける電磁放射は、構成素子１０から出力結合することが可能である。前面１０Ｖおよび／または背面１０Ｒは、構成素子１０の放射線出射面として構成されてもよい。

【0061】

半導体本体２は、少なくとも所定の領域で前面側主平面２Ｖから第２の半導体層２２および活性領域２３を貫通して第１の半導体層２１内へ延在する開口部２０を有する。開口部２０内では活性領域２３が除去され、特に完全に除去されている（図１Ｂ）。平面図で見て、開口部２０は、連結的にかつほぼフレーム形状に形成されてもよい（図１Ａ）。特に、開口部２０は、構成素子１０の第１の電極３および／または第２の電極４を収容するように構成されている。

【0062】

開口部２０内では、第１の電極３と第２の電極４とは、垂直方向に沿って特に上下に配置されている。電気的な絶縁のために、絶縁層５、特に絶縁層の主領域５０が、垂直方向で第１の電極３と第２の電極４との間の所定の領域に配置されてもよい。合目的的に絶縁層５は、電気絶縁材料、例えば酸化ケイ素、例えばＳｉＯ_２から形成されている。第１の電極３は、第１の半導体層２１と電気的に接触接続するように構成されてもよい。第２の電極４は、特に第２の半導体層２２と電気的に接触接続するように構成されている。

【0063】

第１の電極３は、少なくとも１つの第１の分配ウェブ３０を有することができ、この第１の分配ウェブ３０は、第１の電極３の接続パッド３Ｐに導電的に接続されている。第１の接続パッド３Ｐは、例えば直径が拡大された開口部２０の領域に位置している。第１の分配ウェブ３０は、第１の半導体層２１と電気的に接触接続し、特に直接電気的に接触接続する。第１の電極３は、複数のそのような第１の分配ウェブ３０を有することができる。１つまたは複数の第１の分配ウェブ３０は、特に、第１の半導体層２１内での電気的な接触接続および横方向の電流拡散に用いられる。

【0064】

第２の電極４は、少なくとも１つの第２の分配ウェブ４０を有することができ、この第２の分配ウェブ４０は、接続パッド４Ｐに、特に第２の電極４の接続パッド４Ｐに直接導電的に接続されている。接続パッド４Ｐは、例えば直径が拡大された開口部２０のさらなる領域に位置している。換言すれば、接続パッド３Ｐまたは４Ｐは、第１の分配ウェブ３０および／または第２の分配ウェブ４０が配置されている領域と比較して、拡大された直径もしくは拡大された局所的な延在長さを有する開口部の領域に位置している。構成素子１０の異なる電気的極性に割り当てられた接続パッド３Ｐおよび４Ｐを介して、構成素子１０は、外部から電気的に接触接続させることができる。好適には、接続パッド３Ｐおよび４Ｐは、外部からアクセス可能である。接続パッド３Ｐおよび４Ｐは、それぞれボンディングパッド面として、例えばワイヤボンディング面として構成されてもよい。

【0065】

第２の分配ウェブ４０は、例えば接続層４１および接触層４２を介して、第２の半導体層２２に導電的に接続されている（図１Ｂおよび図１Ｄ参照）。第２の分配ウェブ４０は、所定の領域で接触層４２と直接電気的に接触接続することができる。絶縁層５は、接触層４２と接続層４１との間の垂直方向の所定の領域に配置され、ここで、接触層４２は、１つまたは複数の貫通コンタクト４Ｔを介して接続層４１と導電的に接続されている。１つまたは複数の貫通コンタクト４Ｔは、絶縁層５の主領域５０を貫通して延在している。特に、これらの貫通コンタクト４Ｔは、それらの密度および断面に関して、接触層４２から接続層４１への均一な電流印加が達成可能であるように構成されている。したがって、接触層４２および接続層４１は、第２の電極４の電流拡散層として用いられ、ここで、１つまたは複数の第２の分配ウェブ４０は、接触層４２内の横方向の電流拡散のために構成されている。

【0066】

第２の電極４は、複数のそのような第２の分配ウェブ４０を有することができる。１つまたは複数の第２の分配ウェブ４０は、特に、接触層４２内、接続層４１内、およびひいては、特に接続層４１に直接隣接する第２の半導体層２２内の電気的な接触接続および横方向の電流拡散に用いられる。

【0067】

接触層４２および／または接続層４１は、第２の分配ウェブ４０の材料よりも低い導電率を有する材料、例えば放射線透過性でかつ導電性の材料から形成されてもよい。平面図で見て、第２の分配ウェブ４０またはすべての分配ウェブ４０よりも、接触層４２および／または接続層４１の方が、半導体本体２または第２の半導体層２２の主平面２Ｖのうちの広い部分を覆うことができる。

【0068】

図１Ａ、図１Ｂ、図１Ｃ、および図１Ｄに示される比較例によれば、第１の接続パッド３Ｐ、第２の接続パッド４Ｐ、第１の分配ウェブ３０、第２の分配ウェブ４０、ならびに／または複数の分配ウェブ３０および４０は、少なくとも部分的にもしくは専ら開口部２０内に位置している。それゆえ、開口部２０は、第１の接続パッド３Ｐ、第２の接続パッド４Ｐ、第１の分配ウェブ３０、第２の分配ウェブ４０、ならびに／または複数の分配ウェブ３０および４０を収容するために十分な大きさおよび幅に設計されるべきである。ただし、これは、構成素子１０の活性面の大部分が失われることにつながる。なぜなら、活性領域２３が開口部２０内にもはや存在していないからである。

【0069】

図１Ｂでは、第１の分配ウェブ３０を有する第１の電極３、第２の分配ウェブ４０を有する第２の電極４、および絶縁層５が、開口部２０の領域内で幾分詳細に示されている。

【0070】

１つまたは複数の第１の分配ウェブ３０は、平面図で見て特に専ら開口部２０内に配置され、したがって、特に第１の電極の接続層３１として構成された内側部分領域３０Ｉのみを有する。接続層３１または第１の分配ウェブ３０は、特にどこにおいても第１の半導体層２１に直接隣接している。１つまたは複数の第２の分配ウェブ４０は、平面図で見て専ら開口部２０内に配置されてもよい。したがって、第１の分配ウェブ３０と第２の分配ウェブ４０とは、上下に配置され、重なり合い領域を有する。

【0071】

開口部２０外では、絶縁層５は、特に接続層４１と接触層４２との間に配置された主領域５０を有する。開口部２０内では、絶縁層５は、第１の部分領域５１、第２の部分領域５２、および第３の部分領域５３を有する。第１の部分領域５１は、開口部２０の側壁２０Ｗを特に完全に覆っている。第３の部分領域５３は、第１の分配ウェブ３０と第２の分配ウェブ４０との間に配置され、第１の分配ウェブ３０を第２の分配ウェブ４０から電気的に絶縁するために設けられている。第２の部分領域５２は、第１の部分領域５１と第３の部分領域５３との間で横方向に沿って延在している。半導体本体２と第１の分配ウェブ３０および／または第２の分配ウェブ４０との間の横方向の距離３０Ｄは、特に、絶縁層５の単層厚さ５Ｄの倍数である。第２の部分領域５２の存在に基づき、この領域では活性領域２３が除去される。それゆえ、絶縁層５の第２の部分領域５２は、可及的に小さく維持されることが望ましい。

【0072】

図１Ｃに示される区分は、実質的に、図１Ｂに示される構成素子１０の区分に対応する。図１Ｂとは異なり、区分ＮＮ’は、第１の接続パッド３Ｐの領域に位置する。この接続パッド３Ｐは、開口部２０内、特に完全に開口部２０内で絶縁層５上、および第１の分配ウェブ３０上に配置されてもよい。絶縁層５、特に絶縁層５の第３の部分領域５３を貫通して延在する第１の電極３の貫通コンタクト３Ｔによって、第１の接続パッド３Ｐは、第１の分配ウェブ３０に導電的に接続されている。図１Ｃによれば、活性領域２３は、半導体本体２と第１の接続パッド３Ｐとの重なり合い領域には存在しない。

【0073】

図１Ｄに示される区分は、実質的に、図１Ｂに示される構成素子１０の区分に対応する。図１Ｂとは異なり、区分ＰＰ’は、第２の接続パッド４Ｐの領域に位置する。

【0074】

接続パッド４Ｐは、開口部２０内、特に完全に開口部２０内で接触層４２上、絶縁層５上、および第１の分配ウェブ３０上に配置されてもよい。特に、接続層４１は、平面図で見て、開口部２０の１つまたは複数の領域内には存在しない。接触層４２は、所定の領域で開口部２０内に延在することができる。垂直方向では、接触層４２は、ほぼ第２の接続パッド４Ｐと絶縁層５もしくは絶縁層５の第３の部分領域５３との間に配置されている。第２の接続パッド４Ｐは、第１の分配ウェブ３０の上方に配置され、第１の分配ウェブ３０との重なり合い領域を有している。図１Ｄによれば、活性領域２３は、半導体本体２と第２の接続パッド４Ｐとの重なり合い領域には存在しない。

【0075】

図２Ａに示される実施例は、実質的に、構成素子１０について図１Ａに示される実施例に対応する。図１Ａとは異なり、第１の接続パッド３Ｐおよび／または第２の接続パッド４Ｐは、平面図で見て１つまたは複数の開口部２０外に配置されている。図２Ａによれば、活性領域２３は、半導体本体２と第１の接続パッド３Ｐおよび／または第２の接続パッド４Ｐとの重なり合い領域に存在する（図２Ｃおよび図２Ｄ参照）。

【0076】

図１Ａとはさらに異なり、図２Ａによる構成素子１０は、横方向に離間された複数の開口部２０を有する。共にこれらの開口部２０は、フレーム形状、分岐状、またはフィンガー構造状に配置されてもよい。図１Ａと比較して、図２Ａに示される開口部２０のすべての断面の合計は、図１Ａに示される開口部２０の断面よりも小さくてもよい。第１の分配ウェブ３０、複数の第１の分配ウェブ３０、第２の分配ウェブ４０、および／または複数の第２の分配ウェブ４０は、所定の領域では開口部２０内に配置されてもよく、所定の領域では開口部２０外に配置されてもよい。開口部２０外では、半導体本体２は、活性領域２３が存在する、すなわち除去されていない、第１の分配ウェブ３０および／または第２の分配ウェブ４０との重なり合い領域を有することができる（図２Ｃ、図２Ｄ、および図２Ｅ参照）。

【0077】

図２Ｂ、図２Ｃ、図２Ｄ、および図２Ｅは、図２Ａに示される様々な切断面ＮＰ、Ｎ’Ｐ’、ＮＮ’、およびＰＰ’に沿ったそれぞれ垂直方向の断面図で見た構成素子１０の区分を示す。

【0078】

図２Ｂに示される区分は、実質的に、図１Ｂに示される構成素子１０の区分に対応する。図１Ｂとは異なり、第１の分配ウェブ３０は、開口部２０内では内側部分領域３０Ｉを有し、開口部２０外では外側部分領域３０Ａを有する。内側部分領域３０Ｉは、特に第１の半導体層２１に直接隣接する接続層３１と、接続層３１を外側部分領域３０Ａに接続する貫通コンタクト３３と、を含む。貫通コンタクト３３は、接続層３１を横方向で囲繞する。この意味では、接続層３１は、貫通コンタクト３３の一部と見なすことができる。

【0079】

第１の分配ウェブ３０は、部分的にのみ開口部２０を満たし、開口部２０の輪郭に相応して形成される。特に、第１の分配ウェブ３０と半導体本体２との間、または貫通コンタクト３３と半導体本体２との間の横方向の距離３０Ｄは、開口部２０内の絶縁層５の単層厚さ５Ｄによって、つまり絶縁層５の部分領域５１もしくはスペーサー５１の単層厚さ５Ｄによって与えられる。図１Ｂと比較して、開口部２０内の絶縁層５は、開口部２０の側壁２０Ｗを覆う第１の部分領域５１のみを有する。この絶縁層５は、特に、例えば図１Ｂに示されるような第２の部分領域５２および／または第３の部分領域５３を含まない。

【0080】

開口部２０外では、絶縁層５は、主領域５０を有する。この主領域５０は、特に、部分領域５１に、例えば１つの開口部２０の縁部に直接隣接するか、または複数の部分領域５１に、例えば複数の開口部２０の縁部に直接隣接する。例えば、主領域５０は、第１の不動態層７０によって形成されている。１つまたは複数の部分領域５１は、第２の不動態層７１によって形成されてもよい。主領域５０と、主領域５０に隣接する部分領域５１とは、特に、絶縁層５の異なる部分層として形成されている。これらの部分層間の境界線または境界面は、図２Ｂ中破線で示されている。図１Ｂと比較して、図２Ｂでは、開口部２０の側壁２０Ｗは、活性領域２３の主要延在面と急峻な角度、詳細には約９０°±３０°の角度を形成する。したがって、開口部２０の縮小された断面を達成することができ、これにより、活性領域２３の除去される活性面がより少なくなる。

【0081】

図１Ｂとはさらに異なり、図２Ｂによる第２の分配ウェブ４０は、部分的に開口部２０内に配置され、開口部２０外で横方向ならびに垂直方向に配置されている。所定の領域で、第２の分配ウェブ４０は、開口部２０内へ延在することができる。第２の分配ウェブ４０は、接触層４２に直接隣接することができる。構成素子１０は分離層６を有しており、この分離層６は、特に電気的に絶縁性に構成され、所定の領域で開口部２０内に配置され、所定の領域で開口部２０外に配置されている。

【0082】

例えば、分離層６は、第１の分配ウェブ３０と第２の分配ウェブ４０との間に配置された第１の部分層６０を有する。分離層６は、所定の領域で絶縁層５に直接隣接することができる。分離層６および絶縁層５は、同じ材料から、または異なる材料から形成されてもよい。特に、分離層６および絶縁層５は、様々なプロセスステップで製造され、そのため、分離層６と絶縁層５との間の境界面が認識可能である。開口部２０は、絶縁層５、分離層６、第１の分配ウェブ３０、および第２の分配ウェブ４０で完全に満たされてもよい。

【0083】

図２Ｃに示される区分は、実質的に、図１Ｃに示される構成素子１０の区分に対応する。図１Ｃとは異なり、第１の接続パッド３Ｐを有する区分ＮＮ’に開口部２０は形成されない。それゆえ、第１の接続パッド３Ｐは、開口部２０外に位置している。開口部２０外では、第１の分配ウェブ３０および／または第１の接続パッド３Ｐは、絶縁層５および接続層４１に配置されている。特に、第１の分配ウェブ３０および／または第１の接続パッド３Ｐの全体が、半導体本体２の上方に、例えば半導体本体２の前面側主平面２Ｖの上方に位置している。

【0084】

図２Ｄに示される区分は、実質的に、図１Ｄに示される構成素子１０の区分に対応する。図１Ｄとは異なり、第２の接続パッド４Ｐを有する区分ＰＰ’に開口部２０は形成されない。第２の接続パッド４Ｐは、開口部２０外に位置している。開口部２０外では、第１の分配ウェブ３０および／または第２の接続パッド４Ｐの全体が、絶縁層５および接続層４１に配置され、特に半導体本体２の上方に、例えば半導体本体２の前面側主平面２Ｖの上方に配置されている。

【0085】

第２の接続パッド４Ｐおよび接触層４２は、第１の分配ウェブ３０の上方に配置され、第１の分配ウェブ３０との重なり合い領域を有する。分離層６は、第２の部分層６Ｐを有しており、この第２の部分層６Ｐは、平面図で見て第１の分配ウェブをカプセル化し、この第１の分配ウェブを、接触層４２および／または第２の分配ウェブ４０または第２の接続パッド４Ｐから電気的に絶縁している。第１の部分層６０および第２の部分層６Ｐは、相互に横方向に離間させてもよい。第２の接続パッド４Ｐの平面図で見て活性領域２３は、重なり合い領域において除去されておらず、それゆえ存在している。

【0086】

図２Ｅに示される区分は、実質的に、図２Ｄに示される構成素子１０の区分に対応する。図２Ｄとは異なり、区分Ｎ’Ｐ’には、第２の接続パッド４Ｐは存在せず、むしろ第２の分配ウェブ４０が存在する。その他の点では、図２Ｅに示される区分Ｎ’Ｐ’は、図２Ｄに示される区分ＰＰ’と同一であってもよい。

【0087】

図３Ａに示される実施例は、実質的に、図２Ａに示される構成素子１０についての実施例に対応する。連結的な開口部２０が平面図で見てほぼ第１の接続パッド３Ｐから第２の接続パッド４Ｐまで延在する図２Ａと相違して、この連結的な開口部２０は、図３Ａでは横方向に離間された複数の開口部２０に分割されている。

【0088】

図３Ｂおよび図３Ｃは、図３Ａに示される切断面Ｎ’ＰおよびＮＰ’に沿ったそれぞれ垂直方向の断面図で見た構成素子１０の区分を示す。図３Ｂは、実質的に、図２Ｂと図２Ｃとの組み合わせであり、一方、図３Ｃは、実質的に、図２Ｂと図２Ｅとの組み合わせである。

【0089】

図３Ｂおよび図３Ｃでは、開口部２０内および開口部２０外の第１の分配ウェブ３０の延在がさらに詳細に示される。第１の接続パッド３Ｐへの領域まで、ならびに開口部２０内の第１の半導体層２１の電気的な接触接続のために、第１の分配ウェブ３０は、絶縁層５および分離層６によってカプセル化されてもよく、特に完全にカプセル化されてもよい。平面図で見て、半導体本体２、ならびに第１の分配ウェブ３０および／または第２の分配ウェブ４０は、活性領域２３が除去された開口部２０内の重なり合い領域と、活性領域２３が存在する開口部２０外の重なり合い領域とを有することができる。その他に、開口部２０内の第１の分配ウェブ３０は、開口部外の第１の分配ウェブよりも垂直方向により深い平面上に位置していることも示されている。

【0090】

図３Ｄに示される実施例は、実質的に、図３Ａに示される構成素子１０についての実施例に対応するが、図３Ｄでは、接続パッド３Ｐ、４Ｐ、ならびに分配ウェブ３０および４０が、内側部分領域３０Ｉおよび４０Ｉ、ならびに外側部分領域３０Ａおよび４０Ａとともに明示的に示されているという違いがある。第１の分配ウェブ３０と第２の分配ウェブ４０とは、平面図で見て重なり合い、上下に配置され、所定の領域で相互に平行に延びている。第１の分配ウェブ３０および第２の分配ウェブ４０は、平面図で見てそれぞれフレーム状の分配構造部を形成することができる。

【0091】

図３Ｅに示される実施例は、実質的に、図３Ｄに示される構成素子１０の実施例に対応するが、１つまたは複数の開口部２０が、平面図で見て特に関連する１つまたは複数の分配ウェブ３０または４０によって完全に覆われているという違いがある。

【0092】

図３Ｄによれば、１つまたは複数の開口部２０は、平面図で見てそれぞれ、第１および／または第２の分配ウェブ３０もしくは４０の横方向の幅よりも長い横方向の幅を有することができる。開口部２０または分配ウェブ３０もしくは４０の横方向の幅は、特に、開口部２０または分配ウェブ３０もしくは４０の横方向の延在長さであり、これは分配ウェブ３０もしくは４０の長手方向軸線に対して垂直方向に配向されている。それに対して、図３Ｅによれば、開口部２０の横方向の幅は、関連する第１および／または第２の分配ウェブ３０もしくは４０の横方向の幅と最大で正確に同じ長さであるか、またはそれよりも短い。

【0093】

図２Ａ～図２Ｅおよび図３Ａ～図３Ｅに示される構成素子１０についての実施例は、特に、図１Ａ～図１Ｄに示される構成素子１０について比較例のさらなる発展形態である。それゆえ、図１Ａ～図１Ｄの説明に関連して開示された特徴は、これらの特徴が、図２Ａ～図２Ｅおよび図３Ａ～図３Ｅに示される実施例との矛盾を生じさせない限り、図２Ａ～図２Ｅおよび図３Ａ～図３Ｅに示される実施例のために用いることができる。

【0094】

図４Ａ～図４Ｅは、１つまたは複数の構成素子１０を製造するためのいくつかの方法ステップの概略図を示す。

【0095】

図４Ａによれば、半導体本体２が提供される。この半導体本体２は、基板１、特に成長基板１に配置されてもよい。半導体本体２には、接続層４１が、例えば第２の電極４の一部として被着される。

【0096】

図４Ｂによれば、絶縁層５が、特に第１の不動態層７０の形態で接続層４１に被着される。

【0097】

図４Ｃによれば、１つまたは複数の開口部２０は、不動態層７０、接続層４１、第２の半導体層２２、および活性領域２３を貫通して第１の半導体層２１内へ形成される。平面図で見て、不動態層７０および／または接続層４１は、半導体本体２を最初は完全に覆うことができ、開口部２０の形成後、開口部２０外の半導体本体２を依然として完全に覆うことができる。

【0098】

図４Ｄによれば、第２の不動態層７１は、この第２の不動態層７１が平面図で見て開口部２０または半導体本体２を完全に覆うように半導体本体２に被着される。第２の不動態層７１は、第１の不動態層７０、開口部２０の底面および／または側壁を最初は完全に覆うことができる。

【0099】

図４Ｅによれば、第２の不動態層７１は、各開口部２０の底面の露出のために所々で除去され、ここで、開口部２０の側壁上に残留する第２の不動態層７１は、開口部２０内の絶縁層５の部分領域５１を形成する。開口部２０外では、第２の不動態層７１は、完全に除去することができ、これにより、第１の不動態層７０が露出される。特に好適には、第２の不動態層７１は、異方性エッチングプロセスおよび／またはマスクレスエッチングプロセスによって所々で除去される。第１の不動態層７０は、ここでは部分的に除去され、したがって薄くなる可能性がある。その意味では、第１の不動態層７０は、第２の不動態層７１が部分的に除去される際の犠牲層として機能することができる。露出または薄くされた第１の不動態層７０は、特に、開口部２０外の絶縁層５の主領域５０を形成する。

【0100】

開口部２０の側壁に残留する第２の不動態層７１は、特に、例えば第１の分配ウェブ３０または第１の電極３の貫通コンタクト３３を形成するためのさらなるプロセスステップにおいて開口部２０内のスペーサーとして用いられる。第１の不動態層７０および第２の不動態層７１は、同じ材料、例えばＳｉＯ_２から形成されてもよいし、または異なる電気絶縁材料から形成されてもよい。

【0101】

したがって、図４Ａ～図４Ｅに示される方法ステップにより、第２の電極４の特に放射線透過性で導電性の接続層４１を、絶縁層５の主領域５０の形成前に第２の半導体層２２に平坦に被着することができ、ここで、引き続き主領域５０は、接続層４１への第１の不動態層７０の被着によって形成される。部分領域５１は、開口部２０の形成後、特に別個の光技術なしで、主領域５０および開口部２０への第２の不動態層７１の平坦な被着によって形成される。その際、第２の不動態層７１は、第１の主領域５０、ならびに開口部２０の側壁２０Ｗおよび底面を最初は完全に覆うことができ、ここで、第２の不動態層７１は、引き続き同様に付加的な光技術なしでも所々で除去される。残留する第２の不動態層７１は、特に、側壁２０Ｗ上の絶縁層５の部分領域５１を形成する。この意味では、絶縁層５の部分領域５１は、開口部２０の側壁２０Ｗ上で自己調整されて形成されることができ、ここで、部分領域５１は、側壁２０Ｗに対して平行に、または側壁２０Ｗに対してコンフォーマルに延びる。これにより、第１の分配ウェブ３０と半導体本体２との間、または貫通コンタクト３３と半導体本体２との間の横方向の距離３０Ｄを最小化することができ、これは、例えば開口部２０内の部分領域５１の単層厚さによって与えられる。

【0102】

この特許出願は、独国特許出願公開第１０２０１８１２４３４１．３号明細書の優先権を主張しており、その開示内容は援用により本明細書に組み込まれる。

【0103】

本発明は、実施例に基づく発明の説明によってこれらの実施例に限定されるものではない。むしろ、本発明は、あらゆる新規の特徴ならびにこれらの特徴のあらゆる組み合わせを含む。これは、特に当該の特徴または当該の組み合わせ自体が明示的に特許請求の範囲または実施例に提示されていない場合であっても、特許請求の範囲の特徴のあらゆる組み合わせを包含する。

【符号の説明】

【0104】

１０ 構成素子
１０Ｖ 構成素子の前面
１０Ｒ 構成素子の背面
１ 基板
１Ｖ 基板の前面
１Ｒ 基板の背面
２ 半導体本体
２Ｖ 半導体本体の前面側主平面
２Ｒ 半導体本体の背面側主平面
２０ 半導体本体の開口部
２０Ｗ 半導体本体の開口部の側壁
２１ 第１の半導体層
２２ 第２の半導体層
２３ 活性領域
３ 第１の電極
３０ 第１の電極の分配ウェブ
３１ 第１の電極の接続層
３３ 第１の電極の貫通コンタクト
３０Ａ 第１の分配ウェブの外側部分領域
３０Ｄ 分配ウェブと半導体本体との間、または貫通コンタクトと半導体本体との間の距離
３０Ｉ 第１の分配ウェブの内側部分領域
３Ｐ 第１の電極の接続パッド
３Ｔ 第１の電極の貫通コンタクト
４ 第２の電極
４０ 第２の電極の分配ウェブ
４０Ａ 第２の分配ウェブの外側部分領域
４０Ｉ 第２の分配ウェブの内側部分領域
４１ 第２の電極の接続層
４２ 第２の電極の接触層
４Ｐ 第２の電極の接続パッド
４Ｔ 第２の電極の貫通コンタクト
５ 絶縁層
５０ 絶縁層の主領域
５１ 絶縁層／スペーサーの第１の部分領域
５２ 絶縁層の第２の部分領域
５３ 絶縁層の第３の部分領域
５Ｄ 絶縁層の層厚さ
６ 分離層
６０ 分離層の第１の部分層
６Ｐ 分離層の第２の部分層
７０ 第１の不動態層
７１ 第２の不動態層

【図1A】

【図1B】

【図1C】

【図1D】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【手続補正書】

【提出日】2021-05-28

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

半導体本体（２）と、第１の電極（３）と、第２の電極（４）と、を備えた構成素子（１０）であって、
－前記半導体本体は、第１の半導体層（２１）と、第２の半導体層（２２）と、その間に位置する活性領域（２３）と、を有し、
－前記第１の電極は、前記第１の半導体層と電気的に接触接続するように構成され、前記第１の半導体層における均一な電流分配のための第１の分配ウェブ（３０）を有し、
－前記第２の電極は、前記第２の半導体層と電気的に接触接続するように構成され、前記第２の半導体層における均一な電流分配のための第２の分配ウェブ（４０）を有し、
－前記第１の分配ウェブと前記第２の分配ウェブとは、少なくとも前記半導体本体の同一の側の所定の領域で上下に配置され、平面図で見て重なり合い、前記半導体本体を所々でのみ覆っており、
－前記第１の分配ウェブは、所々で前記第２の半導体層および前記活性領域を貫通して前記第１の半導体層まで延在し、前記活性領域は、前記半導体本体と前記第１の分配ウェブとの重なり合い領域において所々でのみ除去されており、
－前記半導体本体は、開口部（２０）を有し、前記第１の分配ウェブと前記第２の分配ウェブとは、平面図で見て前記開口部内の所定の領域および前記開口部外の所定の領域で重なり合っており、
－前記第２の電極（４）は、放射線非透過性でストリップ形状の複数の第２の分配ウェブ（４０）、放射線非透過性の接続パッド（４Ｐ）、放射線透過性の接続層（４１）、および放射線透過性の接触層（４２）を有し、
－前記第２の電極は、平面図で見て前記活性領域（２３）または前記半導体本体（２）を完全に覆っており、
－前記接続層（４１）は、前記第２の半導体層（２２）に直接隣接し、
－絶縁層（５）が、垂直方向で前記接触層（４２）と前記接続層（４１）との間に配置されており、
－前記接触層（４２）は、複数の貫通コンタクト（４Ｔ）を介して前記絶縁層（５）を貫通して前記接続層（４１）と導電的に接続されている、構成素子（１０）。

【請求項2】

前記構成素子は、前記半導体本体（２）が成長している基板（１）を有し、前記第１の電極（３）と前記第２の電極（４）とは、前記基板とは反対側の前記半導体本体の同じ主平面（２Ｖ）上で上下に配置されている、請求項１記載の構成素子（１０）。

【請求項3】

前記基板（１）は、サファイア基板である、請求項２記載の構成素子（１０）。

【請求項4】

前記開口部（２０）は、前記第２の半導体層（２２）および前記活性領域（２３）を貫通して前記半導体層（２１）内へ延在し、
－前記開口部内の前記第１の分配ウェブ（３０）は、貫通コンタクト（３３）を形成し、
－前記開口部の側壁（２０Ｗ）は、絶縁層（５，５１）によって覆われており、
－前記貫通コンタクトと前記半導体本体との間の横方向の距離（３０Ｄ）は、前記開口部内の前記絶縁層の単層厚さ（５Ｄ）によって正確に与えられている、請求項１から３までのいずれか１項記載の構成素子（１０）。

【請求項5】

前記開口部（２０）の前記側壁（２０Ｗ）は、前記活性領域（２３）の主延在面と９０°±３０°の角度を形成する、請求項４記載の構成素子（１０）。

【請求項6】

－前記半導体本体（２）は、それぞれ前記第２の半導体層（２２）および前記活性領域（２３）を貫通して前記第１の半導体層（２１）まで延在する横方向に離間された複数の開口部（２０）を有し、
－複数の第１の分配ウェブ（３０）および複数の第２の分配ウェブ（４０）が、前記開口部内の所定の領域および前記開口部外の所定の領域に形成され、
－前記第１の分配ウェブは第１の分配構造部を形成し、前記第２の分配ウェブは第２の分配構造部を形成し、前記第１の分配構造部の少なくとも５０％は、前記半導体本体の平面図で見て前記第２の分配構造部内に位置しているか、またはその逆の構成になっている、請求項１から５までのいずれか１項記載の構成素子（１０）。

【請求項7】

前記第１の分配ウェブ（３０）は、放射線反射的に構成され、前記開口部（２０）の底面から垂直方向に沿って前記側壁（２０Ｗ）を介して前記半導体本体（２）とは反対側の前記開口部外の前記絶縁層（５）の主領域（５０）の表面まで延在し、前記第１の分配ウェブは、平面図で見て前記開口部を越えて側方に突出する、請求項４から６までのいずれか１項記載の構成素子（１０）。

【請求項8】

前記半導体本体（２）は、それぞれ前記第２の半導体層（２２）および前記活性領域（２３）を貫通して前記第１の半導体層（２１）まで延在する横方向に離間された複数の前記開口部（２０）を有し、前記第１の分配ウェブ（３０）および／または前記第２の分配ウェブ（４０）は、連結的に形成され、前記開口部内の所定の領域および前記開口部外の所定の領域に配置されている、請求項１から７までのいずれか１項記載の構成素子（１０）。

【請求項9】

－前記第１の電極（３）は、前記第１の分配ウェブ（３０）に導電的に接続された任意にアクセス可能な第１の接続パッド（３Ｐ）を有し、
－前記第２の電極（４）は、前記第２の分配ウェブ（４０）に導電的に接続された任意にアクセス可能な第２の接続パッド（４Ｐ）を有し、
－前記活性領域（２３）は、前記半導体本体（２）と、前記第１および／または前記第２の接続パッドとの重なり合い領域において少なくとも部分的に除去されず、
－前記第１の接続パッド（３Ｐ）および／または前記第２の接続パッド（４Ｐ）は、前記半導体本体（２）の各開口部（２０）内に配置されている、請求項１から８までのいずれか１項記載の構成素子（１０）。

【請求項10】

前記第１の電極（３）は、金属から形成された複数のストリップ形状の第１の分配ウェブ（３０）を有し、前記第１の分配ウェブは、平面図で見て前記半導体本体（２）の横方向の主平面（２Ｖ）の最大で１０％を覆っている、請求項１から９までのいずれか１項記載の構成素子（１０）。

【請求項11】

前記第２の電極（４）は、金属から形成された複数のストリップ形状の第２の分配ウェブ（４０）を有し、前記第２の分配ウェブは、平面図で見て前記半導体本体（２）の横方向の主平面（２Ｖ）の最大で１０％を覆っている、請求項１から１０までのいずれか１項記載の構成素子（１０）。

【請求項12】

－前記第１の電極（３）は、前記第１の分配ウェブ（３０）に導電的に接続された任意にアクセス可能な第１の接続パッド（３Ｐ）を有し、
－前記第２の電極（４）は、前記第２の分配ウェブ（４０）に導電的に接続された任意にアクセス可能な第２の接続パッド（４Ｐ）を有し、
－前記第２の接続パッド（４０）は、平面図で見て前記第１の分配ウェブ（３０）を覆っている、請求項１から１１までのいずれか１項記載の構成素子（１０）。

【請求項13】

前記構成素子は、放射発光半導体チップとして構成されており、
－前記活性領域（２３）は、前記構成素子の動作中に電磁放射を生成するように構成されており、
－前記第１の電極（３）は、前記生成された放射線に対して非透過性に構成され、平面図で見て前記活性領域（２３）を部分的にのみ覆っており、
－前記第２の電極（４）は、所定の領域では前記生成された放射線に対して非透過性に構成され、所定の領域では前記生成された放射線に対して透過性に構成され、平面図で見て前記活性領域（２３）を完全に覆っている、請求項１から１２までのいずれか１項記載の構成素子（１０）。

【請求項14】

前記第１の電極（３）は、放射線非透過性でストリップ形状の複数の第１の分配ウェブ（３０）および放射線非透過性の接続パッド（３Ｐ）を有し、前記第１の電極は、平面図で見て前記活性領域（２３）または前記半導体本体（２）を部分的にのみ覆っている、請求項１から１３までのいずれか１項記載の構成素子（１０）。

【請求項15】

請求項１から１４までのいずれか１項記載の構成素子（１０）を製造するための方法であって、
絶縁層（５）が、平面図で見て開口部（２０）外の主領域（５０）、ならびに少なくとも部分的に前記開口部（２０）内の部分領域（５１）から形成され、前記主領域は、前記部分領域に直接隣接し、別個の方法ステップで前記部分領域の前に形成される、方法。

【請求項16】

－前記主領域（５０）は、前記開口部（２０）の形成前に、第２の電極（４）の放射線透過性で導電性の接続層（４１）への第１の不動態層（７０）の被着によって形成され、
－前記部分領域（５１）は、前記開口部の形成後、前記開口部の表面への第２の不動態層（７１）の被着によって形成され、前記第２の不動態層は、前記開口部の側壁（２０Ｗ）および底面に対してコンフォーマルに延び、前記開口部の前記側壁（２０Ｗ）および前記底面を最初は完全に覆い、
－前記第２の不動態層は、前記開口部の前記底面の露出のために所々で除去され、前記開口部の前記側壁に残留する前記第２の不動態層は、前記絶縁層の前記部分領域を形成する、請求項１５記載の方法。

【請求項17】

前記開口部（２０）の前記底面の露出のために、前記第２の不動態層（７１）は、異方性エッチングプロセスおよびマスクレスエッチングプロセスによって所々で除去される、請求項１６記載の方法。

【請求項18】

半導体本体（２）と、第１の電極（３）と、第２の電極（４）と、を備えた構成素子（１０）であって、
－前記半導体本体は、第１の半導体層（２１）と、第２の半導体層（２２）と、その間に位置する活性領域（２３）と、を有し、
－前記第１の電極は、前記第１の半導体層と電気的に接触接続するように構成され、前記第１の半導体層への均一な電流分配のための第１の分配ウェブ（３０）を有し、
－前記第２の電極は、前記第２の半導体層と電気的に接触接続するように構成され、前記第２の半導体層への均一な電流分配のための第２の分配ウェブ（４０）を有し、
－前記第１の分配ウェブと前記第２の分配ウェブとは、少なくとも前記半導体本体の同一の側の所定の領域で上下に配置され、平面図で見て重なり合い、前記半導体本体を所々でのみ覆っており、
－前記第１の分配ウェブは、所々で前記第２の半導体層および前記活性領域を貫通して前記第１の半導体層まで延在し、前記活性領域は、前記半導体本体と前記第１の分配ウェブとの重なり合い領域において所々でのみ除去されており、
－前記半導体本体は、開口部（２０）を有し、前記第１の分配ウェブと前記第２の分配ウェブとは、平面図で見て前記開口部内の所定の領域および前記開口部外の所定の領域で重なり合い、
－前記第１の電極（３）は、前記第１の分配ウェブ（３０）に導電的に接続された任意にアクセス可能な第１の接続パッド（３Ｐ）を有し、
－前記第２の電極（４）は、前記第２の分配ウェブ（４０）に導電的に接続された任意にアクセス可能な第２の接続パッド（４Ｐ）を有し、
－前記第１の接続パッド（３Ｐ）および／または前記第２の接続パッド（４Ｐ）は、前記半導体本体（２）の各開口部（２０）内に配置されている、構成素子（１０）。

【請求項19】

半導体本体（２）と、第１の電極（３）と、第２の電極（４）と、を備えた構成素子（１０）であって、
－前記半導体本体は、第１の半導体層（２１）と、第２の半導体層（２２）と、その間に位置する活性領域（２３）と、を有し、
－前記第１の電極は、前記第１の半導体層と電気的に接触接続するように構成され、前記第１の半導体層への均一な電流分配のための第１の分配ウェブ（３０）を有し、
－前記第２の電極は、前記第２の半導体層と電気的に接触接続するように構成され、前記第２の半導体層への均一な電流分配のための第２の分配ウェブ（４０）を有し、
－前記第１の分配ウェブと前記第２の分配ウェブとは、少なくとも前記半導体本体と同じ側の所定の領域で上下に配置され、平面図で見て重なり合い、前記半導体本体を所々でのみ覆っており、
－前記第１の分配ウェブは、所々で前記第２の半導体層および前記活性領域を貫通して前記第１の半導体層まで延在し、前記活性領域は、前記半導体本体と前記第１の分配ウェブとの重なり合い領域において所々でのみ除去されており、
－前記半導体本体は、開口部（２０）を有し、前記第１の分配ウェブと前記第２の分配ウェブとは、平面図で見て前記開口部内の所定の領域および前記開口部外の所定の領域で重なり合い、
－前記第１の電極（３）は、前記第１の分配ウェブ（３０）に導電的に接続された任意にアクセス可能な第１の接続パッド（３Ｐ）を有し、
－前記第１の電極（３）は、前記第１の分配ウェブ（３０）に導電的に接続された任意にアクセス可能な第１の接続パッド（３Ｐ）を有し、
－前記第２の電極（４）は、前記第２の分配ウェブ（４０）に導電的に接続された任意にアクセス可能な第２の接続パッド（４Ｐ）を有し、
－前記第２の接続パッド（４０）は、平面図で見て前記第１の分配ウェブ（３０）を覆っている、構成素子（１０）。

【国際調査報告】