特表 2022-515558 ビデオコーディングの方法、ビデオコーディングデバイス、コンピュータ可読記憶媒体およびコンピュータプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-02-18

(54)【発明の名称】ビデオコーディングの方法、ビデオコーディングデバイス、コンピュータ可読記憶媒体およびコンピュータプログラム

(51)【国際特許分類】

   H04N 19/577 20140101AFI20220210BHJP

   H04N 19/157 20140101ALI20220210BHJP

   H04N 19/176 20140101ALI20220210BHJP

   H04N 19/107 20140101ALI20220210BHJP

   H04N 19/105 20140101ALI20220210BHJP

【ＦＩ】

H04N19/577

H04N19/157

H04N19/176

H04N19/107

H04N19/105

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021540266

(86)(22)【出願日】2020-01-09

(85)【翻訳文提出日】2021-07-09

(86)【国際出願番号】 US2020012826

(87)【国際公開番号】W WO2020146562

(87)【国際公開日】2020-07-16

(31)【優先権主張番号】62/790,421

(32)【優先日】2019-01-09

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】521289098

【氏名又は名称】ベイジン ダイジャ インターネット インフォメーション テクノロジー カンパニー リミテッド

【氏名又は名称原語表記】ＢＥＩＪＩＮＧ ＤＡＪＩＡ ＩＮＴＥＲＮＥＴ ＩＮＦＯＲＭＡＴＩＯＮ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｒｏｏｍ １０１Ｄ１－７，１ｓｔ Ｆｌｏｏｒ，Ｂｕｉｌｄｉｎｇ １，Ｓｈａｎｇｄｉ Ｗｅｓｔ Ｒｏａｄ，Ｈａｉｄｉａｎ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００８５，Ｐ．Ｒ．Ｃｈｉｎａ

(74)【代理人】

【識別番号】100112656

【弁理士】

【氏名又は名称】宮田 英毅

(74)【代理人】

【識別番号】100089118

【弁理士】

【氏名又は名称】酒井 宏明

(72)【発明者】

【氏名】シュウ，シャオユウ

(72)【発明者】

【氏名】チェン，イーウェン

(72)【発明者】

【氏名】ワン，シャンリン

【テーマコード（参考）】

5C159

【Ｆターム（参考）】

5C159LC09

5C159MA04

5C159MA05

5C159MA14

5C159MA19

5C159MA21

5C159MC11

5C159PP16

5C159TA23

5C159TA31

5C159TB08

5C159TC27

5C159TC42

5C159TD03

5C159TD05

5C159UA02

5C159UA05

5C159UA16

(57)【要約】

本開示は、ビデオコーディングのための方法に関するものである。この方法は、現在の予測ブロックに関連付けられる第１の参照画像と第２の参照画像とを取得することと、現在の予測ブロックから第１の参照画像内の参照ブロックへの第１の動きベクトルＭＶ０に基づいて、第１の予測Ｌ０を生成することと、現在の予測ブロックから第２の参照画像内の参照ブロックへの第２の動きベクトルＭＶ１に基づいて、第２の予測Ｌ１を生成することと、双方向オプティカルフロー（ＢＤＯＦ）操作が適用されるかどうかを特定することと、第１の予測Ｌ０および第２の予測Ｌ１と、第１の勾配値および第２の勾配値とに基づいて、現在の予測ブロックの二重予測を計算することと、を含む。

【特許請求の範囲】

【請求項1】

【請求項2】

前記ＢＤＯＦ動作が適用されないかどうかを特定することは、前記現在の予測ブロックの最終予測を生成するためにＣＩＩＰが適用されるという条件で前記ＢＤＯＦ動作が適用されないと特定することをさらに含む、請求項１に記載の方法。

【請求項3】

前記ＢＤＯＦ動作が適用されると特定することは、前記現在の予測ブロックの最終予測を生成するためにＣＩＩＰが適用されないときに前記ＢＤＯＦ動作が適用されると特定することをさらに含む、請求項１に記載の方法。

【請求項4】

前記現在のブロックの前記二重予測は、前記第１の予測Ｌ０と前記第２の予測Ｌ１とを平均することに基づいて計算される、請求項２に記載の方法。

【請求項5】

【請求項6】

現在の予測ブロックに関連付けられる参照画像リスト内の参照画像を取得することと、
現在の画像から第１の参照画像への第１の動きベクトルに基づいて、インター予測を生成することと、
前記現在の予測ブロックに関連付けられるイントラ予測モードを取得することと、
前記イントラ予測に基づいて、前記現在の予測ブロックのイントラ予測を生成することと、
前記インター予測と前記イントラ予測を平均することにより、前記現在の予測ブロックの最終予測を生成することと、
前記現在の予測ブロックが、最も可能性の高いモード（ＭＰＭ）ベースのイントラモード予測に対して、インターモードまたはイントラモードのどちらとして扱われるかを特定することと、
を妥協するビデオコーディングの方法。

【請求項7】

前記現在の予測ブロックが前記参照画像リストＬ０内の１つの参照画像から予測されるときに、前記参照画像リストはＬ０である、請求項６に記載の方法。

【請求項8】

前記現在の予測ブロックが前記参照画像リストＬ１内の１つの参照画像から予測されるときに、前記参照画像リストはＬ１である、請求項６に記載の方法。

【請求項9】

前記現在の予測ブロックが、前記参照画像リストＬ０内の１つの第１の参照画像と前記参照画像リストＬ１内の１つの第２の参照画像から予測されるときに、前記参照画像リストはＬ０である、請求項６に記載の方法。

【請求項10】

前記現在の予測ブロックが、前記参照画像リストＬ０内の１つの第１の参照画像と前記参照画像リストＬ１内の１つの第２の参照画像から予測されるときに、前記参照画像リストはＬ１である、請求項６に記載の方法。

【請求項11】

前記参照画像リストは、前記現在の予測ブロックが、前記参照画像リストＬ０内の１つの第１の参照画像と前記参照画像リストＬ１内の１つの第２の参照画像から予測されるときに、前記現在の画像までの画像順序カウント（ＰＯＣ）距離がより小さい１つの参照画像に関連付けられるものである、請求項６に記載の方法。

【請求項12】

前記現在の予測ブロックは、インターモードとして扱われ、前記現在の予測ブロックの前記イントラ予測モードは、ＭＰＭベースのイントラモード予測に使用されない、請求項６に記載の方法。

【請求項13】

前記現在の予測ブロックは、イントラモードとして扱われ、前記現在の予測ブロックの前記イントラ予測モードは、ＭＰＭベースのイントラモード予測に使用される、請求項６に記載の方法。

【請求項14】

【請求項15】

前記ＢＤＯＦ動作が適用されないかどうかを特定することは、前記現在の予測ブロックの最終予測を生成するために複合インターとイントラ予測（ＣＩＩＰ）が適用されるという条件で前記ＢＤＯＦ動作が適用されないと特定することをさらに含む、請求項１４に記載の非一時的なコンピュータ可読記憶媒体。

【請求項16】

前記ＢＤＯＦ動作が適用されると特定することは、前記現在の予測ブロックの最終予測を生成するためにＣＩＩＰが適用されないときに前記ＢＤＯＦ動作が適用されると特定することをさらに含む、請求項１４に記載の非一時的なコンピュータ可読記憶媒体。

【請求項17】

前記現在の予測ブロックの前記二重予測を計算することは、前記第１の予測Ｌ０と前記第２の予測Ｌ１とに基づいて計算される、請求項１５に記載の非一時的なコンピュータ可読記憶媒体。

【請求項18】

【請求項19】

１つまたは複数のプロセッサを有するコンピューティングデバイスによって実行される複数のプログラムを格納する非一時的なコンピュータ可読記憶媒体であって、
前記複数のプログラムは、前記１つまたは複数のプロセッサによって実行されると、
現在の予測ブロックに関連付けられる参照画像リスト内の参照画像を取得することと、
現在の画像から第１の参照画像への第１の動きベクトルに基づいて、インター予測を生成することと、
前記現在の予測ブロックに関連付けられるイントラ予測モードを取得することと、
前記イントラ予測に基づいて、前記現在の予測ブロックのイントラ予測を生成することと、
前記インター予測と前記イントラ予測を平均することにより、前記現在の予測ブロックの最終予測を生成することと、
前記現在の予測ブロックが、最も可能性の高いモード（ＭＰＭ）ベースのイントラモード予測に対して、インターモードまたはイントラモードのどちらとして扱われるかを特定することと、
を含む動作を、前記コンピューティングデバイスに実行させる、非一時的なコンピュータ可読記憶媒体。

【請求項20】

前記現在の予測ブロックが前記参照画像リストＬ０内の１つの参照画像から予測されるときに、前記参照画像リストはＬ０である、請求項１９に記載の非一時的なコンピュータ可読記憶媒体。

【請求項21】

前記現在の予測ブロックが前記参照画像リストＬ１内の１つの参照画像から予測されるときに、前記参照画像リストはＬ１である、請求項１９に記載の非一時的なコンピュータ可読記憶媒体。

【請求項22】

前記現在の予測ブロックが、前記参照画像リストＬ０内の１つの第１の参照画像と前記参照画像リストＬ１内の１つの第２の参照画像から予測されるときに、前記参照画像リストはＬ０である、請求項１９に記載の非一時的なコンピュータ可読記憶媒体。

【請求項23】

前記現在の予測ブロックが、前記参照画像リストＬ０内の１つの第１の参照画像と前記参照画像リストＬ１内の１つの第２の参照画像から予測されるときに、前記参照画像リストはＬ１である、請求項１９に記載の非一時的なコンピュータ可読記憶媒体。

【請求項24】

前記参照画像リストは、前記現在の予測ブロックが、前記参照画像リストＬ０内の１つの第１の参照画像と前記参照画像リストＬ１内の１つの第２の参照画像から予測されるときに、前記現在の画像までの画像順序カウント（ＰＯＣ）距離がより小さい１つの参照画像に関連付けられるものである、請求項１９に記載の非一時的なコンピュータ可読記憶媒体。

【請求項25】

前記現在の予測ブロックは、インターモードとして扱われ、前記現在の予測ブロックの前記イントラ予測モードは、ＭＰＭベースのイントラモード予測に使用されない、請求項１９に記載の非一時的なコンピュータ可読記憶媒体。

【請求項26】

前記現在の予測ブロックは、イントラモードとして扱われ、前記現在の予測ブロックの前記イントラ予測モードは、ＭＰＭベースのイントラモード予測に使用される、請求項１９に記載の非一時的なコンピュータ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０１９年１月９日に出願された仮出願第６２/７９０,４２１号に基づき優先権を主張し、その全部の内容をここに援用する。

【0002】

本願は、ビデオコーディングと圧縮に関するものである。より具体的には、本願は、ビデオコーディングのための複合インターとイントラ予測（ＣＩＩＰ）方法に関する方法および装置に関するものである。

【背景技術】

【0003】

ビデオデータを圧縮するために、様々なビデオコーディング技術を使用することができる。ビデオコーディングは、１つまたは複数のビデオコーディング規格に従って実行される。たとえば、ビデオコーディング規格には、多用途ビデオコーディング（ＶＶＣ）、共同探査テストモデル（ＪＥＭ）、高効率ビデオコーディング（Ｈ.２６５/ＨＥＶＣ）、高度なビデオコーディング（Ｈ.２６４/ＡＶＣ）、動画エキスパートグループ（ＭＰＥＧ）コーディングなどが含まれる。ビデオコーディングは、一般に、ビデオ画像またはシーケンスに存在する冗長性を利用する予測方法（例えば、インター予測、イントラ予測など）を利用する。ビデオコーディング技術の重要な目標は、ビデオ品質の低下を回避または最小限に抑えながら、ビデオデータを、より低いビットレートを使用する形式に圧縮することである。

【発明の概要】

【0004】

本開示の例は、マージ関連モードの構文シグナリングの効率を改善するための方法を提供する。

【0005】

【0006】

本開示の第２の態様によれば、現在の予測ブロックに関連付けられる参照画像リスト内の参照画像を取得することと、現在の画像から第１の参照画像への第１の動きベクトルに基づいて、インター予測を生成することと、前記現在の予測ブロックに関連付けられるイントラ予測モードを取得することと、前記イントラ予測に基づいて、前記現在の予測ブロックのイントラ予測を生成することと、前記インター予測と前記イントラ予測を平均することにより、前記現在の予測ブロックの最終予測を生成することと、前記現在の予測ブロックが、最も可能性の高いモード（ＭＰＭ）ベースのイントラモード予測に対して、インターモードまたはイントラモードのどちらとして扱われるかを特定することと、を妥協するビデオコーディングの方法。

【0007】

【0008】

本開示の第４の態様によれば、インストラクションを記憶する非一時的なコンピュータ可読記憶媒体が提供される。１つまたは複数のプロセッサによって実行されると、現在の予測ブロックに関連付けられる参照画像リスト内の参照画像を取得することと、現在の画像から第１の参照画像への第１の動きベクトルに基づいて、インター予測を生成することと、前記現在の予測ブロックに関連付けられるイントラ予測モードを取得することと、前記イントラ予測に基づいて、前記現在の予測ブロックのイントラ予測を生成することと、前記インター予測と前記イントラ予測を平均することにより、前記現在の予測ブロックの最終予測を生成することと、前記現在の予測ブロックが、最も可能性の高いモード（ＭＰＭ）ベースのイントラモード予測に対して、インターモードまたはイントラモードのどちらとして扱われるかを特定することと、を含む動作を、コンピューティングデバイスに実行させる。

【0009】

前述の一般的な説明および以下の詳細な説明の両方は単なる例であり、本開示を限定するものではないことを理解されたい。

【図面の簡単な説明】

【0010】

本明細書に組み込まれ、その一部を構成する添付の図面は、本開示と一致する例を示し、説明とともに、本開示の原理を説明するのに役立つ。

【図1】本開示の一例による、エンコーダのブロック図である。

【図2】本開示の一例による、デコーダのブロック図である。

【図3】本開示の一例による、複合インターとイントラ予測（ＣＩＩＰ）を生成するための方法を示すフローチャートである。

【図4】本開示の一例による、ＣＩＩＰを生成するための方法を示すフローチャートである。

【図5A】本開示の一例による、マルチタイプツリー構造におけるブロックパーティションを示す図である。

【図5B】本開示の一例による、マルチタイプツリー構造におけるブロックパーティションを示す図である。

【図5C】本開示の一例による、マルチタイプツリー構造におけるブロックパーティションを示す図である。

【図5D】本開示の一例による、マルチタイプツリー構造におけるブロックパーティションを示す図である。

【図5E】本開示の一例による、マルチタイプツリー構造におけるブロックパーティションを示す図である。

【図6A】本開示の一例による、複合インターとイントラ予測（ＣＩＩＰ）を示す図である。

【図6B】本開示の一例による、複合インターとイントラ予測（ＣＩＩＰ）を示す図である。

【図6C】本開示の一例による、複合インターとイントラ予測（ＣＩＩＰ）を示す図である。

【図7A】本開示の一例による、ＭＰＭ候補リスト生成プロセスのフローチャートである。

【図7B】本開示の一例による、ＭＰＭ候補リスト生成プロセスのフローチャートである。

【図8】本開示の一例による、ＶＶＣにおける既存のＣＩＩＰデザインのワークフローを示す図である。

【図9】本開示の一例による、ＢＤＯＦを除去することによる提案されたＣＩＩＰ方法のワークフローを示す図である。

【図10】本開示の一例による、ＰＯＣ距離に基づいて予測リストを選択する、単一予測ベースのＣＩＩＰのワークフローを示す図である。

【図11A】本開示の一例による、ＭＰＭ候補リスト生成のためにＣＩＩＰブロックを有効にするときの方法のフローチャートである。

【図11B】本開示の一例による、ＭＰＭ候補リスト生成のためにＣＩＩＰブロックを無効にするときの方法のフローチャートである。

【図12】本開示の一例による、ユーザインターフェースと結合されたコンピューティング環境を示す図である。

【発明を実施するための形態】

【0011】

ここで、本開示の例を詳細に参照し、その例を添付の図面に示す。以下の説明は、別段の記載がない限り、異なる図面における同じ番号が同じまたは類似の要素を表す添付の図面を参照している。本開示の例の以下の説明に記載されている実施の形態は、本開示と一致するすべての実施の形態を表すわけではない。その代わり、それらは、添付の特許請求の範囲に記載されている本開示に関連する態様と一致する装置および方法の単なる例である。

【0012】

本開示で使用される用語は、特定の実施の形態を説明することのみを目的としており、本開示を限定することを意図するものではない。本開示および添付の特許請求の範囲で使用されるように、単数形「a」、「an」、および「the」は、文脈で明確に示されていない限り、複数形も含むことを意図している。ここで使用される「および／または」という用語は、関連するリストされたアイテムの１つまたは複数の任意またはすべての可能な組み合わせを意味し、含むことを意図することも理解されたい。

【0013】

ここで、「第１」、「第２」、「第３」などの用語を使用して様々な情報を説明することができるが、情報はこれらの用語によって限定されるべきではないことを理解されたい。これらの用語は、あるカテゴリの情報を別のカテゴリと区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第１の情報は、第２の情報と呼ばれることができ、同様に、第２の情報は、第１の情報と呼ばれることもできる。ここで使用される場合、「もし」という用語は、文脈に応じて、「ときに」または「に際して」または「判断に応じて」を意味すると理解され得る。

【0014】

ＨＥＶＣ規格の第１のバージョンは、２０１３年１０月に完成し、これは、前世代のビデオコーディング規格Ｈ．２６４／ＭＰＥＧ ＡＶＣと比較して、約５０％のビットレート節約または同等の知覚品質を提供する。ＨＥＶＣ規格は、その前身よりも大幅なコーディングの改善を提供しているが、ＨＥＶＣにコーディングツールを追加することで、優れたコーディング効率を達成できるという証拠がある。これに基づいて、ＶＣＥＧとＭＰＥＧの両方が、将来のビデオコーディング標準化のための新しいコーディングテクノロジーの調査作業を開始した。コーディング効率の大幅な向上を可能にする高度なテクノロジーの重要な研究が開始されるために、２０１５年１０月に、IＴＵ-ＴＶＥＣＧとIＳＯ/IＥＣ ＭＰＥＧによって１つのJoint Video Exploration Team（ＪＶＥＴ）が結成された。共同探査モデル（ＪＥＭ）と呼ばれる１つの参照ソフトウェアは、ＨＥＶＣテストモデル（ＨＭ）の上にいくつかの追加のコーディングツールを統合することにより、ＪＶＥＴによって維持されていた。

【0015】

２０１７年１０月に、ＨＥＶＣを超える機能を備えたビデオ圧縮に関する共同提案募集（ＣｆＰ）が、IＴＵ-ＴおよびIＳＯ/IＥＣによって発行された。２０１８年４月に、第１０回ＪＶＥＴ会議で、２３のＣｆＰ応答が受信され評価され、ＨＥＶＣよりも約４０％の圧縮効率ゲインが実証された。このような評価結果に基づいて、ＪＶＥＴは、Versatile Video Coding（ＶＶＣ）と呼ばれる新世代のビデオコーディング規格を開発するための新しいプロジェクトを立ち上げた。同じ月に、ＶＶＣ規格の参照実装を実証するために、ＶＶＣテストモデル（ＶＴＭ）と呼ばれる１つの参照ソフトウェアコードベースが確立された。

【0016】

ＨＥＶＣと同様に、ＶＶＣは、ブロックベースのハイブリッドビデオコーディングフレームワーク上に構成されている。図１（以下に説明）は、一般的なブロックベースのハイブリッドビデオ符号化システムのブロック図を与える。入力ビデオ信号は、ブロック（コーディングユニット（ＣＵ）と呼ばれる。）ごとに処理される。ＶＴＭ-１．０では、ＣＵは最大１２８x１２８ピクセルにすることができる。ただし、クアッドツリーのみに基づいてブロックを区分するＨＥＶＣとは異なり、ＶＶＣでは、クアッド/二元/ターナリーツリーに基づくさまざまなローカル特性に適応するために、１つのコーディングツリーユニット（ＣＴＵ）がＣＵに分割される。さらに、ＨＥＶＣにおける複数のパーティションユニットタイプの概念が除去され、つまり、ＣＵと予測ユニット（ＰＵ）と変換ユニット（ＴＵ）の分離がＶＶＣに存在しなくなり、その代わりに、各ＣＵは常に、追加のパーティションなしで予測と変換の両方の基本単位として使用される。マルチタイプツリー構造では、１つのＣＴＵが最初にクアッドツリー構造によって区分される。次に、各クアッドツリーリーフノードが二元およびターナリツリー構造でさらに区分されることができる。図図５Ａ、図５Ｂ、図５Ｃ、図５Ｄ、図５Ｄ、図５Ｅ（以下で説明する。）に示すように、それぞれ、四元パーティショニング、水平二元パーティショニング、垂直二元パーティショニング、水平三元パーティショニング、および垂直三元パーティショニングの５つの分割タイプがある。

【0017】

図１（以下に説明）では、空間予測および／または時間予測を実行することができる。空間予測（または「イントラ予測」）は、同一のビデオ画像/スライスにおけるすでにコーディングされた隣接ブロックのサンプル（参照サンプルと呼ばれる。）からのピクセルを使用して、現在のビデオブロックを予測する。空間予測は、ビデオ信号に固有の空間的冗長性を低減する。時間予測（「インター予測」または「動き補償予測」とも呼ばれる。）は、すでにコーディングされたビデオ画像からの再構成されたピクセルを使用して、現在のビデオブロックを予測する。時間予測は、ビデオ信号に固有の時間的冗長性を低減する。特定のＣＵについての時間予測信号は、通常、現在のＣＵとその時間参照との間の動きの量と方向を示す１つまたは複数の動きベクトル（ＭＶ）によってシグナリングされる。また、複数の参照画像がサポートされている場合には、１つの参照画像インデックスが追加で送信される。これは、時間予測信号が参照画像ストアにおけるどの参照画像から来るかを識別するために使用される。空間予測および／または時間予測の後、エンコーダにおけるモード決定ブロックは、例えば、レート歪み最適化方法に基づいて、最適な予測モードを選択する。次に、予測ブロックは、現在のビデオブロックから差し引かれ、予測残差は、変換と量子化を使用して無相関化される。

【0018】

量子化された残差係数は、逆量子化と逆変換されて、再構成された残差を形成し、次に予測ブロックに追加されて、ＣＵの再構成された信号を形成する。デブロッキングフィルター、サンプルアダプティブオフセット（ＳＡＯ）、アダプティブインループフィルター（ＡＬＦ）などのさらなるインループフィルタリングは、参照画像ストアに配置され将来のビデオブロックのコーディングに使用される前に、再構成されたＣＵに適用できる。出力ビデオビットストリームを形成するために、コーディングモード（インターまたはイントラ）、予測モード情報、動き情報、および量子化された残差係数は、すべてエントロピーコーディングユニットに送信され、さらに圧縮およびパックされてビットストリームを形成する。

【0019】

図２（以下に説明）は、ブロックベースのビデオデコーダの一般的なブロック図を示す。ビデオビットストリームは、最初にエントロピーデコードユニットでエントロピーデコードされる。コーディングモードおよび予測情報は、空間予測ユニット（イントラコーディングされている場合）または時間予測ユニット（インターコーディングされている場合）のいずれかに送信されて、予測ブロックを形成する。残差変換係数は、逆量子化ユニットと逆変換ユニットに送信されて、残差ブロックを再構成する。次に、予測ブロックと残差ブロックは、一緒に加算される。再構成されたブロックは、参照画像ストアに格納される前に、インループフィルタリングをさらに通過することができる。次に、参照画像ストアにおける再構成されたビデオは、ディスプレイデバイスを駆動するために送出され、将来のビデオブロックを予測するためにも使用される。

【0020】

図１は、典型的なエンコーダ１００を示す。エンコーダ１００は、ビデオ入力１１０、動き補償１１２、動き推定１１４、イントラ／インターモード決定１１６、ブロック予測器１４０、加算器１２８、変換１３０、量子化１３２、予測関連情報１４２、イントラ予測１１８、画像バッファ１２０、逆量子化１３４、逆変換１３６、加算器１２６、メモリ１２４、インループフィルタ１２２、エントロピーコーディング１３８、およびビットストリーム１４４を有する。

【0021】

図２は、典型的なデコーダ２００のブロック図を示す。デコーダ２００は、ビットストリーム２１０、エントロピーデコード２１２、逆量子化２１４、逆変換２１６、加算器２１８、イントラ／インターモード選択２２０、イントラ予測２２２、メモリ２３０、インループフィルタ２２８、動き補償２２４、画像バッファ２２６、予測関連情報２３４、およびビデオ出力２３２を有する。

【0022】

図３は、本開示による、複合インターとイントラ予測（ＣＩＩＰ）を生成するための例示的な方法３００を示す。

【0023】

ステップ３１０において、現在の予測ブロックに関連付けられる第１の参照画像と第２の参照画像を取得する。ここで、第１の参照画像は表示順で現在の画像の前にあり、第２の参照画像は表示順で現在の画像の後にある。

【0024】

ステップ３１２において、現在の予測ブロックから第１の参照画像内の参照ブロックへの第１の動きベクトルＭＶ０に基づいて、第１の予測Ｌ０を取得する。

【0025】

ステップ３１４において、現在の予測ブロックから第２の参照画像内の参照ブロックへの第２の動きベクトルＭＶ１に基づいて、第２の予測Ｌ１を取得する。

【0026】

【0027】

【0028】

図４は、本開示による、ＣＩＩＰを生成するための例示的な方法を示す。たとえば、当該方法は、ＣＩＩＰを生成するために、単一予測ベースのインター予測とＭＰＭベースのイントラ予測が含まれる。

【0029】

ステップ４１０において、現在の予測ブロックに関連付けられる参照画像リストにおける参照画像を取得する。

【0030】

ステップ４１２において、現在の画像から第１の参照画像への第１の動きベクトルに基づいて、インター予測を生成する。

【0031】

ステップ４１４において、現在の予測ブロックに関連付けられるイントラ予測モードを取得する。

【0032】

ステップ４１６において、イントラ予測に基づいて、現在の予測ブロックのイントラ予測を生成する。

【0033】

ステップ４１８において、インター予測とイントラ予測を平均することにより、現在の予測ブロックの最終予測を生成する。

【0034】

ステップ４２０において、現在の予測ブロックが、最も可能性の高いモード（ＭＰＭ）ベースのイントラモード予測について、インターモードまたはイントラモードのどちらとして扱われるかを特定する。

【0035】

図５Ａは、本開示の一例による、マルチタイプツリー構造におけるブロック四元パーティションを示す図を示す。

【0036】

図５Ｂは、本開示の一例による、マルチタイプツリー構造におけるブロック垂直二元パーティションを示す図を示す。

【0037】

図５Ｃは、本開示の一例による、マルチタイプツリー構造におけるブロック水平二元パーティションを示す図を示す。

【0038】

図５Ｄは、本開示の一例による、マルチタイプツリー構造におけるブロック垂直三元パーティションを示す図を示す。

【0039】

図５Ｅは、本開示の一例による、マルチタイプツリー構造におけるブロック水平三元パーティションを示す図を示す。

【0040】

複合インターとイントラ予測
図１、図２に示されるように、インターとイントラ予測方法は、ハイブリッドビデオコーディングスキームで使用される。ここで、各ＰＵは、時間域または空間域のいずれかのみで、相関性を利用するために、インター予測またはイントラ予測を選択することが許可され、両方ではできない。ただし、従来の文献で指摘されているように、インター予測ブロックとイントラ予測ブロックによって生成された残差信号は、互いに非常に異なる特性を示す可能性がある。したがって、２種類の予測を効率的に組み合わせることができれば、予測残差のエネルギーを削減してコーディング効率を向上させるために、もう１つの正確な予測が期待できる。さらに、自然なビデオコンテンツでは、動くオブジェクトの動きが複雑になる可能性がある。たとえば、古いコンテンツ（たとえば、以前にコーディングされた画像に含まれるオブジェクト）と新たな新しいコンテンツ（たとえば、以前にコーディングされた画像で除外されるオブジェクト）の両方を含む領域が存在する可能性がある。このようなシナリオでは、インター予測も、イントラ予測も、現在のブロックの１つの正確な予測を提供できない。

【0041】

予測効率をさらに改善するために、ＶＶＣ規格には、マージモードによってコーディングされた１つのＣＵのイントラ予測とインター予測を組み合わせる複合インターとイントラ予測（ＣＩＩＰ）が採用されている。具体的には、マージＣＵごとに、１つの追加フラグは、ＣＩＩＰが現在のＣＵに対して有効になっているかどうかを示すために、シグナリングされる。輝度コンポーネントに対して、ＣＩＩＰは、平面モード、ＤＣモード、水平モード、垂直モードを含む頻繁に使用される４つのイントラモードをサポートする。彩度コンポーネントに対して、ＤＭ（つまり、彩度は、輝度コンポーネントの同じイントラモードを再利用する）は、追加のシグナリングなしで常に適用される。さらに、既存のＣＩＩＰデザインでは、加重平均が適用され、１つのＣＩＩＰ ＣＵのインター予測サンプルとイントラ予測サンプルが結合される。具体的には、平面モードまたはＤＣモードが選択されている場合において、等しい重み（つまり、０.５）が適用される。それ以外の場合（つまり、水平モードまたは垂直モードのいずれかが適用される。）、現在のＣＵは最初に水平（水平モードの場合）または垂直（垂直モードの場合）に４つの同じサイズの領域に分割される。

【0042】

【0043】

さらに、現在のＶＶＣ動作仕様では、１つのＣＩＩＰ ＣＵのイントラモードが、最も可能性の高いモード（ＭＰＭ）メカニズムを介して、その隣接するＣＩＩＰ ＣＵのイントラモードを予測するための予測子として使用されることができる。具体的には、各ＣＩＩＰ ＣＵについて、その隣接するブロックもＣＩＩＰ ＣＵである場合において、それらの隣接ブロックのイントラモードは、最初に、平面モード、ＤＣモード、水平モード、および垂直モード内の最も近いモードに丸められ、次に、現在のＣＵのＭＰＭ候補リストに追加される。ただし、各イントラＣＵのＭＰＭリストを構成するときには、その隣接するブロックの１つは、ＣＩＩＰモードでコーディングされていると、使用不可と見なされる。つまり、１つのＣＩＩＰ ＣＵのイントラモードは、その隣接するイントラＣＵのイントラモードを予測することを許可されていない。図７Ａと図７Ｂ（以下で説明する）は、イントラＣＵとＣＩＩＰ ＣＵのＭＰＭリスト生成プロセスを比較する。

【0044】

【0045】

【0046】

【0047】

【0048】

ここで、shiftとo_offsetは、それぞれ、１５-ＢＤと１≪（１４-ＢＤ）+２・（１≪１３）に等しく、二重予測のＬ０とＬ１予測信号を組み合わせるために適用される右シフト値とオフセット値である。

【0049】

図６Ａは、本開示の一例による、水平モードの複合インターとイントラ予測を示す図を示す。

【0050】

図６Ｂは、本開示の一例による、垂直モードの複合インターとイントラ予測を示す図を示す。

【0051】

図６Ｃは、本開示の一例による、平面モードとＤＣモードの複合インターとイントラ予測を示す図を示す。

【0052】

図７Ａは、本開示の一例による、イントラＣＵＳのＭＰＭ候補リスト生成プロセスのフローチャートを示す。

【0053】

図７Ｂは、本開示の一例による、ＣＩＩＰ ＣＵのＭＰＭ候補リスト生成プロセスのフローチャートを示す。

【0054】

ＣＩＩＰに対する改善
ＣＩＩＰは、従来の動き補償予測の効率を高めることができるが、そのデザインをさらに改善することができる。具体的には、ＶＶＣにおける既存のＣＩＩＰデザインにおける以下の問題は、本開示で識別されている。

【0055】

まず、「複合インターとイントラ予測」のセクションで説明したように、ＣＩＩＰは、インターとイントラ予測のサンプルを組み合わせるため、各ＣＩＩＰ ＣＵは、その再構成された隣接サンプルを使用して予測信号を生成する必要がある。これは、１つのＣＩＩＰ ＣＵのデコードが、その隣接ブロックの完全な再構成に依存していることを意味する。このような相互依存性のため、実際のハードウェア実装では、ＣＩＩＰは、隣接する再構成されたサンプルがイントラ予測に利用できるようになる再構成段階で実行する必要がある。再構成段階でのＣＵのデコードは、順次に（つまり、１つずつ）実行しなければならないため、ＣＩＩＰプロセスに含まれる計算演算（例えば、乗算、加算、ビットシフト）の数は、リアルタイムデコードの十分なスループットを確保するために、高すぎるものとすることができない。

【0056】

「双方向オプティカルフロー」のセクションで述べたように、ＢＤＯＦは、前方および後方の両方の時間方向からの２つの参照ブロックから、１つのインターコーディングされたＣＵが予測されるときに、予測品質が向上するように、有効にされる。図８（以下に説明）に示すように、現在のＶＶＣでは、ＢＤＯＦも、ＣＩＩＰモードのインター予測サンプルを生成するために関与している。ＢＤＯＦによるさらなる複雑性を考えると、このようなデザインは、ＣＩＩＰが有効にされる場合、ハードウェアコーデックのエンコード/デコードスループットが大幅に低下する可能性がある。

【0057】

次に、現在のＣＩＩＰデザインでは、１つのＣＩＩＰ ＣＵが、二重予測される１つのマージ候補を参照する場合に、リストＬ０およびＬ１の両方の動き補償予測信号を生成する必要がある。１つまたは複数のＭＶが整数精度でない場合においては、部分的なサンプル位置でサンプルを補間するために、追加の補間プロセスを呼び出しなければならない。このようなプロセスは、計算上の複雑さを増すだけでなく、外部メモリからより多くの参照サンプルにアクセスする必要がある場合、メモリ帯域幅も増やす。

【0058】

それから、「複合インターとイントラ予測」のセクションで論じたように、現在のＣＩＩＰデザインでは、ＣＩＩＰ ＣＵのイントラモードとイントラＣＵのイントラモードは、それらの隣接ブロックのＭＰＭリストを構成するときに異なって扱われる。具体的には、１つの現在のＣＵがＣＩＩＰモードでコーディングされている場合には、その隣接するＣＩＩＰ ＣＵは、イントラと見なされ、つまり、隣接するＣＩＩＰ ＣＵのイントラモードがＭＰＭ候補リストに追加されることができる。ただし、現在のＣＵがイントラモードでコーディングされている場合には、その隣接するＣＩＩＰ ＣＵは、インターと見なされ、つまり、隣接するＣＩＩＰ ＣＵのイントラモードがＭＰＭ候補リストから除外されている。このような統一されていないデザインは、ＶＶＣ規格の最終バージョンに最適でない可能性がある。

【0059】

図８は、本開示の一例による、ＶＶＣにおける既存のＣＩＩＰデザインのワークフローを示す図を示す。

【0060】

ＣＩＩＰの単純化
本開示では、ハードウェアコーデック実装を容易にするために既存のＣＩＩＰデザインを単純化するための方法が提供される。一般に、本開示で提案される技術の主なアスペクトは、以下のように要約される。

【0061】

まず、ＣＩＩＰコーディング／デコードスループットを改善するために、ＣＩＩＰモードでのインター予測サンプルの生成からＢＤＯＦを除外することが提案される。

【0062】

次に、計算上の複雑さおよびメモリ帯域幅の消費を低減するためには、１つのＣＩＩＰ ＣＵが二重予測される（すなわち、Ｌ０およびＬ１ ＭＶの両方を有する）場合においては、インター予測サンプルを生成するために、ブロックを二重予測から単一予測に変換する方法が提案される。

【0063】

それから、２つの方法は、隣接するブロックのＭＰＭ候補を形成するときに、イントラＣＵとＣＩＩＰのイントラモードを調和させるために提案される。

【0064】

ＢＤＯＦのないＣＩＩＰ
「問題ステートメント」のセクションで指摘されているように、ＢＤＯＦは、現在のＣＵが二重予測されるとき、ＣＩＩＰモードについてのインター予測サンプルを生成するように、常に有効にされている。ＢＤＯＦのさらなる複雑さのため、既存のＣＩＩＰデザインは、エンコード/デコードスループットが大幅に低下する可能性があり、特に、リアルタイムデコードがＶＶＣデコーダーに対して困難になる可能性がある。一方、ＣＩＩＰ ＣＵについては、その最終予測サンプルは、インター予測サンプルとイントラ予測サンプルを平均することによって生成される。言い換えると、ＢＤＯＦによる改良した予測サンプルは、ＣＩＩＰ ＣＵの予測信号として直接使用されない。したがって、従来の二重予測ＣＵ（ここで、ＢＤＯＦは、予測サンプルを生成するために直接に適用される）と比較すると、ＢＤＯＦから得られる対応する改善はＣＩＩＰ ＣＵでは効率が低くなる。したがって、上記の事情に基づいて、ＣＩＩＰモードのインター予測サンプルを生成するときにＢＤＯＦを無効にすることが提案される。図９（以下に説明）は、ＢＤＯＦを除去した後の提案されたＣＩＩＰプロセスの対応するワークフローを示す。

【0065】

図９は、本開示の一例による、ＢＤＯＦを除去することによる提案されたＣＩＩＰ方法のワークフローを示す図を示す。

【0066】

単一予測に基づくＣＩＩＰ
上記のように、１つのＣＩＩＰ ＣＵによって参照されるマージ候補が二重予測されるときには、Ｌ０およびＬ１予測信号の両方を生成し、ＣＵ内のサンプルを予測する。メモリ帯域幅および補間の複雑さを低減するために、本開示の一実施形態では、（現在のＣＵが二重予測されている場合でも）単一予測を使用して生成されたインター予測サンプルのみを使用して、ＣＩＩＰモードにおけるイントラ予測サンプルと結合することになる。具体的には、現在のＣＩＩＰ ＣＵが単一予測の場合において、インター予測サンプルは、イントラ予測サンプルと直接結合される。それ以外の場合（つまり、現在のＣＵが二重予測される場合）には、ＣＩＩＰによって使用されるインター予測サンプルは、１つの予測リスト（Ｌ０またはＬ１）からの単一予測に基づいて生成される。予測リストを選択するには、さまざまな方法が適用できる。第１の方法では、２つの参照画像によって予測される任意のＣＩＩＰブロックに対して、第１の予測（つまり、リストＬ０）を常に選択することが提案されている。

【0067】

第２の方法では、２つの参照画像によって予測される任意のＣＩＩＰブロックに対して、第２の予測（すなわち、リストＬ１）を常に選択することが提案される。第３の方法では、１つの適応方法は、現在の画像からの画像順序カウント（ＰＯＣ）距離が小さい１つの参照画像に関連付けられた予測リストが選択される場合に、適用される。図１０（以下で説明）は、ＰＯＣ距離に基づいて予測リストを選択する、単一予測ベースのＣＩＩＰのワークフローを示す。

【0068】

最後に、最後の方法では、現在のＣＵが単一予測されている場合にのみＣＩＩＰモードを有効にすることが提案されている。さらに、オーバーヘッドを削減するために、ＣＩＩＰの有効化/無効化フラグのシグナリングは、現在のＣＩＩＰ ＣＵの予測方向に依存する。現在のＣＵが単一予測される場合においては、ＣＩＩＰフラグがビットストリームでシグナリングされ、ＣＩＩＰが有効か無効かが示される。それ以外の場合（つまり、現在のＣＵが二重に予測される場合）は、ＣＩＩＰフラグのシグナリングはスキップされ、常にfalseと推測され、つまり、ＣＩＩＰは常に無効にされる。

【0069】

図１０は、本開示の一例による、ＰＯＣ距離に基づいて予測リストを選択する、単一予測ベースのＣＩＩＰのワークフローを示す図を示す。

【0070】

ＭＰＭ候補リスト構成のためのイントラＣＵとＣＩＩＰのイントラモードの調和
上記のように、現在のＣＩＩＰデザインは、イントラＣＵとＣＩＩＰ ＣＵのイントラモードを使用してそれらの隣接ブロックのＭＰＭ候補リストを形成する方法に関して、統一されていない。具体的には、イントラＣＵとＣＩＩＰ ＣＵのイントラモードの両方では、ＣＩＩＰモードでコーディングされた隣接ブロックのイントラモードが予測できる。ただし、イントラＣＵのイントラモードのみでは、イントラＣＵのイントラモードが予測できる。もう１つの統一されたデザインを実現するために、２つの方法は、ＭＰＭリスト構成のためのイントラＣＵとＣＩＩＰのイントラモードの使用法を調和させて、このセクションで提案される。

【0071】

第１の方法では、ＣＩＩＰモードをＭＰＭリスト構成のためのインターモードとして扱うことが提案されている。具体的には、１つのＣＩＩＰ ＣＵまたは１つのイントラＣＵのいずれかのＭＰＭリストを生成するときには、隣接ブロックがＣＩＩＰモードでコーディングされている場合、隣接ブロックのイントラモードは使用不可としてマークされる。このような方法では、ＣＩＩＰブロックのイントラモードを使用してＭＰＭリストを構成することができない。逆に、第２の方法では、ＣＩＩＰモードをＭＰＭリスト構成のためのイントラモードとして扱うことが提案されている。具体的には、この方法では、ＣＩＩＰ ＣＵのイントラモードでは、隣接するＣＩＩＰブロックとイントラブロックの両方のイントラモードが予測できる。図１１Ａと図１１Ｂ（以下に説明）は、上記の２つの方法が適用される場合のＭＰＭ候補リスト生成プロセスを示す。

【0072】

本開示の他の実施形態は、ここで開示される本開示の仕様および実施を考慮することから当業者には明らかである。本願は、その一般原則に従い、当技術分野で知られているまたは慣習的な慣行の範囲内にある本開示からの逸脱を含む、本開示の任意の変形、使用、または適合をカバーすることを意図している。本開示の真の範囲および精神は以下の特許請求の範囲によって示され、明細書および実施例は単なる例として見なされることが意図されている。

【0073】

本開示は、上記に記載され、添付の図面に示されている具体的な例に限定されず、その範囲から逸脱することなく、様々な修正および変更を行うことができることを理解されたい。本開示の範囲は、添付の特許請求の範囲によってのみ制限されることが意図されている。

【0074】

図１１Ａは、本開示の一例による、ＭＰＭ候補リスト生成のためにＣＩＩＰブロックを有効にするときの方法のフローチャートを示す。

【0075】

図１１Ｂは、本開示の一例による、ＭＰＭ候補リスト生成のためにＣＩＩＰブロックを無効にするときの方法のフローチャートを示す。

【0076】

図１２は、ユーザインターフェース１２６０と結合されたコンピューティング環境１２１０を示す。コンピューティング環境１２１０は、データ処理サーバーの一部であり得る。コンピューティング環境１２１０は、プロセッサ１２２０と、メモリ１２４０と、Ｉ／Ｏインターフェース１２５０とを含む。

【0077】

プロセッサ１２２０は、通常、表示、データ取得、データ通信、および画像処理に関連する操作など、コンピューティング環境１２１０の全体的な操作を制御する。プロセッサ１２２０は、上記の方法のすべてまたはいくつかのステップを行うための命令を実行する１つまたは複数のプロセッサを含み得る。さらに、プロセッサ１２２０は、プロセッサ１２２０と他の構成要素との間の相互作用を容易にする１つまたは複数の回路を含み得る。プロセッサは、中央処理ユニット（ＣＰＵ）、マイクロプロセッサ、シングルチップマシン、ＧＰＵなどであり得る。

【0078】

メモリ１２４０は、コンピューティング環境１２１０の動作をサポートするための様々なタイプのデータを格納するように構成される。そのようなデータの例は、コンピューティング環境１２１０で動作する任意のアプリケーションまたは方法に用いる命令、ビデオデータ、画像データなどを含む。メモリ１２４０は、任意のタイプの揮発性または非揮発性メモリデバイス、または、それらの組み合わせ、例えば、静的ランダムアクセスメモリ（ＳＲＡＭ）、電気的に消去可能なプログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、プログラム可能な読み取り専用メモリ（ＰＲＯＭ）、読み取り専用メモリ（ＲＯＭ）、磁気メモリ、フラッシュメモリ、磁気ディスクまたは光ディスクを使用して実現できる。

【0079】

Ｉ／Ｏインターフェース１２５０は、プロセッサ１２２０と、キーボード、クリックホイール、ボタンなどの周辺インターフェースモジュールとの間のインターフェースを提供する。ボタンには、ホームボタン、スキャン開始ボタン、およびスキャン停止ボタンが含まれるが、これらに限定されていない。Ｉ／Ｏインターフェース１２５０は、エンコーダおよびデコーダと結合することができる。

【0080】

一実施形態では、上記した方法を実行するために、コンピューティング環境１２１０内のプロセッサ１２２０によって実行可能である、メモリ１２４０に含まれるような複数のプログラムを含む非一時的なコンピュータ可読記憶媒体も提供される。例えば、非一時的なコンピュータ可読記憶媒体は、ＲＯＭ、ＲＡＭ、ＣＤ-ＲＯＭ、磁気テープ、フロッピーディスク、光学データ記憶装置などであり得る。

【0081】

非一時的なコンピュータ可読記憶媒体は、１つまたは複数のプロセッサを有するコンピューティングデバイスによって実行するための複数のプログラムをその中に格納しており、複数のプログラムは、１つまたは複数のプロセッサによって実行されると、コンピューティングデバイスが上記した動作予測するための方法を実行するものである。

【0082】

一実施形態では、コンピューティング環境１２１０は、上述した方法を実行するために、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラマブルロジックデバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、グラフィカルプロセッシングユニット（ＧＰＵ）、コントローラー、マイクロコントローラー、マイクロプロセッサー、またはその他の電子コンポーネントにより実現できる。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図5D】

【図5E】

【図6A】

【図6B】

【図6C】

【図7A】

【図7B】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【図12】

【手続補正書】

【提出日】2021-07-09

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

【請求項2】

前記ＢＤＯＦ動作が適用されるかどうかを特定することは、前記現在のコーディングブロックの最終予測を生成するために複合インターとイントラ予測が適用されるという条件で前記ＢＤＯＦ動作が適用されないと特定すること、をさらに含む、請求項１に記載の方法。

【請求項3】

前記ＢＤＯＦ動作が適用されるかどうかを特定することは、前記ＢＤＯＦ動作が適用されると特定することが、前記現在のコーディングブロックの最終予測を生成するために複合インターとイントラ予測が適用されないと特定することを含むこと、をさらに含む、請求項１に記載の方法。

【請求項4】

前記第１の予測と前記第２の予測とを平均することに基づいて、前記現在のコーディングブロックの二重予測を計算すること、を更に含む、請求項２に記載の方法。

【請求項5】

前記現在のコーディングブロックの前記二重予測を計算することは、
前記第１の水平勾配値と、前記第１の垂直勾配値と、前記第２の水平勾配値と、前記第２の垂直勾配値とに基づいて、ＢＤＯＦ値を計算することと、
前記第１の予測と、前記第２の予測と、前記ＢＤＯＦ値とを基づいて、前記現在のコーディングブロックの前記二重予測を計算することと、
をさらに含む、請求項１に記載の方法。

【請求項6】

【請求項7】

前記ＢＤＯＦ動作が適用されるかどうかを特定することは、前記現在のコーディングブロックの最終予測を生成するために複合インターとイントラ予測（ＣＩＩＰ）が適用されるという条件で前記ＢＤＯＦ動作が適用されないと特定すること、をさらに含む、請求項６に記載のビデオコーディングデバイス。

【請求項8】

前記ＢＤＯＦ動作が適用されるかどうかを特定することは、前記ＢＤＯＦ動作が適用されると特定することが、前記現在のコーディングブロックの最終予測を生成するために複合インターとイントラ予測が適用されないと特定することを含むこと、をさらに含む、請求項６に記載のビデオコーディングデバイス。

【請求項9】

前記動作は、前記第１の予測と前記第２の予測とを平均することに基づいて、前記現在のコーディングブロックの二重予測を計算すること、を更に含む、請求項７に記載のビデオコーディングデバイス。

【請求項10】

前記現在のコーディングブロックの前記二重予測を計算することは、
前記第１の水平勾配値と、前記第１の垂直勾配値と、前記第２の水平勾配値と、前記第２の垂直勾配値とに基づいて、ＢＤＯＦ値を計算することと、
前記第１の予測と、前記第２の予測と、前記ＢＤＯＦ値とを基づいて、前記現在のコーディングブロックの前記二重予測を計算することと、
をさらに含む、請求項６に記載のビデオコーディングデバイス。

【請求項11】

１つまたは複数のプロセッサを有するコンピューティングデバイスによって実行される複数のプログラムを格納する非一時的なコンピュータ可読記憶媒体であって、
前記複数のプログラムは、前記１つまたは複数のプロセッサによって実行されると、請求項１～５のいずれかに記載の方法を、前記コンピューティングデバイスに実行させる、非一時的なコンピュータ可読記憶媒体。

【請求項12】

プロセッサによって実行されるときに、請求項１～５のいずれかに記載の方法のステップを実施するインストラクションを含むコンピュータプログラム製品。

【手続補正書】

【提出日】2022-01-17

【手続補正2】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

【請求項2】

前記ＢＤＯＦ動作が適用されるかどうかを特定することは、前記現在のコーディングブロックの最終予測を生成するために複合インターとイントラ予測が適用されるという条件で前記ＢＤＯＦ動作が適用されないと特定すること、をさらに含む、請求項１に記載の方法。

【請求項3】

前記ＢＤＯＦ動作が適用されるかどうかを特定することは、前記ＢＤＯＦ動作が適用されると特定することが、前記現在のコーディングブロックの最終予測を生成するために複合インターとイントラ予測が適用されないと特定することを含むこと、をさらに含む、請求項１に記載の方法。

【請求項4】

前記第１の予測と前記第２の予測とを平均することに基づいて、前記現在のコーディングブロックの二重予測を計算すること、を更に含む、請求項２に記載の方法。

【請求項5】

前記現在のコーディングブロックの前記二重予測を計算することは、
前記第１の水平勾配値と、前記第１の垂直勾配値と、前記第２の水平勾配値と、前記第２の垂直勾配値とに基づいて、ＢＤＯＦ値を計算することと、
前記第１の予測と、前記第２の予測と、前記ＢＤＯＦ値とに基づいて、前記現在のコーディングブロックの前記二重予測を計算することと、
をさらに含む、請求項１に記載の方法。

【請求項6】

【請求項7】

前記ＢＤＯＦ動作が適用されるかどうかを特定することは、前記現在のコーディングブロックの最終予測を生成するために複合インターとイントラ予測（ＣＩＩＰ）が適用されるという条件で前記ＢＤＯＦ動作が適用されないと特定すること、をさらに含む、請求項６に記載のビデオコーディングデバイス。

【請求項8】

前記ＢＤＯＦ動作が適用されるかどうかを特定することは、前記ＢＤＯＦ動作が適用されると特定することが、前記現在のコーディングブロックの最終予測を生成するために複合インターとイントラ予測が適用されないと特定することを含むこと、をさらに含む、請求項６に記載のビデオコーディングデバイス。

【請求項9】

前記動作は、前記第１の予測と前記第２の予測とを平均することに基づいて、前記現在のコーディングブロックの二重予測を計算すること、を更に含む、請求項７に記載のビデオコーディングデバイス。

【請求項10】

前記現在のコーディングブロックの前記二重予測を計算することは、
前記第１の水平勾配値と、前記第１の垂直勾配値と、前記第２の水平勾配値と、前記第２の垂直勾配値とに基づいて、ＢＤＯＦ値を計算することと、
前記第１の予測と、前記第２の予測と、前記ＢＤＯＦ値とに基づいて、前記現在のコーディングブロックの前記二重予測を計算することと、
をさらに含む、請求項６に記載のビデオコーディングデバイス。

【請求項11】

１つまたは複数のプロセッサを有するコンピューティングデバイスによって実行される複数のプログラムを格納する非一時的なコンピュータ可読記憶媒体であって、
前記複数のプログラムは、前記１つまたは複数のプロセッサによって実行されると、請求項１～５のいずれかに記載の方法を、前記コンピューティングデバイスに実行させる、非一時的なコンピュータ可読記憶媒体。

【請求項12】

プロセッサによって実行されるときに、請求項１～５のいずれかに記載の方法のステップを実施するインストラクションを含むコンピュータプログラム。

【国際調査報告】