特表 2022-515786 光電子デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-02-22

(54)【発明の名称】光電子デバイス

(51)【国際特許分類】

   H01L 33/62 20100101AFI20220215BHJP

【ＦＩ】

H01L33/62

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2021536250

(86)(22)【出願日】2019-12-19

(85)【翻訳文提出日】2021-08-18

(86)【国際出願番号】 FR2019053176

(87)【国際公開番号】W WO2020128341

(87)【国際公開日】2020-06-25

(31)【優先権主張番号】1873944

(32)【優先日】2018-12-21

(33)【優先権主張国・地域又は機関】FR

(81)【指定国・地域】

(71)【出願人】

【識別番号】515113307

【氏名又は名称】アルディア

(74)【代理人】

【識別番号】100114557

【弁理士】

【氏名又は名称】河野 英仁

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(72)【発明者】

【氏名】マイヤー，フレデリック

(72)【発明者】

【氏名】メルシェ，フレデリック

(72)【発明者】

【氏名】ロビン，イヴァン－クリストフ

(72)【発明者】

【氏名】ユゴン，シャビエル

【テーマコード（参考）】

5F142

【Ｆターム（参考）】

5F142AA82

5F142BA32

5F142CA11

5F142CA13

5F142CB16

5F142CB23

5F142CD02

5F142CD25

5F142CD32

5F142CD44

5F142CG13

5F142CG26

5F142DB24

5F142FA03

(57)【要約】

【解決手段】本発明は、発光ダイオード(104) 、薄膜トランジスタ(110) 、及び電気絶縁層の積層体(126) を有する集積回路を備えた光電子デバイス(100) に関する。積層体(126) は、発光ダイオード(104) と薄膜トランジスタ(110, 504)との間に配置されており、絶縁層間に且つ絶縁層を貫いて導電素子(128, 132)を更に有しており、導電素子(128, 132)は、薄膜トランジスタの少なくとも一部を発光ダイオード(104) に接続している。

【特許請求の範囲】

【請求項1】

発光ダイオード(104) 、薄膜トランジスタ(110, 504)、及び電気絶縁層の積層体(126) を有する集積回路を備えており、
前記積層体(126) は、前記発光ダイオード(104) 及び前記薄膜トランジスタ(110, 504)の間に配置されており、前記電気絶縁層間に且つ前記電気絶縁層を貫いて導電素子(128, 132, 514) を更に有しており、
前記導電素子(128, 132, 514) は、前記薄膜トランジスタの少なくとも一部を前記発光ダイオード(104) に接続していることを特徴とする光電子デバイス(100, 500, 600, 700)。

【請求項2】

前記発光ダイオード(104) は、ワイヤ状、円錐状又はテーパ状の半導体素子を有していることを特徴とする請求項１に記載の光電子デバイス。

【請求項3】

各薄膜トランジスタ(110, 504)は、前記薄膜トランジスタ(110, 504)のゲートを形成する導電性ブロック(134, 510)を有しており、前記導電性ブロックは、電気絶縁性領域(135, 512)によって互いに隔てられていることを特徴とする請求項１又は２に記載の光電子デバイス。

【請求項4】

各薄膜トランジスタ(110, 504)は、前記薄膜トランジスタ(110, 504)のドレイン領域、ソース領域及びチャネル領域を形成する半導体ブロック(138, 502)を有しており、前記半導体ブロックは、電気絶縁性領域(142, 512)によって互いに隔てられていることを特徴とする請求項１～３のいずれか１つに記載の光電子デバイス。

【請求項5】

前記薄膜トランジスタ(110, 504)は、前記薄膜トランジスタ(110, 504)の少なくとも２つの段に分散していることを特徴とする請求項１～４のいずれか１つに記載の光電子デバイス。

【請求項6】

各段は、前記段の全ての薄膜トランジスタ(110, 504)のゲート絶縁体を形成する絶縁層を有していることを特徴とする請求項５に記載の光電子デバイス。

【請求項7】

各薄膜トランジスタは、ゲート(134, 510)と、前記薄膜トランジスタのソース領域及びドレイン領域を形成する半導体ブロック(138, 502)とを有しており、
前記少なくとも２つの段の内の第１の段の薄膜トランジスタでは、前記第１の段の薄膜トランジスタのゲート(134) が、前記第１の段の薄膜トランジスタの半導体ブロック(138) より前記発光ダイオード(104) に近く、
前記少なくとも２つの段の内の第２の段の薄膜トランジスタでは、前記第２の段の薄膜トランジスタのゲート(510) が、前記第２の段の薄膜トランジスタの半導体ブロック(502) より前記発光ダイオードから離れていることを特徴とする請求項５又は６に記載の光電子デバイス。

【請求項8】

前記第１の段の薄膜トランジスタは、前記第２の段の薄膜トランジスタより前記発光ダイオード(104) に近いことを特徴とする請求項７に記載の光電子デバイス。

【請求項9】

前記発光ダイオード(104) 毎に、前記発光ダイオード(104) の第１の端部が前記導電素子(128, 132, 514) の内の１つに接続されていることを特徴とする請求項１～８のいずれか１つに記載の光電子デバイス。

【請求項10】

前記薄膜トランジスタの内の少なくとも１つでは、前記薄膜トランジスタのソース領域、ドレイン領域及びゲートは同一の絶縁層に配置されていることを特徴とする請求項１～９のいずれか１つに記載の光電子デバイス。

【請求項11】

集積回路の形成を含む、光電子デバイス(100, 500, 600, 700)を製造する方法であって、
ａ） 発光ダイオード(104) を形成する工程、
ｂ） 電気絶縁層間に且つ前記電気絶縁層を貫いて導電素子(128, 132, 514) を有する、前記電気絶縁層の積層体(126) を形成する工程、及び
ｃ） 薄膜トランジスタ(110, 504)を形成する工程
を有し、
前記積層体(126) が前記発光ダイオード(104) と前記薄膜トランジスタ(110, 504)との間に配置され、前記導電素子(128, 132, 514) が前記薄膜トランジスタ(110, 504)の少なくとも一部を前記発光ダイオード(104) に接続することを特徴とする方法。

【請求項12】

ａ）の工程、ｂ）の工程及びｃ）の工程は順次的であり、
ｂ）の工程で、前記積層体(126) を前記発光ダイオード(104) 上に形成し、
ｃ）の工程で、前記薄膜トランジスタ(110, 504)を前記積層体上に形成することを特徴とする請求項１１に記載の方法。

【請求項13】

ａ）の工程で、ワイヤ状、円錐状又はテーパ状の半導体素子を形成することを特徴とする請求項１１又は１２に記載の方法。

【請求項14】

ａ）の工程で、前記発光ダイオード(104) の半導体素子を導電性又は半導体のシードパッド上に成長させることを特徴とする請求項１３に記載の方法。

【請求項15】

前記シードパッドを除去する工程を有することを特徴とする請求項１４に記載の方法。

【請求項16】

ｃ）の工程で、少なくとも２つの段に分散した薄膜トランジスタ(110, 504)を形成することを特徴とする請求項１１～１５のいずれか１つに記載の方法。

【請求項17】

各薄膜トランジスタは、ゲート(134, 510)と、前記薄膜トランジスタのソース領域及びドレイン領域を形成する半導体ブロック(138, 502)とを有しており、
前記少なくとも２つの段の内の第１の段の薄膜トランジスタでは、前記第１の段の薄膜トランジスタのゲート(134) を、前記第１の段の薄膜トランジスタの半導体ブロック(138) の前に形成し、
前記少なくとも２つの段の内の第２の段の薄膜トランジスタでは、前記第２の段の薄膜トランジスタのゲート(510) を、前記第２の段の薄膜トランジスタの半導体ブロック(502) の後に形成することを特徴とする請求項１６に記載の方法。

【請求項18】

ｂ）の工程及びｃ）の工程を、150 ℃より低い温度で実行することを特徴とする請求項１１～１６のいずれか１つに記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は一般に光電子デバイスに関し、より具体的には発光ダイオードを備えたデバイスに関する。

【背景技術】

【0002】

「発光ダイオードを備えた光電子デバイス」という用語は、電気信号を電磁放射光に変換することができるデバイス、特に電磁放射光、特に光を放射するためのデバイスを表す。

【0003】

一般に、このようなデバイスの発光ダイオードを制御する回路は、CMOS技術に基づいて形成された絶縁ゲート型電界効果トランジスタ又はMOS トランジスタを備えており、このようなトランジスタは、例えば発光ダイオードが形成されているウエハとは異なるウエハ上に形成されている。そのため、２つのウエハは互いに接するように配置されて電気的に接続されている。

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような構造を形成するためのコストは高い。これは、最適化できない異なるウエハ間の接続部分に部分的に起因する。

【0005】

実施形態は、既知の光電子デバイスの不利点の全て又は一部を克服する。

【課題を解決するための手段】

【0006】

実施形態は、発光ダイオード、薄膜トランジスタ、及び電気絶縁層の積層体を有する集積回路を備えており、前記積層体は、前記発光ダイオード及び前記薄膜トランジスタの間に配置されており、前記電気絶縁層間に且つ前記電気絶縁層を貫いて導電素子を更に有しており、前記導電素子は、前記薄膜トランジスタの少なくとも一部を前記発光ダイオードに接続していることを特徴とする光電子デバイスを提供する。

【0007】

実施形態によれば、前記発光ダイオードは、ワイヤ状、円錐状又はテーパ状の半導体素子を有している。

【0008】

実施形態によれば、各薄膜トランジスタは、前記薄膜トランジスタのゲートを形成する導電性ブロックを有しており、前記導電性ブロックは、電気絶縁性領域によって互いに隔てられている。

【0009】

実施形態によれば、各薄膜トランジスタは、前記薄膜トランジスタのドレイン領域、ソース領域及びチャネル領域を形成する半導体ブロックを有しており、前記半導体ブロックは、電気絶縁性領域によって互いに隔てられている。

【0010】

実施形態によれば、前記薄膜トランジスタは、前記薄膜トランジスタの少なくとも２つの段に分散している。

【0011】

実施形態によれば、各段は、前記段の全ての薄膜トランジスタのゲート絶縁体を形成する絶縁層を有している。

【0012】

実施形態によれば、前記発光ダイオード毎に、前記発光ダイオードの第１の端部が前記導電素子の内の１つに接続されている。

【0013】

実施形態によれば、前記薄膜トランジスタの内の少なくとも１つでは、前記薄膜トランジスタのソース領域、ドレイン領域及びゲートは同一の絶縁層に配置されている。

【0014】

別の実施形態は、集積回路の形成を含む、光電子デバイスを製造する方法であって、ａ）発光ダイオードを形成する工程、ｂ）電気絶縁層間に且つ前記電気絶縁層を貫いて導電素子を有する、前記電気絶縁層の積層体を形成する工程、及びｃ）薄膜トランジスタを形成する工程を有し、前記積層体が前記発光ダイオードと前記薄膜トランジスタとの間に配置され、前記導電素子が前記薄膜トランジスタの少なくとも一部を前記発光ダイオードに接続することを特徴とする方法を提供する。

【0015】

実施形態によれば、ａ）の工程で、ワイヤ状、円錐状又はテーパ状の半導体素子を形成する。

【0016】

実施形態によれば、ａ）の工程で、前記発光ダイオードの半導体素子を導電性又は半導体のシードパッド上に成長させる。

【0017】

実施形態によれば、前記方法は、前記シードパッドを除去する工程を有する。

【0018】

実施形態によれば、ｃ）の工程で、少なくとも２つの段に分散した薄膜トランジスタを形成する。

【0019】

実施形態によれば、ｂ）の工程及びｃ）の工程を、150 ℃より低い温度で実行する。

【0020】

前述及び他の特徴及び利点を、添付図面を参照して本発明を限定するものではない具体的な実施形態について以下に詳細に説明する。

【図面の簡単な説明】

【0021】

【図1】光電子デバイスの実施形態を示す部分的な断面略図である。

【図2】図１の光電子デバイスを製造する工程の結果を示す部分的な断面略図である。

【図3】図１の光電子デバイスを製造する別の工程の結果を示す部分的な断面略図である。

【図4】図１の光電子デバイスを製造する別の工程の結果を示す部分的な断面略図である。

【図5】光電子デバイスの別の実施形態を示す部分的な断面略図である。

【図6】光電子デバイスの別の実施形態を示す部分的な断面略図である。

【図7】光電子デバイスの別の実施形態を示す部分的な断面略図である。

【図8】光電子デバイスの別の実施形態の一部を概略的に示す図である。

【発明を実施するための形態】

【0022】

同一の要素は異なる図面で同一の参照番号で示されている。特に、様々な実施形態に共通する構造的要素及び／又は機能的要素は同一の参照番号で示されてもよく、同一の構造特性、寸法特性及び材料特性を有してもよい。

【0023】

明瞭化のために、記載された実施形態の理解に有用な工程及び要素のみが示され詳述されている。特に、様々な導電性部分間の電気接続部分が、図示されることなく図面の断面又は図面の断面と平行な面に存在してもよい。

【0024】

本開示全体に亘って、「接続」という用語は、導体以外の中間要素が無い回路素子間の直接の電気接続を表すために使用される一方、「連結」という用語は、直接であってもよく又は一若しくは複数の他の素子を介してもよい回路素子間の電気接続を表すために使用される。

【0025】

以下の記載では、「前」、「後ろ」、「最上部」、「底部」、「左」、「右」などの絶対位置、若しくは「上方」、「下方」、「上側」、「下側」などの相対位置を限定する用語、又は「水平方向」、「垂直方向」などの方向を限定する用語を参照するとき、この用語は、特に指定されていない場合、図面の向きを指す。

【0026】

「約」、「略」、「実質的に」及び「程度」という用語は、該当する値のプラスマイナス10％、好ましくはプラスマイナス５％の許容値を示すために本明細書に使用されている。

【0027】

絶縁及び伝導という概念は、電気的絶縁及び電気的伝導として夫々理解されるべきである。従って、絶縁材料及び絶縁要素は電気絶縁性を有し、伝導材料及び伝導要素は導電性を有する。

【0028】

以下には、三次元発光ダイオードを備えた光電子デバイスに関する実施形態が記載されており、つまり、発光ダイオードは、ワイヤ状、円錐状又はテーパ状の半導体素子、例えばマイクロワイヤ又はナノワイヤを夫々有している。しかしながら、このような実施形態は、平面状の発光ダイオード、すなわち平面状の半導体層の積層体から形成された発光ダイオードに関して更に実施されてもよい。

【0029】

「マイクロワイヤ」又は「ナノワイヤ」という用語は、所望の方向に沿って細長い形状の三次元構造を表し、このような三次元構造は、５ｎｍ～５μｍ、好ましくは50ｎｍ～2.5 μｍの範囲内の小寸法と称される少なくとも２つの寸法と、小寸法の最大の少なくとも１倍、好ましくは少なくとも５倍、更に好ましくは少なくとも10倍の大寸法と称される第３の寸法とを有する。ある実施形態では、小寸法は、略１μｍ以下であってもよく、好ましくは100 ｎｍ～１μｍの範囲内であってもよく、更に好ましくは100 ｎｍ～300 ｎｍの範囲内であってもよい。ある実施形態では、夫々のマイクロワイヤ又はナノワイヤの高さは500 ｎｍ以上であってもよく、好ましくは１μｍ～50μｍの範囲内であってもよい。ワイヤの底面は、例えば楕円形、円形又は多角形の形状を有し、特には三角形、矩形、正方形又は六角形の形状を有する。

【0030】

図１は、光電子デバイス100 の実施形態、より具体的には光電子デバイス100 の集積回路を概略的に示す。

【0031】

光電子デバイス100 は、光電子デバイス100 の光学部品を有する第１の部分100aと、光学部品を制御可能な電子部品を有する第２の部分100bとを備えている。

【0032】

第１の部分100aは、
－ 絶縁性シード層112 と、
－ 絶縁性シード層112 上に少なくとも部分的に載置されている導電性又は半導体のシードパッド114 （絶縁性シード層112 は、シードパッド114 の成長を有利にする材料で形成されている）と、
－ 発光ダイオード104 （４つの発光ダイオードが図１に示されており、各発光ダイオード104 は導電性パッド114 上に載置されており、導電性パッド114 は、関連する発光ダイオード104 の一端部と夫々接しており、発光ダイオード104 の導電素子の成長を有利にする材料で形成されている）と、
－ 絶縁層112 、各シードパッド114 の一部及び各発光ダイオード104 の下方部分を覆う絶縁層116 と、
－ 絶縁層116 内で特定の発光ダイオード104 間に配置された導電性パッド120 と、
－ 発光ダイオード104 によって放射される放射光を通して発光ダイオード104 の上方部分及び絶縁層116 を覆い、各発光ダイオード104 の第２の端部及び導電性パッド120 と接し、ひいては全ての発光ダイオード104 に共通する電極を形成する導電層118 と、
－ 導電層118 を覆って、少なくとも１つの発光ダイオード104 を夫々包んでいるブロック122 （発光ダイオードを夫々覆っている４つのブロック122 が図１に示されている）と
を有している。

【0033】

ブロック122 は壁123 によって互いに隔てられている。壁123 は、各発光ダイオードの放射光が隣り合うブロック122 に達するのを防ぐ。例えば青色の放射光をブロック122 の外側に供給するように構成されている発光ダイオードに対応する特定のブロック122 は、発光ダイオード104 によって放射される放射光を通してもよい。ブロック122 は単層又は多層構造を有してもよい。実施形態によれば、ブロック122 は、共形堆積法によって堆積した少なくとも１つの層を有している。実施形態によれば、ブロック122 は、共形堆積法によって堆積して導電層118 と接している少なくとも１つの第１の層、及び、実質的に平坦な前面を得るために発光ダイオード間の空間を充填するための少なくとも１つの第２の層を有している。各ブロック122 、又はブロック122 が多層構造を有する場合にはブロック122 を形成する層の内の少なくとも１つは、ブロックで覆われた一又は複数の発光ダイオードによって放射される光によって励起されると、一又は複数の発光ダイオードによって放射される光の波長とは異なる波長で光を放射することができる光輝性材料を更に有してもよい。導電性パッド120 の内の特定の導電性パッド120aは少なくとも部分的に露出してもよく、１つの導電性パッド102aが図１に示されている。導電性パッド120aは、例えば集積回路の外部の要素、特に高基準電位源及び低基準電位源、例えば接地又はデータ信号源に導電性ワイヤ124 によって接続されてもよい。

【0034】

従って、各発光ダイオード104 は、発光ダイオードの第２の端部に接続された電極118 と発光ダイオードの第１の端部に接続されたパッド114 との間に供給される電圧によって制御されてもよい。

【0035】

変形例として、シード層112 及び／又はシードパッド114 を取り除いてもよい。

【0036】

光電子デバイス100 の第２の部分100bは、パッド114 と反対側のシード層112 の表面と接して配置されて図１に１つのブロック126 で示されている絶縁層の積層体126 を有している。積層体126 は、積層体126 の絶縁層間に且つ絶縁層を貫いて配置されている導電素子128 、例えば導電性トラック及び導電性ビアを更に有している。導電素子128 は相互接続網を形成している。特に、相互接続網の導電性ビア132 は、パッド114 に接続されるように、ひいては発光ダイオード104 の第１の端部に連結されるようにシード層112 を横切っている。各パッド114 が導電性ビア132 と接していることが好ましい。更に、相互接続網の導電性ビア133 （１つのビア133 が示されている）が、導電性パッド120 に接続されるようにシード層112 を横切っている。従って、パッド120 は、同一の電圧を導電層118 に複数の位置で供給すべく相互に接続されてパッド120aに接続されている。

【0037】

光電子デバイス100 の第２の部分100bは、発光ダイオード104 と反対側の積層体126 の側に配置されたトランジスタ110 を更に有している。３つのトランジスタが図１に示されている。トランジスタ110 は薄膜トランジスタ(TFT) である。より具体的には、各トランジスタ110 は、
－ トランジスタ110 のゲートを形成する半導体又は導電性のブロック134 （各トランジスタ110 のゲートは、不図示の接続部によって相互接続網に第１の表面で接続されており、ブロック134 は絶縁領域135 によって互いに隔てられている）と、
－ ブロック134 の第１の表面と反対側の第２の表面を覆って、全てのトランジスタ110 に共通してもよい絶縁層136 と、
－ 絶縁層136 の反対側でブロック134 に対向して配置されて、トランジスタ110 のソース領域及びドレイン領域を有している半導体ブロック138 （ブロック134 とブロック138 との間に配置された絶縁層136 の部分がトランジスタ110 のゲート絶縁体を形成している）と
を有している。

【0038】

光電子デバイス100 の第２の部分100bは、トランジスタ110 のソース領域及びドレイン領域を相互に接続すべく、半導体ブロック138 上及び絶縁層136 上に部分的に延びている導電性トラック140 を更に有している。図１の例では、導電性トラック140 が３つのトランジスタ110 を直列に接続している。しかしながら、他の配置も可能である。

【0039】

光電子デバイス100 の第２の部分100bは、導電性トラック140 、絶縁層136 及び半導体ブロック138 を覆っている絶縁層142 を更に有している。

【0040】

光電子デバイス100 の第２の部分100bは、導電性トラック140 を導電性パッド120 又は導電性パッド120aに電気的に接続するために絶縁層112 、絶縁層の積層体126 及び絶縁層135, 136を横切ることができる導電性ビア144 （１つの導電性ビア144 が図１に示されている）と、導電性トラック140 を相互接続網に電気的に接続するように絶縁層126, 135, 136 を横切っている他のビア145 とを更に有している。

【0041】

光電子デバイス100 の第２の部分100bは、不図示の支持体を更に有している。支持体は、例えば絶縁層142 に固定されたハンドル、電子チップ又は別のタイプの支持体である。

【0042】

各発光ダイオード104 は、２つの半導体素子（１つは、例えば既に定められているような三次元素子であり、例えばワイヤである）と、２つの半導体素子間に配置されているアクティブ層とを有している。

【0043】

シードアイランドとも称されるシードパッド114 は、発光ダイオード104 のワイヤの成長を有利にする材料で形成されている。例として、シードパッド114 を形成する材料は、元素の周期表のIV列、V 列又はVI列の遷移金属の窒化物、炭化物又はホウ化物、或いはこれらの化合物の組合せであってもよい。例として、シードパッド114 は、窒化アルミニウム(AlN )、ホウ素(B) 、窒化ホウ素(BN)、チタン(Ti)、窒化チタン(TiN) 、タンタル(Ta)、窒化タンタル(TaN) 、ハフニウム(Hf)、窒化ハフニウム(HfN) 、ニオブ(Nb)、窒化ニオブ(NbN) 、ジルコニウム(Zr)、ホウ化ジルコニウム(ZrB₂)、窒化ジルコニウム(ZrN) 、炭化シリコン(SiC) 、炭窒化タンタル(TaCN)、Mg_xN_yの形態の窒化マグネシウム（ここでｘは約３であり、ｙは約２であり、例えばMg₃N₂の形態の窒化マグネシウム）、窒化マグネシウムガリウム(MgGaN) 、タングステン(W) 、窒化タングステン(WN)、又はこれらの組合せで形成されてもよい。

【0044】

絶縁材料は、酸化シリコン(SiO₂)、酸窒化シリコン(SiON)、窒化シリコン(SiN) 、窒化アルミニウム(AlN) 、酸化チタン(TiO₂)、酸化アルミニウム(Al₂O₃) 、電気絶縁性の有機材料、例えばパリレン又はALX 樹脂、及びこれらの化合物の少なくとも２つの混合物を含む群から選択されてもよい。

【0045】

発光ダイオード104 の半導体素子は、少なくとも１つの半導体材料で少なくとも部分的に形成されている。半導体材料は、シリコン、ゲルマニウム、炭化シリコン、III-V 族化合物、II-VI 族化合物、又はこれらの化合物の組み合わせであってもよい。

【0046】

半導体素子は、III-V 族化合物、例えばIII-N 化合物を主に含有する半導体材料で少なくとも部分的に形成されてもよい。III 族元素の例として、ガリウム(Ga)、インジウム(In)又はアルミニウム(Al)が挙げられる。III-N 化合物の例として、GaN 、AlN 、InN 、InGaN 、AlGaN 又はAlInGaN が挙げられる。他のV 族元素、例えばリン又はヒ素を更に使用してもよい。一般に、III-V 族化合物内の元素は異なるモル分率で組み合わせられてもよい。

【0047】

半導体素子は、II-VI 族化合物を主に含有する半導体材料に基づいて少なくとも部分的に形成されてもよい。II族元素の例として、IIA 族元素、特にベリリウム(Be)及びマグネシウム(Mg)、並びにIIB 族元素、特に亜鉛(Zn)及びカドミウム(Cd)が挙げられる。VI族元素の例として、VIA 族元素、特に酸素(O) 及びテルル(Te)が挙げられる。II-VI 族化合物の例として、ZnO 、ZnMgO 、CdZnO 又はCdZnMgO が挙げられる。一般に、II-VI 族化合物内の元素は異なるモル分率で組み合わせられてもよい。

【0048】

半導体素子はドーパントを含んでもよい。例として、III-V 族化合物に関して、ドーパントは、例えばマグネシウム(Mg)、亜鉛(Zn)、カドミウム(Cd)及び水銀(Hg)であるＰ型II族ドーパント、例えば炭素(C) であるＰ型IV族ドーパント、並びに例えばシリコン(Si)、ゲルマニウム(Ge)、セレン(Se)、硫黄(S) 、テルビウム(Tb)及びスズ(Sn)であるＮ型IV族ドーパントを含む群から選択されてもよい。

【0049】

アクティブ層は、発光ダイオードによる放射光の大部分が放射される層である。実施例によれば、アクティブ層は、多重量子井戸などの閉込め手段を有してもよい。アクティブ層は、例えば、厚さが５～20nm（例えば８nm）のGaN 層及び厚さが１～10nm（例えば2.5 nm）のInGaN 層を交互に形成することにより得られる。GaN 層は、例えばＮ型又はＰ型にドープされてもよい。別の実施例によれば、アクティブ層は、例えば厚さが10nmより大きい単一のInGaN 層を有してもよい。

【0050】

図２～４は、図１の光電子デバイス100 を製造する方法の実施形態の例の連続的な工程の結果を示す部分的な断面略図である。

【0051】

図２は、
－ 不図示の半導体基板上へのシード層112 の形成、
－ 発光ダイオード104 の形成が望まれているシード層112 の位置でのシードパッド114 の形成、
－ シードパッド114 を部分的に覆って発光ダイオード104 の位置を露出したままにする絶縁層116 の第１の部分の形成、
－ 絶縁層116 の第１の部分によって露出したままのシードパッド114 の位置での発光ダイオード104 の形成、
－ 発光ダイオード104 の下方部分上への絶縁層116 の第２の部分の形成、
－ シード層112 から絶縁層116 を通って延びているパッド120 の形成、
－ 発光ダイオード104 上及び絶縁層116 上への導電層118 の形成、
－ 導電層118 上への光輝性ブロック122 の形成、
－ 例えば接合層202 により光輝性ブロック122 に固定されたハンドル200 の形成、並びに
－ 不図示の基板の除去
を含む工程後に得られた構造を概略的に示す。

【0052】

変形例として、シード層112 及び／又はシードパッド114 を除去する工程を追加してもよい。例えば、シード層112 を、不図示の基板と同時的に除去してもよい。

【0053】

図３は、
－ 絶縁層112 を横切る導電性ビアを有する積層体126 、特に導電素子128 の絶縁層112 上への形成、
－ 導電性又は半導体の材料、例えばポリシリコンで形成されて導電素子128 と接しているブロック134 の形成、
－ ブロック134 間の絶縁領域135 の形成（絶縁領域135 の厚さはブロック134 の厚さと実質的に等しく、導電素子128 と接する表面と反対側の各ブロック134 の表面を露出したままにすることができる）、
－ ブロック134 の露出面上及び絶縁領域135 上への絶縁層136 の形成、
－ 絶縁層136, 135、積層体126 の絶縁層及び絶縁層112 を通って導電性パッド120 又は導電性パッド120aに達する導電性ビア144 の形成（１つのビア144 が図示されている）、並びに
－ 絶縁層136, 135及び積層体126 の絶縁層を貫通するビア145 の形成
を含む工程後に得られた構造を概略的に示す。

【0054】

図４は、
－ ブロック134 に対向した半導体ブロック138 の絶縁層136 上への形成、
－ 異なるブロック138 のドレイン領域及びソース領域と接する導電性トラック140 の形成、並びに
－ ブロック138 上、導電性トラック140 上及び絶縁層136 上への絶縁層142 の形成
を含む工程後に得られた構造を概略的に示す。

【0055】

次の工程中、特定の光輝性ブロック122 をエッチングして導電性パッド120aを露出してもよい。

【0056】

トランジスタ110 を製造する工程は、薄膜トランジスタ、例えばIGZOトランジスタを製造する工程である。より具体的には、このような工程を、150 ℃より低い最高温度で実行する。このような工程を、本実施形態では薄膜トランジスタを製造する工程の通常の順序とは逆の順序で行う。すなわち、ゲートをソース領域及びドレイン領域の前に形成する。

【0057】

図５は、光電子デバイス500 の別の実施形態を概略的に示す。光電子デバイス500 は、光電子デバイス100 の全ての要素を備えており、トランジスタ110 を有する段の上に配置されている薄膜トランジスタ504 の追加の段を更に備えている。３つの薄膜トランジスタが図示されている。

【0058】

従って、光電子デバイス500 は、絶縁層142 上に配置された半導体ブロック502 を備えている。半導体ブロック502 は、薄膜トランジスタ504 のソース領域及びドレイン領域を有している。半導体ブロック502 は半導体ブロック138 と同様である。

【0059】

光電子デバイス500 は、半導体ブロック502 のソース領域及びドレイン領域を共に電気的に接続する、導電性トラック140 と同様の導電性トラック506 を更に備えている。図５の実施形態では、３つのトランジスタが直列接続されている。

【0060】

光電子デバイス500 は、絶縁層142 、導電性トラック506 及び半導体ブロック502 を覆っている絶縁層508 を更に備えている。

【0061】

光電子デバイス500 は、導電性ブロック502 の反対側で絶縁層508 上に形成された導電性ブロック510 を更に備えている。導電性ブロック510 はトランジスタ504 のゲートを形成しており、ブロック510 とブロック502 との間に配置された絶縁層508 の部分がゲート絶縁体を形成している。

【0062】

光電子デバイス500 は、トランジスタ504 を覆う、図５に１つのブロック512 で示されている絶縁層の積層体512 を更に備えている。積層体512 は、積層体512 の絶縁層間に且つ絶縁層を貫いて配置されている導電素子514 、例えば導電性トラック及び導電性ビアを更に有している。導電素子514 は相互接続網を形成している。導電素子514 は、例えばブロック510 の一部及び導電層506 の一部を導電性トラック140 に接続している。従って、導電素子514 は、絶縁層512 、絶縁層508 及び絶縁層142 を部分的に横切って導電性トラック140 に達する。

【0063】

このように、光電子デバイス500 は、２段の薄膜トランジスタを備えている。変形例として、光電子デバイスは、３段以上の薄膜トランジスタを備えてもよい。複数のトランジスタ段が存在することにより、トランジスタの密度を増加させる利点がある。

【0064】

変形例として、導電素子514 の一部は、導電性トラック506 を導電性トラック140 に接続してもよい。

【0065】

図５の実施形態では、各トランジスタ504 がトランジスタ110 に対向して配置されているが、異なる段のトランジスタが互いに偏移してもよく、トランジスタの密度は、該当する段に応じて異なってもよい。

【0066】

図６は、光電子デバイス600 の別の実施形態を概略的に示す。光電子デバイス600 は、光電子デバイス600 が導電性パッド120a、すなわち光輝性ブロック122 で完全に覆われていない導電性パッドを備えていない点、及び集積回路の外部の要素間の電気接続が、積層体512 の自由表面のレベルに配置されている導電性パッド602 によって実現されている点を除いて、光電子デバイス500 の全ての要素を備えている。導電性パッド602 は、積層体512 の相互接続網と接続されている。従って、導電性パッド602 を外部のデバイス、例えば外部のチップに接続することが可能である。

【0067】

図７は、光電子デバイス700 の別の実施形態を概略的に示す。光電子デバイス700 は、シードパッド702 上に載置されて絶縁層703 に囲まれている発光ダイオード104 を備えている。シードパッド702 は、前述したシードパッド114 と同様である。各シードパッド702 は、シードパッド702 上に形成された発光ダイオードによって放射される放射光を少なくとも部分的に通す。

【0068】

シードパッド702 は導電層704 上に載置されている。導電層704 は、シードパッド702 上に形成された発光ダイオードによって放射される放射光を少なくとも部分的に通すことが好ましい。シードパッド702 は、電気接続部分を形成すべく導電層704 と接している。従って、導電層704 は、全ての発光ダイオード104 に共通する電極を形成している。

【0069】

導電層704 は複数の光輝性ブロック705 で覆われており、光輝性ブロック705 は、前述した光輝性ブロック122 と同様である。より具体的には、各光輝性ブロック705 は発光ダイオード104 に対向して配置されている。更に、光輝性ブロック705 は、前述した壁123 と同様の壁717 によって互いに隔てられている。

【0070】

光電子デバイス700 の残りは、各発光ダイオード104 がシードパッド702 と反対側で相互接続網の導電素子132 と接している点を除いて、光電子デバイス100 と同一である。

【0071】

従って、各発光ダイオード104 は、パッド702 を介した第１の端部と導電素子132 を介した第２の端部との間に印加される電圧によって制御されてもよい。

【0072】

導電性ブロック134 が絶縁層の積層体126 上に形成されている。各導電性ブロック134 は、不図示の導電素子と接している。導電性ブロック134 は絶縁層135 に囲まれている。絶縁層135 の厚さは導電性ブロック134 の厚さと等しい。従って、各導電性ブロック134 は、絶縁層135 で覆われていない面を有している。各導電性ブロック134 はトランジスタ720 のゲートを形成している。

【0073】

ブロック134 及び絶縁層135 は絶縁層136 で覆われている。半導体ブロック138 は絶縁層136 上に配置されており、ブロック134 に対向して夫々配置されている。半導体ブロック138 はトランジスタ720 のソース領域及びドレイン領域を有している。半導体ブロック138 は更に絶縁層142 で囲まれて覆われている。半導体ブロック138 上に部分的に配置されている導電素子140 は、異なるトランジスタ720 のソース領域及びドレイン領域間の接続部分を形成している。図７の例では、図示されている３つのトランジスタが直列接続されている。トランジスタ720 は、トランジスタ110 及びトランジスタ504 と同様の薄膜トランジスタである。

【0074】

図８は、光電子デバイスの別の実施形態の一部を概略的に示す。より具体的には、図８は横型トランジスタ800 を示している。トランジスタ800 は、トランジスタ110 と同様に薄膜トランジスタ(TFT) である。横型トランジスタとは、様々な部分、例えばソース領域、ドレイン領域、ゲート及びチャネルが同一のレベルで同一の層に、好ましくは同時的に形成されているトランジスタを意味する。

【0075】

このように、トランジスタ800 は、例えば酸化シリコンで形成された絶縁層802 に形成されている。トランジスタ800 は、絶縁層802 に、
－ ドレイン領域及びソース領域を形成する２つの半導体ブロック804 と、
－ ブロック804 間に延びてブロック804 と接し、トランジスタ800 のチャネルを形成している半導体ブロック806 と、
－ 半導体又は導電性材料で形成されて半導体ブロック806 の両側に配置され、トランジスタ800 のゲートを形成して絶縁層802 の領域によってチャネル806 から隔てられているブロック808 と
を有している。

【0076】

トランジスタ800 を有する絶縁層802 は、トランジスタ110 を有する層、例えば層135 、層136 及び層142 と取り替えられてもよい。

【0077】

前述した実施形態の利点は、積層体126 及び薄膜トランジスタ110 の相互接続レベルの製造が発光ダイオード104 に適合するサーマルバジェットを有することであり、つまり、トランジスタ110 の製造を、発光ダイオード104 の性能に悪影響を及ぼすことなく、発光ダイオード104 を既に備えている構造で行ってもよいということである。

【0078】

様々な実施形態及び変形例が述べられている。これらの様々な実施形態及び変形例のある特徴が組み合わされてもよいことが当業者によって理解され、他の変形例が当業者に想起される。特に、図７の実施形態では、図５及び図６に関連して記載されているように複数の薄膜トランジスタ段が備えられてもよい。更に、図７の実施形態では、図６に関連して記載されているように、光電子デバイスを発光ダイオードと反対のトランジスタの側で外部の要素に接続できる導電性パッドが備えられてもよい。

【0079】

更に、電気接続部分が異なって配置されてもよい。従って、例として、発光ダイオードの第１の端部の少なくとも一部が、トランジスタのゲートではなくソース領域又はドレイン領域に接続されてもよい。

【0080】

更に、トランジスタを形成した後、ブロック122 （又はブロック705 ）及び壁123 （又は壁717 ）を夫々形成してもよい。

【0081】

最後に、記載されている実施形態及び変形例の実際の実施は、上述した機能的な表示に基づく当業者の技能の範囲内である。

【0082】

本特許出願は、参照によって本明細書に組み込まれている仏国特許出願第18／73944 号明細書の優先権を主張している。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【手続補正書】

【提出日】2021-08-23

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

発光ダイオード、薄膜トランジスタ、及び電気絶縁層の積層体を有する集積回路を備えており、
前記積層体は、前記発光ダイオード及び前記薄膜トランジスタの間に配置されており、前記電気絶縁層間に且つ前記電気絶縁層を貫いて導電素子を更に有しており、
前記導電素子は、前記薄膜トランジスタの少なくとも一部を前記発光ダイオードに接続していることを特徴とする光電子デバイス。

【請求項2】

前記発光ダイオードは、ワイヤ状、円錐状又はテーパ状の半導体素子を有していることを特徴とする請求項１に記載の光電子デバイス。

【請求項3】

各薄膜トランジスタは、前記薄膜トランジスタのゲートを形成する導電性ブロックを有しており、前記導電性ブロックは、電気絶縁性領域によって互いに隔てられていることを特徴とする請求項１又は２に記載の光電子デバイス。

【請求項4】

各薄膜トランジスタは、前記薄膜トランジスタのドレイン領域、ソース領域及びチャネル領域を形成する半導体ブロックを有しており、前記半導体ブロックは、電気絶縁性領域によって互いに隔てられていることを特徴とする請求項１～３のいずれか１つに記載の光電子デバイス。

【請求項5】

前記薄膜トランジスタは、前記薄膜トランジスタの少なくとも２つの段に分散していることを特徴とする請求項１～４のいずれか１つに記載の光電子デバイス。

【請求項6】

各段は、前記段の全ての薄膜トランジスタのゲート絶縁体を形成する絶縁層を有していることを特徴とする請求項５に記載の光電子デバイス。

【請求項7】

各薄膜トランジスタは、ゲートと、前記薄膜トランジスタのソース領域及びドレイン領域を形成する半導体ブロックとを有しており、
前記少なくとも２つの段の内の第１の段の薄膜トランジスタでは、前記第１の段の薄膜トランジスタのゲートが、前記第１の段の薄膜トランジスタの半導体ブロックより前記発光ダイオードに近く、
前記少なくとも２つの段の内の第２の段の薄膜トランジスタでは、前記第２の段の薄膜トランジスタのゲートが、前記第２の段の薄膜トランジスタの半導体ブロックより前記発光ダイオードから離れていることを特徴とする請求項５又は６に記載の光電子デバイス。

【請求項8】

前記第１の段の薄膜トランジスタは、前記第２の段の薄膜トランジスタより前記発光ダイオードに近いことを特徴とする請求項７に記載の光電子デバイス。

【請求項9】

前記発光ダイオード毎に、前記発光ダイオードの第１の端部が前記導電素子の内の１つに接続されていることを特徴とする請求項１～８のいずれか１つに記載の光電子デバイス。

【請求項10】

前記薄膜トランジスタの内の少なくとも１つでは、前記薄膜トランジスタのソース領域、ドレイン領域及びゲートは同一の絶縁層に配置されていることを特徴とする請求項１～９のいずれか１つに記載の光電子デバイス。

【請求項11】

集積回路の形成を含む、光電子デバイスを製造する方法であって、
ａ） 発光ダイオードを形成する工程、
ｂ） 電気絶縁層間に且つ前記電気絶縁層を貫いて導電素子を有する、前記電気絶縁層の積層体を形成する工程、及び
ｃ） 薄膜トランジスタを形成する工程
を有し、
前記積層体が前記発光ダイオードと前記薄膜トランジスタとの間に配置され、前記導電素子が前記薄膜トランジスタの少なくとも一部を前記発光ダイオードに接続することを特徴とする方法。

【請求項12】

ａ）の工程、ｂ）の工程及びｃ）の工程は順次的であり、
ｂ）の工程で、前記積層体を前記発光ダイオード上に形成し、
ｃ）の工程で、前記薄膜トランジスタを前記積層体上に形成することを特徴とする請求項１１に記載の方法。

【請求項13】

ａ）の工程で、ワイヤ状、円錐状又はテーパ状の半導体素子を形成することを特徴とする請求項１１又は１２に記載の方法。

【請求項14】

ｃ）の工程で、少なくとも２つの段に分散した薄膜トランジスタを形成することを特徴とする請求項１１～１３のいずれか１つに記載の方法。

【請求項15】

各薄膜トランジスタは、ゲートと、前記薄膜トランジスタのソース領域及びドレイン領域を形成する半導体ブロックとを有しており、
前記少なくとも２つの段の内の第１の段の薄膜トランジスタでは、前記第１の段の薄膜トランジスタのゲートを、前記第１の段の薄膜トランジスタの半導体ブロックの前に形成し、
前記少なくとも２つの段の内の第２の段の薄膜トランジスタでは、前記第２の段の薄膜トランジスタのゲートを、前記第２の段の薄膜トランジスタの半導体ブロックの後に形成することを特徴とする請求項１４に記載の方法。

【請求項16】

ｂ）の工程及びｃ）の工程を、150 ℃より低い温度で実行することを特徴とする請求項１１～１４のいずれか１つに記載の方法。

【国際調査報告】