特表2022-516576容量性高さセンシング測定値を較正するプローブシステム及び方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-02-28
(54)【発明の名称】容量性高さセンシング測定値を較正するプローブシステム及び方法
(51)【国際特許分類】
H01L 21/66 20060101AFI20220218BHJP
G01B 7/02 20060101ALI20220218BHJP
【ＦＩ】
H01L21/66 C
G01B7/02 B
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2021539675
(86)(22)【出願日】2019-12-31
(85)【翻訳文提出日】2021-09-02
(86)【国際出願番号】 US2019069084
(87)【国際公開番号】W WO2020146175
(87)【国際公開日】2020-07-16
(31)【優先権主張番号】16/730,584
(32)【優先日】2019-12-30
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/789,625
(32)【優先日】2019-01-08
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】505377474
【氏名又は名称】フォームファクター， インコーポレイテッド
(74)【代理人】
【識別番号】100147485
【弁理士】
【氏名又は名称】杉村 憲司
(74)【代理人】
【識別番号】230118913
【弁護士】
【氏名又は名称】杉村 光嗣
(74)【代理人】
【識別番号】100169823
【弁理士】
【氏名又は名称】吉澤 雄郎
(72)【発明者】
【氏名】根岸 一樹
(72)【発明者】
【氏名】ジョセフ ジョージ フランケル
(72)【発明者】
【氏名】エリック ロバート クリステンソン
【テーマコード（参考）】
2F063
4M106
【Ｆターム（参考）】
2F063AA22
2F063CA40
2F063DA01
2F063DA05
2F063DB05
2F063DD03
2F063DD08
2F063HA04
2F063JA04
4M106AA10
4M106BA05
4M106CA11
4M106CA17
4M106DE20
4M106DE30
4M106DH12
4M106DH40
4M106DH41
4M106DJ07
4M106DJ19
4M106DJ27
(57)【要約】
容量性高さセンシング測定値を較正するプローブシステム及び方法を開示する。プローブシステムがプローブ支持体を有するプローブ・アセンブリを含み、プローブ支持体は容量性変位センサを支持し、容量性変位センサは、基板に対してセンシングチップで終端し、未較正の高さ測定値を生成するように構成されている。プローブシステムを利用して、較正した容量性高さ測定値を生成する方法が、高さ較正構造アーキテクチャを受信するステップと、高さ較正構造の各基板層の層インピーダンスの大きさを計算するステップと、高さ較正構造の全層のインピーダンスを計算するステップとを含む。この方法は、実測インピーダンスの大きさを測定するステップと、較正した容量性高さ測定値を計算するステップとをさらに含む。
【特許請求の範囲】
【請求項1】
プローブシステムを利用して、較正した容量性高さ測定値を生成する方法であって、該プローブシステムがプローブ支持体を有するプローブ・アセンブリを含み、該プローブ支持体はセンシングチップで終端する容量性変位センサを支持し、該センシングチップは基板に対して離間した関係に位置決めされるように構成され、前記容量性変位センサは、前記基板から前記センシングチップまでのセンシングチップ距離を少なくとも部分的に表す未較正の容量性高さ測定値を生成するように構成されている方法において、コントローラで、前記基板の高さ較正構造の高さ較正構造アーキテクチャを受信するステップであって、該高さ較正構造アーキテクチャは、該高さ較正構造の１つ以上の基板層に関する情報を含むステップと、
前記コントローラで、前記高さ較正構造アーキテクチャに少なくとも部分的に基づいて、前記１つ以上の基板層における各基板層の層インピーダンスの大きさを計算するステップと、
前記コントローラで、前記１つ以上の基板層における各基板層の層インピーダンスを計算するステップに少なくとも部分的に基づいて、前記高さ較正構造の全層のインピーダンスの大きさを計算するステップと、
前記容量性変位センサで、実測インピーダンスの大きさを測定するステップと、
前記コントローラで、前記全層のインピーダンスの大きさ及び前記実測インピーダンスの大きさに少なくとも部分的に基づいて、前記較正した容量性高さ測定値を計算するステップと
を含む方法。
【請求項2】
前記１つ以上の基板層が、表面層及び１つ以上の表面下層を含む、請求項１に記載の方法。
【請求項3】
前記高さ較正構造アーキテクチャを受信するステップが、(i) 前記１つ以上の基板層における各基板層の層厚さ、
(ii) 前記１つ以上の基板層における各基板層の電気抵抗率、
(iii) 前記１つ以上の基板層における各基板層の相対誘電率、及び
(iv) 前記高さ較正構造に対面する前記センシングチップのセンシングチップ表面積
のうちの１つ以上を受信するステップを含む、請求項１に記載の方法。
【請求項4】
前記高さ較正構造アーキテクチャを受信するステップが、ユーザ入力を受けるように構成されたユーザインタフェースを介して受信するステップを含む、請求項３に記載の方法。
【請求項5】
前記１つ以上の基板層における各基板層の層インピーダンスを計算するステップが、前記１つ以上の基板層における少なくとも１つの前記基板層の層抵抗を、前記基板層の各々の層厚さ及び前記基板層の各々の電気抵抗率の一方または両方に少なくとも部分的に基づいて計算するステップを含む、請求項３に記載の方法。
【請求項6】
前記１つ以上の基板層における各基板層の層インピーダンスを計算するステップが、前記１つ以上の基板層における少なくとも１つの前記基板層の層リアクタンスを計算するステップを含み、該層リアクタンスを計算するステップが、前記１つ以上の基板層における少なくとも１つの前記基板層の層静電容量を計算するステップを含み、該層静電容量を計算するステップが、前記少なくとも１つの基板層における前記基板層の各々の層厚さ及び前記少なくとも１つの基板層における前記基板層の各々の相対誘電率の一方または両方に少なくとも部分的に基づくステップを含む、請求項３に記載の方法。
【請求項7】
前記１つ以上の基板層における各基板層の層インピーダンスを計算するステップが、 (i) 少なくとも１つの前記基板層の各々の前記層抵抗と前記層リアクタンスとを比較するステップと、
(ii) 前記少なくとも１つの基板層の各々の前記層インピーダンスの大きさを、前記少なくとも１つの基板層の各々の前記層抵抗及び前記層リアクタンスのうちの小さい方として近似するステップと
を含む、請求項３に記載の方法。
【請求項8】
前記高さ較正構造の全層のインピーダンスを計算するステップが、前記１つ以上の基板層の各々の前記層インピーダンスの大きさをまとめて加算するステップを含む、請求項１に記載の方法。
【請求項9】
前記実測インピーダンスの大きさを測定するステップが、励起周波数の交流（ＡＣ）励起電圧信号を前記センシングチップに供給するステップを含む、請求項１に記載の方法。
【請求項10】
前記実測インピーダンスの大きさを測定するステップが、(i) 前記励起電圧信号に基づく応答電流信号を測定するステップと、
(ii) 前記励起電圧信号の大きさ及び前記応答電流信号の大きさの各々に少なくとも部分的に基づいて、前記実測インピーダンス信号の大きさを計算するステップと
をさらに含む、請求項９に記載の方法。
【請求項11】
前記較正した容量性高さ測定値を計算するステップが、(i) 前記コントローラで、前記実測インピーダンスの大きさと前記全層のインピーダンスの大きさとの差に等しいギャップ・インピーダンスの大きさを計算するステップと、
(ii) 前記コントローラで、前記ギャップ・インピーダンスの大きさに少なくとも部分的に基づいて、前記較正した容量性高さ測定値を計算するステップと
を含む、請求項１に記載の方法。
【請求項12】
前記コントローラで、前記全層のインピーダンスの大きさに少なくとも部分的に基づいて、高さ較正補正係数を計算するステップをさらに含み、前記較正した容量性高さ測定値を計算するステップが、前記高さ較正補正係数に少なくとも部分的に基づく、請求項１に記載の方法。
【請求項13】
前記較正した容量性高さ測定値を計算するステップが、前記未較正の容量性高さ測定値と前記高さ較正補正係数との差を計算するステップを含む、請求項１２に記載の方法。
【請求項14】
前記容量性変位センサで、距離依存性のインピーダンスを測定するステップをさらに含み、該距離依存性のインピーダンスを測定するステップが、(i) 前記センシングチップ距離が変化する間に、前記実測インピーダンスの大きさを測定するステップ、及び
(ii) 既知のセンシングチップ距離における前記実測インピーダンスの大きさを測定するステップ
の一方または両方を含み、
前記較正した容量性高さ測定値を計算するステップが、前記距離依存性のインピーダンスに少なくとも部分的に基づく、請求項１に記載の方法。
【請求項15】
前記既知のセンシングチップ距離が非ゼロである、請求項１４に記載の方法。
【請求項16】
前記高さ較正構造の前記全層のインピーダンスの大きさを計算するステップが、前記距離依存性のインピーダンスに少なくとも部分的に基づく、請求項１４に記載の方法。
【請求項17】
前記プローブシステムが、前記基板からプローブチップ変位だけ離間したプローブチップを有するプローブをさらに含み、前記方法が、前記コントローラで、前記較正した容量性高さ測定値に少なくとも部分的に基づいて、前記プローブチップ変位を測定するステップを含む、請求項１に記載の方法。
【請求項18】
前記プローブチップが前記センシングチップからチップ・オフセット量だけ離間し、該チップ・オフセット量は、前記基板にほぼ垂直に延びる法線軸に平行な方向に沿って測定され、該チップ・オフセット量は少なくともほぼ固定であり、前記プローブチップ変位を測定するステップが：、(i) 前記較正した容量性高さ測定値に前記チップ・オフセット量を加算するステップ、及び
(ii) 前記較正した容量性高さ測定値から前記チップ・オフセット量を減算するステップ
の一方を含む、請求項１７に記載の方法。
【請求項19】
前記プローブチップ変位を測定するステップが、前記チップ・オフセット量を撮像装置で測定するステップを含む、請求項１８に記載の方法。
【請求項20】
１つ以上の被試験デバイス（ＤＵＴ）を含む基板を支持するように構成されたチャック支持面を有するチャックと、前記１つ以上のＤＵＴを試験するように構成されたプローブ・アセンブリと、
コントローラとを具えたプローブシステムであって、該コントローラは、請求項１に記載の方法により該プローブシステムの動作を制御するようにプログラムされたプローブシステムにおいて、
前記プローブ・アセンブリが、
(i) プローブ支持体と、
(ii) 前記プローブ支持体によって動作可能な様式で支持される１つ以上のプローブと、
(iii) 前記プローブ支持体によって支持される容量性変位センサとを含み、
前記１つ以上のプローブの各々が、前記１つ以上のＤＵＴにおける対応するＤＵＴを試験するように構成され、
前記容量性変位センサがセンシングチップで終端し、該センシングチップは前記基板に対して離間して位置決めされるように構成され、前記容量性変位センサが未較正の容量性高さ測定値を生成するように構成され、該未較正の容量性高さ測定値は、前記基板から前記センシングチップまでのセンシングチップ距離を少なくとも部分的に表すプローブシステム。
【請求項21】
前記容量性変位センサが、前記センシングチップを少なくともほぼ円形に包囲するガード電極を含み、前記容量性変位センサは、当該容量性変位センサの動作状態での使用中に、前記ガード電圧を前記ガード電極に供給して、前記未較正の容量性高さ測定値を生成するように構成され、前記プローブ・アセンブリが、当該プローブ・アセンブリの動作状態での使用中に、前記ガード電極を少なくとも部分的に無効化して前記ＤＵＴを試験するように構成されている、請求項２０に記載のプローブ・アセンブリ。
【請求項22】
前記プローブの各々が、前記プローブシステムの動作状態での使用中に前記基板に対面するプローブチップを含み、前記プローブ支持体が、前記センシングチップ及び前記プローブチップを互いに対して少なくとも実質的に固定されて維持するように構成され、これにより、前記プローブシステムの動作状態での使用中に、前記チップ・オフセット量が少なくとも実質的に固定され、前記チップ・オフセット量は、前記基板に少なくともほぼ垂直に延びる法線軸に平行な方向に沿って測定される、請求項２０に記載のプローブシステム。
【請求項23】
前記プローブの各々が、ファイバチップを含む光ファイバを含み、該光ファイバの各々が、前記ファイバチップを通して、光信号を前記ＤＵＴへ送信すること及び該光信号を前記ＤＵＴから受信することのうちの一方または両方を行うように構成されている、請求項２０に記載のプローブシステム。
【請求項24】
前記光ファイバが、前記ＤＵＴの光カプラを介して前記ＤＵＴと相互作用するように構成されている、請求項２３に記載のプローブシステム。
【請求項25】
前記光カプラが格子カプラ及び導波路のうちの１つ以上を含む、請求項２４に記載のプローブシステム。
【請求項26】
前記プローブ・アセンブリがプローブ・ポジショナを含み、該プローブ・ポジショナは、動作可能な様式で前記プローブ支持体に結合され、前記プローブ支持体を前記基板に対して選択的に位置決めするように構成されている、請求項２０に記載のプローブシステム。
【請求項27】
前記ファイバチップが対応する前記光カプラに少なくとも実質的に位置合わせされるように、前記プローブ・ポジショナが前記プローブ支持体を位置決めするように構成されている、請求項２６に記載のプローブシステム。
【請求項28】
１つ以上の撮像装置をさらに具え、該撮像装置が、(i) 前記プローブ・アセンブリの少なくとも一部分、及び
(ii) 前記基板の少なくとも一部分
のうちの一方または両方の光学像を受けるように構成されている、請求項２０に記載のプローブシステム。
【請求項29】
前記１つ以上の撮像装置における各撮像装置が、(i) 前記基板に少なくともほぼ垂直に延びる法線軸に少なくともほぼ平行な方向、及び
(ii) 前記法線軸に少なくともほぼ垂直な方向
のうちの一方に沿って前記光学像を受けるように構成されている、請求項２８に記載のプローブシステム。
【請求項30】
信号発生兼分析アセンブリをさらに具え、該信号発生兼分析アセンブリは、(i) 試験信号を発生すること、
(ii) 前記試験信号を前記プローブ経由で前記ＤＵＴに供給すること、
(iii) 結果信号を前記プローブ経由で前記ＤＵＴから受信すること、及び
(iv) 前記結果信号を分析すること
のうちの１つ以上を行うように構成されている、請求項２０に記載のプローブシステム。
【請求項31】
前記コントローラが前記信号発生兼分析アセンブリを含む、請求項３０に記載のプローブシステム。【発明の詳細な説明】
【技術分野】
【0001】
関連出願
本願は、２０１９年１２月３０日に出願された米国特許出願第１６／７３０５８４号、及び２０１９年１月８日に出願された米国特許仮出願第６２／７８９６２５号により優先権を主張し、これらの特許出願は参照することによって本明細書に含める。
本願は、２０１９年１２月３０日に出願された米国特許出願第１６／７３０５８４号、及び２０１９年１月８日に出願された米国特許仮出願第６２／７８９６２５号により優先権を主張し、これらの特許出願は参照することによって本明細書に含める。
【0002】
発明の分野
本発明は一般に、容量性高さセンシング（検出）測定値を較正するためのプローブシステム及び方法に関するものである。
本発明は一般に、容量性高さセンシング（検出）測定値を較正するためのプローブシステム及び方法に関するものである。
【背景技術】
【0003】
発明の背景
プローブシステムを利用して、被試験デバイス（ＤＵＴ：device under test）の動作を試験することができる。一例として、プローブシステムはシリコン・フォトニクス結合技術を利用することができ、シリコン・フォトニクス結合技術では、１つ以上の光ファイバが光信号によりＤＵＴと相互作用する。こうした例では、各光ファイバは一般にＤＵＴとは接触せず、その代わりに、ＤＵＴ上の格子カプラのような光カプラと位置合わせされて光信号を送信及び受信する。こうした構成は、光ファイバと光カプラとの精密な位置合わせのおかげで、光ファイバとＤＵＴとの間の出力伝達を強化する。
プローブシステムを利用して、被試験デバイス（ＤＵＴ：device under test）の動作を試験することができる。一例として、プローブシステムはシリコン・フォトニクス結合技術を利用することができ、シリコン・フォトニクス結合技術では、１つ以上の光ファイバが光信号によりＤＵＴと相互作用する。こうした例では、各光ファイバは一般にＤＵＴとは接触せず、その代わりに、ＤＵＴ上の格子カプラのような光カプラと位置合わせされて光信号を送信及び受信する。こうした構成は、光ファイバと光カプラとの精密な位置合わせのおかげで、光ファイバとＤＵＴとの間の出力伝達を強化する。
【0004】
シリコン・フォトニクス結合技術は、容量性高さセンシング測定を利用して、ＤＵＴと光ファイバとの間の分離距離を測定することができる。こうした容量性高さセンシング測定は、一般に、ＤＵＴの、あるいはＤＵＴを支持する基板の全体的な材料特性に依存して、測定した静電容量の読み取り値を分離距離の計算値に変換する。しかし、こうした測定方式は、一般に、材料特性が変化するＤＵＴ構造及び／または基板の誘電特性及び抵抗特性を捉えない。従って、容量性高さセンシング測定値を較正するための改良されたシステム及び方法の必要性が存在する。
【発明の概要】
【課題を解決するための手段】
【0005】
容量性高さセンシング測定値を較正するプローブシステム及び方法を本明細書中に開示する。プローブシステムが、プローブ支持体を有するプローブ・アセンブリを含み、このプローブ支持体は容量性変位センサを支持し、この容量性変位センサは基板に対して離間した関係にあるセンシングチップで終端する。この容量性変位センサは未較正の容量性高さ測定値を生成するように構成され、この未較正の容量性高さ測定値は、基板からセンシングチップまでのセンシングチップ距離を少なくとも部分的に表す。こうしたプローブシステムを利用して、較正された容量性高さ測定値を生成する方法は、コントローラで、基板の高さ較正構造の較正構造アーキテクチャを受信するステップを含み、この較正構造アーキテクチャは、高さ較正構造の１つ以上の基板層に関する情報を含む。この方法は、コントローラで、高さ較正構造アーキテクチャに少なくとも部分的に基づいて、各基板層の層インピーダンスの大きさを計算するステップと、コントローラで、各層の層インピーダンスの大きさを計算するステップに少なくとも部分的に基づいて、高さ較正構造の全層のインピーダンスの大きさを計算するステップとをさらに含む。この方法は、容量性変位センサで、実測インピーダンスの大きさを測定するステップと、コントローラで、全層のインピーダンスの大きさ及び実測インピーダンスの大きさに少なくとも部分的に基づいて、較正した容量性高さ測定値を計算するステップとをさらに含む。
【図面の簡単な説明】
【0006】
【図1】本発明によるプローブシステムの例の概略側立面図である。
【図2】本発明によるプローブシステムの例の概略側立面図である。
【図3】本発明による、プローブシステムを利用して、容量性センサによって生成された容量性高さセンシング測定値を較正する方法の例を示すフローチャートである。
【発明を実施するための形態】
【0007】
詳細な説明及び発明の最良の形態
図１～３は、本発明によるプローブシステム１０及び／または方法２００の例を提供する。図１～３の各々では、同様な、あるいは少なくとも実質的に同様な目的を果たす要素には同様な番号のラベルを付け、本明細書中では、これらの要素は図１～３の各々を参照して詳細に説明しないことがある。同様に、図１～３の各々では、必ずしも全要素にラベルを付けないことがあるが、本明細書中では、これらの要素に関連する参照番号を、一貫性を保つために利用することがある。本明細書中で図１～３のうちの１つ以上を参照して説明する要素、構成要素、及び／または特徴は、本発明の範囲から逸脱することなしに、図１～３のいずれかに含めること、及び／または図１～３のいずれかと共に利用することができる。一般に、特定の実施形態に含まれることが多い要素は実線で示すのに対し、任意である要素は破線で示す。しかし、実線で示す要素は必ずしも不可欠でないことがあり、一部の実施形態では、本発明の範囲から逸脱することなしに省略することができる。
図１～３は、本発明によるプローブシステム１０及び／または方法２００の例を提供する。図１～３の各々では、同様な、あるいは少なくとも実質的に同様な目的を果たす要素には同様な番号のラベルを付け、本明細書中では、これらの要素は図１～３の各々を参照して詳細に説明しないことがある。同様に、図１～３の各々では、必ずしも全要素にラベルを付けないことがあるが、本明細書中では、これらの要素に関連する参照番号を、一貫性を保つために利用することがある。本明細書中で図１～３のうちの１つ以上を参照して説明する要素、構成要素、及び／または特徴は、本発明の範囲から逸脱することなしに、図１～３のいずれかに含めること、及び／または図１～３のいずれかと共に利用することができる。一般に、特定の実施形態に含まれることが多い要素は実線で示すのに対し、任意である要素は破線で示す。しかし、実線で示す要素は必ずしも不可欠でないことがあり、一部の実施形態では、本発明の範囲から逸脱することなしに省略することができる。
【0008】
図１は、本発明によるプローブシステム１０の例の概略側立面図であるのに対し、図２は、図１のプローブシステムの一部分の概略側立面図である。図１に概略的に示すように、プローブシステム１０はチャック７０を含み、チャック７０は支持面７２を規定し、支持面７２は１つ以上の被試験デバイス（ＤＵＴ）１１０を含む基板１００を支持するように構成されている。プローブシステム１０はプローブ・アセンブリ３０を追加的に含み、プローブ・アセンブリ３０は１つ以上のＤＵＴのうちの少なくとも１つを試験するように構成されている。図１に概略的にさらに示すように、プローブシステム１０はコントローラ５０を追加的に含み、コントローラ５０は、本明細書中に説明するように、プローブシステム１０、プローブ・アセンブリ３０、及び／またはそのあらゆる適切な構成要素を制御するように動作する。即ち、コントローラ５０は、本発明による方法２００により、プローブシステム１０及び／またはその構成要素の動作を制御するように構成及び／またはプログラムされている。
【0009】
図１～２に概略的に示すように、プローブ・アセンブリ３０は、プローブ支持体３６及び容量性変位センサ４０を追加的に含み、容量性変位センサ４０は動作可能な様式でプローブ支持体によって支持される。容量性変位センサ４０は、センシングチップ４２を含み、及び／またはセンシングチップ４２で終端し、センシングチップ４２は、プローブシステム１０の動作状態での使用中に、基板１００に対して離間した配置に維持されるように構成されている。具体的には、容量性変位センサ４０は容量性高さ測定値を生成するように構成され、容量性高さ測定値は、センシングチップ４２と基板１００との間のセンシングチップ距離４４（図２に概略的に示す）を少なくとも部分的に表す。図２に概略的に示すように、センシングチップ距離４４は、基板１００の表面に少なくともほぼ垂直に延びる法線軸（垂直軸）１２に平行な方向に沿って測定することができる。本明細書中に用いる容量性変位センサ４０は、容量性距離センサ４０、容量性高さセンサ４０、及び／または容量センサ４０とも称することがある。同様に、本明細書中に用いる、「変位」、「距離」、「オフセット」、「高さ」等のような位置の用語を互換的に用いて、特定の軸及び／または次元に沿って測定することができるような、２つの構成要素間の位置の差を記述することがある。
【0010】
本明細書中により詳細に説明するように、センシングチップ距離４４を所望の精度で表さない容量性高さ測定値を容量性センサ４０が生成することが、基板１００の１つ以上の材料特性によって生じることがある。従って、本明細書中に開示するシステム及び方法は、一般に、容量性変位センサ４０によって生成される容量性高さ測定値を、基板１００の材料特性に少なくとも部分的に基づいて較正することに指向している。
【0011】
このように、本明細書中に用いる、容量性変位センサ４０によって生成される容量性高さ測定値は、未較正の容量性高さ測定値と称することもでき、本明細書中に開示するプローブシステム１０及び方法２００は、一般に、センシングチップ距離４４を未較正の容量性高さ測定値よりも正確に表す較正した容量性高さ測定値を生成する方法に関するものである。本明細書中に図３を参照してより詳細に説明するように、方法２００は、概略的に、基板１００の少なくとも一部分に関連するインピーダンスの計算及び／または測定により較正した容量性高さ測定値を生成するステップを含む。即ち、容量性変位センサ４０は、一般に、容量性リアクタンスのみに相当するものと仮定されるインピーダンス及び／または静電容量（キャパシタンス）の測定により動作するので、測定したインピーダンスが基板１００に起因する度合いを測定することは、測定したインピーダンスがセンシングチップ４２と基板１００との間のギャップに起因する度合いのより正確な測定を可能にする。従って、こうした測定は、本明細書中に説明するように、センシングチップ距離４４のより正確な測定を促進する。
【0012】
本明細書中に用いるプローブシステム１０は、基板１００がチャック７０の支持面７２上に支持される際に、かつプローブ・アセンブリ３０及び／または各プローブ１４が対応するＤＵＴ１１０を試験すべく動作可能であるようにプローブ１４が基板１００に対して位置決めされる際に、「動作状態で使用中」であるものとして、及び／または「動作的に利用される」ものとして記述することができる。このように、本開示内の、プローブシステム１０（及び／またはその構成要素）を基板１００（及び／またはその構成要素）と共に参照することは、本明細書中に説明するように、基板１００が動作可能な様式でプローブシステム１０によって支持され、及び／または動作可能な様式でプローブシステム１０内に配置される構成を参照する。しかし、本開示は一般にプローブシステム１０が動作可能な様式で基板１００と相互作用する例を説明するが、こうした例は限定的であることは意図しておらず、プローブシステム１０が必ずしも基板１００と共に動作可能な様式で利用されないことは、本発明の範囲内である。
【0013】
図１～２に追加的かつ概略的に示すように、プローブ・アセンブリ３０は１つ以上のプローブ１４を含むこともでき、プローブ１４は動作可能な様式でプローブ支持体３６（そのうちの１つを図２に概略的に示す）によって支持され、各プローブ１４は対応するＤＵＴ１１０を試験するように構成されている。図１はプローブシステム１０を２つのプローブ１４を含むものとして概略的に示しているが、それに加えて、プローブシステム１０が、１つのプローブ、２つのプローブ、３つのプローブ、４つのプローブ、または５つ以上のプローブを含めた適切な任意数のプローブを含むことができることは、本発明の範囲内である。
【0014】
各プローブ１４は、あらゆる適切な形態を有することができ、及び／または対応するＤＵＴ１１０をあらゆる適切な方法で試験するように構成することができる。一例として、図１～２に概略的に示すように、各プローブ１４は、プローブチップ（プローブ先端）１６を含むものとして、及び／またはプローブチップ１６で終端するものとして記述することができ、プローブチップ１６は、プローブシステム１０の動作状態での使用中に基板１００と対面し、例えば電磁信号及び／または光信号を介して対応するＤＵＴ１１０と相互作用するように構成されている。図２に示すように、容量性変位センサ４０及びプローブ１４の各々は、センシングチップ４２とプローブチップ１６とがチップ・オフセット量４５だけ分離されるように、プローブ支持体３６によって支持することができ、チップ・オフセット量４５は例えば法線軸１２に平行な方向に沿って測定することができる。プローブ支持体３６は、プローブシステム１０の動作状態での使用中に、チップ・オフセット量４５、及び／またはセンシングチップ４２とプローブチップ１６との空間的関係が少なくとも実質的に固定されるように構成することができる。図２中に概略的に示すように、プローブチップ１６はセンシングチップ４２からチップ・オフセット量４５だけオフセットすることができ、これにより、プローブチップ１６はセンシングチップ４２よりも基板１００の近くまで延びる。
【0015】
引き続き図２を参照すれば、プローブシステム１０は、プローブチップ１６と基板１００との間のプローブチップ変位４６の測定値を生成するように構成することができ、この測定値は例えば法線軸１２に平行な方向に沿って測定することができる。例えば、本明細書中に説明するように、プローブシステム１０は、プローブ１４が対応するＤＵＴ１１０を試験する間にプローブチップ１６が基板１００から離間するように構成することができ、プローブチップ変位４６を高い精度で制御すること及び／または知ることが望ましくあり得る。こうした例では、本明細書中に説明するように、（例えば、較正した容量性高さ測定値の決定による）センシングチップ距離４４及びチップ・オフセット量４５の測定及び／または計算により、プローブチップ変位４６を測定することができる。
【0016】
一部の例では、図１～２に概略的に示すように、各プローブ１４が光ファイバ３２を含み、及び／または光ファイバ３２であり、光ファイバ３２は、光信号及び／またはレーザー信号のような光学的信号を送信及び／または受信するように構成されている。具体的には、光ファイバ３２は、そのファイバチップ（ファイバ先端）３４を通して、光学的信号をＤＵＴ１１０に送信すること及び／またはＤＵＴ１１０から受信するように構成することができる。このように、ファイバチップ３４は、光ファイバ３２の形をとるプローブ１４の一例のプローブチップ１６を表すものとして記述することができる。こうした例では、光ファイバ３２は、対応するＤＵＴと、（図１～２に概略的に示す）ＤＵＴ１１０の光カプラ１１２を通すようなあらゆる適切な方法で対応するＤＵＴと相互作用するように構成することができる。光カプラ１１２は、格子カプラ及び／または導波路のような、あらゆる適切な非接触インタフェース、非接触構造、及び／または非接触デバイスを含むこと、及び／またはこうした非接触インタフェース、非接触構造、及び／または非接触デバイスとすることができる。本開示は概ね各プローブ１４が光ファイバ３２であるプローブシステム１０の例を説明しているが、このことはプローブシステム１０及び／または方法２００の全部の例に要求されず、それに加えて、プローブ１４が、電気信号を伝えるように構成された接触プローブのようなあらゆる適切なプローブを含むこと、及び／またはプローブ１４をこうしたあらゆる適切なプローブとすることができ、及び／またはプローブ・アセンブリ３０がこうしたあらゆる適切なプローブを含むことができることは、本発明の範囲内である。
【0017】
プローブシステム１０は、プローブシステム１０の動作状態での使用中に、各プローブ１４を選択的に、かつ動作可能な様式で対応するＤＵＴ１１０と位置合わせするように構成することができる。例えば、プローブ・アセンブリ３０及び／またはプローブ支持体３６は、光ファイバ３２のファイバチップ３４を光カプラ１１２に対して位置決めして、光ファイバ３２とＤＵＴ１１０との間の（電力伝達のような）結合特性を最適化するように構成することができる。プローブシステム１０は、プローブ１４をＤＵＴ１１０と選択的に位置合わせするための、あらゆる適切な構造及び／またはメカニズムを含むことができる。一例として、図１に概略的に示すように、プローブシステム１０はチャック平行移動ステージ７４を含むことができ、チャック平行移動ステージ７４は、チャック７０を動作可能な様式で支持し、及び／または、チャック７０及び／またはその支持面７２をプローブ・アセンブリ３０の少なくとも一部分に対して選択的に、かつ動作可能な様式で平行移動させるように構成されている。このように、チャック平行移動ステージ７４は、基板１００、ＤＵＴ１１０、及び／または光カプラ１１２を、プローブ・アセンブリ３０、プローブ１４、プローブチップ１６、光ファイバ３２、及び／またはファイバチップ３４に対して平行移動及び／または位置合わせするように構成することができる。
【0018】
チャック平行移動ステージ７４は、チャック７０を動作可能な様式でプローブ・アセンブリ３０に対して平行移動させ、及び／またはチャック７０を動作可能な様式でプローブ・アセンブリ３０に対して回転させて、例えば１つ以上のＤＵＴ１１０とプローブ１４との位置合わせを促進するように構成することができる。例えば、チャック平行移動ステージ７４は、チャック７０及び／または基板１００をプローブ・アセンブリ３０に対して、第１軸に沿って、かつ第１軸に垂直または少なくともほぼ垂直な第２軸に沿って平行移動させるように構成することができる。
【0019】
第１軸及び第２軸は共に、チャック支持面７２に平行または少なくともほぼ平行にすることができる。例えば、第１軸は図１に示すようにＸ方向に配向させることができ、及び／または第２軸は図１に示すようにＹ方向に配向させることができる。それに加えて、あるいはその代わりに、チャック平行移動ステージ７４は、チャック７０及び／または基板１００を、動作可能な様式で及び／または同時に、プローブ・アセンブリ３０に対して、チャック支持面７２に垂直または少なくともほぼ垂直な第３軸に沿って平行移動させるように構成することができる。
【0020】
それに加えて、あるいはその代わりに、チャック平行移動ステージ７４は、チャック７０及び／または基板１００を回転軸の周りに動作可能な様式で及び／または同時に回転させるように構成することができる。この回転軸は、チャック支持面７２に垂直または少なくともほぼ垂直にすることができ、及び／または上記第３軸とすることができる。一部の例では、図１に概略的に示すように、コントローラ５０は、平行移動ステージ制御信号５４を発生し送信して、チャック平行移動ステージ７４を選択的に制御するように構成することができる。
【0021】
一部の例では、図１にさらに示すように、プローブシステム１０は少なくとも１つのプローブ・ポジショナ（プローブ位置決め装置）３８を追加的に含み、プローブ・ポジショナ３８は、動作可能な様式で対応するプローブ支持体３６に結合され、対応するプローブ支持体３６を基板１００に対して選択的に位置決めするように構成されている。こうした例では、プローブ・アセンブリ３０、プローブ支持体３６、プローブ１４、プローブチップ１６、光ファイバ３２、ファイバチップ３４、及び／または容量性変位センサ４０を、ＤＵＴ１１０及び／または光カプラ１１２に対して選択的に平行移動、回転、及び／またはさもなければ位置決めして、例えば光ファイバ３２とＤＵＴ１１０との光結合を最適化するように、プローブ・ポジショナ３８を構成することができる。各プローブ・ポジショナ３８は、チャック７０及び／または基板１００に対して、あらゆる適切な方法で、動作可能な様式で支持することができる。一例として、図１に概略的に示すように、プローブ・アセンブリ１０はプラテン８０を含むことができ、プラテン８０は各プローブ・ポジショナ３８を動作可能な様式でチャック７０に対して支持する。
【0022】
プローブシステム１０の動作中には、各プローブ・ポジショナ３８を利用して、プローブ１４を、プローブの可動範囲全体にわたって動作可能な様式で平行移動させ、これにより、プローブチップ１６を動作可能な様式でＤＵＴ１１０に対して平行移動させることができる。一例として、１つ以上のプローブ・ポジショナ３８を利用して、１つ以上のプローブチップ１６を、ＤＵＴ１１０上の特定の、目標の、及び／または所望の位置に位置合わせして、例えば、対応するプローブとＤＵＴとの通信を可能にすることができる。このことは、図１に示すＸ、Ｙ、及び／またはＺ方向のような、複数の異なる、別個の、区別される、垂直な、及び／または直交する方向の、プローブ１４の動作可能な様式での平行移動を含む。図１の例では、Ｘ及びＹ方向を、基板１００の上面に平行または少なくともほぼ平行にすることができるのに対し、Ｚ方向は基板１００の上面に垂直または少なくともほぼ垂直にすることができる。図１に概略的にさらに示すように、Ｚ方向は法線軸１２に少なくともほぼ平行にすることができる。しかし、この特定の構成は要件ではない。
【0023】
各プローブ・ポジショナ３８は、動作可能な様式でプローブ支持体３６及び／またはプローブ１４に結合することができるあらゆる適切な構造、及び／またはプローブ１４をプローブの可動範囲全体にわたって動作可能な様式で平行移動させるように構成することができるあらゆる適切な構造を含むこと及び／またはこうした構造とすることができ、プローブの可動範囲は、例えば図１のＸ、Ｙ、及びＺ軸のような３本の直交または少なくともほぼ直交する軸方向に広がることができる。例として、プローブ・ポジショナ３８は、１つ以上の平行移動ステージ、送りねじ（リードスクリュー）、ボールねじ、ラックとピニオンのアセンブリ、モータ、ステッパモータ、電気的アクチュエータ、機械的アクチュエータ、圧電アクチュエータ、マイクロメーター、及び／または手動のアクチュエータを含むことができる。プローブ・ポジショナ３８は、手動で作動するプローブ・ポジショナ、及び／または自動化された、あるいは電気的に自動化されたプローブ・ポジショナとすることができる。一部の例では、図１に概略的に示すように、コントローラ５０は、プローブ・ポジショナ制御信号５２を発生し送信して、プローブ・ポジショナ３８を選択的に制御するように構成することができる。
【0024】
説明したように、プローブシステム１０は、概略的に、プローブチップ１６及び／またはファイバチップ３４を、ＤＵＴ１１０及び／または光カプラ１１２に対して、例えばチャック平行移動ステージ７４及び／またはプローブ・ポジショナ３８により位置決めするように構成されている。一例として、プローブシステム１０は、チャック平行移動ステージ７４が基板１００を平行移動させて、選択したＤＵＴ１１０を概ね光ファイバ３２の下に位置決めし、その後にプローブ・ポジショナ３８が、光ファイバ３２のファイバチップ３４を、選択した光カプラ１１２とほぼ位置合わせするように構成することができる。このように、図１に概略的に示すように、それぞれの光ファイバ３２を支持する２つ以上の別個のプローブ支持体３６の各々が、それぞれのファイバ位置決めメカニズム３８を利用して、光ファイバのそれぞれのファイバチップ３４を、ＤＵＴ１１０の対応する光カプラ１１２と、チャック平行移動ステージ７４によって行われる平行移動とは独立して位置合わせすることができる。
【0025】
図１に概略的にさらに示すように、プローブシステム１０は少なくとも１つの撮像装置２０を含むことができ、撮像装置２０は、プローブ・アセンブリ３０の少なくとも一部分及び／または基板１００の少なくとも一部分の光学像を受けるように構成されている。例えば、各撮像装置２０を、ＤＵＴ１１０及び／または光カプラ１１２に相対する光ファイバ３２及び／またはファイバチップ３４の光学像を受けるように構成及び／または配置して、例えば光カプラに対するファイバチップの位置合わせを促進することができる。図１に概略的に示すように、撮像装置２０は、法線軸１２に少なくともほぼ平行な方向及び／または法線軸に少なくともほぼ垂直な方向のようなあらゆる適切な方向に沿って、光学像を受けるように構成することができる。撮像装置２０は、プローブ・アセンブリ３０及び／または基板１００の１つ以上の光学像を生成するように適合、構成、設計、及び／または構築することができるあらゆる適切な構造を含むこと、及び／またはこうした構造とすることができる。例として、撮像装置２０は、顕微鏡、接眼レンズ（アイピース）を含む顕微鏡、接眼レンズを含まない顕微鏡、カメラ、電荷結合素子、イメージセンサ、固体撮像デバイス、Ｃ－ＭＯＳ（complementary metal oxide semiconductor：相補的金属酸化物半導体）撮像デバイス、及び／またはレンズを含むこと、及び／またはこれらとすることができる。
【0026】
説明したように、図１に概略的に追加的かつ概略的に示すように、プローブシステム１０は一般にコントローラ５０を含み、コントローラ５０は、プローブシステム１０の動作を制御するように、あるいはプローブシステム１０を自動化するようにプログラムされている。一例として、コントローラ５０は、本明細書中に説明する方法２００の一部または全部を実行するようにプログラムすることができる。それに加えて、あるいはその代わりに、コントローラ５０は、撮像装置２０，プローブ・アセンブリ３０、プローブ・ポジショナ３８、及び／またはチャック平行移動ステージ７４のような、プローブシステム１０のあらゆる適切な構成要素を制御するように構成することができる。
【0027】
コントローラ５０は、本明細書中に説明するコントローラの機能を実行するように構成されたあらゆる適切な装置を含むこと、及び／またはこうした装置とすることができる。例えば、コントローラは、電子コントローラ、専用コントローラ、特殊目的のコントローラ、パーソナル・コンピュータ、専用コンピュータ、表示装置、論理デバイス、メモリデバイス、及び／または非一時的コンピュータ可読媒体を有するメモリデバイスのうちの１つ以上を含むことができ、この非一時的コンピュータ可読媒体は、本発明によるシステム及び／または方法の態様を実現するためのコンピュータが実行可能な命令を記憶する。それに加えて、あるいはその代わりに、コントローラ５０は、本発明による方法または方法のステップを実現するための、コンピュータが実行可能な命令またはソフトウェアを記憶するのに適した、非一時的なコンピュータ可読の記憶装置、またはメモリ、媒体を含むコンピュータ、あるいはこれらを読み出すように構成されたコンピュータを含むこと、及び／またはこうしたコンピュータとすることができる。こうした媒体の例は、ＣＤ－ＲＯＭ（compact disc-read-only memory：コンパクトディスク読出し専用メモリ）、ディスク、ハードドライブ、フラッシュメモリ、等を含む。本明細書中に用いる、コンピュータが実行可能な命令並びにコンピュータで実現される方法、及び本発明による他の方法を有する記憶装置、またはメモリ、デバイス、及び媒体は、米国法律集の第３５章の第１０１条により特許付与可能であるものと判断される主題の範囲内であるものと考えられる。
【0028】
図１に概略的にさらに示すように、プローブシステム１０及び／またはコントローラ５０は、信号発生兼分析アセンブリ６０を含むことができる。信号発生兼分析アセンブリ６０は、試験信号６２を発生し、この試験信号を、光ファイバ３２を通してＤＵＴ１１０に供給し、及び／または結果信号６４をＤＵＴから受信するように構成することができる。例えば、信号発生兼分析アセンブリ６０は、試験信号を光試験信号の形式で光ファイバ３２を通してＤＵＴ１１０に出力するように構成されたレーザー源を含むこと、及び／またはこうしたレーザー源とすることができる。他の例として、信号発生兼分析アセンブリ６０は、結果信号を光結果信号の形式でＤＵＴ１１０から受信するように構成された光信号分析装置を含むこと、及び／またはこうした光信号分析装置とすることができる。それに加えて、あるいはその代わりに、信号発生兼分析アセンブリ６０は、存在する際に、結果信号６４を分析して、この結果信号を試験信号６２と比較するように、及び／または、試験信号及び／または結果信号に少なくとも部分的に基づいてＤＵＴ１１０の動作を定量化するように構成することができる。例として、信号発生兼分析アセンブリ６０は、ＤＵＴ１１０からの光結果信号を分析して、光結果信号を上記レーザー源によって生成される光試験信号と比較するように、及び／または、光試験信号及び／または光結果信号に少なくとも部分的に基づいてＤＵＴの動作を定量化するように構成することができる。
【0029】
より具体的な例として、図１に概略的に示すように、プローブシステム１０が複数のコントローラ５０及び／または信号発生兼分析アセンブリ６０を含むことができ、これにより、第１信号発生兼分析アセンブリ６０が上記レーザー源を含み、第２信号発生兼分析アセンブリ６０が上記光信号分析装置を含む。こうした例では、第１信号発生兼分析アセンブリ６０は試験信号６２を発生するように構成することができ、第２信号発生兼分析アセンブリ６０は、結果信号６４を分析して、結果信号を試験信号と比較するように、及び／または、試験信号及び／または結果信号に少なくとも部分的に基づいてＤＵＴの動作を定量化するように構成することができる。他の一例として、ＤＵＴ１１０に給電することができ、ＤＵＴ１１０は、電気試験信号の形式で試験信号６２を受信したことに応答して、結果信号６４を光結果信号の形式で発生及び／または放射するように構成することができる。さらに他の一例として、ＤＵＴ１１０に給電することができ、ＤＵＴ１１０は、試験信号６２を光試験信号の形式で受信したことに応答して、結果信号６４を電気結果信号の形式で発生及び／または放射するように構成することができる。
【0030】
本明細書中に用いる、「上部」、「下部」、「下方」等のような位置の用語は、プローブシステム１０の構成要素間の空間的関係を例示的で非限定的な様式で記述するために用いることがあり、一般に、基板１００及び／またはＤＵＴ１１０が地面に少なくともほぼ平行に広がり、プローブ１４及び／または光ファイバ３２が基板の上方に垂直に配置される構成を参照する（これにより、重力は光ファイバからＤＵＴに向かって延びる方向を有する）。従って、例えば、光ファイバ３２はＤＵＴ１１０の上方に配置されるものとして記述することができる。こうした用語は文脈として提供するに過ぎず、プローブシステム１０またはプローブ・アセンブリ３０の構成要素部分を、常に地面に対する特定の向きにあるものと限定しない。
【0031】
本発明による方法２００は、恐らくは図２を参照すれば最も良く理解され、図２は図１のプローブシステム１０の一部分を概略的に示す。具体的には、図２は、光ファイバ３２、及び基板１００の上方に支持される容量性変位センサ４０を概略的に示す。より具体的には、図２は、基板１００の高さ較正構造１２０の上方にギャップ４８をおいて支持される光ファイバ３２及び容量性変位センサ４０を概略的に示し、ギャップ４８は例えばセンシングチップ距離４４によって特性化することができる。このように、センシングチップ距離４４は、それに加えて、あるいはその代わりに、法線軸１２に平行な方向のギャップ４８の高さとして記述することができる。本明細書中に用いる、そして図２に概略的に示す高さ較正構造１２０は、ＤＵＴ１１０及び／または光カプラ１１２の一部分のような、基板１００のあらゆる適切な部分を含むこと、及び／またはこうした部分とすることができる。
【0032】
図２に概略的に示すように、そして説明したように、容量性変位センサ４０は高さ較正構造１２０に対面するセンシングチップ４２を含み、これにより、例えば、センシングチップの表面は高さ較正構造の表面に少なくともほぼ平行になる。このように、センシングチップ４２は、容量性変位センサにおける高さ較正構造１２０に近接した表面のように、容量性変位センサ４０の一部分に相当すること、及び／または一部分とすることができる。説明したように、高さ較正構造１２０に対する容量性変位センサ４０及び／またはセンシングチップ４２の位置は、センシングチップ距離４４によって特性化することができる。図２に概略的にさらに示すように、そして追加的に説明するように、高さ較正構造１２０及び／または光カプラ１１２に対する光ファイバ３２及び／またはファイバチップ３４の位置は、例えば法線軸１２に少なくともほぼ平行な方向に沿った、ファイバチップと高さ較正構造との間のプローブチップ変位４６によって特性化することができる。
【0033】
一部の例では、説明したように、プローブシステム１０は、容量性変位センサ４０のセンシングチップ４２及び光ファイバ３２のファイバチップ３４がほぼ固定された位置関係に維持されるように構成されている。別の言い方をすれば、こうした例では、センシングチップ距離４４とプローブチップ変位４６とがオフセット量４５を介して関係付けられ、オフセット量４５は、センシングチップ距離４４とプローブチップ変位４６との差に等しく、プローブシステム１０の動作状態での使用中にほぼ固定されているように、プローブシステム１０が構成されている。このように、本明細書中に説明するセンシングチップ距離４４の精密な測定は、プローブチップ変位４６、及び／または光カプラ１１２に対するファイバチップ３４の位置（例えば、高さ）の同様に精密な測定をもたらすことができる。
【0034】
図２は、ファイバチップ３４を、センシングチップ４２よりも高さ較正構造１２０の近くまで延びるように（即ち、プローブチップ変位４６がセンシングチップ距離４４よりも小さいように）図示しているが、このことはプローブシステム１０のすべての例に要求されず、光ファイバ３２及び容量性変位センサ４０があらゆる適切な相対的配置を有することができることは、本発明の範囲内である。例として、光ファイバ３２及び容量性変位センサ４０は、垂直次元及び／または水平次元に、あらゆる適切な相対的配置を有することができる。より具体的な例として、光ファイバ３２及び容量性変位センサ４０は、プローブチップ変位４６がセンシングチップ距離４４よりも大きいように、及び／またはプローブチップ変位４６とセンシングチップ距離４４とが少なくともほぼ等しいように位置決めすることができる。
【0035】
容量性変位センサ４０は、容量性変位測定を実行するためのあらゆる適切な装置を含むこと、及び／またはこうした装置とすることができる。例えば、容量性変位センサ４０は、計測学の分野で既知であり得るもののような容量性直線変位センサを含むこと、及び／またはこうした容量性直線変位センサとすることができる。容量性変位センサ４０は、測定される変位（例えば、容量性高さ測定値）が、既知の誘電定数（誘電率）を有する媒質によって分離された２つの離間した平行な導体面間の距離に対応するという原理で動作する。このように簡略化したシステムでは、２つの平行な導体面に関連する静電容量Ｃが、これらの面どうしを分離する距離ｄ、対向する面に対面する各面の面積Ａ、及びこれらの面を分離する媒質の絶対誘電率εに、
Ｃ＝εＡ／ｄ
のように関係付けられる。媒質の絶対誘電率は
ε＝εrε0
のように表すこともでき、ここにεrは媒質の無次元の相対誘電率であり、ε0＝８．８５４×１０-12F/mは真空の誘電率である。従って、容量性変位センサ４０のセンシングチップ４２が、面積Ａを有し、センシングチップ距離４４に等しい距離ｄだけ導体から分離されている例では、静電容量Ｃの測定がセンシングチップ距離の測定を可能にすることができる。容量性変位センサに対面する表面が導体である際には、こうした分析がセンシングチップ距離の正確な測定を可能にすることができるが、他の場合には、この分析は正確な測定値を生成し損なう。例えば、容量性変位センサに対面する表面が（図２の概略図の例におけるように）導体層に加えて１つ以上の絶縁層及び／または抵抗層を含む際には、以下で説明するように、こうした絶縁及び／または抵抗層が測定誤差を導入し得る。
Ｃ＝εＡ／ｄ
のように関係付けられる。媒質の絶対誘電率は
ε＝εrε0
のように表すこともでき、ここにεrは媒質の無次元の相対誘電率であり、ε0＝８．８５４×１０-12F/mは真空の誘電率である。従って、容量性変位センサ４０のセンシングチップ４２が、面積Ａを有し、センシングチップ距離４４に等しい距離ｄだけ導体から分離されている例では、静電容量Ｃの測定がセンシングチップ距離の測定を可能にすることができる。容量性変位センサに対面する表面が導体である際には、こうした分析がセンシングチップ距離の正確な測定を可能にすることができるが、他の場合には、この分析は正確な測定値を生成し損なう。例えば、容量性変位センサに対面する表面が（図２の概略図の例におけるように）導体層に加えて１つ以上の絶縁層及び／または抵抗層を含む際には、以下で説明するように、こうした絶縁及び／または抵抗層が測定誤差を導入し得る。
【0036】
一部の例では、図２に概略的に示すように、容量性変位センサ４０がガード電極４１を追加的に含み、ガード電極４１は少なくともほぼ円形に延びてセンシングチップ４２を包囲する。こうした例では、容量性変位センサの動作状態での使用中にガード電極４１にガード電圧を供給して、例えば容量性高さ測定の精度を向上させるように、容量性変位センサ４０を構成することができる。しかし、こうしたガード電圧は、プローブ１４及び／またはＤＵＴ１１０の適正な機能に悪影響を与え得る。従って、プローブ・アセンブリ３０は、ＤＵＴ１１０を試験するための当該プローブ・アセンブリの動作状態での使用中に、例えば、ガード電圧をガード電極に供給することを解除及び／または中止することによって、ガード電極４１を少なくとも部分的に無効化するように構成することができる。
【0037】
容量性変位センサ４０は、センシングチップ４２及び検出面の各々が絶縁体によって分離された完全導体面であるという簡略化の仮定の下で、センシングチップ及び検出面に関連する静電容量を測定するように構成することができる。回路素子のインピーダンスはＺ＝Ｒ＋ｊＸのように表すことができ、ここにＺは回路素子のインピーダンス、Ｒは回路素子の抵抗、Ｘは回路素子のリアクタンスであり、ｊ2＝―１であることは、電子工学の当業者が認識する所である。
【0038】
それに加えて、あるいはその代わりに、本明細書中に用いる回路素子の抵抗は、当該回路素子のインピーダンスの抵抗成分と称することがある。それに加えて、あるいはその代わりに、本明細書中に用いる回路素子のリアクタンスは、同様に、当該回路素子のインピーダンスのリアクタンス成分と称することがある。それに加えて、あるいはその代わりに、本明細書中に提供する例では、インピーダンスのリアクタンス成分をインピーダンスの容量成分と称することがある。別の言い方をすれば、本明細書中に提供する例では、回路素子のインピーダンスのリアクタンス成分がインダクタンス成分を含まないことがある。回路素子が完全な抵抗器によって分離された２つの完全導体面であるという簡略化の仮定の下では、回路素子のインピーダンスが回路素子の抵抗に等しく、Ｚ＝Ｒであるものと考えることができる。同様に、回路素子が絶縁体によって分離された２つの完全導体面であるという簡略化の仮定の下では、回路素子のインピーダンスが回路素子のリアクタンス（即ち、インピーダンスの容量成分）に等しく、|Ｚ|＝|Ｘ|であるものと考えることができる。
【0039】
回路素子のリアクタンスが一般に当該回路素子に入る電気信号の周波数ｆに依存することは、電子工学の当業者がさらに理解する所である。特に、容量性回路素子のリアクタンスは、当該回路素子の静電容量Ｃ、当該容量性回路素子を形成する各表面の断面積Ａ、当該容量性回路素子を形成する表面どうしを分離する距離ｄ、及び当該素子を通る電気信号の周波数ｆに、
Ｘ(ｆ)＝[２πｆＣ]-1＝ｄ／(２πｆεrε0Ａ)
のように関係付けられる。
Ｘ(ｆ)＝[２πｆＣ]-1＝ｄ／(２πｆεrε0Ａ)
のように関係付けられる。
【0040】
このように、容量性変位センサ４０は、検討中のシステムの周波数に依存するインピーダンスの測定により静電容量Ｃを測定するように構成することができる。即ち、大きさＶ及び周波数ｆの電圧信号をセンシングチップ４２に供給して、対応する電流の大きさＩを測定することによって、インピーダンスＺをＺ＝Ｖ／Ｉのように計算することができる。このインピーダンスが容量性リアクタンスのみを含むという仮定の下で、この表現式を上記のコンデンサのリアクタンスの表現式と組み合わせて
Ｖ／Ｉ＝ｄ(２πｆεrε0Ａ)
とすることができる。この表現式を距離ｄについて解けば、
ｄ＝(２πｆεrε0Ａ)Ｖ／Ｉ
となり、こうして、既知の及び／または測定した量から距離ｄを測定する手段が提供される。
Ｖ／Ｉ＝ｄ(２πｆεrε0Ａ)
とすることができる。この表現式を距離ｄについて解けば、
ｄ＝(２πｆεrε0Ａ)Ｖ／Ｉ
となり、こうして、既知の及び／または測定した量から距離ｄを測定する手段が提供される。
【0041】
一部の例では、プローブシステム１０の２つの構成要素間の距離を正確に記述する容量性高さ測定値を生成するために、前述した容量性変位センサ４０の動作原理で十分である。例えば、チャック７０をアルミニウムのような金属で形成することができ、支持面７２とセンシングチップ４２とが真空及び／または空気のみによって分離される際に、容量性変位センサ４０が、チャック７０とセンシングチップ４２との間の距離を正確に測定する容量性高さ測定値を生成することができる。しかし、基板１００及び／またはＤＵＴ１１０が支持面７２とセンシングチップ４２との間に配置されている際には、こうした材料が、前述した容量性変位センサ４０の動作原理によって説明されない電気インピーダンスを生成し得る。従って、本明細書中に開示するプローブシステム１０及び方法２００は、一般に、未較正の容量性高さ測定値を、これらの材料特性を考慮して補正及び／または較正することに指向している。
【0042】
説明したように、そして図２に概略的に示すように、方法２００は、一般に、容量性変位センサ４０のセンシングチップ４２が高さ較正構造１２０に対面する例に関連する。本明細書中に用いる高さ較正構造１２０は、説明したように、基板１００及び／またはＤＵＴ１１０のあらゆる適切な部分を参照すること、こうした部分を含むこと、及び／またはこうした部分とすることができ、この部分でセンシングチップ距離４４及び／またはプローブチップ変位４６を測定することになる。本発明によるプローブシステム１０は、高さ較正構造１２０が完全導体及び／または均一な導電性でない際でも、及び／またはギャップ４８が真空または完全（絶対）真空内に規定されない際でも、容量性変位センサ４０によるセンシングチップ距離４４の測定値を提供するために利用することができる。
【0043】
例えば、図２は、高さ較正構造１２０が、対応する材料特性を有する１つ以上の積層した平行な層を含む構成を概略的に示す。具体的には、図２に概略的に示すように、高さ較正構造１２０は、容量性変位センサ４０に対面し導電性バルク層１２８の上方に配置される表面層１２２を有するものとして記述することができ、導電性バルク層１２８は例えばチャック７０の一部分を含むこと、及び／またはチャック７０の一部分とすることができる。図２に追加的かつ概略的に示すように、高さ較正構造１２０は１つ以上の表面下層１２４をさらに含むことができ、表面下層１２４は表面層と導電性バルク層との間に配置されている。図２の例では、高さ較正層１２０が第１表面下層１２５及び第２表面下層１２６を含む。より具体的な例として、基板１００及び／または高さ較正構造１２０は、シリコン－オン－インシュレータ（ＳＯＩ：silicon-on-insulator）アーキテクチャを利用することができ、このアーキテクチャでは、表面層１２２及び第２表面下層１２６の各々が少なくとも実質的にシリコン、例えばドープシリコンで形成され、第１表面下層１２５は埋め込み酸化膜（ＢＯＸ：buried oxide）層である。より具体的な例として、表面層１２２及び第２表面下層１２６は、少なくとも実質的にドープシリコンで形成することができ、約０．００１オーム－センチメートル～約１００オーム－センチメートルの抵抗率を有することができる。それに加えて、あるいはその代わりに、第１表面下層１２５は、少なくとも実質的に二酸化シリコンで形成され、約３．８の相対抵抗率を有するＢＯＸ層とすることができる。しかし、このことは要件ではなく、高さ較正構造１２０があらゆる適切な数の表面下層１２４を含むことができること、あるいは表面下層を何ら含まないことができることは、さらに本発明の範囲内である。
【0044】
図２の構成では、センシングチップ４２と導電性バルク層１２８との間で測定されるインピーダンスは、一般に、表面層１２２、表面下層１２４、及びセンシングチップと表面層とを分離する媒質の（厚さ、電気抵抗率、及び相対誘電率のような）材料特性に依存する。本発明の目的では、ギャップ４８を占める媒質が、無限大の電気抵抗率及び１に等しい相対誘電率を有する完全真空であるものと仮定する。しかし、このことは要件ではなく、あらゆる適切な物理特性を有するあらゆる適切な媒質がギャップ４８を占めることは、さらに本発明の範囲内である。
【0045】
図３は、本発明による方法２００の例を示すフローチャートであり、、方法２００は、（図１～２のプローブシステム１０のような）プローブシステムを利用して、（容量性変位センサ４０のような）容量性変位センサによって生成されるインピーダンスの大きさの測定値に基づいて、較正した容量性高さ測定値を生成する。図３に示すように、方法２００は、（コントローラ５０のような）コントローラで、（高さ較正構造１２０のような）高さ較正構造の高さ較正構造アーキテクチャを受信するステップ２１０を含み、高さ較正構造は、（基板１００の表面層１２２及び／または１つ以上の表面下層１２４のような）基板の１つ以上の基板層を含む。方法２００は、コントローラで、高さ較正構造アーキテクチャに少なくとも部分的に基づいて、各基板層の層インピーダンスの大きさを計算するステップ２２０と、コントローラで、上記計算した各基板層の層インピーダンスの大きさに少なくとも部分的に基づいて、高さ較正構造の全層のインピーダンスの大きさを計算するステップ２３０とを追加的に含む。方法２００は、容量性変位センサで、実測インピーダンスの大きさを測定するステップ２４０と、コントローラで、全層のインピーダンスの大きさ及び実測インピーダンスの大きさに少なくとも部分的に基づいて、較正した容量性高さ測定値を計算するステップ２６０とをさらに含む。
【0046】
説明したように、（容量性変位センサ４０のような）容量性変位センサは、（センシングチップ距離４４のような）分離距離を、２つの導体面間の領域に関連するインピーダンスの測定により測定するように構成することができる。本発明による方法２００は、概略的に、分離距離の測定値を、容量性変位センサによって検出される高さ較正構造のインピーダンスに基づいて較正及び／または改良するステップを含む。より具体的には、方法２００は、概略的に、ステップ２１０で高さ較正構造アーキテクチャを受信し、ステップ２２０で層インピーダンスの大きさを計算し、ステップ２３０で全層のインピーダンスの大きさを計算することにより、高さ較正構造に関連するインピーダンスを分析的に測定するステップを含む。次に、この分析的に測定したインピーダンスを、ステップ２４０で容量性変位センサによって測定した実測インピーダンスと比較して、全インピーダンスのうち表面層と（センシングチップ４２のような）センシングチップとを分離する（ギャップ４８のような）ギャップに関連する部分を決定することができる。
【0047】
一般に、そして説明したように、（高さ較正構造の所定の基板層を形成する材料のような）所定材料のインピーダンスは、抵抗成分及びリアクタンス成分を有するものとして記述することができる。三次元回路素子の抵抗Ｒは、一般に、この回路素子の電気抵抗率ρ、この回路素子の断面積Ａ、及びこの回路素子の長さ
（外１）
に、
のように関係付けられる。それに加えて、説明したように、所定回路素子のリアクタンスが純粋に容量性であるという仮定の下で、三次元回路素子の周波数依存性のリアクタンスＸ(ｆ)は、一般に、この回路素子の静電容量Ｃ、この容量性回路素子を形成する各表面の断面積Ａ、この容量性回路素子を形成する表面どうしを分離する距離ｄ、及びこの素子を通る電気信号の周波数ｆに、
Ｘ(ｆ)＝[２πｆＣ]-1＝ｄ／(２πｆεrε0Ａ)
のように関係付けられる。
（外１）
【数1】
Ｘ(ｆ)＝[２πｆＣ]-1＝ｄ／(２πｆεrε0Ａ)
のように関係付けられる。
【0048】
従って、高さ較正構造のインピーダンスの分析的測定を可能にするために、高さ較正構造アーキテクチャを受信するステップ２１０は、各基板層の層の厚さ、各基板層の電気抵抗率、各基板層の相対誘電率、及び／または高さ較正構造に対面するセンシングチップのセンシングチップ表面積を受信するステップを含むことができる。各基板層の層の厚さは、基板に関連する（法線軸１２のような）法線軸に平行な方向に沿って測定することができる。例えば、図２の例では、高さ較正構造を、全体の厚さｔ＝ｔ1＋ｔ2＋ｔ3を有するものとして記述することができ、ここにｔ1は表面層の厚さであり、ｔ2は第１表面下層の厚さであり、ｔ3は第２表面下層の厚さである。図２中にＡのラベルを付けたセンシングチップの表面積は、法線軸に垂直な平面内で測定することができる。コントローラで高さ較正構造アーキテクチャ２１０を受信するステップ２１０は、（図１に概略的に示すユーザインタフェース５６のような）ユーザインタフェースを介するようなあらゆる適切な方法で実行することができる。このユーザインタフェースは、ユーザ入力を受けるためのあらゆる適切なインタフェースを含むこと、及び／またはこうしたインタフェースとすることができ、その例はモニタ、タッチスクリーン、キーボード、及び／またはマウスを含む。それに加えて、あるいはその代わりに、高さ較正構造アーキテクチャを受信するステップ２１０は、既知の及び／または記憶されている量にアクセスするステップを含むことができ、この量は、センシングチップ表面積の既知の値のように、プローブシステム及び／または容量性変位センサに関連する。
【0049】
図３に追加的に示すように、各基板層の層インピーダンスの大きさを計算するステップ２２０は、少なくとも１つの基板層の層抵抗を計算するステップ２２２及び／または少なくとも１つの基板層の層リアクタンスを計算するステップ２２４を含むことができる。こうした例では、層抵抗を計算するステップ２２２及び／または層リアクタンスを計算するステップ２２４は、高さ較正構造アーキテクチャに少なくとも部分的に基づく。例えば、説明したように、層抵抗を計算するステップ２２２は、各基板層の厚さ及び／または各基板層の電気抵抗率に少なくとも部分的に基づくことができる。より具体的な例として、層抵抗を計算するステップ２２２は、基板層の電気抵抗率ρ、センシングチップの断面積Ａ、及び基板層の厚さｔnに基づいて、抵抗Ｒ＝ρｔn／Ａを計算するステップを含むことができる。同様に、説明したように、層リアクタンスを計算するステップ２２４は、基板層の相対誘電率εr、センシングチップのセンシングチップ表面積Ａ、及び基板層の厚さｔnに基づいて、層の静電容量Ｃ＝εrε0Ａ／ｔnを計算するステップを含むことができる。従って、層リアクタンスは、
Ｘ(ｆ)＝[２πｆＣ]-1＝ｄ／(２πｆεrε0Ａ)
のように計算することができる。
Ｘ(ｆ)＝[２πｆＣ]-1＝ｄ／(２πｆεrε0Ａ)
のように計算することができる。
【0050】
各基板層のインピーダンスの大きさを計算するステップ２２０が、層抵抗を計算するステップ２２２及び層リアクタンスを計算するステップ２２４を共に含む例では、計算するステップ２２０が、各基板層の層抵抗と層リアクタンスとを比較するステップを追加的に含むことができる。例えば、一般に、層抵抗Ｒ及び層リアクタンスＺCを有する所定の基板層のインピーダンスは、この基板層を、層抵抗を有する完全に抵抗性の回路素子と層リアクタンスを有する完全に容量性の回路素子との並列配置としてモデル化することによって測定することができる。従って、層全体のインピーダンスＺtotは、
のように計算することができる。層抵抗が層リアクタンスよりもずっと（例えば、１０００倍以上）大きい例では、層全体のインピーダンスを層抵抗に等しいものとして近似することができる。同様に、層リアクタンスが層抵抗よりもずっと（例えば、１０００倍以上）大きい例では、層全体のインピーダンスを層抵抗に等しいものとして近似することができる。
【数2】
【0051】
各基板層の層インピーダンスの大きさを計算するステップ２２０に続いて、全層のインピーダンスを計算するステップ２３０は、各基板層の層インピーダンスの大きさをまとめて加算するステップを含むことができる。このように、全層のインピーダンスを計算するステップ２３０は、高さ較正構造の基板層の直列インピーダンスを計算するステップを含むことができる。別の言い方をすれば、計算するステップ２３０は、高さ較正構造の各層の抵抗、リアクタンス、及び／または全インピーダンスを順次に加算するステップを含むことができる。このように、全層のインピーダンスの大きさを計算するステップ２３０は、高さ較正構造の１つ以上の層の抵抗率、高さ較正構造の１つ以上の層の相対誘電率、高さ較正構造の１つ以上の層の厚さ、及び／またはセンシングチップの表面積に依存する数、量、及び／または数式を生成することができる。高さ較正構造が表面層のみを含む例（即ち、高さ較正構造が表面下層を含まない例）では、ステップ２３０で計算した全層のインピーダンスの大きさを、ステップ２２０で計算した層インピーダンスの大きさに等しくすることができる。
【0052】
実測インピーダンスの大きさを測定するステップ２４０は、本明細書中に説明するように、容量性変位センサを、あらゆる適切な方法で、動作状態で利用するステップを含むことができる。例えば、図３に示すように、実測インピーダンスの大きさを測定するステップ２４０は、励起周波数の交流（ＡＣ：alternating current）の励起電圧信号をセンシングチップに供給するステップ２４２、及び／または励起電圧信号に基づく応答電流を測定するステップ２４４を含むことができる。こうした例では、励起電圧信号が既知の電圧の大きさＶinで供給され、対応する応答電流信号が電流の大きさＩoutを有するように測定された際に、実測インピーダンスの大きさを測定するステップ２４０は、実測インピーダンスの大きさを
のように計算するステップを含むことができる。
【数3】
【0053】
一部の例では、本明細書中に説明するように、較正した容量性高さ測定値を計算するステップ２６０が、ステップ２４０で測定した実測インピーダンスの大きさを、ステップ２３０で計算した全層のインピーダンスの大きさと比較するステップを含む。それに加えて、あるいはその代わりに、較正した容量性高さ測定値を計算するステップ２６０は、未較正の容量性高さ測定値を、ステップ２４０で測定した実測インピーダンスの大きさに基づいて計算するステップを含むことができる。具体的には、こうした例では、未較正の容量性高さ測定値を
ｄuncal＝２πｆεrε0ＡＺmeas
のように計算することができる。こうした例では、本明細書中に説明するように、較正した容量性高さ測定値を計算するステップ２６０が、未較正の容量性高さ測定値と、ステップ２３０で計算した全層のインピーダンスの大きさに対応する高さ較正補正係数との差を計算するステップを含むことができる。一部のこうした例では、容量性変位センサを、未較正の容量性高さ測定値を生成及び／または出力するように構成することができる。
ｄuncal＝２πｆεrε0ＡＺmeas
のように計算することができる。こうした例では、本明細書中に説明するように、較正した容量性高さ測定値を計算するステップ２６０が、未較正の容量性高さ測定値と、ステップ２３０で計算した全層のインピーダンスの大きさに対応する高さ較正補正係数との差を計算するステップを含むことができる。一部のこうした例では、容量性変位センサを、未較正の容量性高さ測定値を生成及び／または出力するように構成することができる。
【0054】
全層のインピーダンスの大きさを計算するステップ２３０及び実測インピーダンスの大きさを測定するステップ２４０に続いて、較正した容量性高さ測定値を、例えば全層のインピーダンスの大きさと実測インピーダンスの大きさとの比較により決定することができる。例えば、図３に示すように、較正した容量性高さ測定値を計算するステップ２６０は、コントローラで、（ステップ２４０で測定した）実測インピーダンスの大きさと（ステップ２３０で計算した）全層のインピーダンスの大きさとの差に等しいギャップ・インピーダンスの大きさを計算するステップを含むことができる。別の言い方をすれば、ギャップ・インピーダンスの大きさ（即ち、センシングチップと高さ較正構造との間のギャップの電気インピーダンス）は、（ステップ２４０で測定した）センシングチップと導電性バルク層との間の全実測インピーダンスを、（ステップ２３０で計算した）高さ較正構造の全インピーダンスとギャップ・インピーダンスの大きさとの和に等しいものとしてモデル化することによって決定することができる。
【0055】
ギャップ・インピーダンスの大きさを計算するステップ２６２に続いて、較正した容量性高さ測定値を計算するステップ２６０は、計算したギャップ・インピーダンスの大きさに対応するセンシングチップ距離を計算するステップを含むことができる。具体的には、説明したように、センシングチップと高さ較正構造とを分離するギャップのインピーダンスＺgapは、一般に、センシングチップ距離と
Ｚgap＝ｄ／(２πｆεrε0Ａ)
のように関係付けられ、これにより、較正した容量性高さ測定値を計算するステップ２６０は、
ｄ＝Ｚgap２πｆεrε0Ａ
を計算するステップを含むことができ、ここにｆはステップ２４２における供給において利用されるＡＣ励起電圧信号の励起周波数であり、εrはギャップを占める媒質の相対誘電率であり、Ａは高さ較正構造に対面するセンシングチップの表面積である。
Ｚgap＝ｄ／(２πｆεrε0Ａ)
のように関係付けられ、これにより、較正した容量性高さ測定値を計算するステップ２６０は、
ｄ＝Ｚgap２πｆεrε0Ａ
を計算するステップを含むことができ、ここにｆはステップ２４２における供給において利用されるＡＣ励起電圧信号の励起周波数であり、εrはギャップを占める媒質の相対誘電率であり、Ａは高さ較正構造に対面するセンシングチップの表面積である。
【0056】
一部の例では、図３に示すように、較正した容量性高さ測定値を計算するステップ２６０が、コントローラで、ステップ２３０で計算した全層のインピーダンスの大きさに少なくとも部分的に基づいて、高さ較正補正係数を計算するステップ２６４を含むことができる。例えば、計算するステップ２６４は、容量性変位センサによって生成される未較正の容量性高さ測定値と実際のセンシングチップ距離との差に少なくともほぼ等しい高さ較正補正係数を計算するステップを含むことができる。即ち、高さ較正構造のインピーダンスは、一般に、実際のセンシングチップ距離よりも大きい未較正の容量性高さ測定値を生じさせる。従って、方法２００は、較正した容量性高さ測定値を、高さ較正構造のインピーダンスに対応する距離（即ち、高さ較正補正係数）の計算により計算することもできる。従って、高さ較正補正係数を計算するステップ２６４は、高さ較正補正係数を
Δｄ＝Ｚsub２πｆεrε0Ａ
のように計算するステップを含むことができ、ここにＺsubはステップ２３０で計算した全層のインピーダンスの大きさである。こうした例では、較正した容量性高さ測定値を計算するステップ２６０が、ステップ２６４で計算した高さ較正補正係数に少なくとも部分的に基づく。例えば、較正した容量性高さ測定値を計算するステップは、未較正の容量性高さ測定値と高さ較正補正係数との差を計算するステップを含むことができる。
Δｄ＝Ｚsub２πｆεrε0Ａ
のように計算するステップを含むことができ、ここにＺsubはステップ２３０で計算した全層のインピーダンスの大きさである。こうした例では、較正した容量性高さ測定値を計算するステップ２６０が、ステップ２６４で計算した高さ較正補正係数に少なくとも部分的に基づく。例えば、較正した容量性高さ測定値を計算するステップは、未較正の容量性高さ測定値と高さ較正補正係数との差を計算するステップを含むことができる。
【0057】
以上の例は、一般に、較正した容量性高さ測定値を解析的に；例えば、高さ較正構造の既知の物理特性に基づいて、確立された数学的関係により計算する方法２００に関連する。しかし、方法２００が、較正した容量性高さ測定値を計算するステップ２６０を、高さ較正構造に関連するインピーダンスの経験的測定値に基づいて促進及び／または改良するための１つ以上のステップを含むことができるは、さらに本発明の範囲内である。例えば、図３に示すように、方法２００は、容量性変位センサで、距離依存性のインピーダンスを測定するステップ２５０を含むことができる。一例として、距離依存性のインピーダンスを測定するステップ２５０は、センシングチップ距離が変化する間に、実測インピーダンスの大きさを容量性変位センサで測定するステップを含むことができる。具体的には、センシングチップと高さ較正構造とを分離するギャップの容量性インピーダンスは、センシングチップ距離に
Ｚgap＝ｄ(２πｆεrε0Ａ)
のように関係付けられ、ｄの関数としてのＺgapのプロットは直線的であるものと予期され、かつ原点を通過する。
Ｚgap＝ｄ(２πｆεrε0Ａ)
のように関係付けられ、ｄの関数としてのＺgapのプロットは直線的であるものと予期され、かつ原点を通過する。
【0058】
しかし、容量性変位センサによって測定した実測インピーダンスＺmeasは、基板の（固定の）インピーダンス寄与分Ｚsubを追加的に含み、このためＺmeas＝Ｚgap＋Ｚsubとなる。従って、ｄの関数としてのＺmeasのプロットは、少なくともほぼ直線的になり得るが、Ｚsubに相当する値の所でｙ軸と交差し得る。このように、センシングチップ距離が変化する間に、実測インピーダンスの大きさをセンシングチップ距離として測定することは、ｄの関数としてのＺmeasのプロットのｙ切片を決定するための、外挿補間による高さ較正構造のインピーダンスの測定を可能にする。
【0059】
他の例として、距離依存性のインピーダンスを測定するステップ２５０は、センシングチップ距離が既知のセンシングチップ距離である際に、実測インピーダンスの大きさを容量性変位センサで測定するステップを含むことができる。一例として、容量性変位センサ及び（プローブ１４のような）プローブの各々を（プローブ支持体３６のような）プローブ支持体によって支持して、センシングチップがプローブの（プローブチップ１６のような）プローブチップよりも高さ較正構造の近くまで延びるようにすることができる。こうした例では、例えば容量性変位センサが高さ較正構造との接触に至る際に、既知のセンシングチップ距離を少なくともほぼ０にすることができる。しかし、このことは要件ではなく、既知のセンシングチップ距離が非ゼロであること、及び／または容量性変位センサを高さ較正構造に接触しないように構成することは、さらに本発明の範囲内である。一例として、容量性変位センサ及びプローブの各々をプローブ支持体によって支持して、プローブチップがセンシングチップよりも高さ較正構造の近くまで延びるようにすることができる。こうした例では、例えばプローブチップが高さ較正構造との接触に至る際に、既知のセンシングチップ距離は、法線軸に平行な方向に沿って測定したセンシングチップとプローブチップとの間の（オフセット量４５のような）オフセット量にほぼ等しくすることができる。他の例では、既知のセンシングチップ距離を、例えば撮像装置で、及び／または干渉計測法のような外部基準測定法により直接測定することができる。
【0060】
こうした例では、全層のインピーダンスの大きさを計算するステップ２３０が、既知のセンシングチップ距離の所で測定した距離依存性のインピーダンスに少なくとも部分的に基づくことができる。即ち、こうした例では、高さ較正構造のインピーダンスを、（ステップ２４０で測定した）実測インピーダンスの大きさの比較により測定することができ、既知のセンシングチップ距離のギャップに対応する容量性インピーダンスを計算することができる。従って、実測インピーダンスの大きさと、既知のセンシングチップ距離に対応する計算したインピーダンスの大きさとの差は、高さ較正構造の全インピーダンスの大きさに相当し得る、及び／または等しくなり得る。
【0061】
一部の例では、プローブシステム１０及び／または方法２００が、容量性変位センサに関連するプローブチップと高さ較正構造との間の（プローブチップ変位４６のような）プローブチップ変位の測定を促進することができる。具体的には、図３を引き続き参照すれば、方法２００は、コントローラで、ステップ２６０で計算した構成した容量性高さ測定値に少なくとも部分的に基づいて、プローブチップ変位を測定するステップ２７０を含むことができる。
【0062】
一例として、説明したように、プローブチップを容量性変位センサのセンシングチップから、法線軸に平行な方向に沿って測定した少なくともほぼ固定のチップ・オフセット量だけ離間させることができる。従って、プローブチップがセンシングチップよりも高さ較正構造の近くまで延びる例では、プローブチップ変位を測定するステップ２７０が、較正した容量性高さ測定値からチップ・オフセット量を減算するステップを含むことができる。その代わりに、センシングチップがプローブチップよりも高さ較正構造の近くまで延びる例では、プローブチップ変位を測定するステップ２７０が、較正した容量性高さ測定値にチップ・オフセット量を加算するステップを含むことができる。一部の例では、チップ・オフセット量を既知の量とすることができ、例えば、容量性変位センサ及びプローブが属する（プローブ・アセンブリ３０のような）プローブ・アセンブリの所定の構成に関係付けること、及び／またはこうした所定の構成によって測定することができる。他の例では、プローブチップ変位を測定するステップ２７０が、チップ・オフセット量を例えば撮像装置で測定するステップを含むことができる。
【0063】
図２のプローブシステム１０及び図３の方法２００を参照しながら、センシングチップ距離４４の測定の一例が以下に続く。以下の例では、Ａが、表面層１２２に平行な、及び／または法線軸１２に垂直な平面内のセンシングチップ４２の面積を表し、ｄがセンシングチップ距離４４の値を表し、ｔ1が表面層１２２の厚さを表し、ｔ2が第１表面下層の厚さを表し、ｔ3が第２表面下層の厚さを表し、ｔ＝ｔ1＋ｔ2＋ｔ3が高さ較正構造１２０の全体の厚さを表す。本明細書中に用いる、プローブシステム１０の構成要素を特性化するために用いる「厚さ」とは、一般に、法線軸１２に平行な方向に沿った当該構成要素の範囲を参照する。本例の目的で、センシングチップ４２が表面層１２２から、無限の電気抵抗率を有する真空の形態のギャップ４８によって分離されているものと仮定する。本例の目的で、表面層１２２及び第２表面下層１２６の各々が電気抵抗率ρを有する導電性材料であり、第１表面下層１２５が相対誘電率εrを有する絶縁材料であることを追加的に仮定する。
【0064】
図２の例を参照すれば、高さ較正構造アーキテクチャを受信するステップ２１０が、厚さｔ1、ｔ2、ｔ3、並びに第１表面層１２２及び第２表面下層１２６の各々の電気抵抗率ρ、及び第１表面下層１２５の相対誘電率εrを受信するステップを含むことができる。それに加えて、高さ較正構造アーキテクチャを受信するステップ２１０は、センシングチップの表面積Ａを受信するステップを含むことができる。
【0065】
図２の例を引き続き参照すれば、層インピーダンスの大きさを計算するステップ２２０が、各層の層抵抗を計算するステップ２２２及び／または各層の層リアクタンスを計算するステップ２２４を含むことができる。表面層１２２及び第２表面下層１２６の各々が導体であるので、表面層及び第２表面下層の各々の層インピーダンスの大きさは、各層の抵抗によって支配されるものと仮定する。従って、表面層１２２の層インピーダンスの大きさＺ1は
Ｚ1＝ρ1ｔ1／Ａ
のように計算することができ、第２表面下層１２６の層インピーダンスの大きさＺ3は
Ｚ3＝ρ3ｔ3／Ａ
のように計算することができる。第１表面下層１２５は絶縁体であるので、第１表面下層の層インピーダンスは第１表面下層の容量性リアクタンスによって支配されるものと仮定する。従って、第１表面下層１２５の層インピーダンスの大きさＺ2は
Ｚ2＝ｔ2／(２πｆεrε0Ａ)
のように計算することができ、ここにｆは第１表面下層に入る電気信号の周波数である。従って、全層のインピーダンスの大きさを計算するステップ２３０は、
を計算するステップを含むことができる。この式を約せば
のようになる。
Ｚ1＝ρ1ｔ1／Ａ
のように計算することができ、第２表面下層１２６の層インピーダンスの大きさＺ3は
Ｚ3＝ρ3ｔ3／Ａ
のように計算することができる。第１表面下層１２５は絶縁体であるので、第１表面下層の層インピーダンスは第１表面下層の容量性リアクタンスによって支配されるものと仮定する。従って、第１表面下層１２５の層インピーダンスの大きさＺ2は
Ｚ2＝ｔ2／(２πｆεrε0Ａ)
のように計算することができ、ここにｆは第１表面下層に入る電気信号の周波数である。従って、全層のインピーダンスの大きさを計算するステップ２３０は、
【数4】
【数5】
【0066】
全層のインピーダンスの大きさを計算するステップ２３０に続いて、方法２００を図２の例に適用することは、上述した実測インピーダンスの大きさＺmeasを測定するステップ２４０、及び少なくとも部分的にＺmeasに基づいて、較正した容量性高さ測定値を計算するステップ２６０をさらに含む。例えば、較正した容量性高さ測定値を計算するステップ２６０は、ギャップ・インピーダンスの大きさをＺgap＝Ｚmeas－Ｚtotのように計算するステップを含むことができる。次に、ギャップ・インピーダンスの大きさをセンシングチップ距離ｄに
ｄ＝Ｚgap２πｆεrε0Ａ
のように関係付けることができ、ここにｆは上記供給するステップ２４２で利用するＡＣ励起電圧信号の励起周波数であり、εrはギャップを占める媒質の相対誘電率であり、Ａは高さ較正構造に対面するセンシングチップの表面積である。
ｄ＝Ｚgap２πｆεrε0Ａ
のように関係付けることができ、ここにｆは上記供給するステップ２４２で利用するＡＣ励起電圧信号の励起周波数であり、εrはギャップを占める媒質の相対誘電率であり、Ａは高さ較正構造に対面するセンシングチップの表面積である。
【0067】
図２の例を引き続き参照すれば、プローブ１４のプローブチップ１６が容量性変位センサ４０のセンシングチップ４２よりも高さ較正構造１２０の近くまで延びる。具体的には、図２の例では、センシングチップ距離４４がプローブチップ変位４６をチップ・オフセット量４５だけ超える。従って、既知のチップ・オフセット量Δｄが与えられれば、プローブチップ変位ｄpを測定するステップ２７０は、ｄp＝ｄ－Δｄを計算するステップを含むことができる。
【0068】
本開示では、例示的で非排他的な例のいくつかを、方法を一連のブロックまたはステップとして示して説明する流れ図またはフローチャートに関連して説明及び／または提示してきた。それに伴う記載中に特に断りのない限り、これらのブロックの順序は、これらのブロック（またはステップ）のうちの２つ以上が異なる順序で、及び／または同時に発生することを含めて、流れ図中に示す順序から変化し得ることは、本発明の範囲内である。これらのブロックまたはステップを論理回路として実現することができることも本発明の範囲内であり、このことは、これらのブロックまたはステップを論理回路として実現するように記述することもできる。一部の用途では、これらのブロックまたはステップが、機能的に等価な回路または他の論理デバイスによって実現される数式及び／または動作を表すことができる。図示するブロックは、コンピュータ、プロセッサ、及び／または他の論理デバイスに、応答すること、動作を実行すること、状態を変化させること、出力または表示を発生すること、及び／または決定を行うことを実行させる実行可能な命令を表すことができるが、このことは要件ではない。
【0069】
本明細書中に説明するように、第１の実体と第２の実体との間に置かれる「及び／または」は、(1)第１の実体、(2)第２の実体、及び(3)第１の実体と第２の実体、のうちの１つを意味する。「及び／または」を伴って列挙される複数の実体も同じように考えるべきであり、即ち、そのように結合される実体のうちの「１つ以上」と考えるべきである。「及び／または」の箇条書きによって具体的に識別される実体以外の他の実体も、具体的に識別される実体と関係しても無関係でも、任意で存在することができる。従って、非限定的な例として、「Ａ及び／またはＢ」の参照は、「具えている」のような上限のない文言と共に用いられる際には、一具体例ではＡのみ（任意でＢ以外の実体を含む）、他の具体例ではＢのみ（任意でＡ以外の実体を含む）；さらに他の具体例ではＡ及びＢの両方（任意で他の実体を含む）を参照し得る。これらの実体は、要素、動作、構造、ステップ、操作、値、等を参照することができる。
【0070】
本明細書中に用いる、１つ以上の実体のリストを参照する「少なくとも１つの」は、この実体のリスト中の任意の１つ以上の実体から選択した少なくとも１つの実体を意味するものと理解するべきであるが、必ずしも、この実体のリスト内に具体的に列挙されたありとあらゆる実体のうちの少なくとも１つを含むわけではなく、この実体のリスト中の実体の任意の組合せを排除しない。この定義は、「少なくとも１つの」が参照する実体のリスト内に具体的に識別される実体以外の実体が、具体的に識別される実体と関係があっても無関係でも、任意で存在し得ることも可能にする。従って、非限定的な例として、「Ａ及びＢの少なくとも一方」（または等価的に「ＡまたはＢの少なくとも一方」、あるいは等価的に「Ａ及び／またはＢの少なくとも一方」）は、一具体例では、少なくとも１つの、任意で２つ以上のＡ（Ｂはなし、任意でＢ以外の実体を含む）；他の具体例では、少なくとも１つの、任意で２つ以上のＢ（Ａはなし、任意でＡ以外の実体を含む）；さらに他の具体例では、少なくとも１つの、任意で２つ以上のＡ、及び少なくとも１つの、任意で２つ以上のＢ（任意で他の実体を含む）を参照することができる。換言すれば、「少なくとも１つの」、「１つ以上の」、及び「及び／または」は上限のない表現であり、効力を有する際に接続語であると共に離接語である。例えば、「Ａ、Ｂ、及びＣのうちの少なくとも１つ」、「Ａ、Ｂ、またはＣのうちの少なくとも１つ」、「Ａ、Ｂ、及びＣのうちの１つ以上」、及び「Ａ、Ｂ、及び／またはＣ」という表現の各々は、Ａ単独、Ｂ単独、Ｃ単独、ＡとＢを合わせて、ＡとＣを合わせて、ＢとＣを合わせて、Ａ、Ｂ、及びＣを合わせて、及び任意で、上記のいずれかを少なくとも１つの他の実体と組み合わせて、を意味することができる。
【0071】
何らかの特許、特許出願、または他の参考文献が参照することによって本明細書に含まれ、本開示中の含まない部分、あるいは他の含まれる参考文献のいずれかと(1)矛盾する方法で用語を定義する、及び／または(2)さもなければ矛盾する場合には、本開示中の含まない部分が支配し、本開示中の用語または含まれる開示は、当該用語が定義される、及び／または含まれる開示が元々存在する参考文献のみについて支配する。
【0072】
本明細書中に用いる「適合される」及び「構成される」とは、要素、構成要素、または他の主体が所定の機能を実行するように設計されていること、及び／または所定の機能を実行することを意図されていることを意味する。従って、「適合される」及び「構成される」の使用は、所定の要素、構成要素、または他の主体が単に所定の機能を実行する「ことができる」ことを意味するものと考えるべきではなく、当該要素、構成要素、及び／または他の主体が、当該機能を実行する目的で選択、作出、実現、利用、プログラム、及び／または設計されていることを意味するものと考えるべきである。それに加えて、あるいはその代わりに、特定機能を実行するように適合されたものとして挙げられた要素、構成要素、及び／または他の主体を、当該機能を実行するように構成されたものとして記述することができ、その逆も成り立つことも、本発明の範囲内である。
【0073】
本明細書中に用いる、「例えば」、「一例として」、及び／または単に「例」とは、本発明による１つ以上の構成要素、特徴、細部、構造、具体例、及び／または方法を参照して用いる際には、記載した構成要素、特徴、細部、構造、具体例、及び／または方法が、本発明による構成要素、特徴、細部、構造、具体例、及び／または方法の例示的で非排他的な例を伝えることを意図している。従って、記載した構成要素、特徴、細部、構造、具体例、及び／または方法は、限定的であること、要件であること、あるいは排他的／網羅的であることは意図しておらず；他の構成要素、特徴、細部、構造、具体例、及び／または方法は、構造的及び／または機能的に同様及び／または等価な構成要素、特徴、細部、構造、具体例、及び／または方法を含めて、本発明の範囲内である。
【0074】
本発明によるプローブシステム及び方法の例示的で非排他的な例を、以下に列挙する段落に提示する：
【0075】
Ａ１．プローブシステムを利用して、較正した容量性高さ測定値を生成す方法であって、このプローブシステムがプローブ支持体を有するプローブ・アセンブリを含み、このプローブ支持体はセンシングチップで終端する容量性変位センサを支持し、このセンシングチップは基板に対して離間した関係に位置決めされるように構成され、容量性変位センサは、基板からセンシングチップまでのセンシングチップ距離を少なくとも部分的に表す未較正の容量性高さ測定値を生成するように構成され、この未較正の容量性高さ測定値は、任意で、基板に少なくともほぼ垂直に延びる法線軸に平行な方向に沿って測定され、この方法は：
コントローラで、基板の高さ較正構造の高さ較正構造アーキテクチャを受信するステップであって、高さ較正構造アーキテクチャは、高さ較正構造の１つ以上の基板層に関する情報を含むステップと；
コントローラで、高さ較正構造アーキテクチャに少なとも部分的に基づいて、１つ以上の基板層における各基板層の層インピーダンスの大きさを計算するステップと；
コントローラで、１つ以上の基板層における各基板層の層インピーダンスの大きさを計算するステップに少なとも部分的に基づいて、高さ較正構造の全層のインピーダンスの大きさを計算するステップと；
容量性変位センサで、実測インピーダンスの大きさを測定するステップと；
コントローラで、全層のインピーダンスの大きさ及び実測インピーダンスの大きさに少なくとも部分的に基づいて、較正した容量性高さ測定値を計算するステップと
を含む方法。
コントローラで、基板の高さ較正構造の高さ較正構造アーキテクチャを受信するステップであって、高さ較正構造アーキテクチャは、高さ較正構造の１つ以上の基板層に関する情報を含むステップと；
コントローラで、高さ較正構造アーキテクチャに少なとも部分的に基づいて、１つ以上の基板層における各基板層の層インピーダンスの大きさを計算するステップと；
コントローラで、１つ以上の基板層における各基板層の層インピーダンスの大きさを計算するステップに少なとも部分的に基づいて、高さ較正構造の全層のインピーダンスの大きさを計算するステップと；
容量性変位センサで、実測インピーダンスの大きさを測定するステップと；
コントローラで、全層のインピーダンスの大きさ及び実測インピーダンスの大きさに少なくとも部分的に基づいて、較正した容量性高さ測定値を計算するステップと
を含む方法。
【0076】
Ａ２．段落１の方法であって、１つ以上の基板層が表面層及び１つ以上の表面下層を含む方法。
【0077】
Ａ３．段落Ａ１～Ａ２のいずれかの方法であって、高さ較正構造アーキテクチャを受信するステップが：
(i) 任意で上記法線軸に沿って測定した、１つ以上の基板層における各基板層の層厚さ；
(ii) １つ以上の基板層における各基板層の電気抵抗率；
(iii) １つ以上の基板層における各基板層の相対誘電率；及び
(iv) 任意で上記法線軸に垂直な平面内で測定した、高さ較正構造に対面するセンシングチップのセンシングチップ表面積
のうちの１つ以上を受信するステップを含む方法。
(i) 任意で上記法線軸に沿って測定した、１つ以上の基板層における各基板層の層厚さ；
(ii) １つ以上の基板層における各基板層の電気抵抗率；
(iii) １つ以上の基板層における各基板層の相対誘電率；及び
(iv) 任意で上記法線軸に垂直な平面内で測定した、高さ較正構造に対面するセンシングチップのセンシングチップ表面積
のうちの１つ以上を受信するステップを含む方法。
【0078】
Ａ４．段落Ａ１～Ａ３のいずれかの方法であって、高さ較正構造アーキテクチャを受信するステップが、ユーザ入力を受けるように構成されたユーザインタフェースを介して受信するステップを含む方法。
【0079】
Ａ５．段落Ａ４の方法であって、ユーザインタフェースが、モニタ、タッチスクリーン、キーボード、及びマウスのうちの１つ以上を含む方法。
【0080】
Ａ６．段落Ａ１～Ａ５のいずれかの方法であって、１つ以上の基板層における各基板層の層インピーダンスの大きさを計算するステップが、１つ以上の基板層における少なくとも１つの基板層の層抵抗を、各基板層の層厚さ及び各基板層の電気抵抗率の一方または両方に少なくとも部分的に基づいて計算するステップを含む方法。
【0081】
Ａ７．段落Ａ１～Ａ６のいずれかの方法であって、１つ以上の基板層における各基板層の層インピーダンスの大きさを計算するステップが、１つ以上の基板層における少なくとも１つの基板層の層リアクタンスを計算するステップを含み；層リアクタンスを計算するステップが、１つ以上の基板層における少なくとも１つの基板層の層静電容量を計算するステップを含み；層静電容量を計算するステップが、少なくとも１つの基板層における各基板層の層厚さ及び少なくとも１つの基板層における各基板層の相対誘電率の一方または両方に少なくとも部分的に基づく方法。
【0082】
Ａ８．段落Ａ７の方法であって、段落Ａ６に従属する際に、１つ以上の基板層における各基板層の層インピーダンスの大きさを計算するステップが、少なくとも１つの基板層の各々の層抵抗と層リアクタンスとを比較するステップを含む方法。
【0083】
Ａ９．段落Ａ８の方法であって、１つ以上の基板層における各基板層の層インピーダンスの大きさを計算するステップが、少なくとも１つの基板層の各々のインピーダンスの大きさを、少なくとも１つの基板層の各々の層抵抗及び層リアクタンスのうちの小さい方として近似するステップを含む方法。
【0084】
Ａ１０．段落Ａ１～Ａ９のいずれかの方法であって、高さ較正構造の全層のインピーダンスの大きさを計算するステップが、１つ以上の基板層の各々の層インピーダンスの大きさをまとめて加算するステップを含む方法。
【0085】
Ａ１１．段落Ａ１～Ａ１０のいずれかの方法であって、実測インピーダンスの大きさを測定するステップが、励起周波数の交流（ＡＣ）励起電圧信号をセンシングチップに供給するステップを含む方法。
【0086】
Ａ１２．段落Ａ１１の方法であって、実測インピーダンスの大きさを測定するステップが：
(i) 励起電圧信号に基づく応答電流信号を測定するステップと；
(ii) 実測インピーダンス信号の大きさを、励起電圧信号の大きさ及び応答電流信号の大きさの各々に少なくとも部分的に基づいて計算するステップと
を含む方法。
(i) 励起電圧信号に基づく応答電流信号を測定するステップと；
(ii) 実測インピーダンス信号の大きさを、励起電圧信号の大きさ及び応答電流信号の大きさの各々に少なくとも部分的に基づいて計算するステップと
を含む方法。
【0087】
Ａ１３．段落Ａ１～Ａ１２のいずれかの方法であって、較正した容量性高さ測定値を計算するステップが：
(i) コントローラで、実測インピーダンスの大きさと全層のインピーダンスの大きさとの差に等しいギャップ・インピーダンスの大きさを計算するステップと；
(ii) コントローラで、ギャップ・インピーダンスの大きさに少なくとも部分的に基づいて、較正した容量性高さ測定値を計算するステップと
を含む方法。
(i) コントローラで、実測インピーダンスの大きさと全層のインピーダンスの大きさとの差に等しいギャップ・インピーダンスの大きさを計算するステップと；
(ii) コントローラで、ギャップ・インピーダンスの大きさに少なくとも部分的に基づいて、較正した容量性高さ測定値を計算するステップと
を含む方法。
【0088】
Ａ１４．段落Ａ１３の方法であって、較正した容量性高さ測定値を計算するステップが、さらに、励起周波数に少なくとも部分的に基づく方法。
【0089】
Ａ１５．段落Ａ１～Ａ１４のいずれかの方法であって、コントローラで、全層のインピーダンスの大きさに少なくとも部分的に基づいて、高さ較正補正係数を計算するステップをさらに含み、較正した容量性高さ測定値を計算するステップが、高さ較正補正係数に少なくとも部分的に基づく方法。
【0090】
Ａ１６．段落Ａ１５の方法であって、較正した容量性高さ測定値を計算するステップが、未較正の容量性高さ測定値と高さ較正補正係数との差を計算するステップを含む方法。
【0091】
Ａ１７．段落Ａ１～Ａ１６のいずれかの方法であって、容量性変位センサで、距離依存性のインピーダンスを測定するステップをさらに含み；距離依存性のインピーダンスを測定するステップが：
(i) センシングチップ距離が変化する間に、実測インピーダンスの大きさを測定するステップ；及び
(ii) 既知のセンシングチップ距離における実測インピーダンスの大きさを測定するステップ；
の一方または両方を含み、
較正した容量性高さ測定値を計算するステップが、距離依存性のインピーダンスに少なくとも部分的に基づく方法。
(i) センシングチップ距離が変化する間に、実測インピーダンスの大きさを測定するステップ；及び
(ii) 既知のセンシングチップ距離における実測インピーダンスの大きさを測定するステップ；
の一方または両方を含み、
較正した容量性高さ測定値を計算するステップが、距離依存性のインピーダンスに少なくとも部分的に基づく方法。
【0092】
Ａ１８．段落Ａ１７の方法であって、既知のセンシングチップ距離が少なくともほぼ０である方法。
【0093】
Ａ１９．段落Ａ１７の方法であって、既知のセンシングチップ距離が非ゼロである方法。
【0094】
Ａ２０．段落Ａ１７～Ａ１９のいずれかの方法であって、高さ較正構造の全層のインピーダンスを計算するステップが、距離依存性のインピーダンスに少なくとも部分的に基づく方法。
【0095】
Ａ２１．段落Ａ１～Ａ２０のいずれかの方法であって、プローブシステムが、基板からプローブチップ変位だけ離間したプローブチップを有するプローブをさらに含み、プローブチップ変位は、任意で、法線軸に平行な方向に沿って測定され、上記方法が、コントローラで、較正した容量性高さ測定値に少なくとも部分的に基づいて、プローブチップ変位を測定するステップを含む方法。
【0096】
Ａ２２．段落Ａ２１の方法であって、プローブチップがセンシングチップからチップ・オフセット量だけ離間し、チップ・オフセット量は、任意で、法線軸に平行な方向に沿って測定され、チップ・オフセット量は少なくともほぼ固定であり、プローブチップ変位を測定するステップが：
(i) 較正した容量性高さ測定値にチップ・オフセット量を加算するステップ；及び
(ii) 較正した容量性高さ測定値からチップ・オフセット量を減算するステップ；
のうちの一方を含む方法。
(i) 較正した容量性高さ測定値にチップ・オフセット量を加算するステップ；及び
(ii) 較正した容量性高さ測定値からチップ・オフセット量を減算するステップ；
のうちの一方を含む方法。
【0097】
Ａ２３．段落Ａ２２の方法であって、プローブチップ変位を測定するステップが、任意で撮像装置で、チップ・オフセット量を測定するステップを含む方法。
【0098】
Ｂ１．１つ以上の被試験デバイス（ＤＵＴ）を含む基板を支持するように構成されたチャック支持面を有するチャックと；
１つ以上のＤＵＴを試験するように構成されたプローブ・アセンブリと；
段落Ａ１～Ａ２３のいずれかの方法によりプローブシステムの動作を制御するようにプログラムされたコントローラとを具えたプローブシステムであって、
プローブ・アセンブリが：
(i) プローブ支持体と；
(ii) プローブ支持体によって動作可能な様式で支持される１つ以上のプローブと；
(iii) プローブ支持体によって支持される容量性変位センサとを含み、
１つ以上のプローブの各々が、１つ以上のＤＵＴにおける対応するＤＵＴを試験するように構成され、
容量性変位センサがセンシングチップで終端し、センシングチップは基板に対して離間して位置決めされるように構成され；容量性変位センサが未較正の容量性高さ測定値を生成するように構成され、未較正の容量性高さ測定値は、基板からセンシングチップまでのセンシングチップ距離を少なくとも部分的に表し、センシングチップ距離は、任意で、基板に少なくともほぼ垂直に延びる法線軸に平行な方向に沿って測定されるプローブシステム。
１つ以上のＤＵＴを試験するように構成されたプローブ・アセンブリと；
段落Ａ１～Ａ２３のいずれかの方法によりプローブシステムの動作を制御するようにプログラムされたコントローラとを具えたプローブシステムであって、
プローブ・アセンブリが：
(i) プローブ支持体と；
(ii) プローブ支持体によって動作可能な様式で支持される１つ以上のプローブと；
(iii) プローブ支持体によって支持される容量性変位センサとを含み、
１つ以上のプローブの各々が、１つ以上のＤＵＴにおける対応するＤＵＴを試験するように構成され、
容量性変位センサがセンシングチップで終端し、センシングチップは基板に対して離間して位置決めされるように構成され；容量性変位センサが未較正の容量性高さ測定値を生成するように構成され、未較正の容量性高さ測定値は、基板からセンシングチップまでのセンシングチップ距離を少なくとも部分的に表し、センシングチップ距離は、任意で、基板に少なくともほぼ垂直に延びる法線軸に平行な方向に沿って測定されるプローブシステム。
【0099】
Ｂ２．段落Ｂ１のプローブシステムであって、各プローブが、プローブシステムの動作状態での使用中に基板に対面するプローブチップを含み、プローブ支持体が、センシングチップ及びプローブチップを互いに対して少なくとも実質的に固定されて維持するように構成され、これにより、プローブシステムの動作状態での使用中に、チップ・オフセット量が少なくとも実質的に固定され、チップ・オフセット量は、任意で、法線軸に平行な方向に沿って測定されるプローブシステム。
【0100】
Ｂ３．段落Ｂ２のプローブシステムであって、プローブシステムが、プローブチップと基板との間のプローブチップ変位を測定するように構成され、プローブチップ変位は、任意で、法線軸に平行な方向に沿って測定されるプローブシステム。
【0101】
Ｂ４．段落Ｂ１～Ｂ３のいずれかのプローブシステムであって、各プローブがファイバチップを含む光ファイバを含み；各光ファイバが、ファイバチップを通して、光信号をＤＵＴへ送信すること及び光信号をＤＵＴから受信することのうちの一方または両方を行うように構成されているプローブシステム。
【0102】
Ｂ５．段落Ｂ４のプローブシステムであって、光ファイバがＤＵＴの光カプラを介してＤＵＴと相互作用するように構成されているプローブシステム。
【0103】
Ｂ６．段落Ｂ５のプローブシステムであって、光カプラが格子カプラ及び導波路のうちの１つ以上を含むプローブシステム。
【0104】
Ｂ７．段落Ｂ１～Ｂ６のいずれかのプローブシステムであって、プローブ・アセンブリがプローブ・ポジショナを含み、プローブ・ポジショナは、動作可能な様式でプローブ支持体に結合され、プローブ支持体を基板に対して選択的に位置決めするように構成されているプローブシステム。
【0105】
Ｂ８．段落Ｂ７のプローブシステムであって、ファイバチップが対応する光カプラに少なくとも実質的に位置合わせされるように、プローブ・ポジショナがプローブ支持体を位置決めするように構成されているプローブシステム。
【0106】
Ｂ９．段落Ｂ７～Ｂ８のいずれかのプローブシステムであって、コントローラが、プローブ・ポジショナ制御信号を発生し送信して、プローブ・ポジショナを選択的に制御するように構成されているプローブシステム。
【0107】
Ｂ１０．段落Ｂ７～Ｂ９のいずれかのプローブシステムであって、プローブ・ポジショナをチャックに対して支持するプラテンをさらに具えているプローブシステム。
【0108】
Ｂ１１．段落Ｂ１～Ｂ１０のいずれかのプローブシステムであって、チャック平行移動ステージをさらに具え、チャック平行移動ステージは、チャックを動作可能な様式で支持し、チャックを選択的かつ動作可能な様式でプローブ・アセンブリの少なくとも一部分に対して平行移動させるように構成されているプローブシステム。
【0109】
Ｂ１２．段落Ｂ１１のプローブシステムであって、コントローラが、平行移動ステージ制御信号を発生し送信して、チャック平行移動ステージを選択的に制御するように構成されているプローブシステム。
【0110】
Ｂ１３．段落Ｂ１～Ｂ１２のいずれかのプローブシステムであって、１つ以上の撮像装置をさらに具え、この撮像装置が：
(i) プローブ・アセンブリの少なくとも一部分；及び
(ii) 基板の少なくとも一部分
のうちの一方または両方の光学像を受けるように構成されているプローブシステム。
(i) プローブ・アセンブリの少なくとも一部分；及び
(ii) 基板の少なくとも一部分
のうちの一方または両方の光学像を受けるように構成されているプローブシステム。
【0111】
Ｂ１４．段落Ｂ１３のプローブシステムであって、１つ以上の撮像装置のうちの少なくとも１つの撮像装置が、法線軸に少なくともほぼ平行な方向に沿って光学像を受けるように構成されているプローブシステム。
【0112】
Ｂ１５．段落Ｂ１３～Ｂ１４のいずれかのプローブシステムであって、１つ以上の撮像装置のうちの少なくとも１つの撮像装置が、法線軸に少なくともほぼ垂直な方向に沿って光学像を受けるように構成されているプローブシステム。
【0113】
Ｂ１６．段落Ｂ１３～Ｂ１５のいずれかのプローブシステムであって、１つ以上の撮像装置における各撮像装置が、顕微鏡、接眼レンズを含む顕微鏡、接眼レンズを含まない顕微鏡、カメラ、電荷結合素子、イメージセンサ、固体撮像デバイス、Ｃ－ＭＯＳ撮像デバイス、及びレンズのうちの１つ以上を含むプローブシステム。
【0114】
Ｂ１７．段落Ｂ１～Ｂ１６のいずれかのプローブシステムであって、信号発生兼分析アセンブリをさらに具え、信号発生兼分析アセンブリは：
(i) 試験信号を発生すること；
(ii) 試験信号をプローブ経由でＤＵＴに供給すること；
(iii) 結果信号をプローブ経由でＤＵＴから受信すること；及び
(iv) 結果信号を分析すること
のうちの１つ以上を行うように構成されているプローブシステム。
(i) 試験信号を発生すること；
(ii) 試験信号をプローブ経由でＤＵＴに供給すること；
(iii) 結果信号をプローブ経由でＤＵＴから受信すること；及び
(iv) 結果信号を分析すること
のうちの１つ以上を行うように構成されているプローブシステム。
【0115】
Ｂ１８．段落Ｂ１７のプローブシステムであって、コントローラが信号発生兼分析アセンブリを含むプローブシステム。
【0116】
Ｂ１９．段落Ｂ１～Ｂ１８のいずれかのプローブシステムであって、容量性変位センサが、センシングチップを少なくともほぼ円形に包囲するガード電極を含み、容量性変位センサは、当該容量性変位センサの動作状態での使用中に、ガード電圧をガード電極に供給して、未較正の容量性高さ測定値を生成するように構成され、プローブ・アセンブリが、当該プローブ・アセンブリの動作状態での使用中に、ガード電極を少なくとも部分的に無効化してＤＵＴを試験するように構成されているプローブシステム。
【産業上の利用可能性】
【0117】
本明細書中に開示するプローブシステム及び方法は、半導体の製造産業及び試験産業に適用可能である。
【0118】
以上に説明する開示は、独立した実用性を有する複数の個別の発明を包含するものと確信される。これらの発明の各々は、その好適な形態で開示してきたが、本明細書中に開示し図示するその具体的な実施形態は、限定的意味で考えるべきでない、というのは非常に多数の変形例が可能であるからである。本発明の主題は、本明細書中に開示する種々の要素、特徴、機能、及び／または特性の新規で非自明な組合せ及びサブコンビネーション（副次的組合せ）のすべてを含む。同様に、請求項が「１つの」または「第１の」要素またはその等価物を記載する場合、こうした請求項は、１つ以上のこうした要素の包含を含むものと理解するべきであり、２つ以上のこうした要素を要求も排除もしない。
【0119】
以下の特許請求の範囲は、開示する発明のうちの１つに指向し、新規で非自明な特定の組合せ及びサブコンビネーションを具体的に指摘するものと確信する。特徴、機能、要素、及び／または特性の他の組合せ及びサブコンビネーションの形で実現される発明は、本特許請求の範囲の補正、あるいは本願または関連出願中の新たな請求項の提示により特許請求することがある。こうした補正または新たな請求項は、異なる発明に指向していても同じ発明に指向していても、その範囲が元の特許請求の範囲と異なっても、元の特許請求の範囲より広くても、元の特許請求の範囲より狭くても、あるいは元の特許請求の範囲と同等でも、本開示の発明の主題に含まれるものと考える。
【図1】
【図2】
【図3】
【手続補正書】
【提出日】2021-09-02
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
プローブシステムを利用して、較正した容量性高さ測定値を生成する方法であって、該プローブシステムがプローブ支持体を有するプローブ・アセンブリを含み、該プローブ支持体はセンシングチップで終端する容量性変位センサを支持し、該センシングチップは基板に対して離間した関係に位置決めされるように構成され、前記容量性変位センサは、前記基板から前記センシングチップまでのセンシングチップ距離を少なくとも部分的に表す未較正の容量性高さ測定値を生成するように構成されている方法において、コントローラで、前記基板の高さ較正構造の高さ較正構造アーキテクチャを受信するステップであって、該高さ較正構造アーキテクチャは、該高さ較正構造の１つ以上の基板層に関する情報を含むステップと、
前記コントローラで、前記高さ較正構造アーキテクチャに少なくとも部分的に基づいて、前記１つ以上の基板層における各基板層の層インピーダンスの大きさを計算するステップと、
前記コントローラで、前記１つ以上の基板層における各基板層の層インピーダンスを計算するステップに少なくとも部分的に基づいて、前記高さ較正構造の全層のインピーダンスの大きさを計算するステップと、
前記容量性変位センサで、実測インピーダンスの大きさを測定するステップと、
前記コントローラで、前記全層のインピーダンスの大きさ及び前記実測インピーダンスの大きさに少なくとも部分的に基づいて、前記較正した容量性高さ測定値を計算するステップと
を含む方法。
【請求項2】
前記１つ以上の基板層が、表面層及び１つ以上の表面下層を含む、請求項１に記載の方法。
【請求項3】
前記高さ較正構造アーキテクチャを受信するステップが、(i) 前記１つ以上の基板層における各基板層の層厚さ、
(ii) 前記１つ以上の基板層における各基板層の電気抵抗率、
(iii) 前記１つ以上の基板層における各基板層の相対誘電率、及び
(iv) 前記高さ較正構造に対面する前記センシングチップのセンシングチップ表面積
のうちの１つ以上を受信するステップを含む、請求項１または２に記載の方法。
【請求項4】
前記高さ較正構造アーキテクチャを受信するステップが、ユーザ入力を受けるように構成されたユーザインタフェースを介して受信するステップを含む、請求項３に記載の方法。
【請求項5】
前記１つ以上の基板層における各基板層の層インピーダンスを計算するステップが、前記１つ以上の基板層における少なくとも１つの前記基板層の層抵抗を、前記基板層の各々の層厚さ及び前記基板層の各々の電気抵抗率の一方または両方に少なくとも部分的に基づいて計算するステップを含む、請求項３または４に記載の方法。
【請求項6】
前記１つ以上の基板層における各基板層の層インピーダンスを計算するステップが、前記１つ以上の基板層における少なくとも１つの前記基板層の層リアクタンスを計算するステップを含み、該層リアクタンスを計算するステップが、前記１つ以上の基板層における少なくとも１つの前記基板層の層静電容量を計算するステップを含み、該層静電容量を計算するステップが、前記少なくとも１つの基板層における前記基板層の各々の層厚さ及び前記少なくとも１つの基板層における前記基板層の各々の相対誘電率の一方または両方に少なくとも部分的に基づくステップを含む、請求項５に記載の方法。
【請求項7】
前記１つ以上の基板層における各基板層の層インピーダンスを計算するステップが、 (i) 少なくとも１つの前記基板層の各々の前記層抵抗と前記層リアクタンスとを比較するステップと、
(ii) 前記少なくとも１つの基板層の各々の前記層インピーダンスの大きさを、前記少なくとも１つの基板層の各々の前記層抵抗及び前記層リアクタンスのうちの小さい方として近似するステップと
を含む、請求項６に記載の方法。
【請求項8】
前記高さ較正構造の全層のインピーダンスを計算するステップが、前記１つ以上の基板層の各々の前記層インピーダンスの大きさをまとめて加算するステップを含む、請求項１～７のいずれかに記載の方法。
【請求項9】
前記実測インピーダンスの大きさを測定するステップが、励起周波数の交流（ＡＣ）励起電圧信号を前記センシングチップに供給するステップを含む、請求項１～８のいずれかに記載の方法。
【請求項10】
前記実測インピーダンスの大きさを測定するステップが、(i) 前記励起電圧信号に基づく応答電流信号を測定するステップと、
(ii) 前記励起電圧信号の大きさ及び前記応答電流信号の大きさの各々に少なくとも部分的に基づいて、前記実測インピーダンス信号の大きさを計算するステップと
をさらに含む、請求項９に記載の方法。
【請求項11】
前記較正した容量性高さ測定値を計算するステップが、(i) 前記コントローラで、前記実測インピーダンスの大きさと前記全層のインピーダンスの大きさとの差に等しいギャップ・インピーダンスの大きさを計算するステップと、
(ii) 前記コントローラで、前記ギャップ・インピーダンスの大きさに少なくとも部分的に基づいて、前記較正した容量性高さ測定値を計算するステップと
を含む、請求項１～１０のいずれかに記載の方法。
【請求項12】
前記コントローラで、前記全層のインピーダンスの大きさに少なくとも部分的に基づいて、高さ較正補正係数を計算するステップをさらに含み、前記較正した容量性高さ測定値を計算するステップが、前記高さ較正補正係数に少なくとも部分的に基づく、請求項１～１１のいずれかに記載の方法。
【請求項13】
前記較正した容量性高さ測定値を計算するステップが、前記未較正の容量性高さ測定値と前記高さ較正補正係数との差を計算するステップを含む、請求項１２に記載の方法。
【請求項14】
前記容量性変位センサで、距離依存性のインピーダンスを測定するステップをさらに含み、該距離依存性のインピーダンスを測定するステップが、(i) 前記センシングチップ距離が変化する間に、前記実測インピーダンスの大きさを測定するステップ、及び
(ii) 既知のセンシングチップ距離における前記実測インピーダンスの大きさを測定するステップ
の一方または両方を含み、
前記較正した容量性高さ測定値を計算するステップが、前記距離依存性のインピーダンスに少なくとも部分的に基づく、請求項１～１３のいずれかに記載の方法。
【請求項15】
前記既知のセンシングチップ距離が非ゼロである、請求項１４に記載の方法。
【請求項16】
前記高さ較正構造の前記全層のインピーダンスの大きさを計算するステップが、前記距離依存性のインピーダンスに少なくとも部分的に基づく、請求項１４または１５に記載の方法。
【請求項17】
前記プローブシステムが、前記基板からプローブチップ変位だけ離間したプローブチップを有するプローブをさらに含み、前記方法が、前記コントローラで、前記較正した容量性高さ測定値に少なくとも部分的に基づいて、前記プローブチップ変位を測定するステップを含む、請求項１～１６のいずれかに記載の方法。
【請求項18】
前記プローブチップが前記センシングチップからチップ・オフセット量だけ離間し、該チップ・オフセット量は、前記基板にほぼ垂直に延びる法線軸に平行な方向に沿って測定され、該チップ・オフセット量は少なくともほぼ固定であり、前記プローブチップ変位を測定するステップが：、(i) 前記較正した容量性高さ測定値に前記チップ・オフセット量を加算するステップ、及び
(ii) 前記較正した容量性高さ測定値から前記チップ・オフセット量を減算するステップ
の一方を含む、請求項１７に記載の方法。
【請求項19】
前記プローブチップ変位を測定するステップが、前記チップ・オフセット量を撮像装置で測定するステップを含む、請求項１８に記載の方法。
【請求項20】
１つ以上の被試験デバイス（ＤＵＴ）を含む基板を支持するように構成されたチャック支持面を有するチャックと、前記１つ以上のＤＵＴを試験するように構成されたプローブ・アセンブリと、
コントローラとを具えたプローブシステムであって、該コントローラは、請求項１～１９のいずれかに記載の方法により該プローブシステムの動作を制御するようにプログラムされたプローブシステムにおいて、
前記プローブ・アセンブリが、
(i) プローブ支持体と、
(ii) 前記プローブ支持体によって動作可能な様式で支持される１つ以上のプローブと、
(iii) 前記プローブ支持体によって支持される容量性変位センサとを含み、
前記１つ以上のプローブの各々が、前記１つ以上のＤＵＴにおける対応するＤＵＴを試験するように構成され、
前記容量性変位センサがセンシングチップで終端し、該センシングチップは前記基板に対して離間して位置決めされるように構成され、前記容量性変位センサが未較正の容量性高さ測定値を生成するように構成され、該未較正の容量性高さ測定値は、前記基板から前記センシングチップまでのセンシングチップ距離を少なくとも部分的に表すプローブシステム。
【請求項21】
前記容量性変位センサが、前記センシングチップを少なくともほぼ円形に包囲するガード電極を含み、前記容量性変位センサは、当該容量性変位センサの動作状態での使用中に、前記ガード電圧を前記ガード電極に供給して、前記未較正の容量性高さ測定値を生成するように構成され、前記プローブ・アセンブリが、当該プローブ・アセンブリの動作状態での使用中に、前記ガード電極を少なくとも部分的に無効化して前記ＤＵＴを試験するように構成されている、請求項２０に記載のプローブシステム。
【請求項22】
前記プローブの各々が、前記プローブシステムの動作状態での使用中に前記基板に対面するプローブチップを含み、前記プローブ支持体が、前記センシングチップ及び前記プローブチップを互いに対して少なくとも実質的に固定されて維持するように構成され、これにより、前記プローブシステムの動作状態での使用中に、前記チップ・オフセット量が少なくとも実質的に固定され、前記チップ・オフセット量は、前記基板に少なくともほぼ垂直に延びる法線軸に平行な方向に沿って測定される、請求項２０または２１に記載のプローブシステム。
【請求項23】
前記プローブの各々が、ファイバチップを含む光ファイバを含み、該光ファイバの各々が、前記ファイバチップを通して、光信号を前記ＤＵＴへ送信すること及び該光信号を前記ＤＵＴから受信することのうちの一方または両方を行うように構成されている、請求項２０～２２のいずれかに記載のプローブシステム。
【請求項24】
前記光ファイバが、前記ＤＵＴの光カプラを介して前記ＤＵＴと相互作用するように構成されている、請求項２３に記載のプローブシステム。
【請求項25】
前記光カプラが格子カプラ及び導波路のうちの１つ以上を含む、請求項２４に記載のプローブシステム。
【請求項26】
前記プローブ・アセンブリがプローブ・ポジショナを含み、該プローブ・ポジショナは、動作可能な様式で前記プローブ支持体に結合され、前記プローブ支持体を前記基板に対して選択的に位置決めするように構成されている、請求項２０～２５のいずれかに記載のプローブシステム。
【請求項27】
前記ファイバチップが対応する前記光カプラに少なくとも実質的に位置合わせされるように、前記プローブ・ポジショナが前記プローブ支持体を位置決めするように構成されている、請求項２６に記載のプローブシステム。
【請求項28】
１つ以上の撮像装置をさらに具え、該撮像装置が、(i) 前記プローブ・アセンブリの少なくとも一部分、及び
(ii) 前記基板の少なくとも一部分
のうちの一方または両方の光学像を受けるように構成されている、請求項２０～２７のいずれかに記載のプローブシステム。
【請求項29】
前記１つ以上の撮像装置における各撮像装置が、(i) 前記基板に少なくともほぼ垂直に延びる法線軸に少なくともほぼ平行な方向、及び
(ii) 前記法線軸に少なくともほぼ垂直な方向
のうちの一方に沿って前記光学像を受けるように構成されている、請求項２８に記載のプローブシステム。
【請求項30】
信号発生兼分析アセンブリをさらに具え、該信号発生兼分析アセンブリは、(i) 試験信号を発生すること、
(ii) 前記試験信号を前記プローブ経由で前記ＤＵＴに供給すること、
(iii) 結果信号を前記プローブ経由で前記ＤＵＴから受信すること、及び
(iv) 前記結果信号を分析すること
のうちの１つ以上を行うように構成されている、請求項２０～２９のいずれかに記載のプローブシステム。
【請求項31】
前記コントローラが前記信号発生兼分析アセンブリを含む、請求項３０に記載のプローブシステム。
【国際調査報告】