IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧 ▶ 日本テキサス・インスツルメンツ株式会社の特許一覧

特表2022-517001光起電サブモジュールのためのコントローラ回路
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-03-03
(54)【発明の名称】光起電サブモジュールのためのコントローラ回路
(51)【国際特許分類】
   G05F 1/67 20060101AFI20220224BHJP
   H02M 3/155 20060101ALI20220224BHJP
【FI】
G05F1/67 A
H02M3/155 P
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021540058
(86)(22)【出願日】2020-01-09
(85)【翻訳文提出日】2021-09-08
(86)【国際出願番号】 US2020012917
(87)【国際公開番号】W WO2020146620
(87)【国際公開日】2020-07-16
(31)【優先権主張番号】16/736,312
(32)【優先日】2020-01-07
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/790,078
(32)【優先日】2019-01-09
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(71)【出願人】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ合同会社
(72)【発明者】
【氏名】リチャード へスター
(72)【発明者】
【氏名】ティモシー パトリック ポウレッティ
(72)【発明者】
【氏名】スヘン チェン
(72)【発明者】
【氏名】アムネ モハメド アコール
(72)【発明者】
【氏名】ナット マルサチャラム ナタラジャン
(72)【発明者】
【氏名】ジャヤンス ランガラジュ
【テーマコード(参考)】
5H420
5H730
【Fターム(参考)】
5H420BB02
5H420BB03
5H420BB12
5H420CC03
5H420DD02
5H420EA14
5H420EB09
5H420FF03
5H420FF22
5H420FF26
5H420GG06
5H420HJ01
5H730AA14
5H730AS05
5H730BB13
5H730BB57
5H730DD04
5H730EE57
5H730EE59
5H730FD01
5H730FF01
5H730FG05
(57)【要約】
PVサブモジュール(100)のためのコントローラ回路(102)が、電力ハーベストコントローラ回路(104)、電圧制限コントローラ回路(106)、電力モード制御回路(108)、マルチプレクサ回路(110)、及びスイッチングコンバータ回路(112)を含む。電力ハーベストコントローラ回路は、第1のPV電圧入力(114)、上限基準入力(116)、下限基準入力(118)、及び第1のゲート制御出力(120)を有する。電圧制限コントローラ回路は、第1の出力電圧フィードバック入力(122)、パルス幅基準入力(124)、及び第2のゲート制御出力(126)を有する。電力モード制御回路は、第2の出力電圧フィードバック入力(128)、モード基準入力(130)、及びモード選択出力(132)を有する。マルチプレクサ回路は、第1のゲート制御入力(134)、第2のゲート制御入力(136)、モード選択入力(138)、及び第3のゲート制御出力(140)を有する。スイッチングコンバータ回路は、第2のPV電圧入力(142)、第3のゲート制御入力(144)、及びDC電圧出力(146)を有する。
【特許請求の範囲】
【請求項1】
光起電(PV)サブモジュールのためのコントローラ回路であって、
第1のPV電圧入力と、上限基準入力と、下限基準入力と、第1のゲート制御出力とを含む電力ハーベストコントローラ回路、
第1の出力電圧フィードバック入力と、パルス幅基準入力と、第2のゲート制御出力とを含む電圧制限コントローラ回路、
第2の出力電圧フィードバック入力と、モード基準入力と、モード選択出力とを含む電力モード制御回路、
前記第1のゲート制御出力と結合される第1のゲート制御入力と、前記第2のゲート制御出力と結合される第2のゲート制御入力と、前記モード選択出力と結合されるモード選択入力と、第3のゲート制御出力とを含むマルチプレクサ回路、及び、
第2のPV電圧入力と、前記第3のゲート制御出力と結合される第3のゲート制御入力と、DC電圧出力と、前記第2のPV電圧入力と前記DC電圧出力との間に結合されるスイッチとを含むスイッチングコンバータ回路、
を含み、
前記スイッチが、前記第3のゲート制御入力と結合される制御端子を含む、
コントローラ回路。
【請求項2】
請求項1に記載のコントローラ回路であって、前記PVサブモジュールが前記コントローラ回路を含む、コントローラ回路。
【請求項3】
請求項1に記載のコントローラ回路であって、前記電力ハーベストコントローラ回路、前記電圧制限コントローラ回路、前記電力モード制御回路、及び前記マルチプレクサ回路が集積回路に含まれる、コントローラ回路。
【請求項4】
請求項1に記載のコントローラ回路であって、前記電力ハーベストコントローラ回路が、前記PVサブモジュールから電力をハーベストするために、前記第1のPV電圧入力における第1のDCストリング電圧信号の変化に応答して、前記第1のゲート制御出力における第1のゲート制御信号を調整するように構成される、コントローラ回路。
【請求項5】
請求項1に記載のコントローラ回路であって、前記電圧制限コントローラ回路が前記スイッチングコンバータ回路を制御するとき、前記DC電圧出力におけるDC出力電圧信号が、前記PVサブモジュールのための開回路電圧より小さく、前記第1のゲート制御出力における第1のゲート制御信号に関連する前記DC出力電圧信号より大きい、コントローラ回路。
【請求項6】
請求項1に記載のコントローラ回路であって、前記電力ハーベストコントローラ回路が前記スイッチングコンバータ回路を制御するとき、前記DC電圧出力におけるDC出力電圧信号が、前記第1のPV電圧入力における第1のDCストリング電圧信号の変化に応答して調整され、前記第2のゲート制御出力における第2のゲート制御信号に関連する前記DC出力電圧信号より小さい、コントローラ回路。
【請求項7】
請求項1に記載のコントローラ回路であって、
前記第2の出力電圧フィードバック入力における第2のフィードバック信号が前記モード基準入力におけるモード基準信号より小さいことに応答して、前記電力モード制御回路が、前記第1のゲート制御入力における第1のゲート制御信号を前記第3のゲート制御出力における第3のゲート制御信号に配路することに関連する第1の状況に、前記モード選択出力におけるモード選択信号をセットするように構成され、
前記第2の出力電圧フィードバック入力における第2のフィードバック信号が前記モード基準入力におけるモード基準信号より大きい場合、前記電力モード制御回路が、前記第2のゲート制御入力における第2のゲート制御信号を前記第3のゲート制御信号に配路することに関連する第2の状況に、前記モード選択信号をセットするように構成される、
コントローラ回路。
【請求項8】
請求項1に記載のコントローラ回路であって、さらに、
前記DC電圧出力と結合されるDC電圧入力と、前記第1のゲート制御出力と結合される第1のゲート制御入力と、前記上限基準入力と結合される上限基準出力と、前記下限基準入力と結合される下限基準出力とを含む、最大電力点追従(MPPT)基準及びウィンドウ生成器回路、
を含む、コントローラ回路。
【請求項9】
請求項8に記載のコントローラ回路であって、前記MPPT基準及びウィンドウ生成器回路が、
クロック出力を含むクロック回路、
前記DC電圧入力と、第3の出力電圧フィードバック出力とを含む分圧器回路、
前記第3の出力電圧フィードバック出力と結合される第3の出力電圧フィードバック入力端子と、前記クロック出力と結合される第1のクロック端子と、電圧サンプル出力端子とを含む第1のサンプリング回路、
前記電圧サンプル出力端子と結合される電圧サンプル入力端子と、前記クロック出力と結合される第2のクロック端子と、前の電圧サンプル出力端子とを含む第2のサンプリング回路、
前記電圧サンプル出力端子と結合される第1のサンプル入力と、前記前の電圧サンプル出力端子と結合される第2のサンプル入力と、電力点遷移出力とを含むコンパレータ回路、
前記電力点遷移出力と結合されるJ及びK入力端子と、前記クロック出力と結合される第3のクロック端子と、JK出力端子とを含むJKフリップフロップ回路、及び、
前記JK出力端子と結合される方向入力と、デルタ電圧出力とを含むデルタ電圧生成器回路、
を含む、コントローラ回路。
【請求項10】
請求項9に記載のコントローラ回路であって、前記MPPT基準及びウィンドウ生成器回路がさらに、
前記デルタ電圧出力と結合されるデルタ電圧入力と、前記クロック出力と結合されるクロック入力と、前記下限基準出力とを含む積分器回路、
前記第1のゲート制御入力と、レベル調整出力とを含む位相ロックループ(PLL)回路、及び、
前記下限基準出力と結合される第2の下限基準入力と、前記レベル調整出力と結合されるレベル調整入力と、前記上限基準出力とを含むレベルシフティング回路、
を含む、コントローラ回路。
【請求項11】
請求項1に記載のコントローラ回路であって、前記電力ハーベストコントローラ回路が、
前記第1のPV電圧入力と、入力電圧フィードバック出力とを含む分圧器回路、
前記入力電圧フィードバック出力と結合される第1の入力電圧フィードバック入力と、前記上限基準入力と、セット出力とを含む第1のコンパレータ回路、
前記入力電圧フィードバック出力と結合される第2の入力電圧フィードバック入力と、前記下限基準入力と、リセット出力とを含む第2のコンパレータ回路、及び、
前記セット出力と結合されるセット入力端子と、前記リセット出力と結合されるリセット入力端子と、前記第1のゲート制御出力とを含むSRフリップフロップ回路、
を含む、コントローラ回路。
【請求項12】
請求項1に記載のコントローラ回路であって、前記電圧制限コントローラ回路が、
クロック出力を含む発振器回路、
前記クロック出力と結合されるクロック入力と、波形出力とを含むランプ生成器回路、
前記パルス幅基準入力と、前記第1の出力電圧フィードバック入力と、補償出力とを含むエラー増幅器回路、
前記補償出力と結合される第1の入力と、前記波形出力と結合される第2の入力と、セット出力とを含むコンパレータ回路、及び、
前記セット出力と結合されるセット入力端子と、前記クロック出力と結合されるリセット入力端子と、前記第2のゲート制御出力とを含むSRフリップフロップ回路、
を含む、コントローラ回路。
【請求項13】
請求項1に記載のコントローラ回路であって、
前記電力モード制御回路が、前記第2の出力電圧フィードバック入力と、前記モード基準入力と、前記モード選択出力とを含むコンパレータ回路を含む、
コントローラ回路。
【請求項14】
光起電(PV)サブモジュールを制御するための方法であって、
第1のPV電圧入力における、前記PVサブモジュールに関連するPVセルのストリングからの第1のDCストリング電圧信号と、上限基準入力における、前記第1のDCストリング電圧信号のための上限閾値を表す上限基準信号と、下限基準入力における、前記第1のDCストリング電圧信号のための下限閾値を表す下限基準信号とに基づいて、電力ハーベストコントローラ回路の第1のゲート制御出力において第1のゲート制御信号を生成すること、
第1の出力電圧フィードバック入力における、前記PVサブモジュールに関連するDC出力電圧信号を表す第1のフィードバック信号と、パルス幅基準入力における、前記DC出力電圧信号のための第1の閾値を表すPWM基準信号とに基づいて、電圧制限コントローラ回路の第2のゲート制御出力において第2のゲート制御信号を生成すること、
第2の出力電圧フィードバック入力における、前記DC出力電圧信号を表す第2のフィードバック信号と、モード基準入力における、前記DC出力電圧信号のための第2の閾値を表すモード基準信号とに基づいて、電力モード制御回路のモード選択出力においてモード選択信号を生成すること、
モード選択入力における前記モード選択信号に応答して、マルチプレクサ回路の第1のゲート制御入力における前記第1のゲート制御信号、又は、第2のゲート制御入力における、前記第2のゲート制御出力からの前記第2のゲート制御信号を、第3のゲート制御出力における第3のゲート制御信号に配路すること、及び、
第3のゲート制御入力における前記第3のゲート制御信号に応答して、スイッチングコンバータ回路の第2のPV電圧入力における前記第1のDCストリング電圧信号を、DC電圧出力において前記DC出力電圧信号に変換すること、
を含む、方法。
【請求項15】
請求項14に記載の方法であって、さらに、
前記PVサブモジュールから電力をハーベストするために、前記第1のPV電圧入力における前記第1のDCストリング電圧信号の変化に応答して、前記第1のゲート制御出力における前記第1のゲート制御信号を調整することを含む、方法。
【請求項16】
請求項14に記載の方法であって、さらに、
DC電圧入力における前記DC出力電圧信号と、第1のゲート制御入力における前記第1のゲート制御信号とに基づいて、最大電力点追従(MPPT)基準及びウィンドウ生成器回路のそれぞれの上限基準出力及び下限基準出力において前記上限基準信号及び前記下限基準信号VRFを生成することを含む、方法。
【請求項17】
請求項16に記載の方法であって、
前記MPPT基準及びウィンドウ生成器回路が、クロック回路、分圧器回路、第1のサンプリング回路、第2のサンプリング回路、コンパレータ回路、JKフリップフロップ回路、及びデルタ電圧生成器回路を含み、
前記方法がさらに、
前記クロック回路のクロック出力においてクロック信号を生成すること、
第2のDC電圧入力における前記DC出力電圧信号に基づいて、前記分圧器回路の第3の出力電圧フィードバック出力において第3のフィードバック信号を生成すること、
現在の出力電圧サンプル信号を形成するために、前記第1のサンプリング回路の第3の出力電圧フィードバック入力端子における前記第3のフィードバック信号をサンプリングし、第1のクロック端子における前記クロック信号の立ち上がり又は立ち下がり遷移に応答して、前記現在の出力電圧サンプル信号を電圧サンプル出力端子に提供すること、
前の出力電圧サンプル信号を形成するために、前記第2のサンプリング回路の電圧サンプル入力端子における前記現在の出力電圧サンプル信号をサンプリングし、第2のクロック端子における前記クロック信号の立ち上がり又は立ち下がり遷移に応答して、前記前の出力電圧サンプル信号を前の電圧サンプル出力端子に提供すること、
前記コンパレータ回路の電力点遷移出力において電力点遷移信号を生成することであって、前記電力点遷移信号が、第1のサンプル入力における前記現在の出力電圧サンプル信号が、第2のサンプル入力における前記前の出力電圧サンプル信号より大きいことを示す第1の状況と、前記現在の出力電圧サンプル信号が前記前の出力電圧サンプル信号より小さいことを示す第2の状況とを有する、前記電力点遷移信号を生成すること、
J及びK入力端子における前記電力点遷移信号の前記第1の状況に応答する第1の状況と、前記電力点遷移信号の前記第2の状況に応答する第2の状況とにおいて、前記JKフリップフロップ回路のJK出力端子において方向信号を生成すること、
方向入力における前記方向信号の前記第1の状況に応答して、前記デルタ電圧生成器回路のデルタ電圧出力において、正電圧を備えるデルタ電圧信号を生成すること、及び、
前記方向信号の前記第2の状況に応答して、負電圧を備える前記デルタ電圧信号を生成すること、
を含む、方法。
【請求項18】
請求項17に記載の方法であって、
前記MPPT基準及びウィンドウ生成器回路がさらに、積分器回路、位相ロックループ(PLL)回路、及びレベルシフティング回路を含み、
前記方法がさらに、
デルタ電圧入力における前記デルタ電圧信号とクロック入力における前記クロック信号とに基づいて、前記積分器回路の下限基準出力において前記下限基準信号を生成すること、
第1のゲート制御入力における前記第1のゲート制御信号に応答して、前記PLL回路のレベル調整出力においてレベル調整信号を生成すること、及び、
レベル調整入力における前記レベル調整信号に基づいて、第2の下限基準入力における前記下限基準信号をシフトすることによって、前記レベルシフティング回路の上限基準出力において前記上限基準信号を生成すること、
を含み、
前記積分器回路が、前記下限基準信号を形成するために、前記クロック入力における前記クロック信号の立ち上がり又は立ち下がり遷移に応答して、前記デルタ電圧信号の前記正電圧を前の下限基準信号に付加するように、及び、前記クロック信号の立ち上がり又は立ち下がり遷移に応答して、前記前の下限基準信号から、前記デルタ電圧信号の前記負電圧を減算するように構成される、
方法。
【請求項19】
請求項14に記載の方法であって、
前記電力ハーベストコントローラ回路が、分圧器回路、第1のコンパレータ回路、第2のコンパレータ回路、及びSRフリップフロップ回路を含み、
前記方法がさらに、
第1のPV電圧入力における前記第1のDCストリング電圧信号に基づいて、前記分圧器回路の入力電圧フィードバック出力において入力電圧フィードバック信号を生成すること、
第1の入力電圧フィードバック入力における前記入力電圧フィードバック信号と、上限基準入力における前記上限基準信号とに基づいて、前記第1のコンパレータ回路のセット出力においてセット信号を生成すること、
第2の入力電圧フィードバック入力における前記入力電圧フィードバック信号と、下限基準入力における前記下限基準信号とに基づいて、前記第2のコンパレータ回路のリセット出力においてリセット信号を生成すること、及び、
セット入力端子における前記セット信号に応答して、前記SRフリップフロップ回路の出力端子を第1の状況にセットすることと、リセット入力端子における前記リセット信号に応答して、前記出力端子を第2の状況にセットすることとによって、前記第1のゲート制御信号を生成すること、
を含む、方法。
【請求項20】
請求項14に記載の方法であって、
前記電圧制限コントローラ回路が、発振器回路、ランプ生成器回路、エラー増幅器回路、コンパレータ回路、及びSRフリップフロップ回路を含み、
前記方法がさらに、
前記発振器回路のクロック出力においてクロック信号を生成すること、
クロック入力における前記クロック信号に基づいて、第1の所定の振幅から第2の所定の振幅に繰り返しランプする前記ランプ生成器回路の波形出力でランプ信号を生成すること、
パルス幅基準入力における前記PWM基準信号と第1の出力電圧フィードバック入力における前記第1のフィードバック信号との差に基づいて、前記エラー増幅器回路の補償出力において補償信号を生成すること、
第1の入力における前記補償信号と第2の入力における前記ランプ信号とに基づいて、前記コンパレータ回路のセット出力においてセット信号を生成すること、及び、
セット入力端子における前記セット信号に応答して、前記SRフリップフロップ回路の出力端子を第1の状況にセットすることと、リセット入力端子における前記クロック信号に応答して、前記出力端子を第2のコンディショにセットすることとによって、前記第2のゲート制御信号を生成すること、
を含む、方法。
【請求項21】
請求項14に記載の方法であって、
前記電力モード制御回路がコンパレータ回路を含み、
前記方法がさらに、
第2の出力電圧フィードバック入力における前記第2のフィードバック信号が、モード基準入力における前記モード基準信号より小さいことに応答して、前記モード選択信号が、前記第1のゲート制御入力における前記第1のゲート制御信号を前記第3のゲート制御出力における前記第3のゲート制御信号に配路することに関連する第1の状況にセットされるように、又は、第2の出力電圧フィードバック入力における前記第2のフィードバック信号がモード基準入力における前記モード基準信号より大きい場合、前記モード選択信号が、前記第2のゲート制御入力における前記第2のゲート制御信号を前記第3のゲート制御信号に配路することに関連する第2の状況にセットされるように、前記コンパレータ回路のモード選択出力において前記モード選択信号を生成すること、及び、
前記モード選択出力からの前記モード選択信号を前記モード選択入力に提供すること、
を含む、方法。
【請求項22】
光起電(PV)サブモジュールのためのコントローラ回路であって、
DC電圧入力と、第1のゲート制御入力と、上限基準出力と、下限基準出力とを含む最大電力点追従(MPPT)基準及びウィンドウ生成器回路、
第1のPV電圧入力と、前記上限基準出力と結合される上限基準入力と、前記下限基準出力と結合される下限基準入力と、前記第1のゲート制御入力と結合されるゲート制御出力とを含む電力ハーベストコントローラ回路、及び、
第2のPV電圧入力と、前記ゲート制御出力と結合される第2のゲート制御入力と、前記DC電圧入力と結合されるDC電圧出力とを含むスイッチングコンバータ回路、
を含む、コントローラ回路。
【請求項23】
請求項22に記載のコントローラ回路であって、前記MPPT基準及びウィンドウ生成器回路が、
クロック出力を含むクロック回路、
前記DC電圧入力と出力電圧フィードバック出力とを含む分圧器回路、
前記出力電圧フィードバック出力と結合される出力電圧フィードバック入力端子と、前記クロック出力と結合される第1のクロック端子と、電圧サンプル出力端子とを含む第1のサンプリング回路、
前記電圧サンプル出力端子と結合される電圧サンプル入力端子と、前記クロック出力と結合される第2のクロック端子と、前の電圧サンプル出力端子とを含む第2のサンプリング回路、
前記電圧サンプル出力端子と結合される第1のサンプル入力と、前記前の電圧サンプル出力端子と結合される第2のサンプル入力と、電力点遷移出力とを含むコンパレータ回路、
前記電力点遷移出力と結合されるJ及びK入力端子と、前記クロック出力と結合される第3のクロック端子と、JK出力端子とを含むJKフリップフロップ回路、及び、
前記JK出力端子と結合される方向入力と、デルタ電圧出力とを含むデルタ電圧生成器回路、
を含む、コントローラ回路。
【請求項24】
請求項23に記載のコントローラ回路であって、前記MPPT基準及びウィンドウ生成器回路がさらに、
前記デルタ電圧出力と結合されるデルタ電圧入力と、前記クロック出力と結合されるクロック入力と、前記下限基準出力とを含む積分器回路、
前記ゲート制御出力と結合される前記第1のゲート制御入力と、レベル調整出力とを含む位相ロックループ(PLL)回路、及び、
前記下限基準出力と結合される第2の下限基準入力と、前記レベル調整出力と結合されるレベル調整入力と、前記上限基準出力とを含むレベルシフティング回路、
を含む、コントローラ回路。
【請求項25】
請求項22に記載のコントローラ回路であって、前記電力ハーベストコントローラ回路が、
前記第1のPV電圧入力と、入力電圧フィードバック出力とを含む分圧器回路、
前記入力電圧フィードバック出力と結合される第1の入力電圧フィードバック入力と、前記上限基準入力と、セット出力とを含む第1のコンパレータ回路、
前記入力電圧フィードバック出力と結合される第2の入力電圧フィードバック入力と、前記下限基準入力と、リセット出力とを含む第2のコンパレータ回路、及び、
前記セット出力と結合されるセット入力端子と、前記リセット出力と結合されるリセット入力端子と、前記ゲート制御出力とを含むSRフリップフロップ回路、
を含む、コントローラ回路。
【発明の詳細な説明】
【背景技術】
【0001】
光起電(PV)電力オプティマイザは、PVシステムのストリングレベルで動作する。これらのオプティマイザは、ストリング全体の最大電力点(MPP)を見つける。しかし、ストリングは、大きな表面積にわたって物理的に広がっている。いくつかのPVモジュールが完全に太陽の下にあったとしても、ストリングのどの部分においても生じる太陽光の如何なる遮光も、PVアレイ全体の動作電力点に影響を及ぼす。
【発明の概要】
【0002】
一態様によれば、PVサブモジュールのためのコントローラ回路が、電力ハーベストコントローラ回路、電圧制限コントローラ回路、電力モード制御回路、マルチプレクサ回路、及びスイッチングコンバータ回路を含む。電力ハーベストコントローラ回路は、第1のPV電圧入力、上限(ceiling)基準入力、下限(floor)基準入力、及び第1のゲート制御出力を含む。電圧制限コントローラ回路は、第1の出力電圧フィードバック入力、パルス幅基準入力、及び第2のゲート制御出力を含む。電力モード制御回路は、第2の出力電圧フィードバック入力、モード基準入力、及びモード選択出力を含む。マルチプレクサ回路は、第1のゲート制御出力に結合される第1のゲート制御入力、第2のゲート制御出力に結合される第2のゲート制御入力、モード選択出力に結合されるモード選択入力、及び第3のゲート制御出力を含む。スイッチングコンバータ回路は、第2のPV電圧入力、第3のゲート制御出力に結合される第3のゲート制御入力、DC電圧出力、及び、第2のPV電圧入力とDC電圧出力との間に結合されるスイッチを含む。スイッチは、第3のゲート制御入力に結合される制御端子を含む。
【0003】
別の態様において、PVサブモジュールを制御するための方法が、第1のPV電圧入力における、PVサブモジュールに関連するPVセルのストリングからの第1のDCストリング電圧信号と、上限基準入力における、第1のDCストリング電圧信号のための上限閾値を表す上限基準信号VRCと、下限基準入力における、第1のDCストリング電圧信号DC PV+のための下限閾値を表す下限基準信号VRFとに基づいて、電力ハーベストコントローラ回路の第1のゲート制御出力において第1のゲート制御信号を生成することを含む。また、この方法は、第1の出力電圧フィードバック入力における、PVサブモジュールに関連するDC出力電圧信号を表す第1のフィードバック信号と、パルス幅基準入力における、DC出力電圧信号のための第1の閾値を表すパルス幅変調(PWM)基準信号とに基づいて、電圧制限コントローラ回路の第2のゲート制御出力において第2のゲート制御信号を生成することを含む。また、この方法は、第2の出力電圧フィードバック入力における、DC出力電圧信号を表す第2のフィードバック信号と、モード基準入力における、DC出力電圧信号のための第2の閾値を表すモード基準信号とに基づいて、モード選択信号を生成することを含む。また、この方法は、モード選択入力におけるモード選択信号に応答して、第1のゲート制御信号又は第2のゲート制御信号を、第3のゲート制御信号に配路することを含む。また、この方法は、第3のゲート制御入力における第3のゲート制御信号に応答して、スイッチングコンバータ回路の第2のPV電圧入力における第1のDCストリング電圧信号を、DC電圧出力においてDC出力電圧信号に変換することを含む。
【0004】
別の態様において、PVサブモジュールのためのコントローラ回路が、最大電力点追従(MPPT)基準及びウィンドウ生成器回路、電力ハーベストコントローラ回路、及びスイッチングコンバータ回路を含む。MPPT基準及びウィンドウ生成器回路は、DC電圧入力、第1のゲート制御入力、上限基準出力、及び下限基準出力を含む。電力ハーベストコントローラ回路は、第1のPV電圧入力、上限基準出力に結合される上限基準入力、下限基準出力に結合される下限基準入力、及び第1のゲート制御入力に結合されるゲート制御出力を含む。スイッチングコンバータ回路は、第2のPV電圧入力、ゲート制御出力に結合される第2のゲート制御入力、DC電圧出力、及び、第2のPV電圧入力とDC電圧出力との間に結合されるスイッチを含む。スイッチは、第2のゲート制御入力に結合される制御端子を含む。
【0005】
更なる態様において、PVサブモジュールのためのコントローラ回路が、電圧制限コントローラ回路及びスイッチングコンバータ回路を含む。電圧制限コントローラ回路は、出力電圧フィードバック入力、パルス幅基準入力、及びゲート制御出力を含む。スイッチングコンバータ回路は、PV電圧入力、ゲート制御出力に結合されるゲート制御入力、DC電圧出力、及び、PV電圧入力とDC電圧出力との間に結合されるスイッチを含む。スイッチは、ゲート制御入力に結合される制御端子を含む。
【図面の簡単な説明】
【0006】
図1】PVサブモジュールのための或る例示のコントローラ回路の概略図である。
【0007】
図2図1に示す選択信号のタイミングの一例を示すタイミング図である。
【0008】
図3】或る例示のMPPT基準及びウィンドウ生成器回路の概略図である。
【0009】
図4図3に示す選択信号のタイミングの一例のタイミング図である。
【0010】
図5】或る例示の電力ハーベストコントローラ回路の概略図である。
【0011】
図6図5に示す選択信号のタイミングの一例のタイミング図である。
【0012】
図7】或る例示の電圧制限コントローラ回路の概略図である。
【0013】
図8図7に示す選択信号のタイミングの一例のタイミング図である。
【0014】
図9】電力モード制御回路及びマルチプレクサ回路の例の概略図である。
【0015】
図10図9に示す選択信号のタイミングの一例のタイミング図である。
【0016】
図11】或る例示のスイッチングコンバータ回路の概略図である。
【0017】
図12】PVサブモジュールの制御を促進する或る例示の集積回路(IC)の概略図である。
【0018】
図13】PVサブモジュールを制御するための或る例示の方法のフローチャートである。
【0019】
図14】PVサブモジュールを制御するための別の例示の方法のフローチャートである。
【0020】
図15】PVサブモジュールを制御するための別の例示の方法のフローチャートである。
【0021】
図16】PVサブモジュールを制御するための別の例示の方法のフローチャートである。
【0022】
図17】PVサブモジュールを制御するための別の例示の方法のフローチャートである。
【0023】
図18】PVサブモジュールを制御するための別の例示の方法のフローチャートである。
【0024】
図19】PVサブモジュールを制御するための別の例示の方法のフローチャートである。
【0025】
図20】PVサブモジュールを制御するための別の例示の方法のフローチャートである。
【0026】
図21】PVサブモジュールを制御するための別の例示の方法のフローチャートである。
【0027】
図22】PVサブモジュールのための別の例示のコントローラ回路の概略図である。
【0028】
図23】PVサブモジュールのための別の例示のコントローラ回路の概略図である。
【発明を実施するための形態】
【0029】
図面において、同様の参照数字は全体を通して同様の要素を指し、種々の特徴は必ずしも一定の縮尺で描かれていない。本記載において、「結合する」又は「結合される」という用語は、間接的又は直接的な電気的又は機械的接続或いはそれらの組み合わせを含む。例えば、第1のデバイスが第2のデバイスに結合する又は結合される場合、そうした接続は、直接的な電気接続を介するもの、一つ又は複数の介在デバイス及び接続を介した間接的な電気接続を介するものであり得る。種々の回路、システム、及び/又は構成要素の一つ又は複数の動作的特性が、いくつかのケースでは、回路要素が給電され及び動作しているときの、種々の構造の構成及び/又は相互接続に起因する機能の文脈において以下で説明される。
【0030】
図1は、PVセルの或るストリングの第1のストリング端子101に結合される光起電(PV)サブモジュール100のための例示のコントローラ回路102を示す。一例において、光起電力システムが、PVセルのそれぞれのストリングに個別に関連する複数のサブモジュール100を含み、サブモジュールは、互いに直列に結合される出力を有する。図1におけるPVセルのストリングは、第2のストリング端子103を有する。第1及び第2のストリング端子101及び103は、それぞれの第1及び第2のストリング電圧信号DC PV+及びDC PV-を有する。コントローラ回路102は、電力ハーベストコントローラ回路104、電圧制限コントローラ回路106、電力モード制御回路108、マルチプレクサ回路110、及びスイッチングコンバータ回路112を含む。電力ハーベストコントローラ回路104は、第1のPV電圧入力114、上限基準入力116、下限基準入力118、及び第1のゲート制御出力120を含む。電圧制限コントローラ回路106は、第1の出力電圧フィードバック入力122、パルス幅基準入力124、及び第2のゲート制御出力126を含む。電力モード制御回路108は、第2の出力電圧フィードバック入力128、モード基準入力130、及びモード選択出力132を含む。マルチプレクサ回路110は、第1のゲート制御出力120に結合される第1のゲート制御入力134、第2のゲート制御出力126に結合される第2のゲート制御入力136、モード選択出力132に結合されるモード選択入力138、及び第3のゲート制御出力140を含む。スイッチングコンバータ回路112は、第2のPV電圧入力142、第3のゲート制御出力140に結合される第3のゲート制御入力144、DC電圧出力146、及び、第2のPV電圧入力142とDC電圧出力146との間に結合されるスイッチを含み、スイッチは、第3のゲート制御入力144に結合される制御端子を含む。
【0031】
電力ハーベストコントローラ回路104は、PVサブモジュール100に関連するPVセルのストリング148の第1の端子101から、第1のDCストリング電圧信号DC PV+を受け取る。電力ハーベストコントローラ回路104は、第1のDCストリング電圧信号DC PV+と、第1のDCストリング電圧信号DC PV+のための上限閾値を表す上限基準信号VRCと、第1のDCストリング電圧信号DC PV+のための下限閾値を表す下限基準信号VRFとに基づいて、第1のゲート制御信号GC1を生成する。電圧制限コントローラ回路106は、PVサブモジュール100に関連するDC出力電圧信号VOUTを表す第1のフィードバック信号FB1と、DC出力電圧信号VOUTのための第1の閾値を表すPWM基準信号VPRとに基づいて、第2のゲート制御信号GC2を生成する。
【0032】
電力モード制御回路108は、DC出力電圧信号VOUTを表す第2のフィードバック信号FB2と、DC出力電圧信号VOUTのための第2の閾値を表すモード基準信号VMRとに基づいて、モード選択信号MODEを生成する。マルチプレクサ回路110は、電力ハーベストコントローラ回路104から第1のゲート制御信号GC1を受け取る。マルチプレクサ回路110は、電圧制限コントローラ回路106から第2のゲート制御信号GC2を受け取る。マルチプレクサ回路110は、電力モード制御回路108からモード選択信号MODEを受け取る。マルチプレクサ回路110は、モード選択信号MODEに応答して、第1のゲート制御信号GC1又は第2のゲート制御信号GC2を、第3のゲート制御信号GC3に配路する。スイッチングコンバータ回路112は、PVセルのストリング148の第1のストリング端子101から、第1のDCストリング電圧信号DC PV+を受け取る。スイッチングコンバータ回路112は、マルチプレクサ回路110から第3のゲート制御信号GC3を受け取る。スイッチングコンバータ回路112は、第3のゲート制御信号GC3に応答して、第1のDCストリング電圧信号DC PV+をDC出力電圧信号VOUTに変換する。コントローラ回路102は、DC出力電圧信号VOUTを、PVサブモジュール100に関連する電力線に提供する。この例では、コンデンサ150がDC電圧出力146と第2のストリング端子103との間に結合され、DC出力電圧信号VOUTがコンデンサ150に印加される。第1の電力線は、スイッチングコンバータ回路112のDC電圧出力146に結合され、DC出力電圧信号VOUTに等しい電圧信号DC PWR+を有する。第2の電力線は、第2のストリング出力端子103に結合され、第2のストリング電圧信号DC PV-に等しい電圧信号DC PWR-を有する。
【0033】
一例において、PVサブモジュール100はコントローラ回路102を含む。別の例において、電力ハーベストコントローラ回路104、電圧制限コントローラ回路106、電力モード制御回路108、及びマルチプレクサ回路110は、ICに含まれる。一実装において、電力ハーベストコントローラ回路104は、PVサブモジュール100から電力をハーベストするために、第1のPV電圧入力114における第1のDCストリング電圧信号DC PV+の変化に応答して、第1のゲート制御出力120における第1のゲート制御信号GC1を調整する。
【0034】
別の例において、第1の閾値は、DC出力電圧信号VOUTが、PVサブモジュール100のための開回路電圧VOCより小さく、電力ハーベストコントローラ回路104からの第1のゲート制御信号GC1に関連するDC出力電圧信号VOUTより大きい状況を示す。別の例において、第2の閾値は第1の閾値より小さい。別の例において、第2の閾値は、DC出力電圧信号VOUTが、第1のDCストリング電圧信号DC PV+の変化に応答して調整され、電圧制限コントローラ回路106からの第2のゲート制御信号GC2に関連するDC出力電圧信号VOUTより小さい状況を示す。
【0035】
別の例において、電圧制限コントローラ回路106がスイッチングコンバータ回路112を制御するとき、DC電圧出力146におけるDC出力電圧信号VOUTが、PVサブモジュール100のための開回路電圧より小さく、第1のゲート制御出力120における第1のゲート制御信号GC1に関連するDC出力電圧信号VOUTより大きい。別の例において、電力ハーベストコントローラ回路104がスイッチングコンバータ回路112を制御するとき、DC電圧出力146におけるDC出力電圧信号VOUTが、第1のPV電圧入力114における第1のDCストリング電圧信号DC PV+の変化に応答して調整され、第2のゲート制御出力126における第2のゲート制御信号GC2に関連するDC出力電圧信号VOUTより小さい。
【0036】
別の例において、第2の出力電圧フィードバック入力128における第2のフィードバック信号FB2が、モード基準入力130におけるモード基準信号VMRより小さいことに応答して、電力モード制御回路108は、モード選択出力132におけるモード選択信号MODEを、第1のゲート制御入力134における第1のゲート制御信号GC1を第3のゲート制御出力140における第3のゲート制御信号GC3に配路することに関連する第1の状況(例えば、ハーベスト)にセットする。第2のフィードバック信号FB2がモード基準信号VMRより大きい場合、電力モード制御回路108は、モード選択信号MODEを、第2のゲート制御入力136における第2のゲート制御信号GC2を第3のゲート制御信号GC3に配路することに関連する第2の状況(例えば、LIMIT)にセットする。別の例において、スイッチングコンバータ回路112は、DC出力電圧信号VOUTを、PVサブモジュール100に関連するPVシステムのDC PWR+電力線に提供する。
【0037】
別の例において、第1のゲート制御信号は、ハイサイドの第1のゲート制御信号(例えば、GC1)と、別の(例えば、ローサイドの)第1のゲート制御信号GCL1とを含む。この例では、第2のゲート制御信号は、一つの第2のゲート制御信号(例えば、ハイサイドゲート制御信号GC2)と、別の(例えば、ローサイドの)第2のゲート制御信号GCL2とを含み、第3のゲート制御信号は、一つの(例えば、ハイサイドの)第3のゲート制御信号GC3と、別の(例えば、ローサイドの)第3のゲート制御信号GCL3とを含む。この例では、電力ハーベストコントローラ回路104は、第1のゲート制御信号GC1及びGCL1を生成する。電圧制限コントローラ回路106は、第2のゲート制御信号GC2及びGCL2を生成する。マルチプレクサ回路110は、電力ハーベストコントローラ回路104から、第1のゲート制御信号GC1及びGCL1を受け取る。マルチプレクサ回路110は、電圧制限コントローラ回路106から、第2のゲート制御信号GC2及びGCL2を受け取る。マルチプレクサ回路110は、モード選択信号MODEに応答して、第1のゲート制御信号GC1又は一つの第2のゲート制御信号GC2を、一方の第3のゲート制御信号GC3に配路する。マルチプレクサ回路110は、モード選択信号MODEに応答して、ローサイドの第1のゲート制御信号GCL1又はローサイドの第2のゲート制御信号GCL2を、他方の第3のゲート制御信号GCL3に配路する。この例では、スイッチングコンバータ回路112は、マルチプレクサ回路110から一つの第3のゲート制御信号GC3及びGCL3を受け取る。スイッチングコンバータ回路112は、一つの第3のゲート制御信号GC3及びGCL3に応答して、第1のDCストリング電圧信号DC PV+をDC出力電圧信号VOUTに変換する。
【0038】
また、別の例において、コントローラ回路102は分圧器回路152を含む。分圧器回路152は、DC電圧出力146に結合される第1のDC電圧入力153、補償出力156に結合される補償入力154、第1の出力電圧フィードバック入力122に結合される第1の出力電圧フィードバック出力158、及び第2の出力電圧フィードバック入力128に結合される第2の出力電圧フィードバック出力160を含む。分圧器回路152は、スイッチングコンバータ回路112からDC出力電圧信号VOUTを受け取る。分圧器回路152は、DC出力電圧信号VOUTに基づいて、それぞれの第1及び第2のフィードバック信号FB1及びFB2を生成する。分圧器回路152は、第1のフィードバック信号FB1を電圧制限コントローラ回路106に提供する。分圧器回路152は、第2のフィードバック信号FB2を電力モード制御回路108に提供する。更なる例において、電圧制限コントローラ回路106は、PWM基準信号VPRと第1のフィードバック信号FB1との差に基づいて、補償信号COMPを生成する。この例では、分圧器回路152は、電圧制限コントローラ回路106から補償信号COMPを受け取り、その補償信号COMPに基づいて、第1のフィードバック信号FB1を生成する。
【0039】
また、別の例において、コントローラ回路102は、MPPT基準及びウィンドウ生成器回路162を含む。MPPT基準及びウィンドウ生成器回路162は、DC電圧出力146に結合される第2のDC電圧入力166、第1のゲート制御出力120に結合される第1のゲート制御入力164、上限基準入力116に結合される上限基準出力168、及び下限基準入力118に結合される下限基準出力170を含む。MPPT基準及びウィンドウ生成器回路162は、スイッチングコンバータ回路112からDC出力電圧信号VOUTを受け取る。MPPT基準及びウィンドウ生成器回路162は、電力ハーベストコントローラ回路104から第1のゲート制御信号GC1を受け取る。MPPT基準及びウィンドウ生成器回路162は、DC出力電圧信号VOUT及び第1のゲート制御信号GC1に基づいて、上限基準信号VRC及び下限基準信号VRFを生成する。
【0040】
図2は、日の出から日没までのシナリオにわたる、コントローラ回路102及びPVサブモジュール100の動作に関連する、図1における選択信号のタイミングの一例のタイミング図200を示す。タイミング図200は、静止したPVサブモジュール100のための簡略化されたシナリオを反映する。実際の環境条件に基づく日ごと及び季節ごとのわずかな変化はあるものの、コントローラ回路102及びPVサブモジュール100は、概して、日々このシナリオを経験する。日の出から日没までのシナリオにおいて、PVサブモジュール100は、日の出(T1)において太陽光を受け取り始める。受け取られる太陽光の量は、PVサブモジュール100が太陽に完全に晒されるまで(T5-T6)増加する。その後、PVサブモジュール100によって受け取られる太陽光の量は低減し、ついには、PVサブモジュール100は日没(T9)においてもはや太陽光を受け取らなくなる。他の例において、日照時間の間、PVサブモジュール100によって受け取られる太陽光の量は、埃、汚れ、破片、雪、氷、雨、雲、影、又はその他の状況に基づいて変化し得る。それらは、それがない場合にはPVサブモジュール100に届くであろう太陽光の一部をフィルタ又は遮断させる。他の例において、PVサブモジュール100は、太陽を追跡し、又は、一日のサイクルに関連して太陽を追従するようにそれ以外の方式で調整される。これらの例において、選択信号は異なり得るが、静止したPVサブモジュールについて本願で説明されるものと同様に環境条件に反応する。
【0041】
曲線202は、PVセルのストリング148によって生成される第1のDCストリング電圧信号DC PV+の一例を示す。第1のDCストリング電圧信号DC PV+は、コントローラ回路102の電力ハーベストコントローラ回路及びスイッチングコンバータ回路104、112に提供される。日の出(T1)において、第1のDCストリング電圧信号DC PV+は、ゼロ(0)パーセントから増加し始め、正午(T5-T6)において91.5パーセントになる。第1のDCストリング電圧信号DC PV+は、午後の間91.5パーセントから低減し始め、日没(T9)にゼロ(0)パーセントに達する。本願における説明を簡略化するために、PVセルのストリング148からの第1のDCストリング電圧信号DC PV+は、鋭い遷移を有する線形部分におけるアナログ信号として示される。一実装において、第1のDCストリング電圧信号DC PV+は、多数の要因(例えば、雨、曇等)に起因して経時的に変化し、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。この例では、PVセルのストリング148からの第1のDCストリング電圧信号DC PV+は、セルが太陽に完全に晒されるとき(T5-T6)、91.5パーセントである。他の例において、PVセルのストリング148のセルが太陽に完全に晒されるとき(T5-T6)の出力電圧は、一層高い又は一層低いものであり得る。
【0042】
曲線204は、電力ハーベストコントローラ回路104によって生成される第1のゲート制御信号GC1を示す。第1のゲート制御信号GC1は、マルチプレクサ回路110に提供される。第1のゲート制御信号GC1は、「オフ」状況及び「オン」状況間で変化するデジタル信号である。電力ハーベストコントローラ回路104は、パルス列を形成するために、「オフ」状況及び「オン」状況間で第1のゲート制御信号GC1を変化させる。電力ハーベストコントローラ回路104は、PVセルのストリング148によって生成される第1のDCストリング電圧信号DC PV+に関連して、パルス列の「オン」状況のためのデューティサイクルを制御する。日の出(T1)において、HG HARVEST信号のための「オン」時間は、ゼロ(0)パーセントから増加し始め、正午(T5-T6)において58.5パーセントになる。第1のゲート制御信号GC1のための「オン」時間は、午後の間58.5パーセントから低減し始め、日没(T9)においてゼロ(0)パーセントになる。本願における説明を簡略化するために、曲線204は、第1のゲート制御信号GC1を、鋭い遷移を有する線形部分において絶えず変化するデューティサイクルを有するパルス列として示す。一実装において、第1のゲート制御信号GC1は残留ノイズレベルを含み、変化するデューティサイクルは、種々の要因(例えば、雨、雲等)に起因して安定したものとなり得ず、パルス列は、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。この例では、第1のゲート制御信号GC1の最大デューティサイクルは、PVセルのストリング148におけるセルが太陽に完全に晒されるとき(T5-T6)、58.5パーセントである。他の例において、PVセルのストリング148のセルが太陽に完全に晒されるとき(T5-T6)の最大デューティサイクルは、一層高いもの又は一層低いものであり得る。
【0043】
曲線206は、電圧制限コントローラ回路106によって生成される第2のゲート制御信号GC2を示す。第2のゲート制御信号GC2は、マルチプレクサ回路110に提供される。第2のゲート制御信号GC2は、「オフ」状況及び「オン」状況間で変化するデジタル信号である。電圧制限コントローラ回路106は、所定のデューティサイクル(例えば、67パーセント)を有するパルス列を形成するために、第2のゲート制御信号GC2を、「オフ」状況及び「オン」状況間で変化させる。例えば、日の出(T1)において、第2のゲート制御信号GC2のための「オン」時間は67パーセントデューティサイクルにおいて始まり、日没(T9)まで67パーセントにとどまる。本願における説明を簡略化するために、このグラフは、第2のゲート制御信号GC2を、鋭い遷移を有する線形部分において安定したデューティサイクルを有するパルス列として示す。一実装において、第2のゲート制御信号GC2は残留ノイズレベルを含み、パルス列のデューティサイクルは、残留ノイズ及び許容差要因に起因して変化し得、パルス列は、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。この例では、第2のゲート制御信号GC2の所定のデューティサイクルは、67パーセントである。他の例において、所定のデューティサイクルは、一層高い又は一層低いものであり得る。
【0044】
曲線208は、電力モード制御回路108によって生成されるモード選択信号MODEの一例を示す。モード選択信号MODEは、マルチプレクサ回路110に提供される。モード選択信号MODEは、「ハーベスト」状況及び「制限」状況間で変化するデジタル信号である。電力モード制御回路108は、スイッチングコンバータ回路112のDC電圧出力146において提供されるDC出力電圧信号VOUTに基づいて、モード選択信号MODEを、「ハーベスト」状況及び「制限」状況間で切り替える。日の出(T1)において、モード選択信号MODEは「ハーベスト」状況で始まる。正午が近づくと、電力モード制御回路108は、DC出力電圧信号VOUTが所定の閾値(例えば、58.5パーセント)を超えること(T3)に基づいて、モード選択信号MODEを、「ハーベスト」状況から「制限」状況に切り替える。正午の後、電力モード制御回路108は、DC出力電圧信号VOUTが所定の閾値(例えば、58.5パーセント)より低くなること(T8)に基づいて、モード選択信号MODEを、「制限」状況から「ハーベスト」状況に切り替える。モード選択信号MODEは、DC出力電圧信号VOUTが所定の閾値(例えば、58.5パーセント)を超えるまで、「ハーベスト」状況にとどまる。本願における説明を簡略化するために、このグラフは、モード選択信号MODEを、鋭い遷移を有する線形部分におけるデジタル信号として示す。一実装において、モード選択信号MODEは残留ノイズレベルを含み、デジタル信号は、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。この例では、電力モード制御回路108が「ハーベスト」状況及び「制限」状況間で切り替わる所定の閾値は、スイッチングコンバータ回路112のDC電圧出力146において提供されるDC出力電圧信号VOUTのための58.5パーセントに基づく。他の例において、所定の閾値は、一層高い又は一層低いDC出力電圧信号VOUTを表す。また、電力モード制御回路108は、「ハーベスト」状況及び「制限」状況間の切り替えにおけるチャタリングを回避するために、立ち上がり閾値(例えば、59パーセント)及び立ち下がり閾値(例えば、58パーセント)を確立する所定の閾値(例えば、58.5パーセント)に関連するヒステリシスを実装し得る。
【0045】
曲線210は、スイッチングコンバータ回路112のDC電圧出力146において提供されるDC出力電圧信号VOUTの一例を示す。DC出力電圧信号VOUTは、DC PWR+電力線に提供される。また、DC出力電圧信号VOUTの表現が、コントローラ回路102の種々の制御特徴に関連するフィードバックのため、電圧制限コントローラ回路、電力モード制御回路、及び分圧器回路106、108、152に提供される。日の出(T1)において、モード選択信号MODEは、第1のゲート制御信号GC1を、マルチプレクサ回路110を介してスイッチングコンバータ回路112に配路させる「ハーベスト」状況にある。上記のように、日の出(T1)において、第1のゲート制御信号GC1のための「オン」時間は、ゼロ(0)パーセントから増加し始め、正午(T5-T6)において58.5パーセントになる。第1のゲート制御信号GC1のための第1の「オン」時間における遅延が原因で、DC出力電圧信号VOUTは、日の出後の短い期間(T2)の間、ゼロ(0)パーセントにとどまる。その後、第1のゲート制御信号GC1の「オン」時間のための増加するデューティサイクルが原因で、DC出力電圧信号VOUTは増加し始め、58.5パーセントになる(T3)。DC出力電圧信号VOUTが所定の閾値(例えば、58.5パーセント)を超えた後(T3)、電力モード制御回路108は、モード選択信号MODEを、「ハーベスト」状況から「制限」状況に切り替える。これにより、第2のゲート制御信号GC2が、マルチプレクサ回路110を介してスイッチングコンバータ回路112に配路される。上記のように、HG LIMIT信号のための「オン」時間は、所定のデューティサイクル(例えば、67パーセント)に基づく。HG LIMIT信号が原因で、DC出力電圧信号VOUTは、58.5パーセントから増加し続け、67パーセントになる(T4)。太陽に対するPVサブモジュール100の露出が低減される午後の或る地点(T7)まで、DC出力電圧信号VOUTは67パーセントにとどまる。太陽に対する低減した露出が原因で、DC出力電圧信号VOUTは低減し始める。DC出力電圧信号VOUTが所定の閾値(例えば、58.5パーセント)より低くなった後(T8)、電力モード制御回路108は、モード選択信号MODEを、「制限」状況から「ハーベスト」状況に切り替える。これにより、第1のゲート制御信号GC1が、マルチプレクサ回路110を介してスイッチングコンバータ回路112に配路される。上記のように、第1のゲート制御信号GC1のための「オン」時間は、午後の間、58.5パーセントから低減し始め、日没(T9)においてゼロ(0)パーセントになる。これにより、DC出力電圧信号VOUTが、58.5パーセントから、日没(T9)におけるゼロ(0)パーセントまで低減される。本願における説明を簡略化するために、スイッチングコンバータ回路112からのDC出力電圧信号VOUTは、鋭い遷移を有する線形部分におけるアナログ信号として示される。一実装において、DC出力電圧信号VOUTは、多数の要因(例えば、雨、雲等)に起因して経時的に変化し、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。この例では、DC出力電圧信号VOUTは、第1のゲート制御信号GC1がスイッチングコンバータ回路112に配路されるとき、ゼロ(0)から58.5パーセントまでの範囲であり、第2のゲート制御信号GC2がスイッチングコンバータ回路112に配路されるとき、58.5から67パーセントまでの範囲である。他の例において、こうした電圧範囲は異なり得る。例えば、58.5パーセントの電圧は、一層高い又は一層低いものとし得、67パーセントの電圧は、一層高い又は一層低いものとし得る。第2のゲート制御信号GC2に関連する電圧範囲は、第1のゲート制御信号GC1に関連する電圧範囲より高い。
【0046】
図3は、MPPT基準及びウィンドウ生成器回路162の一例を示す。この例は、クロック回路302(図3においてCLOCKと標示される)、分圧器回路304、第1のサンプリング回路306、第2のサンプリング回路308、コンパレータ回路310、JKフリップフロップ回路312、及びデルタ電圧生成器回路314を含む。クロック回路302はクロック出力316を含む。分圧器回路304は、第2のDC電圧入力166及び第3の出力電圧フィードバック出力318を含む。第1のサンプリング回路306は、第3の出力電圧フィードバック出力318と結合される第3の出力電圧フィードバック入力端子320、クロック出力316に結合される第1のクロック端子322、及び電圧サンプル出力端子324を含む。第2のサンプリング回路308は、電圧サンプル出力端子324に結合される電圧サンプル入力端子326、クロック出力316に結合される第2のクロック端子328、及び前の電圧サンプル出力端子330を含む。コンパレータ回路310は、電圧サンプル出力端子324に結合される第1のサンプル入力332、前の電圧サンプル出力端子330に結合される第2のサンプル入力334、及び電力点遷移出力336を含む。JKフリップフロップ回路312は、電力点遷移出力336に結合されるJ及びK入力端子338、クロック出力316に結合される第3のクロック端子340、及びJK出力端子342を含む。デルタ電圧生成器回路314は、JK出力端子342に結合される方向入力344、及びデルタ電圧出力346を含む。
【0047】
クロック回路302は、クロック出力316において第1のクロック信号CLK1を生成する。一例において、第1のクロック信号CLK1は矩形波を表す。他の例において、第1のクロック信号CLK1は、50%以下のデューティサイクル又は任意の適切なデューティサイクルを有する反復的なクロックパルスを含む。分圧器回路304は、スイッチングコンバータ回路112(例えば、図1)からDC出力電圧信号VOUTを受け取る。分圧器回路304は、DC出力電圧信号VOUTに基づいて、第3のフィードバック信号FB3を生成する。一例において、DC出力電圧信号VOUTは、スイッチングコンバータ回路112のDC電圧出力146から分圧器回路304に提供される。
【0048】
第1のサンプリング回路306は、分圧器回路304から第3の出力電圧フィードバック入力端子320を介して第3のフィードバック信号FB3を受け取る。第1のクロック端子322は、クロック回路302から第1のクロック信号CLK1を受け取る。第1のサンプリング回路306は、現在の出力電圧サンプル信号VOUT(n)を形成するために、第3のフィードバック信号FB3をサンプリングする。第1のサンプリング回路306は、第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、現在の出力電圧サンプル信号VOUT(n)を電圧サンプル出力端子324に提供する。
【0049】
第2のサンプリング回路308は、第1のサンプリング回路306から電圧サンプル入力端子326を介して現在の出力電圧サンプル信号VOUT(n)を受け取る。第2のクロック端子328は、クロック回路302から第1のクロック信号CLK1を受け取る。第2のサンプリング回路308は、前の出力電圧サンプル信号VOUT(n-1)を形成するために、現在の出力電圧サンプル信号VOUT(n)をサンプリングする。第2のサンプリング回路308は、第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、前の出力電圧サンプル信号VOUT(n-1)を前の電圧サンプル出力端子330に提供する。
【0050】
コンパレータ回路310は、第1のサンプリング回路306から現在の出力電圧サンプル信号VOUT(n)を受け取る。コンパレータ回路310は、第2のサンプリング回路308から前の出力電圧サンプル信号VOUT(n-1)を受け取る。コンパレータ回路310は、現在の出力電圧サンプル信号VOUT(n)が前の出力電圧サンプル信号VOUT(n-1)より大きいことを示す第1の状況(例えば、図4における「変化なし」)と、現在の出力電圧サンプル信号VOUT(n)が前の出力電圧サンプル信号VOUT(n-1)より小さいことを示す第2の状況(例えば、図4における「トグル」)とを有する、電力点遷移信号PWR PT TRANSITIONを生成する。
【0051】
JKフリップフロップ回路312は、J及びK入力端子338において、コンパレータ回路310からの電力点遷移信号PWR PT TRANSITIONを受け取る。JKフリップフロップ回路312は、第3のクロック端子340において、クロック回路302からの第1のクロック信号CLK1を受け取る。JKフリップフロップ回路312は、JK出力端子342を、電力点遷移信号PWR PT TRANSITIONの第1の状況(例えば、変化なし)に基づく第1の状況(例えば、図4における「増加」)に、及び、電力点遷移信号PWR PT TRANSITIOの第2の状況(例えば、トグル)に基づく第2の状況(例えば、図4における「低減」)にセットすることによって、方向信号DIRECTIONを生成する。
【0052】
デルタ電圧生成器回路314は、JKフリップフロップ回路312のJK出力端子342から方向信号DIRECTIONを受け取る。デルタ電圧生成器回路314は、方向信号DIRECTIONの第1の状況(例えば、増加)に基づいて、正電圧を有する電圧変化信号ΔVOLTAGEを生成する。デルタ電圧生成器回路314は、方向信号DIRECTIONの第2の状況(例えば、低減)に基づいて、負電圧を有する電圧変化信号ΔVOLTAGEを生成する。デルタ電圧生成器回路314は、電圧変化信号ΔVOLTAGE上の正/負電圧のための電圧源として電圧変化基準信号VΔREFを受け取る。
【0053】
別の例において、クロック回路302は、第1のクロック信号CLK1のための期間が102マイクロ秒より長くなるように動作する。別の例において、クロック回路302は、第1のクロック信号CLK1のための期間が125マイクロ秒より長くなるように動作する。別の例において、クロック回路302は、第1のクロック信号CLK1のための期間が128マイクロ秒であるように動作する。他の例において、クロック回路302は、第1のクロック信号CLK1のための任意の適切な期間を用いて動作する。別の例において、第1及び第2のサンプリング回路306、308は、トラックアンドホールド回路である。他の例において、第1及び第2のサンプリング回路306、308は、サンプルアンドホールド回路又は任意の適切なサンプリング回路である。別の例において、コンパレータ回路310は、VOUT(n)及びVOUT(n-1)信号上のノイズが、電力点遷移信号PWR PT TRANSITIONの第1及び第2の状況(例えば、変化なし、トグル)間のチャタリングにつながらないように、ヒステリシス考慮を適用する。別の例において、デルタ電圧生成器回路314は、電圧変化信号ΔVOLTAGEのための負電圧の絶対値が、電圧変化信号ΔVOLTAGEのための正電圧の対応する絶対値より大きくなるように動作する。別の例において、電圧変化信号ΔVOLTAGEのための正/負電圧は、同じ絶対値を有する。他の例において、電圧変化信号ΔVOLTAGEのための正及び負電圧の絶対値は、任意の適切な関係にある。
【0054】
図3は、MPPT基準及びウィンドウ生成器回路162を示す。この例は、積分器回路350、位相ロックループ(PLL)回路352、及びレベルシフティング回路354も含む。積分器回路350は、デルタ電圧出力346に結合されるデルタ電圧入力356、クロック出力316に結合されるクロック入力358、及び下限基準出力170を含む。PLL回路352は、第1のゲート制御入力164及びレベル調整出力362を含む。レベルシフティング回路354は、積分器回路350の下限基準出力170に結合される第2の下限基準入力364、レベル調整出力362に結合されるレベル調整入力366、及び上限基準出力168を含む。
【0055】
積分器回路350は、デルタ電圧生成器回路314から電圧変化信号ΔVOLTAGEを受け取る。積分器回路350は、クロック回路302から第1のクロック信号CLK1を受け取る。積分器回路350は、電圧変化信号ΔVOLTAGE及び第1のクロック信号CLK1に基づいて、下限基準信号VRFを生成する。積分器回路350は、第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、電圧変化信号ΔVOLTAGEの正電圧を、前の下限基準信号に加算する。積分器回路350は、第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、前のVREF FLOOR(n-1)信号から電圧変化信号ΔVOLTAGEの負電圧を減算して、下限基準信号VRFを形成する。
【0056】
PLL回路352は、電力ハーベストコントローラ回路104(例えば、図1)から第1のゲート制御信号GC1を受け取る。PLL回路352は、第1のゲート制御信号GC1に応答して、レベル調整信号LVL ADJを生成する。レベルシフティング回路354は、積分器回路350から下限基準信号VRFを受け取る。レベルシフティング回路354は、PLL回路352からレベル調整信号LVL ADJを受け取る。レベルシフティング回路354は、レベル調整信号LVL ADJに基づいて下限基準信号VRFをシフトさせることによって、上限基準信号VRCを生成する。更なる例において、PLL及びレベルシフティング回路352、354は、第1のゲート制御信号GC1(例えば、図1)上のパルスのための所望のパルス幅が経時的に維持されるように、VREF FLOOR(n)と上限基準信号VRCとの間のウィンドウを適応するように、レベル調整信号LVL ADJを変化させることによってシフティングを動的に変更させるように構成される。
【0057】
別の例において、MPPT基準及びウィンドウ生成器回路162は、積分器回路、PLL回路、及び第2の分圧器回路を含む。この例では、積分器回路は、デルタ電圧生成器回路314から電圧変化信号ΔVOLTAGEを受け取る。積分器回路は、クロック回路302から第1のクロック信号CLK1を受け取る。積分器回路は、電圧変化信号ΔVOLTAGE及び第1のクロック信号CLK1に基づいて、上限基準信号VRCを生成する。積分器回路は、第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、電圧変化信号ΔVOLTAGEのための正電圧を、前のVREF CEILING(n-1)信号に加算し、また、第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、電圧変化信号ΔVOLTAGEのための負電圧を、前のVREF CEILING(n-1)から減算して、上限基準信号VRCを形成する。
【0058】
この例では、PLL回路352は、電力ハーベストコントローラ回路104(例えば、図1)から第1のゲート制御信号GC1を受け取る。PLL回路352は、第1のゲート制御信号GC1に応答して、レベル調整信号LVL ADJを生成する。第2の分圧器回路は、積分器回路から上限基準信号VRCを受け取る。第2の分圧器回路は、PLL回路352からレベル調整信号LVL ADJを受け取る。第2の分圧器回路は、レベル調整信号LVL ADJに基づいて上限基準信号VRCを減衰させることによって、下限基準信号VRFを生成する。更なる例において、コントローラ回路102は、第1のゲート制御信号GC1上のパルスのための所望のパルス幅が経時的に維持されるように、VREF FLOOR(n)と上限基準信号VRCとの間のウィンドウを適応するように、レベル調整信号LVL ADJを変化させることによって減衰を動的に変更させるように構成される。
【0059】
図4は、PVサブモジュール100のための出力電力が、その後追跡されるMPPに向かって立ち上がる短い昼間のシナリオの間の、MPPT基準及びウィンドウ生成器回路162(例えば、図1)の動作に関連する、図3に示す選択信号のタイミングの一例のタイミング図400を示す。MPPT基準及びウィンドウ生成器回路162は、概して、日照時間の間このシナリオを何度も経験する。しかし、MPPは、PVサブモジュールに届く太陽光の量に応答して変化する。例えば、この短い昼間のシナリオはMPPが増加するたびに繰り返され、MPPT基準及びウィンドウ生成器回路162は出力電力を追跡し、増加したMPPを検出する。同様の昼間シナリオ(図示せず)が、MPPが低減するたびに繰り返され、MPPT基準及びウィンドウ生成器回路162は出力電力を追跡し、低減したMPPを検出する。
【0060】
曲線402は、MPPT基準及びウィンドウ生成器回路162における第1のサンプリング回路306の電圧サンプル出力端子324における現在の出力電圧サンプル信号VOUT(n)の一例を示す。現在の出力電圧サンプル信号VOUT(n)は、第2のサンプリング回路及びコンパレータ回路308、310に提供される。現在の出力電圧サンプル信号VOUT(n)は、第1のサンプリング回路306の第1のクロック端子322における第1のクロック信号CLK1の各パルスにおいて、第1のサンプリング回路306の第3の出力電圧フィードバック入力端子320における第3のフィードバック信号FB3を反映するアナログ信号である。このように、プロットされた現在の出力電圧サンプル信号VOUT(n)402は、概して、スイッチングコンバータ回路112から分圧器回路304に提供されるDC出力電圧信号VOUTを追跡する。分圧器回路304からの第3のフィードバック信号FB3は、DC出力電圧信号VOUTの表現である。この例では、現在の出力電圧サンプル信号VOUT(n)の曲線402は、第3のフィードバック信号FB3が48.5パーセントから49パーセントまで上昇した第1のクロックサイクル(T1)、第3のフィードバック信号FB3が49パーセントから49.5パーセントまで上昇した第2のクロックサイクル(T2)、及び、第3のフィードバック信号FB3が49.5パーセントから50パーセントまで上昇した第3のクロックサイクル(T3)を示す。この例では、49.5パーセントがMPPであり、後続クロックサイクルは、現在の出力電圧サンプル信号VOUT(n)が49.5から50パーセントの間で変動することを示す。本願における説明を簡略化するために、第1のサンプリング回路306の電圧サンプル出力端子324における現在の出力電圧サンプル信号VOUT(n)は、クロックパルスに基づく鋭い遷移を有する線形部分におけるアナログ信号として示される。一実装において、現在の出力電圧サンプル信号VOUT(n)は残留ノイズレベルを含み、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。他の例において、MPPは、PVサブモジュール100によって受け取られる太陽光の量に応じて、49.5パーセントより高い又は低いものであり得る。例えば、日の出から日没までのシナリオの間、MPPは日の出において低く始まり、正午に向かって増加し、日没に向かって低減する。
【0061】
曲線404は、MPPT基準及びウィンドウ生成器回路162における第2のサンプリング回路308の前の電圧サンプル出力端子330における前の出力電圧サンプル信号VOUT(n-1)の一例を示す。前の出力電圧サンプル信号VOUT(n-1)は、コンパレータ回路310に提供される。前の出力電圧サンプル信号VOUT(n-1)は、第2のサンプリング回路308の第2のクロック端子328における第1のクロック信号CLK1の各パルスにおいて、第2のサンプリング回路308の電圧サンプル入力端子326における現在の出力電圧サンプル信号VOUT(n)を反映するアナログ信号である。このように、プロットされた前の出力電圧サンプル信号VOUT(n-1)404は、概して、DC出力電圧信号VOUTの現在値を追跡する第1のサンプリング回路306に関連するDC出力電圧信号VOUTの前の値を追跡する。この例では、プロットされた前の出力電圧サンプル信号VOUT(n-1)404は、前の出力電圧サンプル信号VOUT(n-1)が48.5パーセントで始まる第1のクロックサイクル(T1)、前の出力電圧サンプル信号VOUT(n-1)が48.5パーセントから49パーセントまで上昇した第2のクロックサイクル(T2)、前の出力電圧サンプル信号VOUT(n-1)が49パーセントから49.5パーセントまで上昇した第3のクロックサイクル(T3)、及び、前の出力電圧サンプル信号VOUT(n-1)が49.5パーセントから50パーセントまで上昇した第4のクロックサイクル(T4)を示す。この例では、49.5パーセントがMPPであり、後続クロックサイクルは、前の出力電圧サンプル信号VOUT(n-1)が49.5から50パーセントの間で変動することを示す。本願における説明を簡略化するために、第2のサンプリング回路308の前の電圧サンプル出力端子330における前の出力電圧サンプル信号VOUT(n-1)は、クロックパルスに基づく鋭い遷移を有する線形部分におけるアナログ信号として示される。一実装において、前の出力電圧サンプル信号VOUT(n-1)は残留ノイズレベルを含み、鋭い遷移を備える線形部分ではなく、曲線及び滑らかな遷移を示し得る。他の例において、MPPは、PVサブモジュール100によって受け取られる太陽光の量に応じて、49.5パーセントより高い又は低いものであり得る。例えば、日の出から日没までのシナリオの間、MPPは、日の出において低く始まり、正午に向かって増加し、日没に向かって低減する。
【0062】
曲線406は、MPPT基準及びウィンドウ生成器回路162のコンパレータ回路310によって生成される電力点遷移信号PWR PT TRANSITIONの一例を示す。電力点遷移信号PWR PT TRANSITIONは、JKフリップフロップ回路312のJ及びK入力端子338に提供される。電力点遷移信号PWR PT TRANSITIONは、「変化なし」状況と「トグル」状況の間で変化するデジタル信号である。現在の出力電圧サンプル信号VOUT(n)が前の出力電圧サンプル信号VOUT(n-1)より大きい場合、コンパレータ回路310は電力点遷移信号PWR PT TRANSITIONを「変化なし」状況にセットする。現在の出力電圧サンプル信号VOUT(n)が前の出力電圧サンプル信号VOUT(n-1)より小さい場合、コンパレータ回路310は、電力点遷移信号PWR PT TRANSITIONを「トグル」状況にセットする。この例では、現在の出力電圧サンプル信号VOUT(n)は、最初の3つのクロックサイクル(T1、T2、T3)の間、前の出力電圧サンプル信号VOUT(n-1)より大きい。そのため、電力点遷移信号PWR PT TRANSITIONは、最初の3つのクロックサイクル(T1、T2、T3)の間、「変化なし」状況にセットされる。この例では、49.5パーセントがMPPであり、後続クロックサイクルは、現在の出力電圧サンプル信号VOUT(n)が、前の出力電圧サンプル信号VOUT(n-1)より小さい状態と大きい状態との間で変動することを示す。従って、電力点遷移信号PWR PT TRANSITIONは、後続クロックサイクルの間、「トグル」状況と「変化なし」状況の間で切り替わる。本願における説明を簡略化するために、コンパレータ回路310からの電力点遷移信号PWR PT TRANSITIONは、鋭い遷移を有する線形部分におけるデジタル信号として示される。一実装において、電力点遷移信号PWR PT TRANSITIONは、残留ノイズレベルを含み、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。
【0063】
曲線408は、MPPT基準及びウィンドウ生成器回路162のJKフリップフロップ回路312によって生成される方向信号DIRECTIONの一例を示す。方向信号DIRECTIONはデルタ電圧生成器回路314に提供される。方向信号DIRECTIONは、「増加」状況と「低減」状況の間で変化するデジタル信号である。J及びK入力338における電力点遷移信号PWR PT TRANSITIONが「トグル」状況にセットされる場合、JKフリップフロップ回路312は、方向信号DIRECTIONを、「増加」状況から「低減」状況に変化させる。JKフリップフロップ回路312は、「増加」状況と「低減」状況間でそのJK出力端子342をトグルし続け、一方で、電力点遷移信号PWR PT TRANSITIONは「トグル」状況にセットされる。JKフリップフロップ回路312のJ及びK入力338における電力点遷移信号PWR PT TRANSITIONが、「変化なし」状況にセットされる場合、JKフリップフロップ回路312は、そのJK出力端子342における方向信号DIRECTIONの状況を変化させない。この例では、方向信号DIRECTIONは、最初の3つのクロックサイクル(T1、T2、T3)の間、「増加」状況にセットされ、一方で、電力点遷移信号PWR PT TRANSITIONは「変化なし」状況にセットされる。後続クロックサイクルの間、方向信号DIRECTIONは、「低減」状況と「増加」状況の間で切り替わり、一方で、電力点遷移信号PWR PT TRANSITIONは、「トグル」状況及び「変化なし」状況間で切り替わる。本願における説明を簡略化するために、JKフリップフロップ回路312からの方向信号DIRECTIONは、鋭い遷移を有する線形部分におけるデジタル信号として示される。一実装において、方向信号DIRECTIONは残留ノイズレベルを含み、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。
【0064】
曲線410は、MPPT基準及びウィンドウ生成器回路162のデルタ電圧生成器回路314によって生成される電圧変化信号ΔVOLTAGEの一例を示す。電圧変化信号ΔVOLTAGEは、積分器回路350に提供される。電圧変化信号ΔVOLTAGEは、「+」状況と「-」状況との間で変化するアナログ信号である。JKフリップフロップ回路312から受け取った方向信号DIRECTIONが、「増加」状況にセットされる場合、デルタ電圧生成器回路314は、電圧変化信号ΔVOLTAGEのための正電圧を出力する。JKフリップフロップ回路312から受け取った方向信号DIRECTIONが「低減」状況にセットされる場合、デルタ電圧生成器回路314は、電圧変化信号ΔVOLTAGEのための負電圧を出力する。この例では、電圧変化信号ΔVOLTAGEは、最初の3つのクロックサイクル(T1、T2、T3)の間、「+」状況にセットされ、一方で、方向信号DIRECTIONは、「増加」状況にセットされる。後続クロックサイクルの間、電圧変化信号ΔVOLTAGEは「-」状況及び「+」状況間で切り替わり、一方で、方向信号DIRECTIONは、「低減」状況及び「増加」状況間で切り替わる。本願における説明を簡略化するために、デルタ電圧生成器回路314からの電圧変化信号ΔVOLTAGEは、鋭い遷移を有する線形部分におけるアナログ信号として示される。一実装において、電圧変化信号ΔVOLTAGEは残留ノイズレベルを含み、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。
【0065】
図5は、電力ハーベストコントローラ回路104の一例を示す。電力ハーベストコントローラ回路104は、分圧器回路502、第1のコンパレータ回路504、第2のコンパレータ回路506、及びSRフリップフロップ回路508を含む。分圧器回路502は、第1のPV電圧入力114及び入力電圧フィードバック出力510を含む。第1のコンパレータ回路504は、入力電圧フィードバック出力510と結合される第1の入力電圧フィードバック入力512、上限基準入力116、及びセット出力514を含む。第2のコンパレータ回路506は、入力電圧フィードバック出力510に結合される第2の入力電圧フィードバック入力516、下限基準入力118、及びリセット出力518を含む。SRフリップフロップ回路508は、セット出力514に結合されるセット入力端子520、リセット出力518に結合されるリセット入力端子522、及び第1のゲート制御出力120を含む。
【0066】
分圧器回路502は、PVセルのストリング148(例えば、図1)から、第1のDCストリング電圧信号DC PV+を受け取る。分圧器回路502は、第1のDCストリング電圧信号DC PV+に基づいて、入力電圧フィードバック信号VIFBを生成する。一例において、第1のDCストリング電圧信号DC PV+は、PVセルのストリング148からIC端子524を介して分圧器回路502に提供される。第1のコンパレータ回路504は、分圧器回路502から入力電圧フィードバック信号VIFBを受け取る。第1のコンパレータ回路504は、上限基準信号VRCを受け取る。第1のコンパレータ回路504は、入力電圧フィードバック信号VIFB及び上限基準信号VRCに基づいて、セット信号SETを生成する。第2のコンパレータ回路506は、分圧器回路502から入力電圧フィードバック信号VIFBを受け取る。第2のコンパレータ回路506は、下限基準信号VRFを受け取る。第2のコンパレータ回路506は、入力電圧フィードバック信号VIFB及び下限基準信号VRFに基づいて、リセット信号RESETを生成する。
【0067】
SRフリップフロップ回路508は、セット入力端子520において、第1のコンパレータ回路504からセット信号SETを受け取る。SRフリップフロップ回路508は、リセット入力端子522において、第2のコンパレータ回路506からリセット信号RESETを受け取る。SRフリップフロップ回路508は、セット信号SETに応答して第1のゲート制御出力120(第1のSR出力端子)を第1の状況(例えば、1)にセットすることによって、及び、リセット信号RESETに応答して第1のゲート制御出力120(第1のSR出力端子)を第2の状況(例えば、0)にセットすることによって、第1のゲート制御信号GC1を生成する。更なる例において、SRフリップフロップ回路508は、第2のSR出力端子526を含む。この例では、第1のゲート制御信号GC1は、第1のゲート制御信号GC1及び第1のローゲート制御信号を含む。SRフリップフロップ回路508は、セット信号SETに応答して、第1のSR出力端子(第1のゲート制御出力120)を第1の状況(例えば、1)に及び第2のSR出力端子526(第1のローゲート制御出力)を第2の状況(例えば、0)にセットすることによって、並びに、リセット信号RESETに応答して、第1のSR出力端子(第1のゲート制御出力120)を第2の状況(例えば、0)に及び第2のSR出力端子526(第1のローゲート制御出力)を第1の状況(例えば、1)にセットすることによって、第1のゲート制御信号及び第1のローゲート制御信号を生成する。
【0068】
図6は、PVサブモジュール100のための出力電力が、50パーセントで比較的安定しており、VREF FLOOR(n)及び上限基準信号VRCが49.5~50.5パーセントで比較的安定している短い昼間のシナリオの間の、電力ハーベストコントローラ回路104(例えば、図1)の動作に関連する、図5に示す選択信号のタイミングの一例のタイミング図600を示す。電力ハーベストコントローラ回路104は、概して、日照時間の間、このシナリオ何度も経験する。しかし、MPPは、PVサブモジュールに届く太陽光の量に応答して変化する。例えば、この短い昼間のシナリオは、MPPが増加又は低減した後、PVサブモジュール100のための出力電力が安定化するたびに繰り返される。
【0069】
曲線602は、MPPT基準及びウィンドウ生成器回路162によって電力ハーベストコントローラ回路104の第1のコンパレータ回路504に提供される上限基準信号VRCの一例を示す。上限基準信号VRCは、第1のDCストリング電圧信号DC PV+を表す入力電圧フィードバック信号VIFBのための上側基準限界を反映するアナログ信号である。MPPT基準及びウィンドウ生成器回路162は、DC出力電圧信号VOUTを追跡すること及びMPPを識別することに関連して上限基準信号VRCの値を変化させる。この例では、MPPは50パーセントで安定化され、上限基準信号VRCは50.5パーセントで安定化される。本願における説明を簡略化するために、第1のコンパレータ回路504によって受け取られる上限基準信号VRCは、線形セグメントにおけるアナログ信号として示される。一実装において、上限基準信号VRCは残留ノイズレベルを含み、線形セグメントではなく、曲線及び滑らかな遷移を示し得る。他の例において、MPPが50パーセントのとき、上限基準信号VRCは、50.5パーセントより高い又は低いものであり得る。同様に、他の例において、上限基準信号VRCがMPPとの対応関係において一層高い又は一層低い場合、MPPは、50パーセントより高い又は低いものであり得る。例えば、日の出において、第1のDCストリング電圧信号DC PV+はゼロ(0)パーセントで始まり、正午に向かって増加し、日没におけるゼロ(0)パーセントに向かって低減する。上限基準信号VRC及びMPPも、日の出から日没までのシナリオにわたって同様に増加及び低減する。DC出力電圧信号VOUT及びMPPに対応する上限基準信号VRCは、入力電圧フィードバック信号VIFBより高い。
【0070】
曲線604は、電力ハーベストコントローラ回路104の分圧器回路502によって生成される入力電圧フィードバック信号VIFBの一例を示す。入力電圧フィードバック信号VIFBは、電力ハーベストコントローラ回路104の第1及び第2のコンパレータ回路504、506に提供される。入力電圧フィードバック信号VIFBは、PVセルのストリング148から分圧器回路502によって受け取られる第1のDCストリング電圧信号DC PV+を表すアナログ信号である。この例では、DC出力電圧信号VOUT、MPP、及び第1のDCストリング電圧信号DC PV+は、概して、50パーセントで安定化される。この例では、プロットされた入力電圧フィードバック信号VIFB604は、49.5パーセントから50.5パーセントまで上昇する三角形パターンを示し、反復的に、49.5パーセントまで下がる。この例では、50.5パーセントレベルは上限基準信号VRCによって確立され、49.5パーセントレベルは下限基準信号VRFによって確立される。例えば、第1のDCストリング電圧信号DC PV+が49.5パーセントにあるとき、PVセルのストリング148からの出力は、スイッチングコンバータ回路112によってDC出力電圧信号VOUTから切断され、第1のDCストリング電圧信号DC PV+は、開回路状況に起因して増加し始める。第1のDCストリング電圧信号DC PV+が50.5パーセントに達すると、上限基準信号VRCは、PVセルのストリング148からの出力をDC出力電圧信号VOUTに結合させ、第1のDCストリング電圧信号DC PV+は、負荷回路状況に起因して低減し始める。第1のDCストリング電圧信号DC PV+が49.5パーセントに達すると、下限基準信号VRFは、PVセルのストリング148からの出力を、スイッチングコンバータ回路112によってDC出力電圧信号VOUTから切断させる。このプロセスは、経時的に繰り返され、入力電圧フィードバック信号VIFBに対し三角形パターンを形成する。本願における説明を簡略化するために、入力電圧フィードバック信号VIFBは、鋭い遷移を有する線形の立ち上がり及び立ち下がり部分によって形成される三角形パターンを有するアナログ信号として示される。一実装において、入力電圧フィードバック信号VIFBは残留ノイズレベルを含み、鋭い遷移を有する線形の立ち上がり及び立ち下がり部分ではなく、曲線及び滑らかな遷移を示し得る。入力電圧フィードバック信号VIFBの立ち上がり及び立ち下がり部分のタイミングは、任意の特定のサイクルにおいて異なり得る。他の例において、DC出力電圧信号VOUT、MPP、及び第1のDCストリング電圧信号DC PV+は、50パーセントより高い又は低いレベルで安定化し得る。同様に、他の例において、上限基準信号VRC、下限基準信号VRF、及び入力電圧フィードバック信号VIFB間のマージンは、0.5パーセントより大きい又は小さいものであり得る。上限基準信号VRCは入力電圧フィードバック信号VIFBより高く、下限基準信号VRFは入力電圧フィードバック信号VIFBより低い。
【0071】
曲線606は、MPPT基準及びウィンドウ生成器回路162によって電力ハーベストコントローラ回路104の第2のコンパレータ回路506に提供される下限基準信号VRFの一例を示す。下限基準信号VRFは、入力電圧フィードバック信号VIFBのための一層低い基準限界を反映するアナログ信号である。MPPT基準及びウィンドウ生成器回路162は、DC出力電圧信号VOUTを追跡すること及びMPPを識別することに関連して下限基準信号VRFの値を変化させる。この例では、MPPは50パーセントで安定化され、下限基準信号VRFは49.5パーセントで安定化される。本願における説明を簡略化するために、第2のコンパレータ回路506によって受け取られる下限基準信号VRFは、線形セグメントにおけるアナログ信号として表される。一実装において、上限基準信号VRCは残留ノイズレベルを含み、線形セグメントではなく、曲線及び滑らかな遷移を示し得る。他の例において、MPPが50パーセントであるとき、下限基準信号VRFは、49.5パーセントより高い又は低いものであり得る。同様に、他の例において、下限基準信号VRFがMPPとの対応関係において一層高い又は一層低い場合、MPPは、50パーセントより高い又は低いものであり得る。例えば、日の出において、第1のDCストリング電圧信号DC PV+はゼロ(0)パーセントで始まり、正午に向かって増加し、日没におけるゼロ(0)パーセントに向かって低減する。下限基準信号VRF及びMPPも、日の出から日没までのシナリオにわたって同様に増加及び低減する。DC出力電圧信号VOUT及びMPPに対応する下限基準信号VRFは、入力電圧フィードバック信号VIFBより低い。
【0072】
曲線608は、電力ハーベストコントローラ回路104の第1のコンパレータ回路504によって生成されるセット信号SETの一例を示す。セット信号SETは、SRフリップフロップ回路508のセット入力端子520に提供される。セット信号SETは、「0」状況及び「1」状況間で変化するデジタル信号である。この例では、第1のコンパレータ回路504は、セット信号SETを、入力電圧フィードバック信号VIFBが上限基準信号VRCに達するときに「1」状況に、及び、入力電圧フィードバック信号VIFBが上限基準信号VRCより低いときに「0」状況にセットする。このように、この例では、入力電圧フィードバック信号VIFBが49.5パーセントで始まるので、セット信号SETは、「0」状況において始まり、入力電圧フィードバック信号VIFBが50.5パーセントに達するとき、「1」状況に切り替わる。入力電圧フィードバック信号VIFBのタイミングに基づいて、セット信号SETは、入力電圧フィードバック信号VIFBが50.5パーセントに達するたびに、一時的に「1」状況に切り替わる。このように、セット信号SETは、入力電圧フィードバック信号VIFBのための三角形パターンの大部分の間、「0」状況にあり、三角形パターンの最も高い地点の間、一時的に「1」状況になる。本願における説明を簡略化するために、第1のコンパレータ回路504によって生成されるセット信号SETは、鋭い遷移を有する線形部分におけるデジタル信号として示される。一実装において、セット信号SETは残留ノイズレベルを含み、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。
【0073】
曲線610は、電力ハーベストコントローラ回路104の第2のコンパレータ回路506によって生成されるリセット信号RESETの一例を示す。リセット信号RESETは、SRフリップフロップ回路508のリセット入力端子522に提供される。リセット信号RESETは、「0」状況及び「1」状況間で変化するデジタル信号である。この例では、第2のコンパレータ回路506は、リセット信号RESETを、入力電圧フィードバック信号VIFBが下限基準信号VRFに達するときに「1」状況に、及び、入力電圧フィードバック信号VIFBが下限基準信号VRFより大きいときに「0」状況にセットする。このように、この例では、入力電圧フィードバック信号VIFBが49.5パーセントで始まるので、リセット信号RESETは「1」状況において始まり、入力電圧フィードバック信号VIFBが49.5パーセントより大きくなるとき、「0」状況に切り替わる。入力電圧フィードバック信号VIFBのタイミングに基づいて、リセット信号RESETは、入力電圧フィードバック信号VIFBが49.5パーセントに達するたびに、一時的に「1」状況に切り替わる。そのため、リセット信号RESETは、入力電圧フィードバック信号VIFBのための三角形パターンの大部分の間、「0」状況にあり、三角形パターンの最も低い地点の間、一時的に「1」状況になる。本願における説明を簡略化するために、第2のコンパレータ回路506によって生成されるリセット信号RESETは、鋭い遷移を有する線形部分におけるデジタル信号として示される。一実装において、リセット信号RESETは残留ノイズレベルを含み、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。
【0074】
図7は電圧制限コントローラ回路106の一例を示す。電圧制限コントローラ回路106は、発振器回路702、ランプ生成器回路704、エラー増幅器回路706、コンパレータ回路708、及びSRフリップフロップ回路710を含む。発振器回路702はクロック出力712を含む。ランプ生成器回路704は、クロック出力712に結合されるクロック入力714、及び波形出力716を含む。エラー増幅器回路706は、パルス幅基準入力124、第1の出力電圧フィードバック入力122、及び補償出力718を含む。コンパレータ回路708は、補償出力718に結合される第1の入力720、波形出力716に結合される第2の入力722、及びセット出力724を含む。SRフリップフロップ回路710は、セット出力724に結合されるセット入力端子726、クロック出力712に結合されるリセット入力端子728、及び第2のゲート制御出力126を含む。
【0075】
発振器回路702はクロック信号CLKを生成する。一例において、クロック信号CLKは1MHzで動作する。他の例において、クロック信号CLKは、PVサブモジュール100(例えば、図1)からの所望のDC出力電圧信号VOUTを実現するために適切であるその他の周波数で動作する。ランプ生成器回路704は、発振器回路702からクロック信号CLKを受け取る。ランプ生成器回路704は、クロック信号CLKに基づいて、第1の所定の振幅から第2の所定の振幅まで繰り返しランプするランプ信号RAMPを生成する。
【0076】
エラー増幅器回路706は、第1のフィードバック信号FB1を受け取る。エラー増幅器回路706はPWM基準信号VPRを受け取る。エラー増幅器回路706は、PWM基準信号VPRと第1のフィードバック信号FB1との差に基づいて補償信号COMPを生成する。一例において、第1のフィードバック信号FB1は、分圧器回路152(例えば、図1)から端子730を介してエラー増幅器706に提供される。一例において、補償信号COMPは、エラー増幅器706から端子732を介して分圧器回路152に提供される。コンパレータ回路708は、エラー増幅器回路706から補償信号COMPを受け取る。コンパレータ回路708は、ランプ生成器回路704からランプ信号RAMPを受け取る。コンパレータ回路708は、補償信号COMP及びランプ波形に基づいてセット信号SETを生成する。
【0077】
SRフリップフロップ回路710は、セット入力端子726において、コンパレータ回路708からセット信号SETを受け取る。SRフリップフロップ回路710は、リセット入力端子728において、発振器回路702からクロック信号CLKを受け取る。SRフリップフロップ回路710は、セット信号SETに応答して第2のゲート制御出力126(第1のSR出力端子)を第1の状況(例えば、1)にセットすることによって、及び、クロック信号CLKに応答して第2のゲート制御出力126(第1のSR出力端子)を第2の状況(例えば、0)にセットすることによって、第2のゲート制御信号GC2を生成する。
【0078】
更なる例において、SRフリップフロップ回路710は第2のSR出力端子734を含む。この例では、第2のゲート制御信号は、ハイサイドの第2のゲート制御信号GC2及び第2の(例えば、ローサイド)第2のゲート制御信号GCL2を含む。SRフリップフロップ回路710は、セット信号SETに応答して、第1のSR出力端子(第2のゲート制御出力126)を第1の状況(例えば、1)に及び第2のSR出力端子734(第2のローゲート制御出力)を第2の状況(例えば、0)にセットすることによって、並びに、クロック信号CLKに応答して、第1のSR出力端子(第2のゲート制御出力126)を第2の状況(例えば、0)に及び第2のSR出力端子734(第2のローゲート制御出力)を第1の状況(例えば、1)にセットすることによって、第2のゲート制御信号及び第2のローゲート制御信号を生成する。
【0079】
図8は、PVサブモジュール100のための出力電力が比較的安定しており(例えば、67パーセント)、PWM基準信号VPR及び第1のフィードバック信号FB1もまた比較的安定している(例えば、67パーセント)短い昼間のシナリオの間の、電圧制限コントローラ回路106(例えば、図1)の動作に関連する図7に示す選択信号のタイミングの一例のタイミング図800を示す。電圧制限コントローラ回路106は、PVサブモジュール100が完全に太陽に晒されているとき、概して、このシナリオを経験する。例えば、この短い昼間のシナリオは、正午の連続した期間にわたるものであり得、毎日繰り返され得る。しかし、PVサブモジュール100が太陽に完全に晒されない場合、このシナリオが生じない日もあり得る。
【0080】
曲線802は、電圧制限コントローラ回路106のエラー増幅器回路706に提供されるPWM基準信号(VPR)を示す。一例において、PWM基準信号VPRは、第1のフィードバック信号FB1のための所定の最大電力閾値を反映するアナログ信号である。最大電力閾値は、PVサブモジュール100のための種々の設置に適応するように調整可能であり得る。しかし、PVサブモジュール100が設置され、最大電力閾値が所望の限界に調整された後、PVサブモジュール100が動かされない限り、又は環境条件(例えば、建物、木、又はPVサブモジュール100上で太陽光を遮断又はフィルタするその他の構造)に変化がない限り、最大電力閾値は再調整される必要がないであろう。この例では、PWM基準信号VPRは、最大電力閾値が67パーセントに調整されることを示す。本願における説明を簡略化するために、PWM基準信号曲線802 VPRは、線形セグメントにおけるアナログ信号として示される。一実装において、PWM基準信号VPRは残留ノイズレベルを含み、線形セグメントではなく、曲線及び滑らかな遷移を示し得る。他の例において、PWM基準信号VPRは、67パーセントより高く又は低くなるように調整され得る。
【0081】
曲線804は、分圧器回路152によってエラー増幅器回路706に提供される第1のフィードバック信号FB1の一例を示す。第1のフィードバック信号FB1は、分圧器回路152によってスイッチングコンバータ回路112から受け取られるDC出力電圧信号VOUTを表すアナログ信号である。この例では、DC出力電圧信号VOUT及び第1のフィードバック信号FB1は、概して、67パーセントで安定化される。本願における説明を簡略化するために、第1のフィードバック信号FB1は、線形セグメントにおけるアナログ信号として示される。一実装において、第1のフィードバック信号FB1は残留ノイズレベルを含み、線形セグメントではなく、曲線及び滑らかな遷移を示し得る。他の例において、DC出力電圧信号VOUT及び第1のフィードバック信号FB1は、67パーセントより高い又は低いレベルで安定化され得る。例えば、日の出において、第1のDCストリング電圧信号DC PV+はゼロ(0)パーセントで始まり、正午に向かって増加し、日没におけるゼロ(0)パーセントに向かって低減する。DC出力電圧信号VOUT及び第1のフィードバック信号FB1も、日の出から日没までのシナリオにわたって同様に増加及び低減する。
【0082】
曲線806は、電圧制限コントローラ回路106のランプ生成器回路704によって生成されるランプ信号RAMPの一例を示す。ランプ信号RAMPは、電圧制限コントローラ回路106のコンパレータ回路708に提供される。ランプ生成器回路704からのアナログ出力信号は、発振器702からのクロック信号CLKに基づいて、第1の所定の振幅から第2の所定の振幅に繰り返しランプする。このプロセスは、ランプ信号RAMP 806のためののこぎり歯パターンを形成する。本願における説明を簡略化するために、ランプ信号RAMPは、鋭い遷移を有する線形ランピング及び立ち下がり部分によって形成されるのこぎり歯パターンとして示される。一実装において、ランプ信号RAMPは残留ノイズレベルを含み、鋭い遷移を有する線形ランピング及び立ち下がり部分ではなく、曲線及び滑らかな遷移を示し得る。
【0083】
曲線808は、電圧制限コントローラ回路106のコンパレータ回路708によって生成されるセット信号SETの一例を示す。セット信号SETは、SRフリップフロップ回路710のセット入力端子726に提供される。セット信号SETは、「0」状況及び「1」状況間で変化するデジタル信号である。コンパレータ回路708は、セット信号SETを、ランプ信号RAMPのレベルが第1のフィードバック信号FB1より小さいとき、「1」状況に、及び、ランプ信号RAMPのレベルが第1のフィードバック信号FB1より大きいとき、「0」状況にセットする。この例では、ランプ信号RAMPのランピング部分がゼロ(0)パーセントで開始するので、セット信号SETは「1」状況において始まる。この例では、セット信号SETのための「1」状況は、ランピング部分が67パーセントに達するまで継続する。ランプ信号RAMPのランピング部分が67パーセントを越えて増加した後、コンパレータ回路708は、セット信号SETを「0」状況に切り替え、「0」状況は、ランプ生成器回路704がランプ信号RAMPをゼロ(0)パーセントにリセットするまで続く。この地点において、セット信号SETの切り替えは、ランプ波形のランピング及び立ち下がり部分、67パーセントレベルのPWM基準信号VPR、及び、67パーセントで安定化される第1のフィードバック信号FB1に基づいて繰り返される。この例では、セット信号SETのデューティサイクルは67パーセントである。本願における説明を簡略化するために、コンパレータ回路708によって生成されるセット信号SETは、鋭い遷移を有する線形部分におけるデジタルパルスとして示される。一実装において、セット信号SETは残留ノイズレベルを含み、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。他の例において、67パーセントレベルは、一層高い又は一層低いものであり得る。
【0084】
曲線810は、電圧制限コントローラ回路106の発振器回路702によって生成されるクロック信号CLKの一例を示す。クロック信号CLKは、SRフリップフロップ回路710のリセット入力端子728に提供される。また、クロック信号CLKは、ランプ信号RAMPをゼロ(0)パーセントにリセットするようにトリガすることに関連したランプ生成回路704のためのクロック信号CLKとして用いられる。クロック信号CLKは、「0」状況及び「1」状況間で変化するデジタル信号である。発振器回路702は、クロック信号CLKの周波数に基づいて、セット信号SETを、「0」状況及び「1」状況間で切り替える。この例では、クロック信号CLK上のパルスは、リセット入力端子728におけるクロック信号CLKを「1」状況に切り替える立ち上がりエッジと、リセット入力端子728におけるクロック信号CLKをリセットして「0」状況に切り替えるようにランプ信号RAMPをトリガする立ち下がりエッジとを備える、短いデューティサイクルを有する。クロック信号CLKのための短いデューティサイクルは、セット信号SETの「0」状況の間、リセット入力端子728におけるクロック信号CLKの「1」状況を生じさせる。この例では、クロック信号CLKは「0」状況において始まる。この例では、リセット入力端子728におけるクロック信号CLKのための「0」状況は、発振器回路702のクロック信号CLK上のパルスが、クロック信号CLKを「1」状況に切り替えるまで継続する。クロック信号CLKの立ち下がりエッジは、リセット入力端子728におけるクロック信号CLKを「0」に切り替える。この地点において、リセット入力端子728におけるクロック信号CLKの切り替えは、クロック信号CLK上のパルスに従って繰り返される。この例では、リセット入力端子728におけるクロック信号CLKのデューティサイクルは、クロック信号CLK上のパルスのデューティサイクルに基づく。本願における説明を簡略化するために、発振器回路702によって生成されるクロック信号CLKは、鋭い遷移を有する線形部分におけるデジタル信号として示される。一実装において、クロック信号CLKは残留ノイズレベルを含み、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。
【0085】
図9は、コンパレータ回路902を含む電力モード制御回路108の一例を示す。コンパレータ回路902は、第2の出力電圧フィードバック入力128、モード基準入力130、及びモード選択出力132を含む。コンパレータ回路902は、第2のフィードバック信号FB2及びモード基準信号VMRを受け取る。コンパレータ回路902は、モード選択信号MODEを生成して、第2のフィードバック信号FB2がモード基準信号VMRより小さいことに応答して、第1のゲート制御信号GC1を第3のゲート制御信号GC3に配路することに関連する第1の状況(例えば、ハーベスト)にモード選択信号MODEをセットするようにする。第2のフィードバック信号FB2がモード基準信号VMRより大きい場合、コンパレータ回路902は、第2のゲート制御信号GC2を第3のゲート制御信号GC3に配路することに関連する第2の状況(例えば、制限)にモード選択信号MODEをセットする。コンパレータ回路902は、モード選択信号MODEをマルチプレクサ回路110に提供する。一例において、第2のフィードバック信号FB2は、分圧器回路152(例えば、図1)から端子904を介してコンパレータ回路902に提供される。
【0086】
図9は、スイッチングデバイス906を含むマルチプレクサ回路110の一例を示す。スイッチングデバイス906は、第1のゲート制御入力134(第1の入力端子)、第2のゲート制御入力136(第2の入力端子)、モード選択入力138(制御端子)、及び第3のゲート制御出力140(出力端子)を含む。第1の入力端子(第1のゲート制御入力134)は、電力ハーベストコントローラ回路104(例えば、図1)から第1のゲート制御信号GC1を受け取る。第2の入力端子(第2のゲート制御入力136)は、電圧制限コントローラ回路106(例えば、図1)から第2のゲート制御信号GC2を受け取る。制御端子(モード選択入力138)は、電力モード制御回路108からモード選択信号MODEを受け取る。第3のゲート制御出力140は、第3のゲート制御信号GC3をスイッチングコンバータ回路112(例えば、図1)に提供する。スイッチングデバイス906は、モード選択信号MODEの第1の状況(例えば、ハーベスト)に応答して、第1の入力端子を出力端子に接続し、第2の入力端子を出力端子から切断する。スイッチングデバイス906は、モード選択信号MODEの第2の状況(例えば、制限)に応答して、第2の入力端子を出力端子に接続し、第1の入力端子を出力端子から切断する。
【0087】
マルチプレクサ回路110の更なる例において、第1のゲート制御信号GC1は、第1のゲート制御信号GC1及び第1のローゲート制御信号を含み、第2のゲート制御信号は、ハイサイドの第2のゲート制御信号GC1及びローサイドの第2のゲート制御信号GCL2を含み、第3のゲート制御信号はハイサイドの第3のゲート制御信号GC3及びローサイドの第3のゲート制御信号GCL3を含む。この例では、マルチプレクサ回路110は、第2のスイッチングデバイス908も含む。第2のスイッチングデバイス908は、第1の入力端子910、第2の入力端子912、制御端子914、及び出力端子916を含む。第1の入力端子910は、電力ハーベストコントローラ回路104(例えば、図5)から第1のローゲート制御信号を受け取る。第2の入力端子912は、電圧制限コントローラ回路106(例えば、図7)から第2のローゲート制御信号を受け取る。制御端子914は、電力モード制御回路108からモード選択信号MODEを受け取る。出力端子916は、第3のローゲート制御信号をスイッチングコンバータ回路112(例えば、図11)に提供する。第2のスイッチングデバイス908は、モード選択信号MODEの第1の状況(例えば、ハーベスト)に応答して、第1の入力端子910を出力端子916に接続し、第2の入力端子912を出力端子916から切断する。第2のスイッチングデバイス908は、モード選択信号MODEの第2の状況(例えば、制限)に応答して、第2の入力端子912を出力端子916に接続し、第1の入力端子910を出力端子916から切断する。
【0088】
図10は、図2の記載において上述した日の出から日没までのシナリオにわたる電力モード制御回路108(例えば、図1)の動作に関連する、図9に示す選択信号の一例のタイミング図1000を示す。
【0089】
曲線1002は、電力モード制御回路108のコンパレータ回路902に提供されるモード基準信号VMRの一例を示す。モード基準信号VMRは、電力ハーベスト及び電圧制限モード間を切り替えるために用いられる、第2のフィードバック信号FB2のための所定のモード切り替え閾値を反映するアナログ信号である。この例では、モード基準信号VMRは、モード切り替え閾値が58.5パーセントに調整されることを示す。説明を簡略化するために、モード基準信号VMRは、図10において線形セグメントにおけるアナログ信号として示される。一実装において、モード基準信号VMRは残留ノイズレベルを含み、線形セグメントではなく、曲線及び滑らかな遷移を示し得る。他の例において、モード基準信号VMRは、58.5パーセントより高く又は低くなるように調整され得る。
【0090】
曲線1004は、分圧器回路152によって電力モード制御回路108に提供される第2のフィードバック信号FB2の一例を示す。第2のフィードバック信号FB2は、分圧器回路152によってスイッチングコンバータ回路112から受け取られるアナログ信号である。この例では、DC出力電圧信号VOUT及び第2のフィードバック信号FB2は、日の出から日没までのシナリオをたどる。日の出(T1)において、DC出力電圧信号VOUT及び第2のフィードバック信号FB2はゼロ(0)パーセントで始まる。短い期間の間ゼロ(0)パーセントにとどまった後(T2)、DC出力電圧信号VOUT及び第2のフィードバック信号FB2は、太陽に対するPVサブモジュール100の露出が増加するにつれて増加し始め、67パーセントになる(T4)。DC出力電圧信号VOUT及び第2のフィードバック信号FB2は、太陽に対するPVサブモジュール100の露出が低減する午後の或る地点まで、67パーセントにとどまる(T5)。太陽に対する低下した露出が、DC出力電圧信号VOUT及び第2のフィードバック信号FB2を、67パーセントから、日没(T7)におけるゼロ(0)パーセントまで低減する。本願における説明を簡略化するために、第2のフィードバック信号FB2は、鋭い遷移を有する線形部分におけるアナログ信号として示される。一実装において、第2のフィードバック信号FB2は残留ノイズレベルを含み、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。また、第2のフィードバック信号FB2の振幅は、多数の要因(例えば、雨、雲等)に起因して経時的に変化し得る。この例では、第2のフィードバック信号FB2は、ゼロ(0)から67パーセントまでの範囲である。他の例において、この範囲は異なり得る。例えば、67パーセントの電圧は、一層高い又は一層低いものであり得る。
【0091】
曲線1006は、コントローラ回路102の電力モード制御回路108によって生成されるモード選択信号MODEの一例を示す。モード選択信号MODEは、マルチプレクサ回路110に提供される。モード選択信号MODEは、「ハーベスト」状況及び「制限」状況間で変化するデジタル信号である。電力モード制御回路108は、スイッチングコンバータ回路112のDC電圧出力146において提供されるDC出力電圧信号VOUTに基づいて、モード選択信号MODEを「ハーベスト」状況及び「制限」状況間で切り替える。日の出(T1)において、モード選択信号MODEは、「ハーベスト」状況で始まる。正午が近づくと(T3)、電力モード制御回路108は、第2のフィードバック信号FB2がモード基準信号VMRを超えることに基づいて、モード選択信号MODEを「ハーベスト」状況から「制限」状況に切り替える。正午の後(T6)、電力モード制御回路108は、第2のフィードバック信号FB2がモード基準信号VMRより低くなることに基づいて、モード選択信号MODEを「制限」状況から「ハーベスト」状況に切り替える。モード選択信号MODEは、DC出力電圧信号VOUTが所定の閾値(例えば、58.5パーセント)を超えるまで、「ハーベスト」状況にとどまる。本願における説明を簡略化するために、曲線1006は、モード選択信号MODEを、鋭い遷移を有する線形部分におけるデジタル信号として示す。一実装において、モード選択信号MODEは残留ノイズレベルを含み、鋭い遷移を有する線形部分ではなく、曲線及び滑らかな遷移を示し得る。この例では、電力モード制御回路108が「ハーベスト」状況及び「制限」状況間で切り替わるモード切り替え閾値は、58.5パーセントにセットされるモード基準信号VMRに基づく。他の例において、モード切り替え閾値は、58.5パーセントより高く又は低くセットされ得る。また、電力モード制御回路108は、「ハーベスト」状況及び「制限」状況間の切り替えにおけるチャタリングを回避するために、立ち上がり閾値(例えば、59パーセント)及び立ち下がり閾値(例えば、58パーセント)を確立するモード切り替え閾値(例えば、58.5パーセント)に関連するヒステリシスを実装し得る。
【0092】
図11は、スイッチングコンバータ回路112の一例を示す。スイッチングコンバータ回路112は、第1のドライバ回路1102、第1のスイッチングデバイス1104、第2のドライバ回路1106、第2のスイッチングデバイス1108、及びインダクタ1110を含む。この例(例えば、図11
)では、第3のゲート制御信号は、ハイサイドの第3のゲート制御信号GC3及びローサイドの第3のローゲート制御信号GCL3を含む。マルチプレクサ回路110(例えば、図9)は、第3のゲート制御信号GC3及びGCL3をスイッチングコンバータ回路112に提供する。第1のドライバ回路1102は、マルチプレクサ回路110から第3のゲート制御信号GC3を受け取る。第1のドライバ回路1102は、ローサイド第3のゲート制御信号GC3に基づいて、ハイゲート信号を生成する。第1のスイッチングデバイス1104は、入力端子1112、制御端子1114、及び出力端子1116を含む。入力端子1112は、PVセルのストリング148(例えば、図1)から、第1のDCストリング電圧信号DC PV+を受け取る。制御端子1114は、第1のドライバ回路1102からハイゲート信号を受け取る。第1のスイッチングデバイス1102は、ハイゲート信号上のパルスに応答して、入力端子1112を、出力端子1116に接続し及びそこから切断する。一例において、第1のドライバ回路1102は、ハイゲート信号HGを、ハイサイドゲートピン1118を介して第1のスイッチングデバイス1104の制御端子1114に提供する。
【0093】
第2のドライバ回路1106は、マルチプレクサ回路110(例えば、図9)からローサイドの第3のゲート制御信号GCL3を受け取る。第2のドライバ回路1106は、ローサイドの第3のゲート制御信号GCL3に基づいて、ローサイドゲート信号を生成する。第2のスイッチングデバイス1108は、入力端子1120、制御端子1122、及び出力端子1124を含む。入力端子1120は、第1のスイッチングデバイス1104の出力端子1116に結合される。制御端子1122は、第2のドライバ回路1106からローサイドゲート制御信号LGを受け取る。第2のスイッチングデバイス1108は、ローゲート制御信号LG上のパルスに応答して、入力端子1120を、出力端子1124に接続し及びそこから切断する。一例において、ローゲート信号は、第2のドライバ回路1106から、第2のスイッチングデバイス1108の制御端子1122によって、ローサイドゲート端子1126を介して受け取られる。別の例において、第1のスイッチングデバイス1104の出力端子1116及び第2のスイッチングデバイス1108の入力端子1120は、スイッチノード電圧信号SWを有するスイッチングノード端子1128に結合される。別の例において、第2のスイッチングデバイス1108の出力端子1124は、電力接地又はその他の基準電圧信号PGNDに結合されるように構成される接地端子1130に結合される。
【0094】
インダクタ1110は、第1の端子1132及び第2の端子1134を含む。第1の端子1132は、第1のスイッチングデバイス1104の出力端子1116及び第2のスイッチングデバイス1108の入力端子1120に結合される。第2の端子1134は、PVサブモジュール100(例えば、図1)に関連するPVシステムのDC PWR+電力線に結合される。第1のスイッチングデバイス1104が閉じ、第2のスイッチングデバイス1108が開いた後、インダクタ1110は、電流を、第1のスイッチングデバイス1104からDC PWR+電力線に導通する。第1のスイッチングデバイス1104が開き、第2のスイッチングデバイス1108が閉じた後、インダクタ1110は、電流を、DC PWR+電力線から第2のスイッチングデバイス1108に導通する。一例において、インダクタ1110の第1の端子1132は、スイッチングノード端子1128に結合される。別の例において、インダクタ1110の第2の端子1124は、DC電圧出力146に結合される。
【0095】
別の例において、スイッチングコンバータ回路112の第1及び第2のスイッチングデバイス1104、1108並びにインダクタ1110は、バックコンバータ、ブーストコンバータ、バック-ブーストコンバータ、又はCukコンバータの少なくとも一つに含まれる。
【0096】
図11は、第2のドライバ回路1106がマルチプレクサ回路110からローサイドの第3のゲート制御信号GCL3を受け取るスイッチングコンバータ回路112の別の例を示す。第2のドライバ回路1106は、ローサイドの第3のゲート制御信号GCL3を反転させて、反転したゲート制御信号を形成する。第2のスイッチングデバイス1108は、入力端子1120、制御端子1122、及び出力端子1124を含む。入力端子1120は、第1のスイッチングデバイス1104の出力端子1116に結合される。制御端子1122は、第2のドライバ回路1106からローゲート信号を受け取る。第2のスイッチングデバイス1108は、ローゲート信号上のパルスに応答して、入力端子1120を、出力端子1124に接続し及びそこから切断する。
【0097】
図12は、PVサブモジュール100(例えば、図1)を制御し、その急速シャットダウンを促進する、例示のIC1200を示す。一例において、IC1200は、PVモジュールのジャンクションボックス内で用いるために設計される、集積された電力線通信(PLC)レシーバを備える電力変換コントローラである。この例では、IC1200は、PLCレシーバ1202、PLCレシーバ1202の動作をサポートするための水晶発振器1212、バッファ1238、及びORゲート1240を備える、急速シャットダウン回路1201を含む。IC1200は、電力ハーベストコントローラ回路104、電圧制限コントローラ回路106、及び電力モード制御回路108(例えば、上述の図1)を含む。また、IC1200は、上述のマルチプレクサ回路110と、図1のスイッチングコンバータ回路112の一部とを含む、110、112と標示される出力回路を含む。図12のIC1200における出力回路110、112は、(図12において1204、110と標示される)PWMマルチプレクサ及び論理回路を含む。PWMマルチプレクサ及び論理回路1204、110は、上述のマルチプレクサ回路110を含む。また、IC1200は、第1のドライバ回路1102(例えば、図11に関連して上述したハイサイドドライバ)、第2のドライバ回路1106(例えば、図11におけるようなローサイドドライバ)、及び、5Vバイアス電圧信号BP5と、3Vバイアス電圧信号BP3と、基準電圧信号Vrefとを提供するバイアス及びLDO回路1210を含む。IC1200は、集積されたブートレギュレータ(図示せず)を有し、バックコンバータ回路112のハイサイドMOSFETのためのゲート駆動電圧を提供するために、ブート端子1266とスイッチノード端子1128との間で外部接続されるセラミックコンデンサとともに動作し得る。バイアス及びLDO回路1210は、温度安定性バンドギャップ回路の出力をスケーリングすることによって、温度にわたって±1%の正確な電圧基準を生成し、一例において、バイアス及びLDO回路1210は、エラー増幅器回路706の非反転入力124において1.20VのPWM基準信号VPRを提供する。
【0098】
また、IC1200は、エラー増幅器回路706と、発振器回路702(例えば、1MHz発振器)と、ランプ生成器回路704と、(例えば、図12において「PWMコンパレータ」と標示される)コンパレータ回路708と、SRフリップフロップ回路710と、DC出力電圧信号VOUTを受け取るために端子1276を介してDC電圧出力146に結合されるRSD低ドロップアウト(LDO)回路1224と、MPPT基準及びウィンドウ生成器回路162(例えば、上述の図1)と、PWMマルチプレクサ及び論理回路1204、110の動作をサポートするためのチャージポンプ1236と共に、電圧制限コントローラ回路106を含む。
【0099】
また、IC1200は、バッファ1238、ORゲート1240、及びダイオード1242を含む。IC1200は、分圧器(図示せず)などの、外部ソースからモード基準信号VMRを受け取るために、モード基準入力130に結合される端子1244を含む。また、IC1200は、第1の出力電圧フィードバック入力122に結合され、第1のフィードバック信号FB1を受け取るように構成されるフィードバック端子1246と、外部補償信号COMPを受け取るための端子732と、外部水晶信号XTAL_INを受け取るために外部水晶(図示せず)に結合されるように構成される端子1250とを含む。端子1252が、正又はプラスPLC信号PLC_Pを受け取るように構成され、端子1254が、負又はマイナス信号PLC_Mを受け取るように構成される。
【0100】
急速シャットダウン回路1201は、PVシステムの動作状態を判定するために、PLC信号PLC_P及びPLC_Mを受け取って処理し、それに応じて選択的にシャットダウン状態に入る。一例において、急速シャットダウン回路1201は、外部デバイス(例えば、システムコントローラ、図示せず)からのFSKキープアライブ信号の受領のため、PLC_P及びPLC_M信号を監視する。別の実装において、急速シャットダウン回路1201は、端子1256によって受け取られるキープアライブ入力信号KA_INを監視し、キープアライブ出力端子1260において、対応するブーリ(Boolean)キープアライブ出力信号KA_OUTを生成する。この実装において、複数のIC1200が、対応するPVストリング(例えば、図1における148)及び対応するスイッチングコンバータ(例えば、ブーストコンバータ回路)に個別に関連し、一つのIC1200のキープアライブ出力端子1260は、次のIC1200のキープアライブ入力端子1256にキープアライブ出力信号を提供するために結合される。
【0101】
例示のIC1200は、関連するPVストリング148からDC PV+を受け取るように構成される端子101、及び、関連するPVストリング148(例えば、図1)からDC PV-信号を受け取るように構成される端子103を含む。端子1262が、正PV接続のためのフィルタされた供給電圧信号VPV_P_FLTを受け取るように構成され、端子1266が、電力をハイサイドゲートドライバ1102に供給するために電圧信号Bootを受け取るように構成される。また、IC1200は、ハイサイドドライバ1102の出力からハイサイドゲート信号HGを受け取るために、ハイサイドトランジスタゲートに結合されるハイサイドゲート端子1118を含む。また、IC1200は、(例えば、上述の図11において、インダクタ1110と、ハイサイドの第1のトランジスタQ1のソースと、ローサイドの第2のトランジスタQ2のドレインと、ドライバ1102の底部レールとに結合される)バックコンバータのスイッチングノードにおいてスイッチノード電圧信号SWを受け取るために結合されるように構成されるスイッチングノード端子1128を含む。また、IC1200は、ローサイドゲート制御信号LGを備えるローサイドゲート端子1126、及び接地端子1130を含む。
【0102】
端子1244は、電圧モード基準信号VMRを、電力モード制御回路108の入力130に結合する。端子1246は、第1のフィードバック信号FB1をエラー増幅器回路706の入力122に結合するように構成される。端子732は、エラー増幅器回路706の出力に結合する。端子1252、1254は、PLCレシーバ1202の入力に結合する入力端子である。端子1256は、バッファ1238の入力に結合する入力端子である。図12のICの例における端子101及び103は、(例えば、図1におけるPVセルのストリング148に対する)正及び負PV接続のための入力端子である。端子1260は、ORゲート1240の出力に結合する出力端子である。ハイサイドゲート端子1118は、ハイサイドゲートドライバ1102の出力に結合する出力端子である。スイッチノード端子1128は、ハイサイドゲートドライバ1102の出力に結合し、バックコンバータのためのスイッチングノードを提供する出力端子である。ローサイドゲート端子1126は、ローサイドゲートドライバ1106の出力から外部ローサイドトランジスタQ2のゲート(例えば、図11)にローサイドゲート信号LGを提供する出力端子である。端子1130は、接地又はその他の基準電圧接続をローサイドゲートドライバ1106に提供する入力端子である。端子1276は、内部モニタリング/フィードバック回路のためのバックコンバータの外部出力端子又はノード(例えば、図1において146)からのDC出力電圧信号VOUTを結合する。
【0103】
PLCレシーバ1202が、端子1252、1254を介してDC電力線上でシステム生成キープアライブ信号(KA)を検出するとき、IC1200は、出力電圧が端子1244においてユーザ定義のレベルに制限されるという制約の下、モジュールエネルギーハーベストを最大化する電力変換アルゴリズムを実装する。PVストリング電流が最大電力電流より小さいとき、出力電圧は、モード基準信号VMRのレベルにレギュレートされ、ストリングの延伸を可能にする。PVストリング電流が最大電力電流PVストリング電流より大きいか又はこれと等しいとき、コントローラアルゴリズムは出力電力を最大化し、部分的な遮光状況における動作を最適化する。PLCレシーバがKA信号を検出しないとき、出力電圧は0.33Vにレギュレートされ、これは、複数のストリングのケーブルが同じコンジットを共有するときの設置を簡略化するNECコードに適合する安全レベルである。
【0104】
IC1200は、PVサブモジュールジャンクションボックスに機能性を付加する電力変換コントローラとして動作する。一例において、IC1200は、PVサブモジュールジャンクションボックスにおける、遠隔操作されるバックコントローラ回路カードアッセンブリの一部である。回路カードアッセンブリは、屋上PVアレイに配備されるPVサブモジュールにおける従来のバイパスダイオードと置き換わる。遠隔制御がオンボードPLCレシーバ1202を介して実現される。PLCプロトコルは、SunSpec Allianceによって開発される規格に適合する。IC1200のための制御アルゴリズムは、急速シャットダウンのためのNEC690.12要件に適合する。通常動作において、IC1200は、任意の太陽光及び負荷状況下でエネルギーハーベストを増加させる。
【0105】
端子1252、1254を介して受け取られるPLC信号にKA信号が存在しないことをPLCレシーバ1202が判定するとき、IC1200は、0.33vのスタンバイ電圧をDC電力線に結合し、レギュレートされた動作電圧(例えば、DC出力電圧信号VOUT)をデカップルする。数段スタックされている場合であっても、スタンバイ電圧は、安全なNEC適合のシャットダウン電圧を提供し、複数のPVストリングが共通のコンジットを介して配路される一層大きな屋上システムにおいて、PV取付けを助ける。端子1252、1254を介して受け取られるPLC信号においてKA信号が存在することをPLCレシーバ1202が判定するとき、出力電圧が、端子1244によってセットされるユーザ定義の電圧を超えないという制約で、IC1200はバック出力電力を増加させる。最大電力追従性能は、PVサブモジュールからDC電力線下流に結合される電力インバータのMPPT動作と干渉しない程度に充分に迅速である。
【0106】
PVストリング電流がモジュール最大電力電流を下回るとき、IC1200は、バック出力電圧を、(例えば、外部抵抗分割器(図示せず)によって規定される)モード基準信号VMRのレベルにレギュレートする。PVストリング電流が増加するにつれて、DCストリング電圧(例えば、DC PV+101からDC PV-103)は下がり、IC1200は、VMR出力電圧を維持するためにバックデューティサイクルを増加させ、DCストリング電圧がVMRまで降下するレベルにPVストリング電流が達するとき、D=1に達する。動作のこのモードの間、バックコンバータは、出力電圧をレギュレートするために、エラー増幅器回路706、ランプ生成器回路704、及びコンパレータ回路708を含む電圧モード制御ループを固定周波数で動作させる。エラー増幅器回路706は、端子732からCOMP信号を介して外部から補償される。
【0107】
PVストリング電流が最大電力電流を超えると、IC1200のための制御アルゴリズムは出力電力ハーベストを増加させるために、バックデューティサイクルを低下させ、DCストリング電圧(バック入力)における最大電力電圧及び最大電力電流をレギュレートする。IC1200は、最大電力ハーベストを継続的に探索し、太陽光又は負荷電流状況における変化を追跡する。動作のこのモードの間、バックコンバータは、DCストリング電圧を、レギュレートされた動作電圧(例えば、DC出力電圧信号VOUT)にレギュレートするために、ウィンドウヒステリシス制御ループを固定周波数で動作させる。
【0108】
バックコンバータ112の出力ノード146とノード1244との間の抵抗器と、ノード1244と端子103との間に結合される別の抵抗器とを備える抵抗分割器が、電圧モード基準信号VMRの値をセットし、その値に、バックコンバータのDC出力電圧VOUTが制限される。電力モード制御回路108は、電圧信号VMRをオンボード電圧基準1.20vと比較する。VMRがこの閾値を上回る場合、コンバータは、出力制限モードで動作する。VMRがこの閾値を下回る場合、コンバータはMPPTモードで動作する。
【0109】
急速シャットダウン及びPLCレシーバ1202に関連して、IC1200は、種々のサイズのPVモジュール(例えば、複数のサブモジュールを備えるPVモジュール)に適応し得る。PLC信号を、PVモジュールに関連する各IC1200に結合することは必要ではない。その代わりに、端子1256及び1260は、PVモジュール内のPVサブモジュールのストリングが同時にオン又はオフにされるように、複数のIC1200をデイジーチェーン接続するために相互接続され得る。
【0110】
また、個々のIC1200は、関連するPVストリング148の選択的遮光又は影のない採光状況にインテリジェントに適応するように、対応するスイッチングコンバータ112のためのそれぞれのモード制御を提供する。このようにして、ストリングの任意の部分において生じる太陽光の如何なる遮光も、全体的なシステム内のその他のPVストリング148の制御動作から切り離される。PWMマルチプレクサ及び論理回路1204、110は、ORゲート1240に関連したPLCレシーバ1202からの又は端子1256からのPTO信号に応答する。同様に、端子1260上の電圧は、ORゲート1240に関連したPLCレシーバ1202或いはKA_IN1256の状態に従う。IC1200は、端子101上の電圧を監視する集積された低電圧ロックアウト(UVLO、図示せず)回路を有する。端子101におけるVPV_P信号電圧が、端子103におけるDC PV-信号に関連して5vを下回るとき、電力段は高インピーダンスであり、IC1200は電力を変換しない。端子101におけるDC PV+信号が8ボルトを交差するとき、電力変換が開始する。
【0111】
図13は、PVサブモジュール100(例えば、図1)を制御するための例示の方法1300を示す。いくつかの例において、図1図9において説明したコントローラ回路102は方法1300を実装する。図13において、方法1300は1302で開始し、第1のPV電圧入力114における、PVサブモジュール100に関連するPVセルのストリング148からの第1のDCストリング電圧信号DC PV+と、上限基準入力116における、第1のDCストリング電圧信号DC PV+のための上限閾値を表す上限基準信号VRCと、下限基準入力118における、第1のDCストリング電圧信号DC PV+のための下限閾値を表す下限基準信号VRFとに基づいて、電力ハーベストコントローラ回路104の第1のゲート制御出力120において第1のゲート制御信号GC1を生成する。また、この方法は、1304において、第1の出力電圧フィードバック入力122における、PVサブモジュール100に関連するDC出力電圧信号VOUTを表す第1のフィードバック信号FB1と、PWM基準信号VPRとに基づいて、電圧制限コントローラ回路106の第2のゲート制御出力126において第2のゲート制御信号GC2を生成することを含む。1306において、第2の出力電圧フィードバック入力128における、DC出力電圧信号VOUTを表す第2のフィードバック信号FB2と、モード基準入力130におけるモード基準信号VMRとに基づいて、モード選択信号MODEが、電力モード制御回路108のモード選択出力132において生成される。また、この方法は、1308において、モード選択入力138におけるモード選択信号MODEに応答して、第3のゲート制御出力140における第3のゲート制御信号GC3に、マルチプレクサ回路110の第1のゲート制御入力134における第1のゲート制御信号GC1を配路すること、又は、第2のゲート制御入力136における第2のゲート制御信号GC2を配路することを含む。1310において、スイッチングコンバータ回路112の第2のPV電圧入力142における第1のDCストリング電圧信号DC PV+が、第3のゲート制御入力144における第3のゲート制御信号GC3に応答して、DC電圧出力146におけるDC出力電圧信号VOUTに変換される。
【0112】
また、別の例において、方法1300は、PVサブモジュール100から電力をハーベストするために、第1のPV電圧入力114における第1のDCストリング電圧信号DC PV+の変化に応答して、第1のゲート制御出力120における第1のゲート制御信号GC1を調整することを含む。
【0113】
また、別の例において、方法1300は、第2の出力電圧フィードバック入力128における第2のフィードバック信号FB2がモード基準入力130におけるモード基準信号VMRより低いことに応答して、第1のゲート制御入力134における第1のゲート制御信号GC1を第3のゲート制御出力140における第3のゲート制御信号GC3に配路することに関連する第1の状況(例えば、ハーベスト)に、モード選択入力132におけるモード選択信号MODEをセットすることを含む。第2のフィードバック信号FB2がモード基準信号VMRより高い場合、モード選択信号MODEは、第2のゲート制御入力136における第2のゲート制御信号GC2を第3のゲート制御信号GC3に配路することに関連する第2の状況(例えば、制限)にセットされる。
【0114】
また、別の例において、方法1300は、DC出力電圧信号VOUTを、PVサブモジュール100に関連するPVシステムのDC PWR+電力線に提供することを含む。
【0115】
方法1300の別の例において、第1のゲート制御信号GC1は、ハイサイドの第1のゲート制御信号(例えば、GC1)及び別の(例えば、ローサイド)第1のゲート制御信号(例えば、GCL1)を含み、第2のゲート制御信号は、一つの(例えば、ハイサイド)第2のゲート制御信号GC2及びローサイドの第2のゲート制御信号GCL2を含み、第3のゲート制御信号は、一つの(例えば、ハイサイド)第3のゲート制御信号GC3及び別の(例えば、ローサイド)第3のゲート制御信号GCL3を含む。また、この例では、方法1300は、電力ハーベストコントローラ回路104において、ハイサイドの第1のゲート制御信号GC1及びローサイドの第1のゲート制御信号GCL1を生成することを含む。第2のゲート制御信号GC2及びGCL2は、電圧制限コントローラ回路106において生成される。電力ハーベストコントローラ回路104からのハイサイドの第1のゲート制御信号GC1又は電圧制限コントローラ回路106からのハイサイドの第2のゲート制御信号GC2は、電力モード制御回路108からのモード選択信号MODEに応答して、マルチプレクサ回路110における一方の第3のゲート制御信号GC3に配路される。電力ハーベストコントローラ回路104からのローサイドの第1のゲート制御信号GCL1又は電圧制限コントローラ回路からのローサイドの第2のゲート制御信号GCL2は、電力モード制御回路108からのモード選択信号MODEに応答して、マルチプレクサ回路110における他方の第3のゲート制御信号GCL3に配路される。PVセルのストリング148からの第1のDCストリング電圧信号DC PV+は、マルチプレクサ回路110からの一方の第3のゲート制御信号GC3及び他方の第3のゲート制御信号GCL3に応答して、スイッチングコンバータ回路112においてDC出力電圧信号VOUTに変換される。
【0116】
図13及び図14は、方法1300の別の例を示しており、1402も含む。1402では、第1のフィードバック信号FB1及び第2のフィードバック信号FB2が、スイッチングコンバータ回路112からのDC出力電圧信号VOUTに基づいて、分圧器回路152において生成される。1404において、第1のフィードバック信号FB1は、電圧制限コントローラ回路106に提供される。方法1300は、1404から、図13の1304へ続く。1406において、第2のフィードバック信号FB2は、電力モード制御回路108に提供される。1406から、方法1300は図13の1306へ続く。
【0117】
また、更なる例において、方法1300は、PWM基準信号VPRと第1のフィードバック信号FB1との差に基づいて、電圧制限コントローラ回路106において補償信号COMPを生成することを含む。この例では、第1のフィードバック信号FB1は、電圧制限コントローラ回路106からの補償信号COMPに基づいて生成される。
【0118】
図13及び図15は、方法1300の別の例を示し、この例は1502も含む。1502では、上限基準信号VRC及び下限基準信号VRFが、第2のDC電圧入力166におけるDC出力電圧信号VOUTと、第1のゲート制御入力164における第1のゲート制御信号GC1とに基づいて、MPPT基準及びウィンドウ生成器回路162のそれぞれの上限基準出力及び下限基準出力168、170において生成される。方法1300は、1502から図13の1302へ続く。
【0119】
図13図15、及び図16は、方法1300の更なる例を示し、この更なる例において、MPPT基準及びウィンドウ生成器回路162(例えば、図1)は、クロック回路302(例えば、図3)、分圧器回路304、第1のサンプリング回路306、第2のサンプリング回路308、コンパレータ回路310、JKフリップフロップ回路312、及びデルタ電圧生成器回路314を含む。この例では、方法1300は、図15の1502から1602へ続く。1602では、第1のクロック信号CLK1がクロック回路302のクロック出力316において生成される。1604において、第3のフィードバック信号FB3が、第2のDC入力166におけるDC出力電圧信号VOUTに基づいて、分圧器回路304の第3の出力電圧フィードバック出力318において生成される。1606において、第3のフィードバック信号FB3が、現在の出力電圧サンプル信号VOUT(n)を形成するために、第1のサンプリング回路306の第3の出力電圧フィードバック入力端子320においてサンプリングされる。現在の出力電圧サンプル信号VOUT(n)は、第1のクロック端子322における第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、第1のサンプリング回路306の電圧サンプル出力端子324に提供される。1608において、現在の出力電圧サンプル信号VOUT(n)は、前の出力電圧サンプル信号VOUT(n-1)を形成するために、第2のサンプリング回路308の電圧サンプル入力端子326においてサンプリングされる。前の出力電圧サンプル信号VOUT(n-1)は、第2のクロック端子328における第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、前の電圧サンプル出力端子330に提供される。1610において、電力点遷移信号PWR PT TRANSITIONが、コンパレータ回路310の電力点遷移出力336において生成される。電力点遷移信号PWR PT TRANSITIONは、第1のサンプル入力332における現在の出力電圧サンプル信号VOUT(n)が第2のサンプル入力334における前の出力電圧サンプル信号VOUT(n-1)より大きいことを示す第1の状況(例えば、変化なし)と、現在の出力電圧サンプル信号VOUT(n)が前の出力電圧サンプル信号VOUT(n-1)より小さいことを示す第2の状況(例えば、トグル)とを有する。1612において、方向信号DIRECTIONが、J及びK入力端子338における電力点遷移信号PWR PT TRANSITIONの第1の状況(例えば、変化なし)に応答して第1の状況(例えば、増加)において、及び、電力点遷移信号PWR PT TRANSITIONの第2の状況(例えば、トグル)に応答して第2の状況(例えば、低減)において、JKフリップフロップ回路312のJK出力端子342において生成される。1614において、正電圧を備える電圧変化信号ΔVOLTAGEが、方向入力344における方向信号DIRECTIONの第1の状況(例えば、増加)に応答して、デルタ電圧生成器回路314のデルタ電圧出力346において生成される。1616において、負電圧を備える電圧変化信号ΔVOLTAGEが、方向信号DIRECTIONの第2の状況(例えば、低減)に応答して生成される。
【0120】
また、別の更なる例において、方法1300は、VOUT(n)及びVOUT(n-1)信号上のノイズが、電力点遷移信号PWR PT TRANSITIONの第1及び第2の状況(例えば、変化なし、トグル)間のチャタリングとならないように、コンパレータ回路310においてヒステリシス考慮を適用することを含む。
【0121】
また、方法1300の別の更なる例において、MPPT基準及びウィンドウ生成器回路162は、積分器回路350、PLL回路352、及びレベルシフティング回路354を含む。また、この例では、方法1300は、デルタ電圧入力356における電圧変化信号ΔVOLTAGE及びクロック入力358における第1のクロック信号CLK1に基づいて、積分器回路350の下限基準出力170において下限基準信号VRFを生成することを含む。積分器回路350は、下限基準信号VRFを形成するために、クロック入力358における第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、電圧変化信号ΔVOLTAGEの正電圧を、前の下限基準信号VREF FLOOR(n-1)に加算し、第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、前の下限基準信号VREF FLOOR(n-1)から、電圧変化信号ΔVOLTAGEの負電圧を減算する。次に、レベル調整信号LVL ADJが、第1のゲート制御入力164における第1のゲート制御信号GC1に応答して、PLL回路352のレベル調整出力362において生成される。上限基準信号VRCが、レベル調整入力366におけるレベル調整信号LVL ADJに基づいて、第2の下限基準入力364における下限基準信号VRFをシフトさせることによって、レベルシフティング回路354の上限基準出力168において生成される。また、更なる例において、方法1300は、第1のゲート制御信号GC1上のパルスのための所望のパルス幅が経時的に維持されるように、VREF FLOOR(n)と上限基準信号VRCとの間のウィンドウを適応するように、PLL回路352におけるレベル調整信号LVL ADJを変化させることによって、レベルシフティング回路354におけるシフティングを動的に切り替えることを含む。
【0122】
また、方法1300の別の例において、MPPT基準及びウィンドウ生成器回路162は、積分器回路、PLL回路、及び第2の分圧器回路を含む。また、この例では、方法1300は、電圧変化信号ΔVOLTAGE及び第1のクロック信号CLK1に基づいて、積分器回路において上限基準信号VRCを生成することを含む。積分器回路は、上限基準信号VRCを形成するために、第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、電圧変化信号ΔVOLTAGEのための正電圧を、前の上限基準信号(例えば、VRC(n-1))に加算し、第1のクロック信号CLK1の立ち上がり又は立ち下がり遷移に応答して、前の上限基準信号VREF CEILING(n-1)から、電圧変化信号ΔVOLTAGEのための負電圧を減算する。次に、レベル調整信号LVL ADJが、第1のゲート制御信号GC1に応答して、PLL回路において生成される。下限基準信号VRFは、レベル調整信号LVL ADJに基づいて上限基準信号VRCを減衰することによって、第2の分圧器回路において生成される。また、更なる例において、方法1300は、第1のゲート制御信号GC1上のパルスのための所望のパルス幅が経時的に維持されるように、VREF FLOOR(n)と上限基準信号VRCとの間のウィンドウを適応するように、レベル調整信号LVL ADJを変化させることによって、減衰を動的に切り替えることを含む。
【0123】
図13及び図17は、方法1300の別の例を示し、この別の例において、電力ハーベストコントローラ回路104(例えば、図1)は、分圧器回路502(例えば、図5)、第1のコンパレータ回路504、第2のコンパレータ回路506、及びSRフリップフロップ回路508を含む。この例では、方法1300は、図13の1302から1702へと続く。1702では、入力電圧フィードバック信号VIFBが、第1のPV電圧入力114における第1のDCストリング電圧信号DC PV+に基づいて、分圧器回路502の入力電圧フィードバック出力510において生成される。1704において、セット信号SETが、第1の入力電圧フィードバック入力512における入力電圧フィードバック信号VIFB及び上限基準入力116における上限基準信号VRCに基づいて、第1のコンパレータ回路504のセット出力514において生成される。1706において、リセット信号RESETが、第2の入力電圧フィードバック入力516における入力電圧フィードバック信号VIFB及び下限基準入力118における下限基準信号VRFに基づいて、第2のコンパレータ回路506のリセット出力518において生成される。1708において、第1のゲート制御信号GC1が、セット入力端子520におけるセット信号SETに応答して、SRフリップフロップ回路508のSR出力端子120を第1の状況(例えば、1)にセットすることによって、及び、リセット入力端子522におけるリセット信号RESETに応答して、SR出力端子120を第2の状況(例えば、0)にセットすることによって生成される。
【0124】
方法1300の更なる例において、第1のゲート制御信号GC1は、ハイサイドの第1のゲート制御信号GC1及びローサイドの第1のゲート制御信号GCL1を含む。また、この例では、方法1300は、セット信号SETに応答して、SR出力端子120を第1の状況(例えば、1)に、第2のSR出力端子526を第2の状況(例えば、0)にセットすることよって、並びに、リセット信号RESETに応答して、SR出力端子120を第2の状況(例えば、0)に及び第2のSR出力端子526を第1の状況(例えば、1)にセットすることによって、第1のゲート制御信号GC1及びGCL1を生成することを含む。
【0125】
図13及び図18は、方法1300の別の例を示し、この別の例において、電圧制限コントローラ回路106(例えば、図1)は、発振器回路702(例えば、図7)、ランプ生成器回路704、エラー増幅器回路706、コンパレータ回路708、及びSRフリップフロップ回路710を含む。この例では、方法1300は、図13の1304から1802へ続く。1802では、クロック信号CLKが、発振器回路702のクロック出力712において生成される。1804において、第1の所定の振幅(例えば、ゼロ(0)パーセント)から第2の所定の振幅(例えば、102パーセント)まで繰り返しランプするランプ信号RAMPが、クロック入力714におけるクロック信号CLKに基づいて、ランプ生成器回路704の波形出力716において生成される。また、方法1300は、図13の1304から1806へ続く。1806では、補償信号COMPが、パルス幅基準入力124におけるPWM基準信号VPRと第1の出力電圧フィードバック入力122における第1のフィードバック信号FB1との差に基づいて、エラー増幅器回路706の補償出力718において生成される。1808において、セット信号SETが、第1の入力720における補償信号COMP及び第2の入力722におけるランプ信号RAMPに基づいて、コンパレータ回路708のセット出力724において生成される。1810において、第2のゲート制御信号GC2が、セット入力端子726におけるセット信号SETに応答して、SRフリップフロップ回路710のSR出力端子126を第1の状況(例えば、1)にセットすることによって、及び、リセット入力端子728におけるクロック信号CLKに応答して、SR出力端子126を第2の状況(例えば、0)にセットすることによって生成される。
【0126】
方法1300の更なる例において、第2のゲート制御信号は、ハイサイドの第2のゲート制御信号GC2及びローサイドの第2のゲート制御信号GCL2を含む。また、この例では、方法1300は、セット入力端子726におけるセット信号SETに応答して、SRフリップフロップ回路710のSR出力端子126を第1の状況(例えば、1)に及び第2のSR出力端子734を第2の状況(例えば、0)にセットすることによって、並びに、リセット入力端子728におけるクロック信号CLKに応答して、SR出力端子126を第2の状況(例えば、0)に及び第2のSR出力端子734を第1の状況(例えば、1)にセットすることによって、第2のゲート制御信号及び第2のローゲート制御信号を生成することを含む。
【0127】
図13及び図19は、方法1300の別の例を示し、この別の例において、電力モード制御回路108(例えば、図1)はコンパレータ回路902(例えば、図9)を含む。この例では、方法1300は図13の1306から1902へ続き、1902では、モード選択信号MODEがコンパレータ回路902のモード選択出力132において生成されて、第2の出力電圧フィードバック入力128における第2のフィードバック信号FB2がモード基準入力130におけるモード基準信号VMRより小さいことに応答して、モード選択信号MODEが、第1のゲート制御入力134における第1のゲート制御信号GC1を第3のゲート制御出力140における第3のゲート制御信号GC3に配路することに関する第1の状況(例えば、ハーベスト)にセットされるようにする。第2のフィードバック信号FB2がモード基準信号VMRより大きい場合、モード選択信号MODEは、第2のゲート制御入力136における第2のゲート制御信号GC2を第3のゲート制御信号GC3に配路することに関連する第2の状況(例えば、制限)にセットされる。1904において、モード選択信号MODEは、コンパレータ回路から、マルチプレクサ回路110のモード選択入力138に提供される。
【0128】
図13及び図20は方法1300の別の例を示し、この別の例において、マルチプレクサ回路110(例えば、図1)はスイッチングデバイス906(例えば、図9)を含む。この例では、方法1300は、図13の1308から2002へ続き、2002では、モード選択入力138におけるモード選択信号MODEの第1の状況(例えば、ハーベスト)に応答して、スイッチングデバイス906の第1のゲート制御入力134における第1のゲート制御信号GC1が、第3のゲート制御出力140に結合され、第2のゲート制御入力136における第2のゲート制御信号GC2は、第3のゲート制御出力140から切断される。また、方法1300は図13の1308から2004へ続き、2004では、モード選択入力138におけるモード選択信号MODEの第2の状況(例えば、制限)に応答して、第2のゲート制御入力136における第2のゲート制御信号GC2が、第3のゲート制御出力140に結合され、第1のゲート制御入力134における第1のゲート制御信号GC1は第3のゲート制御出力140から切断される。
【0129】
また、方法1300の更なる例において、マルチプレクサ回路110は第2のスイッチングデバイス908を含む。この例では、第1のゲート制御信号は、ハイサイドの第1のゲート制御信号GC1及びローサイドの第1のゲート制御信号GCL1を含み、第2のゲート制御信号は、ハイサイドの第2のゲート制御信号GC2及びローサイドの第2のゲート制御信号GCL2を含み、第3のゲート制御信号は、ハイサイドの第3のゲート制御信号GC3及びローサイドの第3のローゲート制御信号GCL3を含む。また、この例における方法1300は、モード選択入力914におけるモード選択信号MODEの第1の状況(例えば、ハーベスト)に応答して、第2のスイッチングデバイス908の第1のローゲート制御入力910における第1のローゲート制御信号を、第3のローゲート制御出力916における第3のローゲート制御信号に接続すること、及び、第2のローゲート制御入力912における第2のローゲート制御信号を、第3のローゲート制御出力916から切断することを含む。この例では、モード選択入力914におけるモード選択信号MODEの第2の状況(例えば、制限)に応答して、第2のローゲート制御入力912における第2のローゲート制御信号は、第3のローゲート制御出力916における第3のローゲート制御信号に結合され、第1のローゲート制御入力910における第1のローゲート制御信号は、第3のローゲート制御出力916から切断される。
【0130】
図13及び図21は方法1300の別の例を示し、この別の例において、スイッチングコンバータ回路112(例えば、図1)は、第1のドライバ回路1102(例えば、図11)、第1のスイッチングデバイス1104、第2のドライバ回路1106、第2のスイッチングデバイス1108、及びインダクタ1110を含む。この例では、第3のゲート制御信号は、ハイサイドの第3のゲート制御信号GC3及びローサイドの第3のローゲート制御信号GCL3を含む。この例では、方法1300は、図13の1310から2102へ続く。2102において、ハイサイドゲート信号HGが、マルチプレクサ回路110からのハイサイドの第3のゲート制御信号GC3に基づいて、第1のドライバ回路1102の出力において生成される。2104において、第1のスイッチングデバイス1104の入力端子1112における、PVセルのストリング148からの第1のDCストリング電圧信号DC PV+は、制御端子1114におけるハイゲート信号上のパルスに応答して、出力端子1116に接続され及びそこから切断される。また、この例では、方法1300は図13の1310から2106へ続く。2106において、ローゲート信号が、マルチプレクサ回路110からの第3のローゲート制御信号に基づいて、第2のドライバ回路1106において生成される。2108において、第2のスイッチングデバイス1108の入力端子1120が、制御端子1122におけるローゲート信号上のパルスに応答して、出力端子1124に接続され及びそこから切断される。第2のスイッチングデバイス1108の入力端子1120は、第1のスイッチングデバイス1104の出力端子1116に結合される。インダクタ1110は、第1の端子1132及び第2の端子1134を含む。第1の端子1132は、第1のスイッチングデバイス1104の出力端子1116及び第2のスイッチングデバイス1108の入力端子1120に結合される。第2の端子1134は、PVサブモジュール100に関連するPVシステムのDC PWR+電力線に結合される。第1のスイッチングデバイス1104が閉じ、第2のスイッチングデバイス1108が開いた後、インダクタ1110は、第1のスイッチングデバイス1104からDC PWR+電力線に電流を導通する。第1のスイッチングデバイス1104が開き、第2のスイッチングデバイス1108が閉じた後、インダクタ1110は、DC PWR+電力線から第2のスイッチングデバイス1108に電流を導通する。
【0131】
方法1300の別の例において、スイッチングコンバータ回路112(例えば、図1)は、第1のドライバ回路1102(例えば、図11)、第1のスイッチングデバイス1104、第2のドライバ回路1106、第2のスイッチングデバイス1108、及びインダクタ1110を含む。また、この例では、方法1300は、マルチプレクサ回路110からの第3のゲート制御信号GC3に基づいて、第1のドライバ回路1102においてハイサイドゲート信号HGを生成することを含む。第1のスイッチングデバイス1104の入力端子1112における、PVセルのストリング148からの第1のDCストリング電圧信号DC PV+は、制御端子1114におけるハイゲート信号上のパルスに応答して、第1のスイッチングデバイス1104の出力端子1116に接続され及びそこから切断される。マルチプレクサ回路110からのローサイドの第3のゲート制御信号GCL3は、第2のドライバ回路1106において反転され、第2のドライバ回路1106の出力において反転したローサイドゲート制御信号LGを形成する。第2のスイッチングデバイス1108の入力端子1120が、制御端子1122におけるローゲート信号上のパルスに応答して、第2のスイッチングデバイス1108の出力端子1124に接続され及びそこから切断される。第2のスイッチングデバイス1108の入力端子1120は、第1のスイッチングデバイス1104の出力端子1116に結合される。インダクタ1110は、第1の端子1132及び第2の端子1134を含む。第1の端子1132は、第1のスイッチングデバイス1104の出力端子1116及び第2のスイッチングデバイス1108の入力端子1120に結合される。第2の端子1134は、PVサブモジュール100に関連するPVシステムのDC PWR+電力線に結合される。第1のスイッチングデバイス1104が閉じ、第2のスイッチングデバイス1108が開いた後、インダクタ1110は、第1のスイッチングデバイス1104からDC PWR+電力線に電流を導通する。第1のスイッチングデバイス1104が開き、第2のスイッチングデバイス1108が閉じた後、インダクタ1110は、DC PWR+電力線から第2のスイッチングデバイス1108に電流を導通する。
【0132】
図22は、PVサブモジュール2200のための別の例示のコントローラ回路2202を示す。コントローラ回路2202は、MPPT基準及びウィンドウ生成器回路162、電力ハーベストコントローラ回路104、及びスイッチングコンバータ回路112を含む。MPPT基準及びウィンドウ生成器回路162は、DC電圧入力166、第1のゲート制御入力164、上限基準出力168、及び下限基準出力170を含む。電力ハーベストコントローラ回路104は、第1のPV電圧入力114、上限基準出力168に結合される上限基準入力116、下限基準出力170に結合される下限基準入力118、及び第1のゲート制御入力164に結合されるゲート制御出力120を含む。スイッチングコンバータ回路112は、第2のPV電圧入力142、ゲート制御出力120に結合される第2のゲート制御入力144、DC電圧出力146、及び、第2のPV電圧入力142とDC電圧出力146との間に結合されるスイッチングコンバータ回路112を含む。スイッチングコンバータ回路112は、第2のゲート制御入力144に結合される制御端子を備えるスイッチを含む。
【0133】
MPPT基準及びウィンドウ生成器回路162は、PVサブモジュール2200に関連するDC出力電圧信号VOUTを受け取る。MPPT基準及びウィンドウ生成器回路162は、ゲート制御信号GCを受け取る。MPPT基準及びウィンドウ生成器回路162は、DC出力電圧信号VOUT及びゲート制御信号に基づいて、PVサブモジュール2200に関連するPVセルのストリング148からの第1のDCストリング電圧信号DC PV+のための上限閾値を表す上限基準信号VRCを生成する。MPPT基準及びウィンドウ生成器回路162は、DC出力電圧信号VOUTに基づいて、第1のDCストリング電圧信号DC PV+のための下限閾値を表す下限基準信号VRFを生成する。電力ハーベストコントローラ回路104は、PVセルのストリング148から第1のDCストリング電圧信号DC PV+を受け取る。電力ハーベストコントローラ回路104は、第1のDCストリング電圧信号DC PV+と、上限基準信号VRCと、下限基準信号VRFとに基づいて、ゲート制御信号を生成する。電力ハーベストコントローラ回路104は、ゲート制御信号をMPPT基準及びウィンドウ生成器回路162に提供する。スイッチングコンバータ回路112は、PVセルのストリング148から第1のDCストリング電圧信号DC PV+を受け取る。スイッチングコンバータ回路112は、電力ハーベストコントローラ回路104からゲート制御信号を受け取る。スイッチングコンバータ回路112は、ゲート制御信号に応答して、第1のDCストリング電圧信号DC PV+をDC出力電圧信号VOUTに変換する。
【0134】
別の例において、PVサブモジュール2200はコントローラ回路2202を含む。別の例において、MPPT基準及びウィンドウ生成器回路162及び電力ハーベストコントローラ回路104は、或るICに含まれる。更なる例において、スイッチングコンバータ回路112の少なくとも一部がICに含まれる。別の例において、電力ハーベストコントローラ回路104は、PVサブモジュール2200から電力をハーベストするために、第1のPV電圧入力114における第1のDCストリング電圧信号DC PV+の変化に応答して、ゲート制御信号を調整する。別の例において、スイッチングコンバータ回路112は、DC電圧出力146におけるDC出力電圧信号VOUTに、PVサブモジュール2200に関連するPVシステムの信号DC PWR+を提供する。この例では、コンデンサ150が、DC電圧出力146と負DC電力線103との間に結合される。
【0135】
別の例において、ゲート制御信号GCは、一つのゲート制御信号(例えば、上述したハイサイドゲート制御信号GC1)及び別の(例えば、ローサイド)ゲート制御信号(例えば、GCL1)を含む。この例では、電力ハーベストコントローラ回路104は、ゲート制御信号GC1及びGCL1を生成する。スイッチングコンバータ回路112は、電力ハーベストコントローラ回路104からゲート制御信号GC1及びGCL1を受け取る。スイッチングコンバータ回路112は、ゲート制御信号GC1及びGCL1に応答して、第1のDCストリング電圧信号DC PV+をDC出力電圧信号VOUTに変換する。
【0136】
図23は、PVサブモジュール2300のための別の例示のコントローラ回路2302を示す。コントローラ回路2302は、電圧制限コントローラ回路106及びスイッチングコンバータ回路112を含む。電圧制限コントローラ回路106は、出力電圧フィードバック入力122、パルス幅基準入力124、及びゲート制御出力126を含む。スイッチングコンバータ回路112は、PV電圧入力142、ゲート制御出力126に結合されるゲート制御入力144、DC電圧出力146、及び、PV電圧入力142とDC電圧出力146との間に結合されるスイッチ(図示せず)を含み、スイッチは、ゲート制御入力144に結合される制御端子を含む。電圧制限コントローラ回路106は、PVサブモジュール2300に関連するDC出力電圧信号VOUTを表すフィードバック信号FBと、DC出力電圧信号VOUTのための閾値を表すPWM基準信号VPRとに基づいて、ゲート制御信号GCを生成する。スイッチングコンバータ回路112は、PVセルのストリング148から第1のDCストリング電圧信号DC PV+を受け取る。スイッチングコンバータ回路112は、電圧制限コントローラ回路106からゲート制御信号を受け取る。スイッチングコンバータ回路112は、ゲート制御信号に応答して、第1のDCストリング電圧信号DC PV+をDC出力電圧信号VOUTに変換する。
【0137】
別の例において、PVサブモジュール2300はコントローラ回路2302を含む。別の例において、電圧制限コントローラ回路106が、或るICに含まれる。更なる例において、スイッチングコンバータ回路112の少なくとも一部がICに含まれる。別の例において、閾値は、DC出力電圧信号VOUTがPVサブモジュール2300のための開回路電圧より小さい状況を示す。別の例において、スイッチングコンバータ回路112は、PVサブモジュール2300に関連するPVシステムの電力線電圧DC PWR+にDC出力電圧信号VOUTを提供する。
【0138】
別の例において、ゲート制御信号GCは、一つのゲート制御信号(例えば、GC1)及び別のゲート制御信号(例えば、GCL1)を含む。電圧制限コントローラ回路106は、ゲート制御信号GC1及びGCL1を生成する。スイッチングコンバータ回路112は、電圧制限コントローラ回路106からゲート制御信号GC1及びGCL1を受け取る。スイッチングコンバータ回路112は、ゲート制御信号GC1及びGCL1に応答して、第1のDCストリング電圧信号DC PV+をDC出力電圧信号VOUTに変換する。
【0139】
また、別の例において、コントローラ回路2302は分圧器回路152を含む。分圧器回路152は、DC電圧出力146に結合されるDC電圧入力153、補償出力156に結合される補償入力154、及び出力電圧フィードバック入力122に結合される出力電圧フィードバック出力158を含む。この例では、分圧器回路152は、スイッチングコンバータ回路112からDC出力電圧信号VOUTを受け取る。分圧器回路152は、DC出力電圧信号VOUTに基づいて、VOUTフィードバック信号を生成する。分圧器回路152は、VOUTフィードバック信号を電圧制限コントローラ回路106に提供する。更なる例において、電圧制限コントローラ回路106は、PWM基準信号VPRとVOUTフィードバック信号との差に基づいて、補償信号COMPを生成する。分圧器回路152は、電圧制限コントローラ回路106から補償信号COMPを受け取る。分圧器回路152は、補償信号COMPに基づいて、VOUTフィードバック信号を生成する。
【0140】
特許請求の範囲内で、説明される実施形態における改変が可能であり、他の例が可能である。上述した種々の回路が、ディスクリート構成要素、IC、プロセッサ、メモリ、ストレージデバイス、及びファームウェアの任意の適切な組み合わせを用いて実装され得る。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
【国際調査報告】