IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ユニヴェルシテ クロード ベルナール リヨン 1の特許一覧 ▶ サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィクの特許一覧

<>
  • 特表-素粒子検出器 図1
  • 特表-素粒子検出器 図2
  • 特表-素粒子検出器 図3
  • 特表-素粒子検出器 図4
  • 特表-素粒子検出器 図5
  • 特表-素粒子検出器 図6
  • 特表-素粒子検出器 図7
  • 特表-素粒子検出器 図8
  • 特表-素粒子検出器 図9
  • 特表-素粒子検出器 図10
  • 特表-素粒子検出器 図11
  • 特表-素粒子検出器 図12
  • 特表-素粒子検出器 図13
  • 特表-素粒子検出器 図14
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-03-08
(54)【発明の名称】素粒子検出器
(51)【国際特許分類】
   G01T 1/28 20060101AFI20220301BHJP
   H01J 43/02 20060101ALI20220301BHJP
   H01J 43/10 20060101ALI20220301BHJP
【FI】
G01T1/28
H01J43/02
H01J43/10
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021541566
(86)(22)【出願日】2020-01-16
(85)【翻訳文提出日】2021-09-07
(86)【国際出願番号】 FR2020050058
(87)【国際公開番号】W WO2020148508
(87)【国際公開日】2020-07-23
(31)【優先権主張番号】1900458
(32)【優先日】2019-01-18
(33)【優先権主張国・地域又は機関】FR
(81)【指定国・地域】
(71)【出願人】
【識別番号】510261625
【氏名又は名称】ユニヴェルシテ クロード ベルナール リヨン 1
【氏名又は名称原語表記】UNIVERSITE CLAUDE BERNARD LYON 1
(71)【出願人】
【識別番号】509025832
【氏名又は名称】サントル ナシオナル ドゥ ラ ルシェルシェ シアンティフィク
【氏名又は名称原語表記】CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE
(74)【代理人】
【識別番号】100139594
【弁理士】
【氏名又は名称】山口 健次郎
(74)【代理人】
【識別番号】100090251
【弁理士】
【氏名又は名称】森田 憲一
(72)【発明者】
【氏名】ラクティネ,イマド
【テーマコード(参考)】
2G188
【Fターム(参考)】
2G188BB08
2G188BB09
2G188CC41
2G188DD05
2G188DD34
2G188DD35
2G188DD43
2G188DD44
2G188EE16
2G188EE25
2G188EE27
2G188EE39
(57)【要約】
この素粒子検出器は、読み出しプレート(16)の電極上の電荷の量を測定することができる第1のセンサ(70)と、第1のセンサによって測定された電荷の量および電極の既知の場所から二次電子のアバランシェの場所を決定することができる処理ユニット(80)とを備える。検出器はまた、少なくとも1つの第2のセンサ(92)を備え、各第2のセンサは、二次電子が導電性ゲート(8)を通過するときに二次電子によって発生される電気信号を測定することができる。加えて、処理ユニット(80)は、電気信号が第2のセンサによって測定された時間から素粒子の到達時間を確立することができる。
【特許請求の範囲】
【請求項1】
素粒子検出器であって、この検出器は、
カソード(4)および導電グリッド(8、12)であって、前記導電グリッドの方向に電子を加速することができる電位差を作り出すことができ、前記導電グリッドは、前記加速された電子によって横断されることができるカソードおよび導電グリッドと、
前記カソードと前記導電グリッドとの間に挿入されたダイノード(6、10)であって、このダイノードは、各素粒子に対して、二次電子のアバランシェを発生することができ、このダイノードは、この目的のために複数のチャネルを備え、各チャネルは、発光性材料を含み、この発光性材料は、電子の衝突に応じて、平均して複数の二次電子を生成することが可能なダイノードと、
前記ダイノードの反対側の前記導電グリッドの側面に配置されたリーダプレート(16、200)であって、このリーダプレートは、
前記二次電子のアバランシェによって影響を受けるように配置された外面(60)、および
前記外面と平行または一致する面に互いに隣接して配置された電極(120、252)
を備えるリーダプレートと、
前記電極上の電荷の量を測定することができる第1のセンサ(70)と、
前記第1のセンサによって測定された前記電荷の量に基づいて、および前記電極の既知の場所に基づいて、前記電子のアバランシェの場所を決定することが可能な処理ユニット(80)と
を備え、
前記検出器は、少なくとも第2のセンサ(92)を備え、各第2のセンサは、前記二次電子が前記導電グリッドを通過するときに前記二次電子によって発生される電気信号を測定することができ、
加えて、前記処理ユニット(80)は、前記電気信号が前記第2のセンサによって測定される「交差時間」と呼ばれる時間に基づいて、前記素粒子の到達時間を確立することが可能である
ことを特徴とする、
検出器。
【請求項2】
前記処理ユニット(80)は、前記交差時間から、前記導電グリッド(8、12)が前記二次電子のアバランシェによって横断される場所と前記電気信号が前記第2のセンサ(92)によって測定される場所との間の前記電気信号の伝播のための時間を減算することによって前記交差時間を補正し、前記導電グリッドが前記二次電子のアバランシェによって横断される前記場所は、前記第1のセンサ(70)からの測定値に基づいて確立され、次に、
このようにして得られた前記補正された交差時間に基づいて、前記到達時間を決定する
ように構成される、請求項1に記載の検出器。
【請求項3】
前記検出器は、互いに間隔を空けたそれぞれの場所に位置する複数の第2のセンサ(92a~92d)を備え、前記処理ユニット(80)は、これらの第2のセンサ(92)の各々からの前記測定値に基づいて得られた前記補正された交差時間を使用して前記到達時間を決定するように構成される、請求項2に記載の検出器。
【請求項4】
前記検出器は、
前記二次電子のアバランシェによって横断されることができる全表面積を覆うために、同じ平面内で互いに連続するように配置された複数のグリッド(220~223)であって、これらの導電グリッドは、互いに電気的に絶縁されている複数のグリッドと、
この導電グリッド内でのみ前記電気信号を測定するために、これらの導電グリッドの各々に関連付けられた少なくとも第2のセンサ(92a~92d)と
を備える、請求項1~3のいずれか一項に記載の検出器。
【請求項5】
前記リーダプレートは、その外面から始まる順序で、
前記外面に向いている前面を有する誘電体層(104、108、112)と、
前記リーダプレートの前記電極を形成する導電ストリップ(62)であって、これらの導電ストリップは、少なくとも2つの異なる方向において主に前記前面に平行に延在し、各導電ストリップは、少なくとも第1の電荷センサ(70)に電気的に接続され、これらの導電ストリップは、
すべて互いに同一であり、すべて前記外面から同じ距離に位置する導電タイル(120、252)であって、これらの導電性タイルは、前記誘電体層の前記前面にわたって分配され、誘電体材料によって互いに機械的に分離されている導電タイル、および
前記誘電体層の下に位置し、導電タイルを直列に電気的に接続して前記導電ストリップを形成する電気接続部(128)であって、これらの電気接続部は、各導電タイルが単一の導電ストリップに属するように配置され、タイルの各側面は、別の導電ストリップに属する別のタイルの側面に隣接している電気接続部
によって形成される導電ストリップと
を備える、請求項1~4のいずれか一項に記載の検出器。
【請求項6】
各タイル(120、252)の最大寸法は、前記リーダプレートに直接面する各チャネル(40)の出口(44)の横断面の最大寸法以下であり、チャネルの前記出口の前記横断面の前記最大寸法およびタイルの前記最大寸法は、それぞれこの横断面およびこのタイルを完全に含む最小表面積を有する矩形の最大辺の長さに等しい、請求項5に記載の検出器。
【請求項7】
少なくとも1つの導電ストリップ(62)は、第1の端部から第2の端部まで延在し、
前記リーダプレートは、前記導電ストリップの前記端部の間に位置する点から第1のセンサ(70)への電気接続部点までその外面に対して垂直に延在する少なくとも1つのビア(136)を備える、
請求項5または6に記載の検出器。
【請求項8】
前記検出器は、下部ダイノード(10)上に積み重ねられた少なくとも1つの上部ダイノード(6)を備え、前記下部ダイノードは、前記上部ダイノードのチャネルから出てくる前記二次電子が前記下部ダイノードの複数のチャネルに分配されるように、前記上部ダイノードに対して配置される、請求項5~7のいずれか一項に記載の検出器。
【請求項9】
前記下部ダイノードの前記チャネルへの入口(42)の横断面の直径は、前記上部ダイノードの前記チャネルからの出口(30)の横断面の直径以下である、請求項8に記載の検出器。
【請求項10】
請求項1~9のいずれか一項に記載の検出器によって素粒子を検出する方法であって、前記方法は、
前記第1のセンサによって前記リーダプレートの各電極によって受け取られた前記電荷の量を測定すること(152)と、
前記第1のセンサによって測定された前記電荷の量に基づいて、および前記電極の前記既知の場所に基づいて、前記二次電子のアバランシェの前記場所を決定すること(156、210)と
を含み、
前記方法は、
前記少なくとも1つの第2のセンサ(92)によって前記二次電子が前記導電グリッドを通過するときに前記二次電子によって発生される電気信号を測定すること(152)と、
前記電気信号が前記第2のセンサによって測定されるときの「交差時間」と呼ばれる時間に基づいて、前記素粒子の到達時間を確立すること(158、212)と
をさらに含むことを特徴とする、
方法。
【請求項11】
電子コンピュータによって読み取り可能な情報記録媒体(82)であって、この情報記録媒体は、命令であって、これらの命令が前記電子コンピュータによって実行されると、請求項10に記載の方法を実行するための命令を含むことを特徴とする、情報記録媒体。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、素粒子検出器、および素粒子を検出する方法に関する。本発明はまた、このような素粒子を検出する方法を実現するための情報記録媒体に関する。
【0002】
素粒子の既知の検出器は、
カソードおよび導電グリッドであって、導電グリッドの方向に電子を加速することが可能な電位差を作り出すことを意図しており、導電グリッドは、加速された電子によって横断されることができるカソードおよび導電グリッドと、
カソードと導電グリッドとの間に挿入されたダイノードであって、このダイノードは、各素粒子に対して、二次電子のアバランシェを発生することができ、このダイノードは、この目的のためにいくつかのチャネルを備え、各チャネルは、発光性材料を含み、この発光性材料は、電子の衝突に応じて、平均して複数の二次電子を生成することが可能なダイノードと、
ダイノードの反対側の導電グリッドの側面に配置されたリーダプレートであって、このリーダプレートは、
二次電子のアバランシェによって影響を受けるように配置された外面、および
外面と平行または一致する面に互いに隣接して配置された電極
を備えるリーダプレートと、
電極上の電荷の量を測定することができる第1のセンサと、
第1のセンサによって測定された電荷の量に基づいて、および電極の既知の場所に基づいて、電子のアバランシェの場所を決定することができる処理ユニットと
を備える。
【0003】
例えば、このような素粒子検出器は、米国特許第6384519号明細書から知られている。
【0004】
そのような検出器は、素粒子の衝突点の位置およびこの素粒子の到達時間を決定するために正しく動作する。しかし、この位置および/または到達時間の測定の精度を改善することが望ましい。
【0005】
したがって、本発明は、衝突点の位置の測定の精度および/または素粒子の到達時間の測定の精度が改善された素粒子検出器を提供することを目的とする。したがって、その主題は、請求項1に記載の素粒子検出器である。
【0006】
本発明の別の主題は、特許請求の範囲に記載の検出器によって素粒子を検出する方法である。
【0007】
最後に、本発明の別の主題は、電子コンピュータによって読み取り可能な情報記録媒体であり、この記録媒体は、命令であって、これらの命令が電子コンピュータによって実行されると、素粒子を検出する方法を実行するための命令を含む。
【図面の簡単な説明】
【0008】
本発明は、非限定的な例としてのみ与えられ、図面を参照して提示される以下の説明を読むとよりよく理解されるであろう。
図1】垂直断面における、素粒子検出器の第1の実施形態の概略図である。
図2】垂直断面における、図1の検出器のダイノードの1つのチャネルの部分概略図である。
図3図1の検出器などの検出器における下部ダイノードのチャネルに対する上部ダイノードのチャネルの様々な可能な位置決めの概略図である。
図4図1の検出器などの検出器における下部ダイノードのチャネルに対する上部ダイノードのチャネルの様々な可能な位置決めの概略図である。
図5図1の検出器のリーダプレートによって測定することができる電荷ピークの概略図である。
図6図1の検出器の導電グリッド上で測定することができる電荷ピークの概略図である。
図7図1の検出器の導電グリッドの概略上面図である。
図8】垂直断面としての、図1の検出器のリーダプレートの部分概略図である。
図9】上面図としての、図8のリーダプレートの様々な電極の互いに対する配置の部分概略図である。
図10図1の検出器によって素粒子を検出する方法のフロー図である。
図11】垂直断面としての、リーダプレートの別の実施形態の部分概略図である。
図12図11のリーダプレートを使用して素粒子を検出する方法のフロー図である。
図13】上面図としての、図1の検出器のための導電グリッドの別の実施形態の概略図である。
図14】上面図としての、リーダプレートの様々な電極の別の配置の部分概略図である。
【0009】
これらの図では、同じ要素を示すために同じ参照符号が使用されている。本明細書の以下の部分では、当業者に周知の特徴および機能は詳細に説明されない。
【0010】
第I章:実施形態の例
【0011】
図1は、素粒子の検出器2を示す。検出器2は、「マイクロチャネルプレート検出器」という用語で知られる検出器である。この実施形態では、検出対象の素粒子は、光子である。
【0012】
そのような検出器の一般的なアーキテクチャおよび動作原理は、既知である。例えば、読者は、米国特許第6384519号明細書を参照することができる。したがって、以下では、本発明を理解するために必要な詳細のみを詳細に説明する。
【0013】
本出願では、図は、直交基準座標系XYZに対して配向され、Zは、上方を指す垂直方向である。「上部」、「下部」、「高」、「低」、「頂部」、「底部」、「上」、および「下」などの用語は、方向Zに関して定義される。
【0014】
検出器2は、上から下に連続して、以下の異なる要素:
カソード4、
上部ダイノード6、
上部導電グリッド8、
下部ダイノード10、
下部導電グリッド12、
スペーサ14、および
リーダプレート16
を備える。
【0015】
これらの様々な要素は各々、水平面内に本質的に延在する。したがって、それらの幅は、それらの高さよりもはるかに大きい。それらはまた、互いに直接積み重ねられる。しかし、図1の可読性を高めるために、この図では、これらの様々な要素は互いに垂直方向に離間している。
【0016】
カソード4は、導電性または抵抗性でもある材料から作製される。カソード4は、電位HV1を供給する電源22の端子20に接続される。カソード4は、一般に、素粒子が衝突したときに少なくとも1つの電子を生成する発光性材料で作製される。素粒子が光子である特定の場合には、このカソードは、「光カソード」という用語で知られている。
【0017】
ここで、「導電性材料」または「導電材料」は、20℃での抵抗率が10-2Ω.m未満、好ましくは10-5Ω.mまたは10-6Ω.m未満である材料を示す。一般的に言えば、20℃での導電性材料の抵抗率は、10-10Ω.mよりも大きい。
【0018】
ここで、「電気抵抗材料」または「抵抗材料」は、20℃での抵抗率が1012Ω.m未満、好ましくは10Ω.mまたは10Ω.m未満である材料を示す。
【0019】
ダイノード6は、カソード4の直下に位置する。ダイノード6は、頭字語MCPによって知られるマイクロチャネルプレートである。これは、一方の端部から他方の端部まで、しばしば「マイクロチャネル」と呼ばれる数百万のチャネルによって垂直に横断される。図1では、いくつかのチャネル24のみが概略的に示されている。この実施形態では、各チャネルは、垂直軸26に沿って延在する。
【0020】
水平表面積の単位当たりのチャネル24の密度は、典型的には、1000チャネル/平方センチメートルまたは10000チャネル/平方センチメートルまたは100000チャネル/平方センチメートルよりも大きい。ここで、1平方センチメートル当たりのチャネルの密度は、非常に高い。例えば、この密度は、100万チャネル/平方センチメートルよりも大きいか、または300万チャネル/平方センチメートルよりも大きい。この目的のために、チャネル24の平均直径Dm24は非常に小さく、言い換えれば、一般に100μmまたは50μmまたは10μm未満である。この直径Dm24も通常、10nmまたは50nmよりも大きい。
【0021】
「平均直径」は、その軸26に沿ったチャネル24のすべての横断面の非加重平均直径または算術平均直径を示す。横断面は、水平である。加えて、チャネル24の横断面が円形でないとき、「直径」という用語は、この横断面の水力直径を示す。
【0022】
ここで、チャネル24の横断面は、円形である。加えて、この横断面は、チャネル24の全長にわたって一定である。方向Zにおけるチャネル24の長さは、従来、その直径Dm24よりも大きいか、または2*Dm24よりも大きいか、または10*Dm24よりも大きい。本明細書において、符号「*」は、乗算演算を示す。この長さも通常、500*Dm24または100*Dm24または50*Dm24未満である。
【0023】
互いに隣接して位置する2つのチャネル24の軸26を分離する最短水平距離は通常、4*Dm24または2*Dm24未満である。
【0024】
各チャネル24は、
増幅される電子が介してチャネル24の内部に侵入する入口28(図2)と、
増幅された電子が介してチャネル24から逃げる出口30(図2)と
を備える。
【0025】
チャネル24の垂直壁の少なくとも上部は、発光性コーティング32(図2)で構成される。コーティング32がチャネル24の垂直壁の一部のみを形成するとき、典型的には、この垂直壁の高さの4分の1超または3分の1超を形成する。ここで、発光性コーティング32は、チャネル24の全長にわたって延在する。
【0026】
コーティング32は、平均して、一電子が衝突したとき、それに応じて複数の二次電子、好ましくは1.5個または2個を超える二次電子を生成する発光性材料で作製される。例えば、コーティング32を形成するために使用される発光性材料は、米国特許第6384519号明細書のコラム10の行6~44に列挙された発光性材料からなる群の中から選択される。
【0027】
チャネル24およびコーティング32の他に、ダイノード6は、これらのチャネル24が形成されるマトリックス34を備える。マトリックス34は、抵抗材料または誘電体材料で構成されてもよい。ここで、「誘電体材料」は、20℃での抵抗率が1012Ω.m以上、好ましくは1014Ω.mまたは1016Ω.m以上である材料を示す。一般的に言えば、20℃での誘電体材料の抵抗率は、1028Ω.m未満である。抵抗材料は、抵抗率が誘電体材料と導電性材料との間の範囲にある材料である。
【0028】
グリッド8は、カソード4と組み合わせて、チャネル24の各々の内部に位置して生成された電子を下方に加速することができる電場を生成する。例えば、生成される電場は、1kV/cm~50kV/cmの範囲である。
【0029】
この目的のために、グリッド8は、金属などの導電性材料で作製される。これは、電位HV1よりも高い電位HV2を供給する電源22の端子36に接続される。電位HV1とHV2との間の差は、例えば、10ボルトまたは100ボルトよりも高く、一般に、5000ボルトまたは2000ボルトよりも小さい。
【0030】
グリッド8はまた、チャネル24の出口30を介して加速および排出される電子に対して可能な限り透明である。このようなグリッドは、「フリッシュグリッド」として知られている。
【0031】
導電グリッドの透明度は、このグリッドを通過する電子の数をこのグリッドに投影された電子の数で割った比の値(%で表される)として定義される。この透明度は、一般に、30%~95%または45%~90%の範囲である。例えば、ここでは、60%または70%よりも大きい。
【0032】
この目的のために、グリッド8は、多数の小孔38によって貫通され、そのうちの少数のみが図1に概略的に示されている。典型的には、孔38の直径D38は、50μmまたは100μm未満である。高い透明度を得るために、孔38の横断面の表面積の累積は、これらすべての孔38を含む導電グリッドの最小表面積の30%または45%超、好ましくは60%または70%超に相当する。
【0033】
典型的には、グリッド8の厚さは、孔の直径D38と比較して小さく、言い換えれば、グリッドの厚さは、一般に、直径D38未満または0.5*D38未満である。
【0034】
グリッド8のインピーダンスは、均一である。例えば、ここでは、一定の水平距離だけ互いに水平に間隔を置いて配置されたグリッド8の任意の2つの点AとBとの間のインピーダンスが、選択された水平距離に関係なく、0.95ZABと1.05ZABとの間の範囲内に体系的にある場合、グリッドのインピーダンスは均一であると考えられ、ZABは、定数である。
【0035】
ダイノード10は、
チャネル、これらのチャネルの入口および出口がそれぞれ、参照符号40、42、および44を有すること、ならびに
これらのチャネル40の直径Dm40が直径Dm24とは異なること
を除いて、ダイノード6と同一である。
【0036】
ダイノード10は、チャネル24の出口30から逃げる電子がいくつかのチャネル40に分配されるように、ダイノード6に対して位置決めされる。例えば、この目的のために、各チャネル24の出口30の横断面の入口42を含む水平面への正投影は、少なくとも部分的に、少なくとも2つの入口42を覆う。これにより、出口30から逃げる電子は、ダイノード10のいくつかのチャネル40に分配される。
【0037】
この目的のために、第1の実施形態では、直径Dm40は、直径Dm24未満、好ましくは0.8*Dm24未満または0.5*Dm24未満である。この実施形態を、図3に示す。この図では、入口42を含む水平面内のチャネル24の出口30の正投影は、出口30と同じ基準を有する破線の円によって表されている。
【0038】
別の実施形態では、直径Dm40は、直径Dm24以上である。この場合、チャネル40は、チャネル24に対して水平にオフセットされる。例示として、これは、直径Dm40およびDm24が等しい特定の場合の図4に示されている。
【0039】
グリッド12は、孔が参照符号50を有することを除いて、グリッド8と同一である。加えて、孔50の直径D50は、必ずしも直径D38と等しいとは限らない。実際、必要に応じて、60%または80%を超える透明度を得るように適合される。例えば、直径D50は、直径Dm40に応じて適合される。
【0040】
グリッド12は、電位HV3を生成する電源22の端子52に接続される。電位HV3は、二次電子がグリッド12に向かって加速されることを可能にする電場をチャネル40内に作り出すように、電位HV2よりも高い。例えば、電位HV3は、チャネル24に生成される電場と同一の電場を生成するように調整される。
【0041】
スペーサ14は、リーダプレート16からダイノード10を分離する。より正確には、スペーサ14は、チャネル40の出口42とプレート16の外部水平面60との間に空き空間56を形成する。この空き空間56は、素粒子が検出されたときにダイノード10の出口44から出現する二次電子のアバランシェによって横切られる。この空間56は、特に、水平方向においてこれらの二次電子の空間的分散を増大させる。したがって、外面60上のアバランシェの二次電子の衝突領域の表面積は、スペーサ14の存在下ではその非存在下よりも大きい。例えば、スペーサ14は、出口44を含む水平面と外面60との間の距離が10μmまたは15μmよりも大きく、一般に、300μmまたは200μmよりも小さくなるように配置される。
【0042】
カソード4、ダイノード6、グリッド8、ダイノード10、およびグリッド12の関連付けは、電荷を増幅するためのデバイスを形成する。より正確には、電子がカソード4によって生成されてチャネル24のうちの1つに侵入するたびに、電子はコーティング32に当たる確率が高く、それに応じて、平均して複数の二次電子の生成につながる。これらの二次電子は、次に加速され、再びコーティング32に衝突して二次電子の数を増倍させ、二次電子のアバランシェと呼ばれるものを引き起こす。二次電子はチャネル40の内部に侵入し、これらのチャネル40においても同様の二次電子の増倍現象が生じる。したがって、カソード4に衝突する各素粒子は、二次電子のアバランシェを生成させ、その後、二次電子はプレート16の外面60に投影される。外面60上の二次電子のこのアバランシェの場所は、カソード4上の素粒子の衝突点の位置を表す。したがって、二次電子のアバランシェの場所を決定することが必要であり、この場所からこの衝突点の位置を推測することができるようになる。プレート16は、特に、水平面内の二次電子のこのアバランシェの場所を決定することを可能にする。
【0043】
この目的のために、プレート16は、特に、
上面が外面60を形成する基板61と、
外面60上で水平に延在する導電ストリップ62と
を備える。
【0044】
各ストリップ62は、プレート16内に存在する他の導電ストリップ62から電気的に絶縁されている。各ストリップ62は、遠位端から近位端まで主に水平に延在する。各ストリップ62の遠位端および近位端は、プレート16の縁部に位置する。ストリップ62の配置は、図8および図9を参照してより詳細に説明される。
【0045】
ストリップ62は外面60に位置するため、各アバランシェの二次電子に直接さらされる。したがって、アバランシェの電子がストリップ62に達すると、これはこのストリップ上に特徴的な電荷ピークを生成する。そのような電荷ピーク64は、図5のグラフ上に概略的に表されている。このグラフ上で、また図6のグラフ上で、横軸は時間を表し、縦軸は電荷の量を表す。このピーク64は、時間tで始まり、時間tで終わる。時間tおよびtは、ストリップ62上の電荷の量がそれぞれ所定の閾値を超えた後に下回って戻る時間に対応する。これは、同じアバランシェの二次電子すべてが同じ経路を辿っていないため、すべてが同時にストリップ62上の同じ場所に到達するわけではないからである。
【0046】
そのような電荷ピークを検出または測定するために、各ストリップ62は、電荷のセンサ70のそれぞれの入力に接続される。この目的のために、検出器2は、ストリップ62と少なくとも同じ数のセンサ70を備えるセンサのアセンブリ72を備える。
【0047】
図1を簡略化するために、1つの導電ストリップ62および1つのセンサ70のみが示されている。
【0048】
センサ70は、接続されているストリップ62上に存在する電荷の量を表す物理量を測定することが可能である。この実施形態では、センサ70は、この導電ストリップ62上に存在する電荷の量の高速測定を行う。ストリップ上の電荷の量の測定は、以下からなることができる:
所定の閾値を超えている限り、電荷の量がこの閾値を超えていることを示すこと、または
導電ストリップ上に現在存在する電荷の量を表す電気量を体系的に生成すること。
【0049】
検出器2はまた、センサ70の各々に接続された処理ユニット80を備える。処理ユニット80は、センサ70から測定値を取得することが可能である。続いて、センサ70からの測定値および導電ストリップ62の既知の配置に基づいて、ユニット80は、二次電子の第2のアバランシェの場所を自動的に決定する。第2のアバランシェの場所を使用して、ユニット80は、素粒子とカソード4との間の衝突点の位置を確立する。この目的のために、処理ユニット80は、
メモリ82と、
メモリ82に記録された命令を実行することが可能なプログラム可能マイクロプロセッサ84と
を備える。
【0050】
メモリ82は、図10の方法の実行に必要な命令およびデータを含む。
【0051】
最後に、検出器2は、二次電子のアバランシェがグリッド8を横切る時間を各々測定することが可能な1つまたは複数のセンサ92のアセンブリ90を備える。以下では、この時間を「交差時間」と呼ぶ。ここで、これらのセンサの各々は、グリッド8に電気的に接続される。アセンブリ90は、ここでは、図7において参照符号92a~92dによって個々に示される4つのセンサ92を備える。図1を簡略化するために、これらのセンサ92のうちの1つのみがこの図に示されている。この第1の実施形態では、各センサは、例えば、グリッド8の周囲のそれぞれの点に接続される。センサ92a~92dの接続点を、それぞれP92a~P92dと表記する。ここで、これらの点P92a~P92dは、グリッド8の周囲に均一に分配されている。
【0052】
各センサ92は、グリッド8が二次電子のアバランシェによって横断されるときに現れる特徴的な電気信号を測定することができる。より正確には、二次電子のアバランシェがグリッド8を通過するとき、これは、電磁誘導によって、グリッド8内に電荷ピークの出現を引き起こす。このような電荷ピーク94は、図6のグラフに示されている。ピーク94は、時間tで始まり、時間tで終わる。例えば、時間tおよびtは、センサ92によって測定された電荷の量がそれぞれ所定の閾値を超えた後に下回った時間である。ピーク94はピーク64よりもはるかに狭く、したがって、時間tおよびtは時間tおよびtよりも互いに近いことに留意されたい。実際:
グリッド8のインピーダンスは、導電ストリップ62のインピーダンスよりもはるかに均一であり、
二次電子のアバランシェがグリッド8を横切る瞬間、二次電子は、このアバランシェがプレート16に当たるときよりも空間的に分散していない。
一方、グリッド8における二次電子の量は少ない。
【0053】
ユニット80はまた、センサ92からの測定値を使用して素粒子の到達時間tを決定するために、センサ92の各々に接続される。
【0054】
図8は、水平方向Vに沿った垂直断面としてプレート16を示す。基板61は、ここでは、水平層の積層で形成され、一方が他方の真上にある。これらの積み重ねられた水平層は、方向Zにおいて下から上に連続して、以下の通りである:
下部メタライゼーション層102、
第1の誘電体層104、
第1の中間メタライゼーション層106、
第2の誘電体層108、
第2の中間メタライゼーション層110、
第3の誘電体層112、および
誘電体層112の前面に堆積された上部メタライゼーション層114。
【0055】
「誘電体層」という用語は、体積の90%が誘電体材料で作製されている水平層を示す。
【0056】
例えば、メタライゼーション層は、銅で作製される。
【0057】
図9を参照してより詳細に説明するように、メタライゼーション層114は、空隙124によって互いに水平に機械的に分離された水平タイル120を形成するように構造化される。本明細書では、参照符号120は、層114に形成されたすべてのタイルを示すための一般的な参照符号として使用される。各タイル120は、空隙124によって完全に囲まれている。空隙124は、例えば、誘電体層112と同一の誘電体材料で満たされている。したがって、層114に形成された、2つのタイル120を共に電気的に接続する電気接続部は存在しない。ここで、タイル120は、すべて互いに同一である。特に、各タイル120は、垂直軸を中心とした回転と組み合わせることができる水平並進によってのみ別のタイル120から導出される。各タイルは、辺が同じ長さを有する多角形の形状を有する。
【0058】
タイル120の最大寸法は、プレート16に遭遇する二次電子の各アバランシェが少なくとも2つ、この実施形態では異なる導電ストリップ62に属する少なくとも3つのタイル120に衝突するように選択される。この目的のために、タイル120の最大寸法は、好ましくは5*Dm40または3*Dm40以下であり、有利には、Dm40または0.5Dm40未満である。ここでの「タイルの最大寸法」という用語は、タイル120を完全に含む最小表面積を有する水平矩形の最大辺の長さを示す。「タイルの最小寸法」という用語は、この矩形の小さい辺の長さを示す。タイル120の最小寸法は、典型的には、0.01*Dm40または0.1*Dm40または0.3*Dm40よりも大きい。
【0059】
方向Vに平行な水平線126(図9)に沿って主に延在する導電ストリップ62を形成するために、この線126に沿って互いに背後に位置するタイルは、電気接続部128によって互いに直列に電気的に接続される。接続部128は、誘電体層112の前面の下に形成される。ここで、線126に沿って第1および第2のタイル120を電気的に接続する各接続部128は、
メタライゼーション層102、106、または110の1つに形成され、第1のタイル120の下に位置する第1の端部と第2のタイル120の下に位置する第2の端部との間で水平に延在する導電トラック130と、
第1および第2のタイルをそれぞれトラック130の第1および第2の端部に電気的に接続するために層104、108、および112の1つまたは複数を各々通過する、「ビア」という用語で知られる垂直導電プラグ132、134と
を備える。
【0060】
ここで、線126に沿って整列したタイル120の特定の場合には、トラック130は、メタライゼーション層110に形成される。したがって、ビア132、134は、誘電体層112のみを通過する。メタライゼーション層102および106は、それぞれ他の方向UおよびWに平行に延在する導電ストリップ62のための、トラック130に対応する電気トラックを形成するために使用される。ここで、方向Vは、方向Yに平行であり、方向UおよびWは、方向Vに対してそれぞれ60°および120°角度を付けて回転される。
【0061】
ビア132および134に加えて、各導電ストリップは、層104の下面に出現し、このストリップをそれぞれのセンサ70に接続することを可能にする少なくとも1つの追加のビア136を備える。ビア136は、例えば、接続部128のうちの1つから層104のこの下面まで延在する。したがって、このストリップ62上に存在する電荷の量を測定するセンサ70は、プレート16の周囲だけでなく、この下面のどこにでも載置することができる。
【0062】
図9は、誘電体層112の水平な前面上のタイル120の互いに対する可能な配置の第1の例を示す。この実施形態では、各タイル120は、ダイヤモンドの形状を有し、2つの最も尖った頂点140、142がこのダイヤモンドの大きな対角線の各端部に位置する。頂点140および142における角度は、60°に等しい。
【0063】
図9では、タイル120間の空隙124は、線によって表されている。
【0064】
タイル120は、誘電体層112の前面のテッセレーションを形成するように、互いに対して配置される。ここで、タイル120は、周期的なテッセレーション、言い換えれば、少なくとも2つの異なる水平方向に同じパターンを周期的に繰り返すことによって完全に構築され得るテッセレーションを形成するように、誘電体層112の前面にわたって分配される。例えば、ここでは、繰り返しパターンは、図9の参照符号120a、120b、および120cをそれぞれ有する3つの隣接するタイル120によって形成された六角形である。これらのタイル120a、120b、および120cの大きな対角線は、それぞれ方向Da、Db、およびDcに平行である。方向Daは、方向Xに平行であり、方向DbおよびDcは、方向Daに対してそれぞれ+60°および+120°角度を付けて回転される。繰り返しパターンにおいて、これらの3つのタイル120a、120b、および120cは、共通の頂点を有する。図9のテッセレーションの場合、パターンは、方向Da、Db、およびDcに周期的に繰り返される。
【0065】
図9では、タイル120a、120b、および120cの識別を容易にするために、各タイル120a、120b、および120cは、それぞれのテクスチャで満たされている。
【0066】
大きな対角線が線126上に整列しているすべてのタイル120bは、方向Vに平行に延在する導電ストリップ62を形成するように、テッセレーションの一方の縁部から反対側の縁部まで互いに直列に電気的に接続されている。したがって、線126に沿って整列したタイル120bを接続することによって、各タイル120bは、タイル120aおよび120cによって線126に沿ってすぐに連続するタイル120bから分離される。これにより、素粒子の位置の測定の精度が向上する。他のタイル120bは、同様の方式で互いに電気的に接続され、方向Yに平行に延在する複数の導電ストリップ62を形成する。このように形成された方向Yに平行な様々な導電ストリップ62は、互いに電気的に絶縁される。
【0067】
同様に、大きな対角線が方向Wに平行な線144に沿って次々に整列しているタイル120aはすべて、接続部128によって互いに直列に電気的に接続される。このようにすべてのタイル120aについて進行することによって、互いに電気的に絶縁され、すべて方向Uに平行な複数の導電ストリップ62が形成される。
【0068】
最後に、再びタイル120aおよび120bについて説明したのと同様の方式で、方向Uに平行な同じ線146に沿って前後に整列したタイル120cは、接続部128によって互いに直列に電気的に接続される。このようにすべてのタイル120cについて進行することによって、互いに電気的に絶縁され、すべて方向Uに平行な複数の導電ストリップ62が形成される。
【0069】
タイル120の寸法が十分に大きいとき、フォトリソグラフィなどの単純なエッチング方法を使用してメタライゼーション層114にエッチングすることができる。タイル120の寸法が非常に小さいとき、シリコン基板上に形成された電子構成要素を互いに接続するために実施されるのと同じ製作方法を使用してそれらを製作することが可能である。典型的には、これらは、頭字語BEOL(「Back End Of Line」の略)によって示される製作段階中に実施される方法である。次に、タイル120およびそれらの接続部128を形成するために使用されるメタライゼーション層は、例えば、頭字語M1~M8によって知られるメタライゼーションレベル内で選択される。
【0070】
アバランシェの電荷が少なくとも3つの連続するタイル120にわたって体系的に広がると仮定すると、アバランシェは、各々が3つの異なる方向に延在する少なくとも3つの導電ストリップ62の電荷の変動を引き起こす。したがって、たとえ2つのアバランシェが2つの異なる場所で同時にプレート16に遭遇したとしても、処理ユニット80は、それらがタイルの最大寸法よりも大きい距離だけ互いに離れている場合には、2つの同時衝突点の位置を曖昧さなく決定することが可能である。
【0071】
ここで、各導電ストリップ62の感度は、他の導電ストリップ62の感度と同一である。したがって、様々な導電ストリップ62間の感度の差を補償するための手段をプレート16に設ける必要はない。
【0072】
最後に、素粒子の衝突点の位置を測定するために必要なセンサ70の数は、各タイル120がすべての他のタイル120から電気的に絶縁され、それぞれのセンサ70の入力に直接接続される場合よりもはるかに少ない。実際、この場合、アセンブリ72は、タイル120と同じ数のセンサ70を備えなければならないが、本明細書に記載の実施形態では、導電ストリップ62ごとに1つのセンサ70のみを備える。
【0073】
ここで、検出器2の動作を図10の方法によって説明する。
【0074】
ステップ150の間、光子がカソード4に衝突し、それに応じて、カソード4は衝突点に最も近いチャネル24の内部に侵入する少なくとも1つの電子を生成する。この電子はその後加速されてコーティング32に衝突し、したがって二次電子の第1のアバランシェの生成をもたらす。
【0075】
二次電子の第1のアバランシェはグリッド8を通過し、したがってピーク94などの電荷ピークを生成する。この第1のアバランシェの電子は、いくつかのチャネル40の内部に侵入する。次いで、これらの電子は、チャネル40の内部で再び増幅される。したがって、二次電子の第2のアバランシェは、二次電子の第1のアバランシェよりもはるかに多くの電子を含んでダイノード10の出口で発生される。
【0076】
第2のアバランシェは、グリッド12および空き空間56を通過し、次にこの第2のアバランシェの二次電子は、プレート16のいくつかのタイル120に衝突する。次いで、これは、いくつかの導電ストリップ62上にピーク64などの電荷ピークを生成する。
【0077】
並行して、ステップ152の間、センサ70は、ストリップ62の各々の上に存在する電荷の量を継続的に測定し、これらの測定値をユニット80に送信する。同時に、センサ92は、グリッド8上に存在する電荷の量を継続的に測定し、これらの測定値をユニット80に送信する。
【0078】
例えばステップ152と並行して実行されるステップ154の間、ユニット80は、動作156の間、カソード4上の光子の衝突点の位置Pf、および動作158の間、この光子の到達時間tを確立するために、センサ70および92の測定値を処理する。
【0079】
動作156の間、場所P701は、最初に、電荷ピークが検出された導電ストリップ62間の交差点から決定される。外面60上の第2のアバランシェの二次電子の電荷の分配エリアは、電荷ピークが検出されるいくつかのストリップ62の交差部に位置する。ストリップ62の場所は平面X、Y内で既知であるため、平面X、Y内のこの分配エリアの場所を決定することができる。例えば、この目的のために、メモリ82は、これらのストリップの各々について、ストリップが沿って延在する水平軸の方程式を符号化するストリップ62のマッピングを含む。これらのストリップの軸の方程式は既知であるため、2つのストリップ62間の交点の平面X、Y内の座標は、容易に見つけることができる。
【0080】
この実施形態では、例示として、動作156の間、センサ92からの測定値は、センサ70の測定値から決定された場所P701を有効化または無効化するためにさらに使用される。
【0081】
例えば、この目的のために、ユニット80は、差Eea-bを計算する。差Eea-bは、電荷ピークがそれぞれセンサ92aおよび92bによって検出された時間tm92aとtm92bとの間の差の推定値に等しい。この差Eea-bは、例えば、以下の関係によって推定される:Eea-b=(d92a-d92b)/c8、
92aおよびd92bは、それぞれセンサ92aおよび92bの場所から決定された場所P701を分離する距離であり、
は、グリッド8内の電気信号の伝播速度である。
【0082】
平面X、Yにおけるセンサ92aおよび92bの場所は既知であり、例えば、メモリ82に記憶されている。
【0083】
続いて、差Eea-bを測定差Ema-bと比較する。差Ema-bは、差tm92a-tm92bに等しく、時間tm92aおよびtm92bは、センサ92aおよび92bがそれぞれ電荷ピークを検出したときの測定時間である。
【0084】
差Eea-bとEma-bとの間の絶対値の差が閾値S1よりも大きい場合、場所P701は無効であると考えられる。逆の場合、有効であると考えられる。
【0085】
場所P701の有効性の検証は、上述したように、センサ92aおよび92bの特定の場合には、他の可能なセンサ92の対を連続的に使用して試験される。決定された場所P701がセンサ92の各々からの測定値によって有効化される場合、場所P701は有効であると考えられる。例えば、この場合、衝突点の位置Pfは、この場所P701に等しいと見なされる。逆の場合、場所P701は無効であると考えられる。この場合、方法は停止し、受け取られた次の素粒子の衝突点の位置を決定するための初期状態に戻る。
【0086】
続いて、動作158の間、ユニット80は、素粒子の到達時間tを確立する。この目的のために、この実施形態では、センサ92からの測定値を使用して、素粒子の到達時間ta92が決定される。この目的のために、ユニット80は、センサ92a、92b、92c、および92dがそれぞれピーク94などの電荷ピークを検出したときの時間tm92a、tm92b、tm92c、およびtm92dを測定する。例えば、これらの時間tm92の各々は、ピーク94の時間tおよびtに対応する時間に基づいて確立される。
【0087】
続いて、これらの時間tm92a~tm92dの各々は、それらから、第1のアバランシェがグリッド8を通過する場所とセンサ92の場所との間の電気信号の伝播時間を減算することによって補正される。以下では、補正後の時間tm92a~tm92dを、tc92a~tc92dと表記する。
【0088】
例えば、時間tc92aは、以下の関係によって計算される:
tc92a=tm92a-d92a/c
は、グリッド8内の電気信号の伝播速度であり、
92aは、第1のアバランシェがグリッド8を横切る場所とセンサ92aの場所との間の距離である。
【0089】
第1のアバランシェがグリッド8を横切る場所は、動作156の間に決定された位置Pfに基づいて確立される。例えば、この場所の座標は、位置Pfの座標x、yに等しいと見なされる。平面X、Yにおけるセンサ92aの座標は既知であり、例えば、メモリ82に予め記録されている。
【0090】
他の補正後の時間tc92b、tc92c、およびtc92dは、典型的には、距離d92aを適切な距離に置き換えることによって、同様に計算される。
【0091】
そして、補正後の時間tc92a~tc92dに基づいて、素粒子の到達時間ta92を決定する。例えば、時間ta92は、時間tc92a~tc92dの算術平均に等しい。ここで、素粒子の到達時間tは、例えば、このように決定された時間ta92に等しいと見なされる。
【0092】
図11は、プレート16の代わりに使用することができるリーダプレート200を示す。このプレート200は、2つのセンサ70および70が各導電ストリップ62の各端部に接続されていることを除いて、プレート16と同一である。図11を簡略化するために、1つのストリップ62のみが示されている。波状の垂直線は、プレート200の中央部分が図11に示されていないことを示している。ビア136は、ストリップ62のそれぞれの端部に各々が位置する、2つのビア202および204に置き換えられる。センサ70および70は、それぞれビア202および204に接続される。センサ70および70の各々は、センサ70と同一である。
【0093】
ここで、プレート200を備えた検出器の動作を、図12の方法を参照して説明する。図12の方法は、ステップ154がステップ208に置き換えられていることを除いて、図10の方法と同一である。ステップ208は、以下を連続的に含む:
衝突点の位置Pfを確立するための動作210、および
素粒子の到達時間tを確立するための動作212。
【0094】
動作212は、追加的または代替的に、センサ70および70がピーク64などの電荷ピークの存在を検出する時間tm701およびtm702を使用して二次電子の第2のアバランシェの場所P702を決定することを含むことを除いて、動作156と同一である。例えば、各時間tm701およびtm702は、ピーク64の時間tおよびtに対応する時間を使用して決定される。第2のアバランシェが遭遇するストリップ62の少なくとも1つについて、このストリップ62に沿った場所P702は、センサ70と70との間の中間に位置する中間点の座標xc62、yc62、ならびに時間tm701およびtm702から決定される。例えば、場所P702の座標x2i、y2iは、距離(tm701-tm702)*c16が加えられた座標xc62、yc62に等しいと見なされ、c16は、ストリップ62内の電気信号の伝播速度である。実際、時間tm701およびtm702は、第2のアバランシェが中間点に位置する場合にのみ等しい。すべての他の場合、言い換えれば、第2のアバランシェが中間点に対して偏心しているときはいつでも、時間tm701およびtm702は異なる。時間tm701とtm702との間の差は、中間点に対する第2のアバランシェのオフセットに比例する。
【0095】
上記の計算は、好ましくは、電荷ピークが検出されたいくつかのストリップ62に対して実行される。これらのストリップ62の各々について、場所P702が得られる。次いで、より正確な座標x2i、y2iを得るために、これらの様々な場所P702が組み合わされる。
【0096】
場所P701の座標x1i、y1iが、電荷ピークが検出された導電ストリップ62の交差点から決定された場合、有利には、第2のアバランシェのより正確な座標を得るために、座標x2i、y2iと組み合わされる。例えば、第2のアバランシェの座標は、座標x1i、y1iおよびx2i、y2iの算術平均または加重平均を実行することによって得られる。例えば、座標x2i、y2iに割り当てられる重みは、座標x1i、y1iに割り当てられる重みよりも小さい。その後、例えば、衝突点の位置Pfの座標x、yは、このようにして決定されたより正確な座標に等しいと見なされる。
【0097】
動作212は、追加的または代替的に、二次電子の第2のアバランシェが遭遇するストリップ62に接続されたセンサ70および70からの測定値に基づいて到達時間ta70を決定することを含むことを除いて、動作158と同一である。
【0098】
例えば、このストリップ62では、各時間tm701およびtm702は、第2のアバランシェの場所とセンサ70および70の各々の場所との間の電気信号の伝播時間を減算することによって最初に補正される。この目的のために、第2のアバランシェがプレート16に遭遇する場所の座標は、動作210の間に決定された位置Pfの座標を使用して確立される。平面X、Yにおけるセンサ70および70の各々の座標は既知であり、例えば、メモリ82に予め記録されている。例えば、時間tm701に対して補正された時間tc701は、以下の関係tc701=tm701-d701/c16によって計算され、d701は、ストリップ62に沿った第2のアバランシェの座標と平面X、Y内のセンサ70の座標との間の距離である。
【0099】
補正後の時間tc702は、センサ70の座標をセンサ70の座標に置き換えて同様に計算される。
【0100】
次いで、時間ta70は、電荷ピークが検出された様々なストリップ62について計算された時間tc701およびtc702を組み合わせることによって得られる。例えば、時間ta70は、計算された時間tc701とtc702の両方の算術平均である。時間ta70およびta92が共に決定されると、これらの2つの時間ta70およびta92を組み合わせることによって到達時間tが得られる。例えば、1つの単純な実施形態では、時間tは、時間ta70およびta92の算術平均に等しい。
【0101】
図13は、グリッド8の代わりに使用することができる4つの導電グリッド220~223を示す。ここで、グリッド220~223は各々、グリッド8が延在する水平面と同じ水平面内に延在する。これらのグリッド220~223は、グリッド8と同じ表面積を占めるように、互いに隣接して配置されて配置される。グリッド220~223は、互いに電気的に絶縁されている。この目的のために、ここでは、それらは方向XおよびYにそれぞれ平行な2つの水平分離線226および228によって互いに電気的に絶縁されている。したがって、各グリッド220~223は、ディスクの4分の1に対応する。各グリッド220~223は、それぞれのセンサ92に接続される。ここで、グリッド220~223は、センサ92a~92dにそれぞれ接続される。例えば、グリッド220~223は、それらの各々が、二次電子の第1のアバランシェが通過することができる表面のそれぞれの部分を占めることを除いて、グリッド8と同一である。特に、グリッド220~223の各々は、端子36に接続される。
【0102】
グリッド8がグリッド220~223に置き換えられた検出器の動作は、前述の説明から推測することができる。加えて、この検出器は、センサ92a~92dからの測定値を使用して、カソード4上に同時に到達する2つの素粒子を区別することが可能である(これらの素粒子の各々がグリッド220~223の中からそれぞれのグリッドを通過する二次電子のアバランシェをトリガする限り)。
【0103】
図14は、タイル120がタイル252に置き換えられていることを除いて、プレート16と同一のリーダプレート250を示す。タイル252は、各々が三角形の形状を有することを除いて、タイル120と同一である。より正確には、各タイル252は、正三角形または二等辺三角形である。この実施形態では、タイル252は、6つの方向A、B、C、D、E、およびFに平行に延在する導電ストリップ254を形成するように互いに電気的に接続される。方向AおよびDは、方向Yに平行である。方向BおよびEは、方向AおよびDに対してそれぞれ-60°角度を付けてオフセットされている。方向CおよびEは、方向AおよびDに対してそれぞれ+60°角度を付けてオフセットされている。
【0104】
図14では、参照符号252a、252b、252c、252d、252e、および252fは、それぞれ方向A、B、C、D、E、およびFに平行な導電ストリップに属するタイル252を示すために使用される。図14を簡略化するために、所定の方向に平行に延在する導電ストリップに属する各タイルは、それぞれのテクスチャで満たされており、これにより、参照符号がなくても、このタイルをプレート250内で識別することが可能である。図14のテッセレーションにおいて、周期的に繰り返されるパターンは、タイル252a、252b、252c、252d、252e、および252fの各々のコピーを含む六角形である。このパターンでは、これらのタイル252a、252b、252c、252d、252e、および252fは、六角形の幾何学的中心に位置する共通の頂点を共有する。この六角形は、方向A、B、およびCに周期的に繰り返される。
【0105】
タイル252aおよび252dは、線256などの方向AおよびDに平行な線に沿って整列している。線256に沿って、タイル252dが、連続するタイル252aの各対の間に挿入されている。
【0106】
タイル252bおよび252fは、線258などの方向BおよびFに平行な線に沿って整列している。線258に沿って、タイル252bが、連続するタイル252fの各対の間に挿入されている。
【0107】
タイル252cおよび252eは、線260などの方向CおよびEに平行な線に沿って整列している。線260に沿って、タイル252cが、連続するタイル252eの各対の間に挿入されている。
【0108】
タイル252のこの配置およびこの相互接続によって、テッセレーションの縁部に位置していない各タイル252は、5つの異なる導電ストリップに属するタイル252によって即座に囲まれる。したがって、各衝突点は、少なくとも6つの異なる導電ストリップ上の電荷の変動をもたらす。したがって、プレート250を用いて、少なくともこれらの衝突点のうちの2つを分離する距離がタイルの最大寸法よりも大きい場合、曖昧さなく、5つの同時衝突点の位置を決定することが可能である。
【0109】
第II章.変形例
【0110】
ダイノードの変形例
【0111】
変形例として、マトリックス34は、コーティング32と同じ材料から作製される。
【0112】
コーティング32を製作するために、多くの方法が可能である。例えば、コーティングは、マトリックス34を構成する材料と化学試薬との間の化学反応によって得られる。例えば、この化学試薬は、チャネルの各々の内部に導入された液体または気体の試薬である。例えば、コーティング32は、マトリックス34の酸化または窒化の結果である。
【0113】
コーティング32を形成するために、他の発光性材料が使用可能である。例えば、コーティング32はまた、米国特許第6384519号明細書のコラム10の行41~44に列挙された材料で構成された群の中から選択された材料の1つまたは複数からなってもよい。
【0114】
別の実施形態では、コーティング32は、チャネルの壁全体を覆わない。例えば、コーティング32は、チャネルの上部にのみ位置しているが、これらのチャネルの下部は、発光性コーティングを欠いている。
【0115】
別の実施形態では、発光性材料はガスであり、チャネルはこのガスで満たされる。例えば、ガスは、重量で90%のアルゴンと重量で10%の二酸化炭素の混合物である。この場合、コーティング32は省略されてもよい。
【0116】
チャネルの横断面は、任意の所与の形状を有することができる。例えば、チャネルの横断面は、正方形などの多角形であってもよく、楕円形であってもよい。
【0117】
チャネルの横断面は、チャネルの全長にわたって必ずしも一定ではない。例えば、チャネルの横断面は、その出口に向かって減少してもよい。
【0118】
チャネルを製作するために、多くの方法が可能である。例えば、チャネルは、異方性プラズマエッチングによって、フォトリソグラフィによって、または別の方法によって形成されてもよい。
【0119】
チャネルの軸は、水平面に対して傾斜していてもよい。検出器が互いに積み重ねられたいくつかのダイノードを備える場合、上部ダイノードのチャネルの軸は、好ましくは、第2の方向と交差する第1の方向に沿って傾斜している。このとき、下部ダイノードのチャネルの軸は、この第2の方向に平行である。
【0120】
別の実施形態では、チャネルは、直線軸に沿ってではなく、湾曲経路または巻回経路に沿って延在する。
【0121】
ダイノードは、別の材料で作製されてもよい。例えば、変形例として、ダイノードは、抵抗性または誘電体または導電材料で作製される。例えば、ダイノードを製作するために使用される材料は、米国特許第6384519号明細書のコラム10の行6~17に列挙された材料で構成された群の中から選択することができる。
【0122】
ダイノードが誘電体材料で作製されるとき、チャネルの壁の導電性は、これらの壁上に、例えば、抵抗ポリマー副層などの抵抗材料の副層を堆積することによって増大され得る。次いで、この副層は、発光性コーティングが形成されるチャネルの壁を形成する。
【0123】
リーダプレートの変形例
センサ70が導電ストリップの端部の間に接続されるとき、各導電ストリップの端部がリーダプレートの縁部に位置する必要はない。変形例として、導電ストリップの少なくともいくつかの端部は、リーダプレートの縁部の間に位置する。
【0124】
導電ストリップは、米国特許第6384519号明細書に記載されているように、互いに電気的に絶縁され、各々がそれ自体のセンサ70に個々に接続された導電電極に置き換えることができる。
【0125】
変形例として、導電ストリップは、単一の平面内に延在する直線ストリップである。したがって、第1の水平面内に位置するタイルはなく、この第1の水平面の下に位置する電気接続部もない。この場合、割線方向に延在する導電ストリップが交差することができるように、それらは様々な高さに位置する水平面内に形成される。
【0126】
変形例として、完全かつ均一な抵抗層が、プレート16の外面60上に堆積される。潜在的に、この抵抗層は、誘電体材料の層によって導電ストリップ62から分離される。摂氏20°でのこの抵抗層の表面またはシート抵抗率は、10kΩ/□~100MΩ/□の範囲内である。好ましくは、シート抵抗率は、100kΩ/□または1MΩ/□よりも大きく、有利には、10MΩ/□未満である。この抵抗層とストリップ62との間の容量結合によって、抵抗層上で受け取られた二次電子は、ストリップ62のいくつかの上の電荷の対応する変動をもたらす。ストリップ62上の電荷のこの変動は、センサ70によって測定される。この抵抗層により、電荷を外面60上に広げることが可能である。
【0127】
別の変形例では、基板61は、導電ストリップ間のクロストークを低減するために、メタライゼーション層の間に水平に延在する接地平面をさらに備える。
【0128】
検出器の他の変形例
光子以外の素粒子を、検出することができる。例えば、検出される素粒子は、イオンもしくはミューオンなどの荷電粒子、または中性子などの中性粒子であり得る。この目的のために、カソードは、検出される素粒子が衝突したときに少なくとも1つの電子を放出する発光性材料で作製される。したがって、発光性材料は、検出される素粒子に依存する。例えば、中性子を検出するために、使用される発光性材料は、ホウ素またはパラジウムであってもよい。適切な発光性材料を選択することによって、プロトンを検出することも可能である。
【0129】
変形例として、検出器は、単一のダイノードと、単一の導電グリッドとを備える。
【0130】
変形例として、ダイノード6とダイノード10との間にスペーサを載置することもできる。これは、特に、様々なチャネルにおける二次電子の空間的分散を改善することを可能にする。例えば、チャネル24の直径Dm40が直径Dm24よりも大きい場合であっても、単一のチャネル40の出口30から出てくる電子をいくつかのチャネル40に分配することが可能である。逆に、直径Dm24が直径Dm40よりも大きい実施形態などの特定の実施形態では、スペーサ14を省略することができる。
【0131】
簡略化された一実施形態では、検出器は、単一のセンサ92を備える。この場合、時間tc92a~tc92dの組み合わせは省略される。
【0132】
ピーク64または94などの電荷ピークを測定するための、多数の異なる技術が存在する。特に、容量性または誘導性測定を実施することができる。これらの場合、センサ70および92は、必ずしもストリップ62およびグリッド8にそれぞれ直接電気的に接続されていない。
【0133】
検出器がいくつかのダイノードと、これらのダイノード間に位置するいくつかの導電グリッドとを備えるとき、これらの導電グリッドの1つまたは複数がセンサ92に接続される。例えば、代替的な一実施形態では、センサ92は、グリッド8に接続される代わりにグリッド12に接続される。この場合、グリッド12を通過する電荷の量はより多くなるが、電子の空間的分配はより広がる。
【0134】
グリッド220~223の他の実施形態もまた、可能である。例えば、4つを超えるグリッドを使用してもよく、逆に、4つ未満のグリッドを使用してもよい。グリッド220~223の形状もまた、異なっていてもよい。
【0135】
変形例として、センサ70は、導電ストリップ62の遠位端または近位端に接続される。この場合、ストリップ62への接続は、リーダプレートの周囲に分配される。したがって、センサ70をこれらのストリップ62の中央点に接続するための垂直ビアを設ける必要はない。
【0136】
動作方法の変形例
変形例として、動作210の間、場所P702は決定されない。例えば、この場合、衝突点の位置Pfは、場所P701からのみ確立される。
【0137】
別の変形例では、場所P701は決定されない。例えば、この場合、位置Pfは、場所P702のみを使用し、導電ストリップ62間の交点を使用せずに確立される。この場合、導電ストリップが交差する必要はない。例えば、それらはすべて互いに平行であってもよい。
【0138】
場所P701の有効化、あるいは無効化は、場所P702に適用されてもよい。別の実施形態では、センサ92からの測定値に基づいて決定された場所の有効化、あるいは無効化は、省略されてもよい。
【0139】
動作156の間、センサ92からの測定値に基づいて、第1のアバランシェがグリッド8を通過する場所P92を決定することも可能である。より正確には、ここでは、異なる場所で同じグリッド8に接続されたいくつかのセンサ92があるという事実が利用される。グリッド8を通過する二次電子の第1のアバランシェによって生成された電気信号のセンサ92a~92dの各々への伝播時間は、移動する距離が同じではないため同一ではない。三角測量によって場所P92を決定するために、伝播時間の間のこの差が利用される。三角測量による場所の決定はよく知られているため、ここでは詳細に説明しない。その後、場所P701およびP92またはP702およびP92を組み合わせることによって、衝突点の位置Pfが確立される。例えば、位置Pfは、場所P701およびP92の算術平均に等しい。
【0140】
衝突点の位置Pfを決定するために、場所P701、P702、およびP92を組み合わせる多くの方法がある。例えば、場所P701およびP92の加重平均は、好ましくはより多くの重みを場所P701に与えることによって使用され得る。
【0141】
様々な補正後の時間tc92a~tc92dに基づく時間ta92の決定は、単純な算術平均によらず実行されてもよい。例えば、算術平均は、衝突点に最も近いセンサ92により大きな重みが割り当てられる加重平均に置き換えられる。別の実施形態では、衝突点から所定の閾値未満の距離に位置するセンサ92からの1つまたは複数の測定値のみが考慮される。同様に、単純な算術平均以外の手段を実施することによって、時間ta70を計算してもよい。例えば、時間ta92の特定の決定の場合に記載された様々な変形例は、時間ta70の決定にも適用可能である。
【0142】
時間tを確立するために、時間ta70およびta92の算術平均以外の他の実施形態が可能である。例えば、時間tは、時間ta70およびta92の加重平均であり、時間ta70よりも時間ta92の方が重みが大きくなる。
【0143】
簡略化された一実施形態では、時間tm92またはtm70の補正は省略される。例えば、時間ta92またはta70は、衝突点の位置Pfを使用せずに、センサ92または70からの測定値に直接基づいて計算される。この実施形態は、伝播時間が無視できる場合に実用的である。
【0144】
時間ta70の計算は、各導電ストリップ62にただ1つのセンサ70が接続されている場合でも実施することができる。
【0145】
一変形例では、時間ta70は決定されず、センサ70からの測定値は時間tを決定するために使用されない。
【0146】
変形例として、時間ta92は決定されない。例えば、時間tは、センサ70からの測定値のみに基づいて決定される。例示として、時間tは、時間ta70に等しいと見なされる。この場合、センサ92は省略されてもよい。
【0147】
第III章.記載の実施形態の利点
【0148】
導電グリッドを通過した後、二次電子のアバランシェが広がる。したがって、リーダプレート上の二次電子の衝突領域は、これらの同じ二次電子によって横断される導電グリッドの面積よりも広い。言い換えれば、これらの二次電子の空間的分散は、リーダプレートよりも導電グリッドで小さい。導電グリッドにおけるこれらの二次電子の空間的分散はより小さいため、より狭い電荷ピークを生成する。さらに、導電グリッドのインピーダンスは、導電ストリップ62のインピーダンスよりもはるかに均一である。実際、タイル120のインピーダンスは、各ストリップ62に沿って多くのインピーダンス不連続部を作り出す接続部128のインピーダンスとは異なる。これらの2つの特性のために、素粒子が到達する時間tの不確実性は、より小さい(この時間がセンサ70からの測定値のみを使用するよりもセンサ92からの測定値を使用して確立される場合)。
【0149】
補正後の時間tc92a~tc92dを使用することにより、到達時間tの測定の精度をさらに向上させることが可能である。
【0150】
いくつかのセンサ92を使用することはまた、到達時間tの測定の精度をさらに向上させることが可能である。
【0151】
同じ平面内で互いに連続するいくつかのグリッドを使用することにより、カソード4に遭遇するいくつかの素粒子を同時に区別することができる。これにより、これらの素粒子の到達時間tをより確実に決定することができる。
【0152】
個々の電極の代わりに導電ストリップを使用することにより、衝突点の位置Pfを決定するために必要なセンサ70の数が大幅に減少する。加えて、各導電ストリップのタイルは、それらが同じ感度を有するように同じ平面内に位置する。したがって、これらの導電ストリップが異なる水平面内に位置する場合のように、導電ストリップ間の感度の差を補正するための手段を実装する必要はない。
【0153】
タイルの最大寸法がチャネルの出口の最大寸法以下であるという事実は、検出器がただ1つのダイノードを備える場合であっても、二次電子のアバランシェがいくつかのタイルにわたって分配されることを単に可能にする。
【0154】
ストリップ62の端部ではなくビア136を通る中央点にセンサ70を接続することにより、センサ70をストリップ62の下に収容することができる。これは、センサ70の設置、したがってリーダプレートの製作を容易にする。
【0155】
ダイノード6のチャネルの出口が少なくとも部分的にダイノード10のいくつかの入口を覆うという事実は、二次電子のアバランシェをより多数のタイルにわたって単純に広げることを可能にする(これらのタイルの最大寸法がこれらのタイルに直接面するチャネルの出口の横断面の最大寸法よりも大きい場合であっても)。これにより、タイルの寸法に対する制約が低減されるため、リーダプレートの設計および製作を単純化することができる。
【0156】
下部ダイノード10のチャネル40の入口42の横断面がダイノード6のチャネル24の出口30の横断面よりも小さいという事実は、二次電子のアバランシェを単純に広げることを可能にする。特に、この拡散は、この目的のためにダイノード10に対してダイノード6を正確に位置決めすることが必要とされることなく行われる。
【0157】
本発明は、当然のことながら、粒子の物理学の研究に適用可能である。本発明はまた、撮像の分野、特に宇宙、医療、または環境の分野、ならびに輸送の分野にも適用可能である。例えば、医療分野では、本発明は、ハドロン療法もしくはプロトン療法治療の枠組みで、または陽電子放出療法(PET)の枠組みでも使用することができる。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
【国際調査報告】