特表 2022-518352 ハイブリッドＴＦＴベースのマイクロディスプレイプロジェクタに関するプロセスフロー

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-03-15

(54)【発明の名称】ハイブリッドＴＦＴベースのマイクロディスプレイプロジェクタに関するプロセスフロー

(51)【国際特許分類】

   G09F 9/33 20060101AFI20220308BHJP

   H01L 33/48 20100101ALI20220308BHJP

   H01L 33/08 20100101ALI20220308BHJP

   G02B 27/02 20060101ALI20220308BHJP

   G09F 9/30 20060101ALI20220308BHJP

   G09F 9/00 20060101ALI20220308BHJP

   G09G 3/32 20160101ALI20220308BHJP

   G09G 3/20 20060101ALI20220308BHJP

【ＦＩ】

G09F9/33

H01L33/48

H01L33/08

G02B27/02 Z

G09F9/30 330

G09F9/00 359

G09F9/00 360Z

G09F9/00 338

G09G3/32 A

G09G3/20 641A

G09G3/20 641C

G09G3/20 641B

G09G3/20 680G

G09G3/20 680H

G09G3/20 624B

G09G3/20 621E

G09G3/20 680E

G09G3/20 612K

G09G3/20 612A

G09G3/20 621M

G09G3/20 680A

G09G3/20 670Q

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2021534969

(86)(22)【出願日】2020-02-05

(85)【翻訳文提出日】2021-08-17

(86)【国際出願番号】 US2020016727

(87)【国際公開番号】W WO2020163436

(87)【国際公開日】2020-08-13

(31)【優先権主張番号】16/660,648

(32)【優先日】2019-10-22

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/801,424

(32)【優先日】2019-02-05

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/660,643

(32)【優先日】2019-10-22

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/924,604

(32)【優先日】2019-10-22

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/780,486

(32)【優先日】2020-02-03

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/863,659

(32)【優先日】2019-06-19

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/861,254

(32)【優先日】2019-06-13

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】515046968

【氏名又は名称】フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニー

【氏名又は名称原語表記】ＦＡＣＥＢＯＯＫ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＬＬＣ

(74)【代理人】

【識別番号】110002974

【氏名又は名称】特許業務法人Ｗｏｒｌｄ ＩＰ

(72)【発明者】

【氏名】ファビアン， クロエ アストリッド マリー

(72)【発明者】

【氏名】グルンドマン， マイケル

(72)【発明者】

【氏名】モリス， ダニエル ヘンリー

(72)【発明者】

【氏名】ゴワード， ジョン

【テーマコード（参考）】

2H199

5C080

5C094

5C380

5F142

5F241

5G435

【Ｆターム（参考）】

2H199CA02

2H199CA04

2H199CA23

2H199CA25

2H199CA29

2H199CA30

2H199CA33

2H199CA34

2H199CA42

2H199CA43

2H199CA49

2H199CA53

2H199CA62

2H199CA66

2H199CA67

2H199CA68

2H199CA70

2H199CA83

2H199CA84

2H199CA87

2H199CA92

2H199CA93

2H199CA96

5C080AA06

5C080AA07

5C080AA10

5C080BB06

5C080CC03

5C080CC04

5C080CC06

5C080DD15

5C080DD25

5C080DD26

5C080EE25

5C080EE29

5C080FF03

5C080FF11

5C080FF13

5C080GG02

5C080GG05

5C080GG07

5C080GG10

5C080GG11

5C080GG12

5C080HH13

5C080JJ02

5C080JJ03

5C080JJ04

5C080JJ05

5C080JJ06

5C080JJ07

5C080KK02

5C080KK07

5C080KK43

5C080KK50

5C094AA43

5C094BA03

5C094BA25

5C094CA19

5C094DA13

5C094DB01

5C094FA02

5C094FB02

5C094FB12

5C094FB14

5C094GB10

5C094HA08

5C094HA10

5C094JA01

5C094JA08

5C094JA20

5C380AA01

5C380AA03

5C380AB06

5C380AB19

5C380AB22

5C380AB23

5C380AB27

5C380AB34

5C380AB40

5C380AB41

5C380AB46

5C380AC04

5C380AC05

5C380AC07

5C380AC08

5C380AC11

5C380AC12

5C380BB14

5C380CA10

5C380CA12

5C380CA13

5C380CA14

5C380CA39

5C380CB01

5C380CB08

5C380CB17

5C380CB37

5C380CC02

5C380CC24

5C380CC26

5C380CC33

5C380CC34

5C380CC39

5C380CC52

5C380CC61

5C380CC62

5C380CC63

5C380CC66

5C380CC77

5C380CD012

5C380CD013

5C380CD039

5C380CD049

5C380CE02

5C380CE04

5C380CE20

5C380CE21

5C380CF02

5C380CF05

5C380CF22

5C380CF43

5C380CF52

5C380CF56

5C380CF62

5C380CF66

5C380DA01

5C380DA02

5C380DA06

5C380DA07

5C380DA15

5C380DA32

5C380DA33

5C380DA34

5C380DA50

5C380DA55

5C380DA57

5C380FA05

5C380FA30

5C380GA01

5C380GA08

5C380GA09

5F142BA32

5F142CB23

5F142CD02

5F142DB12

5F142DB24

5F142GA01

5F241CA05

5F241CA71

5F241CB11

5F241CB15

5F241CB33

5F241CB36

5F241FF01

5G435AA17

5G435BB17

5G435BB19

5G435CC09

5G435KK05

5G435LL04

5G435LL07

5G435LL08

(57)【要約】

人工現実ヘッドセットにおけるニアアイディスプレイに関してなど、小型で高解像度の発光ダイオード（ＬＥＤ）ディスプレイに関しては、ＬＥＤどうしが互いに密接に間隔を空けられている。バックプレーンを使用して、ＬＥＤディスプレイにおけるＬＥＤのアレイを駆動することが可能である。複数の相互接続が、バックプレーンをＬＥＤのアレイと電気的に結合する。ＬＥＤどうしの間における間隔が相互接続の間隔よりも小さくなった場合には、薄膜回路層を使用して、バックプレーンとＬＥＤのアレイとの間における相互接続の数を低減することが可能であり、それによって、相互接続の間隔がＬＥＤの間隔よりも大きくなることが可能である。これは、ＬＥＤディスプレイにおけるＬＥＤどうしのオペレーションを制御するための駆動回路を備えたシリコンバックプレーンの使用を依然として可能にしながら、ＬＥＤディスプレイにおけるＬＥＤどうしがより密接に配置されることを可能にすることができる。
【選択図】図６

【特許請求の範囲】

【請求項1】

第１のドープされた半導体層と、第２のドープされた半導体層と、前記第１のドープされた半導体層と前記第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造を含む発光ダイオード（ＬＥＤ）のアレイと、
前記ＬＥＤのアレイ上に堆積された薄膜回路層であって、前記ＬＥＤのアレイが、前記薄膜回路層のための支持構造であり、前記薄膜回路層が、前記ＬＥＤのアレイにおけるＬＥＤのオペレーションを制御するための回路を含む、薄膜回路層と、
複数の金属接合を使用して前記薄膜回路層と結合されているバックプレーンであって、前記バックプレーンが、前記複数の金属接合を通じて前記薄膜回路層に電流を供給するための駆動回路を含み、前記複数の金属接合の数が、前記ＬＥＤのアレイにおけるＬＥＤの数よりも少ない、バックプレーンと
を含む装置。

【請求項2】

前記ＬＥＤのアレイが、発光側と、前記発光側の反対側とを有し、前記薄膜回路層が、前記ＬＥＤのアレイの前記発光側の前記反対側に堆積され、
前記薄膜回路層が、前記ＬＥＤのアレイにおけるＬＥＤのオペレーションを制御するためのピクセル回路を形成するように相互接続されているトランジスタおよびコンデンサを含む、
請求項１に記載の装置。

【請求項3】

前記ピクセル回路が、前記ＬＥＤのアレイにおけるＬＥＤの強度を制御するためにアナログ、パルス符号変調、またはパルス幅変調を実施する、請求項２に記載の装置。

【請求項4】

ピクセル回路のストレージコンデンサが、１つまたは複数の選択信号によって日付線に結合されるように構成されている、請求項２に記載の装置。

【請求項5】

ピクセル回路どうしが、前記バックプレーンと前記薄膜回路層との間における金属接合の数を低減するように相互接続されている、請求項２に記載の装置。

【請求項6】

単一のピクセル回路が、複数の行選択信号に接続されている、請求項１に記載の装置。

【請求項7】

前記バックプレーンが、前記複数の金属接合のうちの１つの金属接合を通じてグローバル信号を前記薄膜回路層へ送信するように構成されており、前記グローバル信号が、行データ線、列データ線、アナログバイアス、電圧供給、パルスクロック、またはテストイネーブル機能のうちの１つまたは複数を含む、請求項１に記載の装置。

【請求項8】

前記薄膜回路層におけるいずれのトランジスタも、グローバルネットを充電／放電するのに使用されない、請求項１に記載の装置。

【請求項9】

前記薄膜回路層がセレクタマルチプレクサを含む、請求項１に記載の装置。

【請求項10】

前記セレクタマルチプレクサが、薄膜回路層における複数のトランジスタと電気的に結合されている前記薄膜回路層における共通信号線を含み、
前記複数のトランジスタが、活性化を交互に行うように構成されており、それによって前記共通信号線からの電流が、前記複数のトランジスタのそれぞれに周期的に通される、
請求項９に記載の装置。

【請求項11】

前記薄膜回路層が、メモリ回路および変調器回路を含む、請求項１に記載の装置。

【請求項12】

一意のアドレスが、前記ＬＥＤのアレイにおけるそれぞれのＬＥＤに割り振られており、
制御信号が、前記一意のアドレスと、前記ＬＥＤのアレイにおける選択されたＬＥＤのオペレーションを制御するためのオペレーション信号とを含む、
請求項１に記載の装置。

【請求項13】

前記オペレーション信号が、前記選択されたＬＥＤを流れる電流の大きさを制御するように構成されており、
前記オペレーション信号が、前記選択されたＬＥＤを電流が流れる期間内における時間のパーセンテージを表すデジタル信号を含む、
請求項１２に記載の装置。

【請求項14】

各ＬＥＤの中心どうしの間における間隔が、３ミクロンを超える隔たりで空けられない、請求項１に記載の装置。

【請求項15】

半導体構造を入手することであって、前記半導体構造が、第１のドープされた半導体層と、第２のドープされた半導体層と、前記第１のドープされた半導体層と前記第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造である、半導体構造を入手することと、
薄膜回路層を前記半導体構造上に堆積することと、
前記発光層からの発光を制御するための前記薄膜回路層における回路を形成することと、
バックプレーンを入手することであって、前記バックプレーンが、複数の金属接合を通じて前記薄膜回路層に電流を供給するための駆動回路を含む、バックプレーンを入手することと、
前記薄膜回路層上に、または前記バックプレーン上に複数の相互接続を形成することと、
前記複数の相互接続を使用して前記バックプレーンを前記薄膜回路層に接合することであって、前記複数の相互接続が、接合後に前記複数の金属接合になる、前記バックプレーンを前記薄膜回路層に接合することと、
前記半導体構造から発光ダイオード（ＬＥＤ）のアレイを形成することであって、前記複数の金属接合の数が、当該ＬＥＤのアレイにおけるＬＥＤの数よりも少なく、当該ＬＥＤのアレイが、発光側と、前記発光側の反対側とを有し、前記薄膜回路層が、前記発光側の前記反対側に堆積される、ＬＥＤのアレイを形成することと
を含む方法。

【請求項16】

前記バックプレーンを入手することが、シリコンウェハのシリコンデバイス層において複数のＣＭＯＳトランジスタおよび相互接続を形成することを含む、請求項１５に記載の方法。

【請求項17】

前記ＬＥＤのアレイを形成することが、前記半導体構造を個片化することを含み、前記半導体構造を個片化することが、前記バックプレーンを前記薄膜回路層に接合する前に生じる、請求項１５に記載の方法。

【請求項18】

前記薄膜回路層が、ウェハレベルで前記半導体構造上に形成される、請求項１５に記載の方法。

【請求項19】

前記バックプレーンが、接合前に前記バックプレーンにおいて形成された電気回路を含む、請求項１５に記載の方法。

【請求項20】

ニアアイディスプレイのためのシステムであって、
フレームと、
前記フレームと結合されている導波管ディスプレイと、
光源を含むプロジェクタであって、光を前記導波管ディスプレイへ向けるように構成されているプロジェクタとを含み、前記光源が、
第１のドープされた半導体層と、第２のドープされた半導体層と、前記第１のドープされた半導体層と前記第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造を含む発光ダイオード（ＬＥＤ）のアレイと、
前記ＬＥＤのアレイ上に堆積された薄膜回路層であって、前記ＬＥＤのアレイが、前記薄膜回路層のための支持構造であり、前記薄膜回路層が、前記ＬＥＤのアレイにおけるＬＥＤのオペレーションを制御するための回路を含む、薄膜回路層と、
複数の金属接合を使用して前記薄膜回路層と結合されているバックプレーンであって、前記バックプレーンが、前記複数の金属接合を通じて前記薄膜回路層に電流を供給するための駆動回路を含み、前記複数の金属接合の数が、前記ＬＥＤのアレイにおけるＬＥＤの数よりも少ない、バックプレーンとを含む、システム。

【請求項21】

第１のドープされた半導体層と、第２のドープされた半導体層と、前記第１のドープされた半導体層と前記第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造を含む発光ダイオード（ＬＥＤ）のアレイと、
前記ＬＥＤのアレイ上に堆積された薄膜回路層であって、前記ＬＥＤのアレイが、前記薄膜回路層のための支持構造であり、前記薄膜回路層が、前記ＬＥＤのアレイにおけるＬＥＤのオペレーションを制御するための回路を含む、薄膜回路層と、
複数の金属接合を使用して前記薄膜回路層と結合されているバックプレーンであって、前記バックプレーンが、前記複数の金属接合を通じて前記薄膜回路層に電流を供給するための駆動回路を含み、前記複数の金属接合の数が、前記ＬＥＤのアレイにおけるＬＥＤの数よりも少ない、バックプレーンと
を含む装置であって、
前記複数の金属接合が、摂氏３００度未満の融点または接合温度を有する材料で作られている、装置。

【請求項22】

前記複数の金属接合がナノポーラス銅を含む、請求項２１に記載の装置。

【請求項23】

前記複数の金属接合のうちの金属接合どうしの間における間隔が、５ミクロン以上、１８ミクロン以下である、請求項２１に記載の装置。

【請求項24】

前記ＬＥＤのアレイが、ＬＥＤの総数を含み、
前記複数の金属接合が、金属接合の総数に対応し、
金属接合の前記総数が、ＬＥＤの前記総数よりも少なくとも２桁少ない、
請求項２１に記載の装置。

【請求項25】

前記ＬＥＤのアレイが、フットプリントを占有し、前記複数の金属接合が、前記フットプリントにわたって分散している、請求項２１に記載の装置。

【請求項26】

前記ＬＥＤのアレイにおけるそれぞれのＬＥＤが、結晶性半導体構造から形成されており、前記薄膜回路層が、前記ＬＥＤのアレイの前記結晶性半導体構造に格子整合されていない、請求項２１に記載の装置。

【請求項27】

前記薄膜回路層が、アモルファスまたは多結晶構造を有する半導体材料を含む、請求項２６に記載の装置。

【請求項28】

前記薄膜回路層が、ｃ軸配向結晶インジウムガリウム亜鉛酸化物（ＣＡＡＣ－ＩＧＺＯ）、アモルファスインジウムガリウム亜鉛酸化物（ａ－ＩＧＺＯ）、低温多結晶シリコン（ＬＴＰＳ）、またはアモルファスシリコン（ａ－Ｓｉ）のうちの少なくとも１つを含む材料を含む、請求項２１に記載の装置。

【請求項29】

前記ＬＥＤのアレイが、窒化ガリウム（ＧａＮ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、リン化インジウムガリウム（ＡｌＩｎＧａＰ）、またはヒ化ガリウム（ＧａＡｓ）のうちの少なくとも１つを含む材料を含む、請求項２１に記載の装置。

【請求項30】

前記バックプレーンにおける前記駆動回路が、単結晶シリコンにある、請求項２１に記載の装置。

【請求項31】

前記駆動回路が、ＣＭＯＳ（相補型金属酸化膜半導体）トランジスタを含む、請求項３０に記載の装置。

【請求項32】

半導体構造を入手することであって、当該半導体構造が、第１のドープされた半導体層と、第２のドープされた半導体層と、前記第１のドープされた半導体層と前記第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造である、半導体構造を入手することと、
薄膜回路層を前記半導体構造上に堆積することと、
前記発光層からの発光を制御するための前記薄膜回路層における回路を形成することと、
バックプレーンを入手することであって、当該バックプレーンが、複数の金属接合を通じて前記薄膜回路層に電流を供給するための駆動回路を含む、バックプレーンを入手することと、
前記薄膜回路層上に、または前記バックプレーン上に複数のバンプを形成することであって、当該複数のバンプが、摂氏３００度未満の融点または接合温度を有する材料で作られている、複数のバンプを形成することと、
前記複数のバンプを使用して前記バックプレーンを前記薄膜回路層に接合することであって、接合することが、摂氏３００度以下の温度を使用し、前記複数のバンプが、接合後に前記複数の金属接合になる、前記バックプレーンを前記薄膜回路層に接合することと、
前記半導体構造から発光ダイオード（ＬＥＤ）のアレイを形成することであって、前記複数の金属接合の数が、当該ＬＥＤのアレイにおけるＬＥＤの数よりも少ない、ＬＥＤのアレイを形成することと
を含む方法。

【請求項33】

前記バックプレーンを前記薄膜回路層に接合することが、摂氏２００度以下の温度を使用する、請求項３２に記載の方法。

【請求項34】

前記ＬＥＤのアレイにおける複数のＬＥＤが、前記バックプレーンを前記薄膜回路層に接合した後に前記複数の金属接合のうちの１つの金属接合を通じて前記バックプレーンから電流を受け取るように構成されている、請求項３２に記載の方法。

【請求項35】

前記ＬＥＤのアレイが、複数のタイルへと分割され、前記複数のタイルのそれぞれのタイルが、ＬＥＤの複数の行を含み、
前記複数の行のうちの行どうしが、別々の時点で活性化されるように構成されている、
請求項３２に記載の装置。

【請求項36】

前記複数の金属接合のうちの金属接合どうしの間における間隔が、５ミクロン以上、１８ミクロン以下である、請求項３２に記載の方法。

【請求項37】

前記薄膜回路層における回路を形成することが、前記薄膜回路層における複数のトランジスタと、前記複数のトランジスタと電気的に結合されている１つの制御線とを形成することを含む、請求項３２に記載の方法。

【請求項38】

ヘッドマウントデバイスのフレームと、
前記フレームと統合されているディスプレイであって、前記ヘッドマウントデバイスのユーザにコンテンツを提示するように構成されているディスプレイと
を含むシステムであって、前記ディスプレイが、
光源からの光を導波管へと結合するように構成されている投射オプティクスと、
前記光源とを含み、前記光源が、
第１のドープされた半導体層と、第２のドープされた半導体層と、前記第１のドープされた半導体層と前記第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造を含む発光ダイオード（ＬＥＤ）のアレイと、
前記ＬＥＤのアレイ上に堆積された薄膜回路層であって、前記ＬＥＤのアレイが、前記薄膜回路層のための支持構造であり、前記薄膜回路層が、前記ＬＥＤのアレイにおけるＬＥＤのオペレーションを制御するための回路を含む、薄膜回路層と、
複数の金属接合を使用して前記薄膜回路層と結合されているバックプレーンであって、当該バックプレーンが、前記複数の金属接合を通じて前記薄膜回路層に電流を供給するための駆動回路を含み、前記複数の金属接合の数が、前記ＬＥＤのアレイにおけるＬＥＤの数よりも少ない、バックプレーンとを含み、
前記複数の金属接合が、摂氏３００度未満の融点または接合温度を有する材料で作られている、システム。

【請求項39】

前記複数の金属接合がナノポーラス銅を含む、請求項３８に記載のシステム。

【請求項40】

前記バックプレーンが、シリコンを含み、前記層状エピタキシャル構造が、ＩＩＩ－ＶまたはＩＩＩ－窒化物材料を含む、請求項３８に記載のシステム。

【請求項41】

エピタキシャル構造を入手することであって、前記エピタキシャル構造が、第１のドープされた半導体層と、第２のドープされた半導体層と、前記第１のドープされた半導体層と前記第２のドープされた半導体層との間における発光層とを含む層状構造である、エピタキシャル構造を入手することと、
複数の発光ダイオード（ＬＥＤ）を形成するために、前記第１のドープされた半導体層の部分どうしを分離するか、前記第２のドープされた半導体層の部分どうしを分離するか、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方の部分どうしを分離することと、
薄膜回路層を前記エピタキシャル構造に堆積することであって、前記薄膜回路層が、
第１の薄膜層であって、複数のトランジスタを含む第１の薄膜層、および
第２の薄膜層であって、前記複数のトランジスタのための相互接続を含む第２の薄膜層を含む、薄膜回路層を前記エピタキシャル構造に堆積することと、
前記薄膜回路層をバックプレーンに接合することと
を含む方法。

【請求項42】

前記発光層からの光を結合するために前記エピタキシャル構造に光抽出要素を形成することをさらに含む、請求項４１に記載の方法。

【請求項43】

前記第１のドープされた半導体層が、ｎドープされた層であり、前記第２のドープされた半導体層が、ｐドープされた層である、請求項４１に記載の方法。

【請求項44】

前記薄膜回路層を前記エピタキシャル構造に堆積する前に一時的なキャリアを前記エピタキシャル構造に接合することと、
前記薄膜回路層の前記第２の薄膜層を前記バックプレーンに接合した後に前記一時的なキャリアを除去することと
をさらに含む、請求項４１に記載の方法。

【請求項45】

前記第１のドープされた半導体層の部分どうしを分離するか、前記第２のドープされた半導体層の部分どうしを分離するか、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方の部分どうしを分離することが、前記第１のドープされた半導体層、前記第２のドープされた半導体層、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方をエッチングすることを含む、請求項４１に記載の方法。

【請求項46】

前記第２のドープされた半導体層が、ｐドープされており、前記方法がさらに、一時的なキャリアを前記第２のドープされた半導体層に接合して前記エピタキシャル構造から基板を除去することを含み、前記基板が、前記基板の除去前に前記第２のドープされた半導体層よりも前記第１のドープされた半導体層に近かった、請求項４５に記載の方法。

【請求項47】

前記第１のドープされた半導体層、前記第２のドープされた半導体層、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方をエッチングすることが、前記薄膜回路層を前記エピタキシャル構造に堆積する前に生じる、請求項４５に記載の方法。

【請求項48】

前記第１のドープされた半導体層、前記第２のドープされた半導体層、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方をエッチングすることが、前記薄膜回路層を前記バックプレーンに接合した後に生じる、請求項４５に記載の方法。

【請求項49】

前記第１のドープされた半導体層、前記第２のドープされた半導体層、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方をエッチングすることが、前記第１の薄膜層を堆積した後に、かつ前記第２の薄膜層を適用する前に生じる、請求項４５に記載の方法。

【請求項50】

前記第１のドープされた半導体層、前記第２のドープされた半導体層、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方をエッチングすることが、前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方をエッチングすることを含み、前記第１の薄膜層をエッチングすることをさらに含む、請求項４９に記載の方法。

【請求項51】

一時的なキャリアを前記エピタキシャル構造に接合することであって、
前記第２のドープされた半導体層が、前記第１のドープされた半導体層と、当該一時的なキャリアとの間にあり、
前記第１のドープされた半導体構造が、前記第２のドープされた半導体構造と、前記エピタキシャル構造の基板との間にある、一時的なキャリアを前記エピタキシャル構造に接合することと、
前記エピタキシャル構造から前記基板を除去することとをさらに含み、
前記第１のドープされた半導体層の部分どうしを分離するか、前記第２のドープされた半導体層の部分どうしを分離するか、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方の部分どうしを分離することが、前記薄膜回路層を前記エピタキシャル構造上に堆積する前に前記第１のドープされた半導体層にイオンを注入して前記第１のドープされた半導体層の部分どうしを分離することを含む、
請求項４１に記載の方法。

【請求項52】

前記一時的なキャリアを前記エピタキシャル構造に接合する前に前記第２のドープされた半導体層にイオンを注入することをさらに含む、請求項５１に記載の方法。

【請求項53】

前記エピタキシャル構造から基板を除去する前に一時的なキャリアを前記エピタキシャル構造に接合することをさらに含み、
前記第１のドープされた半導体層の部分どうしを分離するか、前記第２のドープされた半導体層の部分どうしを分離するか、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方の部分どうしを分離することが、前記一時的なキャリアを前記エピタキシャル構造に接合する前に前記第２のドープされた半導体層にイオンを注入することを含む、
請求項４１に記載の方法。

【請求項54】

前記エピタキシャル構造上で裏側処理を実行してメサ形状を形成することをさらに含む、請求項４１に記載の方法。

【請求項55】

前記エピタキシャル構造上で表側処理を実行して光抽出機能を作成することをさらに含む、請求項４１に記載の方法。

【請求項56】

エピタキシャル構造を入手することであって、前記エピタキシャル構造が、第１のドープされた半導体層と、第２のドープされた半導体層と、前記第１のドープされた半導体層と前記第２のドープされた半導体層との間における発光層とを含む層状構造である、エピタキシャル構造を入手することと、
薄膜回路層を前記エピタキシャル構造に適用することと、
複数の発光ダイオード（ＬＥＤ）を形成するために、前記第１のドープされた半導体層の部分どうしを分離するか、前記第２のドープされた半導体層の部分どうしを分離するか、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方の部分どうしを分離することと、
前記薄膜回路層を前記エピタキシャル構造に適用した後に前記薄膜回路層を透明基板に接合することと、
バックプレーンを前記透明基板に接合することであって、
前記バックプレーンが、前記薄膜回路層と電気的に結合されており、
前記薄膜回路層および前記バックプレーンが、前記透明基板の同じ側にある、バックプレーンを前記透明基板に接合することと
を含む方法。

【請求項57】

複数のＬＥＤを形成するために、前記第１のドープされた半導体層の部分どうしを分離するか、前記第２のドープされた半導体層の部分どうしを分離するか、または前記第１のドープされた半導体層および前記第２のドープされた半導体層の両方の部分どうしを分離することが、前記薄膜回路層を前記エピタキシャル構造に適用する前に実行される、請求項５６に記載の方法。

【請求項58】

透明基板と、
複数の発光ダイオード（ＬＥＤ）と、
前記複数のＬＥＤと電気的に結合されている複数のトランジスタを含む薄膜回路層であって、
前記複数のトランジスタが、前記複数のＬＥＤのオペレーションを制御するように構成されており、
前記薄膜回路層が、前記透明基板に接合されている、薄膜回路層と、
前記透明基板に接合されているバックプレーンであって、
前記薄膜回路層と電気的に結合されており、
前記透明基板の、前記薄膜回路層と同じ側にある、バックプレーンと
を含む装置。

【請求項59】

拡張現実システムのフレームであって、前記複数のＬＥＤを保持し、前記複数のＬＥＤが、前記拡張現実システムのためのディスプレイの一部である、フレームをさらに含む、請求項５８に記載の装置。

【請求項60】

前記複数のＬＥＤのうちの複数のＬＥＤのオペレーションを制御するために、前記複数のトランジスタのうちの多数のトランジスタと、前記薄膜回路層と前記透明基板との間において、１つの接合を電気的に結合する前記薄膜回路層におけるトレースをさらに含む、請求項５８に記載の装置。

【請求項61】

メモリ回路と変調回路とを含む前記バックプレーンと、前記薄膜回路層における前記複数のトランジスタとが、マルチプレクサを形成する、請求項５８に記載の装置。

【請求項62】

前記バックプレーン変調回路と、前記薄膜回路層における前記複数のトランジスタとが、マルチプレクサおよびメモリ回路を形成する、請求項５８に記載の装置。

【請求項63】

前記薄膜回路層における前記複数のトランジスタが、マルチプレクサ、メモリ回路、および変調回路を形成する、請求項５８に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、２０１９年２月５日に出願された「Ｈｙｂｒｉｄ Ｄｉｓｐｌａｙ Ａｒｃｈｉｔｅｃｔｕｒｅ」と題されている米国特許仮出願第６２／８０１，４２４号、２０１９年６月１３日に出願された「Ｈｙｂｒｉｄ Ｄｉｓｐｌａｙ Ｃｏｎｃｅｐｔ － Ｈｙｂｒｉｄ Ｓｉ ａｎｄ ＴＦＴ Ｍｉｃｒｏ－Ｄｉｓｐｌａｙ （ＩＧＺＯ）」と題されている米国特許仮出願第６２／８６１，２５４号、２０１９年６月１９日に出願された「ｕＬＥＤ Ｄｅｖｉｃｅｓ ａｎｄ Ｐｒｏｃｅｓｓ Ｆｏｒ ＴＦＴ－Ｂａｓｅｄ Ｐｒｏｊｅｃｔｏｒ （Ｈｙｂｒｉｄ ＩＧＺＯ ＴＦＴ）」と題されている米国特許仮出願第６２／８６３，６５９号、および２０１９年１０月２２日に出願された「Ｐｒｏｃｅｓｓ Ｆｌｏｗ Ｆｏｒ Ｈｙｂｒｉｄ ＴＦＴ－Ｂａｓｅｄ Ｍｉｃｒｏ Ｄｉｓｐｌａｙ Ｐｒｏｊｅｃｔｏｒ」と題されている米国特許仮出願第６２／９２４，６０４号に対する優先権を主張する。本出願はさらに、２０１９年１０月２２日に出願された米国特許出願第１６／６６０，６４８号、２０１９年１０月２２日に出願された米国特許出願第１６／６６０，６４３号、および２０２０年２月３日に出願された米国特許出願第１６／７８０，４８６号に対する優先権を主張する。これらの出願は、すべての目的のために参照によって組み込まれている。

【背景技術】

【0002】

発光ダイオード（ＬＥＤ）は、電気エネルギーを光エネルギーへと変換し、低減されたサイズ、改善された耐久性、および高められた効率など、その他の光源に勝る多くの利点を提供する。ＬＥＤは、テレビ、コンピュータモニタ、ラップトップコンピュータ、タブレット、スマートフォン、プロジェクションシステム、ウェアラブル電子機器など、多くのディスプレイシステムにおける光源として使用されることが可能である。ＡｌＮ、ＧａＮ、ＩｎＮ等の合金など、ＩＩＩ－ＶおよびＩＩＩ族窒化物半導体に基づくマイクロＬＥＤ（「μＬＥＤ」）は、それらの小さなサイズ（たとえば、１００μｍ未満、５０μｍ未満、１０μｍ未満、または５μｍ未満の直線寸法を伴う）、高いパッキング密度（したがって、より高い解像度）、および高い輝度に起因して、さまざまなディスプレイ用途向けに開発され始めている。たとえば、別々の色（たとえば、赤、緑、および青）の光を放出するマイクロＬＥＤを使用して、テレビまたはニアアイディスプレイシステムなどのディスプレイシステムのサブピクセルを形成することが可能である。

【発明の概要】

【0003】

本開示は、全般的には、ディスプレイ用のマイクロ発光ダイオード（マイクロＬＥＤ）に関する。より具体的には、本開示は、ディスプレイデバイスの制御回路との統合に関する。ディスプレイは、いたるところにあり、ウェアラブルデバイス、スマートフォン、タブレット、ラップトップ、デスクトップ、ＴＶ、およびディスプレイシステムのコアコンポーネントである。今日の一般的なディスプレイテクノロジーは、発光ダイオード（ＬＥＤ）ディスプレイを含む。

【0004】

ディスプレイは、バックプレーン上にＬＥＤディスプレイデバイスのアレイを組み立てることによって作成されることが可能である。ＬＥＤディスプレイデバイスのアレイのうちの１つまたは複数のＬＥＤディスプレイデバイスがグループ化されて、ピクセルを形成することが可能である。ディスプレイは、それぞれのピクセルを制御するための制御信号を生成することが可能である。バックプレーンは、ＬＥＤディスプレイデバイスのための構造的な支持を提供すること、および制御信号をＬＥＤディスプレイデバイスへ送信するための電気接続を提供することが可能である。ＬＥＤディスプレイデバイスのバックプレーンとの統合は、ピクセルレベルの相互接続、ならびにバックプレーンの上でのＬＥＤデバイスの製作に影響を与える可能性があり、それらのすべてが、ＬＥＤディスプレイデバイスのパフォーマンスに影響を与える可能性がある。

【0005】

いくつかの実施形態によれば、装置が、発光ダイオード（ＬＥＤ）のアレイと、ＬＥＤのアレイ上に堆積された薄膜回路層と、複数の金属接合を使用して薄膜回路層と結合されているバックプレーンとを含む。ＬＥＤのアレイは、第１のドープされた半導体層と、第２のドープされた半導体層と、第１のドープされた半導体層と第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造で作られている。ＬＥＤのアレイは、薄膜回路層のための支持構造である。薄膜回路層は、ＬＥＤのアレイにおけるＬＥＤのオペレーションを制御するための回路を含む。バックプレーンは、複数の金属接合を通じて薄膜回路層に電流を供給するための駆動回路を有する。複数の金属接合の数は、ＬＥＤのアレイにおけるＬＥＤの数よりも少ない。いくつかの実施形態においては、ＬＥＤのアレイは、発光側と、発光側の反対側とを有し、薄膜回路層は、ＬＥＤのアレイの発光側の反対側に堆積され、薄膜回路層は、ＬＥＤのアレイにおけるＬＥＤのオペレーションを制御するためのピクセル回路を形成するように相互接続されているトランジスタおよびコンデンサを含み、ピクセル回路は、ＬＥＤのアレイにおけるＬＥＤの強度を制御するためにアナログ、パルス符号変調、またはパルス幅変調を実施し、ピクセル回路のストレージコンデンサが、１つまたは複数の選択信号によって日付線に結合されるように構成されており、ピクセル回路どうしは、バックプレーンと薄膜回路層との間における金属接合の数を低減するように相互接続されており、単一のピクセル回路が、複数の行選択信号に接続されており、バックプレーンは、複数の金属接合のうちの１つの金属接合を通じてグローバル信号を薄膜回路層へ送信するように構成されており、グローバル信号は、行データ線、列データ線、アナログバイアス、電圧供給、パルスクロック、またはテストイネーブル機能のうちの１つまたは複数を含み、薄膜回路層におけるいずれのトランジスタも、グローバルネットを充電／放電するのに使用されず、薄膜回路層は、セレクタマルチプレクサを含み、セレクタマルチプレクサは、薄膜回路層における複数のトランジスタと電気的に結合されている薄膜回路層における共通信号線を含み、複数のトランジスタは、活性化を交互に行うように構成されており、それによって共通信号線からの電流が、複数のトランジスタのそれぞれに周期的に通され、薄膜回路層は、メモリ回路および変調器回路を含み、一意のアドレスが、ＬＥＤのアレイにおけるそれぞれのＬＥＤに割り振られており、制御信号が、一意のアドレスと、ＬＥＤのアレイにおける選択されたＬＥＤのオペレーションを制御するためのオペレーション信号とを含み、オペレーション信号は、選択されたＬＥＤを流れる電流の大きさを制御するように構成されており、オペレーション信号は、選択されたＬＥＤを電流が流れる期間内における時間のパーセンテージを表すデジタル信号を含み、ならびに／または各ＬＥＤの中心どうしの間における間隔が、３ミクロンを超える隔たりで空けられない。

【0006】

いくつかの実施形態においては、方法が、半導体構造を入手することであって、半導体構造が、第１のドープされた半導体層と、第２のドープされた半導体層と、第１のドープされた半導体層と第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造である、半導体構造を入手することと、薄膜回路層を半導体構造上に堆積することと、発光層からの発光を制御するための薄膜回路層における回路を形成することと、バックプレーンを入手することであって、バックプレーンが、複数の金属接合を通じて薄膜回路層に電流を供給するための駆動回路を含む、バックプレーンを入手することと、薄膜回路層上に、またはバックプレーン上に複数の相互接続を形成することと、複数の相互接続を使用してバックプレーンを薄膜回路層に接合することであって、複数の相互接続が、接合後に複数の金属接合になる、バックプレーンを薄膜回路層に接合することと、ならびに／または半導体構造から発光ダイオード（ＬＥＤ）のアレイを形成することであって、複数の金属接合の数が、ＬＥＤのアレイにおけるＬＥＤの数よりも少なく、ＬＥＤのアレイが、発光側と、発光側の反対側とを有し、薄膜回路層が、発光側の反対側に堆積される、ＬＥＤのアレイを形成することとを含む。いくつかの実施形態においては、バックプレーンを入手することは、シリコンウェハのシリコンデバイス層において複数のＣＭＯＳトランジスタおよび相互接続を形成することを含み、ＬＥＤのアレイを形成することは、半導体構造を個片化することを含み、半導体構造を個片化することは、バックプレーンを薄膜回路層に接合する前に生じ、薄膜回路層は、ウェハレベルで半導体構造上に形成され、ならびに／またはバックプレーンは、接合前にバックプレーンにおいて形成された電気回路を含む。

【0007】

いくつかの実施形態によれば、装置が、発光ダイオード（ＬＥＤ）のアレイと、ＬＥＤのアレイ上に堆積された薄膜回路層と、複数の金属接合を使用して薄膜回路層と結合されているバックプレーンとを含む。ＬＥＤのアレイは、第１のドープされた半導体層と、第２のドープされた半導体層と、第１のドープされた半導体層と第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造で作られている。ＬＥＤのアレイは、薄膜回路層のための支持構造である。薄膜回路層は、ＬＥＤのアレイにおけるＬＥＤのオペレーションを制御するための回路を含む。バックプレーンは、複数の金属接合を通じて薄膜回路層に電流を供給するための駆動回路を有する。複数の金属接合の数は、ＬＥＤのアレイにおけるＬＥＤの数よりも少ない。複数の金属接合は、薄膜回路層をバックプレーンに接合する間のウォークオフを低減するために、摂氏３００度未満の融点または接合温度を有する材料で作られている。

【0008】

いくつかの実施形態においては、複数の金属接合は、ナノポーラス銅を含み、複数の金属接合のうちの金属接合どうしの間における間隔が、５ミクロン以上、１８ミクロン以下であり、ＬＥＤのアレイは、ＬＥＤの総数を含み、複数の金属接合は、金属接合の総数に対応し、金属接合の総数は、ＬＥＤの総数よりも少なくとも２桁少なく、ＬＥＤのアレイは、フットプリントを占有し、複数の金属接合は、フットプリントにわたって分散しており、ＬＥＤのアレイにおけるそれぞれのＬＥＤは、結晶性半導体構造から形成されており、薄膜回路層は、ＬＥＤのアレイの結晶性半導体構造に格子整合されておらず、薄膜回路層は、アモルファスまたは多結晶構造を有する半導体材料を含み、薄膜回路層は、ｃ軸配向結晶インジウムガリウム亜鉛酸化物（ＣＡＡＣ－ＩＧＺＯ）、アモルファスインジウムガリウム亜鉛酸化物（ａ－ＩＧＺＯ）、低温多結晶シリコン（ＬＴＰＳ）、またはアモルファスシリコン（ａ－Ｓｉ）のうちの少なくとも１つを含む材料を含み、ＬＥＤのアレイは、窒化ガリウム（ＧａＮ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、リン化インジウムガリウム（ＡｌＩｎＧａＰ）、またはヒ化ガリウム（ＧａＡｓ）のうちの少なくとも１つを含む材料を含み、バックプレーンにおける駆動回路は、単結晶シリコンにあり、ならびに／またはバックプレーンの駆動回路は、ＣＭＯＳ（相補型金属酸化膜半導体）トランジスタを含む。

【0009】

いくつかの実施形態においては、方法が、半導体構造を入手することであって、半導体構造が、第１のドープされた半導体層と、第２のドープされた半導体層と、第１のドープされた半導体層と第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造である、半導体構造を入手することと、薄膜回路層を半導体構造上に堆積することと、発光層からの発光を制御するための薄膜回路層における回路を形成することと、バックプレーンを入手することであって、バックプレーンが、複数の金属接合を通じて薄膜回路層に電流を供給するための駆動回路を含む、バックプレーンを入手することと、薄膜回路層上に、またはバックプレーン上に複数のバンプを形成することであって、複数のバンプが、摂氏３００度未満の融点または接合温度を有する材料で作られている、複数のバンプを形成することと、複数のバンプを使用してバックプレーンを薄膜回路層に接合することであって、接合することが、摂氏３００度以下の温度を使用し、複数のバンプが、接合後に複数の金属接合になる、バックプレーンを薄膜回路層に接合することと、ならびに／または半導体構造から発光ダイオード（ＬＥＤ）のアレイを形成することであって、複数の金属接合の数が、ＬＥＤのアレイにおけるＬＥＤの数よりも少ない、ＬＥＤのアレイを形成することとを含む。いくつかの実施形態においては、バックプレーンを薄膜回路層に接合することは、摂氏２００度以下の温度を使用し、ＬＥＤのアレイにおける複数のＬＥＤが、バックプレーンを薄膜回路層に接合した後に複数の金属接合のうちの１つの金属接合を通じてバックプレーンから電流を受け取るように構成されており、ＬＥＤのアレイは、複数のタイルへと分割され、複数のタイルのそれぞれのタイルは、ＬＥＤの複数の行を含み、複数の行のうちの行どうしは、別々の時点で活性化されるように構成されており、複数の金属接合のうちの金属接合どうしの間における間隔が、５ミクロン以上、１８ミクロン以下であり、ならびに／または薄膜回路層における回路を形成することは、薄膜回路層における複数のトランジスタと、複数のトランジスタと電気的に結合されている１つの制御線とを形成することを含む。

【0010】

特定の実施形態によれば、方法が、エピタキシャル構造を入手することであって、エピタキシャル構造が、第１のドープされた半導体層と、第２のドープされた半導体層と、第１のドープされた半導体層と第２のドープされた半導体層との間における発光層とを含む層状構造である、エピタキシャル構造を入手することと、複数の発光ダイオード（ＬＥＤ）を形成するために、第１のドープされた半導体層の部分どうしを分離するか、第２のドープされた半導体層の部分どうしを分離するか、または第１のドープされた半導体層および第２のドープされた半導体層の両方の部分どうしを分離することと、薄膜回路層をエピタキシャル構造に堆積することであって、薄膜回路層が、第１の薄膜層および第２の薄膜層を含む、薄膜回路層をエピタキシャル構造に堆積することと、ならびに／または薄膜回路層をバックプレーンに接合することとを含む。いくつかの実施形態においては、第１の薄膜層は、複数のトランジスタを含み、第２の薄膜層は、複数のトランジスタのための相互接続を含み、第１のドープされた半導体層は、ｎドープされた層であり、第２のドープされた半導体層は、ｐドープされた層であり、第１のドープされた半導体層の部分どうしを分離するか、第２のドープされた半導体層の部分どうしを分離するか、または第１のドープされた半導体層および第２のドープされた半導体層の両方の部分どうしを分離することは、第１のドープされた半導体層、第２のドープされた半導体層、または第１のドープされた半導体層および第２のドープされた半導体層の両方をエッチングすることを含み、第２のドープされた半導体層は、ｐドープされており、この方法はさらに、一時的なキャリアを第２のドープされた半導体層に接合してエピタキシャル構造から基板を除去することを含み、基板は、基板の除去前に第２のドープされた半導体層よりも第１のドープされた半導体層に近く、第１のドープされた半導体層、第２のドープされた半導体層、または第１のドープされた半導体層および第２のドープされた半導体層の両方をエッチングすることは、薄膜回路層をエピタキシャル構造に堆積する前に生じ、第１のドープされた半導体層、第２のドープされた半導体層、または第１のドープされた半導体層および第２のドープされた半導体層の両方をエッチングすることは、薄膜回路層をバックプレーンに接合した後に生じ、第１のドープされた半導体層、第２のドープされた半導体層、または第１のドープされた半導体層および第２のドープされた半導体層の両方をエッチングすることは、第１の薄膜層を堆積した後に、かつ第２の薄膜層を適用する前に生じ、第１のドープされた半導体層、第２のドープされた半導体層、または第１のドープされた半導体層および第２のドープされた半導体層の両方をエッチングすることが、第１のドープされた半導体層および第２のドープされた半導体層の両方をエッチングすることを含み、第１の薄膜層をエッチングすることをさらに含み、ならびに／またはこの方法は、発光層からの光を結合するためにエピタキシャル構造に光抽出要素を形成することと、薄膜回路層をエピタキシャル構造に堆積する前に一時的なキャリアをエピタキシャル構造に接合することと、薄膜回路層の第２の薄膜層をバックプレーンに接合した後に一時的なキャリアを除去することと、一時的なキャリアをエピタキシャル構造に接合することであって、第２のドープされた半導体層が、第１のドープされた半導体層と、一時的なキャリアとの間にあり、第１のドープされた半導体構造が、第２のドープされた半導体構造と、エピタキシャル構造の基板との間にある、一時的なキャリアをエピタキシャル構造に接合することと、エピタキシャル構造から基板を除去することとをさらに含むことが可能であり、第１のドープされた半導体層の部分どうしを分離するか、第２のドープされた半導体層の部分どうしを分離するか、または第１のドープされた半導体層および第２のドープされた半導体層の両方の部分どうしを分離することは、薄膜回路層をエピタキシャル構造上に堆積する前に第１のドープされた半導体層にイオンを注入して第１のドープされた半導体層の部分どうしを分離することを含み、この方法は、一時的なキャリアをエピタキシャル構造に接合する前に第２のドープされた半導体層にイオンを注入すること、および／またはエピタキシャル構造から基板を除去する前に一時的なキャリアをエピタキシャル構造に接合することをさらに含むことが可能であり、第１のドープされた半導体層の部分どうしを分離するか、第２のドープされた半導体層の部分どうしを分離するか、または第１のドープされた半導体層および第２のドープされた半導体層の両方の部分どうしを分離することは、一時的なキャリアをエピタキシャル構造に接合する前に第２のドープされた半導体層にイオンを注入することを含む。

【0011】

特定の実施形態においては、方法が、エピタキシャル構造を入手することであって、エピタキシャル構造が、第１のドープされた半導体層と、第２のドープされた半導体層と、第１のドープされた半導体層と第２のドープされた半導体層との間における発光層とを含む層状構造である、エピタキシャル構造を入手すること、薄膜回路層をエピタキシャル構造に適用すること、複数の発光ダイオード（ＬＥＤ）を形成するために、第１のドープされた半導体層の部分どうしを分離するか、第２のドープされた半導体層の部分どうしを分離するか、または第１のドープされた半導体層および第２のドープされた半導体層の両方の部分どうしを分離すること、薄膜回路層をエピタキシャル構造に適用した後に薄膜回路層を透明基板に接合すること、ならびに／またはバックプレーンを透明基板に接合することであって、バックプレーンが、薄膜回路層と電気的に結合されており、および／もしくは薄膜回路層およびバックプレーンが、透明基板の同じ側にある、バックプレーンを接合することを含む。いくつかの実施形態においては、複数のＬＥＤを形成するために、第１のドープされた半導体層の部分どうしを分離するか、第２のドープされた半導体層の部分どうしを分離するか、または第１のドープされた半導体層および第２のドープされた半導体層の両方の部分どうしを分離することは、エッチングを含み、複数のＬＥＤを形成するために、第１のドープされた半導体層の部分どうしを分離するか、第２のドープされた半導体層の部分どうしを分離するか、または第１のドープされた半導体層および第２のドープされた半導体層の両方の部分どうしを分離することは、イオン注入を使用し、ならびに／または複数のＬＥＤを形成するために、第１のドープされた半導体層の部分どうしを分離するか、第２のドープされた半導体層の部分どうしを分離するか、または第１のドープされた半導体層および第２のドープされた半導体層の両方の部分どうしを分離することは、薄膜回路層をエピタキシャル構造に適用する前に実行される。

【0012】

特定の実施形態においては、装置が、透明基板、複数の発光ダイオード（ＬＥＤ）、複数のＬＥＤと電気的に結合されている複数のトランジスタを含む薄膜回路層であって、複数のトランジスタが、複数のＬＥＤのオペレーションを制御するように構成されており、薄膜回路層が、透明基板に接合されている、薄膜回路層、ならびに／または透明基板に接合されているバックプレーンであって、薄膜回路層と電気的に結合されており、および／もしくは透明基板の、薄膜回路層と同じ側にある、バックプレーンとを含む。いくつかの実施形態においては、この装置は、拡張現実システムのフレームであって、複数のＬＥＤを保持し、複数のＬＥＤが、拡張現実システムのためのディスプレイの一部である、フレーム、および／または複数のＬＥＤのうちの複数のＬＥＤのオペレーションを制御するために複数のトランジスタのうちの多数のトランジスタと、薄膜回路層と透明基板との間において、１つの接合を電気的に結合する薄膜回路層におけるトレースを含む。

【0013】

この「発明の概要」は、特許請求される主題の鍵となる特徴または必要不可欠な特徴を識別することを意図されているものではなく、特許請求される主題の範囲を特定するために切り離して使用されることを意図されているものでもない。主題は、本開示の明細書全体のうちの適切な部分、いずれかのまたはすべての図面、およびそれぞれの特許請求の範囲を参照することによって理解されるべきである。上述のことは、その他の特徴および例とともに、以降の明細書、特許請求の範囲、および添付の図面において、さらに詳細に後述される。

【0014】

下記の図を参照しながら、例示的な実施形態が詳細に後述される。

【図面の簡単な説明】

【0015】

【図1】特定の実施形態によるニアアイディスプレイを含む人工現実システム環境の例の簡略化されたブロック図である。

【図2】本明細書において開示されている例のうちのいくつかを実施するためのヘッドマウントディスプレイ（ＨＭＤ）デバイスの形態のニアアイディスプレイの例の斜視図である。

【図3】本明細書において開示されている例のうちのいくつかを実施するためのメガネの形態のニアアイディスプレイの例の斜視図である。

【図4】特定の実施形態による導波管ディスプレイを含む光学シースルー拡張現実システムの例を示す図である。

【図5A】特定の実施形態による導波管ディスプレイを含むニアアイディスプレイデバイスの例を示す図である。

【図5B】特定の実施形態による導波管ディスプレイを含むニアアイディスプレイデバイスの例を示す図である。

【図6】特定の実施形態による拡張現実システムにおける画像ソースアセンブリの例を示す図である。

【図7A】特定の実施形態による垂直メサ構造を有する発光ダイオード（ＬＥＤ）の例を示す図である。

【図7B】特定の実施形態による放物線メサ構造を有するＬＥＤの例の断面図である。

【図8A】特定の実施形態による、ＬＥＤのアレイのためのダイ対ウェハ接合の方法の例を示す図である。

【図8B】特定の実施形態による、ＬＥＤのアレイのためのウェハ対ウェハ接合の方法の例を示す図である。

【図9A-D】特定の実施形態による、ＬＥＤのアレイのためのハイブリッド接合の方法の例を示す図である。

【図10】特定の実施形態による、その上に製作された二次光学部品を備えたＬＥＤアレイの例を示す図である。

【図11】例示的なディスプレイの側面図である。

【図12】図１１の例示的なディスプレイの上面図である。

【図13】薄膜回路層に接合されているバックプレーンを備えたＬＥＤアレイ上に堆積された薄膜回路層の例を示す図である。

【図14】マイクロＬＥＤのアレイの例を示す図である。

【図15】マイクロＬＥＤのアレイに関連したマイクロバンプ配置の例を示す図である。

【図16】ＬＥＤ上の薄膜回路層の断面図である。

【図17】ＬＥＤアレイに接合されているバックプレーンの例の断面図である。

【図18】ディスプレイデバイスの例示的なアーキテクチャを示す図である。

【図19】ディスプレイデバイスの例示的な変調回路を示す図である。

【図20】ディスプレイデバイスの例示的な変調回路を示す図である。

【図21】ディスプレイデバイスの例示的な変調回路を示す図である。

【図22】ピクセルごとに１つの接続を使用するアドレス指定スキームの例を示す図である。

【図23】行および列を使用するアドレス指定スキームの例を示す図である。

【図24】２つの行信号を使用してＬＥＤをアドレス指定するための例示的な回路を示す図である。

【図25】ＬＥＤをアドレス指定するために複数の行信号を使用する例示的なレイアウトを示す図である。

【図26】ディスプレイデバイスを製作するプロセスの実施形態のフローチャートである。

【図27】薄膜回路層に機能性を付加するための複雑さおよびマイクロバンプ低減の例示的なスライディングスケールを示す図である。

【図28】マイクロＬＥＤディスプレイを製作するプロセスの実施形態のフローチャートである。

【図29】タイルへと分割されたアレイの例を示す図である。

【図30】タイル内の行に電流を印加するために使用される回路の例を示す図である。

【図31】タイルに関するバンプの場所の例を示す図である。

【図32】タイルサイズをバンプピッチと比較する例示的なチャートである。

【図33】ＬＥＤディスプレイを製作するプロセスの実施形態のフローチャートである。

【図34】エピタキシャル構造の実施形態の簡略化された断面図である。

【図35】エピタキシャル構造上に堆積された接触層および一時的な接合層を有するエピタキシャル構造の実施形態の簡略化された断面図である。

【図36】エピタキシャル構造に接合された一時的なキャリアを有するエピタキシャル構造の実施形態の簡略化された断面図である。

【図37】エピタキシャル構造から基板が除去された状態のエピタキシャル構造の実施形態の簡略化された断面図である。

【図38】エピタキシャル構造を個片化するためにエッチングされたエピタキシャル構造の実施形態の簡略化された断面図である。

【図39】エピタキシャル構造上に堆積された薄膜回路層の実施形態の簡略化された断面図である。

【図40】バックプレーンに接合された薄膜回路層の実施形態の簡略化された断面図である。

【図41】接合後に除去された一時的なキャリアの実施形態の簡略化された断面図である。

【図42】エピタキシャル構造に光抽出要素を付加する実施形態の簡略化された断面図である。

【図43】エピタキシャル構造をエッチングする前にエピタキシャル構造に薄膜回路層を堆積する実施形態の簡略化された断面図である。

【図44】薄膜回路層をバックプレーンに接合する実施形態の簡略化された断面図である。

【図45】接合後に除去された一時的なキャリアの実施形態の簡略化された断面図である。

【図46】一時的なキャリアを除去した後にエピタキシャル構造をエッチングする実施形態の簡略化された断面図である。

【図47】エピタキシャル構造に光抽出要素を付加する実施形態の簡略化された断面図である。

【図48】薄膜回路層の第１の薄膜層をエピタキシャル構造に堆積する実施形態の簡略化された断面図である。

【図49】第１の薄膜層およびエピタキシャル構造の両方を通じたエッチングの実施形態の簡略化された断面図である。

【図50】第１の薄膜層およびエピタキシャル構造の両方をエッチングした後に薄膜回路層の第２の薄膜層を第１の薄膜層に堆積させる実施形態の簡略化された断面図である。

【図51】薄膜回路層をバックプレーンに接合する実施形態の簡略化された断面図である。

【図52】接合後に除去された一時的なキャリアの実施形態の簡略化された断面図である。

【図53】エピタキシャル構造に光抽出要素を付加する実施形態の簡略化された断面図である。

【図54】エピタキシャル構造の部分どうしを分離するためのエッチングのプロセスの実施形態のフローチャートである。

【図55】エピタキシャル構造の実施形態の簡略化された断面図である。

【図56】イオン注入によるエピタキシャル構造のｐ側分離の実施形態の簡略化された断面図である。

【図57】エピタキシャル構造上に堆積された接触層および一時的な接合層を有するエピタキシャル構造の実施形態の簡略化された断面図である。

【図58】エピタキシャル構造に接合された一時的なキャリアを有するエピタキシャル構造の実施形態の簡略化された断面図である。

【図59】エピタキシャル構造から基板が除去された状態のエピタキシャル構造をエッチングする実施形態の簡略化された断面図である。

【図60】イオン注入によるエピタキシャル構造のｎ側分離の実施形態の簡略化された断面図である。

【図61】エピタキシャル構造上に堆積された薄膜回路層の実施形態の簡略化された断面図である。

【図62】バックプレーンに接合された薄膜回路層の実施形態の簡略化された断面図である。

【図63】接合後に除去された一時的なキャリアの実施形態の簡略化された断面図である。

【図64】エピタキシャル構造に光抽出要素を付加する実施形態の簡略化された断面図である。

【図65】イオン注入を使用してエピタキシャル構造の部分どうしを分離するプロセスの実施形態のフローチャートである。

【図66】エピタキシャル構造の部分どうしを分離するプロセスの実施形態のフローチャートである。

【図67】透明基板に接合されたエピタキシャル構造の実施形態の簡略化された断面図である。

【図68】透明基板に接合されたＬＥＤアレイへのトレースの簡略化された図である。

【図69】ＬＥＤアレイを透明基板に接合するための実施形態のフローチャートである。

【図70】特定の実施形態によるニアアイディスプレイの例の電子システムの簡略化されたブロック図である。

【発明を実施するための形態】

【0016】

これらの図は、例示のみを目的として本開示の実施形態を示している。本開示の原理またはうたわれている利点から逸脱することなく、示されている構造および方法の代替実施形態が採用されることが可能であるということを当業者なら以降の記述から容易に認識するであろう。

【0017】

添付の図においては、同様の構成要素どうしおよび／または機能どうしが、同じ参照ラベルを有する場合がある。さらに、ダッシュと、同様の構成要素どうしの間を区別する第２のラベルとを参照ラベルの後に付けることによって、同じタイプのさまざまな構成要素が区別される場合がある。本明細書において第１の参照ラベルのみが使用されている場合には、その記述は、第２の参照ラベルとは関わりなく、同じ第１の参照ラベルを有する同様の構成要素のうちのいずれの構成要素にも適用可能である。

【0018】

本開示は、全般的には、発光ダイオード（ＬＥＤ）に関する。より具体的には、本明細書に開示されているのは、回路をＬＥＤディスプレイと統合するための技術であるが、それには限定されない。デバイス、システム、方法、材料などを含む、さまざまな独創的な実施形態が、本明細書において記述されている。

【0019】

今日の一般的なディスプレイテクノロジーは、液晶ディスプレイ（ＬＣＤ）から、より最近の有機発光ダイオード（ＯＬＥＤ）ディスプレイ、およびアクティブマトリックス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイまでに及ぶ。優れたバッテリー性能と、強化された輝度とに基づく第３世代のフラットディスプレイ画像ジェネレータとして無機発光ダイオード（ＩＬＥＤ）が台頭している。本明細書において記述されている「μＬＥＤ」、「ｕＬＥＤ」、「マイクロＬＥＤ（ｍｉｃｒｏ－ＬＥＤ）」、または「マイクロＬＥＤ（ＭｉｃｒｏＬＥＤ）」は、小さな活性発光エリア（たとえば、２，０００μｍ^２未満）を有する特定のタイプのＩＬＥＤを指し、いくつかの例においては、指向性光を生成して、小さな活性発光エリアから放出される光の輝度レベルを高めることが可能である。いくつかの例においては、マイクロＬＥＤは、５０μｍ未満、２０μｍ未満、または１０μｍ未満の活性発光厚さを有するＬＥＤを指す場合がある。いくつかの例においては、直線寸法は、２μｍまたは４μｍ程度の小ささである場合がある。本開示の残りの部分に関しては、「ＬＥＤ」は、μＬＥＤ、ＩＬＥＤ、ＯＬＥＤ、またはその他のタイプのＬＥＤデバイスを指す場合がある。

【0020】

ＩＬＥＤディスプレイは、ＯＬＥＤディスプレイとは異なるプロセスを使用して製造されることが可能である。たとえば、ＯＬＥＤデバイスは、ディスプレイ基板上に直接製作される。対照的に、ＩＬＥＤデバイスは、ディスプレイ基板とは別個に製作される。ＩＬＥＤデバイスのベース材料を結晶基板上に成長させて、ＬＥＤスタータウェハを形成することが可能である。ＬＥＤスタータウェハは、さまざまなステップを通じて処理されて、個々のＬＥＤダイを生成することが可能であり、それぞれのＬＥＤダイは、ＬＥＤデバイスを含む。いったん製作されると、ＬＥＤダイは、キャリア基板からバックプレーンへ移されることが可能である。そのバックプレーンは、ディスプレイデバイスのディスプレイバックプレーンであることが可能である。ディスプレイデバイスのＬＥＤデバイスどうしが分割されて、ピクセルを形成することが可能である。それぞれのピクセルは、制御回路から制御信号を受信して、たとえば、そのピクセルによって表示される強度および色を設定することが可能である。バックプレーンは、制御信号をＬＥＤデバイスへ送信するための信号線を含むことも可能である。バックプレーンは、ＬＥＤデバイスと信号線との間における電気接続を提供するために、バンプまたはその他の相互接続構造を含むことが可能である。

【0021】

いくつかの例においては、バックプレーンは、それぞれのＬＥＤデバイスごとに、またはそれぞれのピクセル（１つもしくは複数のＬＥＤデバイスを含むことが可能である）ごとに１つのバンプを含むことが可能であり、それによって、それぞれのピクセルは個々に制御信号を受信することが可能である。しかしながら、このような配置は、多数のバンプがバックプレーン上に置かれることにつながる可能性がある。たとえば、１００万ピクセルを含むディスプレイは、１００万個のバンプを含む可能性がある。多数のバンプならびに関連付けられている信号線は、ＬＥＤデバイスと制御回路との間における緊密な統合、ならびにＬＥＤデバイスの製作を劣化させる可能性があり、それらのすべてが、ディスプレイのパフォーマンスに影響を与える可能性がある。

【0022】

本開示の例は、ディスプレイ装置を提供する。このディスプレイ装置は、発光ダイオード（ＬＥＤ）デバイス、トランジスタ層、およびバックプレーンを含むことが可能である。トランジスタ層は、ＬＥＤデバイスと電気的に接続されており、（ａ）トランジスタのグループ、および（ｂ）トランジスタのグループと電気的に接続されていてトランジスタのグループの間において共有されている共通信号線を含む。トランジスタのそれぞれのグループは、ＬＥＤデバイスのうちのそれぞれのＬＥＤデバイスに対応し、共通信号線から受信された制御信号に基づいて、対応するＬＥＤデバイスのオペレーションを制御するように構成されているトランジスタを含む。バックプレーンは、バンプを含むことが可能であり、それぞれのバンプは、共通信号線のうちの１つまたは複数と電気的に接続されている。バックプレーンはさらに、制御信号を生成するように、およびそれらの制御信号をバンプへ送信するように構成されているコントローラを含むことが可能である。

【0023】

いくつかの例においては、トランジスタ層は、ピクセルを形成するそれぞれのＬＥＤデバイスのバックエンド上に形成されている薄膜トランジスタ（ＴＦＴ）を含むことが可能である。コントローラがバックプレーンの内部にあるケースにおいては、バックプレーンは、シリコン相補型金属酸化膜半導体（ＣＭＯＳ：ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ-ｏｘｉｄｅ-ｓｅｍｉｃｏｎｄｕｃｔｏｒ）コントローラを統合しているシリコン基板を含むことが可能である。コントローラは、バンプを介してそれぞれのピクセルのＴＦＴを駆動することが可能である。バンプは、トランジスタの層の共通信号線に接続されており、バンプおよび共通線は、ピクセルのＴＦＴどうしの間で共有されている。共通信号線は、ピクセルを選択するための選択信号（たとえば、行選択および／または列選択信号を含むピクセルアドレス）、ならびにピクセルの色および／または出力強度を選択するためのオペレーション信号を搬送することが可能である。ピクセルを駆動するために、コントローラは、そのピクセルを対象とした選択信号およびオペレーション信号をバンプへ送信することが可能である。それらの信号は、共通信号線からピクセルのＴＦＴによって受信されることが可能であるが、オペレーション信号に応答するために選択信号によって対象ピクセルのＴＦＴのみが選択されることになる。

【0024】

開示されている技術を用いれば、バックプレーン上に形成されるバンプ（またはその他のタイプの相互接続構造）の数が大幅に低減されることが可能である。バンプは、個々のピクセルに制御信号を提供する代わりに、ピクセルのうちのいくつかまたはすべての間において共有される共通制御信号を提供するために使用されることが可能である。その上、コントローラは、少数のバンプおよび信号線に電気的に接続されているので、コントローラは、よりコンパクトにされることが可能であり、より高速で動作することが可能であり、これは、ＴＦＴのパフォーマンス要件を緩和することが可能であり、電力を低減することが可能である。さらに、開示されている技術はまた、単一のウェハ／基板上でのＴＦＴ、ＬＥＤデバイスのモノリシック製作を可能にし、これは、ＬＥＤデバイスと、ＬＥＤデバイスを制御するＴＦＴとの緊密な統合を可能にするだけでなく、ＬＥＤデバイスの最適化も容易にする。これらのすべては、ＬＥＤデバイスの、およびディスプレイ装置のパフォーマンスを改善することが可能である。

【0025】

本明細書において記述されているマイクロＬＥＤは、人工現実システムなどのさまざまなテクノロジーとともに使用されることが可能である。ヘッドマウントディスプレイ（ＨＭＤ）またはヘッドアップディスプレイ（ＨＵＤ）システムなどの人工現実システムは一般に、仮想環境内のオブジェクトを描写する人工画像を提示するように構成されているディスプレイを含む。そのディスプレイは、仮想現実（ＶＲ）、拡張現実（ＡＲ）、または複合現実（ＭＲ）アプリケーションにおけるのと同様に、仮想オブジェクトを提示すること、または現実のオブジェクトの画像を仮想オブジェクトと組み合わせることが可能である。たとえば、ＡＲシステムにおいては、ユーザは、たとえば、透明なディスプレイグラスもしくはレンズ（しばしば光学シースルーと呼ばれる）を通じて見ること、またはカメラによって取り込まれた周囲環境の表示された画像（しばしばビデオシースルーと呼ばれる）を閲覧することによって、仮想オブジェクトの表示された画像（たとえば、コンピュータ生成画像（ＣＧＩ））と、周囲環境との両方を閲覧することが可能である。いくつかのＡＲシステムにおいては、ＬＥＤベースのディスプレイサブシステムを使用して人工画像がユーザに提示されることが可能である。

【0026】

本明細書において使用される際には、「発光ダイオード（ＬＥＤ）」という用語は、少なくともｎ型半導体層、ｐ型半導体層、およびｎ型半導体層とｐ型半導体層との間における発光領域（すなわち、活性領域）を含む光源を指す。発光領域は、量子井戸などの１つまたは複数のヘテロ構造を形成する１つまたは複数の半導体層を含むことが可能である。いくつかの実施形態においては、発光領域は、それぞれが複数の（たとえば、約２個から６個の）量子井戸を含む１つまたは複数の多重量子井戸（ＭＱＷ）を形成する複数の半導体層を含むことが可能である。

【0027】

本明細書において使用される際には、「マイクロＬＥＤ」または「μＬＥＤ」という用語は、チップの直線寸法が、１００μｍ未満、５０μｍ未満、２０μｍ未満、１０μｍ未満、またはそれ未満など、約２００μｍ未満であるチップを有するＬＥＤを指す。たとえば、マイクロＬＥＤの直線寸法は、６μｍ、５μｍ、４μｍ、２μｍ、またはそれ未満程度の小ささである場合がある。いくつかのマイクロＬＥＤは、少数キャリアの拡散長に匹敵する直線寸法（たとえば、長さまたは直径）を有する場合がある。しかしながら、本明細書における開示は、マイクロＬＥＤには限定されず、ミニＬＥＤおよび大型ＬＥＤに適用されることも可能である。

【0028】

本明細書において使用される際には、「接合」という用語は、接着接合、金属対金属接合、金属酸化物接合、ウェハ対ウェハ接合、ダイ対ウェハ接合、ハイブリッド接合、はんだ付け、アンダーバンプメタライゼーション等など、２つ以上のデバイスおよび／またはウェハを物理的におよび／または電気的に接続するためのさまざまな方法を指すことが可能である。たとえば、接着接合は、硬化型接着剤（たとえば、エポキシ）を使用して、接着を通じて２つ以上のデバイスおよび／またはウェハを物理的に接合することが可能である。金属対金属接合は、たとえば、はんだ付け界面（たとえば、パッドもしくはボール）、導電性接着剤、または金属どうしの間における溶接継手を使用するワイヤ接合またはフリップチップ接合を含むことが可能である。金属酸化物接合は、それぞれの表面上に金属および酸化物のパターンを形成し、酸化物セクションどうしをともに接合し、次いで金属セクションどうしをともに接合して、導電性経路を作成することが可能である。ウェハ対ウェハ接合は、いかなる中間層も伴わずに２つのウェハ（たとえば、シリコンウェハまたはその他の半導体ウェハ）を接合することが可能であり、それらの２つのウェハの表面どうしの間における化学接合に基づく。ウェハ対ウェハ接合は、ウェハ洗浄およびその他の前処理、室温での位置合わせおよび前接合、ならびに約２５０℃以上などの高温でのアニーリングを含む場合がある。ダイ対ウェハ接合は、１つのウェハ上のバンプを使用して、事前に形成されたチップの機能をウェハのドライバと位置合わせすることが可能である。ハイブリッド接合は、たとえば、ウェハ洗浄、あるウェハの接点と別のウェハの接点との高精度の位置合わせ、室温でのウェハ内の誘電材料どうしの誘電接合、および、たとえば２５０～３００℃以上での、アニーリングによる接点どうしの金属接合を含む場合がある。本明細書において使用される際には、「バンプ」という用語は、金属パッドなど、接合中に使用または形成される金属相互接続を総称的に指すことが可能である。開示されている技術は、いわゆる「バンプレス」接合プロセスに適用可能である。

【0029】

以降の記述においては、説明の目的から、本開示の例の徹底的な理解を提供するために具体的な詳細が示されている。しかしながら、これらの具体的な詳細を伴わずにさまざまな例が実施されることが可能であるということは明らかであろう。たとえば、それらの例を不必要に詳細にわかりにくくしないために、デバイス、システム、構造、アセンブリ、方法、およびその他の構成要素が、ブロック図形式の構成要素として示される場合がある。その他の場合においては、それらの例をわかりにくくすることを回避するために、よく知られているデバイス、プロセス、システム、構造、および技術は、必要な詳細を伴わずに示されることがある。図および記述は、限定的であることを意図されているものではない。本開示において採用されている用語および表現は、限定のではなく、記述の用語として使用されており、そのような用語および表現の使用において、示され記述されている特徴またはそれらの部分のいかなる均等物も除外する意図はない。「例」という言葉は、本明細書においては、「例、実例、または例示としての役割を果たすこと」を意味するために使用されている。本明細書において「例」として記述されているいずれの実施形態または設計も、必ずしもその他の実施形態または設計よりも好ましいまたは有利であると解釈されるべきではない。

【0030】

図１は、特定の実施形態によるニアアイディスプレイ１２０を含む人工現実システム環境１００の例の簡略化されたブロック図である。図１において示されている人工現実システム環境１００は、ニアアイディスプレイ１２０、任意選択の外部撮像デバイス１５０、および任意選択の入力／出力インターフェース１４０を含むことが可能であり、それらのそれぞれは、任意選択のコンソール１１０に結合されることが可能である。図１は、１つのニアアイディスプレイ１２０と、１つの外部撮像デバイス１５０と、１つの入力／出力インターフェース１４０とを含む人工現実システム環境１００の例を示しているが、任意の数のこれらのコンポーネントが人工現実システム環境１００に含まれることが可能であり、またはこれらのコンポーネントのうちのいずれかが省略されることが可能である。たとえば、コンソール１１０と通信状態にある１つまたは複数の外部撮像デバイス１５０によってモニタされる複数のニアアイディスプレイ１２０があることが可能である。いくつかの構成においては、人工現実システム環境１００は、外部撮像デバイス１５０、任意選択の入力／出力インターフェース１４０、および任意選択のコンソール１１０を含まないことが可能である。代替構成においては、異なるコンポーネントまたは追加のコンポーネントが人工現実システム環境１００に含まれることが可能である。

【0031】

ニアアイディスプレイ１２０は、コンテンツをユーザに提示するヘッドマウントディスプレイであることが可能である。ニアアイディスプレイ１２０によって提示されるコンテンツの例は、画像、ビデオ、オーディオ、またはそれらの任意の組合せのうちの１つまたは複数を含む。いくつかの実施形態においては、ニアアイディスプレイ１２０、コンソール１１０、または両方からオーディオ情報を受信し、そのオーディオ情報に基づいてオーディオデータを提示する外部デバイス（たとえば、スピーカーおよび／またはヘッドフォン）を介してオーディオが提示されることが可能である。ニアアイディスプレイ１２０は、１つまたは複数の剛体を含むことが可能であり、それらは、互いに堅固にまたは非堅固に結合されることが可能である。剛体どうしの間における堅固な結合は、結合されている剛体どうしを単一の剛体エンティティーとして機能させることが可能である。剛体どうしの間における非堅固な結合は、剛体どうしが互いに対して移動することを可能にすることができる。さまざまな実施形態においては、ニアアイディスプレイ１２０は、メガネを含む任意の適切なフォームファクタで実装されることが可能である。ニアアイディスプレイ１２０のいくつかの実施形態が、以降で図２および図３に関連してさらに記述されている。加えて、さまざまな実施形態においては、本明細書において記述されている機能性は、ニアアイディスプレイ１２０の外部の環境の画像と、人工現実コンテンツ（たとえば、コンピュータ生成画像）とを組み合わせるヘッドセットにおいて使用されることが可能である。したがって、ニアアイディスプレイ１２０は、生成されたコンテンツ（たとえば、画像、ビデオ、サウンドなど）を用いてニアアイディスプレイ１２０の外部の物理的な現実世界環境の画像を拡張して、拡張現実をユーザに提示することが可能である。

【0032】

さまざまな実施形態においては、ニアアイディスプレイ１２０は、ディスプレイエレクトロニクス１２２、ディスプレイオプティクス１２４、およびアイトラッキングユニット１３０のうちの１つまたは複数を含むことが可能である。いくつかの実施形態においては、ニアアイディスプレイ１２０は、１つまたは複数のロケータ１２６、１つまたは複数の位置センサ１２８、および慣性測定ユニット（ＩＭＵ）１３２を含むことも可能である。ニアアイディスプレイ１２０は、さまざまな実施形態においては、アイトラッキングユニット１３０、ロケータ１２６、位置センサ１２８、およびＩＭＵ １３２のうちのいずれかを省略すること、または追加の要素を含むことが可能である。加えて、いくつかの実施形態においては、ニアアイディスプレイ１２０は、図１に関連して記述されているさまざまな要素の機能を組み合わせる要素を含むことが可能である。

【0033】

ディスプレイエレクトロニクス１２２は、たとえば、コンソール１１０から受信されたデータに従ってユーザに画像を表示すること、またはそれらの画像の表示を容易にすることが可能である。さまざまな実施形態においては、ディスプレイエレクトロニクス１２２は、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、無機発光ダイオード（ＩＬＥＤ）ディスプレイ、マイクロ発光ダイオード（μＬＥＤ）ディスプレイ、アクティブマトリックスＯＬＥＤディスプレイ（ＡＭＯＬＥＤ）、透明ＯＬＥＤディスプレイ（ＴＯＬＥＤ）、またはその他の何らかのディスプレイなど、１つまたは複数のディスプレイパネルを含むことが可能である。たとえば、ニアアイディスプレイ１２０の一実施態様においては、ディスプレイエレクトロニクス１２２は、フロントＴＯＬＥＤパネル、リアディスプレイパネル、およびフロントディスプレイパネルとリアディスプレイパネルとの間における光学部品（たとえば、減衰器、ポラライザ、または回折フィルムもしくはスペクトルフィルム）を含むことが可能である。ディスプレイエレクトロニクス１２２は、赤、緑、青、白、または黄色などの主色の光を放出するためのピクセルを含むことが可能である。いくつかの実施態様においては、ディスプレイエレクトロニクス１２２は、画像の奥行きの主観的な知覚をもたらすために、２次元パネルどうしによって生成された立体感を通じて３次元（３Ｄ）画像を表示することが可能である。たとえば、ディスプレイエレクトロニクス１２２は、ユーザの左目および右目の前にそれぞれ配置されている左ディスプレイおよび右ディスプレイを含むことが可能である。左ディスプレイおよび右ディスプレイは、立体感（すなわち、画像を閲覧しているユーザによる画像の奥行きの知覚）をもたらすために、互いに対して水平にシフトされた画像のコピーどうしを提示することが可能である。

【0034】

特定の実施形態においては、ディスプレイオプティクス１２４は、画像コンテンツを光学的に（たとえば、光導波管およびカプラを使用して）表示するか、またはディスプレイエレクトロニクス１２２から受信された画像光を拡大し、その画像光に関連付けられている光学エラーを訂正し、訂正された画像光をニアアイディスプレイ１２０のユーザに提示することが可能である。さまざまな実施形態においては、ディスプレイオプティクス１２４は、たとえば、基板、光導波管、アパーチャ、フレネルレンズ、凸レンズ、凹レンズ、フィルタ、入力／出力カプラ、または、ディスプレイエレクトロニクス１２２から放出される画像光に影響を与えることが可能であるその他の任意の適切な光学要素など、１つまたは複数の光学要素を含むことが可能である。ディスプレイオプティクス１２４は、さまざまな光学要素の組合せ、ならびにその組合せにおける光学要素どうしの相対的な間隔および向きを保持するための機械的結合を含むことが可能である。ディスプレイオプティクス１２４内の１つまたは複数の光学要素は、反射防止コーティング、反射コーティング、フィルタリングコーティング、またはさまざまな光学コーティングの組合せなどの光学コーティングを有することが可能である。

【0035】

ディスプレイオプティクス１２４による画像光の拡大は、ディスプレイエレクトロニクス１２２が、より大きなディスプレイよりも物理的に小さいこと、軽量であること、およびより少ない電力を消費することを可能にすることができる。加えて、拡大は、表示されるコンテンツの視野を広げることが可能である。ディスプレイオプティクス１２４による画像光の拡大の量は、ディスプレイオプティクス１２４からの光学要素を調整すること、追加すること、または除去することによって変更されることが可能である。いくつかの実施形態においては、ディスプレイオプティクス１２４は、表示される画像を、ユーザの目からニアアイディスプレイ１２０よりもさらに遠く離れていることが可能である１つまたは複数の画像平面に投影することが可能である。

【0036】

ディスプレイオプティクス１２４は、２次元光学エラー、３次元光学エラー、またはそれらの任意の組合せなど、１つまたは複数のタイプの光学エラーを訂正するように設計されることも可能である。２次元エラーは、２次元で発生する光学収差を含む場合がある。２次元エラーの例示的なタイプは、たる形歪み、糸巻型歪み、縦色収差、および横色収差を含む場合がある。３次元エラーは、３次元で発生する光学エラーを含む場合がある。３次元エラーの例示的なタイプは、球面収差、コマ収差、像面湾曲、および非点収差を含む場合がある。

【0037】

ロケータ１２６どうしは、互いに対して、およびニアアイディスプレイ１２０上の基準点に対して、ニアアイディスプレイ１２０上の特定の位置に配置されたオブジェクトどうしであることが可能である。いくつかの実施態様においては、コンソール１１０は、外部撮像デバイス１５０によって取り込まれた画像内のロケータ１２６を識別して、人工現実ヘッドセットの位置、向き、または両方を特定することが可能である。ロケータ１２６は、ＬＥＤ、コーナーキューブリフレクタ、反射マーカ、ニアアイディスプレイ１２０が動作する環境と対照をなすタイプの光源、またはそれらの任意の組合せであることが可能である。ロケータ１２６がアクティブコンポーネント（たとえば、ＬＥＤまたはその他のタイプの発光デバイス）である実施形態においては、ロケータ１２６は、可視帯域（たとえば、約３８０ｎｍから７５０ｎｍ）における、赤外線（ＩＲ）帯域（たとえば、約７５０ｎｍから１ｍｍ）における、紫外線帯域（たとえば、約１０ｎｍから約３８０ｎｍ）における、電磁スペクトルの別の部分における、または電磁スペクトルの部分どうしの任意の組合せにおける光を放出することが可能である。

【0038】

外部撮像デバイス１５０は、１つもしくは複数のカメラ、１つもしくは複数のビデオカメラ、ロケータ１２６のうちの１つもしくは複数を含む画像を取り込むことが可能なその他の任意のデバイス、またはそれらの任意の組合せを含むことが可能である。加えて、外部撮像デバイス１５０は、（たとえば、信号対雑音比を高めるために）１つまたは複数のフィルタを含むことが可能である。外部撮像デバイス１５０は、外部撮像デバイス１５０の視野においてロケータ１２６から放出または反射された光を検知するように構成されることが可能である。ロケータ１２６が受動要素（たとえば、再帰反射器）を含む実施形態においては、外部撮像デバイス１５０は、外部撮像デバイス１５０内の光源に光を再帰反射することが可能であるロケータ１２６のうちのいくつかまたはすべてを照らす光源を含むことが可能である。低速較正データが、外部撮像デバイス１５０からコンソール１１０へ通信されることが可能であり、外部撮像デバイス１５０は、１つまたは複数の較正パラメータをコンソール１１０から受信して、１つまたは複数の撮像パラメータ（たとえば、焦点距離、ピント、フレームレート、センサ温度、シャッタースピード、アパーチャなど）を調整することが可能である。

【0039】

位置センサ１２８は、ニアアイディスプレイ１２０の動きに応答して１つまたは複数の測定信号を生成することが可能である。位置センサ１２８の例は、加速度計、ジャイロスコープ、磁力計、その他の動き検知もしくはエラー訂正センサ、またはそれらの任意の組合せを含むことが可能である。たとえば、いくつかの実施形態においては、位置センサ１２８は、並進運動（たとえば、前方／後方、上／下、または左／右）を測定するための複数の加速度計と、回転運動（たとえば、ピッチ、ヨー、またはロール）を測定するための複数のジャイロスコープとを含むことが可能である。いくつかの実施形態においては、さまざまな位置センサは、互いに直交して配向されることが可能である。

【0040】

ＩＭＵ１３２は、位置センサ１２８のうちの１つまたは複数から受信された測定信号に基づいて高速較正データを生成する電子デバイスであることが可能である。位置センサ１２８は、ＩＭＵ１３２の外部、ＩＭＵ１３２の内部、またはそれらの任意の組合せに配置されることが可能である。１つまたは複数の位置センサ１２８からの１つまたは複数の測定信号に基づいて、ＩＭＵ１３２は、ニアアイディスプレイ１２０の初期位置に対するニアアイディスプレイ１２０の推定位置を示す高速較正データを生成することが可能である。たとえば、ＩＭＵ１３２は、経時的に加速度計から受信された測定信号どうしを統合して速度ベクトルを推定し、その速度ベクトルを経時的に統合してニアアイディスプレイ１２０上の基準点の推定位置を特定することが可能である。あるいは、ＩＭＵ１３２は、サンプリングされた測定信号をコンソール１１０に提供することが可能であり、コンソール１１０は、高速較正データを特定することが可能である。基準点は、一般には空間における点として定義されることが可能であるが、さまざまな実施形態においては、基準点は、ニアアイディスプレイ１２０内の点（たとえば、ＩＭＵ１３２の中心）として定義されることも可能である。

【0041】

アイトラッキングユニット１３０は、１つまたは複数のアイトラッキングシステムを含むことが可能である。アイトラッキングとは、ニアアイディスプレイ１２０に対する、目の向きおよび場所を含む、目の位置を特定することを指すことが可能である。アイトラッキングシステムは、１つまたは複数の目を撮像するための撮像システムを含むことが可能であり、また任意選択で発光体を含むことが可能であり、その発光体は、目に向けられる光を生成することが可能であり、それにより、目によって反射された光が撮像システムによって取り込まれることが可能である。たとえば、アイトラッキングユニット１３０は、可視スペクトルまたは赤外線スペクトルにおける光を放出する非コヒーレントまたはコヒーレント光源（たとえば、レーザーダイオード）と、ユーザの目によって反射された光を取り込むカメラとを含むことが可能である。別の例として、アイトラッキングユニット１３０は、小型レーダユニットによって放出された反射電波を取り込むことが可能である。アイトラッキングユニット１３０は、目を傷つけることのない、または身体的不快感を引き起こすことのない周波数および強度で光を放出する低電力発光体を使用することが可能である。アイトラッキングユニット１３０は、アイトラッキングユニット１３０によって消費される全体的な電力を低減しながら（たとえば、アイトラッキングユニット１３０に含まれている発光体および撮像システムによって消費される電力を低減しながら）、アイトラッキングユニット１３０によって取り込まれた目の画像におけるコントラストを高めるようにアレンジされることが可能である。たとえば、いくつかの実施態様においては、アイトラッキングユニット１３０は、１００ミリワット未満の電力を消費することが可能である。

【0042】

ニアアイディスプレイ１２０は、目の向きを使用して、たとえば、ユーザの瞳孔間距離（ＩＰＤ）を特定すること、視線方向を特定すること、奥行き手がかりを導入すること（たとえば、ユーザの主視線の外側の画像をぼかすこと）、ＶＲメディアにおけるユーザの対話についてのヒューリスティック（たとえば、露出されている刺激に応じた、いずれかの特定の被写体、オブジェクト、もしくはフレーム上で費やされた時間）を収集すること、ユーザの目のうちの少なくとも１つの向きに部分的に基づくその他のいくつかの機能、またはそれらの任意の組合せが可能である。向きは、ユーザの両方の目に関して特定されることが可能であるので、アイトラッキングユニット１３０は、どこをユーザが見ているかを特定することが可能であり得る。たとえば、ユーザの視線の方向を特定することは、ユーザの左目および右目の特定された向きに基づいて収束点を特定することを含むことが可能である。収束点は、ユーザの目の２つの中心窩軸が交差する点であることが可能である。ユーザの視線の方向は、収束点と、ユーザの両目の瞳孔どうしの間における中点とを通過する線の方向であることが可能である。

【0043】

入力／出力インターフェース１４０は、ユーザがアクション要求をコンソール１１０へ送信することを可能にするデバイスであることが可能である。アクション要求は、特定のアクションを実行するための要求であることが可能である。たとえば、アクション要求は、アプリケーションを開始することもしくは終了すること、またはアプリケーション内で特定のアクションを実行することであることが可能である。入力／出力インターフェース１４０は、１つまたは複数の入力デバイスを含むことが可能である。例示的な入力デバイスは、キーボード、マウス、ゲームコントローラ、グローブ、ボタン、タッチスクリーン、または、アクション要求を受信して、その受信されたアクション要求をコンソール１１０へ通信するためのその他の任意の適切なデバイスを含むことが可能である。入力／出力インターフェース１４０によって受信されたアクション要求は、コンソール１１０へ通信されることが可能であり、コンソール１１０は、要求されたアクションに対応するアクションを実行することが可能である。いくつかの実施形態においては、入力／出力インターフェース１４０は、コンソール１１０から受信された命令に従って触覚フィードバックをユーザに提供することが可能である。たとえば、入力／出力インターフェース１４０は、アクション要求が受信された場合に、または要求されているアクションをコンソール１１０が実行して入力／出力インターフェース１４０に命令を通信した場合に、触覚フィードバックを提供することが可能である。いくつかの実施形態においては、外部撮像デバイス１５０は、ユーザの動きを特定する目的で、コントローラ（たとえば、ＩＲ光源を含むことが可能である）またはユーザの手の場所または位置を追跡把握することなど、入力／出力インターフェース１４０を追跡把握するために使用されることが可能である。いくつかの実施形態においては、ニアアイディスプレイ１２０は、ユーザの動きを特定する目的で、コントローラまたはユーザの手の場所または位置を追跡把握することなど、入力／出力インターフェース１４０を追跡把握するための１つまたは複数の撮像デバイスを含むことが可能である。

【0044】

コンソール１１０は、外部撮像デバイス１５０、ニアアイディスプレイ１２０、および入力／出力インターフェース１４０のうちの１つまたは複数から受信された情報に従ってユーザに提示するためにニアアイディスプレイ１２０にコンテンツを提供することが可能である。図１において示されている例においては、コンソール１１０は、アプリケーションストア１１２、ヘッドセットトラッキングモジュール１１４、人工現実エンジン１１６、およびアイトラッキングモジュール１１８を含むことが可能である。コンソール１１０のいくつかの実施形態は、図１に関連して記述されているものとは異なるモジュールまたは追加のモジュールを含むことが可能である。以降でさらに記述されている機能は、ここで記述されているのとは異なる様式でコンソール１１０のコンポーネントどうしの間において分散されることが可能である。

【0045】

いくつかの実施形態においては、コンソール１１０は、プロセッサと、プロセッサによって実行可能な命令を格納している非一時的コンピュータ可読ストレージメディアとを含むことが可能である。プロセッサは、命令どうしを並行して実行する複数の処理ユニットを含むことが可能である。非一時的コンピュータ可読ストレージメディアは、ハードディスクドライブ、リムーバブルメモリ、またはソリッドステートドライブ（たとえば、フラッシュメモリまたはダイナミックランダムアクセスメモリ（ＤＲＡＭ））など、任意のメモリであることが可能である。さまざまな実施形態においては、図１に関連して記述されているコンソール１１０のモジュールは、プロセッサによって実行されたときに、以降でさらに記述されている機能をプロセッサに実行させる非一時的コンピュータ可読ストレージメディア内の命令としてエンコードされることが可能である。

【0046】

アプリケーションストア１１２は、コンソール１１０によって実行するための１つまたは複数のアプリケーションを格納することが可能である。アプリケーションは、プロセッサによって実行されたときに、ユーザに提示するためのコンテンツを生成する命令のグループを含むことが可能である。アプリケーションによって生成されるコンテンツは、ユーザの目の動きを介してユーザから受信された入力、または入力／出力インターフェース１４０から受信された入力に応答することが可能である。アプリケーションの例は、ゲーミングアプリケーション、会議アプリケーション、ビデオ再生アプリケーション、またはその他の適切なアプリケーションを含むことが可能である。

【0047】

ヘッドセットトラッキングモジュール１１４は、外部撮像デバイス１５０からの低速較正情報を使用してニアアイディスプレイ１２０の動きを追跡把握することが可能である。たとえば、ヘッドセットトラッキングモジュール１１４は、低速較正情報およびニアアイディスプレイ１２０のモデルから、観察されたロケータを使用してニアアイディスプレイ１２０の基準点の位置を特定することが可能である。ヘッドセットトラッキングモジュール１１４は、高速較正情報からの位置情報を使用してニアアイディスプレイ１２０の基準点の位置を特定することも可能である。加えて、いくつかの実施形態においては、ヘッドセットトラッキングモジュール１１４は、高速較正情報、低速較正情報、またはそれらの任意の組合せの部分を使用して、ニアアイディスプレイ１２０の今後の場所を予測することが可能である。ヘッドセットトラッキングモジュール１１４は、ニアアイディスプレイ１２０の推定されたまたは予測された今後の位置を人工現実エンジン１１６に提供することが可能である。

【0048】

人工現実エンジン１１６は、人工現実システム環境１００内でアプリケーションを実行し、ニアアイディスプレイ１２０の位置情報、ニアアイディスプレイ１２０の加速度情報、ニアアイディスプレイ１２０の速度情報、ニアアイディスプレイ１２０の予測される今後の位置、またはそれらの任意の組合せをヘッドセットトラッキングモジュール１１４から受信することが可能である。人工現実エンジン１１６は、推定された目の位置および向きの情報をアイトラッキングモジュール１１８から受信することも可能である。受信された情報に基づいて、人工現実エンジン１１６は、ユーザに提示するためにニアアイディスプレイ１２０に提供するためのコンテンツを特定することが可能である。たとえば、受信された情報が、ユーザが左を見たということを示している場合には、人工現実エンジン１１６は、仮想環境におけるユーザの目の動きを反映するニアアイディスプレイ１２０のためのコンテンツを生成することが可能である。加えて、人工現実エンジン１１６は、入力／出力インターフェース１４０から受信されたアクション要求に応答して、コンソール１１０上で実行しているアプリケーション内でアクションを実行し、そのアクションが実行されたということを示すフィードバックをユーザに提供することが可能である。そのフィードバックは、ニアアイディスプレイ１２０を介した視覚フィードバックもしくは可聴フィードバック、または入力／出力インターフェース１４０を介した触覚フィードバックであることが可能である。

【0049】

アイトラッキングモジュール１１８は、アイトラッキングユニット１３０からアイトラッキングデータを受信し、そのアイトラッキングデータに基づいてユーザの目の位置を特定することが可能である。目の位置は、ニアアイディスプレイ１２０またはそのいずれかの要素に対する目の向き、場所、または両方を含むことが可能である。目の回転軸は、そのソケット内の目の場所に応じて変化するので、そのソケット内の目の場所を特定することは、アイトラッキングモジュール１１８が目の向きをより正確に特定することを可能にすることができる。

【0050】

図２は、本明細書において開示されている例のうちのいくつかを実施するためのＨＭＤデバイス２００の形態のニアアイディスプレイの例の斜視図である。ＨＭＤデバイス２００は、たとえば、ＶＲシステム、ＡＲシステム、ＭＲシステム、またはそれらの任意の組合せの一部であることが可能である。ＨＭＤデバイス２００は、本体２２０およびヘッドストラップ２３０を含むことが可能である。図２は、本体２２０の下側２２３、前側２２５、および左側２２７を斜視図において示している。ヘッドストラップ２３０は、調整可能なまたは延長可能な長さを有することが可能である。ユーザがＨＭＤデバイス２００をユーザの頭に取り付けることを可能にするために、ＨＭＤデバイス２００の本体２２０とヘッドストラップ２３０との間には十分なスペースがあることが可能である。さまざまな実施形態においては、ＨＭＤデバイス２００は、追加の、より少ない、または異なるコンポーネントを含むことが可能である。たとえば、いくつかの実施形態においては、ＨＭＤデバイス２００は、ヘッドストラップ２３０ではなく、たとえば、以降の図３において示されているようなメガネテンプルおよびテンプルチップを含むことが可能である。

【0051】

ＨＭＤデバイス２００は、コンピュータによって生成された要素を伴う、物理的な現実世界環境の仮想のおよび／または拡張されたビューを含むメディアをユーザに提示することが可能である。ＨＭＤデバイス２００によって提示されるメディアの例は、画像（たとえば、２次元（２Ｄ）もしくは３次元（３Ｄ）画像）、ビデオ（たとえば、２Ｄもしくは３Ｄビデオ）、オーディオ、またはそれらの任意の組合せを含むことが可能である。画像およびビデオは、ＨＭＤデバイス２００の本体２２０に含まれている１つまたは複数のディスプレイアセンブリ（図２においては示されていない）によってユーザのそれぞれの目に提示されることが可能である。さまざまな実施形態においては、１つまたは複数のディスプレイアセンブリは、単一の電子ディスプレイパネルまたは複数の電子ディスプレイパネル（たとえば、ユーザのそれぞれの目に対して１つのディスプレイパネル）を含むことが可能である。電子ディスプレイパネルの例は、たとえば、ＬＣＤ、ＯＬＥＤディスプレイ、ＩＬＥＤディスプレイ、μＬＥＤディスプレイ、ＡＭＯＬＥＤ、ＴＯＬＥＤ、その他の何らかのディスプレイ、またはそれらの任意の組合せを含むことが可能である。ＨＭＤデバイス２００は、２つのアイボックス領域を含むことが可能である。

【0052】

いくつかの実施態様においては、ＨＭＤデバイス２００は、奥行きセンサ、モーションセンサ、位置センサ、およびアイトラッキングセンサなど、さまざまなセンサ（図示せず）を含むことが可能である。これらのセンサのうちのいくつかは、感知のために、構造化された光パターンを使用することが可能である。いくつかの実施態様においては、ＨＭＤデバイス２００は、コンソールと通信するための入力／出力インターフェースを含むことが可能である。いくつかの実施態様においては、ＨＭＤデバイス２００は、仮想現実エンジン（図示せず）を含むことが可能であり、仮想現実エンジンは、ＨＭＤデバイス２００内でアプリケーションを実行し、さまざまなセンサからＨＭＤデバイス２００の奥行き情報、位置情報、加速度情報、速度情報、予測される今後の位置、またはそれらの任意の組合せを受信することが可能である。いくつかの実施態様においては、仮想現実エンジンによって受信された情報は、１つまたは複数のディスプレイアセンブリへの信号（たとえば、表示命令）を生成するために使用されることが可能である。いくつかの実施態様においては、ＨＭＤデバイス２００は、互いに対して、および基準点に対して、本体２２０上の固定された位置に配置されたロケータどうし（図示せず、ロケータ１２６どうしなど）を含むことが可能である。それらのロケータのそれぞれは、外部撮像デバイスによって検知可能である光を放出することが可能である。

【0053】

図３は、本明細書において開示されている例のうちのいくつかを実施するためのメガネの形態のニアアイディスプレイ３００の例の斜視図である。ニアアイディスプレイ３００は、図１のニアアイディスプレイ１２０の特定の実施態様であることが可能であり、仮想現実ディスプレイ、拡張現実ディスプレイ、および／または複合現実ディスプレイとして動作するように構成されることが可能である。ニアアイディスプレイ３００は、フレーム３０５およびディスプレイ３１０を含むことが可能である。ディスプレイ３１０は、コンテンツをユーザに提示するように構成されることが可能である。いくつかの実施形態においては、ディスプレイ３１０は、ディスプレイエレクトロニクスおよび／またはディスプレイオプティクスを含むことが可能である。たとえば、図１のニアアイディスプレイ１２０に関して上述されているように、ディスプレイ３１０は、ＬＣＤディスプレイパネル、ＬＥＤディスプレイパネル、または光学ディスプレイパネル（たとえば、導波管ディスプレイアセンブリ）を含むことが可能である。

【0054】

ニアアイディスプレイ３００はさらに、フレーム３０５上にまたはフレーム３０５内にさまざまなセンサ３５０ａ、３５０ｂ、３５０ｃ、３５０ｄ、および３５０ｅを含むことが可能である。いくつかの実施形態においては、センサ３５０ａ～３５０ｅは、１つまたは複数の奥行きセンサ、モーションセンサ、位置センサ、慣性センサ、または環境光センサを含むことが可能である。いくつかの実施形態においては、センサ３５０ａ～３５０ｅは、別々の方向における別々の視野を表す画像データを生成するように構成されている１つまたは複数の画像センサを含むことが可能である。いくつかの実施形態においては、センサ３５０ａ～３５０ｅは、ニアアイディスプレイ３００の表示されるコンテンツを制御するための、もしくはそのコンテンツに影響を与えるための、および／またはニアアイディスプレイ３００のユーザにインタラクティブなＶＲ／ＡＲ／ＭＲ体験を提供するための入力デバイスとして使用されることが可能である。いくつかの実施形態においては、センサ３５０ａ～３５０ｅは、立体画像化のために使用されることも可能である。

【0055】

いくつかの実施形態においては、ニアアイディスプレイ３００はさらに、光を物理的環境へと投射するための１つまたは複数の照明器３３０を含むことが可能である。投射される光は、さまざまな周波数帯域（たとえば、可視光、赤外線、紫外線など）に関連付けられることが可能であり、さまざまな目的を果たすことが可能である。たとえば、照明器３３０は、暗い環境に（または低強度の赤外線、紫外線などを伴う環境に）光を投射して、センサ３５０ａ～３５０ｅがその暗い環境内のさまざまなオブジェクトの画像を取り込むのを支援することが可能である。いくつかの実施形態においては、照明器３３０は、環境内のオブジェクト上に特定の光パターンを投射するために使用されることが可能である。いくつかの実施形態においては、照明器３３０は、図１に関連して上述されているロケータ１２６などのロケータとして使用されることが可能である。

【0056】

いくつかの実施形態においては、ニアアイディスプレイ３００は、高解像度カメラ３４０を含むことも可能である。カメラ３４０は、視野内の物理的環境の画像を取り込むことが可能である。取り込まれた画像は、たとえば、仮想現実エンジン（たとえば、図１の人工現実エンジン１１６）によって処理されて、取り込まれた画像に仮想オブジェクトを付加すること、または取り込まれた画像内の物理オブジェクトを修正することが可能であり、処理された画像は、ＡＲまたはＭＲアプリケーションのためにディスプレイ３１０によってユーザに表示されることが可能である。

【0057】

図４は、特定の実施形態による導波管ディスプレイを含む光学シースルー拡張現実システム４００の例を示している。拡張現実システム４００は、プロジェクタ４１０およびコンバイナ４１５を含むことが可能である。プロジェクタ４１０は、光源または画像ソース４１２およびプロジェクタオプティクス４１４を含むことが可能である。いくつかの実施形態においては、光源または画像ソース４１２は、上述されている１つまたは複数のマイクロＬＥＤデバイスを含むことが可能である。いくつかの実施形態においては、画像ソース４１２は、ＬＣＤディスプレイパネルまたはＬＥＤディスプレイパネルなど、仮想オブジェクトを表示する複数のピクセルを含むことが可能である。いくつかの実施形態においては、画像ソース４１２は、コヒーレントなまたは部分的にコヒーレントな光を生成する光源を含むことが可能である。たとえば、画像ソース４１２は、レーザーダイオード、垂直キャビティ面発光レーザー、ＬＥＤ、および／または上述されているマイクロＬＥＤを含むことが可能である。いくつかの実施形態においては、画像ソース４１２は、原色（たとえば、赤、緑、または青）に対応する単色画像光をそれぞれが放出する複数の光源（たとえば、上述されているマイクロＬＥＤのアレイ）を含むことが可能である。いくつかの実施形態においては、画像ソース４１２は、マイクロＬＥＤの３つの２次元アレイを含むことが可能であり、マイクロＬＥＤのそれぞれの２次元アレイは、原色（たとえば、赤、緑、または青）の光を放出するように構成されているマイクロＬＥＤを含むことが可能である。いくつかの実施形態においては、画像ソース４１２は、空間光変調器などの光学パターン生成器を含むことが可能である。プロジェクタオプティクス４１４は、画像ソース４１２からの光を拡大すること、コリメートすること、スキャンすること、またはコンバイナ４１５へ投射することなど、画像ソース４１２からの光を調整することが可能である１つまたは複数の光学部品を含むことが可能である。１つまたは複数の光学部品は、たとえば、１つまたは複数のレンズ、液体レンズ、ミラー、アパーチャ、および／または格子を含むことが可能である。たとえば、いくつかの実施形態においては、画像ソース４１２は、マイクロＬＥＤの１つまたは複数の１次元アレイまたは細長い２次元アレイを含むことが可能であり、プロジェクタオプティクス４１４は、マイクロＬＥＤの１次元アレイまたは細長い２次元アレイをスキャンして画像フレームを生成するように構成されている１つまたは複数の１次元スキャナ（たとえば、マイクロミラーまたはプリズム）を含むことが可能である。いくつかの実施形態においては、プロジェクタオプティクス４１４は、画像ソース４１２からの光のスキャニングを可能にする複数の電極を備えた液体レンズ（たとえば、液晶レンズ）を含むことが可能である。

【0058】

コンバイナ４１５は、プロジェクタ４１０からの光をコンバイナ４１５の基板４２０へと結合するための入力カプラ４３０を含むことが可能である。コンバイナ４１５は、第１の波長範囲における光の少なくとも５０％を透過すること、および第２の波長範囲における光の少なくとも２５％を反射することが可能である。たとえば、第１の波長範囲は、約４００ｎｍから約６５０ｎｍまでの可視光であることが可能であり、第２の波長範囲は、たとえば、約８００ｎｍから約１０００ｎｍまでの赤外線帯域にあることが可能である。入力カプラ４３０は、体積ホログラフィック格子、回折光学要素（ＤＯＥ）（たとえば、表面レリーフ格子）、基板４２０の傾斜面、または屈折カプラ（たとえば、くさびまたはプリズム）を含むことが可能である。入力カプラ４３０は、可視光に対して３０％、５０％、７５％、９０％、またはそれ以上の結合効率を有することが可能である。基板４２０へと結合された光は、たとえば、全反射（ＴＩＲ）を通じて基板４２０内を伝搬することが可能である。基板４２０は、メガネのレンズの形態であることが可能である。基板４２０は、平面または曲面を有することが可能であり、ガラス、石英、プラスチック、ポリマー、ポリ（メチルメタクリレート）（ＰＭＭＡ）、水晶、またはセラミックなど、１つまたは複数のタイプの誘電材料を含むことが可能である。基板の厚さは、たとえば、約１ｍｍ未満から約１０ｍｍ以上に及ぶことが可能である。基板４２０は、可視光に対して透明であることが可能である。

【0059】

基板４２０は、複数の出力カプラ４４０を含むことが可能であり、または複数の出力カプラ４４０に結合されることが可能であり、それらの出力カプラ４４０は、基板４２０によって導かれて基板４２０内を伝搬する光の少なくとも一部分を基板４２０から抽出して、抽出された光４６０を拡張現実システム４００のユーザの目４９０に向けるように構成されている。入力カプラ４３０のように、出力カプラ４４０は、格子カプラ（たとえば、体積ホログラフィック格子または表面レリーフ格子）、その他のＤＯＥ、プリズムなどを含むことが可能である。出力カプラ４４０は、さまざまな場所においてさまざまな結合（たとえば、回折）効率を有することが可能である。基板４２０は、コンバイナ４１５の前の環境からの光４５０がほとんどまたはまったく損失なしに通過することを可能にすることもできる。出力カプラ４４０は、光４５０がほとんど損失なしに通過することを可能にすることもできる。たとえば、いくつかの実施態様においては、出力カプラ４４０は、光４５０に対して低い回折効率を有することが可能であり、それによって光４５０は、屈折するか、またはさもなければ、ほとんど損失なしに出力カプラ４４０を通過することが可能であり、ひいては、抽出された光４６０よりも高い強度を有することが可能である。いくつかの実施態様においては、出力カプラ４４０は、光４５０に対して高い回折効率を有することが可能であり、光４５０を特定の所望の方向（すなわち、回折角）にほとんど損失なく回折することが可能である。結果として、ユーザは、コンバイナ４１５の前の環境と、プロジェクタ４１０によって投射された仮想オブジェクトとの組み合わされた画像を閲覧することが可能であり得る。

【0060】

図５Ａは、特定の実施形態による導波管ディスプレイ５３０を含むニアアイディスプレイ（ＮＥＤ）デバイス５００の例を示している。ＮＥＤデバイス５００は、ニアアイディスプレイ１２０、拡張現実システム４００、または別のタイプのディスプレイデバイスの例であることが可能である。ＮＥＤデバイス５００は、光源５１０、投射オプティクス５２０、および導波管ディスプレイ５３０を含むことが可能である。光源５１０は、赤色発光体５１２のパネル、緑色発光体５１４のパネル、および青色発光体５１６のパネルなど、別々の色の発光体の複数のパネルを含むことが可能である。赤色発光体５１２は、アレイへと編成されており、緑色発光体５１４は、アレイへと編成されており、青色発光体５１６は、アレイへと編成されている。光源５１０における発光体の寸法およびピッチは、小さくてもよい。たとえば、それぞれの発光体は、２μｍ未満（たとえば、約１．２μｍ）の直径を有することが可能であり、ピッチは、２μｍ未満（たとえば、約１．５μｍ）であることが可能である。したがって、それぞれの赤色発光体５１２、緑色発光体５１４、および青色発光体５１６における発光体の数は、９６０×７２０、１２８０×７２０、１４４０×１０８０、１９２０×１０８０、２１６０×１０８０、または２５６０×１０８０ピクセルなど、表示画像におけるピクセルの数以上であることが可能である。したがって、表示画像は、光源５１０によって同時に生成されることが可能である。スキャニング要素は、ＮＥＤデバイス５００において使用されないことが可能である。

【0061】

導波管ディスプレイ５３０に到達する前に、光源５１０によって放出された光は、投射オプティクス５２０によって調整されることが可能であり、投射オプティクス５２０は、レンズアレイを含むことが可能である。投射オプティクス５２０は、光源５１０によって放出された光を導波管ディスプレイ５３０へコリメートすることまたは集めることが可能であり、導波管ディスプレイ５３０は、光源５１０によって放出された光を導波管ディスプレイ５３０へと結合するためのカプラ５３２を含むことが可能である。導波管ディスプレイ５３０へと結合された光は、たとえば、図４に関連して上述されているような全反射を通じて、導波管ディスプレイ５３０内を伝搬することが可能である。カプラ５３２は、導波管ディスプレイ５３０内を伝搬する光の部分を、導波管ディスプレイ５３０からユーザの目５９０へ向けて結合することも可能である。

【0062】

図５Ｂは、特定の実施形態による導波管ディスプレイ５８０を含むニアアイディスプレイ（ＮＥＤ）デバイス５５０の例を示している。いくつかの実施形態においては、ＮＥＤデバイス５５０は、スキャニングミラー５７０を使用して、光源５４０からの光を、ユーザの目５９０が位置していることが可能である鏡像力場へ投射することが可能である。ＮＥＤデバイス５５０は、ニアアイディスプレイ１２０、拡張現実システム４００、または別のタイプのディスプレイデバイスの例であることが可能である。光源５４０は、赤色発光体５４２の複数の行、緑色発光体５４４の複数の行、および青色発光体５４６の複数の行など、別々の色の発光体の１つもしくは複数の行または１つもしくは複数の列を含むことが可能である。たとえば、赤色発光体５４２、緑色発光体５４４、および青色発光体５４６は、それぞれＮ個の行を含むことが可能であり、それぞれの行は、たとえば、２５６０個の発光体（ピクセル）を含む。赤色発光体５４２は、アレイへと編成されており、緑色発光体５４４は、アレイへと編成されており、青色発光体５４６は、アレイへと編成されている。いくつかの実施形態においては、光源５４０は、それぞれの色に関して単一の列の発光体を含むことが可能である。いくつかの実施形態においては、光源５４０は、赤色、緑色、および青色のそれぞれに関して複数の列の発光体を含むことが可能であり、この場合、それぞれの列は、たとえば１０８０個の発光体を含むことが可能である。いくつかの実施形態においては、光源５４０における発光体の寸法および／またはピッチは、比較的大きい（たとえば、約３～５μｍである）ことが可能であり、ひいては光源５４０は、表示画像全体を同時に生成するための十分な発光体を含まない場合がある。たとえば、単一の色に関する発光体の数は、表示画像におけるピクセルの数（たとえば、２５６０×１０８０ピクセル）よりも少ない場合がある。光源５４０によって放出される光は、光のコリメートされたまたは発散するビームのセットであることが可能である。

【0063】

スキャニングミラー５７０に到達する前に、光源５４０によって放出された光は、コリメーティングレンズまたは自由形状光学要素５６０など、さまざまな光学デバイスによって調整されることが可能である。自由形状光学要素５６０は、たとえば、光源５４０によって放出された光の伝搬方向を、たとえば約９０°以上変更することなど、光源５４０によって放出された光をスキャニングミラー５７０へ向けることが可能である多面プリズムまたは別の光折り畳み要素を含むことが可能である。いくつかの実施形態においては、自由形状光学要素５６０は、光をスキャンするために回転可能であり得る。スキャニングミラー５７０および／または自由形状光学要素５６０は、光源５４０によって放出された光を反射して導波管ディスプレイ５８０へ投射することが可能であり、導波管ディスプレイ５８０は、光源５４０によって放出された光を導波管ディスプレイ５８０へと結合するためのカプラ５８２を含むことが可能である。導波管ディスプレイ５８０へと結合された光は、たとえば、図４に関連して上述されているような全反射を通じて、導波管ディスプレイ５８０内を伝搬することが可能である。カプラ５８２は、導波管ディスプレイ５８０内を伝搬する光の部分を導波管ディスプレイ５８０からユーザの目５９０へ向けて結合することも可能である。

【0064】

スキャニングミラー５７０は、微小電気機械システム（ＭＥＭＳ）ミラーまたはその他の任意の適切なミラーを含むことが可能である。スキャニングミラー５７０は、１次元または２次元でスキャンを行うために回転することが可能である。スキャニングミラー５７０が回転するにつれて、光源５４０によって放出された光は、導波管ディスプレイ５８０のさまざまなエリアに向けられることが可能であり、それによって、表示画像全体が、導波管ディスプレイ５８０上へ投射されて、それぞれのスキャニングサイクルにおいて導波管ディスプレイ５８０によってユーザの目５９０に向けられることが可能である。たとえば、光源５４０が、１つまたは複数の行または列におけるすべてのピクセルに関する発光体を含む実施形態においては、スキャニングミラー５７０は、画像をスキャンするために列方向または行方向（たとえば、ｘ方向またはｙ方向）に回転されることが可能である。光源５４０が、１つまたは複数の行または列におけるすべてではないがいくつかのピクセルに関する発光体を含む実施形態においては、スキャニングミラー５７０は、行方向および列方向の両方（たとえば、ｘ方向およびｙ方向の両方）に回転されて、（たとえば、ラスタタイプのスキャニングパターンを使用して）表示画像を投射することが可能である。

【0065】

ＮＥＤデバイス５５０は、事前に定義された表示期間で動作することが可能である。表示期間（たとえば、表示サイクル）は、画像全体がスキャンまたは投射される持続時間を指すことが可能である。たとえば、表示期間は、所望のフレームレートの逆数であることが可能である。スキャニングミラー５７０を含むＮＥＤデバイス５５０においては、表示期間は、スキャニング期間またはスキャニングサイクルと呼ばれる場合もある。光源５４０による光生成は、スキャニングミラー５７０の回転と同期化されることが可能である。たとえば、それぞれのスキャニングサイクルは、複数のスキャニングステップを含むことが可能であり、この場合、光源５４０は、それぞれの各スキャニングステップにおいて別々の光パターンを生成することが可能である。

【0066】

それぞれのスキャニングサイクルにおいて、スキャニングミラー５７０が回転するにつれて、表示画像が導波管ディスプレイ５８０およびユーザの目５９０上へ投射されることが可能である。表示画像の所与のピクセル場所の実際の色値および光強度（たとえば、輝度）は、スキャニング期間中にピクセル場所を照らす３つの色（たとえば、赤、緑、および青）の光ビームの平均であることが可能である。スキャニング期間が完了した後に、スキャニングミラー５７０は、次の表示画像の最初の数行のための光を投射するために初期位置へ戻ることが可能であり、または逆の方向もしくはスキャンパターンに回転して、次の表示画像のための光を投射することが可能であり、この場合、駆動信号の新たなセットが光源５４０に供給されることが可能である。それぞれのスキャニングサイクルにおいてスキャニングミラー５７０が回転するので、同じプロセスが繰り返されることが可能である。したがって、別々のスキャニングサイクルにおいて別々の画像がユーザの目５９０へ投射されることが可能である。

【0067】

図６は、特定の実施形態によるニアアイディスプレイシステム６００における画像ソースアセンブリ６１０の例を示している。画像ソースアセンブリ６１０は、たとえば、ユーザの目へ投射されることになる表示画像を生成することが可能であるディスプレイパネル６４０と、ディスプレイパネル６４０によって生成された表示画像を、図４～図５Ｂに関連して上述されている導波管ディスプレイへ投射することが可能であるプロジェクタ６５０とを含むことが可能である。ディスプレイパネル６４０は、光源６４２と、光源６４２のための駆動回路６４４とを含むことが可能である。光源６４２は、たとえば、光源５１０または５４０を含むことが可能である。プロジェクタ６５０は、たとえば、上述されている自由形状光学要素５６０、スキャニングミラー５７０、および／または投射オプティクス５２０を含むことが可能である。ニアアイディスプレイシステム６００は、光源６４２およびプロジェクタ６５０（たとえば、スキャニングミラー５７０）を同期的に制御するコントローラ６２０を含むことも可能である。画像ソースアセンブリ６１０は、画像光を生成して、導波管ディスプレイ５３０または５８０などの導波管ディスプレイ（図６においては示されていない）へ出力することが可能である。上述されているように、導波管ディスプレイは、１つまたは複数の入力結合要素において画像光を受け取ること、および受け取られた画像光を１つまたは複数の出力結合要素へ導くことが可能である。入力結合要素および出力結合要素は、たとえば、回折格子、ホログラフィック格子、プリズム、またはそれらの任意の組合せを含むことが可能である。入力結合要素は、導波管ディスプレイで全反射が発生するように選ばれることが可能である。出力結合要素は、導波管ディスプレイからの全反射された画像光の部分どうしを結合することが可能である。

【0068】

上述されているように、光源６４２は、アレイまたはマトリックスに配置された複数の発光体を含むことが可能である。それぞれの発光体は、赤色光、青色光、緑色光、赤外線等などの単色光を放出することが可能である。本開示においてはＲＧＢ色がしばしば論じられているが、本明細書において記述されている実施形態は、原色として赤、緑、および青を使用することに限定されない。その他の色がニアアイディスプレイシステム６００の原色として使用されることも可能である。いくつかの実施形態においては、一実施形態によるディスプレイパネルは、３つよりも多い原色を使用することが可能である。光源６４２におけるそれぞれのピクセルは、赤色マイクロＬＥＤ、緑色マイクロＬＥＤ、および青色マイクロＬＥＤを含む３つのサブピクセルを含むことが可能である。半導体ＬＥＤは一般に、半導体材料の複数の層内に活性発光層を含む。半導体材料の複数の層は、別々の化合物材料、または、別々のドーパントおよび／もしくは別々のドーピング密度を有する同じベース材料を含むことが可能である。たとえば、半導体材料の複数の層は、ｎ型材料層と、ヘテロ構造（たとえば、１つまたは複数の量子井戸）を含むことが可能である活性領域と、ｐ型材料層とを含むことが可能である。半導体材料の複数の層は、特定の向きを有している基板の表面上に成長させることが可能である。いくつかの実施形態においては、光抽出効率を高めるために、半導体材料の層のうちの少なくともいくつかを含むメサが形成されることが可能である。

【0069】

コントローラ６２０は、光源６４２および／またはプロジェクタ６５０のオペレーションなど、画像ソースアセンブリ６１０の画像レンダリングオペレーションを制御することが可能である。たとえば、コントローラ６２０は、画像ソースアセンブリ６１０が１つまたは複数の表示画像をレンダリングするための命令を特定することが可能である。それらの命令は、表示命令およびスキャニング命令を含むことが可能である。いくつかの実施形態においては、表示命令は、画像ファイル（たとえば、ビットマップファイル）を含むことが可能である。表示命令は、たとえば、図１に関連して上述されているコンソール１１０などのコンソールから受信されることが可能である。スキャニング命令は、画像光を生成するために画像ソースアセンブリ６１０によって使用されることが可能である。スキャニング命令は、たとえば、画像光源のタイプ（たとえば、単色もしくは多色）、スキャニングレート、スキャニング装置の向き、１つもしくは複数の照明パラメータ、またはそれらの任意の組合せを指定することが可能である。コントローラ６２０は、本開示のその他の態様をわかりにくくしないためにここには示されていないハードウェア、ソフトウェア、および／またはファームウェアの組合せを含むことが可能である。

【0070】

いくつかの実施形態においては、コントローラ６２０は、ディスプレイデバイスのグラフィックスプロセッシングユニット（ＧＰＵ）であることが可能である。その他の実施形態においては、コントローラ６２０は、その他の種類のプロセッサであることが可能である。コントローラ６２０によって実行されるオペレーションは、表示のためのコンテンツを取り込み、そのコンテンツを個別のセクションへと分割することを含むことが可能である。コントローラ６２０は、光源６４２の個々のソース要素に対応するアドレスおよび／または個々のソース要素に適用される電気的バイアスを含むスキャニング命令を光源６４２に提供することが可能である。コントローラ６２０は、最終的にユーザに表示される画像におけるピクセルの１つまたは複数の行に対応する発光体を使用して個別のセクションを順次提示するように光源６４２に指示することが可能である。コントローラ６２０は、光のさまざまな調整を実行するようにプロジェクタ６５０に指示することも可能である。たとえば、コントローラ６２０は、図５Ｂに関連して上述されている導波管ディスプレイ（たとえば、導波管ディスプレイ５８０）の結合要素のさまざまなエリアへの個別のセクションをスキャンするようにプロジェクタ６５０を制御することが可能である。したがって、導波管ディスプレイの射出瞳では、それぞれの個別の部分が、別々のそれぞれの場所において提示される。それぞれの個別のセクションは、別々のそれぞれの時点において提示されるが、それらの個別のセクションの提示およびスキャニングは、十分に高速に生じ、それによってユーザの目は、それらの別々のセクションを単一の画像または一連の画像へと統合することが可能である。

【0071】

画像プロセッサ６３０は、汎用プロセッサ、および／または、本明細書において記述されている機能を実行することに特化している１つもしくは複数の特定用途向け回路であることが可能である。一実施形態においては、汎用プロセッサがメモリに結合されて、本明細書において記述されている特定のプロセスをプロセッサに実行させるソフトウェア命令を実行することが可能である。別の実施形態においては、画像プロセッサ６３０は、特定の機能を実行することに特化している１つまたは複数の回路であることが可能である。図６における画像プロセッサ６３０は、コントローラ６２０およびドライバ回路６４４とは別個であるスタンドアロンのユニットとして示されているが、画像プロセッサ６３０は、その他の実施形態においてはコントローラ６２０またはドライバ回路６４４のサブユニットであることが可能である。言い換えれば、それらの実施形態においては、コントローラ６２０またはドライバ回路６４４は、画像プロセッサ６３０のさまざまな画像処理機能を実行することが可能である。画像プロセッサ６３０は、画像処理回路と呼ばれる場合もある。

【0072】

図６において示されている例においては、光源６４２は、コントローラ６２０または画像プロセッサ６３０から送信されたデータまたは命令（たとえば、表示およびスキャニング命令）に基づいて、ドライバ回路６４４によって駆動されることが可能である。一実施形態においては、ドライバ回路６４４は、回路パネルを含むことが可能であり、その回路パネルは、光源６４２のさまざまな発光体に接続し、それらの発光体を機械的に保持する。光源６４２は、１つまたは複数の照明パラメータに従って光を放出することが可能であり、それらの照明パラメータは、コントローラ６２０によって設定され、潜在的に画像プロセッサ６３０およびドライバ回路６４４によって調整される。照明パラメータは、光を生成するために光源６４２によって使用されることが可能である。照明パラメータは、たとえば、ソース波長、パルスレート、パルス振幅、ビームタイプ（連続もしくはパルス）、放出される光に影響を与えることが可能であるその他のパラメータ、またはそれらの任意の組合せを含むことが可能である。いくつかの実施形態においては、光源６４２によって生成される光源光は、赤色光、緑色光、および青色光の複数のビーム、またはそれらの任意の組合せを含むことが可能である。

【0073】

プロジェクタ６５０は、光源６４２によって生成された画像光を集めること、組み合わせること、調整すること、またはスキャンすることなど、光学機能のセットを実行することが可能である。いくつかの実施形態においては、プロジェクタ６５０は、組み合わせアセンブリ、光調整アセンブリ、またはスキャニングミラーアセンブリを含むことが可能である。プロジェクタ６５０は、光源６４２からの光を光学的に調整して潜在的に向け直す１つまたは複数の光学部品を含むことが可能である。光の調整の一例は、拡大すること、コリメートすること、１つもしくは複数の光学エラー（たとえば、像面湾曲、色収差など）に関して訂正を行うこと、光のいくつかのその他の調整、またはそれらの任意の組合せなど、光を調整することを含むことが可能である。プロジェクタ６５０の光学部品は、たとえば、レンズ、ミラー、アパーチャ、格子、またはそれらの任意の組合せを含むことが可能である。

【0074】

プロジェクタ６５０は、画像光を、その１つまたは複数の反射部分および／または屈折部分を介して向け直すことが可能であり、それによって画像光は、導波管ディスプレイへ特定の向きで投射される。画像光が向け直される先の場所は、１つまたは複数の反射部分および／または屈折部分の特定の向きに依存することが可能である。いくつかの実施形態においては、プロジェクタ６５０は、少なくとも２次元でスキャンする単一のスキャニングミラーを含む。その他の実施形態においては、プロジェクタ６５０は、互いに直交する方向にそれぞれがスキャンする複数のスキャニングミラーを含むことが可能である。プロジェクタ６５０は、ラスタスキャン（水平にまたは垂直に）、双共鳴スキャン、またはそれらの任意の組合せを実行することが可能である。いくつかの実施形態においては、プロジェクタ６５０は、特定の振動周波数で水平および／または垂直方向に沿って、制御された振動を実行して、２次元に沿ってスキャンし、ユーザの目に提示されるメディアの２次元投影画像を生成することが可能である。その他の実施形態においては、プロジェクタ６５０は、１つまたは複数のスキャニングミラーと同様のまたは同じ機能を果たすことが可能であるレンズまたはプリズムを含むことが可能である。いくつかの実施形態においては、画像ソースアセンブリ６１０は、プロジェクタを含まないことが可能であり、この場合、光源６４２によって放出された光は、導波管ディスプレイ上に直接入射することが可能である。

【0075】

図７Ａは、垂直メサ構造を有するＬＥＤ７００の例を示している。ＬＥＤ７００は、光源５１０、５４０、または６４２における発光体であることが可能である。ＬＥＤ７００は、半導体材料の複数の層など、無機材料で作られたマイクロＬＥＤであることが可能である。層状半導体発光デバイスは、ＩＩＩ－Ｖ半導体材料の複数の層を含むことが可能である。ＩＩＩ－Ｖ半導体材料は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、またはアンチモン（Ｓｂ）など、Ｖ族元素と組み合わせて、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、またはインジウム（Ｉｎ）など、１つまたは複数のＩＩＩ族元素を含むことが可能である。ＩＩＩ－Ｖ半導体材料のＶ族元素が窒素を含む場合には、ＩＩＩ－Ｖ半導体材料は、第ＩＩＩ族窒化物材料と呼ばれる。層状半導体発光デバイスは、気相エピタキシ（ＶＰＥ）、液相エピタキシ（ＬＰＥ）、分子線エピタキシ（ＭＢＥ）、または有機金属化学気相成長法（ＭＯＣＶＤ）などの技術を使用して基板上に複数のエピタキシャル層を成長させることによって製造されることが可能である。たとえば、半導体材料の層は、ＧａＮ、ＧａＡｓ、もしくはＧａＰ基板など、特定の結晶格子配向（たとえば、極性、非極性、もしくは半極性の配向）を有する基板、または、サファイア、炭化ケイ素、シリコン、酸化亜鉛、窒化ホウ素、アルミン酸リチウム、ニオブ酸リチウム、ゲルマニウム、窒化アルミニウム、リチウムガレート、部分的に置換されたスピネル、もしくは、ベータＬｉＡｌＯ_２構造を共有する第４正方酸化物を含むがそれらに限定されない基板上に層ごとに成長させることが可能であり、この場合、基板を特定の方向に切断して、特定の面を成長表面として露出させることが可能である。

【0076】

図７Ａにおいて示されている例においては、ＬＥＤ７００は、基板７１０を含むことが可能であり、基板７１０は、たとえば、サファイア基板またはＧａＮ基板を含むことが可能である。半導体層７２０を基板７１０上に成長させることが可能である。半導体層７２０は、ＧａＮなどのＩＩＩ－Ｖ材料を含むことが可能であり、（たとえば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅで）ｐドープされること、または（たとえば、ＳｉもしくはＧｅで）ｎドープされることが可能である。１つまたは複数の活性層７３０を半導体層７２０上に成長させて、活性領域を形成することが可能である。活性層７３０は、１つまたは複数の量子井戸またはＭＱＷなど、１つまたは複数のヘテロ構造を形成することが可能である、１つもしくは複数のＩｎＧａＮ層、１つもしくは複数のＡｌＩｎＧａＰ層、および／または１つもしくは複数のＧａＮ層など、ＩＩＩ－Ｖ材料を含むことが可能である。半導体層７４０を活性層７３０上に成長させることが可能である。半導体層７４０は、ＧａＮなどのＩＩＩ－Ｖ材料を含むことが可能であり、（たとえば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅで）ｐドープされること、または（たとえば、ＳｉもしくはＧｅで）ｎドープされることが可能である。半導体層７２０および半導体層７４０のうちの一方はｐ型層であることが可能であり、他方はｎ型層であることが可能である。半導体層７２０および半導体層７４０は、活性層７３０を挟んで発光領域を形成する。たとえば、ＬＥＤ７００は、マグネシウムでドープされたｐ型ＧａＮの層と、シリコンまたは酸素でドープされたｎ型ＧａＮの層との間に位置しているＩｎＧａＮの層を含むことが可能である。いくつかの実施形態においては、ＬＥＤ７００は、亜鉛またはマグネシウムでドープされたｐ型ＡｌＩｎＧａＰの層と、セレン、シリコン、またはテルルでドープされたｎ型ＡｌＩｎＧａＰの層との間に位置しているＡｌＩｎＧａＰの層を含むことが可能である。

【0077】

いくつかの実施形態においては、電子遮断層（ＥＢＬ）（図７Ａにおいては示されていない）を成長させて、活性層７３０と、半導体層７２０または半導体層７４０のうちの少なくとも１つとの間に層を形成することが可能である。ＥＢＬは、電子漏れ電流を低減すること、およびＬＥＤの効率を改善することが可能である。いくつかの実施形態においては、Ｐ^＋またはＰ^＋＋半導体層など、高濃度にドープされた半導体層７５０が、半導体層７４０上に形成されることが可能であり、オーミック接触を形成してデバイスの接触インピーダンスを低減するための接触層としての役割を果たすことが可能である。いくつかの実施形態においては、導電層７６０が、高濃度にドープされた半導体層７５０上に形成されることが可能である。導電層７６０は、たとえば、インジウムスズ酸化物（ＩＴＯ）またはＡｌ／Ｎｉ／Ａｕ膜を含むことが可能である。一例においては、導電層７６０は、透明なＩＴＯ層を含むことが可能である。

【0078】

半導体層７２０（たとえば、ｎ－ＧａＮ層）と接触するために、およびＬＥＤ７００から活性層７３０によって放出された光をより効率よく抽出するために、半導体材料層（高濃度にドープされた半導体層７５０、半導体層７４０、活性層７３０、および半導体層７２０を含む）をエッチングして、半導体層７２０を露出させること、および層７２０～７６０を含むメサ構造を形成することが可能である。メサ構造は、キャリアをデバイス内に閉じ込めることが可能である。メサ構造をエッチングすることは、成長面に直交していることが可能であるメサ側壁７３２の形成につながることが可能である。パッシベーション層７７０が、メサ構造の側壁７３２上に形成されることが可能である。パッシベーション層７７０は、ＳｉＯ_２層などの酸化物層を含むことが可能であり、ＬＥＤ７００からの放出された光を反射するための反射器としての役割を果たすことが可能である。Ａｌ、Ａｕ、Ｎｉ、Ｔｉ、またはそれらの任意の組合せなどの金属層を含むことが可能である接触層７８０が、半導体層７２０上に形成されることが可能であり、ＬＥＤ７００の電極としての役割を果たすことが可能である。加えて、Ａｌ／Ｎｉ／Ａｕ金属層などの別の接触層７９０が、導電層７６０上に形成されることが可能であり、ＬＥＤ７００の別の電極としての役割を果たすことが可能である。

【0079】

電圧信号が接触層７８０および７９０に印加された場合には、電子および正孔は、活性層７３０において再結合することが可能であり、この場合、電子および正孔の再結合は、光子放出を引き起こすことが可能である。放出された光子の波長およびエネルギーは、活性層７３０における価電子帯と伝導帯との間のエネルギーバンドギャップに依存することが可能である。たとえば、ＩｎＧａＮ活性層は、緑色または青色の光を放出することが可能であり、ＡｌＧａＮ活性層は、青色から紫外線を放出することが可能であり、その一方でＡｌＩｎＧａＰ活性層は、赤色、オレンジ、黄色、または緑色の光を放出することが可能である。放出された光子は、パッシベーション層７７０によって反射されることが可能であり、上（たとえば、導電層７６０および接触層７９０）または下（たとえば、基板７１０）からＬＥＤ７００を出ることが可能である。

【0080】

いくつかの実施形態においては、ＬＥＤ７００は、放出された光を集めるもしくはコリメートするか、または放出された光を導波管へと結合するために、基板７１０などの発光表面上にレンズなどの１つまたは複数のその他のコンポーネントを含むことが可能である。いくつかの実施形態においては、ＬＥＤは、平面、円錐、半放物線、または放物線などの別の形状のメサを含むことが可能であり、メサのベースエリアは、円形、長方形、六角形、または三角形であることが可能である。たとえば、ＬＥＤは、湾曲した形状（たとえば、放物面形状）および／または湾曲していない形状（たとえば、円錐形状）のメサを含むことが可能である。メサは、切り詰められること、または切り詰められないことが可能である。

【0081】

図７Ｂは、放物線メサ構造を有するＬＥＤ７０５の例の断面図である。ＬＥＤ７００と同様に、ＬＥＤ７０５は、ＩＩＩ－Ｖ半導体材料の複数の層など、半導体材料の複数の層を含むことが可能である。半導体材料層は、ＧａＮ基板またはサファイア基板などの基板７１５上にエピタキシャルに成長させることが可能である。たとえば、半導体層７２５を基板７１５上に成長させることが可能である。半導体層７２５は、ＧａＮなどのＩＩＩ－Ｖ材料を含むことが可能であり、（たとえば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅで）ｐドープされること、または（たとえば、ＳｉもしくはＧｅで）ｎドープされることが可能である。１つまたは複数の活性層７３５を半導体層７２５上に成長させることが可能である。活性層７３５は、１つまたは複数の量子井戸など、１つまたは複数のヘテロ構造を形成することが可能である、１つもしくは複数のＩｎＧａＮ層、１つもしくは複数のＡｌＩｎＧａＰ層、および／または１つもしくは複数のＧａＮ層など、ＩＩＩ－Ｖ材料を含むことが可能である。半導体層７４５を活性層７３５上に成長させることが可能である。半導体層７４５は、ＧａＮなどのＩＩＩ－Ｖ材料を含むことが可能であり、（たとえば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅで）ｐドープされること、または（たとえば、ＳｉもしくはＧｅで）ｎドープされることが可能である。半導体層７２５および半導体層７４５のうちの一方はｐ型層であることが可能であり、他方はｎ型層であることが可能である。

【0082】

半導体層７２５（たとえば、ｎ型ＧａＮ層）と接触するために、およびＬＥＤ７０５から活性層７３５によって放出された光をより効率よく抽出するために、半導体層をエッチングして、半導体層７２５を露出させること、および層７２５～７４５を含むメサ構造を形成することが可能である。メサ構造は、キャリアをデバイスの注入エリア内に閉じ込めることが可能である。メサ構造をエッチングすることは、層７２５～７４５の結晶成長に関連付けられている成長面と非平行であること、またはいくつかのケースにおいては直交していることが可能であるメサ側壁（本明細書においてはファセットとも呼ばれる）の形成につながることが可能である。

【0083】

図７Ｂにおいて示されているように、ＬＥＤ７０５は、平らな上部を含むメサ構造を有することが可能である。誘電層７７５（たとえば、ＳｉＯ_２またはＳｉＮｘ）がメサ構造のファセット上に形成されることが可能である。いくつかの実施形態においては、誘電層７７５は、誘電材料の複数の層を含むことが可能である。いくつかの実施形態においては、金属層７９５が誘電層７７５上に形成されることが可能である。金属層７９５は、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、銅（Ｃｕ）、またはそれらの任意の組合せなど、１つまたは複数の金属または金属合金材料を含むことが可能である。誘電層７７５および金属層７９５は、活性層７３５によって放出された光を基板７１５へ反射することが可能であるメサ反射器を形成することが可能である。いくつかの実施形態においては、メサ反射器は、放出された光を少なくとも部分的にコリメートすることが可能である放物面反射器としての役割を果たすように放物面形状であることが可能である。

【0084】

電気接点７６５および電気接点７８５は、半導体層７４５および半導体層７２５上にそれぞれ形成されて、電極としての役割を果たすことが可能である。電気接点７６５および電気接点７８５はそれぞれ、Ａｌ、Ａｕ、Ｐｔ、Ａｇ、Ｎｉ、Ｔｉ、Ｃｕ、またはそれらの任意の組合せ（たとえば、Ａｇ／Ｐｔ／ＡｕまたはＡｌ／Ｎｉ／Ａｕ）などの導電性材料を含むことが可能であり、ＬＥＤ７０５の電極としての役割を果たすことが可能である。図７Ｂにおいて示されている例においては、電気接点７８５は、ｎ接点であることが可能であり、電気接点７６５は、ｐ接点であることが可能である。電気接点７６５および半導体層７４５（たとえば、ｐ型半導体層）は、活性層７３５によって放出された光を基板７１５へ反射するための後方反射器を形成することが可能である。いくつかの実施形態においては、電気接点７６５および金属層７９５は、同じ材料を含み、同じプロセスを使用して形成されることが可能である。いくつかの実施形態においては、追加の導電層（図示せず）が、電気接点７６５および７８５と半導体層との間における中間導電層として含まれることが可能である。

【0085】

電圧信号が接点７６５および７８５にわたって印加された場合には、電子および正孔は、活性層７３５において再結合することが可能である。電子および正孔の再結合は、光子放出を引き起こし、したがって光を生成することが可能である。放出された光子の波長およびエネルギーは、活性層７３５における価電子帯と伝導帯との間のエネルギーバンドギャップに依存することが可能である。たとえば、ＩｎＧａＮ活性層は、緑色または青色の光を放出することが可能であり、その一方でＡｌＩｎＧａＰ活性層は、赤色、オレンジ、黄色、または緑色の光を放出することが可能である。放出された光子は、多くの異なる方向において伝搬することが可能であり、メサ反射器および／または後方反射器によって反射されることが可能であり、たとえば、図７Ｂにおいて示されている下側（たとえば、基板７１５）からＬＥＤ７０５を出ることが可能である。レンズまたは格子など、１つまたは複数のその他の二次光学部品が、基板７１５などの発光表面上に形成されて、放出された光を集めるかもしくはコリメートすること、および／または放出された光を導波管へと結合することが可能である。

【0086】

上述されているＬＥＤの１次元または２次元アレイは、光源（たとえば、光源６４２）を形成するためにウェハ上に製造されることが可能である。ドライバ回路（たとえば、ドライバ回路６４４）は、たとえば、ＣＭＯＳプロセスを使用してシリコンウェハ上に製作されることが可能である。ウェハ上のＬＥＤおよびドライバ回路は、ダイシングされてからともに接合されることが可能であり、またはウェハレベルで接合されてからダイシングされることが可能である。ＬＥＤおよびドライバ回路を接合するためには、接着接合、金属対金属接合、金属酸化物接合、ウェハ対ウェハ接合、ダイ対ウェハ接合、ハイブリッド接合等など、さまざまな接合技術が使用されることが可能である。

【0087】

図８Ａは、特定の実施形態による、ＬＥＤのアレイのためのダイ対ウェハ接合の方法の例を示している。図８Ａにおいて示されている例においては、ＬＥＤアレイ８０１が、キャリア基板８０５上に複数のＬＥＤ８０７を含むことが可能である。キャリア基板８０５は、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＡｌＮ、サファイア、ＳｉＣ、Ｓｉ等など、さまざまな材料を含むことが可能である。たとえば、接合を実行する前に、さまざまなエピタキシャル層を成長させ、メサ構造を形成し、電気接点または電極を形成することによって、ＬＥＤ８０７が製作されることが可能である。エピタキシャル層は、ＧａＮ、ＩｎＧａＮ、（ＡｌＧａＩｎ）Ｐ、（ＡｌＧａＩｎ）ＡｓＰ、（ＡｌＧａＩｎ）ＡｓＮ、（ＡｌＧａＩｎ）Ｐａｓ、（Ｅｕ：ＩｎＧａ）Ｎ、（ＡｌＧａＩｎ）Ｎ等など、さまざまな材料を含むことが可能であり、ｎ型層と、ｐ型層と、１つまたは複数の量子井戸またはＭＱＷなど、１つまたは複数のヘテロ構造を含む活性層とを含むことが可能である。電気接点は、金属または金属合金など、さまざまな導電性材料を含むことが可能である。

【0088】

ウェハ８０３がベース層８０９を含むことが可能であり、ベース層８０９は、その上に製作された受動または能動集積回路（たとえば、ドライバ回路８１１）を有する。ベース層８０９は、たとえば、シリコンウェハを含むことが可能である。ドライバ回路８１１は、ＬＥＤ８０７のオペレーションを制御するために使用されることが可能である。たとえば、それぞれのＬＥＤ８０７のためのドライバ回路は、２つのトランジスタと１つのコンデンサとを有する２Ｔ１Ｃピクセル構造を含むことが可能である。ウェハ８０３は、接合層８１３を含むことも可能である。接合層８１３は、金属、酸化物、誘電体、ＣｕＳｎ、ＡｕＴｉ等など、さまざまな材料を含むことが可能である。いくつかの実施形態においては、パターン化された層８１５が接合層８１３の表面上に形成されることが可能であり、この場合、パターン化された層８１５は、Ｃｕ、Ａｇ、Ａｕ、Ａｌ等などの導電性材料で作られた金属グリッドを含むことが可能である。

【0089】

ＬＥＤアレイ８０１は、接合層８１３またはパターン化された層８１５を介してウェハ８０３に接合されることが可能である。たとえば、パターン化された層８１５は、ＣｕＳｎ、ＡｕＳｎ、またはナノポーラスＡｕなど、さまざまな材料で作られた金属パッドまたはバンプを含むことが可能であり、これらは、ＬＥＤアレイ８０１のＬＥＤ８０７をウェハ８０３上の対応するドライバ回路８１１と位置合わせするために使用されることが可能である。一例においては、ドライバ回路８１１に対応するそれぞれの金属パッドまたはバンプとＬＥＤ８０７が接触するまで、ＬＥＤアレイ８０１をウェハ８０３へ近づけることが可能である。ＬＥＤ８０７のうちのいくつかまたはすべては、ドライバ回路８１１と位置合わせされることが可能であり、次いで金属対金属接合などのさまざまな接合技術によって、パターン化された層８１５を介してウェハ８０３に接合されることが可能である。ＬＥＤ８０７がウェハ８０３に接合された後に、キャリア基板８０５は、ＬＥＤ８０７から除去されることが可能である。

【0090】

図８Ｂは、特定の実施形態による、ＬＥＤのアレイのためのウェハ対ウェハ接合の方法の例を示している。図８Ｂにおいて示されているように、第１のウェハ８０２が、基板８０４、第１の半導体層８０６、活性層８０８、および第２の半導体層８１０を含むことが可能である。基板８０４は、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＡｌＮ、サファイア、ＳｉＣ、Ｓｉ等など、さまざまな材料を含むことが可能である。第１の半導体層８０６、活性層８０８、および第２の半導体層８１０は、ＧａＮ、ＩｎＧａＮ、（ＡｌＧａＩｎ）Ｐ、（ＡｌＧａＩｎ）ＡｓＰ、（ＡｌＧａＩｎ）ＡｓＮ、（ＡｌＧａＩｎ）Ｐａｓ、（Ｅｕ：ＩｎＧａ）Ｎ、（ＡｌＧａＩｎ）Ｎ等など、さまざまな半導体材料を含むことが可能である。いくつかの実施形態においては、第１の半導体層８０６は、ｎ型層であることが可能であり、第２の半導体層８１０は、ｐ型層であることが可能である。たとえば、第１の半導体層８０６は、（たとえば、ＳｉまたはＧｅでドープされている）ｎドープＧａＮ層であることが可能であり、第２の半導体層８１０は、（たとえば、Ｍｇ、Ｃａ、Ｚｎ、またはＢｅでドープされている）ｐドープＧａＮ層であることが可能である。活性層８０８は、たとえば、１つまたは複数の量子井戸またはＭＱＷなど、１つまたは複数のヘテロ構造を形成することが可能である、１つまたは複数のＧａＮ層、１つまたは複数のＩｎＧａＮ層、１つまたは複数のＡｌＩｎＧａＰ層などを含むことが可能である。

【0091】

いくつかの実施形態においては、第１のウェハ８０２は、接合層を含むことも可能である。接合層８１２は、金属、酸化物、誘電体、ＣｕＳｎ、ＡｕＴｉ等など、さまざまな材料を含むことが可能である。一例においては、接合層８１２は、ｐ接点および／またはｎ接点（図示せず）を含むことが可能である。いくつかの実施形態においては、基板８０４と第１の半導体層８０６との間におけるバッファ層など、その他の層が第１のウェハ８０２上に含まれることも可能である。バッファ層は、多結晶ＧａＮまたはＡｌＮなど、さまざまな材料を含むことが可能である。いくつかの実施形態においては、第２の半導体層８１０と接合層８１２との間に接触層があることが可能である。接触層は、第２の半導体層８１０および／または第１の半導体層８０６に電気接触を提供するための任意の適切な材料を含むことが可能である。

【0092】

第１のウェハ８０２は、接合層８１３および／または接合層８１２を介して、上述されているようにドライバ回路８１１と接合層８１３とを含むウェハ８０３に接合されることが可能である。接合層８１２および接合層８１３は、同じ材料または別々の材料で作られることが可能である。接合層８１３および接合層８１２は、実質的に平らであることが可能である。第１のウェハ８０２は、金属対金属接合、共晶接合、金属酸化物接合、陽極接合、熱圧縮接合、紫外線（ＵＶ）接合、および／または融着接合など、さまざまな方法によってウェハ８０３に接合されることが可能である。

【0093】

図８Ｂにおいて示されているように、第１のウェハ８０２は、第１のウェハ８０２のｐ側（たとえば、第２の半導体層８１０）が下へ（すなわち、ウェハ８０３の方へ）向いている状態でウェハ８０３に接合されることが可能である。接合後に、基板８０４は、第１のウェハ８０２から除去されることが可能であり、第１のウェハ８０２は、次いでｎ側から処理されることが可能である。その処理は、たとえば、個々のＬＥＤのための特定のメサ形状の形成、ならびに個々のＬＥＤに対応する光学部品の形成を含むことが可能である。

【0094】

図９Ａ～図９Ｄは、特定の実施形態による、ＬＥＤのアレイのためのハイブリッド接合の方法の例を示している。ハイブリッド接合は一般に、ウェハの洗浄および活性化、あるウェハの接点と別のウェハの接点との高精度な位置合わせ、室温でのウェハの表面における誘電材料の誘電接合、ならびに高温でのアニーリングによる接点の金属接合を含むことが可能である。図９Ａは、その上に製造された受動または能動回路９２０を備えた基板９１０を示している。図８Ａ～図８Ｂに関連して上述されているように、基板９１０は、たとえば、シリコンウェハを含むことが可能である。回路９２０は、ＬＥＤのアレイおよびさまざまな電気相互接続のためのドライバ回路を含むことが可能である。接合層は、電気相互接続を通じて回路９２０に接続されている誘電領域９４０および接触パッド９３０を含むことが可能である。接触パッド９３０は、たとえば、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｗ、Ｍｏ、Ｎｉ、Ｔｉ、Ｐｔ、Ｐｄなどを含むことが可能である。誘電領域９４０における誘電材料は、ＳｉＣＮ、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、ＨｆＯ_２、ＺｒＯ_２、Ｔａ_２Ｏ_５などを含むことが可能である。接合層は、たとえば化学機械研磨を使用して、平坦化および研磨されることが可能であり、その平坦化または研磨は、接触パッドにおけるディッシング（ボウルのような外形）をもたらす可能性がある。接合層の表面は、たとえばイオン（たとえばプラズマ）または高速原子（たとえばＡｒ）ビーム９０５によって、洗浄および活性化されることが可能である。活性化された表面は、原子的に清浄であることが可能であり、ウェハどうしが、たとえば室温で、接触させられた際のそれらのウェハどうしの間における直接接合の形成に対して反応性が高いことが可能である。

【0095】

図９Ｂは、たとえば、図７Ａ～図８Ｂに関連して上述されているようにその上に製作されたマイクロＬＥＤ９７０のアレイを含むウェハ９５０を示している。ウェハ９５０は、キャリアウェハであることが可能であり、たとえば、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＡｌＮ、サファイア、ＳｉＣ、Ｓｉなどを含むことが可能である。マイクロＬＥＤ９７０は、ウェハ９５０上にエピタキシャルに成長させられたｎ型層、活性領域、およびｐ型層を含むことが可能である。エピタキシャル層は、上述されているさまざまなＩＩＩ－Ｖ半導体材料を含むことが可能であり、ｐ型層側から処理されて、実質的に垂直な構造、放物線状の構造、円錐状の構造等など、エピタキシャル層におけるメサ構造をエッチングすることが可能である。パッシベーション層および／または反射層が、メサ構造の側壁上に形成されることが可能である。ｐ接点９８０およびｎ接点９８２が、メサ構造上に堆積された誘電材料層９６０において形成されることが可能であり、それぞれ、ｐ型層およびｎ型層との電気接触を形成することが可能である。誘電材料層９６０における誘電材料は、たとえば、ＳｉＣＮ、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、ＨｆＯ_２、ＺｒＯ_２、Ｔａ_２Ｏ_５などを含むことが可能である。ｐ接点９８０およびｎ接点９８２は、たとえば、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｗ、Ｍｏ、Ｎｉ、Ｔｉ、Ｐｔ、Ｐｄなどを含むことが可能である。ｐ接点９８０、ｎ接点９８２、および誘電材料層９６０の上面は、接合層を形成することが可能である。接合層は、たとえば化学機械研磨を使用して、平坦化および研磨されることが可能であり、その場合、研磨は、ｐ接点９８０およびｎ接点９８２におけるディッシングをもたらす可能性がある。接合層は次いで、たとえばイオン（たとえばプラズマ）または高速原子（たとえばＡｒ）ビーム９１５によって、洗浄および活性化されることが可能である。活性化された表面は、原子的に清浄であることが可能であり、ウェハどうしが、たとえば室温で、接触させられた際のそれらのウェハどうしの間における直接接合の形成に対して反応性が高いことが可能である。

【0096】

図９Ｃは、接合層における誘電材料どうしを接合するための室温接合プロセスを示している。たとえば、誘電領域９４０と接触パッド９３０とを含む接合層と、ｐ接点９８０と、ｎ接点９８２と、誘電材料層９６０とを含む接合層とが表面活性化された後に、ウェハ９５０およびマイクロＬＥＤ９７０は、逆さまにされて、基板９１０およびその上に形成されている回路と接触させられることが可能である。いくつかの実施形態においては、圧縮圧力９２５が、基板９１０およびウェハ９５０に印加されることが可能であり、それによって接合層どうしは、互いに押し付けられる。接点における表面活性化およびディッシングに起因して、誘電領域９４０および誘電材料層９６０は、表面引力のために直接接触状態にあることが可能であり、それらの間において反応して化学接合を形成することが可能である。なぜなら、表面原子がダングリングボンドを有することが可能であり、活性化後に不安定なエネルギー状態にあることが可能であるからである。したがって、誘電領域９４０および誘電材料層９６０における誘電材料どうしは、熱処理または圧力の有無にかかわらず、ともに接合されることが可能である。

【0097】

図９Ｄは、接合層における誘電材料どうしを接合した後に接合層における接点どうしを接合するためのアニーリングプロセスを示している。たとえば、接触パッド９３０と、ｐ接点９８０またはｎ接点９８２とは、たとえば約２００～４００℃以上での、アニーリングによってともに接合されることが可能である。アニーリングプロセス中に、熱９３５が、接点を誘電材料よりも大きく膨張させることが可能であり（別々の熱膨張係数に起因して）、ひいては、接点どうしの間におけるディッシングギャップを閉じることが可能であり、それによって接触パッド９３０と、ｐ接点９８０またはｎ接点９８２とが接触状態になることが可能であり、活性化された表面において直接金属接合を形成することが可能である。

【0098】

２つの接合されるウェハが、別々の熱膨張係数（ＣＴＥ）を有する材料を含むいくつかの実施形態においては、室温で接合される誘電材料どうしは、別々の熱膨張によって引き起こされる接触パッドどうしの位置ずれを低減または防止する上で役立つことが可能である。いくつかの実施形態においては、アニーリング中の高温での接触パッドの位置ずれをさらに低減または回避するために、接合前に、マイクロＬＥＤどうしの間において、マイクロＬＥＤのグループどうしの間において、基板の一部または全部を通じて、といった具合にトレンチが形成されることが可能である。

【0099】

マイクロＬＥＤがドライバ回路に接合された後に、マイクロＬＥＤが製作されている基板は、薄くされることまたは除去されることが可能であり、さまざまな二次光学部品が、マイクロＬＥＤの発光表面上に製作されて、たとえば、マイクロＬＥＤの活性領域から放出された光を抽出すること、コリメートすること、および向け直すことが可能である。一例においては、マイクロレンズがマイクロＬＥＤ上に形成されることが可能であり、この場合、それぞれのマイクロレンズは、それぞれのマイクロＬＥＤに対応することが可能であり、光抽出効率を改善する上で、およびマイクロＬＥＤによって放出された光をコリメートする上で役立つことが可能である。いくつかの実施形態においては、二次光学部品は、マイクロＬＥＤの基板またはｎ型層において製作されることが可能である。いくつかの実施形態においては、二次光学部品は、マイクロＬＥＤのｎ型側に堆積された誘電層において製作されることが可能である。二次光学部品の例は、レンズ、格子、反射防止（ＡＲ）コーティング、プリズム、フォトニック結晶などを含むことが可能である。

【0100】

図１０は、特定の実施形態による、その上に製作された二次光学部品を備えたＬＥＤアレイ１０００の例を示している。ＬＥＤアレイ１０００は、たとえば、図８Ａ～図９Ｄに関連して上述されている任意の適切な接合技術を使用して、ＬＥＤチップまたはウェハを、その上に製作された電気回路を含むシリコンウェハと接合することによって作られることが可能である。図１０において示されている例においては、ＬＥＤアレイ１０００は、図９Ａ～図９Ｄに関連して上述されているウェハ対ウェハハイブリッド接合技術を使用して接合されることが可能である。ＬＥＤアレイ１０００は、基板１０１０を含むことが可能であり、基板１０１０は、たとえば、シリコンウェハであることが可能である。ＬＥＤドライバ回路などの集積回路１０２０が、基板１０１０上に製作されることが可能である。集積回路１０２０は、接触パッド１０３０を通じてマイクロＬＥＤ１０７０のｐ接点１０７４およびｎ接点１０７２に接続されることが可能であり、この場合、接触パッド１０３０は、ｐ接点１０７４およびｎ接点１０７２と金属接合を形成することが可能である。基板１０１０上の誘電層１０４０が、融着接合を通じて誘電層１０６０に接合されることが可能である。

【0101】

ＬＥＤチップまたはウェハの基板（図示せず）は、マイクロＬＥＤ１０７０のｎ型層１０５０を露出させるために薄くされることが可能であり、または除去されることが可能である。球面マイクロレンズ１０８２、格子１０８４、マイクロレンズ１０８６、反射防止層１０８８等など、さまざまな二次光学部品が、ｎ型層１０５０の中または上に形成されることが可能である。たとえば、グレースケールマスクと、暴露光に対して線形応答を有するフォトレジストとを使用して、またはパターン化されたフォトレジスト層の熱リフローによって形成されたエッチマスクを使用して、球面マイクロレンズアレイがマイクロＬＥＤ１０７０の半導体材料にエッチングされることが可能である。二次光学部品は、同様のフォトリソグラフィー技術またはその他の技術を使用して、ｎ型層１０５０上に堆積された誘電層にエッチングされることも可能である。たとえば、マイクロレンズアレイは、バイナリーマスクを使用してパターン化されるポリマー層の熱リフローを通じてポリマー層において形成されることが可能である。ポリマー層におけるマイクロレンズアレイは、二次光学部品として使用されることが可能であり、またはマイクロレンズアレイの外形を誘電層もしくは半導体層へと転写するためのエッチマスクとして使用されることが可能である。誘電層は、たとえば、ＳｉＣＮ、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、ＨｆＯ_２、ＺｒＯ_２、Ｔａ_２Ｏ_５などを含むことが可能である。いくつかの実施形態においては、マイクロＬＥＤ１０７０は、マイクロレンズおよび反射防止コーティング、半導体材料にエッチングされたマイクロレンズおよび誘電材料層にエッチングされたマイクロレンズ、マイクロレンズおよび格子、球面レンズおよび非球面レンズ等など、複数の対応する二次光学部品を有することが可能である。マイクロＬＥＤ１０７０上に形成されることが可能である二次光学部品のいくつかの例を示すために、３つの異なる二次光学部品が図１０において示されており、これは、別々の二次光学部品があらゆるＬＥＤアレイに対して同時に使用されるということを必ずしも意味しない。

【0102】

次に図１１および図１２を参照すると、ディスプレイ装置１１００の側面図が、図１１において示されており、ディスプレイ装置１１００の上面図が、図１２において示されている。ディスプレイ装置１１００は、ニアアイディスプレイの光源（たとえば、光源４１２、４１０、５４０、または６４２）の一部であることが可能である。ディスプレイ装置１１００は、複数のＬＥＤを含む。それらの複数のＬＥＤは、マイクロＬＥＤであることが可能である。図１１および図１２における例は、マイクロＬＥＤデバイスに基づいているが、図１１および図１２における例は、その他のタイプの発光体（たとえば、半導体レーザーおよびＬＥＤ）にも適用可能であるということが理解される。

【0103】

図１１において示されているように、ディスプレイ装置１１００は、たとえば、バックプレーン１１０４上に組み立てられたμＬＥＤダイ１１０２－ａ、μＬＥＤダイ１１０２－ｂ、およびμＬＥＤダイ１１０２－ｃを含むμＬＥＤダイ１１０２のアレイを含むことが可能である。バックプレーン１１０４は、複数のμＬＥＤダイ１１０２を取り付けるための、電気接続を提供するための、および／またはそれらの複数のμＬＥＤダイ１１０２のための構造的な支持を提供するための構造を含むことが可能である。本明細書において使用される際には、「バックプレーン」は、複数のＬＥＤデバイス（μＬＥＤデバイスを含むことが可能である）を取り付けるための、および／またはそれらの複数のＬＥＤデバイスに電気信号を提供するための表面（平面であること、湾曲していることなどが可能である）を提供する構造を指すことが可能である。バックプレーン１１０４は、ディスプレイデバイスを形成するためのディスプレイバックプレーンとして構成されることが可能である。たとえば、バックプレーン１１０４は、ディスプレイ要素を形成しているＬＥＤデバイスのアセンブリを保持することが可能であり、バックプレーン１１０４は、ディスプレイ要素によって表示される情報を制御するためにＬＥＤデバイスに電気信号を提供するためのトレースを含むことも可能である。バックプレーン１１０４は、トレースを含むことが可能であり、それらのトレースは、その他のコンポーネントに接続することが可能である。バックプレーン１１０４は、電気接点、たとえば、金属パッドを含むことも可能であり、それらは、トレースへのアクセスを提供することが可能である。たとえば、図１１および図１２において示されているように、バックプレーン１１０４は、それぞれ、μＬＥＤダイ１１０２－ａ、μＬＥＤダイ１１０２－ｂ、およびμＬＥＤダイ１１０２－ｃと電気的に接続するための電気トレース１１０６－ａ、１１０６－ｂ、および１１０６－ｃを含む。電気トレース１１０６－ａ、１１０６－ｂ、および１１０６－ｃは、別々の信号を別々のμＬＥＤダイ１１０２に適用することによって、μＬＥＤダイ１１０２－ａ、μＬＥＤダイ１１０２－ｂ、およびμＬＥＤダイ１１０２－ｃのそれぞれが個々に制御されることを可能にする。バックプレーン１１０４はまた、μＬＥＤダイ１１０２－ａ、μＬＥＤダイ１１０２－ｂ、およびμＬＥＤダイ１１０２－ｃのそれぞれのための戻り電流経路としての役割を果たすための電気トレース１１０８を含む。バックプレーン１１０４は、薄膜トランジスタ（ＴＦＴ）層、ガラス基板、ポリマー、ポリ塩化ビフェニル（ＰＣＢ）等など、さまざまな種類の材料を含むことが可能である。図１１は、バックプレーン１１０４が長方形の形状を有しているということを示しており、バックプレーン１１０４は、さまざまな形状およびサイズを有することが可能であるということが理解される。いくつかの実施形態においては、単一のｕＬＥＤダイ１１０２が、単一のｕＬＥＤデバイスを有することが可能である。いくつかの実施形態においては、単一のｕＬＥＤダイ１１０２が、複数のｕＬＥＤデバイスを有することが可能である。たとえば、ｕＬＥＤダイ１１０２は、２，０７３，６００個のｕＬＥＤデバイス（たとえば、１９２０×１０８０）を有することが可能である。

【0104】

μＬＥＤダイ１１０２－ａ、μＬＥＤダイ１１０２－ｂ、およびμＬＥＤダイ１１０２－ｃのそれぞれは、図７ＡのＬＥＤ７００または記述もしくは言及されているその他のＬＥＤと同様の構造を有することが可能である。図１１および図１２におけるそれぞれのμＬＥＤダイは、活性領域１１１０（たとえば、活性層７３０から形成されている）および接点１１１２を有することが可能である。図１１および図１２は、接点１１１２が長方形の形状であるということを示しているが、接点は、たとえば、丸みを帯びた形状、ドーム形状などを含むその他の形状を取ることが可能であるということが理解される。μＬＥＤダイ１１０２の１つの接点１１１２は、ｐ型接触パッドに接続されることが可能であり、μＬＥＤダイ１１０２の別の接点１１１２は、ｎ型接触パッドに接続されることが可能である。

【0105】

μＬＥＤダイ１１０２をバックプレーン１１０４に固定するために、バンプ１１１４が使用されることが可能である。バンプ１１１４は、μＬＥＤダイ１１０２（たとえば、接点１１１２）とバックプレーン１１０４との間における電気接続を提供することが可能である。いくつかの実施形態においては、バンプ１１１４は、アンダーバンプメタライゼーション構造上に取り付けられたまたは堆積されたはんだバンプである（たとえば、バックプレーン１１０４上の、および／またはμＬＥＤダイ１１０２上のパッドがアンダーバンプメタライゼーションにおいて使用されることも可能である）。アンダーバンプメタライゼーションは、相互接続バンプの良好な接着を提供するために、および／または拡散バリアとしての役割を果たすために使用されることが可能である。アンダーバンプメタライゼーションは、１つまたは複数の金属層を含むことが可能である。

【0106】

図１１および図１２の例においては、バックプレーン１１０４は、制御信号をそれぞれのμＬＥＤダイ１１０２へ別々に送信するために、それぞれのμＬＥＤダイ１１０２に対して（たとえば、それぞれのトレース１１０６に対して）別々のバンプ１１１４を有する。そのような配置は、それぞれのμＬＥＤダイ１１０２が個々に制御されることを可能にする一方で、ディスプレイ装置１１００が多数のピクセルを含む（たとえば、より高い解像度のために多数のピクセルおよび／または密にグループ化されたピクセルを有する）場合には多数のバンプ１１１４がバックプレーン１１０４上に置かれることにつながる可能性がある。たとえば、ディスプレイが１００万個のμＬＥＤを含み、１００万ペアのバンプ１１１４（たとえば、第１のμＬＥＤダイ１１０２－ａに両方が接触している第１のバンプ１１１４－１および第２のバンプ１１１４－２が、ペアとみなされる）がバックプレーン１１０４上に提供されて、１００万個のμＬＥＤのそれぞれへの電気接続を提供する。別の例においては、１００万個のμＬＥＤが、１００万＋１個のバンプを使用する（たとえば、ｐ接点のための１００万個のバンプと、共通の（リモートの）ｎ接点のための１個のバンプ。そのｎ接点は、μＬＥＤの周辺にある）。追加のトレース１１０６および１１０８も、バンプ１１１４への電気接続を提供するためにバックプレーン１１０４上で使用される。

【0107】

多数のバンプおよび関連付けられている配線は、ＬＥＤデバイスと制御回路との間における緊密な統合を劣化させる可能性がある。たとえば、バンプを置くために追加のバックプレーンスペースが必要とされる可能性があり、これは、ＬＥＤデバイスと制御回路との間における距離を増大させる可能性がある。より長い距離を信号が進むにつれて、結果としてＬＥＤデバイスおよび／または制御回路のオペレーションスピードが低減される可能性がある。

【0108】

図１３は、ディスプレイデバイス１３００の実施形態を示している。ディスプレイデバイス１３００は、デバイス層１３０２を有しており、そのデバイス層１３０２上に薄膜回路層１３０４が堆積されている。ディスプレイデバイス１３００は、バックプレーン１３０６を含む。バックプレーン１３０６は、ＣＭＯＳ周辺回路１３０８を含むことが可能である。複数のバンプ１３１０が、薄膜回路層１３０４をバックプレーン１３０６と電気的に接続している（たとえば、それらのバンプ１３１０は、薄膜回路層１３０４をＣＭＯＳ周辺回路１３０８と接続している）。

【0109】

デバイス層１３０２は、光源のアレイ（たとえば、μＬＥＤダイ１１０２のアレイまたはＬＥＤ７００のアレイなど、ＬＥＤのアレイ）を含む。ＬＥＤのアレイは、第１のドープされた半導体層（たとえば、ｐドープされた層）と、第２のドープされた半導体層（たとえば、ｎドープされた層）と、発光層（たとえば、活性領域）とを含む層状エピタキシャル構造を含む。ＬＥＤのアレイのデバイス層１３０２は、発光側１３１２（たとえば、光がｚ方向に放出される）と、発光側１３１２の反対側１３１４とを有する。

【0110】

薄膜回路層１３０４は、デバイス層１３０２のＬＥＤのアレイの発光側の反対側１３１４上に堆積される。薄膜回路層１３０４は、トランジスタ層（たとえば、薄膜トランジスタ（ＴＦＴ）層）、相互接続層、および／または接合層（たとえば、相互接続バンプが取り付けられることを可能にするための複数のアンダーバンプメタライゼーションパッドを含む層）を含むことが可能である。デバイス層１３０２は、薄膜回路層１３０４のための支持構造である。薄膜回路層１３０４は、ＬＥＤのアレイにおけるＬＥＤのオペレーションを制御するための回路を含む。デバイス層１３０２および薄膜回路層１３０４は、垂直スタックを形成すること（たとえば、ｚ方向に沿って、モノリシックに統合されること）が可能である。

【0111】

バックプレーン１３０６は、バンプ１３１０を使用して薄膜回路層１３０４と結合されている。バンプ１３１０は、複数の金属接合である。バックプレーン１３０６は、それらの複数の金属接合を通じて薄膜回路層１３０４に電流を供給するための駆動回路を含む。たとえば、バックプレーン１３０６は、シリコン基板を含み、ＣＭＯＳ周辺回路１３０８（たとえば、駆動回路）は、シリコン基板上に（たとえば、シリコン基板において、またはシリコン基板によって支持されている層において）製作されたトランジスタを含む。いくつかの実施形態においては、バックプレーン１３０６は、透明基板を含むことが可能である。

【0112】

バンプ１３１０は、複数の金属接合を形成している。それらの複数の金属接合の数は、ＬＥＤのアレイにおけるＬＥＤの数よりも少ないことが可能である。なぜなら、薄膜回路層１３０４は、１つのバンプ１３１０を通じてバックプレーン１３０６から複数のＬＥＤを動作させる目的でデータを送信することを可能にするために使用されることが可能であるからである。図１３においては、バンプ１３１０は、特定のＬＥＤ、ピクセル、ＬＥＤのグループ、またはピクセルのグループを対象とする信号のグループを搬送するための単一の相互接続または複数の相互接続に相当することが可能である。

【0113】

ディスプレイデバイス１３００においては、それぞれのＬＥＤがピクセルを形成することが可能であり、または複数のＬＥＤがピクセルを形成することが可能である（たとえば、１つまたは複数の赤、緑、または青のＬＥＤがピクセルを形成することが可能である）。薄膜回路層１３０４は、ＴＦＴのグループを含むことが可能であり、それぞれのグループは、ピクセルのＬＥＤデバイスに対応し、ピクセルＴＦＴを形成する。ピクセルＴＦＴは、対応するＬＥＤまたはＬＥＤのグループのオペレーションを制御することが可能である。たとえば、ピクセルＴＦＴは、対応するＬＥＤを流れる電流の大きさを制御して、ＬＥＤによって放出される光の強度を制御することが可能である。ピクセルＴＦＴは、高速ドライバ回路のアレイを含むことが可能である、バックプレーン１３０６のＣＭＯＳ周辺回路１３０８から受信された制御信号に基づいてピクセルを制御することが可能である。それらの制御信号は、バンプ１３１０を介して薄膜回路層１３０４において受信されることが可能である。

【0114】

ディスプレイデバイス１３００において、薄膜回路層３０４は、信号線（たとえば、図１２におけるトレース１１０６）を含むことが可能であり、それらの信号線は、それぞれのピクセルＴＦＴまたはピクセルＴＦＴのグループに電気的に接続されることが可能である。共通信号線は、ピクセルＴＦＴ／ピクセルＴＦＴのグループのうちのどれが選択されることになるかを示すための選択信号を搬送することが可能である。共通信号線は、たとえば、選択されたピクセルＴＦＴ／ピクセルＴＦＴのグループによって制御されるＬＥＤを流れる電流の大きさを制御するためのオペレーション信号を搬送することも可能である。薄膜回路層１３０４の共通信号線は、バンプ１３１０によってバックプレーン１３０６に電気的に接続されることが可能である。ＣＭＯＳ周辺回路１３０８は、たとえば、スキャニングディスプレイを形成するために順次光を放出する目的でＬＥＤの行を選択するための選択信号およびオペレーション信号を生成することが可能である。

【0115】

図１４は、マイクロＬＥＤのアレイ１４００の例を示している。図１４におけるそれぞれのドットは、ＬＥＤまたはピクセルなど、光源１４０２の位置を表している。アレイ１４００は、グリッド１４０４を形成している破線の上に重ね合わされている。図１４は、ＬＥＤの分布を示している。アレイ１４００は、部分的に示されている。たとえば、光源１４０２は、アレイ１４００内に６ｋ、１０ｋ、１００ｋ、５００ｋ、または１，０００ｋを超える光源１４０２があるようにｘおよび／またはｙに拡張することが可能である。

【0116】

光源１４０２ごとに１つの信号線があった場合には、図１１におけるバンプ１１１４は、アレイ１４００内の光源１４０２と少なくとも同じぐらいの密度で間隔を空けられることが可能であり、またはバンプ１１１４は、アレイ１４００のエリアの外側に置かれることが可能である。狭くて密な間隔を空けられたバンプを使用して形成および／または接合を行うことは困難であることがある（たとえば、バンプどうしの間における間隔が１０、５、または２μｍ未満である場合）。

【0117】

図１５は、図１４における光源１４０２のアレイ１４００に関連したバンプの位置の例を示している。図１５は、グリッド１４０４上に重ね合わされた複数のバンプ１５０２を示している。バンプ１５０２どうしの間における間隔は、図１４における光源１４０２どうしの間における間隔よりもはるかに大きい。したがって、１つのバンプ１５０２を使用して、制御信号（たとえば、選択信号、オペレーション信号など）を１つのグループ内の光源１４０２へ送信することが可能である。光源１４０２どうしは、グループ化されることが可能であり、それぞれのグループは、光源１４０２のグループへ信号を送信するためにバンプ１５０２を共有する。いくつかの実施形態においては、グループごとに５０、６４、１００、１２８、２５０、または５００個の光源１４０２があることが可能である。その他の実施形態においては、グループごとに別々の数の光源１４０２があることが可能である。薄膜回路層１３０４は、制御信号に応答して個々の光源１０４２を活性化するために使用されることが可能である。

【0118】

図１５における複数のバンプ１５０２の数は、アレイ１４００内の複数の光源１４０２の数よりも少ない。一例として、アレイ１４００は、高精細度（ＨＤ）投影をサポートするために２００万個のＬＥＤを含むことが可能であり、それぞれのＬＥＤは、０．１、０．５、もしくは１μｍ以上の、および／または２０μｍ以下の、ＬＥＤどうしの間における小さな間隔を有することが可能である。個々のピクセルレベルの相互接続をサポートするためには、バックプレーン上に２００万個のバンプ（またはバンプのグループ）が提供されることになり、それぞれのバンプは、ＬＥＤどうしの間における間隔と同じ（またはそれよりも小さい）間隔（たとえば、０．１μｍ～２０μｍ）を有することになる。高度で高価な製作技術を使用して、高密度に配置されたそのような多数のバンプをバックプレーン上に高い精度で置いて、ＬＥＤどうしの間隔に合わせることが可能である。対照的に、記述されている技術を用いれば、はるかに少ない数のバンプがバックプレーン上に置かれることが可能であり（たとえば、２００万個のＬＥＤに対して約４０００個のバンプ）、それぞれのバンプは、ＬＥＤの間隔よりもはるかに長い距離によって隔てられることが可能である（たとえば、バンプの間隔は、約１２、１４、１５、２５、３５、４５、５５、または６５μｍであることが可能である）。バンプ１５０２どうしの間隔を大きくすると、製作公差を緩和することが可能である。結果として、さほど高度ではないおよび／またはよりコスト効率のよい製作技術を使用して、ディスプレイデバイス１３００を製造することが可能である。

【0119】

図１６は、デバイス層１６０２の断面図を示しており、そのデバイス層１６０２上に薄膜回路層１６０４が配置されている。薄膜回路層１６０４は、トランジスタ層１６０６と、相互接続層１６０８と、接合層１６１０の一部分とを含む。

【0120】

デバイス層１６０２は、複数のＬＥＤ１６１４を含む。ＬＥＤ１６１４は、アレイ内の（たとえば、アレイ１４００内の）マイクロＬＥＤであることが可能である。ＬＥＤ１６１４は、ＬＥＤの材料およびオペレーションに適合する基板上に形成されることが可能である（たとえば、窒化ガリウム（ＧａＮ）、Ｓｉ（シリコン）上のＧａＮ、サファイア上のＧａＮ、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、リン化アルミニウムインジウムガリウム（ＡｌＩｎＧａＰ）、およびヒ化ガリウム（ＧａＡｓ）を含むＩＩＩ－ＶまたはＩＩＩ－窒化物材料）。ＬＥＤ１６１４は、活性領域１６１６、反射器１６１８、および／または光抽出機能１６２０を含むことが可能である。

【0121】

トランジスタ層１６０６は、１つまたは複数の電気デバイスを含むことが可能である。たとえば、トランジスタ層１６０６は、薄膜トランジスタ（ＴＦＴ）１６２２、金属ビア１６２４、相互接続、コンデンサ、抵抗器など（たとえば、デバイス層１６０２上にモノリシックに形成された）を含むことが可能である。ＴＦＴ１６２２は、たとえば、ｃ軸配向結晶インジウムガリウム亜鉛酸化物（ＣＡＡＣ－ＩＧＺＯ）、アモルファスインジウムガリウム亜鉛酸化物（ａ－ＩＧＺＯ）、低温多結晶シリコン（ＬＴＰＳ）、アモルファスシリコン（ａ－Ｓｉ）などを含む材料を含むことが可能である。ＴＦＴの例示的な構造は、トップゲートまたはボトムゲート、トップコンタクトまたはボトムコンタクトなどを含むことが可能である。いくつかの実施形態においては、トランジスタ１６２２は、トレンチゲート自己整合（ＴＧＳＡ）薄膜トランジスタである。

【0122】

ＴＦＴ１６２２は、デバイス層１６０２のバックエンド上に（たとえば、ＬＥＤ１６１４のアレイのバックエンド上に）形成されることが可能である。このような配置は、ＬＥＤデバイスがスタンドアロンのウェハ上に製作されることを可能にし、これは、ＬＥＤデバイス／プロセスの最適化を可能にする。たとえば、ピクセルのスケーリングを可能にする目的でカソード／アノードを分離するためにエッチングおよびパッシベーションが実行されることが可能である。いくつかの実施形態においては、トランジスタ層１６０６は、ＬＥＤ１６１４のオペレーションを制御するためのピクセル回路を形成するように相互接続されているトランジスタおよびコンデンサを含む。

【0123】

相互接続層１６０８は、制御線またはデータ線１６２８と呼ばれる場合もある共通信号線を含む。共通信号線は、グローバルネットの一部であることが可能である。接合層は、バンプに接合するための複数のパッド１６３０を含む。データ線１６２８は、トランジスタ層１６０６から接合層１６１０内の１つのパッド１６３０までの複数のピクセル回路（たとえば、複数のＬＥＤ１６１４のための）を接続する。

【0124】

図１７は、ＬＥＤ１６１４のアレイに接合されているバックプレーン１７０４の例の断面図を示している。バックプレーン１７０４は、たとえば、ＣＭＯＳ周辺回路１３０８を実施するためのトランジスタおよび相互接続を含むシリコンウェハを含むことが可能である。バンプ１５０２は、バックプレーン１７０４と薄膜回路層とを電気的に接続する。バンプ１５０２は、銅、銅合金、アルミニウム、タングステンなどを含むことが可能である。その上、バンプ１５０２は、ダイ対ダイまたはダイ対ウェハの相互接続の形態であることが可能である。

【0125】

図１７は、第１のＬＥＤ１６１４－１のオペレーションを制御するための第１のピクセル回路の第１のトランジスタ１６２２－１と、第２のＬＥＤ１６１４－２のオペレーションを制御するための第２のピクセル回路の第２のトランジスタ１６２２－２との両方と接続されている１つのデータ線１６２８を示している。ピクセル回路どうしは、データ線１６２８によって相互接続されて（たとえば、ピクセル回路どうしは、そのデータ線を共有して）、グローバル信号の数を低減する（たとえば、グローバル信号を送信するために使用されるバンプ１５０２の数を低減する）。データ線１６２８は、第１のパッド１７０８－１に接続されている。バンプ１５０２は、第１のパッド１７０８－１を第２のパッド１７０８－２に接合しており、第２のパッド１７０８－２は、バックプレーン１７０４の一部である。

【0126】

図１８は、開示されている技術の例による、ディスプレイデバイス１８００の例示的なアーキテクチャを示している。変位デバイス１８００は、（たとえば、図２７において示されている）薄膜回路層における増大された機能性のスペクトルに沿ったさまざまなアーキテクチャのうちのほんの一例のアーキテクチャである。図１８において示されているように、バックプレーン１７０４は、複数のアドレスドライバ１８０２、データ線／ビット線ドライバ１８０４、および制御／タイミングドライバ１８０６を含むＣＭＯＳウェハを含むことが可能である。アドレスドライバ１８０２は、１つまたは複数のピクセルＴＦＴ（および対応するＬＥＤ）を選択するための選択信号を生成することが可能である。選択信号は、たとえば、ターゲットＬＥＤのアドレス（たとえば、行アドレス、列アドレスなど）を指定することが可能である。データ線／ビット線ドライバ１８０４は、ＬＥＤを流れる電流の大きさ（または平均の大きさ）を設定するためのオペレーション信号を生成することが可能である。制御／タイミングドライバ１８０６は、オペレーション信号の適用のタイミングを制御するためのタイミング信号を生成することが可能である。ドライバは、制御論理表示パイプライン１８０８によって制御されることが可能である。バックプレーン１７０４はさらに、ＬＥＤに電圧（および接地）を供給するための電圧供給レギュレータ１８１０を含むことが可能である。選択信号、オペレーション信号、タイミング信号、および電圧供給は、バンプ１５０２を介して薄膜回路層へ送信されることが可能である。薄膜回路層は、共通信号線（たとえば、データ線１６２８）を含み、それらの共通信号線は、ピクセルＴＦＴのグループによって共有されている。ターゲットピクセルＴＦＴが選択信号によって選択／有効化され、オペレーション信号およびタイミング信号に基づいて、対応するＬＥＤを流れる電流を制御することが可能である。

【0127】

一例として、バックプレーン１７０４は、複数の金属接合のうちの１つの金属接合（たとえば、バンプ１５０２）を通じてグローバル信号を薄膜回路層へ送信するように構成されており、グローバル信号は、行選択データ、列選択データ、アナログバイアス、電圧供給、パルスクロック、またはｄｆｔ（テストイネーブル回路）のうちの１つまたは複数を含む。バックプレーン１７０４の駆動回路は、アドレスドライバ１８０２、データ線ドライバ１８０４、または制御／タイミングドライバ１８０６のうちの１つまたは複数を含むことが可能である。薄膜回路層は、ピクセル回路に信号を適用するためのセレクタマルチプレクサを含むことが可能である。

【0128】

図１９～図２１は、ディスプレイデバイスの例示的な変調回路を示している。変調回路は、薄膜回路層１６０４において、および／またはバックプレーン１７０４において形成されることが可能である。図１９は、アナログ変調回路の一例である。アナログ回路におけるオペレーション信号は、ＬＥＤ１６１４に印加されることになる電流の大きさに対応する大きさを有する。アナログ変調回路は、最小のフットプリントを有することが可能であるが、マグニチュード変調が、ＬＥＤ１６１４を赤方偏移または青方偏移させる可能性がある。

【0129】

図２０は、ＬＥＤ１６１４の強度のパルス符号変調（ＰＣＭ）のための回路の例である。図２０における回路は、比較的シンプルであるが、グリッチが、いくつかの知覚的なアーチファクトを引き起こす可能性がある。図２１は、ＬＥＤ１６１４の強度のパルス幅変調（ＰＷＭ）のための回路の例である。ＰＷＭ回路は、最大のフットプリントを有するが、より少ない知覚的なアーチファクトを有することが可能である。

【0130】

コード信号を変更することによって、どれぐらい長くＬＥＤがオンであるかを変更することが可能であり、これによって、そのＬＥＤがユーザにとってどれぐらい明るく見えるかが変わる。ＰＣＭおよびＰＷＭの両方において、オペレーション信号は、選択されたＬＥＤ１６１４へ電流が流れる期間内における時間のパーセンテージを表すデジタル信号を含む。回路図の下のチャートは、コード信号のさまざまな組合せに基づく信号の「オン」持続時間を示している。たとえば、図２０のＰＣＭ回路においては、「ｗｌ」および「ｂｌ」信号は、コンデンサｄ０、ｄ１、およびｄ２を充電するためにアドレスドライバによって制御されるオペレーション信号であることが可能である。カウンタ信号ｃ０、ｃ１、およびｃ２が制御／タイミングドライバによって制御されて、いつコンデンサｄ０、ｄ１、およびｄ２がＬＥＤ１６１４を通じて放電するかを制御することが可能であり、これによって、ＬＥＤ１６１４を通る電流の導通持続時間を変調することが可能である。図２１のＰＷＭ回路は、同様の原理に基づいて、ただしカウンタ信号ｃ０、ｃ１、およびｃ２の異なるタイミングを用いて、ＬＥＤ１６１４を通る電流の導通持続時間を変調することも可能である。図１９～図２１において、信号ネットが単一のピクセル内の端子のみに接続されている場合には、それらの信号ネットは、ローカル信号とみなされることが可能である。信号ネットが複数のビットセルをともに接続している場合には、それらの信号ネットは、グローバルネットとみなされることが可能である。たとえば、図１２０においては、「ｂｌ」（ビット線）、「ｗｌ」（ワード線）、「ｃ０」、および「ｖｄｄ」（電源）が、グローバルネットの部分とみなされることが可能である。グローバル信号は、グローバルネット上で送信される。高い容量性負荷を有する場合があるということが、グローバル信号の特徴である。いくつかのグローバル信号は、高い定常状態電流負荷を有する場合もある。ＴＦＴコンポーネントの限られた駆動強度に起因して、グローバルネットを充電または放電するのにＴＦＴコンポーネントを使用しないことが推奨される。逆に、ＴＦＴコンポーネントがグローバルネットをロードすることは許容可能である。同様に、低減されたローカルネットキャパシタンス、ひいては駆動要件に起因して、ＴＦＴコンポーネントがローカルネットを充電または放電することは許容可能である。

【0131】

図２２～図２４は、アドレス指定スキームの例を示している。図２２は、それぞれのピクセル２２０２が別個のアドレス接続を有するアドレス指定スキームを示している。図２３は、行アドレスおよび列アドレスを使用することによってピクセル２３０２をアドレス指定することの例を示しており、これは、図２２によるアドレス指定と比較して、ピクセルへの接続の数を低減することが可能である。図２３においては、それぞれの行アドレスおよび列アドレスは、それぞれ、同じ行および列に沿ったピクセルどうしの間で共有されることが可能である。

【0132】

図２４において示されているように、ピクセルＴＦＴ入力上の容量性負荷を低減するために、直列に接続されている２つのトランジスタ２４０２を提供して、ピクセルＴＦＴの入力を制御することが可能である。２つのトランジスタ２４０２は、たとえば、ピクセルの行を選択または選択解除するように構成されている２つの行選択信号、ピクセルの列を選択または選択解除するように構成されている２つの列選択信号などによって制御されることが可能である。コンデンサ２４０４は、ストレージコンデンサである。ＢＬは、ビット線であることが可能であり、ビット線は、データ線と呼ばれることも可能である。２つのトランジスタ２４０２は、共通信号の数を低減するために同じ信号によって制御されることも可能である。したがって、ピクセル回路が、ストレージコンデンサをデータ線に結合するために一緒にアサートされる複数の選択信号に結合されることが可能である。単一のピクセル回路が、複数の行選択信号に接続されることが可能である。制御信号は、ＬＥＤ１６１４に関する一意のアドレスを含むことが可能であり、オペレーション信号は、ＬＥＤアレイにおける選択されたＬＥＤのオペレーションを制御することが可能である。図２４における回路は、トランジスタ層１６０６において形成されることが可能であり、セレクタと呼ばれる場合がある。

【0133】

図２５は、ピクセル２３０２をアドレス指定するために複数の行信号を使用する例示的なレイアウトを示している。複数の列を１つの列２５０２へと折り畳んで、列接続の数を低減すること（たとえば、使用されるバンプ１５０２の数を低減すること）が可能である。たとえば、２つの行および４つの列が、電気的におよび／または論理的に接続されて、１つの列および８つの行を有することが可能である。アドレス指定スキームおよび選択信号は、同じ列内にあるが別々の列としてアドレス指定されているピクセル２３０２どうしの間を区別するように構成されることが可能である。それぞれのピクセルＴＦＴは、正しいピクセルが選択されることが可能であるようにアドレス指定スキームに基づいて選択信号のピクセル内デコーディングを実行するように構成されることが可能である。図２５における例に関しては、ピクセル２３０２－１、２３０２－２、２３０２－２、２３０２－４、２３０２－５、２３０２－６、２３０２－７、２３０２－８は、列データ線信号２５０２と、行データ線信号（たとえば、Ａ、Ｂ、Ｃ、Ｘ、Ｙ、およびＺ）との組合せを通じて個々にアドレス指定されることが可能である。アドレス指定は、ピクセルごとに２つのセレクタ信号を有することによって達成される。たとえば、ピクセル２３０２－１を選択するためには、信号「Ａ」および信号「Ｘ」の両方がアサートされなければならない。たとえば、ピクセル２３０２－２を選択するためには、信号「Ｂ」および信号「Ｘ」の両方がアサートされなければならない。より一般的には、データ線上のＮ個のピクセルをアドレス指定するためには、Ｎ個のセレクタ信号の平方根が使用される。このアプローチは、使用される「バンプ」相互接続の数をさらに減らすという利点を有しており、ひいては、粗い、より製造可能なピッチターゲットを可能にする。いくつかの実施形態においては、ピクセル２３０２どうしの間における中心から中心までの間隔は、５、３、または２ミクロン以下であり、０．１、０．５、または１ミクロン以上である。

【0134】

図２６は、ディスプレイデバイスを製作するプロセス２６００の実施形態のフローチャートである。プロセス２６００は、ステップ２６０２においてマイクロＬＥＤウェハ上にマイクロＬＥＤを製作することから開始する。マイクロＬＥＤデバイスは、ウェハ上に形成されることが可能であり、そのウェハは、マイクロＬＥＤの材料およびオペレーションに適合する基板を含むことが可能である。例は、ＧＡＮ、Ｓｉ上のＧＡＮ、サファイア上のＧＡＮ、ＩｎＧａＡｓ、ＡｌＩｎＧａＰ、ＧａＡｓなどを含むＩＩＩ－ＶまたはＩＩＩ－窒化物を含む。

【0135】

ステップ２６０４において、ＴＦＴをマイクロＬＥＤウェハの酸化物上にモノリシックに形成して、１つまたは複数のマイクロＬＥＤダイを形成することが可能であり、それによってＴＦＴおよびマイクロＬＥＤは、同じウェハ上に形成される。ＴＦＴは、トレンチゲート自己整合（ＴＧＳＡ）ｃ軸配向結晶インジウムガリウム亜鉛酸化物（ＣＡＡＣ－ＩＧＺＯ）ＴＦＴを含むことが可能である。ＴＦＴは、たとえば、アモルファスインジウムガリウム亜鉛酸化物（ａ－ＩＧＺＯ）、低温多結晶シリコン（ＬＴＰＳ）、アモルファスシリコン（ａ－Ｓｉ）などを含むことも可能であり、低温バックエンド適合プロセスで製作されることが可能である。

【0136】

ステップ２６０６において、相互接続形成およびメタライゼーションをマイクロＬＥＤダイ内で実行して、たとえば、ピクセルＴＦＴどうしによって共有されることになる共通信号線を提供することが可能である。相互接続は、金属、たとえば、銅、銅合金、アルミニウム、タングステンなどを使用して形成されることが可能である。ステップ２６０８において、相互接続と接続するためにマイクロＬＥＤダイの表面上にマイクロバンプインターフェースが形成されることが可能である。

【0137】

ステップ２６１０（ステップ９０２～９０８と同時に生じることが可能である）において、シリコンバックプレーンが製作されることが可能である。シリコンバックプレーンは、ドライバ回路（図１８において示されているものなど）を含むことが可能である。ステップ２６１２において、マイクロバンプインターフェースが形成されることが可能である（たとえば、バックプレーン上に。いくつかの実施形態においては、バンプは、ステップ２６０８においてマイクロバンプインターフェース上に形成されることが可能である）。ステップ２６１４において、マイクロＬＥＤダイおよび／またはシリコンバックプレーン上で個片化プロセスが実行されることが可能である。マイクロＬＥＤダイおよびシリコンバックプレーンは、対応するマイクロバンプインターフェースにおいてマイクロバンプ接続を形成することによって組み立てられて、ディスプレイデバイスを形成することが可能である。

【0138】

図２７は、薄膜回路層に機能性を付加するための複雑さおよびマイクロバンプ低減の例示的なスライディングスケールを示している。薄膜回路層に置かれる回路が多ければ多いほど、使用されるバンプの数が低減され、これによって、位置合わせに関する公差を低減することが可能である。しかしながら、薄膜回路層に置かれる回路が多ければ多いほど、薄膜回路層の製作は、より複雑になる。加えて、薄膜回路層における回路は、バックプレーンにおいて形成された回路よりも遅くなる可能性がある。図２７は、デバイス２７０２－Ａ、デバイス２７０２－Ｂ、およびデバイス２７０２－Ｃという３つの例示的なデバイスを示している。これらの３つの例示的なデバイスは、制限的であることを意図されているものではない。なぜなら、バックプレーンと薄膜回路層との間において分割された機能性のその他の組合せが使用されることが可能であるからである。

【0139】

デバイス２７０２－Ａにおいては、ピクセル回路がバックプレーンにある。この例においては、薄膜回路層は使用されておらず、マイクロバンプどうしは、高精細度のために非常に密接に間隔を空けられている（たとえば、マイクロバンプどうしの間隔は、１．１、１．３、１．４、１．６、１．８、２．１、または２．３ミクロンなど、１ミクロン以上、３ミクロン以下である）。

【0140】

デバイス２７０２－Ｂにおいては、セレクタマルチプレクサを備えたピクセル回路が薄膜回路層に形成されている。マイクロバンプどうしは、密接に間隔を空けられているが、薄膜回路層は、デバイス２７０２－Ｃよりも製造するのがはるかに容易である（たとえば、マイクロバンプどうしの間隔は、１０、１２、１４、１６、１８、または２０ミクロンなど、８ミクロン以上、３０ミクロン以下である）。

【0141】

デバイス２７０２－Ｃにおいては、薄膜回路層は、デバイス２７０２－Ｂにおける回路に加えて、メモリ（たとえば、ＤＲＡＭ）および変調回路（たとえば、図１９～図２１からの）を含む。デバイス２７０２－Ｃにおけるマイクロバンプは、最大の間隔を有する（たとえば、マイクロバンプどうしの間隔は、３５、３４、５５、または６４ミクロンなど、３０ミクロン以上、７５ミクロン以下である）。

【0142】

したがって、いくつかの実施形態においては、薄膜回路層は、セレクタマルチプレクサを含み、バックプレーンは、メモリ回路および／もしくは変調器回路を含み、ならびに／または薄膜回路層は、メモリ回路および変調器回路を含む。

【0143】

図２８は、マイクロＬＥＤディスプレイを製作するプロセス２８００の実施形態のフローチャートである。プロセス２８００は、ステップ２８０２において半導体構造を入手することから開始する。半導体構造は、第１のドープされた半導体層と、第２のドープされた半導体層と、第１のドープされた半導体層と第２のドープされた半導体層との間における発光層とを含む層状エピタキシャル構造であることが可能である。図７Ａは、半導体構造の例を提供しており、図１６におけるデバイス層１６０２は、半導体構造の別の例である。

【0144】

ステップ２８０４において、薄膜回路層が半導体構造上に堆積される。たとえば、薄膜トランジスタを形成するための層が、半導体構造上に堆積される。ステップ２８０６において、発光層からの発光を制御するために薄膜回路層に回路が形成される。たとえば、トランジスタ、コンデンサ、トレース、および／または共通信号線が、薄膜回路層に形成される。接合パッド（たとえば、下側接合パッド）が、薄膜回路層に形成されることが可能である。

【0145】

ステップ２８０８において、バックプレーンが入手される（たとえば、バックプレーン１７０４）。いくつかの実施形態においては、バックプレーンは、バックプレーンを製造することによって入手される。バックプレーンは、複数の金属接合を通じて薄膜回路層に電流を供給するための駆動回路を含む。バックプレーンは、接合するための複数のパッド（たとえば、上側接合パッド）を含むことが可能である。複数のマイクロバンプが、ステップ２８１０で薄膜回路層上に、またはバックプレーン上に（たとえば、接合パッド上に）に形成される。バックプレーンは、ステップ２８１２で複数のマイクロバンプ（たとえば、バンプ１５０２）を使用して薄膜回路層に接合される。たとえば、バックプレーンは加熱され、薄膜回路層の方へ押され、それによってマイクロバンプ（たとえば、はんだ）が溶融し、バックプレーンと薄膜回路層との間においてオーミック接続を形成する。マイクロバンプは、接合後に（たとえば、冷却後に）複数の金属接合になる。

【0146】

発光ダイオード（ＬＥＤ）のアレイが、ステップ２８１４で半導体構造から形成される。ＬＥＤのアレイは、接合の前または後に形成されることが可能である。複数の金属接合の数は、金属接合どうしの間におけるさらに大きな間隔（たとえば、中心から中心まで）を可能にするためにＬＥＤのアレイにおけるＬＥＤの数よりも少ない。

【0147】

いくつかの実施形態においては、ＬＥＤのアレイは、発光側（たとえば、発光側１３１２）と、発光側の反対側（たとえば、発光側の反対側１３１４）とを有し、薄膜回路層は、発光側の反対側に堆積され、バックプレーンを入手することは、シリコンウェハのシリコンデバイス層において複数のＣＭＯＳトランジスタおよび相互接続を形成することを含み、ＬＥＤのアレイを形成することは、半導体構造を個片化することを含み、半導体構造を個片化することは、バックプレーンを薄膜回路層に接合する前に生じ、薄膜回路層は、ウェハレベルで半導体構造上に形成され、バックプレーンは、接合前にバックプレーンにおいて形成された電気回路を含み、マイクロバンプは、オーミック材料で作られており、薄膜回路層は、半導体構造以外の多くの異なるタイプの基板材料（たとえば、サファイアもしくはガラス）に適用されることが可能であり、バックプレーンは結晶シリコンを含み、使用されるマイクロバンプの数は、１０００以上および／もしくは１０，０００以下であり、ならびに／またはマイクロバンプどうしの間における間隔は、ＬＥＤどうしの間における間隔よりも大きい。

【0148】

マルチプレクサを使用して、薄膜回路層とバックプレーンとの間におけるバンプの数を低減することが可能である。薄膜回路層とバックプレーンとの間におけるバンプの数を低減するために使用されることが可能であるマルチプレクサの一例は、タイル状のローリングシャッターである。タイル状のローリングシャッターは、光源のアレイをタイルへと分割し、それらのタイルは、グループと呼ばれる場合がある。それぞれのタイルは、複数の行および複数の列を有する。ある期間にわたってコマンド信号が行に順次適用され、それによって、その期間中にタイルにおけるそれぞれの行に電流が印加され、一度に１つの行のみが電流を受け取る。マルチプレクサの例としてタイル状のローリングシャッターが提供されているが、その他のマルチプレクサが使用されることも可能である。タイル状のローリングシャッターに対する変形形態が使用されることも可能である。マルチプレクサを薄膜回路層に形成して、バックプレーンと薄膜回路層との間における接続の数を低減することが可能である。

【0149】

図２９は、タイル状のローリングシャッターの一部としてタイル２９０２へと分割されたＬＥＤのアレイの例を示している。第１のタイル２９０２－１および第２のタイル２９０２－２に関する経時的な行の活性化が示されている。２つのタイル２９０２が示されているが、ＬＥＤのアレイにおいては２つよりも多いタイル２９０２があることが可能であるということを理解されたい。たとえば、あるアレイにおいて１００万個のＬＥＤがあり、そのアレイがタイル２９０２へと分割されて、それぞれのタイルが５００個のＬＥＤを有している場合には、そのアレイは、２０００個のタイルへと分割されることになる。

【0150】

それぞれのタイル２９０２は、複数の行ｒおよび複数の列ｃを含む。それぞれのタイル２９０２においては、ｍ個の行およびｎ個の列がある。図２９において示されている例においては、ｍ＝６４およびｎ＝６である。ｍおよびｎは、図２９において示されているのとは異なる値を有することが可能であるということを理解されたい。いくつかの実施形態においては、ｍは、ｎの２、３、４、または５倍以上である。第１のタイル２９０２－１および第２のタイル２９０２－２に関する第１の行ｒ－１、第２の行ｒ－２、第３の行ｒ－３、第６４の行ｒ－６４、第１の列ｃ－１、第２の列ｃ－２、および第３の列ｃ－３が、図２９においてラベル付けされている。

【0151】

期間は、複数のタイムスロットＴへと分割される。期間内のタイムスロットＴの数ｑは、行の数ｍに等しいことが可能である。それぞれの行ｒは、期間中に１回活性化される。示されている例においては、６４個のタイムスロットＴがある。第１のタイムスロットＴ－１、第２のタイムスロットＴ－２、第３のタイムスロットＴ－３、そして第６４のタイムスロットＴ－６４に至るまで。一連の行が、一連のタイムスロットＴにおいて活性化され、それによって、それぞれの行におけるＬＥＤが、期間中に１回活性であることが可能である。たとえば、第１のタイムスロットＴ－１中に、第１の行ｒ－１におけるＬＥＤが活性化されることが可能であり、第２のタイムスロットＴ－２中に、第２の行ｒ－２におけるＬＥＤが活性化されることが可能であり、第３のタイムスロットＴ－３中に、第３の列ｒ－３におけるＬＥＤが活性化されることが可能であり、そして最終的には第６４のタイムスロットＴ－６４中に、第６４の行ｒ－６４におけるＬＥＤが活性化されることが可能である。行が活性化された場合には、その行におけるそれぞれのＬＥＤは、所与の持続時間および／または所与の強度で、個々に電流を受け取ることが可能である。たとえば、図２０および図２１におけるグラフは、ＬＥＤがタイムスロットＴのうちの所与の持続時間（たとえば、パーセンテージ）にわたってオンであり続けるためにはどのように変調されることが可能であるかを示している。ＬＥＤがタイムスロットＴ中に長くオンであればあるほど、そのＬＥＤは、視聴者にとって明るく見える。期間は短いことが可能であり、それによって視聴者は、ＬＥＤがオフになったりオンになったりしているのをおそらく知覚しない（たとえば、期間は、１５ｍｓ、１ｍｓ、５００μｓ、１００μｓ、もしくは１０μｓ以下であることが可能であり、および／または期間は、１μｓ以上であることが可能である）。タイル２９０２のそれぞれの行ｒは、さまざまな時点で活性化されることが可能である。いくつかの実施形態においては、ディスプレイシステムは、毎秒１２０フレームのフレームレートを表示することが可能であり、ディスプレイタイルは、６４行を含むことが可能である。いくつかの実施形態においては、ディスプレイは、ディスプレイおよびグラフィックスシステムのオペレーションオーバーヘッドを考慮するために５０％のデューティーサイクルを有することが可能である。いくつかの実施形態においては、行表示時間は、およそ６４マイクロ秒（０．５＊１／１２０＊１／６４）であることが可能である。いくつかの実施形態においては、６４マイクロ秒の行表示時間中に、ピクセル強度は、可変アナログ電流によって駆動されることが可能である。いくつかの実施形態においては、６４マイクロ秒の間に、ピクセル強度に関する行表示時間がデジタル変調されることが可能である。いくつかの実施形態においては、ピクセルは、２マイクロ秒の増分で切り替えられて、７ビットのグレースケール（２ｕｓ＝６４ｕｓ／２＾７）の作成を可能にすることができる。この例は、行どうしを順番に活性化することについて記述しているが、いくつかの実施形態においては、行どうしが順番から外れて活性化されることが可能である。いくつかの実施形態においては、別々の列ｃの行ｒどうしが、別々の時点で活性化することが可能である。たとえば、セルｒ－１、ｃ－１におけるＬＥＤは、タイムスロットＴ－１中に活性化することが可能であり、セルｒ－２、ｃ－１におけるＬＥＤは、タイムスロットＴ－２中に活性化することが可能であり、セルｒ－１、ｃ－２におけるＬＥＤは、タイムスロットＴ－２中に活性化することが可能であり、セルｒ－３、ｃ－１におけるＬＥＤは、タイムスロットＴ－３中に活性化することが可能であり、セルｒ－２、ｃ－２におけるＬＥＤは、タイムスロットＴ－３中に活性化することが可能であり、セルｒ－１、ｃ－３におけるＬＥＤは、タイムスロットＴ－３中に活性化することが可能である、といった具合である。

【0152】

図３０は、タイルの列におけるＬＥＤに電流を印加するために使用されることが可能である簡略化された回路の例を示している。図３０は、薄膜回路層３００８における制御線３００６とバックプレーン３００４を電気的に結合する接合３００２を示している。制御線３００６は、トランジスタ３０１２を通じてＬＥＤ３０１０に電流を提供する。制御線３００６は、図１６におけるデータ線１６２８と同様であることが可能である。トランジスタ３０１２は、図１６におけるトランジスタ１６２２と同様であることが可能である。接合３００２は、図１７におけるバンプ１５０２から形成された金属接合であることが可能である。

【0153】

制御線３００６は、タイルの列におけるＬＥＤ３０１０に電流を提供する。第１のＬＥＤ３０１０－１が、第１の行ｒ－１にあり、第２のＬＥＤ３０１０－２が、第２の行ｒ－２にあり、第３のＬＥＤ３０１０－３が、第３の行ｒ－３にある、といった具合であり、最終的には第ｍのＬＥＤ３０１０－ｍが、第ｍの行ｒ－ｍにある。トランジスタ３０１２は、順に活性化して（たとえば、作動して）、制御線３００６からの信号がＬＥＤ３０１０へ伝わることを可能にする。カソード３０１４が、ＬＥＤ３０１０を通って流れる電流のための帰路を提供する。カソード３０１４は、（たとえば、タイルの１つの列における複数のＬＥＤ３０１０に接続されている、ならびに／または複数の列および／もしくはタイルにおけるＬＥＤどうしに接続されている）共通のカソードであることが可能である。

【0154】

バックプレーン３００４は、この例においては、メモリ３０１６、変調回路３０１８、および電流源３０２０を含むことが可能である。図３０における例は、薄膜回路層とバックプレーンとの間において分割されている機能性に関する限り、図２７におけるデバイス２７０２－Ｂと同様である。メモリ３０１６および変調回路３０１８が薄膜回路層３００８にあるならば、そのような構成は、図２７におけるデバイス２７０２－Ｃと同様であろう。

【0155】

複数のＬＥＤ３０１０と結合されている１つの制御線３００６を有することによって、バックプレーン３００４とＬＥＤ３０１０との間における接合３００２の数は、ＬＥＤ３０１０ごとに１つの制御線３００６を有する場合と比較して低減されることが可能である。

【0156】

タイルにおける列の数ｎが８に等しいならば、タイルごとに８つの接合３００２および８×ｍ個のＬＥＤ３０１０があるであろう。また、タイルごとに８つの変調回路３０１８および８つのメモリ３０１６があるであろう。いくつかの実施形態においては、ＬＥＤのアレイは、５１２、１０００、２０４８、２５４２、またはその他の数のタイルへと分割されることが可能である。

【0157】

図３１は、接合３００２のための接合部位を有するタイル３１００の例を示している。タイル３１００は、タイル２９０２と同様であることが可能である。タイル３１００は、ｍ個の行およびｎ個の列を有する。タイル３１００は、８つの列を有する（ｎ＝８）。行および列のそれぞれのセルに１つのＬＥＤがある。タイル３１００は、ＬＥＤのアレイのサブセットを示している。ＬＥＤのアレイは、フットプリントを占有し、接合３００２は、そのフットプリントにわたって分散している。接合３００２は、ＬＥＤのアレイの上にあるように見えるが、接合３００２は、ＬＥＤのアレイとバックプレーンとの間にあり、図３１は、ＬＥＤのアレイへの接合部位どうしの並置を示している。図３１のタイル３１００におけるＬＥＤは、１．８μｍのピッチを有するが、ＬＥＤのその他のピッチが使用されることも可能である。行１～６４は１１５．２μｍの合計幅を有し、列は１４．４μｍの合計幅を有する。その他の寸法が使用されることも可能である。

【0158】

はんだを接合材料として使用して２つのウェハをともに接合しながら、はんだを加熱する。２つのウェハが、別々の熱膨張係数（ＣＴＥ）を有する基板を有している場合には、それらの２つのウェハは、別々の速度で膨張することが可能であり、これは、接点どうし（すなわち、接合部位どうし、または図１６におけるパッド１６３０などのパッドどうし）の「ウォークオフ」につながり、それによって、接合３００２のための接点どうしの位置が合わない。接合温度が高くなればなるほど、より高いウォークオフ、およびより大きなずれにつながる。たとえば、バックプレーンは、シリコン基板を使用して作られることが可能であり、ＬＥＤは、ＧａＡｓなどのＩＩＩ－Ｖ材料で作られることが可能である。薄膜回路層は、ＧａＡｓに適用される（たとえば、ＬＥＤのＧａＡｓは、薄膜回路層のための基板としての役割を果たす）。シリコンおよびＧａＡｓは、別々のＣＴＥを有する。バックプレーンにおける接合部位は、薄膜回路層における接合部位と比較して、ずれることになる。なぜなら、シリコンおよびＧａＡｓを加熱して、はんだを溶かして、接合を形成するからである。接合において使用される温度が高ければ高いほど、薄膜回路層における接合部位と比較して、バックプレーンにおける接合部位のずれは大きくなる。

【0159】

ウォークオフを低減するために、より大きな接合部位および／または接合のためのさらに低い温度が使用されることが可能である。また、チップレットを形成するために１つの基板を通じてエッチングすること（たとえば、ドライおよび／またはディープエッチングを使用して薄膜回路層の基板をエッチングすること、ＧａＡｓを通じてエッチングすること）は、薄膜回路層における接合部位が移動することを可能にし得る。ウェハ対ウェハ接合の代わりに、ダイ対ウェハまたはダイ対ダイ接合が使用されることが可能である。たとえば、ＧａＡｓウェハ上のＬＥＤは、チップレット上で小さなアレイへと分割されることが可能であり、それぞれのチップレットは、ｎ接点およびｐ接点の両方を有する。より小さなアレイを使用することは、ディスプレイの欠陥部分を再加工することを可能にすることもできる。

【0160】

接合部位どうしの小さなピッチは、アンダーフィルを適用することに伴う困難につながる可能性もある。アンダーフィルを適用することは、追加の剛性を提供すること、熱伝達を補助すること、および／または接合上のストレスを低減することを含む、いくつかの利点を有することが可能である。接合部位どうしが互いに近すぎる場合には、アンダーフィル材料が接合部位どうしの間において流れるようにすることが困難であることがある（たとえば、アンダーフィルの粘性が高すぎること、および／または粒子のサイズが大きすぎることに起因して）。アンダーフィル材料が接合部位どうしの間において流れるようにしないことによって、アンダーフィルの効果が低減される可能性がある。特定の材料は、４０ミクロンまでの接合部位どうしのピッチでの使用に適しているとわかっている（たとえば、ＮａｍｉｃｓからのＵ８４１０－３０２ＬＦ１およびＸＳ８４１０－３０２ＳＮＳＢ）。特定の材料は、２０ミクロンまでの接合部位どうしのピッチでの使用に適しているとわかっている（たとえば、ＮａｍｉｃｓからのＵ８４１０－３０２Ｆ）。代替アプローチは、バックプレーンを薄膜回路層に接合する前に、バックプレーンおよび／または薄膜回路層上に、スピンコーティングされることが可能である粘性材料または積層されることが可能である膜であることが可能である事前に適用される下層膜材料を使用することであることが可能である。

【0161】

図３１は、タイル状のローラマルチプレクサを実装することによって、ＬＥＤごとに１つの制御線（たとえば、図３０における制御線３００６）が接合されることになっていた場合よりも、接合３００２のための接合部位が大きくなることが可能であるということを示している。図３１におけるタイル３１００は、６４行および８列を有するタイルを示している。８つの接合３００２、それぞれの列ごとに１つの接合３００２および１つの対応する制御線がある。第１の列ｃ－１の制御線に接続するための第１の接合３００２－１、第２の列ｃ－２の制御線に接続するための第２の接合３００２－２、第３の列ｃ－３の制御線に接続するための第３の接合３００２－３、第４の列ｃ－４の制御線に接続するための第４の接合３００２－４、第５の列ｃ－５の制御線に接続するための第５の接合３００２－５、第６の列ｃ－６の制御線に接続するための第６の接合３００２－６、第７の列ｃ－７の制御線に接続するための第７の接合３００２－７、および第８の列ｃ－８の制御線に接続するための第８の接合３００２－８がある。接合３００２どうしの間における間隔は、ＬＥＤごとに１つの接合３００２があった場合よりも大きい。接合３００２も、ＬＥＤごとに１つの接合３００２があった場合よりも大きいことが可能である。したがって、バンプどうしは、アレイにおけるＬＥＤどうしのピッチよりも大きな隔たりを伴って分散されることが可能である。

【0162】

いくつかの実施形態においては、小さなピッチ（接合３００２どうしの間における距離）は、６０、５０、４０、３０、２０、１５、もしくは１０μｍ以下、および／または１μｍ以上であることが可能である。ピッチが小さければ小さいほど、基板のＣＴＥミスマッチによって引き起こされるウォークオフを低減するために接合にとって必要とされる温度は低くなる。いくつかの実施形態においては、接合温度は、ウォークオフを低減するために摂氏３００度以下である。時として、接合温度は、接合３００２どうしのピッチに応じて、摂氏３００度、２５０度、２００度、１５０度、１００度、８０度、または７５度以下であることが可能である。たとえば、ナノポーラス金の圧縮接合は、摂氏７５度の接合温度を目標とすることが可能であり、その結果、材料のＣＴＥミスマッチによって引き起こされるストレスが低くなるか、まったくなくなることが可能である。

【0163】

接合温度が低減された場合には、バンプの材料選択が困難になることがある。はんだを接合材料として使用する場合には、バンプ材料にとっての融点は、接合温度以下であり、それによってバンプは、溶融して接合を形成する。バンプ材料の融点も、デバイスの動作温度よりも高い（たとえば、それによって、はんだはデバイスの動作中に再液化しない）。したがって、はんだバンプ（たとえば、図１７におけるバンプ１５０２）は、接合温度以下の融点を有するように構成されている。いくつかの実施形態においては、ナノポーラス金またはナノポーラス銅が、摂氏２５０度、２００度、１５０度、１００度、または７５度以下の接合温度で使用される。ナノポーラス金は、およそ１５０度以下の接合温度を有する。接合温度は、使用される接合圧力および／または接合時間に部分的に依存することが可能である。いくつかの実施形態においては、銅は金よりも安価であるので、金の代わりに銅が使用され、銅を使用することは、金を使用する際に存在している可能性がある銀移行のリスクを低減し、および／または銅は、シリコンを汚染する可能性が低く、それによって銅は、バックエンド処理においては金よりも好ましくなる。ナノポーラス銅は、ナノポーラス金と同様の接合温度（たとえば、１５０度以下）を有すると予想される。はんだバンプとして使用される材料のいくつかのその他の融点は、摂氏での融点としては、インジウム（１８０°）、銅（２００°）、インジウム－銀（２００°）、銅－スズ（２５０°）、金－スズ（２８０°）、および金（２９０°）を含む。（接合３００２へと変わる前の）バンプは、球形、円筒形、円錐形、もしくはその他の形状であること、共晶材料もしくは単純な金属（たとえば、ＡｕもしくはＣｕ）でできていること、固体もしくはナノポーラスであること、ならびに／または全体的な加熱を使用して（たとえば、接合ツールもしくはオーブンを使用して）熱的に活性化されること、および／もしくは局所的な加熱を使用して（たとえば、接合温度を生成するためのレーザーを使用して）熱的に活性化されることが可能である。

【0164】

図３２は、タイルサイズ（図３２においては、列の数が行の数をはるかに超えているので、タイルサイズは、タイルにおける行の数として報告される）をバンプピッチと比較する例示的なチャートである。タイルサイズが増大した場合には、バックプレーンからＬＥＤへ制御信号を送信するために使用されるバンプが少なくなるので、バンプピッチは増大することが可能である。たとえば、タイルサイズが１である場合には、バンプピッチは、ＬＥＤのピッチのサイズ（たとえば、図３１における１．８μｍ）になる。タイルサイズが１６である場合には、バンプピッチは、７．２μｍであることが可能である。タイルサイズが６４である場合には、バンプピッチは、１４．４μｍであることが可能である、といった具合である。ＬＥＤのアレイは、ＬＥＤの総数を含むことが可能であり、複数の金属接合は、金属接合の総数に対応し、金属接合の総数は、アレイにおけるＬＥＤの総数よりも少なくとも１桁、２桁、または３桁少ない。薄膜回路層の複雑さと、接合どうしのピッチとの間にはトレードオフがある。たとえば、図２７におけるデバイス２７０２－Ｃの接合どうしのピッチは、図２７におけるデバイス２７０２－Ｂにおける接合どうしのピッチよりも大きいことが可能であるが、デバイス２７０２－Ｃにおいて薄膜回路層を形成することは、デバイス２７０２－Ｂと比べて、より複雑である場合があり、および／またはより遅い回路を生成する場合がある。なぜなら、薄膜回路層において使用される材料が、バックプレーンにおいて使用される材料ほど効果的ではない可能性があるからである。

【0165】

図３３は、ＬＥＤディスプレイを製作するプロセス３３００の実施形態のフローチャートである。プロセス３３００は、ステップ３３０２において複数のＬＥＤを形成することから開始する。いくつかの実施形態においては、複数のＬＥＤの数は、４、８、１６、３２、６４、および１２８以上、ならびに／または６４もしくは１２８以下に等しいことが可能である（たとえば、複数のＬＥＤは、図２９のタイル２９０２における行ｒの数ｍに等しいことが可能である）。いくつかの実施形態においては、複数のＬＥＤの数は、３０７，２００、９２１，６００、または２，０７３，６００以上であることが可能である。複数のＬＥＤは、結晶性半導体構造（たとえば、ＧａＡｓまたはＩｎＰなど、ＩＩＩ－Ｖのエピタキシャル層）から形成されることが可能である。ＬＥＤ３０１０－１から３０１０－ｍは、複数のＬＥＤの例である。

【0166】

ステップ３３０４において、複数のＬＥＤと電気的に結合されている複数のトランジスタを含む薄膜回路層が形成される。たとえば、図３０におけるトランジスタ３０１２を有する薄膜回路層３００８が形成される。それらのトランジスタは、複数のＬＥＤと電気的に結合されている。複数のトランジスタは、複数のＬＥＤのオペレーションを制御するように構成されている。たとえば、トランジスタ３０１２は、いつ電流がＬＥＤ３０１０に印加されるかを制御する。いくつかの実施形態においては、薄膜回路層は、複数のＬＥＤの結晶性半導体構造に格子整合されていない。たとえば、薄膜回路層は、単結晶構造の代わりにアモルファスまたは多結晶構造を有する半導体材料を含むことが可能である。

【0167】

ステップ３３０６において、制御線が、複数のトランジスタを第１のパッド（たとえば、図１６におけるパッド１６３０）と電気的に接続するために形成される。たとえば、図３０における制御線３００６は、８、１６、３２、６４、１２８、または２５６個のピクセルを制御するように構成されており、ピクセルの数は、２の累乗である必要はなく、したがって３３または１００個のピクセルのようなその他の数も可能である。制御線は、薄膜回路層において形成されること、および／またはその一部であることが可能である。いくつかの実施形態においては、制御線は、銅、銅合金、アルミニウム、および／またはタングステンで作られることが可能であり、その他の実施形態においては、その他の材料が使用されることが可能である。いくつかの実施形態においては、制御線は、共通信号線（たとえば、制御線３００６またはデータ線）である。共通信号線は、グローバル信号を送信するために使用されることが可能である。共通信号線は、行におけるすべてのまたはいくつかのピクセルに接続されることが可能である。たとえば、１つの共通信号線が、行におけるすべてのピクセルのオペレーションを制御するトランジスタと結合されることが可能であり、行には４４０、１６００、１９２０、もしくは２５６０個のピクセルがあり、または共通信号線が、行におけるピクセルのうちの１／２（たとえば、７２０、８００、９６０、もしくは１２８０個のピクセル）のオペレーションを制御するトランジスタと結合されることが可能である。

【0168】

ステップ３３０８で、バックプレーン（たとえば、バックプレーン３００４）が入手される。バックプレーンは、駆動回路（たとえば、図３０からのメモリ３０１６および／もしくは変調回路３０１８、ならびに／または図１８からのアドレスドライバ１８０２、データ／ビット線ドライバ１８０４、制御／タイミングドライバ１８０６、制御論理１８０８、および／または電圧供給レギュレータ１８１０）を含むことが可能である。バックプレーンは、第２のパッドを含む（たとえば、バンプ１５０２は、図１７において第１のパッドおよび第２のパッドに接触しているように示されている）。本明細書において使用される際には、バックプレーンは、ｕＬＥＤエピタキシャルウェハとは別個の論理ダイ上に形成されている回路を指す場合がある。

【0169】

第１のパッドは、ステップ３３１０において第２のパッドに接合される（たとえば、図３０における接合３００２を形成する）。接合することは、はんだ（たとえば、図１７におけるバンプ１５０２）を加熱して、はんだを溶融することを含むことが可能である。はんだを加熱することは、はんだを摂氏３００度、２５０度、２００度、１７５度、または１５０度以下まで加熱することを含むことが可能である。いくつかの実施形態においては、はんだを加熱することは、摂氏５０度、７５度、または１００度以上である。

【0170】

接合は、第１のパッドを第２のパッドと電気的に結合し、それによって、バックプレーンにおけるコントローラ（たとえば、図１８からのアドレスドライバ１８０２、データ／ビット線ドライバ１８０４、制御／タイミングドライバ１８０６、制御論理１８０８、および／または電圧供給レギュレータ１８１０）が、制御線と電気的に結合される。いくつかの実施形態においては、この方法はさらに、複数のＬＥＤに接続するための共通のカソード（たとえば、図３０におけるカソード３０１４）を形成することを含む。

【0171】

さまざまなプロセスを使用して、薄膜回路層とバックプレーンとを備えたエピタキシャル構造を形成することが可能である。エピタキシャル構造は、ＬＥＤのアレイを形成するために使用される。バックプレーンは、エピタキシャル構造および薄膜回路層と垂直統合されることまたは水平統合されることが可能である。図３４～図５４および図５５～図６４は、垂直統合の例を提供している。図６７および図６８は、水平統合の例を提供している。バックプレーンがシリコン基板を使用している場合には、シリコン基板は不透明であってＬＥＤのアレイの背後にあることが可能であるので、不透明なディスプレイのために垂直統合が使用されることが可能である。したがってユーザは、ＬＥＤのアレイの向こうを見ることはできない。透明なディスプレイのために水平統合が使用されることが可能である。水平統合においては、バックプレーンはＬＥＤのアレイの横にある。エピタキシャル構造および薄膜回路層は、ユーザに対して透明であることが可能であり、透明基板に接合されることが可能である。（たとえば、インジウムスズ酸化物を使用する）透明なトレースを使用して、バックプレーンを薄膜回路層に接続することが可能である。したがって、透明なディスプレイのために水平統合を使用して、ユーザがＬＥＤのアレイの向こうを見ることを可能にすることができる。

【0172】

エピタキシャル層は、個々のＬＥＤを形成するためにエピタキシャル構造の部分を分離するためのさまざまな方法で個片化されることが可能である。たとえば、エッチングを使用してメサを形成することが可能である。図３４～図５４は、エッチングされたメサの例を提供している。イオン注入を使用して、平面ＬＥＤを形成することも可能である。図５５～図６５は、プレーナＬＥＤの例を提供している。その他の分離プロセスが使用されることも可能である。

【0173】

次に図３４～図５３を参照すると、エピタキシャル構造においてＬＥＤを形成する目的でエピタキシャル構造を個片化するためにエピタキシャル構造をエッチングする実施形態に関する処理ステップの簡略化された断面図が示されている。図３４は、エピタキシャル構造３４００の実施形態の簡略化された断面図である。エピタキシャル構造３４００は、第１のドープされた半導体層３４０２および第２のドープされた半導体層３４０４を含む。第１のドープされた半導体層３４０２および第２のドープされた半導体層３４０４は、基板３４０６上にある。いくつかの実施形態においては、基板３４０６は、エピタキシャル構造３４００の一部である。第１のドープされた半導体層３４０２および第２のドープされた半導体層３４０４は、基板上に（たとえば、基板３４０６に格子整合されて）成長させること（たとえば、エピタキシャルに成長させること）が可能である。いくつかの実施形態においては、基板は、ＩＩＩ－Ｖ二元化合物（たとえば、ＧａＡｓ、ＧａＰ）であり、第１のドープされた半導体層３４０２および第２のドープされた半導体層３４０４は、二元、三元、または四元化合物（たとえば、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ）である。

【0174】

エピタキシャル構造３４００は、第１のドープされた半導体層３４０２と第２のドープされた半導体層３４０４との間に発光層３４０８を含むことも可能である。発光層３４０８は、第１のドープされた半導体層３４０２と第２のドープされた半導体層３４０４との界面であることが可能であり、または発光層３４０８は、第１のドープされた半導体層３４０２および第２のドープされた半導体層３４０４とは別個の材料（たとえば、多重量子井戸（ＭＱＷ）を形成するための材料の層）を含むことが可能である。

【0175】

図３４において示されている実施形態においては、第１のドープされた半導体層３４０２は、ｎドープされ（たとえば、結晶格子におけるさらに少ない電子（過剰な正孔））、第２のドープされた半導体層３４０４は、ｐドープされる（たとえば、結晶格子における過剰な電子）。しかしその他の実施形態においては、第１のドープされた半導体層３４０２は、ｐドープされることが可能であり、および／または第２のドープされた半導体層３４０４は、ｎドープされることが可能である。

【0176】

図３５は、エピタキシャル構造３４００上に堆積された接触層３５０２および一時的な接合層３５０４を有するエピタキシャル構造３４００の実施形態の簡略化された断面図である。接触層３５０２はｐ接点である。接触層３５０２は、金属などの導電性材料であることが可能である。接触層３５０２は、リソグラフィー技術によって堆積させることが可能である。接触層３５０２は、ＬＥＤのアレイにおけるそれぞれのＬＥＤのためのｐ接点を形成するために使用されることが可能である。いくつかの実施形態においては、接触層３５０２は、図３０における共通カソード３０１４を形成するために使用されることが可能である。接触層３５０２は、第２のドープされた半導体層（ｐドープされた層）の上に堆積される。いくつかの実施形態においては、接触層３５０２は、１つまたは複数の垂直ビアによって薄膜回路層におけるグラウンドプレーンと電気的に結合されることが可能である。いくつかの実施形態においては、エピタキシャル構造３４００および／または接触層３５０２は、図１６におけるデバイス層１６０２の一部であることが可能である。

【0177】

一時的な接合層３５０４は、一時的なキャリアをエピタキシャル構造３４００に固定するための接着剤（たとえば、スピンコーティングによって塗布される）であることが可能である。一時的な接合層３５０４は、接触層３５０２の上に塗布される。

【0178】

図３６は、エピタキシャル構造３４００に固定された一時的なキャリア３６０２を有するエピタキシャル構造３４００の実施形態の簡略化された断面図である。一時的なキャリア３６０２は、一時的な接合層３５０４によってエピタキシャル構造３４００に固定されている。一時的なキャリア３６０２は、エピタキシャル構造３４００のｐ側に取り付けられている（たとえば、ｐドープされている第２のドープされた半導体層３４０４は、ｎドープされている第１のドープされた半導体層３４０２よりも、一時的なキャリア３６０２に近い）。

【0179】

図３７は、エピタキシャル構造３４００から基板（たとえば、図３６における基板３４０６）が除去された状態のエピタキシャル構造３４００の実施形態の簡略化された断面図である。基板が除去された後に、エピタキシャル構造は、（たとえば、化学的機械的平坦化（ＣＭＰ）によって）平坦化される。ｎドープされている第１のドープされた半導体層３４０２は、露出されて平坦化される。

【0180】

図３７における構造は、中間構造３７００と呼ばれる場合がある。中間構造３７００はさまざまなエッチング構成において使用されることができる。たとえば、中間構造は、エピタキシャル構造３４００に薄膜回路層を適用する前にエピタキシャル構造３４００をエッチングするプロセス（たとえば、図３８～図４２において記述されている）、エピタキシャル構造３４００をバックプレーンに接合した後にエピタキシャル構造３４００をエッチングするプロセス（たとえば、図４３～図４７において記述されている）、および薄膜回路層からエピタキシャル構造３４００までの堆積層どうしの間においてエピタキシャル構造３４００をエッチングするプロセス（たとえば、図４８～図５３において記述されている）のために使用されることが可能である。

【0181】

図３８～図４２は、エピタキシャル構造３４００に薄膜回路層を適用する前にエピタキシャル構造３４００をエッチングするプロセスの簡略化された断面図を示している。図３８は、エピタキシャル構造を個片化するためにエッチングされたエピタキシャル構造３４００の実施形態の簡略化された断面図である。図３８においては、エピタキシャル構造３４００をエッチングすることによってトレンチ３８０２が形成されている。トレンチ３８０２は、壁３８０４どうしによって画定されている。トレンチ３８０２は、第１のドープされた半導体層３４０２、発光層３４０８、第２のドープされた半導体層３４０４、接触層３５０２、および／または一時的な接合層３５０４をエッチングすることによって形成されることが可能である。いくつかの実施形態においては、接触層３５０２または一時的な接合層３５０４は、エッチストップとして使用されることが可能である。

【0182】

エピタキシャル構造３４００は、第１のドープされた半導体層３４０２の横（たとえば、ｎ側）からエッチングされて、複数のメサ３８０８を形成する。一時的なキャリア３６０２は、複数のメサ３８０８（エピタキシャル構造３４００）が取り付けられる「ハンドル」としての役目を果たすことが可能である。

【0183】

トレンチ３８０２は、ｘ／ｙ平面において（たとえば、ｚ方向を見て）、グリッドを形成してメサ３８０８のアレイを作成することが可能である。グリッドは、さまざまな形状によって形成されることが可能であり、それによって、複数のメサ３８０８のうちのメサ３８０８は、長方形、円形、正方形、三角形、またはその他の形状のｘ／ｙ平面における形状を有することが可能である。

【0184】

図３９は、エピタキシャル構造３４００上に堆積された薄膜回路層１６０４の実施形態の簡略化された断面図である。薄膜回路層１６０４は、トランジスタ層１６０６および相互接続層１６０８を含む。トランジスタ層１６０６は、第１のドープされた半導体層３４０２（たとえば、ｎ型）の露出された表面上に形成されている。トランジスタ層１６０６は、薄膜トランジスタ半導体材料を含むことが可能である（たとえば、トランジスタ層１６０６は、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）を含むことが可能である）。トランジスタ層１６０６は、薄膜回路層１６０４の第１の薄膜層と呼ばれることが可能である。

【0185】

相互接続層１６０８は、トランジスタ層１６０６の上に形成されている。相互接続層１６０８は、薄膜回路層１６０４の第２の薄膜層と呼ばれることが可能である。金属バンプに接合するためにパッド１６３０が形成されることも可能である。

【0186】

図４０においては、バンプ１５０２を使用してバックプレーン１７０４が薄膜回路層１６０４に接合されている。バックプレーン１７０４は、ドライバ回路を含むことが可能である。エピタキシャル構造３４００、薄膜回路層１６０４、およびバックプレーン１７０４は、垂直に配置されている（たとえば、積み重ねられた構造である）。図４０は、エピタキシャル構造３４００の上に（ｚ方向に）延びている一時的なキャリア３６０２を示している。

【0187】

図４１は、バックプレーン１７０４を薄膜回路層１６０４に接合した後に除去された一時的なキャリア（たとえば、図４０における一時的なキャリア３６０２）の実施形態の簡略化された断面図である。いくつかの実施形態においては、一時的なキャリアおよび／または一時的な接合層は、溶媒（たとえば、一時的な接合層を溶解させる溶媒）によって除去される。一時的なキャリアを除去することによって、第２のドープされた半導体層３４０４および／または接触層３５０２が露出される。

【0188】

図４２は、エピタキシャル構造３４００に光学要素４２０２を付加する実施形態の簡略化された断面図である。光学要素４２０２を使用して、エピタキシャル構造３４００から光をより効率よく抽出することが可能である。たとえば、光学要素４２０２は、回折格子であることが可能である。光学要素４２０２は、図４２においては回折格子に類似しているように示されているが、光学要素４２０２は、レンズなどのその他の光学的機能であることが可能である。

【0189】

図４３～図４７は、エピタキシャル構造をバックプレーンに接合した後にエピタキシャル構造をエッチングするプロセスの実施形態の簡略化された断面図を示している。図４３は、中間構造３７００上に堆積された薄膜回路層１６０４の実施形態の簡略化された断面図である。図４３は、図４３における中間構造３７００上に薄膜回路層１６０４を堆積する前に図３８におけるトレンチ３８０２が形成されていないことを除いて、図３９と同様である。

【0190】

図４４は、薄膜回路層１６０４をバックプレーン１７０４に接合する実施形態の簡略化された断面図である。バンプ１５０２は、薄膜回路層１６０４をバックプレーン１７０４に接合するために、および／またはバックプレーン１７０４から薄膜回路層１６０４への電気接続を提供するために使用される。一時的なキャリア３６０２は、接合している間のハンドルとして使用されることが可能である。薄膜回路層１６０４は、中間構造３７００とバックプレーン１７０４との間にある。

【0191】

図４５は、薄膜回路層１６０４をバックプレーン１７０４に接合した後に除去された一時的なキャリア（たとえば、図４４における一時的なキャリア３６０２）の実施形態の簡略化された断面図である。図４６においては、エピタキシャル構造３４００においてエッチングされたトレンチ３８０２の実施形態の簡略化された断面図が示されている。トレンチ３８０２は、一時的なキャリアを除去した後に、および／またはバックプレーン１７０４を薄膜回路層１６０４に接合した後にエピタキシャル構造３４００においてエッチングされる。図４７は、（たとえば、図４２と同様に）エピタキシャル構造３４００に光学要素４２０２を付加する実施形態の簡略化された断面図である。

【0192】

次に図４８～図５３を参照すると、薄膜回路層からエピタキシャル構造までの堆積層どうしの間においてエピタキシャル構造をエッチングするプロセスの実施形態の断面図が示されている。図４８は、中間構造３７００上に堆積されたトランジスタ層１６０６の実施形態の簡略化された断面図である。トランジスタ層１６０６は、薄膜回路層の第１の薄膜層と呼ばれることが可能である。トランジスタ層１６０６は、（たとえば、ｎドープされている）第１のドープされた半導体層３４０２上に堆積されている。

【0193】

図４９は、トランジスタ層１６０６およびエピタキシャル構造３４００の両方を通じたエッチングの実施形態の簡略化された断面図である。トランジスタ層１６０６およびエピタキシャル構造の両方においてトレンチ４９０２が形成されている。トランジスタ層１６０６およびエピタキシャル構造３４００における壁４９０４どうしが、トレンチ４９０２の側部を画定している。トレンチ４９０２は、トレンチ４９０２がトランジスタ層１６０６ならびにエピタキシャル構造３４００を通って延びていることを除いて、トレンチ３８０２と同様である。トレンチは、複数のＬＥＤを形成するためにエピタキシャル構造３４００を分離する。

【0194】

トランジスタ層１６０６を通ってエッチングしてエピタキシャル構造３４００をエッチングする分離プロセスは、いくつかの制限を有する場合がある。たとえば、図４８～図５３における分離プロセスは、トランジスタ層１６０６が別々のＬＥＤごとに分離されることを想定しているが、これは、いくつかの実施形態においては有効な想定ではない場合がある。たとえば、トランジスタ層１６０６は、複数のＬＥＤによって共有される回路（たとえば、多重化、変調、メモリ等などの機能を実行するための回路）を実装するために使用される場合がある。

【0195】

図５０は、トランジスタ層１６０６がエッチングされてエピタキシャル構造３４００を分離した後の、トランジスタ層１６０６上に堆積された相互接続層１６０８の実施形態の簡略化された断面図である。相互接続層１６０８は、薄膜回路層１６０４の第２の薄膜層と呼ばれることが可能である。

【0196】

図５１においては、バンプ１５０２を使用してバックプレーン１７０４が薄膜回路層１６０４に接合されている。バックプレーン１７０４は、ドライバ回路を含むことが可能である。エピタキシャル構造３４００、薄膜回路層１６０４、およびバックプレーン１７０４は、垂直に配置されている（たとえば、積み重ねられた構造である）。図５１は、エピタキシャル構造３４００の上に（ｚ方向に）延びている一時的なキャリア３６０２を示している。

【0197】

図５２は、バックプレーン１７０４を薄膜回路層１６０４に接合した後に除去された一時的なキャリア（たとえば、図５１における一時的なキャリア３６０２）の実施形態の簡略化された断面図である。いくつかの実施形態においては、一時的なキャリアおよび／または一時的な接合層は、溶媒（たとえば、一時的な接合層を溶解させる溶媒）によって除去される。一時的なキャリアを除去することによって、第２のドープされた半導体層３４０４および／または接触層３５０２が露出される。

【0198】

図５３は、エピタキシャル構造３４００に光学要素４２０２を付加する実施形態の簡略化された断面図である。光学要素４２０２を使用して、エピタキシャル構造３４００から光をより効率よく抽出することが可能である。たとえば、光学要素４２０２は、回折格子であることが可能である。光学要素４２０２は、図５３においては回折格子に類似しているように示されているが、光学要素４２０２は、レンズなどのその他の光学的機能であることが可能である。

【0199】

図５４は、エピタキシャル構造の部分どうしを分離するためのエッチングのプロセス５４００の実施形態のフローチャートである。プロセス５４００は、ステップ５４０２においてエピタキシャル構造（たとえば、図３４におけるエピタキシャル構造３４００）を入手することから開始する。エピタキシャル構造は、第１のドープされた半導体層（たとえば、図３２における第１のドープされた半導体層３４０２）、第２のドープされた半導体層（たとえば、図３２における第２のドープされた半導体層３４０４）、および／または第１のドープされた半導体層と第２のドープされた半導体層との間における発光層（たとえば、図３２における発光層３４０８）を含む層状構造であることが可能である。いくつかの実施形態においては、エピタキシャル構造は、基板（たとえば、図３４における基板３４０６）上に第１のドープされた半導体層、発光層、および第２のドープされた半導体層を成長させることによって入手される。

【0200】

ステップ５４０４において、エピタキシャル構造は、複数のＬＥＤを形成する目的でエピタキシャル構造を個片化するためにエッチングされる。たとえば、図３８、図４６、および図５２におけるエピタキシャル構造３４００は、（図３８において示されているように）メサ３８０８を形成するためにエッチングされる。図３８においては２つのメサのみが描かれているが、多くのメサ（たとえば、図１４におけるアレイ１４００内のそれぞれの光源１４０２ごとに１つのメサ）があるということを理解されたい。

【0201】

ステップ５４０６において、第１の薄膜層がエピタキシャル構造上に堆積される（たとえば、トランジスタ層１６０６は、図３９におけるエピタキシャル構造３４００上に形成される）。ステップ５４０８において、第２の薄膜層がエピタキシャル構造上に堆積される（たとえば、相互接続層１６０８は、図３９におけるトランジスタ層１６０６上に形成される）。ステップ５４１０において、第２の薄膜層はバックプレーンに接合される（たとえば、バックプレーン１７０４は、図４０におけるバンプ１５０２によって薄膜回路層１６０４に接合される）。ステップ５４１２において、光抽出要素が形成される（たとえば、図４４２における光学要素４２０２）。

【0202】

いくつかの実施形態においては、第２のドープされた半導体層は、ｐドープされることが可能であり、この方法はさらに、一時的なキャリアを第２のドープされた半導体層に接合してエピタキシャル構造から基板を除去することを含み、基板は、基板の除去（たとえば、図３７において記述されているように基板を除去すること）の前に第２のドープされた半導体層よりも第１のドープされた半導体層に近かった。エピタキシャル構造をエッチングすることは、薄膜回路層をエピタキシャル構造に堆積する前に生じることが可能である（たとえば、図３８）。エピタキシャル構造をエッチングすることは、薄膜回路層をバックプレーンに接合した後に生じることが可能である（たとえば、図４１）。エピタキシャル構造をエッチングすることは、第１の薄膜層を堆積した後に、かつ第２の薄膜層を適用する前に生じることが可能である（たとえば、図４９）。

【0203】

ＬＥＤのアレイを形成する目的でエピタキシャル構造を分離するためにエッチングを行う代わりに、分離のその他の形態が使用されることが可能である。たとえば、複数のＬＥＤを形成する目的でエピタキシャル構造を分離するためにイオン注入が使用されることが可能である。次に図５５～図６４を参照すると、イオン注入によってエピタキシャル構造を分離するプロセスに関する実施形態の断面図が示されている。図５５は、図３４におけるエピタキシャル構造３４００と同様のエピタキシャル構造３４００の実施形態の簡略化された断面図である。エピタキシャル構造３４００は、第１のドープされた半導体層３４０２および第２のドープされた半導体層３４０４を含む。第１のドープされた半導体層３４０２および第２のドープされた半導体層３４０４は、基板３４０６上にある。いくつかの実施形態においては、基板３４０６は、エピタキシャル構造３４００の一部である。エピタキシャル構造３４００は、第１のドープされた半導体層３４０２と第２のドープされた半導体層３４０４との間に発光層３４０８を含むことも可能である。示されている実施形態においては、第１のドープされた半導体層３４０２は、ｎドープされ、第２のドープされた半導体層３４０４は、ｐドープされる。その他の実施形態においては、第１のドープされた半導体層３４０２は、ｐドープされることが可能であり、および／または第２のドープされた半導体層３４０４は、ｎドープされることが可能である。

【0204】

図５６は、イオン注入によるエピタキシャル構造のｐ側分離の実施形態の簡略化された断面図である。イオンが、第２のドープされた半導体層３４０４へと注入されて、第２のドープされた半導体層３４０４の一部分を変更して、ブロッキング領域５６０２を形成する。ブロッキング領域５６０２は、複数のＬＥＤを形成するために第２のドープされた半導体層３４０４の隣り合った部分どうしを分離する。いくつかの実施形態においては、イオン注入の代わりに、またはイオン注入とともに、分離のためのその他のプロセスが使用される（たとえば、化学的またはＧａＮ修飾）。ブロッキング領域５６０２は、図３８におけるトレンチ３８０２と同様の２次元形状（たとえば、ｘ／ｙ平面における）を有することが可能である。

【0205】

図５７は、エピタキシャル構造３４００上に堆積された接触層３５０２および一時的な接合層３５０４を有するエピタキシャル構造３４００の実施形態の簡略化された断面図である。接触層３５０２および一時的な接合層３５０４は、図３５において記述されているのと同様にエピタキシャル構造３４００に適用される。

【0206】

図５８は、エピタキシャル構造３４００に接合された一時的なキャリア３６０２を有するエピタキシャル構造３４００の実施形態の簡略化された断面図である。一時的なキャリア３６０２は、一時的な接合層３５０４によってエピタキシャル構造３４００に固定されている。一時的なキャリア３６０２は、エピタキシャル構造３４００のｐ側に取り付けられている（たとえば、ｐドープされている第２のドープされた半導体層３４０４は、ｎドープされている第１のドープされた半導体層３４０２よりも、一時的なキャリア３６０２に近い）。

【0207】

図５９は、エピタキシャル構造３４００から基板（たとえば、図５８における基板３４０６）が除去された状態のエピタキシャル構造３４００の実施形態の簡略化された断面図である。基板が除去された後に、エピタキシャル構造３４００は、（たとえば、化学的機械的平坦化（ＣＭＰ）によって）平坦化される。ｎドープされている第１のドープされた半導体層３４０２は、露出されて平坦化される。

【0208】

図６０は、イオン注入によるエピタキシャル構造３４００のｎ側分離の実施形態の簡略化された断面図である。イオンが、第１のドープされた半導体層３４０２へと注入されて、第１のドープされた半導体層３４０２の一部分を変更して、ブロッキング領域６００２を形成する。ブロッキング領域６００２は、複数のＬＥＤを形成するために第１のドープされた半導体層３４０２の隣り合った部分どうしを分離する。いくつかの実施形態においては、イオン注入の代わりに、またはイオン注入とともに、分離のためのその他のプロセスが使用される（たとえば、化学的またはＧａＮ修飾）。ブロッキング領域６００２は、第２のドープされた半導体層３４０４におけるブロッキング領域５６０２と同様の２次元形状（たとえば、ｘ／ｙ平面における）を有することが可能である。

【0209】

図６１は、図３９と同様の、エピタキシャル構造３４００上に堆積された薄膜回路層１６０４の実施形態の簡略化された断面図である。薄膜回路層１６０４は、トランジスタ層１６０６および相互接続層１６０８を含む。トランジスタ層１６０６は、第１のドープされた半導体層３４０２（たとえば、ｎ型）の露出された表面上に形成されている。トランジスタ層１６０６は、薄膜トランジスタ半導体材料を含むことが可能である。

【0210】

図６２は、図４０と同様の、バックプレーン１７０４に接合された薄膜回路層１６０４の実施形態の簡略化された断面図である。エピタキシャル構造３４００、薄膜回路層１６０４、およびバックプレーン１７０４は、垂直に配置されている（たとえば、積み重ねられた構造である）。図６２は、エピタキシャル構造３４００の上に（ｚ方向に）延びている一時的なキャリア３６０２を示している。

【0211】

図６３は、図４１と同様の、バックプレーン１７０４を薄膜回路層１６０４に接合した後に除去された一時的なキャリア（たとえば、図６２における一時的なキャリア３６０２）の実施形態の簡略化された断面図である。いくつかの実施形態においては、一時的なキャリアおよび／または一時的な接合層は、溶媒（たとえば、一時的な接合層を溶解させる溶媒）によって除去される。一時的なキャリアを除去することによって、第２のドープされた半導体層３４０４および／または接触層３５０２が露出される。

【0212】

図６４は、図４２と同様の、エピタキシャル構造３４００に光学要素４２０２を付加する実施形態の簡略化された断面図である。光学要素４２０２を使用して、エピタキシャル構造３４００から光をより効率よく抽出することが可能である。たとえば、光学要素４２０２は、回折格子であることが可能である。光学要素４２０２は、図６４においては回折格子に類似しているように示されているが、光学要素４２０２は、レンズなどのその他の光学的機能であることが可能である。

【0213】

図５８～図６４は、第１のドープされた半導体層３４０２および第２のドープされた半導体層３４０４の両方を（たとえば、イオン注入によって）分離することを示しているが、いくつかの実施形態においては、１つのドープされた半導体層のみが分離される。たとえば、イオン注入によって、第１のドープされた半導体層３４０２のみが、または第２のドープされた半導体層３４０４のみが分離されるが、両方は分離されない。

【0214】

図６５は、ＬＥＤのアレイを形成するためにイオン注入を使用してエピタキシャル構造の部分どうしを分離するプロセス６５００の実施形態のフローチャートである。プロセス６５００は、ステップ６５０２においてエピタキシャル構造（たとえば、図５５におけるエピタキシャル構造１４００）を入手することから開始する。エピタキシャル構造は、第１のドープされた半導体層、第２のドープされた半導体層、および／または第１のドープされた半導体層と第２のドープされた半導体層との間における発光層を有する層状構造であることが可能である。一時的なキャリアがエピタキシャル構造に接合されることが可能であり、第２のドープされた半導体構造は、第１のドープされた半導体構造と、一時的なキャリアとの間にあり、第１のドープされた半導体構造は、第２のドープされた半導体構造と、エピタキシャル構造の基板との間にある（たとえば、図５８）。基板は、除去されることが可能である（たとえば、図５９）。

【0215】

ステップ６５０４において、イオンが、第１のドープされた半導体層に注入されて、複数のＬＥＤを形成するために第１のドープされた半導体層の部分どうしを分離する（たとえば、図６０）。ステップ６５０６において、薄膜回路層がエピタキシャル構造に適用される（たとえば、図６１）。薄膜回路層は、ステップ８５０８で、バックプレーンに接合される（たとえば、図６２）。一時的なキャリアは、除去されることが可能である（たとえば、図６３）。ステップ６５１０において、光抽出要素が形成される（たとえば、図６４）。

【0216】

いくつかの実施形態においては、プロセス６５００は、一時的なキャリアをエピタキシャル構造に接合する前に第２のドープされた半導体層にイオンを注入することを含むことも可能である（たとえば、図５６）。いくつかの実施形態においては、第１のドープされた半導体層は、イオンを注入されない。

【0217】

図６６は、エピタキシャル構造の部分どうしを分離するためのプロセス６６００の実施形態のフローチャートである。プロセス６６００は、ステップ６６０２においてエピタキシャル構造（たとえば、図３５または図５５におけるエピタキシャル構造３４）を入手することから開始する。エピタキシャル構造は、第１のドープされた半導体層（たとえば、図３５もしくは図５５における第１のドープされた半導体層３４０２）、第２のドープされた半導体層（たとえば、図３５もしくは図５５における第２のドープされた半導体層３４０４）、および／または第１のドープされた半導体層と第２のドープされた半導体層との間における発光層（たとえば、図３５もしくは図５５における発光層３４０８）を含む層状構造である。

【0218】

ステップ６６０４において、エピタキシャル構造の部分どうしが分離される。たとえば、エピタキシャル構造を分離することは、複数のＬＥＤを形成するために、第１のドープされた半導体層の部分どうしを分離するか、第２のドープされた半導体層の部分どうしを分離するか、または第１のドープされた半導体層および第２のドープされた半導体層の両方の部分どうしを分離することを含むことが可能である。エピタキシャル構造の部分どうしを分離することの例は、図３８、図４６、図４９、図５６、および図６０において記述されている。エピタキシャル構造の部分どうしを分離することは、エッチングおよびイオン注入を含むさまざまなプロセスによって行われることが可能である。

【0219】

ステップ６６０６において、薄膜回路層（たとえば、薄膜回路層１６０４）が、エピタキシャル構造上に堆積される。薄膜回路層は、第１の薄膜層（たとえば、トランジスタ層１６０６）を含むことが可能であり、第１の薄膜層は、複数のトランジスタ、および／または第２の薄膜層（たとえば、相互接続層１６０８）を含み、第２の薄膜層は、複数のトランジスタのための相互接続を含む。

【0220】

ステップ６６０８において、薄膜回路層は、バックプレーンに接合される（たとえば、バックプレーン１７０４は、図４０、図４４、図５１、または図６２においては薄膜回路層１６０４に接合されている）。いくつかの実施形態においては、発光層からの光を結合するためにエピタキシャル構造に光抽出要素が形成されることが可能である。たとえば、図４２、図４７、図５３、または図６４における光学要素４２０２が形成されることが可能である。

【0221】

薄膜回路層をエピタキシャル構造に接合する前に、一時的なキャリア（たとえば、図３６もしくは図５８における一時的なキャリア３６０２）が、エピタキシャル構造に接合されることが可能であり、および／またはその一時的なキャリアは、薄膜回路層をバックプレーンに接合した後に除去されることが可能である。

【0222】

図３４および図５５の実施形態においては、第１のドープされた半導体層３４０２は、ｎドープされており、第２のドープされた半導体層３４０４は、ｐドープされている。ｐドープされた層は、共通のものとして使用されることが可能である（たとえば、図３０におけるカソード３０１４）。いくつかの実施形態においては、第１のドープされた半導体層３４０２は、ｐドープされることが可能であり、第２のドープされた半導体層３４０４は、ｎドープされることが可能である。そうである場合には、図３６または図５８における一時的なキャリア３６０２は、使用されないことになる。しかしながら、ｐドープされた側を共通のものとして使用するのではなく、ｎドープされた側が共通のものである場合には、より多くのトランジスタが使用される可能性がある。薄膜回路層は非共通側にあるが、いくつかの実施形態においては、薄膜回路層は、ビアを使用して共通側にあることが可能である。

【0223】

図６７は、透明基板６７０２に接合されているエッチングされたエピタキシャル構造３４００の実施形態の簡略化された断面図である。透明なディスプレイは、ユーザがそのディスプレイを通して見ることを可能にし、ＡＲアプリケーションにおいて役立つことが可能である。図６７においては、ＬＥＤ６７０４を形成するために使用される２つのメサが、例示の目的のために示されているが、実際のディスプレイに関しては多数のＬＥＤ６７０４が想定されている。ＬＥＤ６７０４どうしを切り離すためにエピタキシャル構造３４００を通してトレンチ３８０２がエッチングされる。図６７は断面図を提示しているが、同じまたは同様の個片化プロセスが複数の側面上で実施されて、ひいてはそれぞれのＬＥＤ６７０４の外周を画定することが可能である。たとえば、（負のｚ方向を見る）上から見下ろす視点からは、（たとえば、ｘ／ｙ平面における）ＬＥＤ６７０４は、正方形またはその他の形状を有することが可能である。

【0224】

薄膜回路層１６０４が、エピタキシャル構造３４００上に堆積される。薄膜回路層１６０４は、透明基板６７０２に接合される。透明基板６７０２は、ガラスまたはその他の透明な材料で作られることが可能である。薄膜回路層１６０４は、トレース６７０８と電気的に結合され、トレース６７０８は、薄膜回路層を透明基板６７０２上のパッド６７１０と電気的に接続する。１つのトレース６７０８および１つのパッド６７１０のみが、図６７において示されているが、薄膜回路層１６０４を多くのパッド６７１０と電気的に結合する多くのトレース６７０８があることが可能であるということを理解されたい。トレース６７０８は、インジウムスズ酸化物（ＩＴＯ）などの透明な導電性材料で作られることが可能である。パッド６７１０は、１つまたは複数のバンプ１５０２によってバックプレーンと電気的に結合される。

【0225】

図６７においては、エピタキシャル構造３４００は、バックプレーン１７０４とともに、垂直ではなく水平に配置されている。エピタキシャル構造３４００は、透明基板６７０２上でバックプレーン１７０４の隣に置かれている。水平の配置は、シリコン基板を有するバックプレーン１７０４がディスプレイの周辺に配置されることを可能にし、それによってディスプレイの全体的な透明性を保持する。

【0226】

エピタキシャル構造３４００は、トレンチ３８０２によって分離された部分を有するが、その他の分離プロセス（たとえば、図５６または図６０において論じられているイオン注入）を使用して、ＬＥＤ６７０４を個片化することが可能である。いくつかの実施形態においては、装置が、透明基板６７０２、複数のＬＥＤ６７０４、複数のＬＥＤと電気的に結合されている複数のトランジスタを含む薄膜回路層１６０４であって、複数のトランジスタが、複数のＬＥＤのオペレーションを制御するように構成されており、薄膜回路層１６０４が、透明基板６７０２に接合されている、薄膜回路層１６０４、ならびに／または、透明基板６７０２に接合されているバックプレーン１７０４であって、（たとえば、バンプ１５０２、パッド６７１０、およびトレース６７０８によって）薄膜回路層１６０４と電気的に結合されており、および／もしくは透明基板６７０２の、薄膜回路層１６０４と同じ側にある、バックプレーン１７０４を含む。いくつかの実施形態においては、この装置はさらに、拡張現実システムのフレーム（たとえば、図３におけるフレーム３０５）を含み、フレームは、複数のＬＥＤを保持し、複数のＬＥＤは、拡張現実システムのためのディスプレイの一部（たとえば、図４における画像ソース４１２の一部）である。

【0227】

図６８は、透明基板６７０２上のアレイにおけるＬＥＤ６７０４からバックプレーン１７０４までのトレース６７０８の簡略化された図である。１つのトレース６７０８は、ＬＥＤ６７０４のグループ６８０２をバックプレーン１７０４に電気的に結合することが可能である。ＬＥＤ６７０４のグループ６８０２は、図３０において複数のＬＥＤ３０１０が制御線３００６を共有しているのと同様に、図６８においてトレース３７０８を共有することが可能である。いくつかの実施形態においては、ＬＥＤ６７０４のグループ６８０２は、複数のＬＥＤとみなされる。トレース６７０８は、ＬＥＤ６７０４のグループ６８０２の間にあることが可能である。

【0228】

いくつかの実施形態においては、ＬＥＤ６７０４の複数のダイを透明基板６７０２に接合して、ＬＥＤ６７０４のアレイを構築することが可能である。透明基板６７０２に接合された１つまたは複数のバックプレーン１７０４があることが可能である。バックプレーン１７０４は、ＬＥＤ６７０４のアレイの１つ、２つ、３つ、またはそれ以上の側面に配置されることが可能である。バックプレーン１７０４は、ユーザの光路内にないように透明基板６７０２の側面に結合されている。

【0229】

図は、必ずしも縮尺どおりではなく、層どうしの相対的な厚さは、図において示されている相対的な厚さとは異なる場合があるということに留意されたい。たとえば、いくつかの図が、薄膜回路層をエピタキシャル構造よりも厚いものとして描写していても、エピタキシャル構造は、薄膜回路層よりも著しく厚い場合がある。

【0230】

図６９は、ＬＥＤアレイを透明基板に接合するためのプロセス６９００の実施形態のフローチャートである。プロセス６９００は、ステップ６９０２においてエピタキシャル構造（たとえば、図３５または図５５におけるエピタキシャル構造３４）を入手することから開始する。エピタキシャル構造は、第１のドープされた半導体層（たとえば、図３５もしくは図５５における第１のドープされた半導体層３４０２）、第２のドープされた半導体層（たとえば、図３５もしくは図５５における第２のドープされた半導体層３４０４）、および／または第１のドープされた半導体層と第２のドープされた半導体層との間における発光層（たとえば、図３５もしくは図５５における発光層３４０８）を含む層状構造である。

【0231】

ステップ６９０４において、薄膜回路層（たとえば、薄膜回路層１６０４）が、エピタキシャル構造に適用される。ステップ６９０６において、エピタキシャル構造の部分どうしが分離される。たとえば、エピタキシャル構造を分離することは、複数のＬＥＤを形成するために、第１のドープされた半導体層の部分どうしを分離するか、第２のドープされた半導体層の部分どうしを分離するか、または第１のドープされた半導体層および第２のドープされた半導体層の両方の部分どうしを分離することを含むことが可能である。エピタキシャル構造の部分どうしを分離することの例は、図３８、図４６、図４９、図５６、および図６０において記述されている。エピタキシャル構造の部分どうしを分離することは、エッチングおよびイオン注入を含むさまざまなプロセスによって行われることが可能である。薄膜回路層を分離することは、薄膜回路層の層どうしを適用する前に、薄膜回路層の層どうし適用した後に、または薄膜回路層の層どうしを適用することどうしの間に行われることが可能である。

【0232】

薄膜回路層をエピタキシャル構造に適用した後に、ステップ６９０８において、薄膜回路層は、透明基板に接合される（たとえば、薄膜回路層１６０４は、図６７における透明基板６７０２に接合される）。透明基板は、透明である（たとえば、透明基板を通る７５％、８５％、９０％、９５％、または９９％よりも高い透過率を有する光の赤色、緑色、および／または青色の波長など、４５０ｎｍと７００ｎｍとの間における波長を有する光に関しては、７５％、８５％、９０％、９５％、９９％、またはそれよりも高い透過率）。

【0233】

ステップ６９１０において、バックプレーン（たとえば、図６７におけるバックプレーン１７０４）が、透明基板に接合され、バックプレーンは、薄膜回路層と電気的に結合されており、ならびに／または薄膜回路層およびバックプレーンは、透明基板の同じ側にある。

【0234】

図７０は、本明細書において開示されている例のうちのいくつかを実施するための例示的なニアアイディスプレイ（たとえば、ＨＭＤデバイス）の例示的な電子システム７０００の簡略化されたブロック図である。電子システム７０００は、上述されているＨＭＤデバイスまたはその他のニアアイディスプレイの電子システムとして使用されることが可能である。この例においては、電子システム７０００は、１つまたは複数のプロセッサ７０１０と、メモリ７０２０とを含むことが可能である。プロセッサ７０１０は、複数のコンポーネントにおいてオペレーションを実行するための命令を実行するように構成されることが可能であり、たとえば、ポータブル電子デバイス内での実施に適した汎用プロセッサまたはマイクロプロセッサであることが可能である。プロセッサ７０１０は、電子システム７０００内の複数のコンポーネントと通信可能に結合されることが可能である。この通信可能な結合を実現するために、プロセッサ７０１０は、バス７０４０を介してその他の示されているコンポーネントと通信することが可能である。バス７０４０は、電子システム７０００内でデータを転送するように適合されている任意のサブシステムであることが可能である。バス７０４０は、データを転送するための複数のコンピュータバスおよび追加の回路を含むことが可能である。

【0235】

メモリ７０２０は、プロセッサ７０１０に結合されることが可能である。いくつかの実施形態においては、メモリ７０２０は、短期および長期の両方の格納を提供することが可能であり、いくつかのユニットへと分割されることが可能である。メモリ７０２０は、スタティックランダムアクセスメモリ（ＳＲＡＭ）および／もしくはダイナミックランダムアクセスメモリ（ＤＲＡＭ）など、揮発性であること、ならびに／または読み取り専用メモリ（ＲＯＭ）、フラッシュメモリ等など、不揮発性であることが可能である。さらにメモリ７０２０は、セキュアデジタル（ＳＤ）カードなど、取り外し可能なストレージデバイスを含むことが可能である。メモリ７０２０は、電子システム７０００に関するコンピュータ可読命令、データ構造、プログラムモジュール、およびその他のデータの格納を提供することが可能である。いくつかの実施形態においては、メモリ７０２０は、別々のハードウェアモジュールへと分散されることが可能である。命令のセットおよび／またはコードが、メモリ７０２０上に格納されることが可能である。命令は、電子システム７０００によって実行可能であり得る実行可能コードの形態を取ることが可能であり、ならびに／またはソースおよび／もしくはインストール可能コードの形態を取ることが可能であり、これは、（たとえば、さまざまな一般的に利用可能なコンパイラ、インストレーションプログラム、圧縮／解凍ユーティリティーなどのいずれかを使用した）電子システム７０００上でのコンパイルおよび／またはインストール時に、実行可能コードの形態を取ることが可能である。

【0236】

いくつかの実施形態においては、メモリ７０２０は、複数のアプリケーションモジュール７０２２～７０２４を格納することが可能であり、これらは、任意の数のアプリケーションを含むことが可能である。アプリケーションの例は、ゲーミングアプリケーション、会議アプリケーション、ビデオ再生アプリケーション、またはその他の適切なアプリケーションを含むことが可能である。アプリケーションは、奥行き感知機能またはアイトラッキング機能を含むことが可能である。アプリケーションモジュール７０２２～７０２４は、プロセッサ７０１０によって実行されることになる特定の命令を含むことが可能である。いくつかの実施形態においては、アプリケーションモジュール７０２２～７０２４のうちの特定のアプリケーションまたは部分は、その他のハードウェアモジュール７０８０によって実行可能であり得る。特定の実施形態においては、メモリ７０２０は、セキュアなメモリを追加で含むことが可能であり、これは、セキュアな情報に対するコピーまたはその他の不正アクセスを防止するための追加のセキュリティー制御を含むことが可能である。

【0237】

いくつかの実施形態においては、メモリ７０２０は、その中にロードされているオペレーティングシステム７０２５を含むことが可能である。オペレーティングシステム７０２５は、アプリケーションモジュール７０２２～７０２４によって提供される命令の実行を開始するように、ならびに／またはその他のハードウェアモジュール７０８０と、１つまたは複数のワイヤレストランシーバを含むことが可能であるワイヤレス通信サブシステム７０３０とのインターフェースとを管理するように動作可能であり得る。オペレーティングシステム７０２５は、スレッド化、リソース管理、データストレージ制御、およびその他の同様の機能性を含めて、電子システム７０００のコンポーネントどうしにわたるその他のオペレーションを実行するように適合されることが可能である。

【0238】

ワイヤレス通信サブシステム７０３０は、たとえば、赤外線通信デバイス、ワイヤレス通信デバイスおよび／もしくはチップセット（Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、ＩＥＥＥ８０２．１１デバイス、Ｗｉ－Ｆｉデバイス、ＷｉＭＡＸデバイス、セルラー通信設備等など）、ならびに／または同様の通信インターフェースを含むことが可能である。電子システム７０００は、ワイヤレス通信のための１つまたは複数のアンテナ７０３４を、ワイヤレス通信サブシステム７０３０の一部として、またはシステムのいずれかの部分に結合されている別個のコンポーネントとして含むことが可能である。所望の機能性に応じて、ワイヤレス通信サブシステム７０３０は、ベーストランシーバステーションならびにその他のワイヤレスデバイスおよびアクセスポイントと通信するための別個のトランシーバを含むことが可能であり、その通信は、ワイヤレスワイドエリアネットワーク（ＷＷＡＮ）、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）、またはワイヤレスパーソナルエリアネットワーク（ＷＰＡＮ）など、さまざまなデータネットワークおよび／またはネットワークタイプと通信することを含むことが可能である。ＷＷＡＮは、たとえば、ＷｉＭａｘ（ＩＥＥＥ８０２．１６）ネットワークであることが可能である。ＷＬＡＮは、たとえば、ＩＥＥＥ８０２．１１ｘネットワークであることが可能である。ＷＰＡＮは、たとえば、Ｂｌｕｅｔｏｏｔｈネットワーク、ＩＥＥＥ８０２．１５ｘ、またはいくつかのその他のタイプのネットワークであることが可能である。本明細書において記述されている技術は、ＷＷＡＮ、ＷＬＡＮ、および／またはＷＰＡＮの任意の組合せのために使用されることも可能である。ワイヤレス通信サブシステム７０３０は、ネットワーク、その他のコンピュータシステム、および／または、本明細書において記述されているその他の任意のデバイスとの間でデータがやり取りされることを許可することが可能である。ワイヤレス通信サブシステム７０３０は、アンテナ７０３４およびワイヤレスリンク７０３２を使用して、ＨＭＤデバイスの識別子、位置データ、地理的マップ、ヒートマップ、写真、またはビデオなどのデータを送信または受信するための手段を含むことが可能である。ワイヤレス通信サブシステム７０３０、プロセッサ７０１０、およびメモリ７０２０はともに、本明細書において開示されているいくつかの機能を実行するための手段のうちの１つまたは複数の少なくとも一部を含むことが可能である。

【0239】

電子システム７０００の実施形態は、１つまたは複数のセンサ７０９０を含むことも可能である。センサ７０９０は、たとえば、画像センサ、加速度計、圧力センサ、温度センサ、近接センサ、磁力計、ジャイロスコープ、慣性センサ（たとえば、加速度計とジャイロスコープとを組み合わせるモジュール）、環境光センサ、または、奥行きセンサもしくは位置センサなど、感覚出力を提供するように、および／もしくは感覚入力を受信するように動作可能なその他の任意の同様のモジュールを含むことが可能である。たとえば、いくつかの実施態様においては、センサ７０９０は、１つもしくは複数の慣性測定ユニット（ＩＭＵ）および／または１つもしくは複数の位置センサを含むことが可能である。ＩＭＵは、位置センサのうちの１つまたは複数から受信された測定信号に基づいて、ＨＭＤデバイスの初期位置に対するＨＭＤデバイスの推定位置を示す較正データを生成することが可能である。位置センサは、ＨＭＤデバイスの動きに応答して１つまたは複数の測定信号を生成することが可能である。位置センサの例は、１つもしくは複数の加速度計、１つもしくは複数のジャイロスコープ、１つもしくは複数の磁力計、動きを検知する別の適切なタイプのセンサ、ＩＭＵのエラー訂正のために使用されるタイプのセンサ、またはそれらの任意の組合せを含むことが可能であるが、それらには限定されない。位置センサは、ＩＭＵの外部に、ＩＭＵの内部に、またはそれらの任意の組合せで配置されることが可能である。少なくともいくつかのセンサは、感知のために、構造化された光パターンを使用することが可能である。

【0240】

電子システム７０００は、ディスプレイモジュール７０６０を含むことが可能である。ディスプレイモジュール７０６０は、ニアアイディスプレイであることが可能であり、画像、ビデオ、およびさまざまな指示などの情報を電子システム７０００からユーザにグラフィカルに提示することが可能である。そのような情報は、１つもしくは複数のアプリケーションモジュール７０２２～７０２４、仮想現実エンジン７０２６、１つもしくは複数のその他のハードウェアモジュール７０８０、それらの組合せ、または、ユーザのためのグラフィカルコンテンツを解像するためのその他の任意の適切な手段（たとえば、オペレーティングシステム７０２５によって）から導出されることが可能である。ディスプレイモジュール７０６０は、ＬＣＤテクノロジー、ＬＥＤテクノロジー（たとえば、ＯＬＥＤ、ＩＬＥＤ、μ－ＬＥＤ、ＡＭＯＬＥＤ、ＴＯＬＥＤなどを含む）、発光ポリマーディスプレイ（ＬＰＤ）テクノロジー、またはその他の何らかのディスプレイテクノロジーを使用することが可能である。

【0241】

電子システム７０００は、ユーザ入力／出力モジュール７０７０を含むことが可能である。ユーザ入力／出力モジュール７０７０は、ユーザがアクション要求を電子システム７０００へ送信することを可能にすることができる。アクション要求は、特定のアクションを実行するための要求であることが可能である。たとえば、アクション要求は、アプリケーションを開始することもしくは終了すること、またはアプリケーション内で特定のアクションを実行することであることが可能である。ユーザ入力／出力モジュール７０７０は、１つまたは複数の入力デバイスを含むことが可能である。例示的な入力デバイスは、タッチスクリーン、タッチパッド、マイクロフォン、ボタン、ダイヤル、スイッチ、キーボード、マウス、ゲームコントローラ、または、アクション要求を受信して、その受信されたアクション要求を電子システム７０００へ通信するためのその他の任意の適切なデバイスを含むことが可能である。いくつかの実施形態においては、ユーザ入力／出力モジュール７０７０は、電子システム７０００から受信された命令に従って触覚フィードバックをユーザに提供することが可能である。たとえば、触覚フィードバックは、アクション要求が受信されたときに、または実行されたときに提供されることが可能である。

【0242】

電子システム７０００は、たとえば、ユーザの目の位置を追跡把握する目的で、ユーザの写真またはビデオを撮影するために使用されることが可能であるカメラ７０５０を含むことが可能である。カメラ７０５０は、たとえば、ＶＲ、ＡＲ、またはＭＲアプリケーションのために、環境の写真またはビデオを撮影するために使用されることも可能である。カメラ７０５０は、たとえば、数百万または数千万ピクセルを伴う相補型金属酸化膜半導体（ＣＭＯＳ）画像センサを含むことが可能である。いくつかの実施態様においては、カメラ７０５０は、３Ｄ画像を取り込むために使用されることが可能である２つ以上のカメラを含むことが可能である。

【0243】

いくつかの実施形態においては、電子システム７０００は、複数のその他のハードウェアモジュール７０８０を含むことが可能である。その他のハードウェアモジュール７０８０のそれぞれは、電子システム７０００内の物理的なモジュールであることが可能である。その他のハードウェアモジュール７０８０のそれぞれは、構造として恒久的に構成されることが可能であるが、その他のハードウェアモジュール７０８０のうちのいくつかは、特定の機能を実行するように一時的に構成されること、または一時的にアクティブ化されることが可能である。その他のハードウェアモジュール７０８０の例は、たとえば、オーディオ出力および／または入力モジュール（たとえば、マイクロフォンまたはスピーカー）、近距離無線通信（ＮＦＣ）モジュール、充電式バッテリー、バッテリー管理システム、有線／ワイヤレスバッテリー充電システムなどを含むことが可能である。いくつかの実施形態においては、その他のハードウェアモジュール７０８０の１つまたは複数の機能は、ソフトウェアで実施されることが可能である。

【0244】

いくつかの実施形態においては、電子システム７０００のメモリ７０２０は、仮想現実エンジン７０２６を格納することも可能である。仮想現実エンジン７０２６は、電子システム７０００内のアプリケーションを実行すること、およびＨＭＤデバイスの位置情報、加速度情報、速度情報、予測される今後の位置、またはそれらの任意の組合せをさまざまなセンサから受信することが可能である。いくつかの実施形態においては、仮想現実エンジン７０２６によって受信された情報は、ディスプレイモジュール７０６０への信号（たとえば、表示命令）を生成するために使用されることが可能である。たとえば、受信された情報が、ユーザが左を見たことを示している場合には、仮想現実エンジン７０２６は、仮想環境におけるユーザの動きを反映するＨＭＤデバイスのためのコンテンツを生成することが可能である。加えて、仮想現実エンジン７０２６は、ユーザ入力／出力モジュール７０７０から受信されたアクション要求に応答してアプリケーション内でアクションを実行すること、およびフィードバックをユーザに提供することが可能である。提供されるフィードバックは、視覚、可聴、または触覚フィードバックであることが可能である。いくつかの実施態様においては、プロセッサ７０１０は、仮想現実エンジン７０２６を実行することが可能である１つまたは複数のＧＰＵを含むことが可能である。

【0245】

さまざまな実施態様においては、上述のハードウェアおよびモジュールは、単一のデバイス上に、または有線もしくはワイヤレス接続を使用して互いに通信することが可能である複数のデバイス上に実装されることが可能である。たとえば、いくつかの実施態様においては、ＧＰＵ、仮想現実エンジン７０２６、およびアプリケーション（たとえば、トラッキングアプリケーション）など、いくつかのコンポーネントまたはモジュールは、ヘッドマウントディスプレイデバイスとは別個のコンソール上に実装されることが可能である。いくつかの実施態様においては、１つのコンソールが、複数のＨＭＤに接続されること、または複数のＨＭＤをサポートすることが可能である。

【0246】

代替構成においては、異なるコンポーネントおよび／または追加のコンポーネントが電子システム７０００に含まれることが可能である。同様に、それらのコンポーネントのうちの１つまたは複数の機能性は、上述されている様式とは異なる様式でそれらのコンポーネントの間において分散されることが可能である。たとえば、いくつかの実施形態においては、電子システム７０００は、ＡＲシステム環境および／またはＭＲ環境など、その他のシステム環境を含むように修正されることが可能である。

【0247】

上で論じられている方法、システム、およびデバイスは、例である。さまざまな実施形態は、必要に応じて、さまざまな手順またはコンポーネントを省略すること、置換すること、または追加することが可能である。たとえば、代替構成においては、記述されている方法は、記述されているのとは異なる順序で実行されることが可能であり、ならびに／またはさまざまな段階が追加されること、省略されること、および／もしくは組み合わされることが可能である。また、特定の実施形態に関して記述されている特徴どうしは、さまざまなその他の実施形態において組み合わされることが可能である。実施形態の別々の態様および要素は、同様の様式で組み合わされることが可能である。また、テクノロジーは進化しており、したがって、要素のうちの多くは例であり、それらの例は、本開示の範囲をそれらの特定の例に限定するものではない。

【0248】

実施形態の徹底的な理解を提供するために、記述においては具体的な詳細が与えられている。しかしながら、実施形態は、これらの具体的な詳細を伴わずに実施されることが可能である。たとえば、よく知られている回路、プロセス、システム、構造、および技術は、実施形態をわかりにくくすることを回避するために、不必要な詳細を伴わずに示されている。この記述は、例示的な実施形態を提供しているだけであり、本発明の範囲、適用可能性、または構成を限定することを意図されているものではない。むしろ、実施形態についての前述の記述は、さまざまな実施形態を実施するための有効な記述を当業者に提供するであろう。本開示の趣旨および範囲から逸脱することなく、要素の機能および配置においてさまざまな変更が行われることが可能である。

【0249】

また、いくつかの実施形態は、流れ図またはブロック図として示されているプロセスとして記述された。それぞれが、オペレーションを順次プロセスとして記述している場合があるが、オペレーションのうちの多くは、並列にまたは同時に実行されることが可能である。加えて、オペレーションどうしの順序は、並べ替えられることが可能である。プロセスは、図に含まれていない追加のステップを有することが可能である。さらに、これらの方法の実施形態は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはそれらの任意の組合せによって実施されることが可能である。ソフトウェア、ファームウェア、ミドルウェア、またはマイクロコードで実施される場合には、関連付けられているタスクを実行するためのプログラムコードまたはコードセグメントは、ストレージメディアなどのコンピュータ可読メディアに格納されることが可能である。プロセッサは、関連付けられているタスクを実行することが可能である。

【0250】

具体的な要件に従って実質的な変更が行われることが可能であるということは当業者にとって明らかであろう。たとえば、カスタマイズされたもしくは専用のハードウェアが使用されることも可能であり、および／または特定の要素が、ハードウェア、ソフトウェア（アプレット等などのポータブルソフトウェアを含む）、もしくは両方で実装されることが可能である。さらに、ネットワーク入力／出力デバイスなどのその他のコンピューティングデバイスへの接続が採用されることが可能である。

【0251】

添付の図を参照すると、メモリを含むことが可能であるコンポーネントは、非一時的なマシン可読メディアを含むことが可能である。「マシン可読メディア」および「コンピュータ可読メディア」という用語は、マシンを特定の様式で動作させるデータを提供することに関与する任意のストレージメディアを指すことが可能である。上で提供されている実施形態においては、さまざまなマシン可読メディアが、実行のために処理ユニットおよび／またはその他のデバイスに命令／コードを提供することに関与することが可能である。追加として、または代替として、マシン可読メディアは、そのような命令／コードを格納および／または搬送するために使用されることが可能である。多くの実施態様においては、コンピュータ可読メディアは、物理的なおよび／または有形のストレージメディアである。そのようなメディアは、不揮発性メディア、揮発性メディア、および送信メディアを含むがそれらには限定されない多くの形態を取ることが可能である。コンピュータ可読メディアの一般的な形態は、たとえば、コンパクトディスク（ＣＤ）もしくはデジタル多用途ディスク（ＤＶＤ）などの磁気および／もしくは光メディア、パンチカード、紙テープ、穴のパターンを有するその他の物理的なメディア、ＲＡＭ、プログラム可能読み取り専用メモリ（ＰＲＯＭ）、消去可能プログラム可能読み取り専用メモリ（ＥＰＲＯＭ）、フラッシュＥＰＲＯＭ、その他の任意のメモリチップもしくはカートリッジ、以降で記述されている搬送波、またはコンピュータが命令および／もしくはコードを読み出すことが可能であるその他の任意のメディアを含む。コンピュータプログラム製品は、プロシージャ、関数、サブプログラム、プログラム、ルーチン、アプリケーション（アプリ）、サブルーチン、モジュール、ソフトウェアパッケージ、クラスを表すことが可能であるコードおよび／もしくはマシン実行可能命令、または命令、データ構造、もしくはプログラムステートメントの任意の組合せを含むことが可能である。

【0252】

本明細書において記述されているメッセージを通信するために使用される情報および信号は、さまざまな異なるテクノロジーおよび技術のうちのいずれかを使用して表されることが可能であるということを当業者なら理解するであろう。たとえば、上の記述全体を通して参照されることが可能であるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは粒子、光場もしくは粒子、またはそれらの任意の組合せによって表されることが可能である。

【0253】

本明細書において使用される「および」および「または」という用語は、そのような用語が使用される文脈に少なくとも部分的に依存することも予想されるさまざまな意味を含むことが可能である。典型的には、「または」は、Ａ、Ｂ、またはＣなどのリストを関連付けるために使用される場合には、Ａ、Ｂ、およびＣ（ここでは包括的な意味で使用される）、ならびにＡ、Ｂ、またはＣ（ここでは排他的な意味で使用される）を意味することを意図されている。加えて、本明細書において使用される「１つまたは複数」という用語は、単数形の任意の機能、構造、もしくは特徴を記述するために使用されることが可能であり、または機能、構造、もしくは特徴の何らかの組合せを記述するために使用されることが可能である。しかしながら、これは単に説明例であり、特許請求されている主題は、この例に限定されるものではないということに留意されたい。さらに、「～の少なくとも１つ」という用語は、Ａ、Ｂ、またはＣなどのリストを関連付けるために使用される場合には、Ａ、ＡＢ、ＡＣ、ＢＣ、ＡＡ、ＡＢＣ、ＡＡＢ、ＡＡＢＢＣＣＣ等など、Ａ、Ｂ、および／またはＣの任意の組合せを意味すると解釈されることが可能である。

【0254】

さらに、特定の実施形態が、ハードウェアおよびソフトウェアの特定の組合せを使用して記述されてきたが、ハードウェアおよびソフトウェアのその他の組合せも可能であるということを認識されたい。特定の実施形態は、ハードウェアのみで、またはソフトウェアのみで、またはそれらの組合せを使用して実施されることが可能である。一例においては、ソフトウェアは、本開示において記述されているステップ、オペレーション、またはプロセスのいずれかまたはすべてを実行するために１つまたは複数のプロセッサによって実行可能なコンピュータプログラムコードまたは命令を含むコンピュータプログラム製品を用いて実装されることが可能であり、この場合、コンピュータプログラムは、非一時的コンピュータ可読メディア上に格納されることが可能である。本明細書において記述されているさまざまなプロセスは、同じプロセッサまたは別々のプロセッサ上で任意の組合せで実施されることが可能である。

【0255】

デバイス、システム、コンポーネント、またはモジュールが、特定のオペレーションまたは機能を実行するように構成されているものとして記述されている場合には、そのような構成は、たとえば、オペレーションを実行するための電子回路を設計することによって、プログラム可能な電子回路（マイクロプロセッサなど）を、オペレーションを実行するようにプログラムすることによって、たとえば、コンピュータ命令もしくはコード、または非一時的なメモリメディア上に格納されているコードもしくは命令を実行するようにプログラムされたプロセッサもしくはコア、またはそれらの任意の組合せを実行することによって達成されることが可能である。プロセスは、プロセス間通信のための従来の技術を含むがそれらには限定されないさまざまな技術を使用して通信することが可能であり、プロセスどうしの別々のペアが、別々の技術を使用することが可能であり、またはプロセスどうしの同じペアが、別々の時点で別々の技術を使用することが可能である。

【0256】

したがって、明細書および図面は、限定的な意味ではなく例示的な意味でみなされるべきである。しかしながら、特許請求の範囲に記載されているさらに広い趣旨および範囲から逸脱することなく、追加、削減、削除、およびその他の修正および変更が行われることが可能であるということは明らかであろう。したがって、特定の実施形態が記述されているが、これらは、限定することを意図されているものではない。さまざまな修正および均等物は、添付の特許請求の範囲の範疇内にある。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図9A-D】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【図53】

【図54】

【図55】

【図56】

【図57】

【図58】

【図59】

【図60】

【図61】

【図62】

【図63】

【図64】

【図65】

【図66】

【図67】

【図68】

【図69】

【図70】

【国際調査報告】