特表 2022-518752 自己認識、自己修復及び自己防御データのための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-03-16

(54)【発明の名称】自己認識、自己修復及び自己防御データのための方法

(51)【国際特許分類】

   G06F 21/56 20130101AFI20220309BHJP

   G06N 3/02 20060101ALI20220309BHJP

【ＦＩ】

G06F21/56

G06N3/02

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2021542228

(86)(22)【出願日】2020-01-21

(85)【翻訳文提出日】2021-09-17

(86)【国際出願番号】 US2020014354

(87)【国際公開番号】W WO2020154256

(87)【国際公開日】2020-07-30

(31)【優先権主張番号】62/794,922

(32)【優先日】2019-01-21

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/747,359

(32)【優先日】2020-01-20

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＪＡＶＡＳＣＲＩＰＴ

２．ＶＩＳＵＡＬ ＢＡＳＩＣ

３．ＢＬＵＥＴＯＯＴＨ

４．ＺＩＧＢＥＥ

５．ＦＩＲＥＷＩＲＥ

６．ＴＨＵＮＤＥＲＢＯＬＴ

７．ＳＭＡＬＬＴＡＬＫ

８．ＪＡＶＡ

９．ＢＬＵ―ＲＡＹ ＤＩＳＣ

(71)【出願人】

【識別番号】521320287

【氏名又は名称】マスード，アフマド

(74)【代理人】

【識別番号】110000408

【氏名又は名称】特許業務法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】マスード，アフマド

(57)【要約】

様々な実施形態は、データブロックをニューラルネットワークに対する重みに変換するための方法及びデバイスを含む。いくつかの実施形態は、データブロックを再生成するためにサイバネティックエングラムの第１のニューラルネットワークを訓練することと、データブロックを再生成するために第１のニューラルネットワークによって使用された重みでメモリ内のデータブロックを置き換えることとを含み得る。
【選択図】図２

【特許請求の範囲】

【請求項1】

データブロックをニューラルネットワークに対する重みに変換するための方法であって、
前記データブロックを再生成するためにサイバネティックエングラムの第１のニューラルネットワークを訓練することと、
前記データブロックを再生成するために前記第１のニューラルネットワークによって使用された重みでメモリ内の前記データブロックを置き換えることと
を含む、
データブロックをニューラルネットワークに対する重みに変換するための方法。

【請求項2】

前記データブロックに対する動作要求を受信することと、
前記データブロックを再生成するように前記第１のニューラルネットワークをトリガするように構成されたキー入力を受信することと、
前記動作要求を受信することに応答して、前記第１のニューラルネットワーク、前記重み及び前記キー入力を使用して前記データブロックを再生成することと
をさらに含む、請求項１に記載の方法。

【請求項3】

前記第１のニューラルネットワークと、前記重みと、前記データブロックを再生成するように前記第１のニューラルネットワークをトリガするように構成されたキー入力とを使用して前記データブロックを再生成して、再生成済みのデータブロックを得ることと、
前記再生成済みのデータブロックにおいて前記データブロックに対する動作要求の動作を実行することと
をさらに含む、請求項１に記載の方法。

【請求項4】

サイバネティックエングラムの第２のニューラルネットワークによって、前記再生成済みのデータブロックに対する検証を実行することをさらに含み、
前記再生成済みのデータブロックにおいて前記データブロックに対する動作要求の動作を実行することが、前記再生成済みのデータブロックに対する検証に応答して起こる、請求項３に記載の方法。

【請求項5】

サイバネティックエングラムの第３のニューラルネットワークによって、前記再生成済みのデータブロックに対する認証を実行することをさらに含み、
前記再生成済みのデータブロックにおいて前記データブロックに対する動作要求の動作を実行することが、前記再生成済みのデータブロックに対する認証に応答して起こる、請求項３に記載の方法。

【請求項6】

前記第１のニューラルネットワークと、前記重みと、前記データブロックを再生成するように前記第１のニューラルネットワークをトリガするように構成されたキー入力とを使用して前記データブロックを再生成して、再生成済みのデータブロックを得ることと、
サイバネティックエングラムの第２のニューラルネットワークによって、前記再生成済みのデータブロックに対する検証を実行することと、
前記再生成済みのデータブロックの検証の失敗に応答して異なる重みを回収することと、
前記第１のニューラルネットワーク、前記異なる重み及び前記キー入力を使用して前記データブロックを再生成して、再生成済みのデータブロックを得ることと
をさらに含む、請求項１に記載の方法。

【請求項7】

前記データブロックを再生成するために前記第１のニューラルネットワークによって使用された重みでメモリ内の前記データブロックを置き換えることは、分散型台帳に前記重みを格納することを含む、請求項１に記載の方法。

【請求項8】

プロセッサを含むコンピューティングデバイスであって、前記プロセッサが、
データブロックを再生成するためにサイバネティックエングラムの第１のニューラルネットワークを訓練することと、
前記データブロックを再生成するために前記第１のニューラルネットワークによって使用された重みでメモリ内の前記データブロックを置き換えることと
を含む動作を前記プロセッサに実施させるためのプロセッサ実行可能命令で構成される、コンピューティングデバイス。

【請求項9】

前記プロセッサが、
前記データブロックに対する動作要求を受信することと、
前記データブロックを再生成するように前記第１のニューラルネットワークをトリガするように構成されたキー入力を受信することと、
前記動作要求を受信することに応答して、前記第１のニューラルネットワーク、前記重み及び前記キー入力を使用して前記データブロックを再生成することと
をさらに含む動作を前記プロセッサに実施させるためのプロセッサ実行可能命令で構成される、請求項８に記載のコンピューティングデバイス。

【請求項10】

前記プロセッサが、
前記第１のニューラルネットワークと、前記重みと、前記データブロックを再生成するように前記第１のニューラルネットワークをトリガするように構成されたキー入力とを使用して前記データブロックを再生成して、再生成済みのデータブロックを得ることと、
前記再生成済みのデータブロックにおいて前記データブロックに対する動作要求の動作を実行することと
をさらに含む動作を前記プロセッサに実施させるためのプロセッサ実行可能命令で構成される、請求項８に記載のコンピューティングデバイス。

【請求項11】

前記プロセッサが、サイバネティックエングラムの第２のニューラルネットワークによって、前記再生成済みのデータブロックに対する検証を実行することをさらに含む動作を前記プロセッサに実施させるためのプロセッサ実行可能命令で構成され、
前記再生成済みのデータブロックにおいて前記データブロックに対する動作要求の動作を実行することが、前記再生成済みのデータブロックに対する検証に応答して起こる、請求項１０に記載のコンピューティングデバイス。

【請求項12】

前記プロセッサが、サイバネティックエングラムの第３のニューラルネットワークによって、前記再生成済みのデータブロックに対する認証を実行することをさらに含む動作を前記プロセッサに実施させるためのプロセッサ実行可能命令で構成され、
前記再生成済みのデータブロックにおいて前記データブロックに対する動作要求の動作を実行することが、前記再生成済みのデータブロックに対する認証に応答して起こる、請求項１０に記載のコンピューティングデバイス。

【請求項13】

前記プロセッサが、
前記第１のニューラルネットワークと、前記重みと、前記データブロックを再生成するように前記第１のニューラルネットワークをトリガするように構成されたキー入力とを使用して前記データブロックを再生成して、再生成済みのデータブロックを得ることと、
サイバネティックエングラムの第２のニューラルネットワークによって、前記再生成済みのデータブロックに対する検証を実行することと、
前記再生成済みのデータブロックの検証の失敗に応答して異なる重みを回収することと、
前記第１のニューラルネットワーク、前記異なる重み及び前記キー入力を使用して前記データブロックを再生成して、再生成済みのデータブロックを得ることと
をさらに含む動作を前記プロセッサに実施させるためのプロセッサ実行可能命令で構成される、請求項８に記載のコンピューティングデバイス。

【請求項14】

前記プロセッサが、前記データブロックを再生成するために前記第１のニューラルネットワークによって使用された重みでメモリ内の前記データブロックを置き換えることが、分散型台帳に前記重みを格納することを含むように動作を前記プロセッサに実施させるためのプロセッサ実行可能命令で構成される、請求項８に記載のコンピューティングデバイス。

【請求項15】

プロセッサ実行可能命令が格納された非一時的なプロセッサ可読媒体であって、前記格納されたプロセッサ実行可能命令が、
データブロックを再生成するためにサイバネティックエングラムの第１のニューラルネットワークを訓練することと、
前記データブロックを再生成するために前記第１のニューラルネットワークによって使用された重みでメモリ内の前記データブロックを置き換えることと
を含む動作をプロセッサに実行させるように構成される、非一時的なプロセッサ可読媒体。

【請求項16】

前記格納されたプロセッサ実行可能命令が、
前記データブロックに対する動作要求を受信することと、
前記データブロックを再生成するように前記第１のニューラルネットワークをトリガするように構成されたキー入力を受信することと、
前記動作要求を受信することに応答して、前記第１のニューラルネットワーク、前記重み及び前記キー入力を使用して前記データブロックを再生成することと
をさらに含む動作を前記プロセッサに実行させるように構成される、請求項１５に記載の非一時的なプロセッサ可読媒体。

【請求項17】

前記格納されたプロセッサ実行可能命令が、
前記第１のニューラルネットワークと、前記重みと、前記データブロックを再生成するように前記第１のニューラルネットワークをトリガするように構成されたキー入力とを使用して前記データブロックを再生成して、再生成済みのデータブロックを得ることと、
前記再生成済みのデータブロックにおいて前記データブロックに対する動作要求の動作を実行することと
をさらに含む動作を前記プロセッサに実行させるように構成される、請求項１５に記載の非一時的なプロセッサ可読媒体。

【請求項18】

前記格納されたプロセッサ実行可能命令が、サイバネティックエングラムの第２のニューラルネットワークによって、前記再生成済みのデータブロックに対する検証を実行することをさらに含む動作を前記プロセッサに実行させるように構成され、
前記再生成済みのデータブロックにおいて前記データブロックに対する動作要求の動作を実行することが、前記再生成済みのデータブロックに対する検証に応答して起こる、請求項１７に記載の非一時的なプロセッサ可読媒体。

【請求項19】

前記格納されたプロセッサ実行可能命令が、サイバネティックエングラムの第３のニューラルネットワークによって、前記再生成済みのデータブロックに対する認証を実行することをさらに含む動作を前記プロセッサに実行させるように構成される、
前記再生成済みのデータブロックにおいて前記データブロックに対する動作要求の動作を実行することが、前記再生成済みのデータブロックに対する認証に応答して起こる、請求項１７に記載の非一時的なプロセッサ可読媒体。

【請求項20】

前記格納されたプロセッサ実行可能命令が、前記データブロックを再生成するために前記第１のニューラルネットワークによって使用された重みでメモリ内の前記データブロックを置き換えることが、分散型台帳に前記重みを格納することを含むように動作を前記プロセッサに実行させるように構成され、
前記格納されたプロセッサ実行可能命令が、
前記第１のニューラルネットワークと、前記重みと、前記データブロックを再生成するように前記第１のニューラルネットワークをトリガするように構成されたキー入力とを使用して前記データブロックを再生成して、再生成済みのデータブロックを得ることと、
サイバネティックエングラムの第２のニューラルネットワークによって、前記再生成済みのデータブロックに対する検証を実行することと、
前記再生成済みのデータブロックの検証の失敗に応答して異なる重みを回収することと、
前記第１のニューラルネットワーク、前記異なる重み及び前記キー入力を使用して前記データブロックを再生成して、再生成済みのデータブロックを得ることと
をさらに含む動作を前記プロセッサに実行させるように構成される、請求項１５に記載の非一時的なプロセッサ可読媒体。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
この出願は、２０１９年１月２１日に出願された「自己認識、自己修復及び自己防御データのための方法（Ｍｅｔｈｏｄｓ ｆｏｒ Ｓｅｌｆ－ａｗａｒｅ，Ｓｅｌｆ－ｈｅａｌｉｎｇ，ａｎｄ Ｓｅｌｆ－Ｄｅｆｅｎｄｉｎｇ Ｄａｔａ）」と称する米国仮特許出願第６２／７９４，９２２号明細書及び２０２０年１月２０日に出願された「自己認識、自己修復及び自己防御データのための方法（Ｍｅｔｈｏｄｓ ｆｏｒ Ｓｅｌｆ－ａｗａｒｅ，Ｓｅｌｆ－ｈｅａｌｉｎｇ，ａｎｄ Ｓｅｌｆ－Ｄｅｆｅｎｄｉｎｇ Ｄａｔａ）」と称する米国非仮特許出願第１６／７４７，３５９号明細書への優先権の利益を主張する。これらの文献の全内容は、参照により本明細書に組み込まれる。

【背景技術】

【0002】

現在のサイバーセキュリティ製品、解決法及び手法は、サイバーセキュリティ保護の対象であるデータの外部の防御を適用する。データ保護は、一般に、無認可のアクセス、使用、開示、途絶、修正又は削除からデータを防御するために、データの周りの保護層として実施される。様々な保護層は、特定のタイプの脅威からデータを保護するように構成され、実装された層によって保護されていないデータを脅威から保護するために、層が更新されるか又は新しい層が追加される。

【発明の概要】

【課題を解決するための手段】

【0003】

開示される様々な実施形態は、データブロックをニューラルネットワークに対する重みに変換するための装置及び方法を含み得る。様々な実施形態は、データブロックを再生成するためにサイバネティックエングラム（ｃｙｂｅｒｎｅｔｉｃ ｅｎｇｒａｍ）の第１のニューラルネットワークを訓練することと、データブロックを再生成するために第１のニューラルネットワークによって使用された重みでメモリ内のデータブロックを置き換えることとを含み得る。

【0004】

いくつかの実施形態は、データブロックに対する動作要求を受信することと、データブロックを再生成するように第１のニューラルネットワークをトリガするように構成されたキー入力を受信することと、動作要求を受信することに応答して、第１のニューラルネットワーク、重み及びキー入力を使用してデータブロックを再生成することとをさらに含み得る。

【0005】

いくつかの実施形態は、第１のニューラルネットワークと、重みと、データブロックを再生成するように第１のニューラルネットワークをトリガするように構成されたキー入力とを使用してデータブロックを再生成して、再生成済みのデータブロックを得ることと、再生成済みのデータブロックにおいてデータブロックに対する動作要求の動作を実行することとをさらに含み得る。

【0006】

いくつかの実施形態は、サイバネティックエングラムの第２のニューラルネットワークによって、再生成済みのデータブロックに対する検証を実行することをさらに含み得、再生成済みのデータブロックにおいてデータブロックに対する動作要求の動作を実行することは、再生成済みのデータブロックに対する検証に応答して起こる。

【0007】

いくつかの実施形態は、サイバネティックエングラムの第３のニューラルネットワークによって、再生成済みのデータブロックに対する認証を実行することをさらに含み得、再生成済みのデータブロックにおいてデータブロックに対する動作要求の動作を実行することは、再生成済みのデータブロックに対する認証に応答して起こる。

【0008】

いくつかの実施形態は、第１のニューラルネットワークと、重みと、データブロックを再生成するように第１のニューラルネットワークをトリガするように構成されたキー入力とを使用してデータブロックを再生成して、再生成済みのデータブロックを得ることと、サイバネティックエングラムの第２のニューラルネットワークによって、再生成済みのデータブロックに対する検証を実行することと、再生成済みのデータブロックの検証の失敗に応答して異なる重みを回収することと、第１のニューラルネットワーク、異なる重み及びキー入力を使用してデータブロックを再生成して、再生成済みのデータブロックを得ることとをさらに含み得る。

【0009】

いくつかの実施形態では、データブロックを再生成するために第１のニューラルネットワークによって使用された重みでメモリ内のデータブロックを置き換えることは、分散型台帳に重みを格納することを含み得る。

【0010】

様々な実施形態は、上記で要約される方法のいずれかの動作を実行するように構成されたプロセッサを有するコンピューティングデバイスを含む。様々な態様は、プロセッサ実行可能命令が格納された非一時的なプロセッサ可読媒体を含み、プロセッサ実行可能命令は、上記で要約される方法のいずれかの動作をプロセッサに実行させるように構成される。

【図面の簡単な説明】

【0011】

本明細書に組み込まれ、この仕様の一部を構成する添付の図面は、様々な実施形態の例示的な実施形態を示し、上記で与えられる一般的な説明及び以下で与えられる詳細な説明と共に、請求項の特徴を説明する上で役立つ。

【0012】

【図1】様々な実施形態を実装するための自己認識、自己修復及び自己防御データシステムの例を示すコンポーネントブロック図である。

【図2】様々な実施形態を実装するためのサイバネティックエングラムの例を示すコンポーネントブロック図である。

【図3】様々な実施形態を実装するためのキー入力とデータブロックの関係の例を示すチャート図である。

【図4】様々な実施形態を実装するためのサイバネティックエングラム参照ポインタの生成の例を示す概略フロー図である。

【図5】様々な実施形態を実装するためのサイバネティックエングラムによるデータブロックの表現の例を示す概略フロー図である。

【図6】様々な実施形態の実装に適したコンピューティングデバイスの例を示すコンポーネントブロック図である。

【図7】様々な実施形態の実装に適したマルチコアプロセッサの例を示すコンポーネントブロック図である。

【図8】様々な実施形態での使用に適したモバイルコンピューティングデバイスの例を示すコンポーネントブロック図である。

【図9】様々な実施形態での使用に適したモバイルコンピューティングデバイスの例を示すコンポーネントブロック図である。

【図10】様々な実施形態での使用に適したサーバの例を示すコンポーネントブロック図である。

【図11】実施形態による、サイバネティックエングラムを使用してデータブロックの学習及び格納を行うための方法を示すプロセスフロー図である。

【図12】実施形態による、サイバネティックエングラムを使用してデータブロックの回収及び保護を行うための方法を示すプロセスフロー図である。

【図13】実施形態による、サイバネティックエングラムを使用してデータブロックを修復するための方法を示すプロセスフロー図である。

【発明を実施するための形態】

【0013】

様々な実施形態は、自己認識、自己修復及び自己防御データを生成するためにデータを人工知能と融合させるための方法及びそのような方法を実施するコンピューティングデバイスを含む。いくつかの実施形態は、ニューラルネットワークの集合体としてデータの表現を格納するように構成されたファイルシステム、ファイルシステムオーバーレイ及び／又はデータストアを含み得、ファイルシステム、ファイルシステムオーバーレイ及び／又はデータストアは、本明細書でサイバネティックエングラムと呼ばれるものの一部であり得る。いくつかの実施形態は、ニューラルネットワークの集合体のノードに対する重みを格納するように構成されたファイルシステム、ファイルシステムオーバーレイ及び／又はデータストアを含み得る。いくつかの実施形態では、ファイルシステム、ファイルシステムオーバーレイ及び／又はデータストアは、集中化及び／又は分散化することができる。いくつかの実施形態は、ニューラルネットワークの集合体に入力キーを入力することを含み得、ニューラルネットワークの集合体は、関連する格納された重みを使用して、ニューラルネットワークの集合体が表現するデータを再構築する。いくつかの実施形態は、ニューラルネットワークの集合体に入力キーを入力することを含み得、ニューラルネットワークの集合体は、関連する格納された重みを使用して、データの変換、保護、回復及び／又は分析を行う。いくつかの実施形態は、ニューラルネットワークの集合体が、データ更新を検証し、データ更新の発生を許容するか又は防ぐことを含み得る。いくつかの実施形態は、ニューラルネットワークの集合体が、更新済みのデータを検証し、望ましくないデータ更新後のデータを回復することを含み得る。

【0014】

ファイルシステム、ファイルシステムオーバーレイ及び／又はデータストアは、ニューラルネットワークの集合体として及びニューラルネットワークの集合体のノードに対する重みとして個々のデータ単位を格納することができる。例えば、データの個々のブロックは、ニューラルネットワークの集合体として及びニューラルネットワークの集合体のノードに対する重みとして格納することができる。いくつかの実施形態では、ファイルシステム、ファイルシステムオーバーレイ及び／又はデータストアは、単一のコンピューティングデバイス又は複数のネットワーク接続コンピューティングデバイスなど、いかなる数のコンピューティングデバイスのいかなる数の一時的な及び／又は永続メモリデバイス上にも位置し得る。いくつかの実施形態では、ファイルシステム、ファイルシステムオーバーレイ及び／又はデータストア並びにニューラルネットワークの集合体のノードに対する重みは、同じ及び／又は異なるメモリデバイス上に格納することができる。いくつかの実施形態では、ニューラルネットワークの集合体のノードに対する重みは、ブロックチェーンなどの分散型台帳に格納することができる。

【0015】

各データ単位を表現するニューラルネットワークの集合体は、データの教師なし学習を実施することができる。データ単位を学習するニューラルネットワークの集合体は、メモリデバイス上のデータ単位を置き換える及び／又は表現することができる。ニューラルネットワークの集合体は、データ単位及び／又はデータ単位と関連付けられたメタデータのコンテンツを学習することができる。いくつかの実施形態では、データ単位と関連付けられたキー入力は、データ単位に対する格納された重みと関連付けることができる。ニューラルネットワークの集合体は、キー入力を受信し、次いで、データ単位を再構築するというニューラルネットワークの集合体の動作の際に重みを適用することができる。いくつかの実施形態では、ニューラルネットワークの集合体は、キー入力を受信し、次いで、データ単位における動作、データ単位における動作によるデータ及び／又はメタデータ変更、並びに／或いは、データ単位における動作のソースを検証するというニューラルネットワークの集合体の動作の際に重みを適用することができる。いくつかの実施形態では、ニューラルネットワークの集合体は、キー入力を受信し、次いで、データ単位のデータ及び／又はメタデータを検証するというニューラルネットワークの集合体の動作の際に重みを適用することや、データ及び／又はメタデータの検証の失敗に応答してデータ単位を回復するというニューラルネットワークの集合体の動作の際に以前の重みを使用することができる。

【0016】

データ単位は、データのファイルなどの複数のデータ単位の組合せの一部であり得る。いくつかの実施形態では、データ単位を表現するニューラルネットワークの集合体は、複数のデータ単位の組合せと関連付けることができる。ニューラルネットワークの集合体によって再構築されたデータ単位は、複数のデータ単位の組合せに含めることができる。データ単位に対するアクセス動作により、ニューラルネットワークの集合体によるデータ単位における動作へのアクセス及び／又はデータ単位における動作の実施の実行をトリガすることができる。

【0017】

「コンピューティングデバイス」という用語は、本明細書では、携帯電話、スマートフォン、パーソナル又はモバイルマルチメディアプレーヤ、携帯情報端末（ＰＤＡ）、ラップトップコンピュータ、タブレットコンピュータ、コンバーチブルラップトップ／タブレット（１台２役のコンピュータ）、スマートブック、ウルトラブック、ネットブック、パームトップコンピュータ、ワイヤレス電子メールレシーバ、マルチメディアインターネット対応携帯電話、モバイルゲームコンソール、ワイヤレスゲームコントローラ並びに同様のパーソナル電子デバイス（メモリ及びプログラマブルプロセッサを含む）のいずれか１つ又はすべてを指すために使用される。「コンピューティングデバイス」という用語は、パーソナルコンピュータ、デスクトップコンピュータ、オールインワンコンピュータ、ワークステーション、スーパーコンピュータ、メインフレームコンピュータ、埋め込みコンピュータ、サーバ、ホームシアタコンピュータ及びゲームコンソールを含む据置型コンピューティングデバイスをさらに指し得る。

【0018】

図１、２、４及び５に示されるようなサイバネティックエングラムの集合体は、ファイルシステムとして、データストアとして及び／又はデータブロック記憶装置として実装することができ、本明細書では集合的に、データ記憶システムと呼ぶことができる。各データブロックは、図２に示されるように、ニューラルネットワークの集合体及びプリミティブ関数として構成された論理ゲートを含むサイバネティックエングラムによって置き換えることができる。ニューラルネットワークの集合体は、フィードフォワードニューラルネットワーク、放射基底関数ニューラルネットワーク、回帰型ニューラルネットワーク、機械学習フォレストなど、いかなる数及び組合せの様々なニューラルネットワークも含み得る。

【0019】

学習されていないデータブロックは、サイバネティックエングラムによって、サイバネティックエングラムのニューラルネットワークによる教師なし学習を使用して学習することができる。学習済みのデータブロックは、サイバネティックエングラムのニューラルネットワークによって置き換えることができる。サイバネティックエングラムのニューラルネットワークは、主要コンポーネント分析を行うなど、様々な目的のために構成することができる。しかし、サイバネティックエングラムの主要機能は、何らかの特別なタイプの入力を学習済みのデータブロックに変換することであり得る。従って、サイバネティックエングラムは、学習済みのデータブロックを記憶することができ、データブロックは、メモリ内で、サイバネティックエングラムのアルゴリズムネットワークで置き換えることができ、その出力は、そのデータブロックであることが保証され得る。キー入力は、サイバネティックエングラムのニューラルネットワークへの入力であり得、ニューラルネットワークは、データを複製し、複製されたデータを出力することができる。膨大なサイバネティックエングラムは、Ｗｏｒｄドキュメント、Ｅｘｃｅｌスプレッドシート、ＭＰ３、ＪＰＥＧ、ＰＤＦなどのようなデータファイルなど、より大きなデータ集合体を構成することができる。従って、膨大なフラットデータブロックであった学習済みのデータファイルは、ここでは、特定の順番で並べられた膨大なニューラルネットワークであり得る。ニューラルネットワークは、データの異なる表現である。さらに、ニューラルネットワークの隠れ層に対する重みは、１つのメモリデバイス上に集中的に格納することも、ブロックチェーンなど、複数のメモリデバイスにわたって分散して格納することもできる。

【0020】

また、学習済みのデータのメタデータの一部の学習及び検証を行うこともできる。原理コンテンツ分析は、データのタイプ（例えば、Ｗｏｒｄドキュメントなどのファイルタイプ）を決定するために、ニューラルネットワークの再構築されたデータ出力において使用することができる。その結果、ニューラルネットワークによって決定されたファイルタイプが存在し得、メタデータから報告されたファイルタイプが存在し得る。これは、メタデータの拡張子解釈又はデータＭＩＭＥタイプの含み方と同様である。メタデータは、報告されているように、データ記憶システムに存在し得る。メタデータは、ファイルシステムに見られるようなデータとは別に、データ記憶システムに格納することができる。従って、データをニューラルネットワークによって置き換えることができる一方で、メタデータは、キャッシュデータとしてのみならずフラットデータとしても格納することができる。しかし、別個のニューラルネットワークとして格納できるほど十分なメタデータが存在しない場合がある。このメタデータの一部は、入力としてサイバネティックエングラムに供給することができる。検証済みのメタデータは、サイバネティックエングラムによって、関連データ及びメタデータの保護の際に使用することができる。例えば、サイバネティックエングラムによる主要コンポーネント分析における異なる結果を生み出し得る何かが注入された場合は、主要コンポーネント分析は、データがもはや単なるＷｏｒｄドキュメントではないと決定することができる。主要コンポーネント分析は、実行可能ファイル、ＪａｖａＳｃｒｉｐｔ、ｖｉｓｕａｌ ｂａｓｉｃ ｓｃｒｉｐｔなど、Ｗｏｒｄドキュメントで以前に見られたものとは異なる注入データをデータが含み得ると決定することができる。本質的には、サイバネティックエングラムは、同じデータの一次、二次、三次などの解釈を識別し、次いで、ユーザ又はアプリケーションにかかわらず、世界にデータが提示しているのは何なのか及びデータが実際に何なのかを決定することができる。データが提示していると思われるものと実際のものとの間に違いがある場合は、その違いをフラグ付けすることができる。

【0021】

学習済みのデータへのアクセス要求により、データを再生成するようにニューラルネットワークをトリガすることができる。サイバネティックエングラムは、ニューラルネットワークでデータを置き換えることができる。データを回収するため、ニューラルネットワークは、カーネルからでさえも、トリガすることができる。仮にニューラルネットワークによって学習された後に格納されたフラットデータをカーネルのファイルシステムドライバが読み取る場合、読み取られることになるすべてのデータは、ディスクに磁気記載されたニューラルネットワークの重みであり得る。データは、直接アクセスが可能ではない場合がある。データは、エンジンにおいて符号化することができ（すなわち、サイバネティックエングラムのニューラルネットワーク）、エンジンは、データを回収するために起動することができる。データの代わりに重みを格納することにより、別のシステムへの重みの入力及びデータへの逆変換を防ぐことができる。これは、ニューラルネットワークを使用する重みの変換がニューラルネットワークへの特定の入力によって左右されることを理由に、部分的に遂行することができる。

【0022】

特定の入力は、多くの異なる方法で構成することができるキー入力であり得る。キー入力は、ある種のデジタル信号シグネチャ（ただし、プレシグネチャ）のような完全性検証キーとして構成することができる。キー入力は、ユーザのデジタル検証よりも必須完全性コントロールワールドに分類され得る。キー入力の様々な実装形態は、秘密保持を実施するように構成することができる。秘密保持は、非対称パブリックキー／プライベートキーメカニズムを使用して実施することができる。キー入力は、必須完全性を実施するように構成することができる。キー入力は、より冗長なニューロンをニューラルネットワークに追加することによってワンタイムパッドに構成することができる。

【0023】

ニューラルネットワークに入力することができるメタデータは、現行のプロセスのユーザ（ユーザＩ．Ｄ．及びグループＩ．Ｄ．など）を含み得、それにより、下位のフィールドレベルでの組み込み式データアクセス制御を提供することができる。正しいユーザが追加されていない場合は、ニューラルネットワークは、データのある部分を出力しないことがあり得る。従って、許可能力は、アクセス制御能力に伴うキー入力に組み込むことができる。

【0024】

ファイルシステム動作は、開くこと、閉じること、読み取ること、書き込むこと及び実行することを含み得る。読み取りの場合、サイバネティックエングラムは、サイクルを繰り返すことができ、読み取りにおいて実施することができる異なるサイクルが定義され得る。同様に、書き込みの場合、類似したプロセスを実施することができる。例えば、サイバネティックエングラムの主要コンポーネント分析サブシステムは、データへの書き込みにより、主要コンポーネントがもはや同じタイプ（ｄｏｃｘ又はＰＤＦなど）を生み出さないほど劇的に出力が変化したかどうかを判断することができる。例えば、感染するとすべてを暗号化するランサムウェア攻撃は、主要コンポーネント分析の結果に基づく更新として、サイバネティックエングラムのニューラルネットワークによって完全に拒絶することができる。書き込み動作は、新しいブロックを学習するようにニューラルネットワークをトリガすることができる。ニューラルネットワークは、長期記憶としてブロックチェーンの古いブロックにスタンプを付けることができる。新しいデータブロックの学習により、ニューラルネットワークに重みの変更を行わせることができる。以前に格納された重みから分かるように新しいデータブロックの原理コンポーネントがもはやＷｏｒｄドキュメントではない場合は、書き込みを拒絶することができる。事実上、何かがやってきて、その本質が変わるほど劇的にディスクコンテンツの変更を試みる場合は、一般的には、それが、実世界における一般原理として防ぐべき変更である。しかし、ニューラルネットワークは、データのいくつかの変異を許容し、他の変異を防ぐように訓練することができる。例えば、実行可能ファイルの変異及びＰＤＦに埋め込まれたフラッシュは許容できない。しかし、ユーザは、どの変異を許容し、どの変異を許容しないかを実際に選ぶことができる。

【0025】

いくつかの実施形態では、サイバネティックエングラムの集合体は、例えば、データストア、ネットワーク、ソフトウェアが定義可能なブロックデバイス及び／又はファイルシステムとして開発することができる。サイバネティックエングラムは、フォーマットに依存しないものであり得る。

【0026】

いくつかの実施形態では、サイバネティックエングラムの集合体は、非集中化及び分散化されたファイルシステムであり得る。単にファイルシステムを起動するためのソフトウェアをインストールするだけでよい。ファイルシステムがインストールされた時点で又はその能力が１か所に集まった時点で、いつでもどのタイプでもデータが到着する場合、教師なし学習エンジンは、データを学習することができ、サイバネティックエングラムを管理するためのプロセスは、人間の介入なしで、データにおける動作を適切に開始することができる。

【0027】

サイバネティックエングラムは非集中化することができるため、ネットワーク上で遭遇し得るデータの多くは共通のものであり得る。共通のデータを表現するため、共有ニューラルネットワークを実装することができ、それらの重みを検証することができる。簡単な例を挙げてみよう。複数のニューラルネットワークによって学習された同じブロックは、同じハッシュを生成し得る。従って、複数の異なるニューラルネットワークは、同じフラットデータブロックに対して同じハッシュを生成し得る。ニューラルネットワークは、それらの隠れ層に対する重み付けスキームを報告し得る。ニューラルネットワークの１つに歪みが発生した際は、ブロックチェーンを使用した合意ネットワークを実装することができる。重みが何であるかを見出す上で大部分の作業を行ったニューロンは、信頼することができ、歪んだニューラルネットワーク上で使用することができる。現実世界では、ブロックチェーンを見ると、オラクルが唯一の弱点である。オラクルはすべて、ブロックチェーンへの外部入力である可能性があり、それらの入力は、検証済みであると考えられ得る。値は、そのまま受け入れられ得る。ここでは、サイバネティックエングラムのファイルシステムは、必ずしもオラクルが完全に信頼できるものであるとは限らないハイブリッドを実施することができる。従って、複数のオラクルは、それらの入力を検証するために合意メカニズムを使用することができる別の閉システムに対する異なる外部入力レポータであり得る。

【0028】

１つのニューラルネットワークでさえ、それ自体のタイプ、コンテンツ及び履歴を知っていることから、自己認識、自己修復及び自己保護であると言えるため、自己認識、自己修復、自己防御データの態様は、サイバネティックエングラムのニューラルネットワークを介して実装することができる。さらに、ニューラルネットワークは、データ及びメタデータが依然として検証されているかどうかについてそのピアに問い合わせを行うこともできる。ファイルシステムでは、データを得るために、ニューラルネットワーク起動を強制的に行うことができ、ニューラルネットワークは、フラットデータを読み取るというよりむしろ、出力としてそのデータをより興味深いものにするこれらの異なるこまごまとしたものすべてをその中に有することができる。ニューラルネットワークの強制起動は、データが読み取られると何が起こるか、データが書き込まれると何が起こるか及びデータが削除されると何が起こるかに影響をもたらし得る。データが削除される際は、データのインプレッションは依然として、ファイルシステムからブロックチェーンにあり、復元することができる。

【0029】

ニューラルネットワークの出力自体が実行可能ファイルである際は、実行可能ファイルは、修正抵抗性、リモート性、スマートコントラクト及び／又は自己破壊データ／ワンタイム使用データを維持するように構成することができ、それらは、認証及び認可のためのノンス及びワンタイムトークンに適用することができる。

【0030】

一般に、データはパッシブである。本明細書では、パッシブデータは、このデータコンテンツへのアクセスを試みているオペレーティングシステム又は他のアプリケーションがデータコンテンツにアクセスするために起動できるニューラルネットワークで置き換えることができる。キー値ストア３００は、図３に示されるように、データブロック３０４値と関連付けられるキー入力３０２を含み得、キー入力３０２は、データへのアクセス及び／又はデータにおける動作を行うためのニューラルネットワークへの入力及びトリガとして使用することができ、データは、複数のデータブロック３０４で構成することができる。キー入力値は、読み取り又は書き込みなどの動作要求（図３に示される例の「要求」）と、関連付けられたデータブロック３０４の動作要求パラメータ及び／又はメタデータを含み得る他のパラメータ（集合的に、図３に示される例の「パラメータ」）とを含み得る。図３に示される例では、データブロック３０４は、キー値ストア３０２のキー値３０２とデータブロック３０４との関連付けを示す目的のために示されている。しかし、いくつかの実施形態では、データブロック３０４は、キー値ストア３０２から除くことができる。いくつかの実施形態はキー値ストア３０２を実装しているが、キー入力３０２は、必ずしもキー値ストア３００を使用して格納しなくとも、全く格納しなくともよい。いくつかの実施形態では、キー入力３０２は、データブロックに対する動作要求のために生成することができ、例えば、データブロックへのアクセスを試みているプロセス又はプログラムによって、別のプロセス及び／又はプログラムからのデータブロックに対する動作要求に応答してサイバネティックエングラムに対するキー入力を生成するように構成されたプロセス又はプログラムによって、並びに／或いは、プロセス又はプログラムからの動作要求に応答してサイバネティックエングラムによって行うことができる。いくつかの実施形態では、キー入力３０２は、サイバネティックエングラムに対するキー入力値の以前の履歴を使用して生成することができる。いくつかの実施形態では、キー入力３０２は、時間的（離散時間又は連続時間であり得る）に順序付けられたキーを使用して生成することができる。いくつかの実施形態では、それらはキー入力３０２は、中断時系列及び／又は他の任意の時系列（入力のような）を通じて生成することができる。いくつかの実施形態では、キー入力３０２は、順序付けされたデータを使用して生成することができ、順序付けされたいかなるデータも、離散シーケンス又は連続シーケンスであり得る。いくつかの実施形態では、キー入力３０２は、ランダム配置又はランダムな割り当てを通じて生成することができる。

【0031】

サイバネティックエングラムは、データブロックへのアクセスが行われる度に起動することができるニューラルネットワークの形態の機能を含み得る。ニューラルネットワーク（多層パーセプトロンニューラルネットワーク、回帰型ニューラルネットワーク又は長・短期記憶ニューラルネットワークなど）に対する重みは異なるデータコンテンツに対するニューラルネットワーク機能の訓練に基づいて異なり得るため、機能の実行は、各サイバネティックエングラムと関連付けられたデータブロック３０４間で異なり得る。いくつかの実施形態では、キー入力３０２（要求及び／又は要求の対応するパラメータを含み得る）は、ニューラルネットワークへの入力であり得る。キー入力３０２（要求を含む）は、サイバネティックエングラムに入力することができ、サイバネティックエングラムのニューラルネットワークは、ニューラルネットワークに対するキー入力３０２及び重みと関連付けられたデータブロック３０４を再生成することができる。フラットデータを格納するというよりむしろ、任意の数のメモリデバイス上に格納できるものは、サイバネティックエングラム構造及びデータブロック３０４に対する対応する重みであり得る。要求及び／又はそのパラメータは、データブロック３０４を回収するため及び／又はデータブロック３０４において動作するために入力することができるため、要求は、データブロック３０４と絡み合わせることができる。ニューラルネットワークのニューロンのうちの１つへの入力としての要求は、データブロック３０４を回収するため及び／又はデータブロック３０４において動作するために、その要求に対するそのデータブロック３０４に対応する適切な重みを有する適切な要求が必要であることを保証することができる。この関連付けは、任意のタイプの要求及びその要求に対する対応するいかなるパラメータ値と、データブロック３０４とに対して行うことができる。

【0032】

データはメタデータを伴う。メタデータは、要求の一部としての入力でもあり得る。例えば、データブロック３０４は、ユーザ名、プロセスＩ．Ｄ．と一致するファイル所有者Ｉ．Ｄ．及び設定されている対応する許可ビットなど、あるパラメータの下でアクセスされることになっているものであり得る。また、メタデータは、このニューラルネットワークへの入力でもあり得る。従って、セキュリティ規則は、データに直接埋め込むことができる。一般に、いかなるタイプの任意のアクセス制御規則も、ニューラルネットワークに正しい量のニューロンを追加することによってデータに埋め込むことができる。埋め込まれるセキュリティは、キー入力に基づいて変化するデータと関連付けられる重みに基づき得る。入力と適切な重みが一致しない状態では、正しい出力データを回収することはできない。

【0033】

図１に示されるようなサイバネティックエングラム１０２のシックフォレスト１００は、複数のデータブロック３０４で構成されるデータを表現するために使用することができる。いくつかの実施形態では、データがサイバネティックエングラム１００のシックフォレストからたやすく抽出されないように、データにおいてワンタイムパッドタイプのスクランブリングを実施することができる。シックフォレスト１００の各サイバネティックエングラム１０２は、図５に示されるように、キー入力３０２を受け入れ、関連付けられたデータブロック３０４（図５に示される例の「データブロック」）を出力することができる。集合的には、シックフォレスト１００のサイバネティックエングラム１０２は、同じキー入力３０２を使用して様々な関連データブロック３０４を出力することができる。

【0034】

データにアクセスするため及び／又はデータにおいて動作するためにオペレーティングシステムが入るインタフェースは、キー入力３０２を受け入れることができ、キー入力３０２は、要求、要求パラメータに加えて、メタデータ及び他のこまごまとしたものを含み得る。サイバネティックエングラム１０４の出力は、実際には、データブロック３０４の値ではなく、図１及び４に示されるように、シックフォレスト１００におけるデータブロック３０４への参照４００（図４に示される例の「参照ポインタ」）であり得る。シックフォレスト１００のサイバネティックエングラム１０２を参照することができるサイバネティックエングラム１０４の集合体は、サイバネティックエングラム１０４のシンフォレストであり得る。ニューラルネットワークは、実際には、シックフォレスト１００においてデータブロック３０４が位置し得る場所に参照４００を出力することができる。シンフォレストのサイバネティックエングラム１０４は、シックフォレスト１００のサイバネティックエングラム１０２をトリガするためにキー入力３０２を出力することができる。最終的には、シックフォレスト１００の出力を取り入れ、データブロック３０４からデータを再構築することができる別のニューラルネットワーク（図示せず）が存在し得る。サイバネティックエングラム１２０、１０４のリンクされたシンフォレスト及びシックフォレスト１００は、データの圧縮及びデータの重複排除を可能にすることができる。また、リンクされたサイバネティックエングラム１０２、１０４は、深層データ分析及び／又は深層学習を可能にすることもできる。

【0035】

いくつかの実施形態では、キー入力３０２及び関連する重みを使用してデータブロック３０４を再構築するように構成されたニューラルネットワークに加えて、サイバネティックエングラム１０２、１０４は、図２に示されるように、データブロック３０４に対する他の機能用に構成されたニューラルネットワーク（図２に示される例の「順序付けニューラルネットワーク」２０２、「検証ニューラルネットワーク」２０８、「認可ニューラルネットワーク」２１０）をさらに含み得る。例えば、別のニューラルネットワークは、制御フィルタのように機能することができる。データブロック３０４に対する更新要求が到着すると、サイバネティックエングラム１０２、１０４は、その中に含まれる他のニューラルネットワークを介して、データブロック３０４に対する重みを変更することができるコンピューティングデバイスの唯一のコンポーネントであり得る。

【0036】

書き込み記録要求が発生する際は、例えば、主要コンポーネント分析を含む、データブロック３０４に対するアクセス制御を実施することができる。いくつかの実施形態では、主要コンポーネント分析は、書き込み記録要求がデータタイプの変更を試みているかどうかを判断することができる。例えば、データブロック３０４のメタデータは、ｄｏｃｘとしてデータタイプを示し得るが、その理由は、それが最後尾であるか、ＭＩＭＥタイプであるか又はヘッダ情報であるためである。サイバネティックエングラム１０２、１０４は、メタデータによって報告されるように、ｄｏｃｘタイプとしてデータブロック３０４を認識することができる。しかし、主要コンポーネント分析を実施するように構成されたサイバネティックエングラムニューラルネットワークは、更新済みのデータブロック３０４の重みから、実行可能ファイルとしてデータブロック３０４のデータタイプを特定し得るか又は埋め込まれたＪａｖａＳｃｒｉｐｔ又は他の何らかの望まれていないオブジェクトをデータブロック３０４が含むと特定し得る。データブロック３０４の望ましくない変更の場合、サイバネティックエングラム１０２、１０４は、データブロック３０４に対するその更新を拒絶することができる。

【0037】

サイバネティックエングラム１０２、１０４のニューラルネットワークは、実行可能ファイル、ＪＰＥＧ、ＰＤＦ、Ｗｏｒｄドキュメント、Ｅｘｃｅｌドキュメントなど、様々なタイプのデータブロック３０４を分類及び検証するように構成することができる。各タイプは、データブロック３０４間で、ヘッダ以外のタイプのいくつかの共通の特徴を有し得る。各タイプは、データブロック３０４のコンテンツへのフローを有し得る。

【0038】

ニューラルネットワークを訓練するため、データブロック３０４は、ニューラルネットワークを通じて実行することができる。例えば、２つの入力は、多層パーセプトロンニューラルネットワークの非常に膨大なパーセプトロンに拡大することができる。ニューラルネットワークを訓練するため、ランダム重みを選択することができる。ニューラルネットワーク動作が層を通じて進行するにつれて、各層のニューロンの数は、先の層からのニューロンの数と比べて低減し得る。次いで、ニューラルネットワークは、次の層におけるニューロンの数を先の層からのニューロンの数まで拡大して戻すことができる。重みは、ニューラルネットワークの出力がニューラルネットワークへの入力と同じになるまで調整することができる。従って、入力がｘ１及びｘ２である場合は、出力は、ｘ１及びｘ２であると考えられる。ニューラルネットワークが複数のＷｏｒｄドキュメントに対して訓練されている場合は、Ｗｏｒｄドキュメントとしてｘ１及びｘ２の入力がｘ１及びｘ２の出力を維持するかどうかを確認するために使用される重みは、ＷｏｒｄドキュメントをＷｏｒｄドキュメントたらしめるものを含み得る。これが役立つ例は、データブロックが暗号化によって根本的に変更され得るランサムウェア攻撃であり得、サイバネティックエングラム１０２、１０４は、データブロック３０４に対する重みを更新しない可能性がある。

【0039】

また、アクセス制御は、データブロック３０４の重みに埋め込むこともでき、サイバネティックエングラム１０２、１０４のニューラルネットワークは、キー入力３０２において識別されたユーザ及び／又はプロセスに対してデータブロック３０４へのアクセスが認可されているかどうか、並びに／或いは、データブロック３０４に対してユーザ及び／又はプロセスが認可されている動作は何か（読み取り、書き込み、コピーなど）を判断するように構成することができる。データタイプを検証する場合のニューラルネットワークと同様に、アクセス制御用に構成されたニューラルネットワークは、入力を取り入れることができ、データブロック３０４の重みを適用する際、出力が入力と同じであると期待することができる。アクセスは、入力と出力が同じであることに応答して認められ、入力と出力との間の違いに応答して拒否される可能性がある。

【0040】

更新が起こる時でさえ、データブロック３０４に対する重みの履歴は、例えば、ブロックチェーン上に格納することができる。データブロック３０４に対する重みの履歴は、データブロック３０４に対するオリジナルの重みまで拡張することができる。重みの履歴は、各データブロック３０４に対して格納することができる。従って、データのコンテンツは、格納された重みに埋め込むことができる。それに加えて、更新が実施されたという事実や、更新を要求したのは誰かについても、格納された重みに埋め込むことができる。格納された重みの履歴により、更新の取り消し及びデータの以前のバージョンの読み取りが可能になり得る。データブロック３０４の重みの履歴の分散化格納により、重みのコピーを複数の場所に格納することができるため、記憶装置のネットワークの一部分が利用可能ではない場合でさえ、データへのアクセスが可能になり得る。

【0041】

いくつかの実施形態では、サイバネティックエングラム１０２、１０４によるデータブロック３０４の置換により、ネットワーク接続システムにおけるデータの重複排除が可能になり得る。データブロック３０４の重みは、複数のコンピューティングデバイスによって共有及びアクセスすることができ、複数のコンピューティングデバイスの各々は、それら自体で使用するために重みを使用してデータブロック３０４を再構築するようにサイバネティックエングラム１０２、１０４を実装することができる。この方法での重複排除は、複数のコンピューティングデバイス上で同じデータブロック３０４の複数のコピーを維持する必要がないように、複数のコンピューティングデバイスによってアクセスされる静的データに対して有利であり得る。例えば、複数のコンピューティングデバイスは、静的オペレーティングシステムイメージを使用して同じオペレーティングシステムの大部分を実行することができる。静的オペレーティングシステムイメージを各コンピューティングデバイス上に格納するというよりむしろ、コンピューティングデバイスは、実際のデータが存在する所であり得るサイバネティックエングラム１０２の共有シックフォレスト１００を介して、データブロックにアクセスすることができる。各コンピューティングデバイスは、例えば、サイバネティックエングラム１０２のシックフォレスト１００のストレージへの参照４００を提供することができるコンピューティングデバイス上のサイバネティックエングラム１０４のシンフォレストからサイバネティックエングラム１０２、１０４を実行することができる。

【0042】

いくつかの実施形態では、サイバネティックエングラム１０２、１０４のニューラルネットワークは、並列で実行することができ、すべての検証、認証及び他の機能が完了し、データブロック３０４へのアクセスが許容可能であると見なされた時点で、要求側のソースにデータブロック３０４へのアクセスを提供すること及び／又はデータブロック３０４における動作（データブロック３０４に対する重みの更新）を格納することができる。データブロック３０４へのアクセスが拒否されると見なされた場合は、データブロック３０４へのアクセスを防ぐこと及び／又はデータブロック３０４における動作（データブロック３０４に対する重みの更新など）を放棄することができる。いくつかの実施形態では、サイバネティックエングラム１０２、１０４を実装する複数のプロセッサによる非同期要求処理を実施することができ、それは、データの処理性能に良い影響を及ぼすことができる。例えば、非集中化ファイルシステムとして設定される際は、数千のプロセッサがデータを要求することができ、すべての要求側のプロセッサに重みを提供することができる。

【0043】

いくつかの実施形態では、サイバネティックエングラム１０２、１０４は、キー値ストア３００を有するファイルシステムに対して実装することができる。いくつかの実施形態では、サイバネティックエングラム１０２、１０４は、任意の記録のための任意のデータベース又は任意のリアルデータストレージタイプに対して実装することができる。サイバネティックエングラム１０２、１０４を実装できる環境は、特定のフォーマットである必要はない。サイバネティックエングラム１０２、１０４は、フォーマットに依存しない及びストレージタイプに依存しないものであり得る。

【0044】

いくつかの実施形態では、サイバネティックエングラム１０２、１０４は、シンプロビジョニングファイルシステムとして実装することができ、新しいファイルシステムドライバ又はオーバーレイファイルシステムとして機能し得る。例えば、データ及びデータの変更は、ファイルシステムの層に格納することができる。オリジナルのデータは、オリジナルのファイルシステム層に格納することができる。ファイルシステムは、オリジナルのデータを編集すること及び／又は新しいデータを異なる層に格納することができる。変更のないオリジナルのデータは、オリジナルの層からアクセスすることができ、オリジナルのデータの更新済みの部分又は新しいデータは、異なる層からアクセスすることができる。層は、様々な場所にデータへの編集を格納できるように追加することができる。層をマージして、層の組合せからデータを提供することができる。

【0045】

同様に、サイバネティックエングラム１０２、１０４は、オリジナルのデータに対する重みを格納するために使用することができ、オリジナルのデータのいかなる更新も、より新しい重みとして格納することができる。格納された重みと関連付けられていないデータにより、データの学習及びデータのオリジナルのバージョンに対する重みの格納を行うようにサイバネティックエングラム１０２、１０４がトリガされ得る。いくつかの実施形態では、すべてのデータに対する重みをファイルシステムに格納するというよりむしろ、オリジナルのデータへの更新のみが、サイバネティックエングラム１０２、１０４による重みの学習及び格納をトリガし得る。いくつかの実施形態では、オリジナルのデータの集合体の変更により、データの集合体に対する重みの学習及び格納を行うようにサイバネティックエングラム１０２、１０４がトリガされ得る一方で、サイバネティックエングラム１０２、１０４は、変わらないままのオリジナルのデータの学習は行わない。一例では、サイバネティックエングラム１０２、１０４が最初にファイルシステムの既存のデータに適用される際、又は、ファイルシステムのデータへの更新が行われる際は、サイバネティックエングラム１０２、１０４は、ファイルシステムのデータを学習し、学習済みのデータに対する重みを格納することができる。重みが格納されたデータブロック３０４の集合体から、オリジナルのデータブロック３０４への更新により、データブロック３０４の集合体に対する重みに加えて、更新済みのデータブロック３０４に対する新しい重みを格納することができる。データブロック３０４の履歴において様々な時間にデータブロック３０４に対する重みを回収するという要求を行うことができる。どの重みが要求及び回収されるかは、データブロック３０４のどのバージョンが再構築されるかを制御し得る。重みに対するアクセス制御は、ファイルシステム上に最初に格納されたデータに対するアクセス制御によって決定することができる。データブロック３０４の更新の場合、そのデータが属するデータの集合体を表現するサイバネティックエングラムシックフォレスト１００は、データブロック３０４の更新が許容可能であるかどうかを判断する上で役立てるために、集合体の様々なデータブロック３０４における検証、認可及び他の機能チェックを実行することができる。例えば、単一のデータブロック３０４は、十分なデータを有さないか又はデータタイプが変更されていることを示すほど十分に変更されていない可能性があるため、単一のデータブロック３０４の更新は、それ自体では原理コンポーネント分析に失敗しない可能性がある。しかし、関連データブロック３０４と組み合わせると、データブロック３０４の変更は、関連データブロック３０４の変更と共に、望ましくない変更がデータブロック３０４において起こっていることをサイバネティックエングラムシックフォレスト１００に示すことができる。さらに、サイバネティックエングラム活動は、ヒートマップを作成するデータを提供することができ、ヒートマップは、データが使用及び更新されているものである。使用も更新もされていないデータは、アーカイブされる可能性がある。

【0046】

サイバネティックエングラム１０２、１０４は、オペレーティングシステムカーネルにロードするか又はライブのＦｉｌｅｓｙｓｔｅｍ ｉｎ Ｕｓｅｒｓｐａｃｅ （ＦＵＳＥ）としてロードすることができるファイルシステムドライバとして実装することができる。サイバネティックエングラム１０２、１０４は、オリジナルのデータベースの複製データベースとして実装することができる。データベースクエリは、複製データベースに誘導することができ、複製データベースがデータを有する際は、複製データベースは、データを提供することができる。複製データベースがデータを有さない際は、複製データベースは、オリジナルのデータベースへのクエリを行い、出力を作成することができる。

【0047】

いくつかの実施形態では、複数のコンピューティングデバイスにわたるサイバネティックエングラムの実装の場合、重みの非集中化された格納により、すべてのコンピューティングデバイスにおいてすべてのディスクの空き容量を利用可能にすることができ、そのディスクの空き容量は、共有するものとして提示される。ディスクの空き容量は、共有するものとして、データストアとして又はブロックデバイスとして提示することができる。

【0048】

いくつかの実施形態では、サイバネティックエングラム１０２、１０４は、単一のコンピューティングデバイスにおいて実装することができる。単一のコンピューティングデバイスの実装形態は、サイバネティックエングラム１０２、１０４のニューラルネットワークによって提供される人工知能のすべての利益を達成することができる。しかし、ブロックチェーンの重み格納の利益は実現することができない。

【0049】

データブロック３０４に対する重みは、複数のコンピューティングデバイスにわたって冗長的に格納することができ、その結果、いくつかのコンピューティングデバイスが利用できない際でも、データブロック３０４は依然としてアクセス可能である。従って、複数のコンピューティングデバイスにおけるサイバネティックエングラム１０２、１０４の実装により、各コンピューティングデバイスがデータのすべてを格納する必要はないため、データの重複排除が可能になる。しかし、データブロック３０４に対する重みは、消去コードのために冗長的に格納することができる。従って、消去コードと重複排除との間にはバランスがあり得る。データの更新は、分散化された重みメモリ上の差分を回復する際にバイナリ差分を渡すために、ｘｄｅｌｔａ又はｒｓｙｎｃタイププロトコルを使用することができる。従って、データブロック３０４に対して格納されたすべての重みに対し、次のエントリは、単に、更新によって生じた重みの差を含み得る。重み及び重み差分の各例は、データブロック３０４を含むファイルの履歴を作成するためにタイムスタンプを付けることができる。

【0050】

データブロックに対するメタデータは、ファイルの統計に織り込むことができる。例えば、ファイルが最後に修正されたのはいつだったかなど。これは、そのメタデータがオペレーティングシステムカーネルに依存し得、いつも信頼できるとは限らないという理由のためにキー入力３０２に含めることができないメタデータの一部を含み得る。メタデータは、サイバネティックエングラム１０２、１０４のニューラルネットワークの動作によって生成することができ、そのメタデータは、ファイルのデータブロック３０４に対する重みに絡み合わせることができる。

【0051】

メタデータは、ファイルと関連付けられた任意のキー値の検証又は維持を行うために使用することができる。例えば、どのユーザが許可を有するかを指定する任意のホワイトリストラベリングを作成するため。或いは、例えば、注意事項において秘密ラベルを与えることによって機密のものにマーク付けするため。任意のキー値をファイルと関連付けるためのメタデータの使用により、ファイルにおいて決定性アクセス制御を実施するための能力を提供することができる。例えば、秘密ファイルのコンテンツは、常に秘密ファイルを作成することになる。別の例では、関連付けにより、書き込み・読み取りアクセス制御のエンフォースメントが可能になり得る。

【0052】

いくつかの実施形態では、サイバネティックエングラムは、ファイルシステムオーバーレイとして及び／又はファイルシステムフィルタとして実装することができる。

【0053】

いくつかの実施形態では、重みは、ＮＩＬＦＳのようなログ構造ファイルシステム上など、集中化メモリデバイスに格納することができ、それにより、ジャーナリングを提供することができる。ログ構造ファイルシステムは、ブロックチェーンと同様の重みの履歴追跡の能力を提供することができる。

【0054】

いくつかの実施形態では、ヒューリスティクスを使用して、データブロック３０４の相対値は何であるか及びファイルの相対値は何であるかを評価することができる。ファイルの値情報を用いて、値に基づくアクセス制御を実施することができる。例えば、値は、トラストクレジットで測定することができる。データの集合体に対するトラストクレジットの総合値は「ｘ」であり得、ユーザ又はプロセスには、一定の期間の間、「ｙ」トラストクレジットを割り当てることができる。アクション及びデータには、トラストクレジットコストを個別に割り当てることができ、アクション又はデータアクセスの実施ごとに、ユーザ又はプロセスのトラストクレジットのバランスが低減し得る。トラストクレジットのバランスが不十分であることにより、ユーザ又はプロセスによるアクション又はデータアクセスの実施が妨げられ得る。いくつかの実施形態では、ユーザ又はプロセスには、より信頼性の高いユーザ又はプロセスによってトラストクレジットを与えることができる。しかし、トラストクレジットを与えることで、より信頼性の高いユーザ又はプロセスのトラストクレジットのバランスが損なわれ得る。経時的には、トラストクレジットバランスは、補充することができる。値に基づくアクセス制御のいくつかの適用は、外部のデバイス又はネットワーク接続を介する過度のデータダウンロードを防ぐため、又は、データの集合体に対するアクセス制限（どのデータというよりむしろ、一定の量のデータのみがアクセスできる）を提供するためのものであり得る。値に基づくアクセス制御は、個人レベルで又は企業に至るまでのレベルで（企業は、超えられないトラストクレジットバランスを有し得る）実施することができる。値に基づくアクセス制御により、任意の数のユーザ又はプロセスによる（個別又は共同での）データの集合体における不適切なアクションの定量化が可能になり得る。

【0055】

図２に示されるように、サイバネティックエングラム１０２、１０４は、それが表現するデータブロック３０４にアクセスするための正式な方法を用いて及びデータブロック３０４を変更するための変換プロセスを用いて構成することができる。データブロック３０４へのアクセス及び変更は、サイバネティックエングラム１０２、１０４のアクセス及び変換プロセスを使用せずに実施することはできない。また、サイバネティックエングラム１０２、１０４は、変換プロセス及び変換プロセスの結果をチェックするように構成された完全性検証プロセスを用いて構成することもできる。サイバネティックエングラム１０２、１０４のプロセスの実行を試みているユーザ及び／又はプロセスは、サイバネティックエングラム１０２、１０４による認可チェックの対象であり得る。

【0056】

サイバネティックエングラム１０２、１０４へのキー入力３０２は、ユーザの識別、要求された変換プロセス及び他のパラメータを含み得、それには、データブロック３０４のメタデータが含まれ得る。キー入力は、サイバネティックエングラム１０２、１０４に提供すること、サイバネティックエングラム１０２、１０４によって回収すること及び／又はサイバネティックエングラム１０２、１０４によって生成することができる。キー入力３０２は、変換プロセスの構成及びデータブロック３０４における変換プロセスの実行（例えば、図２に示されるような順序付けニューラルネットワーク２０２）が行われ、それにより、データブロックに対する重みが更新されるように、サイバネティックエングラム１０２、１０４のニューラルネットワークに提供することができる。キー入力３０２は、変換プロセスが正しいことを行ったことを確認して変換プロセスの有効性をチェックするために完全性検証プロセス（例えば、図２に示されるような検証ニューラルネットワーク２０８）が実行されるように、サイバネティックエングラム１０２、１０４のニューラルネットワークに提供することができる。キー入力３０４は、ユーザ及び／又はプロセスがデータブロック３０４に対する変換プロセスへのアクセス及び／又は変換プロセスの要求に対する許可を有するかどうかをチェックするためにユーザ及び／又はプロセス認可（例えば、図２に示されるような認可ニューラルネットワーク２１０）が実行されるように、サイバネティックエングラムのニューラルネットワークに提供することができる。

【0057】

サイバネティックエングラム１０２、１０４は、メモリ（例えば、図２に示されるようなニューラルネットワークメモリバンク２０６）として構成されたニューラルネットワークをさらに含み得る。いくつかの実施形態では、ニューラルネットワークメモリバンク２０６は、ニューラルプログラマインタプリタ（ＮＰＩ）、ニューラルチューリングマシン（ＮＴＭ）及び／又はＮＰＩとＮＴＭの組合せとして構成することができる。いくつかの実施形態では、ニューラルネットワークメモリバンク２０６は、マシンが２つのスタックが取り付けられたプッシュダウンオートマタである限り文脈依存言語を解析することができる任意のマシンとして構成することができる。メインメモリ又はキャッシュがプロセッサによるアクセスのために少量のデータを格納することができるのと同じように、ニューラルネットワークメモリバンク２０６は、少量のデータを格納するように構成することができる。ニューラルネットワークメモリバンク２０６に格納されるデータは、関連付けられたデータブロック３０４に対する重みを含み得る。ニューラルネットワークメモリバンク２０６は、図１及び４に示されるように、サイバネティックエングラム１０２と関連付けられたデータブロック３０４を表現するサイバネティックエングラムシックフォレスト１００への参照４００を格納するように構成することができる。

【0058】

順序付けニューラルネットワーク２０２は、長・短期記憶（ＬＳＴＭ）フォレスト及び回帰型ニューラルネットワーク（ＲＮＮ）フォレストを含み得る。サイバネティックエングラム１０２、１０４によってどちらのニューラルネットワークフォレストが使用されるかは、動的選択であり得る。ある事例では、ＲＮＮは高速学習が可能であるため、ＲＮＮの方がうまく機能し得る。さらに、ＲＮＮは、ＬＳＴＭほど優れたメモリ容量は有さないが、それは、サイバネティックエングラムシックフォレスト１００に外部参照４００を出力するように又はニューラルネットワークメモリバンク２０６内の場所に本明細書ではｉノードと呼ばれるものを出力するように構成することができるサイバネティックエングラム１０２、１０４には必要ない場合がある。ｉノード又は外部参照４００を出力するように構成されたサイバネティックエングラム１０４の場合、以前のｉノード又は外部参照４００を記憶しておく必要はない。しかし、ＬＳＴＭは、変換される前から重みを記憶しておくことによってデータブロック３０４の以前のバージョンを記憶している際の使用に、より適しているものであり得る。

【0059】

サイバネティックエングラム１０２、１０４は、論理ゲート又は演算ゲートのプール（例えば、図２に示されるようなゲートのプール２００）をさらに含み得る。ゲートのプール２００は、プリミティブ関数（例えば、ｒｅａｄ、ｗｒｉｔｅ、ｃｏｐｙ、ｇｏ ｔｏ、ｉｆ、ｆｏｒ、ｗｈｉｌｅ、ｐｒｉｎｔなど）を含み得る。順序付けニューラルネットワーク２０２は、変換を実施するゲートの順序を作成することができる。順序付けは、学習することができ、変換されているデータ構造に適切な動作に依存し得る。例えば、変換対象のデータは、型なしデータであり得る。型なしデータの単純な読み取り及び書き込みは、ビット又はバイトレベルで読み取り及び書き込みを行う型なしデータ用のプリミティブを採用することができる。変換対象のデータは、型付きデータであり得る。プリミティブは依然として読み取り及び書き込みであるが、検証ニューラルネットワーク２０８は、タイプエンフォースメントがオンであることを確認する。例えば、要求が３２ビット整数を読み取ることである場合は、検証ニューラルネットワーク２０８は、出力データが３２ビットであることを確認することができる。検証ニューラルネットワーク２０９は、例えば、３２ビット整数が返されることを保証するようになど、タイプ検証を行うように訓練することができる。それに加えて、順序付けニューラルネットワーク２０２が読み取り中のデータを返した際は、検証ニューラルネットワーク２０８は、返されたデータが適正に位置合わせされていること、正しいバイト数であることなどを確認することができる。検証ニューラルネットワーク２０８は、返されるデータのタイプに対する制限を課すことができる。検証ニューラルネットワーク２０８は、ゲートの順序を通じてループを繰り返して、順序が正しいこと及び期待される出力が生成されることを確認することによって、順序付けニューラルネットワークが、適正なゲートの順序を使用して正しいデータ量を出力することを確認することができる。サイバネティックエングラム１０２、１０４は、様々なデータタイプを通じてデータを自動的にソートし、さらに、データを内部で自動的に分類することによってして、データタイプをどのように検証するかを見出すために、教師なし訓練モデルを使用して、その検証ニューラルネットワーク２０８を組み立てることができる。

【0060】

サイバネティックエングラム１０２、１０４は、様々な機能用に構成されたいかなる数のニューラルネットワークも組み合わせることができる。いくつかの実施形態では、サイバネティックエングラム１０２、１０４は、可変サイズのプリミティブストレージとして構成することができる。ニューラルネットワークメモリバンク２０６の構成は、サイバネティックエングラム１０２、１０４を構成する選択の結果であり得る。サイバネティックエングラム１０２、１０４は、異なるタイプ間で変換することができる。例えば、タイプ１は、変換と格納であり得る。ニューラルネットワークメモリバンク２０６は、２つ以上の隠れ層を有するスパースオートエンコーダニューラルネットワークとして構成することができる。ニューラルネットワークメモリバンク２０６は、その出力が与えられた入力と同じであることを確認するように構成することができる。ニューラルネットワークメモリバンク２０６は、入力ニューラルネットワークより大きなニューラルネットワーク及び／又はフラットメモリバンクの集合体にわたる確率分布として、データを格納するように構成することができる。ニューロンの数は、柔軟であり、どんなものであれ出力が期待されるものが生成されるものであることを確認するために増加することができる。例えば、３ビットの情報は、隠れ層の２０個のニューロンに格納することができる。スパースオートエンコーダニューラルネットワークは、非常によく似た入力が同じ出力又は互いの出力を生成しないことを保証する上で役立てることができ、ニューロンの使用数に応じて正確度を向上させることができる。

【0061】

別の例では、タイプ２は、検証と格納であり得る。主要コンポーネント分析は、検証のために使用することができ、入力ニューロンの数が隠れニューロンの数より大きいニューラルネットワークを使用することができる。しかし、スパースオートエンコーダニューラルネットワークと同様に、出力は、入力と同じであることが期待され得る。他の検証技法は、検証ニューラルネットワーク２０８（クラーク・ウィルソンモデル、ベル・ラパドゥラモデル、ビバ完全性モデルなど）によって学習することができる。

【0062】

ニューラルネットワークメモリバンク２０６は、学習済みであり得るフラグを含み得、フラグは、格納されたデータがｉノードであるか（サイバネティックエングラム１０２、１０４の内部の参照４００であることを意味する）又は別のサイバネティックエングラム１０２、１０４が表現し得る何らかのデータへの参照４００であるかを示す。

【0063】

いくつかの実施形態では、データブロック３０４の集合体（ほんの１つのデータブロック３０４である場合がある）と関連付けられたすべてのデータは、サイバネティックエングラム１０２、１０４に格納された及び重みによって表現することができる。データに対するクエリにより、データが出力され得る。いくつかの実施形態では、データブロック３０４の集合体と関連付けられたすべてのデータは、サイバネティックエングラム１０２、１０４のサイズ制限により、１つのサイバネティックエングラム１０２、１０４にまとめて存在しない場合がある。初期のキー入力３０２は、クエリのデータを表現し得るサイバネティックエングラムシックフォレスト１００などの１つ又は複数のサイバネティックエングラム１０２、１０４のメモリを有し得るサイバネティックエングラム１０２、１０４に対するものであり得る。クエリのデータを表現するサイバネティックエングラム１０２、１０４は、まとめてリンクすることができる。データは、１つのサイバネティックエングラムシックフォレスト１００及び／又は１つ若しくは複数のサイバネティックエングラムシックフォレスト１００の１つ又は複数のサイバネティックエングラム１０２、１０４によって表現することができる。単一のサイバネティックエングラム１０２、１０４及び／又はサイバネティックエングラムシックフォレスト１００によって表現するには大き過ぎるデータの場合は、リンクされた複数のサイバネティックエングラム１０２、１０４及び／又はサイバネティックエングラムシックフォレスト１００を使用してデータを表現することができる。いくつかの実施形態では、サイバネティックエングラムシックフォレスト１００のリンクされるサイバネティックエングラム１０２、１０４は、直列にリンクすることができる。いくつかの実施形態では、サイバネティックエングラムシックフォレスト１００のリンクされるサイバネティックエングラム１０２、１０４は、並列にリンクすることができる。いくつかの実施形態では、リンクされるサイバネティックエングラムシックフォレスト１００は、直列にリンクすることができる。いくつかの実施形態では、リンクされるサイバネティックエングラムシックフォレスト１００は、並列にリンクすることができる。

【0064】

読み取り及び書き込みは、任意のタイプのプリミティブゲートを取り入れ、次いで、順序付けニューラルネットワーク２０２のＬＳＴＭ又はＲＮＮフォレストに順序の作成及びその順序における動作を行わせることができる２つの動作例である。サイバネティックエングラム１０２、１０４を設定するためのタイプモード及びすべての制御機能の結果は何であるかを見出すため、順序付けニューラルネットワーク２０２とニューラルネットワークメモリバンク２０６との間には、決定に関する通信のやり取りがあり得る。例えば、決定に関する通信は、サイバネティックエングラム１０２、１０４が読み取りを許容できるかどうか、又は更新がいつ起こるべきか、又は動作がどのように起こり得るかなどを示し得る。

【0065】

ニューラルネットワークメモリバンク２０６は、ＬＳＴＭニューラルネットワークゲート（例えば、図２に示されるようなニューラルネットワーク履歴ゲート２０４）をさらに含み得る。ニューラルネットワーク履歴ゲート２０４は、データに対する重みを更新する前に存在していたデータに対する以前の重みを記憶しておくように構成することができる。これは、ニューラルネットワーク履歴ゲート２０４はニューラルネットワーク履歴ゲート２０４内の以前の値を記憶しておけることを理由に、遂行することができる。ＬＳＴＭニューラルネットワークメモリゲート２０４の格納された重みは、データの一貫性を維持する能力及びデータの以前のバージョンに逆戻りする能力を提供することができる。ニューラルネットワーク履歴ゲート２０４が記憶している値は、最終的には、メモリデバイスに行き着くことになり得る。ニューラルネットワーク履歴ゲート２０４が新しい値を受け入れると、古い重み値は、メモリデバイス（例えば、ブロックチェーン）に格納することができる。ニューラルネットワーク履歴ゲート２０４の深さは変えることができる。ニューラルネットワーク履歴ゲート２０４は、忘れてもよいものを正しく見出すことができる。ニューラルネットワーク履歴ゲート２０４は、フォゲットゲートを含み得、記憶しておくべきもの及び忘れてもよいものを見出すことができる。

【0066】

ニューラルネットワーク履歴ゲート２０４からのフィードバックは、順序付けニューラルネットワーク２０２に提供することができる。フィードバックは、次にトリガすべきプリミティブ関数を順序付けニューラルネットワーク２０２に知らせることができる。ニューラルネットワーク履歴ゲート２０４は、データブロック３０４の重みに格納されているものと、更新として要求されているものとの間に違いがあると特定することができる。その違いの特定により、検証ニューラルネットワーク２０８及び／又は他のニューラルネットワークによる原理コンポーネント分析がトリガされ、プリミティブ関数において符号化することができる。例えば、ニューラルネットワーク履歴ゲート２０４によって特定された違いにより、書き込み及び読み取りテストを実施するように、タイプの検証を行うように又はデータがどのように変化したかを特定するための他のテストを行うように順序付けニューラルネットワーク２０２がトリガされ得る。サイバネティックエングラム１０２、１０４は、データブロック３０４のバージョンの履歴を有し得る。従って、サイバネティックエングラム１０２、１０４が更新要求に関するテストを行う際、サイバネティックエングラム１０２、１０４は、更新要求結果とデータブロック３０４のバージョンの履歴（前のバージョンのみならずそれ以前のものを含み得る）とを比較することができる。サイバネティックエングラム１０２、１０４は、更新要求結果と全履歴とを比較することができ、全履歴は、履歴におけるデータ側面の持続性及び存在に応じて、より強い又はより弱いデータ側面を表し得る。

【0067】

データの履歴が深いほど、サイバネティックエングラム１０２、１０４のニューラルネットワークはより多くの訓練データ及びデータ側面のより強い感覚を有するため、データの自己保護が強くなり得る。従って、データブロック３０４のバージョンの履歴との比較の間、ニューラルネットワークは、データブロック３０４への変更（特に、データブロック３０４のより頻繁に経験するタイプ以外の変更）が望ましくない可能性が高いことを学習することができる。従って、データブロック３０４への見慣れない変更は、望ましくないと考えられ、許可されない可能性がある。

【0068】

例えば、ニューラルネットワークは、完全に微分可能なものであり得、それにより、訓練中のニューラルネットワーク出力における勾配降下の実行が可能になり得る。まともな勾配により、ニューラルネットワークは、データブロック３０４の重要な側面を強調し、データブロック３０４の重要ではない側面を忘れることができる。例えば、データブロック３０４の値は、データブロック３０４のバージョンの履歴を通じて持続し得るデータブロック３０４のサイズの重要な側面と比べて頻繁に変更され得るため、データブロック３０４の値は、重要ではない場合がある。

【0069】

図２に示されるようなサイバネティックエングラム１０２、１０４の各例は、少なくとも、ゲートのプール２００の読み取り及び／又は書き込みプリミティブ関数、順序付けニューラルネットワーク２０２、ニューラルネットワークメモリバンク２０６、ニューラルネットワーク履歴ゲート２０４、検証ニューラルネットワーク２０８並びに認可ニューラルネットワーク２１０を含み得る。サイバネティックエングラム１０２、１０４には、サイバネティックエングラム１０２、１０４の実装のための所望の機能に応じて、追加のニューラルネットワークを含めることができる。ＬＳＴＭ、ＲＮＮ、ＮＰＩのようなニューラルネットワークは、動作を実行するために利用可能なメモリに対するスタックが取り付けられたニューラルネットワークであり得る。

【0070】

サイバネティックエングラム１０２、１０４に対する重みのバージョンの履歴をローカルで格納することに加えて、ニューラルネットワーク履歴ゲート２０４は、使用された検証プロセス、使用されたニューラルネットワーク、変換がどのように実施されたか、データブロック３０４から読み取った及び／又はデータブロック３０４に書き込んだユーザ及び／又はプロセス、許容された及び／又は拒絶された要求、変換プロセスが検証されているかどうかなどについての履歴を維持することができる。

【0071】

いくつかの実施形態では、順序付けされたプリミティブ関数は、サイバネティックエングラム１０２、１０４間で転送可能であり得る。送信側のサイバネティックエングラム１０２、１０４は、プリミティブ関数を順序付けることができ、その結果、受信側のサイバネティックエングラム１０２、１０４は、順序付けされたプリミティブ関数を実施し、正しいキー入力３０２の入力に応答して意図される結果（特定の出力など）を達成することができる。例えば、順序付けされたプリミティブ関数により、順序付けされたプリミティブ関数を受信して正しいキー入力３０２で実施するサイバネティックエングラム１０２、１０４による１回限りの実行が許容され得る。１回限りのプリミティブ関数の順序は、例えば、１回限りのデータへのアクセスを提供するために使用することができ、データへのアクセスと同時に、順序付けされたプリミティブ関数はデータを削除することができる。使用例としては、クレジットカード番号が符号化されて送信され、その結果、符号化されたクレジットカード番号は、復号されたクレジットカード番号にアクセスすると同時に自己破壊することなどが挙げられる。

【0072】

いくつかの実施形態では、キー入力３０２の一部分を共有することができ、その結果、受信側のサイバネティックエングラム１０２、１０４は、順序付けされたプリミティブ関数を実行し、意図される結果を達成することができる。いくつかの実施形態では、例えば、受信者のパブリックキーを用いてキー入力３０２の共有部分を暗号化すること及び／又は出力を暗号化することができ、順序付けされたプリミティブ関数の実施を成功させるため、暗号化されたキー入力３０２及び／又は出力は、受信者のプライベートキーを使用して暗号解読することができる。いくつかの実施形態では、サイバネティックエングラム１０２、１０４は、暗号解読エンジンとして機能し得、キー入力３０２の暗号化された部分をキー入力３０２のプライベートキー部分と共に入力することができる。サイバネティックエングラム１０２、１０４は、キー入力の暗号解読と同時にキー入力の検証及び／又は認可を行い、順序付けされたプリミティブ関数を実行することができる。

【0073】

同様に、複数のサイバネティックエングラム１０２、１０４間では、様々な順序付けされたプリミティブ関数を送信することができ、順序付けされたプリミティブ関数の実行により、ブロックチェーンなどの分散化メモリからデータブロック３０４を回収すること及び分散化メモリにデータブロック３０４への更新を格納することができる。いくつかの実施形態では、データブロック３０４に関連して行われるアクションのアカウンティングもまた、分散化メモリから回収すること及び分散化メモリに格納することができる。いくつかの実施形態では、アクションのアカウンティングは、データブロック３０４に対する重みに格納することができる。いくつかの実施形態では、アクションのアカウンティングは、データブロック３０４に対する重みとは別に格納することができる。いくつかの実施形態では、データブロック３０４は、分散化メモリ上で共有しなくてもよく、アクションのアカウンティングは、分散化メモリ上で別々に格納することができる。実装形態の例は、ネットワークを介して共有されるスマートコントラクトであり得、スマートコントラクトを構成するデータは、安全に共有すること及び追跡することができる。

【0074】

様々な態様（これらに限定されないが、図１～５を参照して上記で説明される態様を含む）は、コンピューティングデバイスを含む多種多様なコンピューティングシステムにおいて実装することができる。図６は、様々な態様との使用に適したコンピューティングデバイス６００を含むシステムを示す。コンピューティングデバイス６００は、システムオンチップ（ＳｏＣ）６０２を含み得、システムオンチップ（ＳｏＣ）６０２は、プロセッサ６０４、メモリ６０６、通信インタフェース６０８、ストレージメモリインタフェース６１０、パワーマネージャ６１８及びクロックコントローラ６２０を有する。コンピューティングデバイス６００は、有線又は無線モデムなどの通信コンポーネント６１２と、ストレージメモリ６１４と、ワイヤレス通信リンクを確立するためのアンテナ６１６とをさらに含み得る。プロセッサ６０４は、多様な処理デバイス（例えば、多くのプロセッサコア）のいずれかを含み得る。

【0075】

「システムオンチップ」（ＳｏＣ）という用語は、本明細書では、典型的には、相互接続された電子回路のセットを指すために使用されるが、排他的ではなく、処理デバイス、メモリ及び通信インタフェースを含む。処理デバイスは、多様な異なるタイプのプロセッサ６０４及びプロセッサコアを含み得、汎用プロセッサ、中央処理装置（ＣＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、グラフィックス処理ユニット（ＧＰＵ）、加速処理ユニット（ＡＰＵ）、コンピューティングデバイスの特定のコンポーネントのサブシステムプロセッサ（カメラサブシステム用の画像プロセッサ又はディスプレイ用のディスプレイプロセッサなど）、補助プロセッサ、シングルコアプロセッサ及びマルチコアプロセッサなどが挙げられる。処理デバイスは、他のハードウェア及びハードウェア組合せをさらに具体化することができ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、他のプログラマブル論理デバイス、離散ゲート論理、トランジスタ論理、性能モニタリングハードウェア、ウォッチドッグハードウェア、時間基準などが挙げられる。集積回路は、集積回路のコンポーネントが単一の半導体材料（シリコンなど）上に存在するように構成することができる。

【0076】

ＳｏＣ ６０２は、１つ又は複数のプロセッサ６０４を含み得る。コンピューティングデバイス６００は、複数のＳｏＣ ６０２を含み得、それにより、プロセッサ６０４及びプロセッサコアの数が増加する。また、コンピューティングデバイス６００は、ＳｏＣ ６０２とは関連付けられないプロセッサ６０４も含み得る。個々のプロセッサ６０４は、以下で図７を参照して説明されるように、マルチコアプロセッサであり得る。プロセッサ６０４の各々は、コンピューティングデバイス６００の他のプロセッサ６０４と同じ又は異なる特定の目的のために構成することができる。同じ又は異なる構成のプロセッサ６０４及びプロセッサコアの１つ又は複数は、グループにまとめることができる。プロセッサ６０４又はプロセッサコアのグループは、マルチプロセッサクラスタと呼ぶことができる。

【0077】

ＳｏＣ ６０２のメモリ６０６は、プロセッサ６０４によるアクセスのためにデータ及びプロセッサ実行可能コードを格納するように構成された揮発性又は不揮発性メモリであり得る。コンピューティングデバイス６００及び／又はＳｏＣ ６０２は、様々な目的のために構成された１つ又は複数のメモリ６０６を含み得る。１つ又は複数のメモリ６０６は、ランダムアクセスメモリ（ＲＡＭ）若しくはメインメモリ又はキャッシュメモリなどの揮発性メモリを含み得る。これらのメモリ６０６は、データセンサ若しくはサブシステムから受信された限られた量のデータ、不揮発性メモリから要求されるデータ及び／又はプロセッサ実行可能コード命令（多様な要因に基づいて今後のアクセスを予測して不揮発性メモリからメモリ６０６にロードされる）並びに／或いはプロセッサ６０４によって生成された中間処理データ及び／又はプロセッサ実行可能コード命令（不揮発性メモリに格納することなく、今後の迅速なアクセスのために一時的に格納される）を一時的に保持するように構成することができる。

【0078】

メモリ６０６は、データ及びプロセッサ実行可能コードを少なくとも一時的に格納するように構成することができ、データ及びプロセッサ実行可能コードは、１つ又は複数のプロセッサ６０４によるアクセスのために、別のメモリデバイス（別のメモリ６０６又はストレージメモリ６１４など）からメモリ６０６にロードされる。メモリ６０６にロードされるデータ又はプロセッサ実行可能コードは、プロセッサ６０４による機能の実行に応答してロードすることができる。機能の実行に応答してデータ又はプロセッサ実行可能コードをメモリ６０６にロードすることは、要求されたデータ又はプロセッサ実行可能コードがメモリ６０６に位置していないことを理由に不成功に終わった又は「仕損じた」メモリ６０６へのメモリアクセス要求が原因で起こり得る。仕損じに応答して、別のメモリ６０６又はストレージメモリ６１４へのメモリアクセス要求は、要求されたデータ又はプロセッサ実行可能コードを他のメモリ６０６又はストレージメモリ６１４からメモリ６０６にロードさせることができる。機能の実行に応答してデータ又はプロセッサ実行可能コードをメモリ６０６にロードすることは、別のメモリ６０６又はストレージメモリ６１４へのメモリアクセス要求が原因で起こり得、データ又はプロセッサ実行可能コードは、後のアクセスのために、メモリ６０６にロードすることができる。

【0079】

ストレージメモリインタフェース６１０及びストレージメモリ６１４は、コンピューティングデバイス６００がデータ及びプロセッサ実行可能コードを不揮発性記憶媒体上に格納できるように、一体となって動作することができる。ストレージメモリ６１４は、メモリ６０６の態様によく似せて構成することができ、ストレージメモリ６１４は、１つ又は複数のプロセッサ６０４によるアクセスのためにデータ又はプロセッサ実行可能コードを格納することができる。不揮発性であるストレージメモリ６１４は、コンピューティングデバイス６００の電源が切られた後も情報を保持することができる。電源が入り、コンピューティングデバイス６００が再起動すると、コンピューティングデバイス６００は、ストレージメモリ６１４に格納された情報を利用することができる。ストレージメモリインタフェース６１０は、ストレージメモリ６１４へのアクセスを制御し、ストレージメモリ６１４からデータを読み取ること及びストレージメモリ６１４にデータを書き込むことをプロセッサ６０４が行えるようにする。

【0080】

パワーマネージャ６１８は、コンピューティングデバイス６００のコンポーネント（プロセッサ６０４、メモリ６０６、通信インタフェース６０８、ストレージメモリインタフェース６１０、クロックコントローラ６２０、通信コンポーネント６１２、ストレージメモリ６１４及びアンテナ６１６を含む）のいずれかへの電力の分配及びその量を制御するように構成することができる。パワーマネージャ６１８は、コンピューティングデバイス６００のコンポーネントのいずれか及びコンピューティングデバイス６００自体の電力状態を制御するように構成することができる。いくつかの態様では、パワーマネージャ６１８は、ＳｏＣ ６０２上の別個の回路コンポーネントとして実装することができ、特殊用途回路、ファームウェア及び／又はソフトウェアで構成された専用プロセッサ、或いは、専用回路構成とファームウェア及び／又はソフトウェアで構成された専用プロセッサの組合せなどが挙げられる。

【0081】

クロックコントローラ６２０は、コンピューティングデバイス６００のリソースコンポーネント（プロセッサ６０４、通信インタフェース６０８、ストレージメモリインタフェース６１０、パワーマネージャ６１８及び通信コンポーネント６１２など）に提供されるクロックモード（水晶発振器の発振周波数及び／又はゲート信号）を制御するように構成することができる。クロックコントローラ６２０は、コンピューティングデバイス６００のコンポーネントの回路による実行を調節するように構成された発振信号をコンピューティングデバイス６００のコンポーネントに提供するように構成することができる。いくつかの態様では、クロックコントローラ６２０は、ＳｏＣ ６０２上の別個の回路コンポーネントとして実装することができ、特殊用途回路、ファームウェア及び／又はソフトウェアで構成された専用プロセッサ、或いは、専用回路構成とファームウェア及び／又はソフトウェアで構成された専用プロセッサの組合せなどが挙げられる。

【0082】

コンピューティングデバイス６００及び／又はＳｏＣ ６０２のコンポーネントのいくつか又はすべては、異なる方法で及び／又は組み合わせて配列しながら、様々な態様の機能を果たすことができる。コンピューティングデバイス６００は、各コンポーネントの１つに限定されず、各コンポーネントの複数の例をコンピューティングデバイス６００の様々な構成に含めることができる。

【0083】

様々な態様（これらに限定されないが、図１～６を参照して上記で説明される態様を含む）は、様々なプロセッサを含む多種多様なコンピューティングシステムにおいて実装することができる。図７は、態様の実装に適したコンピューティングデバイスのコンポーネントを示す。プロセッサ６０４は、複数のプロセッサタイプを含み得、例えば、ＣＰＵ及び様々なハードウェアアクセラレータ（ＧＰＵ、ＤＳＰ、ＡＰＵ、サブシステムプロセッサなど）を含む。また、プロセッサ６０４は、カスタムハードウェアアクセラレータも含み得、カスタムハードウェアアクセラレータは、特殊な機能セットを実施するように構成されたカスタム処理ハードウェア及び／又は汎用ハードウェアを含み得る。プロセッサ６０４は、いかなる数のプロセッサコア７００、７０１、７０２、７０３も含み得る。複数のプロセッサコア７００、７０１、７０２、７０３を有するプロセッサ６０４は、マルチコアプロセッサと呼ぶことができる。

【0084】

プロセッサ６０４は、多数の同種又は異種プロセッサコア７００、７０１、７０２、７０３を有し得る。同種プロセッサは、多数の同種プロセッサコアを含み得る。プロセッサ６０４のプロセッサコア７００、７０１、７０２、７０３は同じ目的のために及び同じ又は同様の性能特性を有するように構成されるという点で、プロセッサコア７００、７０１、７０２、７０３は、同種であり得る。例えば、プロセッサ６０４は、汎用プロセッサであり得、プロセッサコア７００、７０１、７０２、７０３は、同種の汎用プロセッサコアであり得る。プロセッサ６０４は、ＧＰＵ又はＤＳＰであり得、プロセッサコア７００、７０１、７０２、７０３は、同種グラフィックプロセッサコア又はデジタルの信号プロセッサコアのそれぞれであり得る。プロセッサ６０４は、同種プロセッサコア７００、７０１、７０２、７０３を有するカスタムハードウェアアクセラレータであり得る。

【0085】

異種プロセッサは、多数の異種プロセッサコアを含み得る。プロセッサ６０４のプロセッサコア７００、７０１、７０２、７０３は異なる目的のために及び／又は異なる性能特性を有するように構成されるという点で、プロセッサコア７００、７０１、７０２、７０３は、異種であり得る。そのような異種プロセッサコアの異種性は、異なる命令セットアーキテクチャ、パイプライン、動作周波数などを含み得る。そのような異種プロセッサコアの例は、低速及び低電力プロセッサコアを強力で電力を大量消費するプロセッサコアと結合することができる「ｂｉｇ．ＬＩＴＴＬＥ」アーキテクチャとして知られているものを含み得る。同様の態様では、ＳｏＣ（例えば、図６のＳｏＣ ６０２）は、いかなる数の同種又は異種プロセッサ６０４も含み得る。様々な態様では、異種プロセッサはプロセッサコア７００、７０１、７０２、７０３の任意の組合せ（少なくとも１つの異種プロセッサコアを含む）を含み得るため、すべてのオフプロセッサコア７００、７０１、７０２、７０３が異種プロセッサコアである必要はない。

【0086】

プロセッサ６０４のプロセッサコア７００、７０１、７０２、７０３の各々には、指定プロセッサコア７００、７０１、７０２、７０３による読み取り及び／又は書き込みアクセス専用であり得るプライベートプロセッサコアキャッシュ（ＰＰＣＣ）メモリ７１０、７１２、７１４、７１６を指定することができる。プライベートプロセッサコアキャッシュ７１０、７１２、７１４、７１６は、データ及び／又は命令を格納し、プロセッサコア７００、７０１、７０２、７０３による実行における使用のため、プライベートプロセッサコアキャッシュ７１０、７１２、７１４、７１６を専用するプロセッサコア７００、７０１、７０２、７０３が格納データ及び／又は命令を利用できるようにすることができる。プライベートプロセッサコアキャッシュ７１０、７１２、７１４、７１６は、図６のメモリ６０６を参照して本明細書で説明されるような揮発性メモリを含み得る。

【0087】

プロセッサ６０４のプロセッサコア７００、７０１、７０２、７０３のグループには、プロセッサコア７００、７０１、７０２、７０３の指定グループによる読み取り及び／又は書き込みアクセス専用であり得る共有プロセッサコアキャッシュ（ＳＰＣＣ）メモリ７２０、７２２を指定することができる。共有プロセッサコアキャッシュ７２０、７２２は、データ及び／又は命令を格納し、プロセッサコア７００、７０１、７０２、７０３の指定グループによる実行における使用のため、共有プロセッサコアキャッシュ７２０、７２２を専用するグループプロセッサコア７００、７０１、７０２、７０３が格納データ及び／又は命令を利用できるようにすることができる。共有プロセッサコアキャッシュ７２０、７２２は、図６のメモリ６０６を参照して本明細書で説明されるような揮発性メモリを含み得る。

【0088】

プロセッサ６０４は、プロセッサ６０４のプロセッサコア７００、７０１、７０２、７０３による読み取り及び／又は書き込みアクセス専用であり得る共有プロセッサキャッシュメモリ７３０を含み得る。共有プロセッサキャッシュ７３０は、データ及び／又は命令を格納し、プロセッサコア７００、７０１、７０２、７０３による実行における使用のため、プロセッサコア７００、７０１、７０２、７０３が格納データ及び／又は命令を利用できるようにすることができる。また、共有プロセッサキャッシュ７３０は、プロセッサ６０４へのデータ及び／又は命令の入力並びに／或いはプロセッサ６０４からのデータ及び／又は命令の出力のためのバッファとしても機能し得る。共有キャッシュ７３０は、図６のメモリ６０６を参照して本明細書で説明されるような揮発性メモリを含み得る。

【0089】

複数のプロセッサ６０４は、複数のプロセッサ６０４のプロセッサコア７００、７０１、７０２、７０３による読み取り及び／又は書き込みアクセス専用であり得る共有システムキャッシュメモリ７４０にアクセスすることができる。共有システムキャッシュ７４０は、データ及び／又は命令を格納し、プロセッサコア７００、７０１、７０２、７０３による実行における使用のため、プロセッサコア７００、７０１、７０２、７０３が格納データ及び／又は命令を利用できるようにすることができる。また、共有システムキャッシュ７４０は、複数のプロセッサ６０４へのデータ及び／又は命令の入力並びに／或いは複数のプロセッサ６０４からのデータ及び／又は命令の出力のためのバッファとしても機能し得る。共有システムキャッシュ７４０は、図６のメモリ６０６を参照して本明細書で説明されるような揮発性メモリを含み得る。

【0090】

図７に示される例では、プロセッサ６０４は、４つのプロセッサコア７００、７０１、７０２、７０３（すなわち、プロセッサコア０、プロセッサコア１、プロセッサコア７及びプロセッサコア３）を含む。例では、各プロセッサコア７００、７０１、７０２、７０３には、それぞれのプライベートプロセッサコアキャッシュ７１０、７１２、７１４、７１６が指定される（すなわち、プロセッサコア０とプライベートプロセッサコアキャッシュ０、プロセッサコア１とプライベートプロセッサコアキャッシュ１、プロセッサコア７とプライベートプロセッサコアキャッシュ７及びプロセッサコア３とプライベートプロセッサコアキャッシュ３）。プロセッサコア７００、７０１、７０２、７０３は、グループに分類することができ、各グループには、共有プロセッサコアキャッシュ７２０、７２２を指定することができる（すなわち、プロセッサコア０とプロセッサコア７と共有プロセッサコアキャッシュ０のグループ、プロセッサコア１とプロセッサコア３と共有プロセッサコアキャッシュ１のグループ）。説明を簡単にするため、本明細書の例は、図７に示されるような、４つのプロセッサコア７００、７０１、７０２、７０３と、４つのプライベートプロセッサコアキャッシュ７１０、７１２、７１４、７１６と、プロセッサコア７００、７０１、７０２、７０３の２つのグループと、共有プロセッサコアキャッシュ７２０、７２２とについて言及し得る。しかし、図７に示される及び本明細書で説明されるような、４つのプロセッサコア７００、７０１、７０２、７０３と、４つのプライベートプロセッサコアキャッシュ７１０、７１２、７１４、７１６と、プロセッサコア７００、７０１、７０２、７０３の２つのグループと、共有プロセッサコアキャッシュ７２０、７２２は、単なる例として提供され、４つの指定プライベートプロセッサコアキャッシュ及び２つの指定共有プロセッサコアキャッシュ７２０を有する４つのコアプロセッサシステムに様々な態様を限定することは全く意図されない。コンピューティングデバイス６００、ＳｏＣ ６０２又はプロセッサ６０４は、本明細書で示される及び説明されるような４つのプロセッサコア７００、７０１、７０２、７０３及びプライベートプロセッサコアキャッシュ７１０、７１２、７１４、７１６並びに２つの共有プロセッサコアキャッシュ７２０、７２２より少ない又は多い数を個別に又は組合せで含み得る。

【0091】

様々な態様では、プロセッサコア７００、７０１、７０２、７０３は、低レベルのキャッシュメモリから高レベルのキャッシュメモリにロードされたデータ及び／又は命令へのアクセスを通じて間接的に、共有プロセッサコアキャッシュ７２０、７２２、共有プロセッサキャッシュ７３０及び／又は共有システムキャッシュ７４０に格納されたデータ及び／又は命令にアクセスすることができる。例えば、様々なキャッシュメモリ７１０、７１２、７１４、７１６、７２０、７２２、７３０、７４０のレベルを最高レベルのキャッシュメモリから最低レベルのキャッシュメモリへの降順に表すと、プライベートプロセッサコアキャッシュ７１０、７１２、７１４、７１６、共有プロセッサコアキャッシュ７２０、７２２、共有プロセッサキャッシュ７３０、共有システムキャッシュ７４０となり得る。様々な態様では、データ及び／又は命令は、メモリアクセス要求に対する仕損じキャッシュメモリ７１０、７１２、７１４、７１６、７２０、７２２、７３０、７４０への応答として、並びに／或いは、プロセッサコア７００、７０１、７０２、７０３による今後の使用のためにデータ及び／又は命令を推測に基づいて回収するプリフェッチ動作への応答として、より低レベルのキャッシュメモリ及び／又は他のメモリ（例えば、図６のメモリ６０６、７ ６１４）からキャッシュメモリ７１０、７１２、７１４、７１６、７２０、７２２、７３０、７４０にロードすることができる。様々な態様では、キャッシュメモリ７１０、７１２、７１４、７１６、７２０、７２２、７３０、７４０は、他のデータ及び／又は命令を格納できるように、キャッシュメモリ７１０、７１２、７１４、７１６、７２０、７２２、７３０、７４０に格納されたデータ及び／又は命令を置き換えるためのエビクションポリシを使用して管理することができる。データ及び／又は命令を追い出すことは、高レベルのキャッシュメモリ７１０、７１２、７１４、７１６、７２０、７２２、７３０から追い出されたデータ及び／又は命令を、より低レベルのキャッシュメモリ７２０、７２２、７３０、７４０及び／又は他のメモリに書き込むことを含み得る。

【0092】

参照し易いように、「ハードウェアアクセラレータ」、「カスタムハードウェアアクセラレータ」、「マルチコアプロセッサ」、「プロセッサ」及び「プロセッサコア」という用語は、本明細書では、交換可能に使用することができる。示されるコンピューティングデバイス及びその様々なコンポーネントの本明細書における説明は、例示的であることのみを意図し、限定することは全く意図しない。図に示されるコンピューティングデバイスの例のコンポーネントのいくつかは、可変的に構成すること、組み合わせること及び分離することができる。コンポーネントのいくつかは、より多い又は少ない数で含めることができ、ＳｏＣ内で異なる方法で又はＳｏＣから分離して位置すること及び接続することが可能である。

【0093】

様々な態様（これらに限定されないが、図１～７を参照して上記で説明される態様を含む）は、モバイルコンピューティングデバイスを含む多種多様なコンピューティングシステムにおいて実装することができ、様々な態様との使用に適したその例は、図８に示されている。モバイルコンピューティングデバイス８００は、タッチスクリーンコントローラ８０４及び内部メモリ８０６に結合されたプロセッサ８０２を含み得る。プロセッサ８０２は、一般的な又は特定の処理タスク用に指定された１つ又は複数のマルチコア集積回路であり得る。内部メモリ８０６は、揮発性又は不揮発性メモリであり得、また、安全な及び／又は暗号化されたメモリ、安全ではない及び／又は暗号化されていないメモリ或いはそれらの任意の組合せでもあり得る。活用できるメモリタイプの例は、これらに限定されないが、ＤＤＲ、ＬＰＤＤＲ、ＧＤＤＲ、ＷＩＤＥＩＯ、ＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、Ｐ－ＲＡＭ、Ｒ－ＲＡＭ、Ｍ－ＲＡＭ、ＳＴＴ－ＲＡＭ及び埋め込みＤＲＡＭを含む。また、タッチスクリーンコントローラ８０４及びプロセッサ８０２は、抵抗検知タッチスクリーン、容量検知タッチスクリーン、赤外線検知タッチスクリーンなどのタッチスクリーンパネル８１２に結合することができる。それに加えて、コンピューティングデバイス８００のディスプレイは、タッチスクリーン能力を有する必要はない。

【0094】

モバイルコンピューティングデバイス８００は、通信を送受信するための１つ又は複数の無線信号トランシーバ８０８（例えば、Ｐｅａｎｕｔ、Ｂｌｕｅｔｏｏｔｈ、ＺｉｇＢｅｅ、Ｗｉ－Ｆｉ、ＲＦ無線）及びアンテナ８１０を有し得、１つ又は複数の無線信号トランシーバ８０８及びアンテナ８１０は、互いに及び／又はプロセッサ８０２に結合される。トランシーバ８０８及びアンテナ８１０は、様々なワイヤレス伝送プロトコルスタック及びインタフェースを実装するために、上記で言及される回路構成で使用することができる。モバイルコンピューティングデバイス８００は、セルラネットワークワイヤレスモデムチップ８１６を含み得、セルラネットワークワイヤレスモデムチップ８１６は、セルラネットワークを介する通信を可能にし、プロセッサに結合される。

【0095】

モバイルコンピューティングデバイス８００は、プロセッサ８０２に結合された周辺デバイス接続インタフェース８１８を含み得る。周辺デバイス接続インタフェース８１８は、１つのタイプの接続を受け入れるように特異的に構成することも、ユニバーサルシリアルバス（ＵＳＢ）、ＦｉｒｅＷｉｒｅ、Ｔｈｕｎｄｅｒｂｏｌｔ又はＰＣＩｅなどの共通又は専有の様々なタイプの物理及び通信接続を受け入れるように構成することもできる。また、周辺デバイス接続インタフェース８１８は、同様に構成された周辺デバイス接続ポート（図示せず）に結合することもできる。

【0096】

また、モバイルコンピューティングデバイス８００は、オーディオ出力を提供するためのスピーカ８１４も含み得る。また、モバイルコンピューティングデバイス８００は、ハウジング８２０も含み得、ハウジング８２０は、プラスチック、金属又は材料の組合せで構築され、本明細書で説明されるコンポーネントのすべて又はいくつかを内包するためのものである。モバイルコンピューティングデバイス８００は、使い捨ての又は再充電可能な電池など、プロセッサ８０２に結合された電源８２２を含み得る。また、再充電可能な電池は、モバイルコンピューティングデバイス８００の外部のソースから充電電流を受信するために、周辺デバイス接続ポートに結合することもできる。また、モバイルコンピューティングデバイス８００は、ユーザ入力を受信するための物理ボタン８２４も含み得る。また、モバイルコンピューティングデバイス８００は、モバイルコンピューティングデバイス８００をオンとオフに切り替えるためのパワーボタン８２６も含み得る。

【0097】

様々な態様（これらに限定されないが、図１～７を参照して上記で説明される態様を含む）は、ラップトップコンピュータ９００を含む多種多様なコンピューティングシステムにおいて実装することができ、その例は、図９に示されている。多くのラップトップコンピュータは、タッチパッドタッチ面９１７を含み、タッチパッドタッチ面９１７は、コンピュータのポインティングデバイスとしての役割を果たし、従って、タッチスクリーンディスプレイが装備されたコンピューティングデバイス及び上記で説明されるコンピューティングデバイス上で実装されるものと同様に、ドラッグ、スクロール及びフリックジェスチャを受信することができる。ラップトップコンピュータ９００は、典型的には、揮発性メモリ９１２及び大容量不揮発性メモリ（フラッシュメモリのディスクドライブ９１３など）に結合されたプロセッサ９１１を含む。それに加えて、コンピュータ９００は、プロセッサ９１１に結合されたワイヤレスデータリンク及び／又は携帯電話トランシーバ９１６に接続することができる電磁放射線を送受信するための１つ又は複数のアンテナ９０８を有し得る。また、コンピュータ９００は、プロセッサ９１１に結合されたフロッピー（登録商標）ディスクドライブ９１４及びコンパクトディスク（ＣＤ）ドライブ９１５も含み得る。ノートブックの構成では、コンピュータハウジングは、タッチパッド９１７、キーボード９１８及びディスプレイ９１９を含み、それらはすべてプロセッサ９１１に結合される。コンピューティングデバイスの他の構成は、よく知られているように、プロセッサに結合された（例えば、ＵＳＢ入力を介して）コンピュータマウス又はトラックボールを含み得、コンピュータマウス又はトラックボールは、様々な態様と併用することもできる。

【0098】

また、様々な態様（これらに限定されないが、図１～７を参照して上記で説明される態様を含む）は、多様な市販のサーバのいずれかなどの固定されたコンピューティングシステムにおいて実装することもできる。サーバ１０００の例は、図１０に示されている。そのようなサーバ１０００は、典型的には、揮発性メモリ１００２及び大容量不揮発性メモリ（ディスクドライブ１００４など）に結合された１つ又は複数のマルチコアプロセッサアセンブリ１００１を含む。図１０に示されるように、マルチコアプロセッサアセンブリ１００１は、アセンブリのラックにそれらを挿入することによってサーバ１０００に追加することができる。また、サーバ１０００は、プロセッサ１００１に結合されたフロッピーディスクドライブ、コンパクトディスク（ＣＤ）又はデジタル多用途ディスク（ＤＶＤ）ディスクドライブ１００６も含み得る。また、サーバ１０００は、他の放送システムコンピュータ及びサーバに結合されたローカルエリアネットワーク、インターネット、公衆交換電話網及び／又はセルラデータネットワーク（例えば、ＣＤＭＡ、ＴＤＭＡ、ＧＳＭ、ＰＣＳ、３Ｇ、４Ｇ、ＬＴＥ若しくは他の任意のタイプのセルラデータネットワーク）などのネットワーク１００５とのネットワークインタフェース接続を確立するためにマルチコアプロセッサアセンブリ１００１に結合されたネットワークアクセスポート１００３も含み得る。

【0099】

図１１は、実施形態による、サイバネティックエングラムを使用してデータブロックの学習及び格納を行うための方法を示す。図１～１０を参照すると、方法１１００は、コンピューティングデバイス（例えば、図６のコンピューティングデバイス６００、図８のモバイルコンピューティングデバイス８００、図９のコンピューティングシステム９００、図１０のサーバ１０００）、プロセッサ（例えば、図１、２、４及び５のサイバネティックエングラム１０２、１０４、図６及び７のプロセッサ６０４、図８のプロセッサ８０２、図９のプロセッサ９１１、図１９のプロセッサアセンブリ１００１）で実行するソフトウェア、専用ハードウェア（例えば、図１、２、４及び５のサイバネティックエングラム１０２、１０４）、汎用ハードウェア、又は、ソフトウェア構成プロセッサと専用ハードウェアの組合せ（他の個々のコンポーネントを含むサイバネティックエングラム使用可能システム内のソフトウェアを実行するプロセッサ及び様々なメモリ／キャッシュコントローラなど）において実施することができる。様々な実施形態において使用可能な代替の構成を包含するため、方法１１００を実施するハードウェアは、本明細書では、「サイバネティックエングラムデバイス」と呼ばれる。

【0100】

ブロック１１０２では、サイバネティックエングラムデバイスは、データブロック（例えば、図３及び５のデータブロック３０４）を受信することができる。いくつかの実施形態では、データブロックは、以前に学習されていないデータブロックであり得る。言い換えれば、データブロックは、データブロックを受信するサイバネティックエングラムによって以前に処理も学習も行われていないものであり得、サイバネティックエングラムが使用できるデータブロックに対する以前に格納されたキー入力（例えば、図３～５のキー入力３０４）又は重みが存在しない場合がある。いくつかの実施形態では、データブロックは、以前に学習されているデータブロックであり得る。言い換えれば、データブロックは、データブロックを受信するサイバネティックエングラムによって以前に処理及び学習が行われており、サイバネティックエングラムが使用できるデータブロックに対する以前に格納されたキー入力及び重みが存在し得る。

【0101】

ブロック１１０４では、サイバネティックエングラムデバイスは、データブロックを再生成するためにニューラルネットワークを訓練することできる。本明細書で説明されるように、サイバネティックエングラムは、データブロックの教師なし学習を実施することができる。データブロックを再生成するためにサイバネティックエングラムのニューラルネットワークを訓練することは、キー入力を含み得るいかなる数又は組合せの特定の入力からもサイバネティックエングラムがデータブロックを再生成できるように、サイバネティックエングラムのニューラルネットワークによる使用のための重みを決定することを伴い得る。データブロックを再生成するためにサイバネティックエングラムのニューラルネットワークを訓練することは、ニューラルネットワークによって、最初は既定の値であり得る重みを使用して入力を処理することと、再生成済みのデータブロックの出力を生成することと、再生成済みのデータブロックとデータブロックとを比較することと、再生成済みのデータブロックとデータブロックとの比較により、誤差閾値を超える誤差値が生み出されるかどうかを判断することと、誤差値を使用して重みを更新することと、誤差値が誤差閾値を超えるまでプロセスを繰り返すこととの再帰プロセスであり得る。いくつかの実施形態では、誤差閾値を超える誤差値は、再生成済みのデータブロックとデータブロックとの比較による誤差測定値がないほどわずかであることを表すことがある。本明細書では、データブロックを再生成するためにサイバネティックエングラムのニューラルネットワークを訓練することは、サイバネティックエングラムのニューラルネットワークがデータブロックを学習することを指し得、サイバネティックエングラムのニューラルネットワークが訓練を対象としていたデータブロックは、学習済みのデータブロックと呼ぶことができる。

【0102】

ブロック１１０６では、サイバネティックエングラムデバイスは、データブロックに対する重みを生成して格納することができる。重みは、ブロック１１０４においてデータブロックを再生成するためにサイバネティックエングラムのニューラルネットワークを訓練した結果得られた、誤差値が誤差閾値を超える際の重みであり得る。言い換えれば、生成された重みは、データブロックを再生成するためにサイバネティックエングラムのニューラルネットワークを訓練した際に使用された重みの最後の値であり得る。これらの重みは、サイバネティックエングラムのニューラルネットワークによって、誤差閾値によって制御される正確度にデータブロックを再生成するために使用することができる。いくつかの実施形態では、正確度は、最高で１００％正確なものであり得る。生成された重みは、様々な手段によって格納することができる。いくつかの実施形態では、重みは、１つのコンピューティングデバイスにおいて集中化されるように格納することができる。例えば、重みは、いかなる数のコンピューティングデバイスのメモリデバイス（例えば、図６のメモリ６０６、ストレージメモリ６１４、図７のキャッシュメモリ７１０、７１２、７１４、７１６、７２０、７２２、７３０、７４０、図８の内部メモリ８０６、図９の揮発性メモリ９１２、不揮発性メモリ９１３、図１０の揮発性メモリ１００２、不揮発性メモリ１００４）の組合せにおいても格納することができる。いくつかの実施形態では、重みは、複数のコンピューティングデバイスにわたって非集中化又は分散化されるように格納することができる。例えば、重みは、ブロックチェーンのような分散型台帳など、複数のコンピューティングデバイスにわたっていかなる数又は組合せのメモリデバイスにおいても格納することができる。いくつかの実施形態では、重みは、サイバネティックエングラムのメモリ（例えば、図２のニューラルネットワークメモリバンク２０６）に格納することができる。いくつかの実施形態では、重みの複数のコピーは、複数のローカル及び／又はリモートメモリデバイスに格納することができる。

【0103】

オプションのブロック１１０８では、サイバネティックエングラムデバイスは、データブロックに対するキー入力を生成して格納することができる。キー入力は、ブロック１１０４においてデータブロックを再生成するためにサイバネティックエングラムのニューラルネットワークを訓練している間に使用されたキー入力であり得る。キー入力は、読み取り又は書き込みなどの動作要求と、データブロックの動作要求パラメータ及び／又はメタデータを含み得る他のパラメータとを含み得る。いくつかの実施形態では、パラメータは、ユーザ名、プロセスＩ．Ｄ．と一致するファイル所有者Ｉ．Ｄ．及び／又は設定されている対応する許可ビットとして含み得る。キー入力は、キー入力を生成及び／又は使用するコンピューティングデバイスのメモリデバイスにローカルで格納すること、並びに／或いは、キー入力を生成及び／又は使用するコンピューティングデバイスがアクセス可能なリモートコンピューティングデバイスのメモリデバイスに格納することができる。いくつかの実施形態では、キー入力は、キー値ストア（例えば、図３のキー値ストア３００）など、複数のフォーマット及び／又は構造で格納することができる。

【0104】

オプションのブロック１１１０では、サイバネティックエングラムデバイスは、データブロックに対するキー入力とデータブロックに対する重みとを関連付けることができる。データブロックに対するキー入力と重みとの関連付けにより、サイバネティックエングラムは、図１２を参照して本明細書の方法１２００においてさらに論じられるように、キー入力を受信した際に使用するための重みを回収することができる。例えば、キー入力は、キー入力を重みが格納されている場所の表示と関連付ける構造で含むこと又は格納することができる。いくつかの実施形態では、重みが格納されている場所の表示は、メモリデバイス上の重みが格納されている場所のアドレスであり得る。いくつかの実施形態では、重みが格納されている場所の表示は、重みが格納されている場所への参照（アドレステーブル内のアドレスへのポインタなど）及び／又は重みが格納されている場所へのさらなる参照への参照（ハッシュテーブル又は木のハッシュ値へのポインタなど）であり得る。いくつかの実施形態では、重みのアドレス又は場所は、ブロックチェーンなどの分散型台帳上に格納された重みの場所のアドレス又は参照であり得る。

【0105】

ブロック１１１２では、サイバネティックエングラムデバイスは、サイバネティックエングラムのニューラルネットワーク、キー入力及び／又は重みでデータブロックを置き換えることができる。データブロックを置き換えることは、サイバネティックエングラムが実装されている間、並びに、ブロック１１０６及び１１０８においてデータブロックの重み及び任意選択によるデータブロックのキー入力が格納されている間に、データブロックを削除すること、無効化すること、上書きすることなどを伴い得る。サイバネティックエングラムのニューラルネットワークに対する重み及び／又はキー入力が生成され格納された時点で、サイバネティックエングラムは重み並びに格納された及び／又は生成されたキー入力を使用して学習済みのデータブロックを再生成することができるため、学習済みのデータブロックを保持する必要はなくなり得る。いくつかの実施形態では、学習済みのデータブロックは、例えば、テスト又はオフラインアーカイビングの目的で、一定の期間の間保持することができる。しかし、動作要求に対する学習済みのデータブロックのデータへのアクセスには、学習済みのデータブロックというよりむしろ、再生成済みのデータブロック（ニューラルネットワーク、キー入力及び重みを使用して再生成されたもの）を使用することができる。

【0106】

図１２は、実施形態による、サイバネティックエングラムを使用してデータブロックの回収及び保護を行うための方法を示す。図１～１１を参照すると、方法１２００は、コンピューティングデバイス（例えば、図６のコンピューティングデバイス６００、図８のモバイルコンピューティングデバイス８００、図９のコンピューティングシステム９００、図１０のサーバ１０００）、プロセッサ（例えば、図１、２、４及び５のサイバネティックエングラム１０２、１０４、図６及び７のプロセッサ６０４、図８のプロセッサ８０２、図９のプロセッサ９１１、図１０のプロセッサアセンブリ１００１）で実行するソフトウェア、専用ハードウェア（例えば、図１、２、４及び５のサイバネティックエングラム１０２、１０４）、汎用ハードウェア、又は、ソフトウェア構成プロセッサと専用ハードウェアの組合せ（他の個々のコンポーネントを含むサイバネティックエングラム使用可能システム内のソフトウェアを実行するプロセッサ及び様々なメモリ／キャッシュコントローラなど）において実施することができる。様々な実施形態において使用可能な代替の構成を包含するため、方法１２００を実施するハードウェアは、本明細書では、「サイバネティックエングラムデバイス」と呼ばれる。

【0107】

ブロック１２０２では、サイバネティックエングラムデバイスは、データブロック（例えば、図３及び５のデータブロック３０２）に対する動作要求を受信することができる。例えば、データブロックに対する動作要求は、開くこと、閉じること、読み取ること、書き込むこと、実行することなどを含み得る。いくつかの実施形態では、動作要求は、動作要求を実行する対象となるデータブロックを特定することができる。

【0108】

ブロック１２０４では、サイバネティックエングラムデバイスは、データブロックに対するキー入力（例えば、図３～５のキー入力３０４）を受信することができる。キー入力は、動作要求と、他のパラメータ（データブロックの動作要求パラメータ及び／又はメタデータを含み得る）とを含み得る。いくつかの実施形態では、パラメータは、ユーザ名、プロセスＩ．Ｄ．と一致するファイル所有者Ｉ．Ｄ．及び／又は設定されている対応する許可ビットとして含み得る。いくつかの実施形態では、データブロック及び動作要求に対応するキー入力は、例えば、データブロックに対する動作要求に応答して、データブロックへのアクセスを試みているプロセス若しくはプログラムによって、及び／又は、サイバネティックエングラムに対するキー入力を生成するように構成されたプロセス若しくはプログラムによって、回収及び／又は生成し、サイバネティックエングラムに提供することができる。いくつかの実施形態では、サイバネティックエングラムが、データブロック及び動作要求に対応するキー入力を回収及び／又は生成することができる。例えば、データブロック及び動作に対応するキー入力は、メモリデバイスメモリデバイス（例えば、図６のメモリ６０６、ストレージメモリ６１４、図７のキャッシュメモリ７１０、７１２、７１４、７１６、７２０、７２２、７３０、７４０、図８の内部メモリ８０６、図９の揮発性メモリ９１２、不揮発性メモリ９１３、図１０の揮発性メモリ１００２、不揮発性メモリ１００４）に格納し、メモリデバイスから回収することができる。いくつかの実施形態では、データブロックに対応するキー入力の一部をメモリデバイスに格納し、メモリデバイスから回収し、動作要求と組み合わせてキー入力を生成することができる。いくつかの実施形態では、キー入力は、動作で提供される情報から及び／又はメモリデバイス上に格納されたデータブロックに対するデータ（メタデータなど）から生成することができる。いくつかの実施形態では、キー入力は、サイバネティックエングラムに対するキー入力値の以前の履歴を使用して生成することができる。いくつかの実施形態では、キー入力は、タイマなどの時間キーを使用して生成することができる。

【0109】

ブロック１２０６では、サイバネティックエングラムデバイスは、データブロックに対するキー入力と関連付けられたデータブロックに対する重みを決定することができる。本明細書で説明されるように、例えば、図１１を参照した方法１１００のブロック１１１０では、学習済みのデータブロックに対する重みは、キー入力との関連付けにより、サイバネティックエングラムによるキー入力との併用のために重みの回収が可能になるように格納することができる。キー入力と重みとの関連付けにより、サイバネティックエングラムは、データブロックに対するキー入力と併用するための重みがどれかを決定することができる。例えば、関連付けは、ローカル及び／又はリモートメモリデバイス上の重みの場所を示し得る。ローカルメモリデバイスは、キー入力の受信及び関連付けられた重みの格納が行われるコンピューティングデバイスのメモリデバイスであり得る。リモートメモリデバイスは、キー入力が受信されるコンピューティングデバイスからリモート設置されたコンピューティングデバイスのメモリデバイス（ブロックチェーンのような分散型台帳の一部であるリモートメモリデバイスなど）であり得る。

【0110】

ブロック１２０８では、サイバネティックエングラムデバイスは、データブロックに対する重みを回収することができる。データブロックに対するキー入力と関連付けられることが決定したデータブロックに対する重みは、データブロックに対するキー入力を処理する際に使用するために、ローカル又はリモートで、それらの格納場所から回収することができる。

【0111】

ブロック１２１０では、サイバネティックエングラムデバイスは、データブロックに対する重みを使用してデータブロックに対するキー入力を処理することができる。サイバネティックエングラムのニューラルネットワークは、ニューラルネットワークへの入力として、単独で又は他の入力データと組み合わせて、キー入力を使用することができる。ニューラルネットワークは、ニューラルネットワークによる処理の間に生成される入力及び／又は起動値に重みを適用しながら、ニューラルネットワークの層を通じてキー入力を含む入力を処理することができる。

【0112】

ブロック１２１２では、サイバネティックエングラムデバイスは、データブロックに対するキー入力及びデータブロックに対する重みを使用してデータブロックを再生成することができる。ブロック１２１０においてニューラルネットワークによって重みを使用してキー入力を処理することにより、最終的には、データブロックの出力を生成することができる。サイバネティックエングラムは学習済みのデータブロックの再生成が可能であることを理由に、学習済みのデータブロックは長期間格納されていない場合があるため、ニューラルネットワークによって再生成されたデータブロックは、キー入力及び／又は重みを再生成したように学習されたデータブロックの再生成品であり得る。

【0113】

ブロック１２１４では、サイバネティックエングラムデバイスは、データブロック、ユーザ及び／又は動作の検証及び／又は認証を行うことができる。サイバネティックエングラムは、攻撃、データの破損、無認可のアクセス、無認可の処理などから、コンピューティングデバイス、ユーザ（人間のユーザなど）、データブロックに対する動作要求を作成するプログラム及び／又はプロセス、並びに／或いは、データブロックを保護することができる。サイバネティックエングラムの様々なニューラルネットワーク（例えば、図２の順序付けニューラルネットワーク２０２、検証ニューラルネットワーク２０８、認可ニューラルネットワーク２１０）は、これらの保護を実施するように構成することができる。例えば、検証ニューラルネットワークは、主要コンテンツ分析を実施するように構成することができ、それにより、再生成済みのデータブロックが期待されたものであるかどうか、及び攻撃又は破損を受けて変化していないかを検証することができる。さらなる例として、認可ニューラルネットワークは、ユーザ及び／又はプロセス認可を実施するように構成することができ、それにより、認可ニューラルネットワークは、データブロックへのユーザのアクセスが許可されているかどうか及び／又はデータブロックにおけるプロセスの実施が許可されているかどうかを判断することができる。いくつかの実施形態では、いかなる数及び組合せのデータブロック、ユーザ及び／又は動作の検証及び／又は認証も実施することができる。すべての例においてデータブロック、ユーザ及び／又は動作の検証及び／又は認証のいずれか１つ又は組合せを実施する必要はない。

【0114】

決定ブロック１２１６では、サイバネティックエングラムデバイスは、データブロック、ユーザ及び／又は動作が検証及び／又は認証されたかどうかを判断することができる。ブロック１２１４における検証及び／又は認証の結果に基づいて、サイバネティックエングラムは、データブロック、ユーザ及び／又は動作が検証及び／又は認証されたかどうかを判断することができる。データブロック、ユーザ及び／又は動作が検証及び／又は認証されたかどうかの判断は、プロセス要求のユーザ及び／又はプロセスによるデータブロックへのアクセス及びデータブロックの使用を制御するために使用することができる。いくつかの実施形態では、いかなる数及び組合せのデータブロック、ユーザ及び／又は動作の検証及び／又は認証の決定も実施することができる。すべての例においてデータブロック、ユーザ及び／又は動作の検証及び／又は認証のいずれか１つ又は組合せを決定する必要はない可能性がある。

【0115】

データブロック、ユーザ及び／又は動作が検証及び／又は認証されたという決定（すなわち、決定ブロック１２１６＝「はい」）に応答して、サイバネティックエングラムデバイスは、ブロック１２１８において、データブロックに対する動作要求の動作を実行することができる。データブロック、ユーザ及び／又は動作が検証及び／又は認証されたという決定は、コンピューティングデバイス（プロセッサを介してなど）がデータブロックにおける動作要求の動作の実施に進めることをサイバネティックエングラムに示すことができる。

【0116】

データブロック、ユーザ及び／又は動作が検証及び／又は認証されなかったという決定（すなわち、決定ブロック１２１６＝「いいえ」）に応答して、サイバネティックエングラムデバイスは、ブロック１２２４において、データブロックに対する動作要求の動作の実行を拒否することができる。データブロック、ユーザ及び／又は動作が検証及び／又は認証されなかったという決定は、コンピューティングデバイス（プロセッサを介してなど）がデータブロックにおける動作要求の動作の実施に進むことはできないことをサイバネティックエングラムに示すことができる。サイバネティックエングラムデバイスは、任意選択により、図１３を参照して方法１３００のブロック１３０２において説明されるように、ブロック１２０８において回収された重みとは異なる場所からデータブロック（例えば、図３～５のデータブロック３０４）に対する重みを回収することに進むことができる。

【0117】

ブロック１２１８におけるデータブロックに対する動作要求の動作の実行に続いて、オプションのブロック１２２０では、サイバネティックエングラムデバイスは、データブロック、ユーザ及び／又は動作の検証及び／又は認証を行うことができる。データブロック、ユーザ及び／又は動作の検証及び／又は認証は、ブロック１２１４において説明されるものと同様の方法で実施することができる。ブロック１２１４におけるデータブロック、ユーザ及び／又は動作の検証及び／又は認証（データブロックにおける動作を許可するかどうかを判断するために実施できるもの）とは異なり、オプションのブロック１２２０におけるデータブロック、ユーザ及び／又は動作の検証及び／又は認証は、動作対象であったデータブロックをサイバネティックエングラムが学習することを許可するかどうかを判断するために実施することができる。ブロック１２１４におけるデータブロック、ユーザ及び／又は動作の検証及び／又は認証にかかわらず、ブロック１２１８におけるデータブロックにおける動作は、依然として、データブロックの破損の可能性、データブロック、ユーザ及び／又は動作への攻撃の可能性、並びに／或いは、データブロックの無認可の操作をもたらし得る予期しなかった何らかの無認可のアクセスをもたらし得る可能性がある。従って、サイバネティックエングラムは、再び、データブロック、ユーザ及び／又は動作の検証及び／又は認証を行うことができる。いくつかの実施形態では、いかなる数及び組合せのデータブロック、ユーザ及び／又は動作の検証及び／又は認証も実施することができる。すべての例においてデータブロック、ユーザ及び／又は動作の検証及び／又は認証のいずれか１つ又は組合せを実施する必要はない可能性がある。

【0118】

オプションの決定ブロック１２２２では、サイバネティックエングラムデバイスは、データブロック、ユーザ及び／又は動作が検証及び／又は認証されたかどうかを判断することができる。データブロック、ユーザ及び／又は動作が検証及び／又は認証されたかどうかの判断は、決定ブロック１２１６におけるデータブロック、ユーザ及び／又は動作が検証及び／又は認証されたかどうかの判断と同様の方法で実施することができる。いくつかの実施形態では、いかなる数及び組合せのデータブロック、ユーザ及び／又は動作の検証及び／又は認証の決定も実施することができる。すべての例においてデータブロック、ユーザ及び／又は動作の検証及び／又は認証のいずれか１つ又は組合せを決定する必要はない可能性がある。

【0119】

ブロック１２１８におけるデータブロックに対する動作要求の動作の実行に続いて、或いは、データブロック、ユーザ及び／又は動作が検証及び／又は認証されたという決定（すなわち、オプションの決定ブロック１２２２＝「はい」）に応答して、サイバネティックエングラムデバイスは、任意選択により、図１１を参照して方法１１００のブロック１１０２において説明されるように、データブロックを受信することができる。データブロックにおけるいくつかの動作は、保持すべきデータブロック及び／又はそのメタデータの変更をもたらし得る。例えば、データブロックへの書き込みにより、保持することができるデータブロックのコンテンツが変更され得る。さらなる例として、データブロックの読み取りにより、保持することができるデータブロックの最終アクセスを示すデータブロックのメタデータ（アクセスの時間及び／又はユーザを含み得る）が変更され得る。データブロックのコンテンツが変更された場合、新しいコンテンツを有するデータブロックをサイバネティックエングラムが再生成できるように、重みを保持する必要があり得る。データブロックのメタデータが変更された場合、いくつかの実施形態では、サイバネティックエングラムによってメタデータを処理できる際、及び／又は、新しいメタデータを使用してキー入力を更新できる際など、重みを保持する必要があり得る。いくつかの実施形態では、方法１２００の実施に続いて方法１１００を実施する際、キー入力が更新されたかどうかに応じて、ブロック１１０８はオプションとなり得る。

【0120】

データブロック、ユーザ及び／又は動作が検証及び／又は認証されなかったという決定（すなわち、オプションの決定ブロック１２２２＝「いいえ」）に応答して、サイバネティックエングラムデバイスは、ブロック１２２６において、データブロックの学習を拒否することができる。データブロック、ユーザ及び／又は動作が検証及び／又は認証されなかったという決定は、データブロックの変更が望ましくない可能性があり、保持することができない可能性があるため、データブロックの学習に進まないことをサイバネティックエングラムに示す可能性がある。

【0121】

図１３は、実施形態による、サイバネティックエングラムを使用してデータブロックを修復するための方法を示す。図１～１２を参照すると、方法１３００は、コンピューティングデバイス（例えば、図６のコンピューティングデバイス６００、図８のモバイルコンピューティングデバイス８００、図９のコンピューティングシステム９００、図１０のサーバ１０００）、プロセッサ（例えば、図１、２、４及び５のサイバネティックエングラム１０２、１０４、図６及び７のプロセッサ６０４、図８のプロセッサ８０２、図９のプロセッサ９１１、図１９のプロセッサアセンブリ１００１）で実行するソフトウェア、専用ハードウェア（例えば、図１、２、４及び５のサイバネティックエングラム１０２、１０４）、汎用ハードウェア、又は、ソフトウェア構成プロセッサと専用ハードウェアの組合せ（他の個々のコンポーネントを含むサイバネティックエングラム使用可能システム内のソフトウェアを実行するプロセッサ及び様々なメモリ／キャッシュコントローラなど）において実施することができる。様々な実施形態において使用可能な代替の構成を包含するため、方法１３００を実施するハードウェアは、本明細書では、「サイバネティックエングラムデバイス」と呼ばれる。

【0122】

ブロック１３０２では、サイバネティックエングラムデバイスは、図１２を参照して方法１２００のブロック１２０８において説明されるように回収された重みとは異なる場所からデータブロック（例えば、図３～５のデータブロック３０４）に対する重みを回収することができる。同じデータブロックに対する複数の重みのセットは、データブロックに対するキー入力（例えば、図３～５のキー入力３０２）と関連付けることができる。データブロックのデータの完全性を保つ上で役立てるため、様々な重みのセットは、複数のコンピューティングデバイスの複数のメモリデバイス（例えば、図６のメモリ６０６、ストレージメモリ６１４、図７のキャッシュメモリ７１０、７１２、７１４、７１６、７２０、７２２、７３０、７４０、図８の内部メモリ８０６、図９の揮発性メモリ９１２、不揮発性メモリ９１３、図１０の揮発性メモリ１００２、不揮発性メモリ１００４）にわたって分散化されるように格納することができる。いくつかの実施形態では、様々な重みのセットは、図１２を参照して本明細書の方法１２００のブロック１２１４及び決定ブロック１２１６で説明されるように、重みのセットが検証及び／又は認証に失敗したデータブロックを再生成したことに応答して、回収するための重みのセットがどれかを決定する目的のために、順序付け又はランク付けすることができる。いくつかの実施形態では、順番又はランクは、重みのセットがデータブロックを忠実に再生成できるという信用を表し得る。データブロックに対するキー入力と関連付けられることが決定したデータブロックに対する重みは、データブロックに対するキー入力を処理する際に使用するために、ローカル又はリモートで、それらの格納場所から回収することができる。

【0123】

オプションのブロック１３０４では、サイバネティックエングラムデバイスは、検証及び／又は認証に失敗したデータブロックを再生成した重みを処分することができる。重みを処分することは、重みが格納されたメモリデバイス内の重みを削除すること、無効化すること、上書きすることなどを伴い得る。いくつかの実施形態では、重みは、重みが格納されたメモリデバイス上に存続することができるが、重みがデータブロックを忠実に再生成できるという信用が低下するようにランク付け又は順序付けされ得る。重みは、後世のため、重みがなぜ検証及び／又は認証に失敗したデータブロックを再生成したかについての分析のため、バージョン追跡のためなど、保持することができる。

【0124】

オプションのブロック１３０６では、サイバネティックエングラムデバイスは、検証及び／又は認証に失敗したデータブロックを再生成した重みの場所とは異なる場所から重みを格納することができる。いくつかの実施形態では、ブロック１３０２において回収された重みは、検証及び／又は認証に失敗したデータブロックを再生成した重みの場所に格納することができる。

【0125】

ブロック１３０２における重みの回収、オプションのブロック１３０４における重みの処分又はブロック１３０６における重みの格納に続いて、サイバネティックエングラムデバイスは、図１２を参照して方法１２００のブロック１２１２において説明されるように、データブロックに対するキー入力及びブロック１３０２において回収されたデータブロックに対する重みを使用してデータブロックを再生成することに進むことができる。

【0126】

様々な態様の動作を行うためのプログラマブルプロセッサ上での実行のためのコンピュータプログラムコード又は「プログラムコード」は、Ｃ、Ｃ＋＋、Ｃ＃、Ｓｍａｌｌｔａｌｋ、Ｊａｖａ、ＪａｖａＳｃｒｉｐｔ、Ｖｉｓｕａｌ Ｂａｓｉｃ、構造化照会言語（例えば、Ｔｒａｎｓａｃｔ－ＳＱＬ）、Ｐｅｒｌなどの高水準プログラミング言語又は他の様々なプログラミング言語で記載することができる。この出願において使用される場合、コンピュータ可読記憶媒体上に格納されたプログラムコード又はプログラムは、プロセッサがそのフォーマットを理解できる機械語コード（オブジェクトコードなど）を指し得る。

【0127】

前述の方法の説明及びプロセスフロー図は、説明に役立つ単なる例として提供され、様々な態様の動作を提示される順番で実行しなければならないことを必要とするか又は含意することは意図されない。当業者によって理解されるように、前述の態様における動作の順番は、いかなる順番でも実行することができる。「その後」、「次いで」、「次に」などの言葉は、動作の順番を制限することを意図しない。これらの言葉は、単に、方法の説明を通じて読者を導くために使用される。さらに、単数形の（例えば、「ａ」、「ａｎ」又は「ｔｈｅ」という冠詞を使用した）請求項の構成要素へのいかなる言及も、構成要素を単数形に限定するものと解釈してはならない。

【0128】

様々な態様と関係して説明される様々な例証的な論理ブロック、モジュール、回路及びアルゴリズム動作は、電子ハードウェア、コンピュータソフトウェア又は両方の組合せとして実装することができる。ハードウェアとソフトウェアのこの互換性を明確に示すため、上記では一般的に、様々な例証的なコンポーネント、ブロック、モジュール、回路及び動作について、それらの機能性の観点から説明してきた。そのような機能性がハードウェアとして実装されるか又はソフトウェアとして実装されるかは、特定の応用や、全システムに課される設計制約に依存する。当業者は、特定の応用の各々に対して様々な方法で説明される機能性を実装することができるが、そのような実装形態の決定は、請求項の範囲からの逸脱をもたらすものと解釈すべきではない。

【0129】

本明細書で開示される態様と関係して説明される様々な例証的な論理、論理ブロック、モジュール及び回路を実装するために使用されるハードウェアは、本明細書で説明される機能を実行するように設計された、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）若しくは他のプログラマブル論理デバイス、離散ゲート若しくはトランジスタ論理、離散ハードウェアコンポーネント、又は、それらの任意の組合せを用いて実装又は実行することができる。汎用プロセッサは、マイクロプロセッサであり得るが、代替の実施形態では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ又は状態機械であり得る。また、プロセッサは、コンピューティングデバイスの組合せとして実装することもでき、例えば、ＤＳＰとマイクロプロセッサの組合せ、多数のマイクロプロセッサ、ＤＳＰコアと併用する１つ若しくは複数のマイクロプロセッサ又は他の任意のそのような構成が挙げられる。或いは、いくつかの動作又は方法は、所定の機能に特有の回路構成によって実行することができる。

【0130】

１つ又は複数の態様では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア又はそれらの任意の組合せにおいて実装することができる。ソフトウェアにおいて実装される場合は、機能は、非一時的なコンピュータ可読媒体又は非一時的なプロセッサ可読媒体上に１つ又は複数の命令又はコードとして格納することができる。本明細書で開示される方法又はアルゴリズムの動作は、非一時的なコンピュータ可読又はプロセッサ可読記憶媒体上に存在し得るプロセッサ実行可能ソフトウェアモジュールにおいて具体化することができる。非一時的なコンピュータ可読又はプロセッサ可読記憶媒体は、コンピュータ又はプロセッサによるアクセスが可能ないかなる記憶媒体でもあり得る。制限ではなく例として、そのような非一時的なコンピュータ可読又はプロセッサ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、ＣＤ－ＲＯＭ若しくは他の光ディスク記憶装置、磁気ディスク記憶装置若しくは他の磁気記憶装置、又は、命令若しくはデータ構造の形式で所望のプログラムコードを格納するために使用することができ、コンピュータによるアクセスが可能な他の任意の媒体を含み得る。ディスク（「ｄｉｓｋ」及び「ｄｉｓｃ」）は、本明細書で使用される場合、コンパクトディスク（ＣＤ：ｃｏｍｐａｃｔ ｄｉｓｃ）、レーザディスク（ｌａｓｅｒ ｄｉｓｃ）、光ディスク（ｏｐｔｉｃａｌ ｄｉｓｃ）、デジタル多用途ディスク（ＤＶＤ：ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）、フロッピーディスク（ｆｌｏｐｐｙ ｄｉｓｋ）及びブルーレイディスク（Ｂｌｕ－ｒａｙ ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生成する一方で、ディスク（ｄｉｓｃ）は、レーザを用いて光学的にデータを再生成する。また、非一時的なコンピュータ可読及びプロセッサ可読媒体の範囲内には、上記の組合せも含まれる。それに加えて、方法又はアルゴリズムの動作は、非一時的なプロセッサ可読媒体及び／又はコンピュータ可読媒体上にコード及び／又は命令の１つ又は任意の組合せ若しくはセットとして存在し得、それらは、コンピュータプログラム製品に組み込むことができる。

【0131】

開示される態様の前述の説明は、当業者が請求項を作成又は使用できるように提供される。これらの態様の様々な変更形態は、当業者に容易に明らかであろう。本明細書で定義される一般的な原理は、請求項の範囲から逸脱することなく、他の態様及び実装形態に適用することができる。従って、本開示は、本明細書で説明される態様及び実装形態に限定されることは意図しないが、以下の請求項並びに本明細書で開示される原理及び新規の特徴と一致する最も広い範囲が与えられることが意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【国際調査報告】