特表 2022-519161 ハイブリッドＴＦＴベースのマイクロディスプレイプロジェクタのためのアーキテクチャ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-03-22

(54)【発明の名称】ハイブリッドＴＦＴベースのマイクロディスプレイプロジェクタのためのアーキテクチャ

(51)【国際特許分類】

   G09F 9/30 20060101AFI20220314BHJP

   G09F 9/33 20060101ALI20220314BHJP

   G09G 3/32 20160101ALI20220314BHJP

   G09G 3/20 20060101ALI20220314BHJP

   H01L 33/62 20100101ALI20220314BHJP

   G02B 27/02 20060101ALI20220314BHJP

【ＦＩ】

G09F9/30 330

G09F9/33

G09F9/30 310

G09G3/32 A

G09G3/20 641A

G09G3/20 624B

G09G3/20 680A

H01L33/62

G02B27/02 Z

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2021535760

(86)(22)【出願日】2020-01-29

(85)【翻訳文提出日】2021-08-18

(86)【国際出願番号】 US2020015553

(87)【国際公開番号】W WO2020163127

(87)【国際公開日】2020-08-13

(31)【優先権主張番号】62/801,424

(32)【優先日】2019-02-05

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/660,643

(32)【優先日】2019-10-22

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/861,254

(32)【優先日】2019-06-13

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/863,659

(32)【優先日】2019-06-19

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】515046968

【氏名又は名称】フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニー

【氏名又は名称原語表記】ＦＡＣＥＢＯＯＫ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＬＬＣ

(74)【代理人】

【識別番号】110002974

【氏名又は名称】特許業務法人Ｗｏｒｌｄ ＩＰ

(72)【発明者】

【氏名】モリス， ダニエル

(72)【発明者】

【氏名】ゴワード， ジョン

【テーマコード（参考）】

2H199

5C080

5C094

5C380

5F142

【Ｆターム（参考）】

2H199CA04

2H199CA23

2H199CA25

2H199CA34

2H199CA42

2H199CA43

2H199CA49

2H199CA53

2H199CA62

2H199CA66

2H199CA67

2H199CA68

2H199CA70

2H199CA92

2H199CA93

2H199CA96

2H199CA97

5C080AA07

5C080BB05

5C080CC03

5C080CC04

5C080EE19

5C080EE29

5C080KK50

5C094AA15

5C094AA21

5C094AA22

5C094BA03

5C094BA25

5C094CA19

5C094DB01

5C094EB05

5C094FA02

5C094FB02

5C094FB14

5C094HA10

5C380AA03

5C380AB06

5C380AB34

5C380AB35

5C380AB40

5C380CC26

5C380CC33

5C380CC34

5C380CC45

5C380CC62

5C380CC63

5C380CD012

5C380CD013

5C380CF52

5C380CF66

5C380DA07

5C380DA33

5C380DA42

5C380DA44

5F142CA11

5F142CB14

5F142CG07

5F142CG27

5F142EA02

5F142EA31

5F142FA46

5F142GA02

(57)【要約】

人工現実ヘッドセットにおけるニアアイディスプレイなどの、小型の高解像度発光ダイオード（ＬＥＤ）ディスプレイの場合、ＬＥＤは、互いに近接して間隔がおかれている。バックプレーンは、ＬＥＤディスプレイにおけるＬＥＤのアレイを駆動するために使用され得る。複数の相互接続が、バックプレーンをＬＥＤのアレイに電気的に結合する。ＬＥＤ間の間隔が、相互接続間隔よりも小さくなるにつれて、薄膜回路層は、バックプレーンとＬＥＤのアレイとの間の数または相互接続を減少させるために使用され得る。それによって、相互接続間隔が、ＬＥＤ間隔よりも大きくなり得る。これによって、駆動回路を有するシリコンバックプレーンの使用がＬＥＤディスプレイにおけるＬＥＤの動作を制御することがやはり可能となると同時に、ＬＥＤディスプレイにおけるＬＥＤがより密集して配列されることが可能となり得る。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１のドープ半導体層、第２のドープ半導体層、および前記第１のドープ半導体層と前記第２のドープ半導体層との間の発光層を含む、層状エピタキシャル構造を含む発光ダイオード（ＬＥＤ）のアレイと、
前記ＬＥＤのアレイ上に堆積された薄膜回路層であって、前記ＬＥＤのアレイが、前記薄膜回路層のための支持構造であり、前記薄膜回路層が、前記ＬＥＤのアレイ内のＬＥＤの動作を制御するための回路を含む、薄膜回路層と、
複数のメタルボンドを用いて前記薄膜回路層に結合されたバックプレーンであって、前記複数のメタルボンドを通して前記薄膜回路層に電流を供給するための駆動回路を含み、前記複数のメタルボンドの数が、前記ＬＥＤのアレイ内のＬＥＤの数よりも少ない、バックプレーンと、
を備える、装置。

【請求項2】

前記ＬＥＤのアレイが、発光側および前記発光側の反対側を有し、前記薄膜回路層が、前記ＬＥＤのアレイの前記発光側の前記反対側の上に堆積され、
前記薄膜回路層が、前記ＬＥＤのアレイ内のＬＥＤの動作を制御するためのピクセル回路を形成するように相互接続されたトランジスタおよびキャパシタを含む、請求項１に記載の装置。

【請求項3】

前記ピクセル回路が、前記ＬＥＤのアレイ内のＬＥＤの強度を制御するためにアナログのパルス符号変調またはパルス幅変調を実施する、請求項２に記載の装置。

【請求項4】

ピクセル回路のストレージキャパシタが、１つまたは複数の選択信号によってデータラインに結合されるように構成される、請求項２に記載の装置。

【請求項5】

ピクセル回路が、前記バックプレーンと前記薄膜回路層との間のメタルボンドの数を減少させるように相互接続される、請求項２に記載の装置。

【請求項6】

前記バックプレーンが、前記複数のメタルボンドのうちのメタルボンドを通してグローバル信号を前記薄膜回路層に送信するように構成され、前記グローバル信号が、行データライン、列データライン、アナログバイアス、電圧供給、パルスクロック、またはテスト有効化特徴のうちの１つまたは複数を含む、請求項１に記載の装置。

【請求項7】

前記薄膜回路層が、セレクタマルチプレクサを含む、請求項１に記載の装置。

【請求項8】

前記セレクタマルチプレクサが、前記薄膜回路層の複数のトランジスタに電気的に結合された、前記薄膜回路層の共通信号線を含み、
前記共通信号線からの電流が周期的に前記複数のトランジスタのそれぞれを通過するように、前記複数のトランジスタが、交互に活性化するように構成される、請求項７に記載の装置。

【請求項9】

一意のアドレスが、前記ＬＥＤのアレイ内の各ＬＥＤに割り当てられ、
制御信号が、前記一意のアドレスと、前記ＬＥＤのアレイ内の選択されたＬＥＤの動作を制御する動作信号と、を含む、請求項１に記載の装置。

【請求項10】

前記動作信号が、前記選択されたＬＥＤを通って流れる電流の大きさを制御するように構成され、
前記動作信号が、前記選択されたＬＥＤに電流が流れる期間内の時間の割合を表すデジタル信号を含む、請求項９に記載の装置。

【請求項11】

半導体構造を得ることであって、前記半導体構造が、第１のドープ半導体層、第２のドープ半導体層、および前記第１のドープ半導体層と前記第２のドープ半導体層との間の発光層を含む、層状エピタキシャル構造である、半導体構造を得ることと、
前記半導体構造上に薄膜回路層を堆積することと、
前記発光層からの発光を制御するために前記薄膜回路層に回路を形成することと、
バックプレーンを得ることであって、前記バックプレーンが、複数のメタルボンドを通して前記薄膜回路層に電流を供給するための駆動回路を含む、バックプレーンを得ることと、
前記薄膜回路層または前記バックプレーン上に複数の相互接続を形成することと、
前記複数の相互接続を用いて前記バックプレーンを前記薄膜回路層に接着することであって、前記複数の相互接続が、接着後に前記複数のメタルボンドになる、前記バックプレーンを前記薄膜回路層に接着することと、
前記半導体構造から発光ダイオード（ＬＥＤ）のアレイを形成することであって、前記複数のメタルボンドの数が、前記ＬＥＤのアレイ内のＬＥＤの数よりも少なく、前記ＬＥＤのアレイが、発光側および前記発光側の反対側を有し、前記薄膜回路層が、前記発光側の前記反対側の上に堆積される、ＬＥＤのアレイを形成することと、
を含む、方法。

【請求項12】

前記バックプレーンを得ることが、シリコンウェハのシリコンデバイス層に複数のＣＭＯＳトランジスタおよび相互接続を形成することを含む、請求項１１に記載の方法。

【請求項13】

前記ＬＥＤのアレイを形成することが、前記半導体構造をシンギュレートすることを含み、前記半導体構造をシンギュレートすることが、前記バックプレーンを前記薄膜回路層に接着する前に生じる、請求項１１に記載の方法。

【請求項14】

前記バックプレーンが、接着の前に前記バックプレーンに形成された電気回路を含む、請求項１１に記載の方法。

【請求項15】

ニアアイディスプレイのためのシステムであって、
フレームと、
前記フレームに結合された導波路ディスプレイと、
光源を含むプロジェクタとを備え、前記プロジェクタが、前記導波路ディスプレイに光を向けるように構成され、前記光源が、
第１のドープ半導体層、第２のドープ半導体層、および前記第１のドープ半導体層と前記第２のドープ半導体層との間の発光層を含む、層状エピタキシャル構造を含む発光ダイオード（ＬＥＤ）のアレイ、
前記ＬＥＤのアレイ上に堆積された薄膜回路層であって、前記ＬＥＤのアレイが、前記薄膜回路層のための支持構造であり、前記薄膜回路層が、前記ＬＥＤのアレイ内のＬＥＤの動作を制御するための回路を含む、薄膜回路層、ならびに
複数のメタルボンドを用いて前記薄膜回路層に結合されたバックプレーンであって、前記複数のメタルボンドを通して前記薄膜回路層に電流を供給するための駆動回路を含み、前記複数のメタルボンドの数が、前記ＬＥＤのアレイ内のＬＥＤの数よりも少ない、バックプレーンを含む、システム。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願への相互参照
本出願は、２０１９年２月５日に出願された米国出願第６２／８０１，４２４号および２０１９年１０月２２日に出願された米国出願第１６／６６０，６４３号の優先権を主張する。米国出願第６２／８０１，４２４号および第１６／６６０，６４３号の内容は、全ての目的のためにその全体が本明細書に組み込まれる。

【0002】

本開示は、概して、ディスプレイ用のマイクロ発光ダイオード（マイクロＬＥＤ）に関する。

【0003】

より詳細には、本開示は、制御回路を有するディスプレイデバイスの統合に関する。

【背景技術】

【0004】

発光ダイオード（ＬＥＤ）は、電気エネルギーを光エネルギーに変換し、サイズの縮小、耐久性の向上、および効率性の増大など、他の光源よりも多くの利益をもたらす。ＬＥＤは、テレビ、コンピュータモニタ、ラップトップコンピュータ、タブレット、スマートフォン、投影システム、およびウェアラブル電子デバイスなどの、多くのディスプレイシステムにおいて光源として使用され得る。ＡｌＮ、ＧａＮ、ＩｎＮなどの合金などのＩＩＩ－Ｖ族およびＩＩＩ族窒化物半導体に基づくマイクロＬＥＤ（「μＬＥＤ」）は、その（例えば、１００μｍ未満、５０μｍ未満、１０μｍ未満、または５μｍ未満の長さ寸法を有する）小型サイズ、高充填密度（および、したがってより高い解像度）、ならびに高輝度に起因して、様々なディスプレイ用途のために開発され始めている。例えば、異なる色（例えば、赤、緑、および青）の光を発するマイクロＬＥＤが、テレビまたはニアアイディスプレイシステムなどのディスプレイシステムのサブピクセルを形成するために使用され得る。

【発明の概要】

【0005】

本開示は、概して、ディスプレイ用のマイクロ発光ダイオード（マイクロＬＥＤ）に関する。より詳細には、本開示は、制御回路を有するディスプレイデバイスの統合に関する。ディスプレイは、ユビキタスであり、ウェアラブルデバイス、スマートフォン、タブレット、ラップトップ、デスクトップ、ＴＶ、およびディスプレイシステムのコアコンポーネントである。今日の共通ディスプレイ技術は、発光ダイオード（ＬＥＤ）ディスプレイを含む。

【0006】

ディスプレイは、バックプレーン上でＬＥＤディスプレイデバイスのアレイを組み立てることによって生成され得る。ＬＥＤディスプレイデバイスのアレイの１つまたは複数のＬＥＤディスプレイデバイスは、ピクセルを形成するようにグループ化され得る。ディスプレイは、各ピクセルを制御する制御信号を発生させ得る。バックプレーンは、ＬＥＤディスプレイデバイスに対する、かつ電気的な接続を提供してＬＥＤディスプレイデバイスに制御信号を送信するための構造的支持を提供し得る。ＬＥＤディスプレイデバイスのバックプレーンとの統合は、バックプレーン上のＬＥＤデバイスの製作だけでなくピクセルレベルの相互接続に影響を及ぼすことがあり、その全てがＬＥＤディスプレイデバイスの性能に影響を及ぼす場合がある。

【0007】

本発明の第１の態様によれば、発光ダイオード（ＬＥＤ）のアレイ、ＬＥＤのアレイ上に堆積された薄膜回路層、および複数のメタルボンドを用いて薄膜回路層と結合されたバックプレーンを含む装置が提供される。ＬＥＤのアレイは、第１のドープ半導体層、第２のドープ半導体層、および第１のドープ半導体層と第２のドープ半導体層との間の発光層を含む、層状エピタキシャル構造でできている。ＬＥＤのアレイは、薄膜回路層のための支持構造である。薄膜回路層は、ＬＥＤのアレイ内のＬＥＤの動作を制御するための回路を含む。バックプレーンは、複数のメタルボンドを通して薄膜回路層に電流を供給するための駆動回路を有する。複数のメタルボンドの数は、ＬＥＤのアレイ内のＬＥＤの数よりも少ない。いくつかの実施形態では、ＬＥＤのアレイが、発光側および発光側の反対側を有し、薄膜回路層は、ＬＥＤのアレイの発光側の反対側の上に堆積され、薄膜回路層が、ＬＥＤのアレイ内のＬＥＤの動作を制御するためのピクセル回路を形成するように相互接続されたトランジスタおよびキャパシタを含む。ピクセル回路は、好ましくは、ＬＥＤのアレイ内のＬＥＤの強度を制御するためにアナログのパルス符号変調またはパルス幅変調を実施する。ピクセル回路のストレージキャパシタは、好ましくは、１つまたは複数の選択信号によってデータラインに結合されるように構成される。ピクセル回路は、好ましくは、バックプレーンと薄膜回路層との間のメタルボンドの数を減少させるように相互接続される。いくつかの実施形態では、単一のピクセル回路は、複数の行選択信号に接続され得る。バックプレーンは、好ましくは、複数のメタルボンドのうちのメタルボンドを通してグローバル信号を薄膜回路層に送信するように構成され、グローバル信号は、行データライン、列データライン、アナログバイアス、電圧供給、パルスクロック、またはテスト有効化特徴のうちの１つまたは複数を含む。好ましい実施形態では、薄膜回路層のトランジスタは、グローバルネットを充電する／放電するために使用されない。薄膜回路層は、好ましくは、セレクタマルチプレクサを含む。セレクタマルチプレクサは、好ましくは、薄膜回路層の複数のトランジスタに電気的に結合された、薄膜回路層の共通信号線を含み、共通信号線からの電流が周期的に複数のトランジスタのそれぞれを通過するように、複数のトランジスタが、交互に活性化するように構成される。薄膜回路層は、好ましくは、メモリ回路および変調器回路を含む。いくつかの好ましい実施形態では、一意のアドレスが、ＬＥＤのアレイ内の各ＬＥＤに割り当てられ、制御信号は、一意のアドレスと、ＬＥＤのアレイ内の選択されたＬＥＤの動作を制御するための動作信号と、を含む。いくつかの好ましい実施形態では、動作信号が、選択されたＬＥＤを通って流れる電流の大きさを制御するように構成され、動作信号が、選択されたＬＥＤに電流が流れる期間内の時間の割合を表すデジタル信号を含む。いくつかの実施形態では、ＬＥＤの中心間の間隔は、好ましくは、３ミクロンよりも離れていない。

【0008】

本発明の第２の態様によれば、半導体構造を得ることであって、半導体構造が、第１のドープ半導体層、第２のドープ半導体層、および第１のドープ半導体層と第２のドープ半導体層との間の発光層を含む、層状エピタキシャル構造である、半導体構造を得ること、半導体構造上に薄膜回路層を堆積すること、発光層からの発光を制御するために薄膜回路層に回路を形成すること、バックプレーンを得ることであって、バックプレーンが、複数のメタルボンドを通して薄膜回路層に電流を供給するための駆動回路を含む、バックプレーンを得ること、薄膜回路層またはバックプレーン上に複数の相互接続を形成すること、複数の相互接続を用いてバックプレーンを薄膜回路層に接着することであって、複数の相互接続が、接着後に複数のメタルボンドになる、バックプレーンを薄膜回路層に接着すること、ならびに／または半導体構造から発光ダイオード（ＬＥＤ）のアレイを形成することであって、複数のメタルボンドの数が、ＬＥＤのアレイ内のＬＥＤの数よりも少なく、ＬＥＤのアレイが、発光側および発光側の反対側を有し、薄膜回路層が、発光側の反対側の上に堆積される、ＬＥＤのアレイを形成すること、を含む方法が提供される。いくつかの実施形態では、バックプレーンを得ることは、好ましくは、シリコンウェハのシリコンデバイス層に複数のＣＭＯＳトランジスタおよび相互接続を形成することを含む。いくつかの実施形態では、ＬＥＤのアレイを形成することは、好ましくは、半導体構造をシンギュレートすることを含み、半導体構造をシンギュレートすることが、バックプレーンを薄膜回路層に接着する前に生じる。いくつかの実施形態では、薄膜回路層は、ウェハレベルの上の半導体構造上に形成される。いくつかの実施形態では、バックプレーンは、好ましくは、接着の前にバックプレーンに形成された電気回路を含む。

【0009】

第１の態様のいくつかの実施形態によれば、装置は、発光ダイオード（ＬＥＤ）のアレイと、ＬＥＤのアレイ上に堆積された薄膜回路層と、複数のメタルボンドを用いて薄膜回路層に結合されたバックプレーンと、を含む。ＬＥＤのアレイは、第１のドープ半導体層、第２のドープ半導体層、および第１のドープ半導体層と第２のドープ半導体層との間の発光層を含む、層状エピタキシャル構造でできている。ＬＥＤのアレイは、薄膜回路層のための支持構造である。薄膜回路層は、ＬＥＤのアレイ内のＬＥＤの動作を制御するための回路を含む。バックプレーンは、複数のメタルボンドを通して薄膜回路層に電流を供給するための駆動回路を有する。複数のメタルボンドの数は、ＬＥＤのアレイ内のＬＥＤの数よりも少ない。複数のメタルボンドは、好ましくは、薄膜回路層をバックプレーンに接着する間のウォークオフを減少させるために、摂氏３００度未満の融解点または接着温度を有する材料でできている。

【0010】

いくつかの実施形態では、複数のメタルボンドは、好ましくは、ナノ多孔質銅を含む。複数のメタルボンドのメタルボンド間の間隔は、好ましくは、５ミクロン以上かつ１８ミクロン以下である。ＬＥＤのアレイは、好ましくは、ＬＥＤのカウントを含み、複数のメタルボンドは、メタルボンドのカウントに対応し、メタルボンドのカウントは、ＬＥＤのカウントより少なくとも２桁少ない大きさである。ＬＥＤのアレイは、好ましくは、フットプリントを占め、複数のメタルボンドは、フットプリント上に分散している。ＬＥＤのアレイ内の各ＬＥＤは、好ましくは、結晶半導体構造で形成され、薄膜回路層は、ＬＥＤのアレイの結晶半導体構造に合致する格子ではない。いくつかの実施形態では、薄膜回路層は、好ましくは、アモルファス構造、または多結晶構造を有する半導体材料を含む。いくつかの実施形態では、薄膜回路層は、好ましくは、ｃ軸配向結晶性インジウムガリウム亜鉛酸化物（ＣＡＡＣ－ＩＧＺＯ）、アモルファスインジウムガリウム亜鉛酸化物（ａ－ＩＧＺＯ）、低温多結晶質シリコン（ＬＴＰＳ）、またはアモルファスシリコン（ａ－Ｓｉ）のうちの少なくとも１つを含む材料を含む。ＬＥＤのアレイは、好ましくは、窒化ガリウム（ＧａＮ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、リン化インジウムガリウム（ＡｌＩｎＧａＰ）、またはヒ化ガリウム（ＧａＡｓ）のうちの少なくとも１つを含む材料を含む。バックプレーンの駆動回路は、好ましくは、単一結晶シリコンにある。バックプレーンの駆動回路は、好ましくは、ＣＭＯＳ（相補型金属酸化膜半導体）トランジスタを含む。

【0011】

第２の態様のいくつかの実施形態において、方法は、半導体構造を得ることであって、半導体構造が、第１のドープ半導体層、第２のドープ半導体層、および第１のドープ半導体層と第２のドープ半導体層との間の発光層を含む、層状エピタキシャル構造である、半導体構造を得ることと、半導体構造上に薄膜回路層を堆積することと、発光層からの発光を制御するために薄膜回路層に回路を形成することと、バックプレーンを得ることであって、バックプレーンが、複数のメタルボンドを通して薄膜回路層に電流を供給するための駆動回路を含む、バックプレーンを得ることと、薄膜回路層またはバックプレーン上に複数のバンプを形成することであって、複数のバンプが、好ましくは、摂氏３００度未満の融解点または接着温度を有する材料でできている、複数のバンプを形成することと、複数のバンプを用いてバックプレーンを薄膜回路層に接着することであって、接着することが、好ましくは、摂氏３００度未満の温度を使用し、複数のバンプが、接着後に複数のメタルボンドになる、バックプレーンを薄膜回路層に接着することと、を含む。方法は、好ましくは、半導体構造から発光ダイオード（ＬＥＤ）のアレイを形成することであって、複数のメタルボンドの数が、ＬＥＤのアレイ内のＬＥＤの数より少ない、ＬＥＤのアレイを形成することを含む。いくつかの実施形態では、バックプレーンを薄膜回路層に接着することは、摂氏２００度未満の温度を使用する。ＬＥＤのアレイ内の複数のＬＥＤは、好ましくは、バックプレーンを薄膜回路層に接着した後で、複数のメタルボンドのうちの１つのメタルボンドを通してバックプレーンから電流を受信するように構成される。ＬＥＤのアレイは、好ましくは、複数のタイルに分割され、複数のタイルのうちの各タイルは、ＬＥＤの複数の行を含み、複数の行のうちの行が、異なる時間に活性化されるように構成される。複数のメタルボンドのメタルボンド間の間隔は、好ましくは、５ミクロン以上かつ１８ミクロン以下である。薄膜回路層に回路を形成することは、好ましくは、薄膜回路層における複数のトランジスタと、複数のトランジスタに電気的に結合された１つの制御ラインと、を形成することを含む。

【0012】

第２の態様のある実施形態によれば、方法は、エピタキシャル構造を得ることであって、エピタキシャル構造が、第１のドープ半導体層、第２のドープ半導体層、および第１のドープ半導体層と第２のドープ半導体層との間の発光層を含む、層状構造である、エピタキシャル構造を得ることと、複数の発光ダイオード（ＬＥＤ）を形成するために、第１のドープ半導体層の一部を分離すること、第２のドープ半導体層の一部を分離すること、または第１のドープ半導体層および第２のドープ半導体層の両方の一部を分離することと、エピタキシャル構造へ薄膜回路層を堆積することであって、薄膜回路層が、第１の薄膜層および第２の薄膜層を含む、堆積することと、を含む。方法は、好ましくは、薄膜回路層をバックプレーンに接着することを含む。いくつかの実施形態では、第１の薄膜層は、好ましくは、複数のトランジスタを含む。第２の薄膜層は、好ましくは、複数のトランジスタのための相互接続を含み、第１のドープ半導体層は、ｎドープ層である。第２のドープ半導体層は、好ましくは、ｐドープ層である。第１のドープ半導体層の一部を分離すること、第２のドープ半導体層の一部を分離すること、または第１のドープ半導体層および第２のドープ半導体層の両方の一部を分離することは、好ましくは、第１のドープ半導体層、第２のドープ半導体層、または第１のドープ半導体層および第２のドープ半導体層の両方をエッチングすることを含む。第２のドープ半導体層は、好ましくは、ｐドープされており、方法は、一時キャリアを第２のドープ半導体層に接着することと、エピタキシャル構造から基板を除去することであって、基板が、基板の除去前は第２のドープ半導体層よりも第１のドープ半導体層に近かった、基板を除去することと、をさらに含む。第１のドープ半導体層、第２のドープ半導体層、または第１のドープ半導体層および第２のドープ半導体層の両方をエッチングすることは、好ましくは、薄膜回路層をエピタキシャル構造に堆積する前に生じる。第１のドープ半導体層、第２のドープ半導体層、または第１のドープ半導体層および第２のドープ半導体層の両方をエッチングすることは、好ましくは、薄膜回路層をバックプレーンに接着した後で生じる。第１のドープ半導体層、第２のドープ半導体層、または第１のドープ半導体層および第２のドープ半導体層の両方をエッチングすることは、好ましくは、第１の薄膜層を堆積した後、かつ第２の薄膜層を塗布する前に生じる。第１のドープ半導体層、第２のドープ半導体層、または第１のドープ半導体層および第２のドープ半導体層の両方をエッチングすることは、好ましくは、第１のドープ半導体層および第２のドープ半導体層の両方をエッチングすることを含み、第１の薄膜層をエッチングすることをさらに含む。方法は、いくつかの実施形態では、発光層から光をカップリングアウトするために、エピタキシャル構造へ光抽出素子を形成することをさらに含み得る。方法は、好ましくは、薄膜回路層をエピタキシャル構造に堆積する前に、一時キャリアをエピタキシャル構造に接着することをさらに含む。方法は、好ましくは、薄膜回路層の第２の薄膜層をバックプレーンに接着した後、一時キャリアを除去することと、一時キャリアをエピタキシャル構造に接着することであって、第２のドープ半導体層が、第１のドープ半導体層と一時キャリアとの間にあり、第１のドープ半導体構造が、第２のドープ半導体構造とエピタキシャル構造の基板との間にある、接着することと、をさらに含む。方法は、好ましくは、エピタキシャル構造から基板を除去することをさらに含み、第１のドープ半導体層の一部を分離すること、第２のドープ半導体層の一部を分離すること、または第１のドープ半導体層および第２のドープ半導体層の両方の一部を分離することが、エピタキシャル構造上に薄膜回路層を堆積する前に、第１のドープ半導体層にイオンを注入して第１のドープ半導体層の一部を分離することを含む。方法は、好ましくは、一時キャリアをエピタキシャル構造に接着する前に、第２のドープ半導体層にイオンを注入することをさらに含む。方法は、好ましくは、エピタキシャル構造から基板を除去する前に、一時キャリアをエピタキシャル構造に接着することをさらに含み、第１のドープ半導体層の一部を分離すること、第２のドープ半導体層の一部を分離すること、または第１のドープ半導体層および第２のドープ半導体層の両方の一部を分離することは、一時キャリアをエピタキシャル構造に接着する前に、第２のドープ半導体層にイオンを注入することを含む。

【0013】

第２の態様のある実施形態において、方法は、エピタキシャル構造を得ることであって、エピタキシャル構造が、第１のドープ半導体層、第２のドープ半導体層、および第１のドープ半導体層と第２のドープ半導体層との間の発光層を含む、層状構造である、エピタキシャル構造を得ることと、エピタキシャル構造に薄膜回路層を塗布することと、複数の発光ダイオード（ＬＥＤ）を形成するために、第１のドープ半導体層の一部を分離すること、第２のドープ半導体層の一部を分離すること、または第１のドープ半導体層および第２のドープ半導体層の両方の一部を分離することと、薄膜回路層をエピタキシャル構造に塗布した後、薄膜回路層を透明基板に接着することと、を含む。方法は、好ましくは、バックプレーンを透明基板に接着することであって、バックプレーンが、薄膜回路層に電気的に結合される、バックプレーンを透明基板に接着することを含む。薄膜回路層およびバックプレーンは、好ましくは、透明基板の同一の側の上にある。いくつかの実施形態では、複数のＬＥＤを形成するために、第１のドープ半導体層の一部を分離すること、第２のドープ半導体層の一部を分離すること、または第１のドープ半導体層および第２のドープ半導体層の両方の一部を分離することは、好ましくは、エッチングすることを含む。複数のＬＥＤを形成するために、第１のドープ半導体層の一部を分離すること、第２のドープ半導体層の一部を分離すること、または第１のドープ半導体層および第２のドープ半導体層の両方の一部を分離することは、好ましくは、イオン注入を用いる。複数のＬＥＤを形成するために、第１のドープ半導体層の一部を分離すること、第２のドープ半導体層の一部を分離すること、または第１のドープ半導体層および第２のドープ半導体層の両方の一部を分離することは、好ましくは、薄膜回路層をエピタキシャル構造に塗布する前に実行される。

【0014】

第１の態様のある実施形態において、装置は、透明基板と、複数の発光ダイオード（ＬＥＤ）と、複数のＬＥＤに電気的に結合された複数のトランジスタを含む薄膜回路層と、を含み、複数のトランジスタは、複数のＬＥＤの動作を制御するように構成され、薄膜回路層は、透明基板に接着されている。装置は、好ましくは、透明基板に接着されたバックプレーンを含み、バックプレーンが、薄膜回路層に電気的に結合される。バックプレーンは、好ましくは、透明基板の、薄膜回路層と同一の側の上にある。いくつかの実施形態では、装置は、好ましくは、拡張現実システムのフレーム、複数のＬＥＤを保持するフレームを含み、複数のＬＥＤは、拡張現実システムのためのディスプレイの一部である。装置は、好ましくは、複数のＬＥＤのうちの複数のＬＥＤの動作を制御するために、薄膜回路層と透明基板との間の１つのボンドを複数のトランジスタのうちの複数のトランジスタと電気的に結合する、薄膜回路層内のトレースをさらに含む。

【0015】

本発明の第３の態様によれば、ニアアイディスプレイのためのシステムであって、フレームと、フレームに結合された導波路ディスプレイと、光源を含むプロジェクタとを備え、プロジェクタが、導波路ディスプレイに光を向けるように構成され、光源が、第１のドープ半導体層、第２のドープ半導体層、および第１のドープ半導体層と第２のドープ半導体層との間の発光層を含む、層状エピタキシャル構造を含む発光ダイオード（ＬＥＤ）のアレイ、ＬＥＤのアレイ上に堆積された薄膜回路層であって、ＬＥＤのアレイが、薄膜回路層のための支持構造であり、薄膜回路層が、ＬＥＤのアレイ内のＬＥＤの動作を制御するための回路を含む、薄膜回路層、ならびに複数のメタルボンドを用いて薄膜回路層に結合されたバックプレーンであって、複数のメタルボンドを通して薄膜回路層に電流を供給するための駆動回路を含み、複数のメタルボンドの数が、ＬＥＤのアレイ内のＬＥＤの数よりも少ない、バックプレーンを含む、システムが提供される。第１の態様の装置の任意の特徴は、第１の態様の方法または第３の態様のシステムと互換性があってもよく、かつその逆も同様であると理解されたい。この発明の概要は、特許請求される主題の重要な特徴または本質的特徴を識別することを意図するものではなく、特許請求される主題の範囲を判断するために単独で用いられることを意図するものでもない。主題は、本開示の明細書全体、任意または全ての図面、および各請求項の適当な部分に対する参照によって、理解されるべきである。前述したことは、他の特徴および例とともに、以下の明細書、特許請求の範囲、および添付図面において、以下でより詳細に説明される。

【0016】

例示的な実施形態が、以下の図面を参照して、以下で詳細に説明される。

【図面の簡単な説明】

【0017】

【図1】特定の実施形態による、ニアアイディスプレイを含む人工現実システム環境の例の簡略ブロック図である。

【図2】本明細書において開示される例のいくつかを実装するためのヘッドマウントディスプレイ（ＨＭＤ）デバイスの形態にある、ニアアイディスプレイの例の斜視図である。

【図3】本明細書において開示される例のいくつかを実装するための眼鏡の形態にある、ニアアイディスプレイの例の斜視図である。

【図4】特定の実施形態による、導波路ディスプレイを含む光学的シースルーの拡張現実システムの例の図である。

【図5A-B】特定の実施形態による、導波路ディスプレイを含むニアアイディスプレイデバイスの例の図である。

【図6】特定の実施形態による、拡張現実システムにおける画像ソースアセンブリの例の図である。

【図7A】特定の実施形態による、垂直なメサ構造を有する発光ダイオード（ＬＥＤ）の例の図である。

【図7B】特定の実施形態による、放物線メサ構造を有するＬＥＤの例の断面図である。

【図8A】特定の実施形態による、ＬＥＤのアレイ用のダイウェハ間接着の方法の例の図である。

【図8B】特定の実施形態による、ＬＥＤのアレイ用のウェハ間接着の方法の例の図である。

【図9A-D】特定の実施形態による、ＬＥＤのアレイ用のハイブリッド接着の方法の例の図である。

【図10】特定の実施形態による、二次光学コンポーネントが作製されたＬＥＤアレイの例の図である。

【図11】例示的なディスプレイの側面図である。

【図12】図１１の例示的なディスプレイの上面図である。

【図13】バックプレーンが薄膜回路層に接着されている、ＬＥＤアレイに堆積した薄膜回路層の例の図である。

【図14】マイクロＬＥＤのアレイの例の図である。

【図15】マイクロＬＥＤのアレイに関連するマイクロバンプ位置付けの例の図である。

【図16】ＬＥＤ上の薄膜回路層の断面図である。

【図17】ＬＥＤアレイに接着したバックプレーンの例の断面図である。

【図18】ディスプレイデバイスの例示的なアーキテクチャの図である。

【図19】ディスプレイデバイスの例示的な変調回路の図である。

【図20】ディスプレイデバイスの例示的な変調回路の図である。

【図21】ディスプレイデバイスの例示的な変調回路の図である。

【図22】ピクセルごとに１つの接続を用いたアドレス指定方式の例を示す。

【図23】行および列を用いたアドレス指定方式の例を示す。

【図24】２つの行信号を用いてＬＥＤをアドレス指定するための例としての回路を示す。

【図25】ＬＥＤをアドレス指定するために複数の行信号を用いた例としてのレイアウトを示す。

【図26】ディスプレイデバイスを製作するプロセスの実施形態のフローチャートである。

【図27】薄膜回路層に機能性を追加することについての複雑性およびマイクロバンプ減少の例としてのスライディングスケールを示す。

【図28】マイクロＬＥＤディスプレイを製作するプロセスの実施形態のフローチャートである。

【図29】タイルに分割されたアレイの例を示す。

【図30】タイル内の行に電流を印加するために使用される回路の例を示す。

【図31】タイルのためのバンプ位置の例を示す。

【図32】タイルサイズをバンプピッチと比較した例としてのグラフである。

【図33】ＬＥＤディスプレイを製作するプロセスの実施形態のフローチャートである。

【図34】エピタキシャル構造の実施形態の簡略化された断面である。

【図35】エピタキシャル構造上に堆積されたコンタクト層および一時接着層を有するエピタキシャル構造の実施形態の簡略化された断面である。

【図36】一時キャリアがエピタキシャル構造に接着されているエピタキシャル構造の一実施形態の簡略断面図である。

【図37】基板がエピタキシャル構造から除去されているエピタキシャル構造の一実施形態の簡略断面図である。

【図38】エピタキシャル構造をシンギュレートするようにエッチングされたエピタキシャル構造の一実施形態の簡略断面図である。

【図39】エピタキシャル構造の上に堆積された薄膜回路層の一実施形態の簡略断面図である。

【図40】バックプレーンに接着された薄膜回路層の一実施形態の簡略断面図である。

【図41】接着後に一時キャリアが除去された一実施形態の簡略断面図である。

【図42】光抽出素子をエピタキシャル構造に追加する一実施形態の簡略断面図である。

【図43】エピタキシャル構造をエッチングする前に薄膜回路層をエピタキシャル構造に堆積する一実施形態の簡略断面図である。

【図44】薄膜回路層をバックプレーンに接着する一実施形態の簡略断面図である。

【図45】接着後に一時キャリアが除去された一実施形態の簡略断面図である。

【図46】一時キャリアを除去後にエピタキシャル構造をエッチングする一実施形態の簡略断面図である。

【図47】光抽出素子をエピタキシャル構造に追加する一実施形態の簡略断面図である。

【図48】薄膜回路層の第１の薄膜層をエピタキシャル構造に堆積する一実施形態の簡略断面図である。

【図49】第１の薄膜層とエピタキシャル構造の両方を貫通してエッチングする一実施形態の簡略断面図である。

【図50】第１の薄膜層とエピタキシャル構造の両方をエッチング後に薄膜回路層の第２の薄膜層を第１の薄膜層に堆積する一実施形態の簡略断面図である。

【図51】薄膜回路層をバックプレーンに接着する一実施形態の簡略断面図である。

【図52】接着後に一時キャリアが除去された一実施形態の簡略断面図である。

【図53】光抽出素子をエピタキシャル構造に追加する一実施形態の簡略断面図である。

【図54】エピタキシャル構造の部分を分離するエッチングのプロセスの一実施形態のフローチャートである。

【図55】エピタキシャル構造の一実施形態の簡略断面図である。

【図56】イオン注入によってエピタキシャル構造のｐ側を分離する一実施形態の簡略断面図である。

【図57】コンタクト層および一時接着層がエピタキシャル構造の上に堆積されているエピタキシャル構造の一実施形態の簡略断面図である。

【図58】一時キャリアがエピタキシャル構造に接着されているエピタキシャル構造の一実施形態の簡略断面図である。

【図59】基板がエピタキシャル構造から除去されている、エピタキシャル構造をエッチングする一実施形態の簡略断面図である。

【図60】イオン注入によってエピタキシャル構造のｎ側を分離する一実施形態の簡略断面図である。

【図61】エピタキシャル構造の上に堆積された薄膜回路層の一実施形態の簡略断面図である。

【図62】バックプレーンに接着された薄膜回路層の一実施形態の簡略断面図である。

【図63】接着後に一時キャリアが除去された一実施形態の簡略断面図である。

【図64】光抽出素子をエピタキシャル構造に追加する一実施形態の簡略断面図である。

【図65】イオン注入を用いてエピタキシャル構造の部分を分離するプロセスの一実施形態のフローチャートである。

【図66】エピタキシャル構造の部分を分離するプロセスの一実施形態のフローチャートである。

【図67】透明基板に接着されたエピタキシャル構造の一実施形態の簡略断面図である。

【図68】透明基板に接着されたＬＥＤアレイへのトレースの簡略図である。

【図69】ＬＥＤアレイを透明基板に接着する一実施形態のフローチャートである。

【図70】いくつかの実施形態によるニアアイディスプレイの一例の電子システムの簡略ブロック図である。

【発明を実施するための形態】

【0018】

図は、例示の目的のみのために本開示の実施形態を示す。当業者は、例示される構造および方法の代替的実施形態が、本開示の原理または謳われている利益から逸脱することなく採用され得ることを以下の説明から容易に認識するであろう。

【0019】

添付図面において、類似のコンポーネントおよび／または特徴は、同一の参照ラベルを有し得る。さらに、同一の種類の様々なコンポーネントが、類似のコンポーネントを区別するダッシュおよび第２のラベルにより参照ラベルに続くことによって区別され得る。第１の参照ラベルのみが明細書において使用される場合、説明は、第２の参照ラベルとはかかわりなく、同一の第１の参照ラベルを有する類似コンポーネントのいずれか１つに適用可能である。

【0020】

本開示は、概して、発光ダイオード（ＬＥＤ）に関する。より詳細には、限定ではなく、本明細書に開示されるものは、回路をＬＥＤディスプレイと統合するための技法である。デバイス、システム、方法、材料などを含む、様々な発明の実施形態が、本明細書に説明される。

【0021】

今日の共通ディスプレイ技術は、液晶ディスプレイ（ＬＣＤ）から、より最近の有機発光ダイオード（ＯＬＥＤ）ディスプレイおよびアクティブマトリクス式有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイに及ぶ。無機発光ダイオード（ＩＬＥＤ）は、優れた電池性能および強化された輝度に基づくフラットディスプレイ画像生成器の第３世代として台頭してきている。本明細書で説明される「μＬＥＤ」、「ｕＬＥＤ」、「マイクロＬＥＤ（ｍｉｃｒｏ－ＬＥＤ）」、または「マイクロＬＥＤ（ＭｉｃｒｏＬＥＤ）」は、小さなアクティブ発光領域（例えば、２，０００μｍ^２未満）を有する特定の種類のＩＬＥＤを指し、いくつかの例では、小さなアクティブ発光領域から発する光の輝度レベルを増大させるように指向性光を発生させることが可能である。いくつかの例では、マイクロＬＥＤは、５０μｍ未満、２０μｍ未満、または１０μｍ未満のアクティブ発光厚さを有するＬＥＤを指してもよい。いくつかの例では、長さ寸法は、２μｍまたは４μｍと同程度に小さくてもよい。残りの開示について、「ＬＥＤ」は、μＬＥＤ、ＩＬＥＤ、ＯＬＥＤ、または他の種類のＬＥＤデバイスを指してもよい。

【0022】

ＩＬＥＤディスプレイは、ＯＬＥＤディスプレイとは異なるプロセスを用いて製造され得る。例えば、ＯＬＥＤデバイスは、ディスプレイ基板上に直接製作される。対照的に、ＩＬＥＤデバイスは、ディスプレイ基板とは別々に製作される。ＩＬＥＤデバイスの基材は、結晶基板上で成長されてＬＥＤスターターウェハを形成し得る。ＬＥＤスターターウェハは、個々のＬＥＤダイを作り出すための様々なステップを通して処理されてもよく、各ＬＥＤダイはＬＥＤデバイスを含む。一旦製作されると、ＬＥＤダイは、キャリア基板からバックプレーンに移され得る。バックプレーンは、ディスプレイデバイスのディスプレイバックプレーンであり得る。ディスプレイデバイスのＬＥＤデバイスは、ピクセルを形成するために分割され得る。各ピクセルは、制御回路から制御信号を受信して、例えば、ピクセルによって表示される強度および色を設定し得る。バックプレーンは、また、制御信号をＬＥＤデバイスに送信するための信号線を含み得る。バックプレーンは、ＬＥＤデバイスと信号線との間に電気的な接続を提供するために、バンプまたは他の相互接続構造を含み得る。

【0023】

いくつかの例では、各ピクセルが制御信号を個別に受信し得るように、バックプレーンは、各ＬＥＤデバイス、または各ピクセル（１つまたは複数のＬＥＤデバイスを含み得る）につき１つのバンプを含んでもよい。しかしながら、そのような配列は、多数のバンプがバックプレーン上に設置されることにつながり得る。例えば、１００万ピクセルを含むディスプレイは、１００万のバンプを含み得る。多数のバンプおよび関連する信号線は、ＬＥＤデバイスと制御回路との間の緊密な統合、およびＬＥＤデバイスの製作を劣化させる場合があり、その全てが、ディスプレイの性能に影響を及ぼし得る。

【0024】

本開示の例は、ディスプレイ装置を提供する。ディスプレイ装置は、発光ダイオード（ＬＥＤ）デバイス、トランジスタ層、およびバックプレーンを含み得る。トランジスタ層は、ＬＥＤデバイスに電気的に接続され、（ａ）トランジスタのグループ、および（ｂ）トランジスタのグループに電気的に接続され、トランジスタのグループ間で共有される共通信号線を含む。トランジスタの各グループは、ＬＥＤデバイスの各ＬＥＤデバイスに対応し、共通信号線から受信される制御信号に基づいて、対応するＬＥＤデバイスの動作を制御するように構成されたトランジスタを含む。バックプレーンは、バンプを含んでもよく、各バンプは、共通信号線の１つまたは複数と電気的に接続される。バックプレーンは、制御信号を生成し、制御信号をバンプに送信するように構成されるコントローラをさらに含み得る。

【0025】

いくつかの例では、トランジスタ層は、ピクセルを形成する各ＬＥＤデバイスのバックエンド上に形成される薄膜トランジスタ（ＴＦＴ）を含み得る。コントローラがバックプレーンの内部にある場合、バックプレーンは、シリコン相補型金属酸化膜半導体（ＣＭＯＳ）コントローラを統合するシリコン基板を含み得る。コントローラは、バンプを介して各ピクセルのＴＦＴを駆動し得る。バンプは、トランジスタ層の共通信号線に接続され、バンプおよび共通線は、ピクセルのＴＦＴ間で共有される。共通信号線は、ピクセルを選択するための選択信号（例えば、行選択信号および／または列選択信号を含むピクセルアドレス）、ならびにピクセルの色および／または出力強度を選択するための動作信号を搬送し得る。ピクセルを駆動するために、コントローラは、そのピクセルをターゲットとする選択信号および動作信号をバンプに送信し得る。信号は、共通信号線からピクセルのＴＦＴによって受信され得るが、ターゲットピクセルのＴＦＴだけが、選択信号によって選択されて動作信号に応答する。

【0026】

開示される技法では、バックプレーン上に形成されるバンプ（または他の種類の相互接続構造）の数が、実質的に減少され得る。バンプは、制御信号を個々のピクセルに提供する代わりに、ピクセルのうちのいくつかまたは全ての間で共有される共通制御信号を提供するために使用され得る。さらに、コントローラはより少ない数のバンプおよび信号線と電気的に接続されるため、コントローラは、よりコンパクトにされ、より高速で動作し得る。それによって、ＴＦＴの性能要件が緩和され、電力が低下され得る。さらに、開示される技法は、単一ウェハ／基板上のＴＦＴおよびＬＥＤデバイスのモノリシック製作も可能にする。それによって、ＬＥＤデバイスおよびＬＥＤデバイスを制御するＴＦＴの緊密な統合が可能となるだけでなく、ＬＥＤデバイスの最適化も容易になる。これらの全てが、ＬＥＤデバイスの性能およびディスプレイ装置の性能を改善し得る。

【0027】

本明細書で説明されるマイクロＬＥＤは、人工現実システムなどの様々な技術と合わせて使用され得る。ヘッドマウントディスプレイ（ＨＭＤ）またはヘッドアップディスプレイ（ＨＵＤ）システムなどの人工現実ステムは、概して、仮想環境においてオブジェクトを描く人工画像を提示するように構成されるディスプレイを含む。ディスプレイは、仮想現実（ＶＲ）、拡張現実（ＡＲ）、または混合現実（ＭＲ）アプリケーションにおけるように、仮想オブジェクトを提示し、または現実オブジェクトの画像を仮想オブジェクトと組み合わせることができる。例えば、ＡＲシステムにおいて、ユーザは、仮想オブジェクトの表示画像（例えば、コンピュータ生成画像（ＣＧＩ））および、例えば、透明ディスプレイガラスもしくはレンズを通して見ること（光学シースルーと呼ばれることが多い）、またはカメラによってキャプチャされる周辺環境の表示画像を見ること（ビデオシースルーと呼ばれることが多い）による周辺環境の両方を見ることがある。いくつかのＡＲシステムでは、人工画像が、ＬＥＤベースのディスプレイサブシステムを用いてユーザに提示され得る。

【0028】

本明細書で使用される、「発光ダイオード（ＬＥＤ）」という用語は、少なくともｎ型半導体層、ｐ型半導体層、およびｎ型半導体層とｐ型半導体層との間の発光領域（即ち、活性領域）を含む、光源を指す。発光領域は、量子ウェルなどの１つまたは複数のヘテロ構造を形成する１つまたは複数の半導体層を含み得る。いくつかの実施形態では、発光領域は、それぞれが複数（例えば、約２～６）の量子ウェルを含む、１つまたは複数の多重量子ウェル（ＭＱＷ）を形成する複数の半導体層を含み得る。

【0029】

本明細書で使用される、「マイクロＬＥＤ」または「μＬＥＤ」という用語は、チップの長さ寸法が１００μｍ未満、５０μｍ未満、２０μｍ未満、１０μｍ未満、またはそれ未満など、約２００μｍ未満であるチップを有するＬＥＤを指す。例えば、マイクロＬＥＤの長さ寸法は、６μｍ、５μｍ、４μｍ、２μｍ、またはそれ未満と同程度に小さくてもよい。いくつかのマイクロＬＥＤは、少数キャリア拡散長と同等の長さ寸法（例えば、長さまたは直径）を有し得る。しかしながら、本明細書における開示は、マイクロＬＥＤに限定されず、ミニＬＥＤおよび大型ＬＥＤにも適用され得る。

【0030】

本明細書で使用される、「接着」という用語は、接着剤接着、金属間接着、金属酸化物接着、ウェハ間接着、ダイウェハ間接着、ハイブリッド接着、半田付け、アンダーバンプメタライゼーションなどの、２つ以上のデバイスおよび／またはウェハを物理的および／または電気的に接続するための様々な方法を指してもよい。例えば、接着剤接着は、硬化型接着剤（例えば、エポキシ）を使用して、接着剤を通して２つ以上のデバイスおよび／またはウェハを物理的に接着し得る。金属間接着は、例えば、半田付け界面（例えば、パッドもしくはボール）、導電性接着剤、または金属間溶接継手を用いた、ワイヤ接着またはフリップチップ接着を含み得る。金属酸化物接着は、金属および酸化物のパターンを各表面上に形成し、酸化物部分を接着し、次いで金属部分を接着して導電経路を生成し得る。ウェハ間接着は、いかなる中間層もなしに２つのウェハ（例えば、シリコンウェハまたは他の半導体ウェハ）を接着してもよく、２つのウェハの表面間の化学結合に基づく。ウェハ間接着は、ウェハ洗浄および他の前行程、室温での整列および事前接着、ならびに約２５０℃またはそれより高い高温でのアニーリングを含み得る。ダイウェハ間接着は、１つのウェハ上のバンプを使用して、事前形成されたチップの特徴をウェハのドライバと整列し得る。ハイブリッド接着は、例えば、ウェハ洗浄、１つのウェハのコンタクトの別のウェハのコンタクトとの高精度整列、室温でのウェハ内の誘電物質の誘電接着、および例えば、２５０～３００℃またはそれより高い温度でアニーリングすることによるコンタクトの金属接着を含み得る。本明細書で使用される、「バンプ」という用語は、概して、金属パッドなどの、接着中に使用され、または形成される金属相互接続を指し得る。開示される技法は、いわゆる「バンプなし」接着工程に適用され得る。

【0031】

以下の説明では、説明のため、開示の例の完全な理解をもたらすために、具体的詳細が明らかにされている。しかしながら、様々な例が、これらの具体的詳細なしに実施され得ることは明らかである。例えば、デバイス、システム、構造、アセンブリ、方法、および他のコンポーネントは、不要な詳細において例を不明確にしないために、ブロック図形式でコンポーネントとして示され得る。他の事例では、周知のデバイス、プロセス、システム、構造、および技法は、例を不明確にすることを避けるために、必要な詳細なしで示され得る。図面および説明は、限定的であることを意図するものではない。本開示において活用されている用語および表現は、限定ではなく説明の点から使用され、そのような用語および表現の使用において、図示および説明される特徴の任意の均等物またはその一部を除外する意図はない。「例」という単語は、本明細書において「例、事例、または例示としての役割をすること」を意味するために使用される。本明細書において「例」として説明されるいかなる実施形態または設計も、必ずしも他の実施形態または設計よりも好適または有利であると解釈されるべきではない。

【0032】

図１は、特定の実施形態による、ニアアイディスプレイ１２０を含む人工現実システム環境１００の例の簡略ブロック図である。図１に示される人工現実システム環境１００は、ニアアイディスプレイ１２０、任意選択の外部撮像デバイス１５０、任意選択の入出力インターフェース１４０を含むことができ、これらのそれぞれは、任意選択のコンソール１１０に結合することができる。図１は、１つのニアアイディスプレイ１２０、１つの外部撮像デバイス１５０、および１つの入出力インターフェース１４０を含む人工現実システム環境１００の例を示しているが、人工現実システム環境１００にはあらゆる数のこれらのコンポーネントを含むことができ、またはコンポーネントのいずれも省略することができる。例えば、コンソール１１０と通信する、１つまたは複数の外部撮像デバイス１５０によってモニタリングされる複数のニアアイディスプレイ１２０があってもよい。いくつかの構成では、人工現実システム環境１１０には、外部撮像デバイス１５０、任意選択の入出力インターフェース１４０、および任意選択のコンソール１１０が含まれなくてもよい。代替的な構成では、異なる、または追加的なコンポーネントが、人工現実システム環境１００に含まれる場合がある。

【0033】

ニアアイディスプレイ１２０は、ユーザにコンテンツを提示するヘッドマウントディスプレイであってもよい。ニアアイディスプレイ１２０によって提示されるコンテンツの例としては、画像、動画、音声のうちの１つもしくは複数、またはそれらのあらゆる組み合わせが挙げられる。いくつかの実施形態では、音声は、ニアアイディスプレイ１２０、コンソール１１０、または両方から音声情報を受信して、音声情報に基づいて音声データを提示する外部デバイス（例えば、スピーカ、および／またはヘッドフォン）を介して提示される場合がある。ニアアイディスプレイ１２０は、１つまたは複数の剛体を含む場合があり、この剛体は互いに堅くまたは緩く結合することができる。剛体間の堅い結合は、結合した剛体が単一の剛性エンティティとして作用できるようにすることができる。剛体間の緩い結合は、剛体が互いに対して動くことを可能にすることができる。様々な実施形態では、ニアアイディスプレイ１２０は、１つの眼鏡を含む、あらゆる適切なフォームファクタで実装することができる。図２および図３に関して、ニアアイディスプレイ１２０のいくつかの実施形態を、以下でさらに説明する。追加的に、様々な実施形態では、本明細書において説明する機能性を、ニアアイディスプレイ１２０外部の環境の画像と、人工現実コンテンツ（例えば、コンピュータ生成の画像）とを組み合わせるヘッドセットにおいて使用することができる。したがって、ニアアイディスプレイ１２０は、ニアアイディスプレイ１２０外部の物理的な実世界の環境の画像を、生成したコンテンツ（例えば、画像、動画、音など）で拡張し、ユーザに拡張した現実を提示することができる。

【0034】

様々な実施形態では、ニアアイディスプレイ１２０は、ディスプレイ電子機器１２２、ディスプレイ光学機器１２４、および視線追跡ユニット１３０のうちの１つまたは複数を含むことができる。いくつかの実施形態では、ニアアイディスプレイ１２０は、１つまたは複数のロケータ１２６、１つまたは複数の位置センサ１２８、および慣性測定ユニット（ＩＭＵ）１３２を含むこともできる。ニアアイディスプレイ１２０は、視線追跡ユニット１３０、ロケータ１２６、位置センサ１２８、およびＩＭＵ１３２のいずれも省略することができるか、または様々な実施形態に追加的な要素を含むことができる。追加的に、いくつかの実施形態では、ニアアイディスプレイ１２０は、図１と併せて説明される様々な要素の機能を組み合わせる要素を含むことができる。

【0035】

ディスプレイ電子機器１２２は、例えば、コンソール１１０から受信したデータに応じてユーザに対して画像を表示する、または画像の表示を容易にすることができる。様々な実施形態では、ディスプレイ電子機器１２２は、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、無機発光ダイオード（ＩＬＥＤ）ディスプレイ、マイクロ発光ダイオード（μＬＥＤ）ディスプレイ、アクティブマトリクス式ＯＬＥＤディスプレイ（ＡＭＯＬＥＤ）、透明ＯＬＥＤディスプレイ（ＴＯＬＥＤ）、または何らかの他のディスプレイなどの、１つまたは複数のディスプレイパネルを含むことができる。例えば、ニアアイディスプレイ１２０の一実装形態では、ディスプレイ電子機器１２２は、正面ＴＯＬＥＤパネル、後面ディスプレイパネル、および正面と後面のディスプレイパネル間に光学コンポーネント（例えば、減衰器、偏光子、または回折もしくは分光フィルム）を含むことができる。ディスプレイ電子機器１２２は、赤、緑、青、白、または黄などの主要な色を発光するためのピクセルを含むことができる。いくつかの実装形態では、ディスプレイ電子機器１２２は、二次元パネルにより生み出される立体効果による三次元（３Ｄ）画像を表示して、画像深度の主観的知覚を作り出すことができる。例えば、ディスプレイ電子機器１２２は、ユーザの左目と右目との正面にそれぞれ位置付けられる、左ディスプレイと右ディスプレイとを含むことができる。左右のディスプレイは、立体効果（即ち、ユーザが画像を見ることによる画像深度の知覚）を作り出すよう、互いに対して水平方向にずらした画像の複製を提示することができる。

【0036】

特定の実施形態では、ディスプレイ光学機器１２４は、画像コンテンツを光学的に（例えば、光学導波路およびカプラを使用して）表示すること、またはディスプレイ電子機器１２２から受信した画像光を拡大すること、画像光に関連付けられる光学的誤差を補正すること、および補正した画像光をニアアイディスプレイ１２０のユーザに提示することができる。様々な実施形態では、ディスプレイ光学機器１２４は、例えば、基板、光学導波路、アパーチャ、フレネルレンズ、凸レンズ、凹レンズ、フィルタ、入出力カプラ、またはディスプレイ電子機器１２２から発せられる画像光に影響を与え得るあらゆる他の適切な光学素子などの、１つまたは複数の光学素子を含むことができる。ディスプレイ光学機器１２４は、様々な光学素子の組み合わせ、ならびに機械的結合を含む場合があり、組み合わせにおいて光学素子同士の相対的な間隔および配向を維持している。ディスプレイ光学機器１２４において１つまたは複数の光学素子は、反射防止コーティング、反射コーティング、フィルタリングコーティング、または様々な光学コーティングの組み合わせなどの、光学的なコーティングを有する場合がある。

【0037】

ディスプレイ光学機器１２４による画像光の拡大によって、ディスプレイ電子機器１２２を、大型のディスプレイよりも物理的に小さく、軽量で、省電力にすることができる。追加的に、拡大は表示されるコンテンツの視野を広げることができる。ディスプレイ光学機器１２４による画像光の拡大率は、ディスプレイ光学機器１２４の光学素子の調節、追加、または除去によって変えることができる。いくつかの実施形態では、ディスプレイ光学機器１２４は、表示された画像を、ニアアイディスプレイ１２０よりもユーザの目から離れている場合がある１つまたは複数の画像平面に投影することができる。

【0038】

ディスプレイ光学機器１２４は、二次元光学的誤差、三次元光学的誤差、またはそれらのあらゆる組み合わせなどの、１つまたは複数の種類の光学的誤差を補正するように設計されてもよい。二次元誤差には、２つの次元で生じ得る光学収差が含まれる場合がある。二次元誤差の種類の例としては、樽型歪み、ピンクッション歪み、縦色収差、横色収差を挙げることができる。三次元誤差には、３つの次元で生じ得る光学的誤差が含まれる場合がある。三次元誤差の種類の例としては、球面収差、コマ収差、像面湾曲、非点収差を挙げることができる。

【0039】

ロケータ１２６は、ニアアイディスプレイ１２０上で特定の位置において、ニアアイディスプレイ１２０上の基準点に対して互いに相対的に位置付けられるオブジェクトであり得る。いくつかの実装形態では、コンソール１１０は、外部撮像デバイス１５０によってキャプチャされた画像中にロケータ１２６を特定して、人工現実ヘッドセットの位置、配向、またはその両方を決定することができる。ロケータ１２６は、ＬＥＤ、コーナーキューブリフレクタ、反射マーカ、ニアアイディスプレイ１２０が動作する環境とは対照的な種類の光源、またはそれらのあらゆる組み合わせであり得る。ロケータ１２６がアクティブなコンポーネント（例えば、ＬＥＤまたは他の種類の発光デバイス）である実施形態では、ロケータ１２６は、可視帯域（例えば、約３８０ｎｍ～７５０ｎｍ）、赤外（ＩＲ）帯域（例えば、約７５０ｎｍ～１ｍｍ）、紫外帯域（例えば、約１０ｎｍ～約３８０ｎｍ）、電磁波スペクトルの別の部分、または電磁波スペクトルの部分のあらゆる組み合わせにおいて、発光することができる。

【0040】

外部撮像デバイス１５０は、１つもしくは複数のカメラ、１つもしくは複数のビデオカメラ、ロケータ１２６のうちの１つもしくは複数を含む画像をキャプチャすることができるあらゆる他のデバイス、またはそれらのあらゆる組み合わせを含むことができる。追加的に、外部撮像デバイス１５０は、（例えば、信号対ノイズ比を向上させるために）１つまたは複数のフィルタを含むことができる。外部撮像デバイス１５０は、外部撮像デバイス１５０の視野において、ロケータ１２６が発した、または反射した光を検出するように構成することができる。ロケータ１２６が、パッシブな素子（例えば、レトロリフレクタ）を含む実施形態では、外部撮像デバイス１５０は、ロケータ１２６の一部または全てを照射する光源を含むことができ、これは光を外部撮像デバイス１５０内の光源に向けて逆方向に反射することができる。低速の校正データが、外部撮像デバイス１５０からコンソール１１０に通信される場合があり、外部撮像デバイス１５０は１つまたは複数の校正パラメータをコンソール１１０から受信して、１つまたは複数の撮像パラメータ（例えば、焦点距離、焦点、フレームレート、センサ温度、シャッタスピード、アパーチャなど）を調節することができる。

【0041】

位置センサ１２８は、ニアアイディスプレイ１２０の動きに応じて、１つまたは複数の測定信号を生成することができる。位置センサ１２８の例としては、加速度計、ジャイロスコープ、磁気計、他の動き検出用もしくは誤差補正用センサ、またはそれらのあらゆる組み合わせを挙げることができる。例えば、いくつかの実施形態では、位置センサ１２８には、並進運動（例えば、前方／後方、上方／下方、または左／右）を測定するための複数の加速度計、および回転運動（例えば、ピッチ、ヨー、またはロール）を測定するための複数のジャイロスコープが含まれる場合がある。いくつかの実施形態では、様々な位置センサは、互いに直交して配向していてもよい。

【0042】

ＩＭＵ１３２は、位置センサ１２８のうちの１つまたは複数から受信した測定信号に基づいて高速の校正データを生成する電子デバイスであり得る。位置センサ１２８は、ＩＭＵ１３２の外部、ＩＭＵ１３２の内部、またはそれらのあらゆる組み合わせで位置付けられる場合がある。１つまたは複数の位置センサ１２８からの、１つまたは複数の測定信号に基づいて、ＩＭＵ１３２は、ニアアイディスプレイ１２０の最初の位置に対するニアアイディスプレイ１２０の推定位置を示す高速の校正データを生成することができる。例えば、ＩＭＵ１３２は、加速度計から受信した測定信号を時間で積分して速度ベクトルを推定し、速度ベクトルを時間で積分し、ニアアイディスプレイ１２０での基準点の推定位置を決定することができる。代替的に、ＩＭＵ１３２は、サンプリングした測定信号をコンソール１１０に与える場合があり、高速の校正データを決定することができる。基準点は一般的に空間中の点として定めることができるが、様々な実施形態では、基準点はニアアイディスプレイ１２０内部の点（例えば、ＩＭＵ１３２の中心）として定めることもできる。

【0043】

視線追跡ユニット１３０は、１つまたは複数の視線追跡システムを含むことができる。視線追跡とは、ニアアイディスプレイ１２０に対する目の向きと位置を含む、目の位置を決定することを指すことができる。視線追跡システムは、１つまたは複数の目を撮像する撮像システムを含む場合があり、任意選択で、目から反射された光を撮像システムでキャプチャできるように、目に向けて光を生成することができる光エミッタを含んでもよい。例えば、視線追跡ユニット１３０は、可視スペクトルまたは赤外スペクトルで発光する非コヒーレントまたはコヒーレントな光源（例えば、レーザダイオード）、およびユーザの目で反射された光をキャプチャするカメラを含むことができる。別の例として、視線追跡ユニット１３０は、小型のレーダユニットによって発せられた無線波が反射されたものをキャプチャする場合がある。視線追跡ユニット１３０は、目を傷めることのない、または身体的な不快感を生じることのない、周波数および強度で発光する、低出力の光エミッタを使用することができる。視線追跡ユニット１３０は、視線追跡ユニット１３０によってキャプチャされる目の画像においてコントラストを高めつつ、視線追跡ユニット１３０によって消費される全体的な電力を低減する（例えば、視線追跡ユニット１３０に含まれる光エミッタおよび撮像システムによって消費される電力を低減する）ように配置することができる。例えば、いくつかの実装形態では、視線追跡ユニット１３０は、１００ミリワット未満の電力を消費する場合がある。

【0044】

ニアアイディスプレイ１２０は、例えば、ユーザの瞳孔間距離（ＩＰＤ）を決定すること、注視方向を決定すること、奥行き手がかりを導入すること（例えば、ユーザの主な視線の外側の曖昧な画像）、ＶＲメディア内でのユーザ対話における経験則を収集すること（例えば、与えられる刺激の関数として、任意の特定の対象、オブジェクト、またはフレームに対して費やされる時間）のための目の向き、ユーザの少なくとも片方の目の向きに部分的に基づく何らかの他の関数、またはそれらのあらゆる組み合わせを使用する場合がある。目の向きは、ユーザの両目について決定することができるため、視線追跡ユニット１３０は、ユーザがどこを見ているかを決定することができる。例えば、ユーザの注視する方向を決定することには、ユーザの左右の目の決定された向きに基づいて決定された収束点を決定することが含まれ得る。収束点は、ユーザの目の２つの中心窩軸が交差する点であり得る。ユーザの注視の向きは、収束点と、ユーザの目の瞳孔同士の中間点とを通る線の向きであり得る。

【0045】

入出力インターフェース１４０は、ユーザがアクションリクエストをコンソール１１０に送信できるようにするデバイスであり得る。アクションリクエストは、特定のアクションを実施するためのリクエストであり得る。例えば、アクションリクエストは、あるアプリケーションを開始させること、もしくは終了させること、またはアプリケーション内で特定のアクションを実施することであり得る。入出力インターフェース１４０は、１つまたは複数の入力デバイスを含むことができる。入力デバイスの例としては、キーボード、マウス、ゲームコントローラ、グローブ、ボタン、タッチスクリーン、またはアクションリクエストを受信して、受信したアクションリクエストをコンソール１１０に通信するあらゆる他の適切なデバイスを挙げることができる。入出力インターフェース１４０によって受信されたアクションリクエストは、コンソール１１０に通信することができ、コンソール１１０はリクエストされたアクションに対応するアクションを実施することができる。いくつかの実施形態では、入出力インターフェース１４０は、コンソール１１０から受信した命令にしたがって、触覚フィードバックをユーザに与えることができる。例えば、入出力インターフェース１４０は、アクションリクエストが受信された時、またはコンソール１１０がリクエストされたアクションを実施して命令を入出力インターフェース１４０に通信した時、触覚フィードバックを与える場合がある。いくつかの実施形態では、外部撮像デバイス１５０を使用して、ユーザの動きを決定するために、コントローラ（これには例えばＩＲ光源が含まれる場合がある）またはユーザの手の、場所または位置を追跡することなど、入出力インターフェース１４０を追跡することができる。いくつかの実施形態では、ニアアイディスプレイ１２０は、ユーザの動きを決定するために、コントローラまたはユーザの手の、場所または位置を追跡することなど、入出力インターフェース１４０を追跡するために、１つまたは複数の撮像デバイスを含むことができる。

【0046】

コンソール１１０は、外部撮像デバイス１５０、ニアアイディスプレイ１２０、および入出力インターフェース１４０のうちの１つまたは複数から受信した情報にしたがって、ユーザに提示するために、ニアアイディスプレイ１２０にコンテンツを与えることができる。図１に示される例では、コンソール１１０は、アプリケーションストア１１２、ヘッドセット追跡モジュール１１４、人工現実エンジン１１６、および視線追跡モジュール１１８を含むことができる。コンソール１１０のいくつかの実施形態は、図１に関して説明されるモジュールとは異なるモジュール、または追加的なモジュールを含むことができる。以下でさらに説明される機能は、本明細書において説明されるものとは異なる様式で、コンソール１１０のコンポーネント間に分散されてもよい。

【0047】

いくつかの実施形態では、コンソール１１０は、プロセッサと、プロセッサによって実行可能な命令を記憶する非一時的なコンピュータ可読記憶媒体とを含むことができる。プロセッサは、並列に命令を実行する複数の処理ユニットを含むことができる。非一時的なコンピュータ可読記憶媒体は、ハードディスクドライブ、リムーバブルメモリ、またはソリッドステートドライブ（例えば、フラッシュメモリまたはダイナミックランダムアクセスメモリ（ＤＲＡＭ））などの、任意のメモリであってもよい。様々な実施形態では、図１に関して説明されるコンソール１１０のモジュールは、非一時的なコンピュータ可読記憶媒体における命令としてエンコードすることができ、プロセッサによって実行されると、以下でさらに説明される機能をプロセッサに実施させる。

【0048】

アプリケーションストア１１２は、コンソール１１０による実行用に、１つまたは複数のアプリケーションを記憶することができる。アプリケーションは、命令の一群を含むことができ、命令は、プロセッサによって実行されると、ユーザに提示するコンテンツを生成する。アプリケーションによって生成されるコンテンツは、ユーザの目の動きを介してユーザから受信した入力、または入出力インターフェース１４０から受信した入力に応じたものであってもよい。アプリケーションの例としては、ゲーム用アプリケーション、会議用アプリケーション、動画再生アプリケーション、または他の適切なアプリケーションを挙げることができる。

【0049】

ヘッドセット追跡モジュール１１４は、外部撮像デバイス１５０からの低速の校正情報を使用して、ニアアイディスプレイ１２０の動きを追跡することができる。例えば、ヘッドセット追跡モジュール１１４は、低速の校正情報から観察されたロケータおよびニアアイディスプレイ１２０のモデルを使用してニアアイディスプレイ１２０の基準点の位置を決定することができる。ヘッドセット追跡モジュール１１４は、高速の校正情報からの位置情報を使用して、ニアアイディスプレイ１２０の基準点の位置を決定することもできる。追加的に、いくつかの実施形態では、ヘッドセット追跡モジュール１１４は、高速の校正情報、低速の校正情報、またはそれらのあらゆる組み合わせの部分を使用して、ニアアイディスプレイ１２０の将来的な場所を予測することができる。ヘッドセット追跡モジュール１１４は、ニアアイディスプレイ１２０の、推定されたまたは予測された将来位置を、人工現実エンジン１１６に与えることができる。

【0050】

人工現実エンジン１１６は、人工現実システム環境１００内でアプリケーションを実行すること、およびヘッドセット追跡モジュール１１４から、ニアアイディスプレイ１２０の位置情報、ニアアイディスプレイ１２０の加速度情報、ニアアイディスプレイ１２０の速度情報、ニアアイディスプレイ１２０の予測された将来位置、またはそれらのあらゆる組み合わせを受信することができる。人工現実エンジン１１６は、視線追跡モジュール１１８から、推定された目の位置および向き情報を受信することもできる。受信した情報に基づいて、人工現実エンジン１１６は、ユーザへの提示のために、ニアアイディスプレイ１２０に提供するコンテンツを決定することができる。例えば、受信した情報が、ユーザが左を見ていることを示している場合、人工現実エンジン１１６は、ニアアイディスプレイ１２０用に、仮想環境においてユーザの目の動きを反映するコンテンツを生成することができる。追加的に、人工現実エンジン１１６は、コンソール１１０で実行中のアプリケーション内で、入出力インターフェース１４０から受信したアクションリクエストに応じたアクションを実施し、そのアクションが実施されたことを示すフィードバックをユーザに与えることができる。フィードバックは、ニアアイディスプレイ１２０を介する視覚的もしくは聴覚的なフィードバック、または入出力インターフェース１４０を介する触覚フィードバックであり得る。

【0051】

視線追跡モジュール１１８は、視線追跡ユニット１３０から視線追跡データを受信し、視線追跡データに基づいてユーザの目の位置を決定することができる。目の位置には、ニアアイディスプレイ１２０に対する目の向き、場所、もしくはその両方、またはそれらのあらゆる要素を含むことができる。目の回転軸は、目の眼窩内で場所の関数として変化するため、眼窩内で目の場所を決定することにより、視線追跡モジュール１１８は、目の向きをより正確に決定することができる。

【0052】

図２は、本明細書において開示される例のいくつかを実装するためのＨＭＤデバイス２００の形態にある、ニアアイディスプレイの例の斜視図である。ＨＭＤデバイス２００は、例えば、ＶＲシステム、ＡＲシステム、ＭＲシステム、またはそれらのあらゆる組み合わせの一部であり得る。ＨＭＤデバイス２００は、本体２２０および頭部ストラップ２３０を含むことができる。図２は、斜視図として、本体２２０の底面２２３、正面２２５、および左面２２７を示している。頭部ストラップ２３０は、調節可能であり、延長可能な長さを有することができる。ＨＭＤデバイス２００の本体２２０と頭部ストラップ２３０との間には、ユーザが自身の頭部にＨＭＤデバイス２００を装着できるようにするために十分な間隔があり得る。様々な実施形態では、ＨＭＤデバイス２００は、追加的なコンポーネント、より少ないコンポーネント、または異なるコンポーネントを含む場合がある。例えば、いくつかの実施形態では、ＨＭＤデバイス２００は、頭部ストラップ２３０ではなく、例えば次の図３に示されるように、眼鏡のテンプル、およびテンプル先端を含むことができる。

【0053】

ＨＭＤデバイス２００は、コンピュータ生成の要素を伴う、物理的な、実世界環境の仮想視および／または拡張視を含むメディアを、ユーザに提示することができる。ＨＭＤデバイス２００によって提示されるメディアの例としては、画像（例えば、二次元（２Ｄ）または三次元（３Ｄ）の画像）、動画（例えば、２Ｄまたは３Ｄの動画）、音声、またはそれらのあらゆる組み合わせを挙げることができる。画像および動画は、ＨＭＤデバイス２００の本体２２０に囲われる１つまたは複数のディスプレイアセンブリ（図２には図示せず）によって、ユーザのそれぞれの目に対して提示することができる。様々な実施形態では、１つまたは複数のディスプレイアセンブリは、単一の電子ディスプレイパネルまたは複数の電子ディスプレイパネル（例えば、ユーザのそれぞれの目に対して、１つのディスプレイパネル）を含むことができる。電子ディスプレイパネルの例としては、例えば、ＬＣＤ、ＯＬＥＤディスプレイ、ＩＬＥＤディスプレイ、μＬＥＤディスプレイ、ＡＭＯＬＥＤ、ＴＯＬＥＤ、何らかの他のディスプレイ、またはそれらのあらゆる組み合わせを挙げることができる。ＨＭＤデバイス２００は、２つの目ボックス領域を含むことができる。

【0054】

いくつかの実装形態では、ＨＭＤデバイス２００は、奥行きセンサ、動きセンサ、位置センサ、および視線追跡センサなど、様々なセンサ（図示せず）を含むことができる。これらのセンサの一部は、感知を行うために構造化された光パターンを使用する場合がある。いくつかの実装形態では、ＨＭＤデバイス２００は、コンソールと通信するための入出力インターフェースを含むことができる。いくつかの実装形態では、ＨＭＤデバイス２００は、ＨＭＤデバイス２００内部でアプリケーションを実行して、ＨＭＤデバイス２００の奥行き情報、位置情報、加速度情報、速度情報、予測された将来位置、またはそれらのあらゆる組み合わせを様々なセンサから受信することができる仮想現実エンジン（図示せず）を含むことができる。いくつかの実装形態では、仮想現実エンジンによって受信された情報は、１つまたは複数のディスプレイアセンブリへの信号（例えば、表示命令）を作成するために使用する場合がある。いくつかの実装形態では、ＨＭＤデバイス２００は、本体２２０上の固定位置に、基準点に対して互いに相対的に位置付けられるロケータ（ロケータ１２６などであるが、図示せず）を含むことができる。ロケータのそれぞれは、外部撮像デバイスによって検出可能な光を発することができる。

【0055】

図３は、本明細書において開示される例のいくつかを実装するための眼鏡の形態にある、ニアアイディスプレイ３００の例の斜視図である。ニアアイディスプレイ３００は、図１のニアアイディスプレイ１２０の具体的な実装形態であり得、仮想現実ディスプレイ、拡張現実ディスプレイ、および／または混合型のディスプレイとして動作するように構成することができる。ニアアイディスプレイ３００は、フレーム３０５およびディスプレイ３１０を含むことができる。ディスプレイ３１０は、ユーザにコンテンツを提示するように構成することができる。いくつかの実施形態では、ディスプレイ３１０はディスプレイ電子機器および／またはディスプレイ光学機器を含むことができる。例えば、図１のニアアイディスプレイ１２０に関して上述したように、ディスプレイ３１０は、ＬＣＤディスプレイパネル、ＬＥＤディスプレイパネル、または光学ディスプレイパネル（例えば、導波路ディスプレイアセンブリ）を含むことができる。

【0056】

ニアアイディスプレイ３００は、フレーム３０５上またはその内部に様々なセンサ３５０ａ、３５０ｂ、３５０ｃ、３５０ｄ、および３５０ｅをさらに含むことができる。いくつかの実施形態では、センサ３５０ａ～３５０ｅには、１つまたは複数の奥行きセンサ、動きセンサ、位置センサ、慣性センサ、または周囲光センサが含まれる場合がある。いくつかの実施形態では、センサ３５０ａ～３５０ｅは、異なる方向に様々な視野を表現する画像データを生成するように構成された１つまたは複数の画像センサを含むことができる。いくつかの実施形態では、センサ３５０ａ～３５０ｅを入力デバイスとして使用して、ニアアイディスプレイ３００の表示されたコンテンツを制御すること、もしくはコンテンツに影響を与えること、および／または対話的なＶＲ／ＡＲ／ＭＲ体験をニアアイディスプレイ３００のユーザに提供することができる。いくつかの実施形態では、センサ３５０ａ～３５０ｅを、立体視イメージングに用いることもできる。

【0057】

いくつかの実施形態では、ニアアイディスプレイ３００は、物理的環境に光を投影するために、１つまたは複数のイルミネータ３３０をさらに含むことができる。投影される光は、様々な周波数帯域（例えば、可視光、赤外光、紫外光など）に関連付けることができ、様々な目的に使用することができる。例えば、イルミネータ３３０は、暗い環境において（または、赤外光、紫外光の強度が低い環境などにおいて）光を投影し、センサ３５０ａ～３５０ｅがこの暗い環境内部で様々なオブジェクトの画像をキャプチャするのを支援することができる。いくつかの実施形態では、イルミネータ３３０を使用して、特定の光パターンを環境内部のオブジェクト上に投影することができる。いくつかの実施形態では、イルミネータ３３０は、図１に関して上述したロケータ１２６などのロケータとして使用することができる。

【0058】

いくつかの実施形態では、ニアアイディスプレイ３００は、高解像度カメラ３４０を含むこともできる。カメラ３４０は、視野内の物理的環境の画像をキャプチャすることができる。キャプチャされた画像は、仮想オブジェクトをキャプチャした画像に追加するために、またはキャプチャした画像内の物理的オブジェクトを編集するために、例えば仮想現実エンジン（例えば図１の人工現実エンジン１１６）によって処理することができ、処理された画像は、ＡＲまたはＭＲ用途向けのディスプレイ３１０によってユーザに表示することができる。

【0059】

図４は、特定の実施形態による、導波路ディスプレイを含む光学的シースルーの拡張現実システム４００の例を図示している。拡張現実システム４００は、プロジェクタ４１０およびコンバイナ４１５を含むことができる。プロジェクタ４１０は、光源または画像ソース４１２、およびプロジェクタ光学系４１４を含むことができる。いくつかの実施形態では、光源または画像ソース４１２は、上述の１つまたは複数のマイクロＬＥＤデバイスを含むことができる。いくつかの実施形態では、画像ソース４１２は、仮想オブジェクトを表示する、ＬＣＤディスプレイパネル、またはＬＥＤディスプレイパネルなどの複数のピクセルを含むことができる。いくつかの実施形態では、画像ソース４１２は、コヒーレントな、または部分的にコヒーレントな光を生成する光源を含む場合がある。例えば、画像ソース４１２は、レーザダイオード、垂直共振器面発光レーザ、ＬＥＤ、および／または上述のマイクロＬＥＤを含む場合がある。いくつかの実施形態では、画像ソース４１２は、それぞれが主色（例えば、赤、緑、または青）に対応する単色の画像光を発する複数の光源（例えば、上述のマイクロＬＥＤのアレイ）を含む場合がある。いくつかの実施形態では、画像ソース４１２は、マイクロＬＥＤの３つの二次元アレイを含む場合があり、マイクロＬＥＤのそれぞれの二次元アレイは、主色（例えば、赤、緑、または青）を発光するように構成されたマイクロＬＥＤを含むことができる。いくつかの実施形態では、画像ソース４１２は、空間光変調器などの光学パターン生成器を含む場合がある。プロジェクタ光学系４１４は、画像ソース４１２からの光を調整すること、例えば、画像ソース４１２からの光を拡大、コリメート、走査すること、またはコンバイナ４１５に投影することができる、１つまたは複数の光学コンポーネントを含むことができる。１つまたは複数の光学コンポーネントとしては、１つまたは複数のレンズ、液体レンズ、ミラー、アパーチャ、および／または格子を挙げることができる。例えば、いくつかの実施形態では、画像ソース４１２は、マイクロＬＥＤの１つまたは複数の一次元アレイまたは縦長の二次元アレイを含む場合があり、プロジェクタ光学系４１４は、マイクロＬＥＤの一次元アレイまたは縦長の二次元アレイを走査して画像フレームを生成するように構成された、１つまたは複数の一次元スキャナ（例えば、マイクロミラーまたはプリズム）を含むことができる。いくつかの実施形態では、プロジェクタ光学系４１４は、画像ソース４１２からの光を走査できるようにする複数の電極を備える液体レンズ（例えば、液晶レンズ）を含むことができる。

【0060】

コンバイナ４１５は、プロジェクタ４１０からの光をコンバイナ４１５の基板４２０に結合するための入力カプラ４３０を含むことができる。コンバイナ４１５は、第１の波長範囲において光の少なくとも５０％を透過させ、第２の波長範囲において光の少なくとも２５％を反射させることができる。例えば、第１の波長範囲は、約４００ｎｍから約６５０ｎｍまでの可視光であってもよく、第２の波長範囲は、例えば約８００ｎｍから約１０００ｎｍまでの赤外帯域であってもよい。入力カプラ４３０は、体積型ホログラフィック格子、回折光学素子（ＤＯＥ）（例えば、表面レリーフ型格子）、基板４２０の傾斜面、または屈折カプラ（例えば、ウェッジまたはプリズム）を含むことができる。入力カプラ４３０は、可視光に対して、３０％、５０％、７５％、９０％を上回るか、またはそれより高い結合効率を有することができる。基板４２０に結合された光は、基板４２０内を例えば全反射（ＴＩＲ）で伝搬する。基板４２０は、１つの眼鏡のうちの１つのレンズの形態であってもよい。基板４２０は、平坦または屈曲した表面を有する場合があり、１つまたは複数の種類の誘電物質、例えばガラス、石英、プラスチック、ポリマー、ポリ（メチルメタクリレート）（ＰＭＭＡ）、結晶、またはセラミックなどを含むことができる。基板の厚さは、例えば約１ｍｍ未満から約１０ｍｍ以上にわたる場合がある。基板４２０は、可視光に対して透明であってもよい。

【0061】

基板４２０は、基板４２０によって導光されてその内部を伝搬する光を少なくとも一部、基板４２０から取り出すように構成された出力カプラ４４０のうちの複数を含むか、それらに結合し、拡張現実システム４００のユーザの目４９０に取り出した光４６０を方向付けることができる。入力カプラ４３０として、出力カプラ４４０は格子カプラ（例えば、体積型ホログラフィック格子、または表面レリーフ型格子）、他のＤＯＥ、プリズムなどを含むことができる。出力カプラ４４０は、様々な場所において、様々な結合（例えば、回折）効率を有する場合がある。基板４２０は、コンバイナ４１５の正面の環境からの光４５０を、損失無く、または少しの損失で通過させることもできる。出力カプラ４４０もやはり、少しの損失で光４５０を通過させることができる。例えば、いくつかの実装形態では、光４５０が少しの損失で屈折され得るように、または出力カプラ４４０を通過できるようにすることにより、光４６０から取り出される光よりも高い強度を有するべく、出力カプラ４４０は、光４５０に対して低い回折効率を有してもよい。いくつかの実装形態では、出力カプラ４４０は、光４５０に対して高い回折効率を有することができ、光４５０を少ない損失で特定の所望の方向（即ち、回折角）に回折することができる。結果として、ユーザは、コンバイナ４１５の正面の環境とプロジェクタ４１０によって投影された仮想オブジェクトとが組み合わされた画像を見ることができる。

【0062】

図５Ａは、特定の実施形態による、導波路ディスプレイ５３０を含むニアアイディスプレイ（ＮＥＤ）デバイス５００の例を図示している。ＮＥＤデバイス５００は、ニアアイディスプレイ１２０、拡張現実システム４００、または他の種類のディスプレイデバイスの一例であり得る。ＮＥＤデバイス５００は、光源５１０、投影光学系５２０、および導波路ディスプレイ５３０を含むことができる。光源５１０は、赤光エミッタのパネル５１２、緑光エミッタのパネル５１４、青光エミッタのパネル５１６など、様々な色のための複数の光エミッタのパネルを含むことができる。赤光エミッタ５１２は、１つのアレイ状にまとめられ、緑光エミッタ５１４は、１つのアレイ状にまとめられ、青光エミッタ５１６は、１つのアレイ状にまとめられる。光源５１０における光エミッタの寸法およびピッチは、小さくてもよい。例えば、各光エミッタは、２μｍ未満（例えば約１．２μｍ）の直径を有する場合があり、ピッチは２μｍ未満（例えば約１．５μｍ）であってもよい。このように、各赤光エミッタ５１２、緑光エミッタ５１４、青光エミッタ５１６それぞれにおける光エミッタの数は、９６０×７２０、１２８０×７２０、１４４０×１０８０、１９２０×１０８０、２１６０×１０８０、または２５６０×１０８０ピクセルなど、表示画像のピクセル数以上であることが可能である。したがって、表示画像は、光源５１０によって同時に生成することができる。走査素子は、ＮＥＤデバイス５００では使用されない場合がある。

【0063】

導波路ディスプレイ５３０に到達する前、光源５１０によって発せられた光は、レンズのアレイを含み得る投影光学系５２０によって調整することができる。投影光学系５２０は、光源５１０によって発せられた光を導波路ディスプレイ５３０に対してコリメートまたはフォーカスすることができ、導波路ディスプレイ５３０には、光源５１０によって発せられた光を導波路ディスプレイ５３０に結合するためのカプラ５３２が含まれる場合がある。導波路ディスプレイ５３０に結合された光は、例えば図４に関して上述したような全反射により、導波路ディスプレイ５３０内部を伝搬することができる。カプラ５３２は、導波路ディスプレイ５３０内部を伝搬する光の一部を、導波路ディスプレイ５３０からユーザの目５９０に向けてカップリングアウトすることもできる。

【0064】

図５Ｂは、特定の実施形態による、導波路ディスプレイ５８０を含むニアアイディスプレイ（ＮＥＤ）デバイス５５０の例を図示している。いくつかの実施形態では、ＮＥＤデバイス５５０は、走査ミラー５７０を使用して、光源５４０からの光を、ユーザの目５９０が位置し得る画像野に投影することができる。ＮＥＤデバイス５５０は、ニアアイディスプレイ１２０、拡張現実システム４００、または他の種類のディスプレイデバイスの一例であり得る。光源５４０は、赤光エミッタの複数行５４２、緑光エミッタの複数行５４４、青光エミッタの複数行５４６など、様々な色の光エミッタの、１つもしくは複数の行、または１つもしくは複数の列を含むことができる。例えば、赤光エミッタ５４２、緑光エミッタ５４４、および青光エミッタ５４６は、それぞれがＮ行を含むことができ、それぞれの行には例えば２５６０光エミッタ（ピクセル）が含まれる。赤光エミッタ５４２は、１つのアレイ状にまとめられ、緑光エミッタ５４４は、１つのアレイ状にまとめられ、青光エミッタ５４６は、１つのアレイ状にまとめられる。いくつかの実施形態では、光源５４０は、色ごとに光エミッタの単一のラインを含むことができる。いくつかの実施形態では、光源５４０は、赤、緑および青の色ごとに、光エミッタの複数の列を含むことができ、それぞれの列が例えば１０８０光エミッタを含んでもよい。いくつかの実施形態では、光源５４０の光エミッタの寸法および／またはピッチは、比較的大きい（例えば、約３～５μｍ）場合があるため、光源５４０は表示画像全体を同時に生成するために十分な光エミッタを含んでいない場合がある。例えば、単一色用の光エミッタの数は、表示画像のピクセル数（例えば、２５６０×１０８０ピクセル）より少ない場合がある。光源５４０によって発せられた光は、光をコリメートした、または光を収束したビームのセットであり得る。

【0065】

走査ミラー５７０に到達する前、光源５４０によって発せられた光は、コリメートレンズ、またはフリーフォーム光学素子５６０など様々な光学デバイスによって調整することができる。フリーフォーム光学素子５６０としては、例えば多面体プリズム、または光源５４０によって発せられた光を走査ミラー５７０に向けること、光源５４０によって発せられた光の伝搬方向を例えば約９０°以上変えることができる、別の光を曲げる素子を挙げることができる。いくつかの実施形態では、フリーフォーム光学素子５６０は、光を走査するよう回転可能であってもよい。走査ミラー５７０および／またはフリーフォーム光学素子５６０は、光源５４０によって発せられた光を反射して導波路ディスプレイ５８０に投影することができ、導波路ディスプレイ５８０には、光源５４０によって発せられた光を導波路ディスプレイ５８０に結合するためのカプラ５８２が含まれる場合がある。導波路ディスプレイ５８０に結合された光は、例えば図４に関して上述したような全反射により導波路ディスプレイ５８０内部を伝搬することができる。カプラ５８２は、導波路ディスプレイ５８０内を伝搬する光の一部を、導波路ディスプレイ５８０からユーザの目５９０に向けてカップリングアウトすることもできる。

【0066】

走査ミラー５７０は、微小電気機械システム（ＭＥＭＳ）ミラーまたは任意の他の適切なミラーを含むことができる。走査ミラー５７０は、１つの次元または２つの次元において走査するよう回転することができる。走査ミラー５７０が回転すると、各走査サイクルにおいて表示画像全体を導波路ディスプレイ５８０に投影して導波路ディスプレイ５８０によってユーザの目５９０に向けることができるように、光源５４０によって発せられた光を、導波路ディスプレイ５８０の様々なエリアに向けることができる。例えば、光源５４０が１つまたは複数の行または列にある全てのピクセルに対する光エミッタを含む実施形態では、走査ミラー５７０は列または行方向（例えば、ｘまたはｙ方向）に回転して画像を走査することができる。光源５４０が１つまたは複数の行または列にある全てではなく一部のピクセルに対する光エミッタを含む実施形態では、走査ミラー５７０は、行および列の方向の両方（例えば、ｘおよびｙ方向の両方）に回転して、表示画像を（例えば、ラスタタイプの走査パターンを使用して）投影することができる。

【0067】

ＮＥＤデバイス５５０は、所定の表示期間動作することができる。表示期間（例えば、表示サイクル）とは、画像全体が走査または投影される持続時間を指すことができる。例えば、表示期間は、所望のフレームレートの逆数であり得る。走査ミラー５７０を含むＮＥＤデバイス５５０では、表示期間は走査期間または走査サイクルと称されることもある。光源５４０による光生成は、走査ミラー５７０の回転と同期される場合がある。例えば、それぞれの走査サイクルは複数の走査ステップを含む場合があり、光源５４０は、それぞれ個々の走査ステップにおいて異なる光パターンを生成することができる。

【0068】

それぞれの走査サイクルでは、走査ミラー５７０が回転すると、表示画像が導波路ディスプレイ５８０およびユーザの目５９０に投影され得る。表示画像の所与のピクセル場所の実際の色値および光強度（例えば、明るさ）は、走査期間中にピクセル場所を照射している３色（例えば、赤、緑、および青）の光線の平均であり得る。走査期間を完了した後、走査ミラー５７０は最初の位置に向かって反転して次の表示画像の最初の数行に光を投影することができるか、または逆方向に回転するか、もしくはパターンを走査して、次の表示画像について光を投影して、ここで駆動信号の新しいセットが光源５４０に与えられ得る。それぞれの走査サイクルで走査ミラー５７０が回転する度に、同一のプロセスを繰り返すことができる。このように、様々な画像を、様々な走査サイクルにおいて、ユーザの目５９０に投影することができる。

【0069】

図６は、特定の実施形態による、ニアアイディスプレイシステム６００における画像ソースアセンブリ６１０の例を図示している。画像ソースアセンブリ６１０は、図４～図５Ｂを参照して上述したように、例えば、ユーザの目に投影される表示画像を生成することができる表示パネル６４０、および表示パネル６４０によって生成された表示画像を導波路ディスプレイに投影することができるプロジェクタ６５０を含む場合がある。表示パネル６４０は、光源６４２および光源６４２用のドライバ回路６４４を含むことができる。光源６４２は、例えば、光源５１０または５４０を含むことができる。プロジェクタ６５０は、例えば、上述のフリーフォーム光学素子５６０、走査ミラー５７０、および／または投影光学系５２０を含むことができる。ニアアイディスプレイシステム６００は、光源６４２とプロジェクタ６５０（例えば、走査ミラー５７０）を同期して制御するコントローラ６２０を含むこともできる。画像ソースアセンブリ６１０は、画像光を生成して、導波路ディスプレイ５３０または５８０などの導波路ディスプレイ（図６には図示せず）に出力することができる。上述のように、導波路ディスプレイは、１つまたは複数の入力結合素子において画像光を受信し、受信した画像光を１つまたは複数の出力結合素子に導光することができる。入力および出力結合素子としては、例えば、回折格子、ホログラフィック格子、プリズム、またはそれらのあらゆる組み合わせを挙げることができる。入力結合素子は、導波路ディスプレイで全反射が生ずるように選択することができる。出力結合素子は、全反射した画像光の一部を導波路ディスプレイからカップリングアウトすることができる。

【0070】

上述のように、光源６４２は、アレイまたはマトリクス状に配置された複数の光エミッタを含むことができる。各光エミッタは、赤色光、青色光、緑色光、赤外光など、単色光を発することができる。本開示では、しばしばＲＧＢ色を議論するが、本明細書において説明される実施形態は、主色として赤、緑、および青を使用することに限定されない。ニアアイディスプレイシステム６００の主色として、他の色を使用することも可能である。いくつかの実施形態では、ある実施形態によるディスプレイパネルは、４色以上の主色を使用する場合がある。光源６４２の各ピクセルは、赤マイクロＬＥＤ、緑マイクロＬＥＤ、および青マイクロＬＥＤを含む３つのサブピクセルを含む場合がある。半導体ＬＥＤは、一般的に、半導体材料の複数層内部に活性発光層を含む。半導体材料の複数層は、異なる化合物材料、または様々なドーパントおよび／もしくは様々なドープ密度を伴う同一の基材を含むことができる。例えば、半導体材料の複数層は、ｎ型材料層、ヘテロ構造（例えば、１つまたは複数の量子ウェル）を含み得る活性領域、およびｐ型材料層を含む場合がある。半導体材料の複数層は、特定の配向を有する基板表面上に成長させることができる。いくつかの実施形態では、光の取り出し効率を向上させるために、半導体材料の層の少なくとも一部を含むメサを形成する場合がある。

【0071】

コントローラ６２０は、光源６４２および／またはプロジェクタ６５０の操作など、画像ソースアセンブリ６１０の画像レンダリング操作を制御することができる。例えば、コントローラ６２０は、画像ソースアセンブリ６１０のための命令を決定して、１つまたは複数の表示画像をレンダリングすることができる。命令には、表示命令および走査命令が含まれ得る。いくつかの実施形態では、表示命令には画像ファイル（例えば、ビットマップファイル）が含まれる場合がある。表示命令は、例えば、図１に関して上述したコンソール１１０などのコンソールから受信することができる。走査命令は、画像光を生成するために画像ソースアセンブリ６１０によって使用される場合がある。走査命令は、例えば、画像光の光源種類（例えば、単色、または多色）、走査レート、走査装置の向き、１つもしくは複数の照射パラメータ、またはそれらのあらゆる組み合わせを指定することができる。コントローラ６２０は、ハードウェア、ソフトウェア、および／またはファームウェアの組み合わせを含むことができるが、本開示の他の態様を曖昧にしないように、ここでは図示しない。

【0072】

いくつかの実施形態では、コントローラ６２０は、ディスプレイデバイスのグラフィック処理ユニット（ＧＰＵ）であり得る。他の実施形態では、コントローラ６２０は、他の種類のプロセッサであってもよい。コントローラ６２０によって実施される操作には、表示用のコンテンツを取得すること、およびそのコンテンツを別個のセクションに分割することが含まれる場合がある。コントローラ６２０は、光源６４２の個々の光源素子に対応するアドレスおよび／または個々の光源素子に印加される電気的バイアスを含む走査命令を、光源６４２に提供することができる。コントローラ６２０は、光源６４２に、最終的にユーザに表示される画像内の１つまたは複数のピクセルの行に対応する光エミッタを使用して別個のセクションを順次提示するように命令することができる。コントローラ６２０は、プロジェクタ６５０に光の様々な調節を実施するように命令することもできる。例えば、コントローラ６２０は、図５Ｂに関して上述したように、プロジェクタ６５０を制御して、個別のセクションを、導波路ディスプレイ（例えば、導波路ディスプレイ５８０）の結合素子の様々なエリアまで走査することができる。このように、導波路ディスプレイの射出瞳において、それぞれ個別の部分が様々な個々の場所において提示される。それぞれ個別のセクションが異なるそれぞれの時間において提示されるが、個別のセクションの提示および走査は、ユーザの目が様々なセクションを単一の画像または一連の画像に統合できるよう十分高速に生じる。

【0073】

画像プロセッサ６３０は、汎用プロセッサ、および／または本明細書において説明される特徴を実施することに特化した１つもしくは複数の特定用途向け回路であり得る。一実施形態では、汎用プロセッサは、メモリに連結され、本明細書において説明される特定のプロセスをプロセッサに実施させるソフトウェア命令を実行することができる。別の実施形態では、画像プロセッサ６３０は、特定の特徴を実施することに特化した１つまたは複数の回路であってもよい。図６の画像プロセッサ６３０は、コントローラ６２０とドライバ回路６４４とは別個のスタンドアロンのユニットとして示されているが、画像プロセッサ６３０は、他の実施形態ではコントローラ６２０またはドライバ回路６４４のサブユニットであってもよい。換言すると、これらの実施形態では、コントローラ６２０またはドライバ回路６４４は、画像プロセッサ６３０の様々な画像処理機能を実施することができる。画像プロセッサ６３０は、画像処理回路と称される場合もある。

【0074】

図６に示される例では、光源６４２は、コントローラ６２０または画像プロセッサ６３０から送信されたデータまたは命令（例えば、表示命令および走査命令）に基づいて、ドライバ回路６４４によって駆動され得る。一実施形態では、ドライバ回路６４４は、光源６４２の様々な光エミッタに接続し、それらを機械的に保持する回路パネルを含むことができる。光源６４２は、コントローラ６２０によってセットされ、潜在的に画像プロセッサ６３０およびドライバ回路６４４によって調節される、１つまたは複数の照射パラメータにしたがって発光することができる。照射パラメータは、光を生成するために光源６４２によって使用される場合がある。照射パラメータとしては、例えば、光源波長、パルスレート、パルス振幅、ビーム種類（連続的か、パルス化されているか）、発せられる光に影響を及ぼし得る他のパラメータ、またはそれらのあらゆる組み合わせを挙げることができる。いくつかの実施形態では、光源６４２によって生成される光源光には、赤色光、緑色光、青色光、またはそれらのあらゆる組み合わせの複数のビームが含まれる場合がある。

【0075】

プロジェクタ６５０は、光源６４２によって生成された画像光のフォーカシング、結合、調整、または走査などの、光学機能のセットを実施することができる。いくつかの実施形態では、プロジェクタ６５０は、結合アセンブリ、光調整アセンブリ、または走査ミラーアセンブリを含む場合がある。プロジェクタ６５０は、光源６４２からの光を光学的に調節し、潜在的にはリダイレクトする、１つまたは複数の光学コンポーネントを含む場合がある。光の調節の一例としては、拡大、コリメート、１つまたは複数の光学的誤差の補正（例えば、像面湾曲、色収差など）、何らかの他の光の調節、またはそれらのあらゆる組み合わせなどの光の調整を挙げることができる。プロジェクタ６５０の光学コンポーネントとしては、例えば、レンズ、ミラー、アパーチャ、格子、またはそれらのあらゆる組み合わせを挙げることができる。

【0076】

プロジェクタ６５０は、画像光を、その１つまたは複数の反射および／または屈折部分を介してリダイレクトすることができ、それにより画像光が導波路ディスプレイに対して特定の配向で投影される。画像光がリダイレクトされる場所は、１つまたは複数の反射および／または屈折部分の具体的な配向に依存する場合がある。いくつかの実施形態では、プロジェクタ６５０は、少なくとも２つの次元で走査する単一の走査ミラーを含む。他の実施形態では、プロジェクタ６５０は、それぞれが互いに直交する方向に走査する、複数の走査ミラーを含むことができる。プロジェクタ６５０は、ラスタ走査（水平方向または垂直方向）、バイレゾナント走査またはそれらのあらゆる組み合わせを実施することができる。いくつかの実施形態では、２つの次元に沿って走査してユーザの目に対して提示するメディアの二次元投影画像を生成するために、プロジェクタ６５０は、水平方向および／または垂直方向に沿って、特定の振動周波数で制御された振動を発生させることができる。他の実施形態では、プロジェクタ６５０は、１つまたは複数の走査ミラーと類似のまたは同一の機能を果たすことができるレンズまたはプリズムを含むことができる。いくつかの実施形態では、画像ソースアセンブリ６１０は、プロジェクタを含まなくてもよく、その場合、光源６４２によって発せられた光は直接導波路ディスプレイに入射してもよい。

【0077】

図７Ａは、垂直方向のメサ構造を有するＬＥＤ７００の例を図示している。ＬＥＤ７００は、光源５１０、５４０、または６４２の光エミッタであり得る。ＬＥＤ７００は、半導体材料の複数層などの、無機材料から作られたマイクロＬＥＤであってもよい。層状の半導体発光デバイスは、ＩＩＩ－Ｖ族半導体材料の複数層を含むことができる。ＩＩＩ－Ｖ族半導体材料としては、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、またはインジウム（Ｉｎ）などの１つまたは複数のＩＩＩ族元素を、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）などのＶ族元素と組み合わせたものを挙げることができる。ＩＩＩ－Ｖ族半導体材料のＶ族元素が窒素を含む場合、ＩＩＩ－Ｖ族半導体材料はＩＩＩ族窒化物材料と称される。層状の半導体発光デバイスは、気相エピタキシ（ＶＰＥ）、液相エピタキシ（ＬＰＥ）、分子ビームエピタキシ（ＭＢＥ）、または有機金属気相堆積（ＭＯＣＶＤ）などの技法を用いて、複数のエピタキシャル層を基板上に成長させることによって製造することができる。例えば、半導体材料の層は、ＧａＮ、ＧａＡｓ、もしくはＧａＰ基板、または限定はしないがサファイア、シリコンカーバイド、シリコン、酸化亜鉛、窒化ホウ素、アルミン酸リチウム、ニオブ酸リチウム、ゲルマニウム、窒化アルミニウム、リチウムガレート、部分的に置換されたスピネル型、もしくはβＬｉＡｌＯ_２構造を共有する四元正方晶酸化物を含む基板などの、特定の結晶面方位（例えば、極性、無極性、または半極性面方位）の基板上に層ごとに成長させることができ、基板は特定の方向に切断して特定の面を成長面として露出させることができる。

【0078】

図７Ａに示される例では、ＬＥＤ７００は、例えば、サファイア基板またはＧａＮ基板を含み得る基板７１０を含むことができる。半導体層７２０は、基板７１０の上に成長させることができる。半導体層７２０は、ＧａＮなどのＩＩＩ－Ｖ族材料を含むことができ、ｐドープ（例えば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅを用いる）またはｎドープ（例えば、ＳｉもしくはＧｅを用いる）することができる。１つまたは複数の活性層７３０は、半導体層７２０の上に成長させて、活性領域を形成することができる。活性層７３０は、１つもしくは複数のＩｎＧａＮ層、１つもしくは複数のＡｌＩｎＧａＰ層、および／または１つもしくは複数のＧａＮ層などのＩＩＩ－Ｖ族材料を含むことができ、これらは１つまたは複数の量子ウェルまたはＭＱＷなどの、１つまたは複数のヘテロ構造を形成することができる。半導体層７４０は、活性層７３０の上に成長させることができる。半導体層７４０は、ＧａＮなどのＩＩＩ－Ｖ族材料を含むことができ、ｐドープ（例えば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅを用いる）またはｎドープ（例えば、ＳｉもしくはＧｅを用いる）することができる。半導体層７２０と半導体層７４０のうちの一方は、ｐ型層であることができ、もう一方はｎ型層であることができる。半導体層７２０と半導体層７４０とは、活性層７３０を挟みこんで発光領域を形成する。例えば、ＬＥＤ７００は、マグネシウムをドープされたｐ型ＧａＮの層と、ケイ素または酸素をドープされたｎ型ＧａＮの層との間に据えられたＩｎＧａＮの層を含むことができる。いくつかの実施形態では、ＬＥＤ７００は、亜鉛またはマグネシウムをドープされたｐ型ＡｌＩｎＧａＰの層と、セレン、ケイ素またはテルルをドープされたｎ型ＡｌＩｎＧａＰの層との間に据えられたＡｌＩｎＧａＰの層を含むことができる。

【0079】

いくつかの実施形態では、電子ブロック層（ＥＢＬ）（図７Ａには図示せず）は、活性層７３０と半導体層７２０または半導体層７４０のうちの少なくとも１つとの間に層を形成するよう、成長させることができる。ＥＢＬは、電子リーク電流を低減してＬＥＤの効率を改善することができる。いくつかの実施形態では、Ｐ^＋またはＰ^＋＋半導体層などの高濃度ドープ半導体層７５０が、半導体層７４０上に形成され、オーミックコンタクトを形成するためのコンタクト層として作用し、デバイスの接触インピーダンスを低減することができる。いくつかの実施形態では、導電層７６０を、高濃度ドープ半導体層７５０上に形成することができる。導電層７６０は、例えば、酸化インジウムスズ（ＩＴＯ）またはＡｌ／Ｎｉ／Ａｕ薄膜を含むことができる。一例では、導電層７６０は、透明なＩＴＯ層を含む場合がある。

【0080】

半導体層７２０（例えば、ｎ型ＧａＮ層）と接触させるために、また活性層７３０により発せられる光をＬＥＤ７００からより効率よく取り出すために、半導体材料層（高濃度ドープ半導体層７５０、半導体層７４０、活性層７３０、および半導体層７２０を含む）は、半導体層７２０を露出させ、層７２０～７６０を含むメサ構造を形成するようエッチングされる場合がある。メサ構造は、デバイス内にキャリアを閉じ込めることができる。メサ構造をエッチングすることにより、成長プレーンに直交し得るメサの側壁７３２の形成がもたらされる場合がある。パッシベーション層７７０は、メサ構造の側壁７３２に形成することができる。パッシベーション層７７０は、ＳｉＯ_２層などの酸化物層を含む場合があり、ＬＥＤ７００から発せられた光を反射するリフレクタとして作用することができる。Ａｌ、Ａｕ、Ｎｉ、Ｔｉまたはそれらのあらゆる組み合わせなどの金属層を含む場合があるコンタクト層７８０は、半導体層７２０上に形成することができ、ＬＥＤ７００の電極として作用することができる。追加的に、Ａｌ／Ｎｉ／Ａｕ金属層などの別のコンタクト層７９０が、導電層７６０上に形成される場合があり、ＬＥＤ７００の別の電極として作用することができる。

【0081】

電圧信号がコンタクト層７８０と７９０に印加されると、電子とホールとが活性層７３０で再結合することができ、ここで電子とホールとの再結合によりフォトンが発せられる。発せられるフォトンの波長とエネルギーは、活性層７３０における価電子帯と導電帯との間のエネルギーバンドギャップに依存し得る。例えば、ＩｎＧａＮ活性層は、緑または青の光を発することができ、ＡｌＧａＮ活性層は、青から紫外の光を発することができ、その一方でＡｌＩｎＧａＰ活性層は赤、橙、黄、または緑の光を発することができる。発せられたフォトンは、パッシベーション層７７０によって反射され、上部（例えば、導電層７６０およびコンタクト層７９０）または底部（例えば、基板７１０）からＬＥＤ７００を出ていくことができる。

【0082】

いくつかの実施形態では、ＬＥＤ７００は、発せられる光をフォーカスもしくはコリメートするために、または発せられる光を導波路に結合するために、基板７１０などの発光面に、レンズなどの１つまたは複数の他のコンポーネントを含む場合がある。いくつかの実施形態では、ＬＥＤは、平面、円錐、半放物線、または放物線などの別の形状のメサを含む場合があり、メサの基部エリアは、円形、矩形、六角形または三角形であってもよい。例えば、ＬＥＤは曲線形状（例えば、放物面形状）および／または非曲線形状（例えば、円錐形状）のメサを含むことができる。メサは、切頭されていてもよく、切頭されていなくてもよい。

【0083】

図７Ｂは、放物線メサ構造を有するＬＥＤ７０５の例の断面図である。ＬＥＤ７００と同様、ＬＥＤ７０５は、ＩＩＩ－Ｖ族半導体材料の複数層など、半導体材料の複数層を含むことができる。半導体材料の層は、ＧａＮ基板またはサファイア基板などの基板７１５上にエピタキシャル成長させることができる。例えば、半導体層７２５は、基板７１５の上に成長させることができる。半導体層７２５は、ＧａＮなどのＩＩＩ－Ｖ族材料を含むことができ、ｐドープ（例えば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅを用いる）またはｎドープ（例えば、ＳｉもしくはＧｅを用いる）することができる。１つまたは複数の活性層７３５は、半導体層７２５の上に成長させることができる。活性層７３５は、１つもしくは複数のＩｎＧａＮ層、１つもしくは複数のＡｌＩｎＧａＰ層、および／または１つもしくは複数のＧａＮ層などのＩＩＩ－Ｖ族材料を含むことができ、これらは１つまたは複数の量子ウェルなどの、１つまたは複数のヘテロ構造を形成することができる。半導体層７４５は、活性層７３５の上に成長させることができる。半導体層７４５は、ＧａＮなどのＩＩＩ－Ｖ族材料を含むことができ、ｐドープ（例えば、Ｍｇ、Ｃａ、Ｚｎ、もしくはＢｅを用いる）またはｎドープ（例えば、ＳｉもしくはＧｅを用いる）することができる。半導体層７２５と半導体層７４５のうちの一方は、ｐ型層であることができ、もう一方はｎ型層であることができる。

【0084】

半導体層７２５（例えば、ｎ型ＧａＮ層）と接触させるために、また活性層７３５により発せられる光をＬＥＤ７０５からより効率よく取り出すために、半導体層は、半導体層７２５を露出させ、層７２５～７４５を含むメサ構造を形成するようエッチングされる場合がある。メサ構造は、デバイスの注入エリア内にキャリアを閉じ込めることができる。メサ構造をエッチングすることは、層７２５～７４５の結晶成長に関連付けられる成長面とは非平行な、または場合によっては成長面に直交するメサ側壁（本明細書ではファセットとも称される）の形成につながり得る。

【0085】

図７Ｂに示されるように、ＬＥＤ７０５は平坦上部を含むメサ構造を有することができる。誘電層７７５（例えば、ＳｉＯ_２またはＳｉＮｘ）は、メサ構造のファセット上に形成され得る。いくつかの実施形態では、誘電層７７５は、誘電物質の複数層を含むことができる。いくつかの実施形態では、金属層７９５を、誘電層７７５上に形成することができる。金属層７９５は、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、銅（Ｃｕ）、またはそれらのあらゆる組み合わせなどの、１つまたは複数の金属または金属合金材料を含むことができる。誘電層７７５および金属層７９５は、活性層７３５によって基板７１５に向かって発せられる光を反射することができるメサリフレクタを形成することができる。いくつかの実施形態では、メサリフレクタは、発せられる光を少なくとも部分的にコリメートすることができる放物線リフレクタとして作用するよう放物線形状であることができる。

【0086】

電気コンタクト７６５と電気コンタクト７８５とは、電極として作用するよう、半導体層７４５と半導体層７２５とにそれぞれ形成することができる。電気コンタクト７６５および電気コンタクト７８５は、Ａｌ、Ａｕ、Ｐｔ、Ａｇ、Ｎｉ、Ｔｉ、Ｃｕまたはそれらのあらゆる組み合わせ（例えば、Ａｇ／Ｐｔ／ＡｕもしくはＡｌ／Ｎｉ／Ａｕ）など、それぞれ導電材料を含むことができ、ＬＥＤ７０５の電極として作用することができる。図７Ｂに示される例では、電気コンタクト７８５はｎコンタクトであり得、電気コンタクト７６５はｐコンタクトであり得る。電気コンタクト７６５および半導体層７４５（例えば、ｐ型半導体層）は、活性層７３５によって発せられる光を基板７１５に戻す方向に反射するためのバックリフレクタを形成することができる。いくつかの実施形態では、電気コンタクト７６５および金属層７９５は、同一の材料を含むことができ、同一のプロセスを使用して形成することができる。いくつかの実施形態では、追加的な導電層（図示せず）を中間的な導電層として、電気コンタクト７６５および７８５と半導体層との間に含めることができる。

【0087】

電圧信号がコンタクト７６５および７８５全体に印加されると、電子とホールは活性層７３５内で再結合することができる。電子とホールの再結合は、フォトンを発生させ、ひいては光を生み出すことができる。発せられたフォトンの波長とエネルギーは、活性層７３５における価電子帯と導電帯との間のエネルギーバンドギャップに依存し得る。例えば、ＩｎＧａＮ活性層は、緑または青の光を発することができるが、ＡｌＩｎＧａＰ活性層は赤、橙、黄、または緑の光を発することができる。発せられたフォトンは、多くの様々な方向に伝搬し、メサリフレクタおよび／またはバックリフレクタによって反射される場合があり、例えば図７Ｂに示される底面（例えば、基板７１５）ＬＥＤ７０５から出ていく場合もある。レンズまたは格子などの１つまたは複数の他の二次光学コンポーネントは、発せられる光をフォーカスもしくはコリメートするために、および／または発せられる光を導波路に結合するために、基板７１５などの発光面に形成することができる。

【0088】

上述のＬＥＤの一次元または二次元のアレイは、光源（例えば、光源６４２）を形成するようウェハ上で製造することができる。ドライバ回路（例えば、ドライバ回路６４４）は、例えば、ＣＭＯＳプロセスを使用してシリコンウェハ上で作製することができる。ＬＥＤおよびウェハ上のドライバ回路は、さいの目に切り分けてから接着することができるか、またはウェハレベルで接着してからさいの目に切り分けることができる。ＬＥＤおよびドライバ回路について、接着剤接着、金属間接着、金属酸化物接着、ウェハ間接着、ダイウェハ間接着、ハイブリッド接着などの様々な接着技法を用いることができる。

【0089】

図８Ａは、特定の実施形態による、ＬＥＤのアレイ用のダイウェハ間接着の方法の例を図示している。図８Ａに示される例では、ＬＥＤアレイ８０１は、キャリア基板８０５に複数のＬＥＤ８０７を含むことができる。キャリア基板８０５は、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＡｌＮ、サファイア、ＳｉＣ、Ｓｉなどの、様々な材料を含む場合がある。ＬＥＤ８０７は、例えば、接着を行う前に、様々なエピタキシャル層を成長させること、メサ構造を形成すること、および電気コンタクトまたは電極を形成することによって作製することができる。エピタキシャル層は、ＧａＮ、ＩｎＧａＮ、（ＡｌＧａＩｎ）Ｐ、（ＡｌＧａＩｎ）ＡｓＰ、（ＡｌＧａＩｎ）ＡｓＮ、（ＡｌＧａＩｎ）Ｐａｓ、（Ｅｕ：ＩｎＧａ）Ｎ、（ＡｌＧａＩｎ）Ｎなどの様々な材料を含むことができ、ｎ型層、ｐ型層、および１つまたは複数の量子ウェルまたはＭＱＷなどの、１つまたは複数のヘテロ構造を含む活性層を含むことができる。電気コンタクトは、金属または金属合金などの、様々な導電性の材料を含むことができる。

【0090】

ウェハ８０３は、受動的または能動的（例えば、ドライバ回路８１１）な集積回路が作製されたベース層８０９を含むことができる。ベース層８０９は、例えばシリコンウェハを含むことができる。ドライバ回路８１１は、ＬＥＤ８０７の動作を制御するために使用することができる。例えば、ＬＥＤ８０７ごとのドライバ回路は、２つのトランジスタと１つのキャパシタを有する２Ｔ１Ｃピクセル構造を含むことができる。ウェハ８０３は、さらに接着層８１３を含むことができる。接着層８１３は、金属、酸化物、誘電体、ＣｕＳｎ、ＡｕＴｉなど様々な材料を含むことができる。いくつかの実施形態では、パターン化層８１５が接着層８１３の表面に形成される場合があり、パターン化層８１５はＣｕ、Ａｇ、Ａｕ、Ａｌなどの導電性材料から作られた金属性のグリッドを含むことができる。

【0091】

ＬＥＤアレイ８０１は、接着層８１３またはパターン化層８１５を介してウェハ８０３に接着することができる。例えば、パターン化層８１５は、ＬＥＤアレイ８０１のＬＥＤ８０７を、対応するウェハ８０３上のドライバ回路８１１とアラインするために使用することができるＣｕＳｎ、ＡｕＳｎ、またはナノ多孔質Ａｕなどの様々な材料から作られた金属パッドまたはバンプを含むことができる。一例では、ＬＥＤアレイ８０１は、ＬＥＤ８０７が、ドライバ回路８１１に対応するそれぞれの金属パッドまたはバンプと接触するまでウェハ８０３に向けて近づけることができる。ＬＥＤ８０７のうちの一部または全てを、ドライバ回路８１１にアラインすることができ、次いでパターン化層８１５を介して金属間接着など様々な接着技法によりウェハ８０３に接着することができる。ＬＥＤ８０７がウェハ８０３に接着された後、キャリア基板８０５をＬＥＤ８０７から除去することができる。

【0092】

図８Ｂは、特定の実施形態による、ＬＥＤのアレイ用のウェハ間接着の方法の例を図示している。図８Ｂに示されるように、第１のウェハ８０２は、基板８０４、第１の半導体層８０６、活性層８０８、および第２の半導体層８１０を含むことができる。基板８０４は、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＡｌＮ、サファイア、ＳｉＣ、Ｓｉなどの、様々な材料を含む場合がある。第１の半導体層８０６、活性層８０８、および第２の半導体層８１０は、ＧａＮ、ＩｎＧａＮ、（ＡｌＧａＩｎ）Ｐ、（ＡｌＧａＩｎ）ＡｓＰ、（ＡｌＧａＩｎ）ＡｓＮ、（ＡｌＧａＩｎ）Ｐａｓ、（Ｅｕ：ＩｎＧａ）Ｎ、（ＡｌＧａＩｎ）Ｎなどの、様々な半導体材料を含むことができる。いくつかの実施形態では、第１の半導体層８０６は、ｎ型層であってもよく、第２の半導体層８１０はｐ型層であってもよい。例えば、第１の半導体層８０６は、ｎドープＧａＮ層（例えば、ＳｉまたはＧｅでドープされている）であることができ、第２の半導体層８１０はｐドープＧａＮ層（例えば、Ｍｇ、Ｃａ、Ｚｎ、またはＢｅでドープされている）であることができる。活性層８０８は、例えば１つまたは複数のＧａＮ層、１つまたは複数のＩｎＧａＮ層、１つまたは複数のＡｌＩｎＧａＰ層などを含むことができ、これらは１つまたは複数の量子ウェルまたはＭＱＷなどの、１つまたは複数のヘテロ構造を形成することができる。

【0093】

いくつかの実施形態では、第１のウェハ８０２は、接着層を含むこともできる。接着層８１２は、金属、酸化物、誘電体、ＣｕＳｎ、ＡｕＴｉなど様々な材料を含むことができる。一例では、接着層８１２は、ｐコンタクトおよび／またはｎコンタクト（図示せず）を含む場合がある。いくつかの実施形態では、第１のウェハ８０２の上には、基板８０４と第１の半導体層８０６との間にバッファ層などの他の層が、含まれてもよい。バッファ層は、多結晶体ＧａＮ、またはＡｌＮなど、様々な材料を含むことができる。いくつかの実施形態では、コンタクト層は第２の半導体層８１０と接着層８１２との間にあってもよい。コンタクト層は、第２の半導体層８１０および／または第１の半導体層８０６への電気コンタクトを設けるために、あらゆる適切な材料を含むことができる。

【0094】

第１のウェハ８０２は、上述のようにドライバ回路８１１および接着層８１３を含むウェハ８０３に、接着層８１３および／または接着層８１２を介して接着することができる。接着層８１２および接着層８１３は、同一の材料から作ってもよく、または異なる材料から作ってもよい。接着層８１３および接着層８１２は、実質的に平坦であってもよい。第１のウェハ８０２は、金属間接着、共晶接着、金属酸化物接着、陽極接着、熱圧着接着、紫外（ＵＶ）接着、および／またはフュージョン接着などの、様々な方法によってウェハ８０３に接着することができる。

【0095】

図８Ｂに示されるように、第１のウェハ８０２は、下向きに（即ち、ウェハ８０３を向く）第１のウェハ８０２のｐ側（例えば、第２の半導体層８１０）でウェハ８０３に接着することができる。接着の後、基板８０４は第１のウェハ８０２から除去することができ、次いで第１のウェハ８０２をｎ側から処理することができる。処理には、例えば個々のＬＥＤ用の特定のメサ形状の形成、ならびに個々のＬＥＤに対応する光学コンポーネントの形成が含まれる場合がある。

【0096】

図９Ａ～図９Ｄは、特定の実施形態による、ＬＥＤのアレイ用のハイブリッド接着の方法の例を図示している。ハイブリッド接着は、一般的に、ウェハのクリーニングと活性化、１つのウェハのコンタクトと別のウェハのコンタクトとの高精度整列、室温下のウェハ表面での誘電物質の誘電性接着、および高温下でのアニーリングによるコンタクトの金属接着を含むことができる。図９Ａは、受動的または能動的な回路９２０が作製された基板９１０を示している。図８Ａ～図８Ｂに関して上述したように、基板９１０は、例えばシリコンウェハを含むことができる。回路９２０は、ＬＥＤのアレイ用のドライバ回路および様々な電気的な相互接続を含むことができる。接着層は、誘電領域９４０、および電気的な相互接続を通じて回路９２０に接続されたコンタクトパッド９３０を含むことができる。コンタクトパッド９３０は、例えばＣｕ、Ａｇ、Ａｕ、Ａｌ、Ｗ、Ｍｏ、Ｎｉ、Ｔｉ、Ｐｔ、Ｐｄなどを含むことができる。誘電領域９４０における誘電物質としては、ＳｉＣＮ、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、ＨｆＯ_２、ＺｒＯ_２、Ｔａ_２Ｏ_５などを挙げることができる。接着層は、例えば化学機械的研磨を用いて平坦化して研磨される場合があり、平坦化または研磨により、コンタクトパッドにディッシング（ボウル状の外形）が生じる場合がある。接着層の表面は、例えばイオン（例えば、プラズマ）または高速原子（例えば、Ａｒ）ビーム９０５によって、クリーニングして活性化することができる。活性化された表面は、原子的にクリーンであり得、例えば室温下でウェハ同士が接触した場合に、ウェハ同士の直接接着の形成のために再活性となることができる。

【0097】

図９Ｂは、例えば図７Ａ～図８Ｂに関して上述したような、マイクロＬＥＤ９７０のアレイが作製されたウェハ９５０を図示している。ウェハ９５０はキャリアウェハであってもよく、例えば、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＡｌＮ、サファイア、ＳｉＣ、Ｓｉなどを含む場合がある。マイクロＬＥＤ９７０は、ウェハ９５０上にエピタキシャルに成長させたｎ型層、活性領域、およびｐ型層を含む場合がある。エピタキシャル層には、上述の様々なＩＩＩ－Ｖ族半導体材料が含まれる場合があり、エピタキシャル層において、実質的に垂直構造、放物線構造、円錐構造などの、メサ構造をエッチングするためにｐ型層側から処理することができる。パッシベーション層および／または反射層は、メサ構造の側壁に形成することができる。ｐコンタクト９８０およびｎコンタクト９８２は、メサ構造に堆積した誘電物質層９６０に形成することができ、ｐ型層およびｎ型層でそれぞれ電気コンタクトを作ることができる。誘電物質層９６０における誘電物質としては、例えばＳｉＣＮ、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、ＨｆＯ_２、ＺｒＯ_２、Ｔａ_２Ｏ_５などを挙げることができる。ｐコンタクト９８０およびｎコンタクト９８２は、例えばＣｕ、Ａｇ、Ａｕ、Ａｌ、Ｗ、Ｍｏ、Ｎｉ、Ｔｉ、Ｐｔ、Ｐｄなどを含むことができる。ｐコンタクト９８０、ｎコンタクト９８２、および誘電物質層９６０の上面が、接着層を形成することができる。接着層は、例えば化学機械的研磨を用いて平坦化して研磨される場合があり、研磨により、ｐコンタクト９８０およびｎコンタクト９８２にディッシングが生じる場合がある。接着層は、次いで、例えばイオン（例えば、プラズマ）または高速原子（例えば、Ａｒ）ビーム９１５によって、クリーニングして活性化することができる。活性化された表面は、原子的にクリーンであり得、例えば室温下でウェハ同士が接触した場合に、ウェハ同士の直接接着の形成のために再活性となることができる。

【0098】

図９Ｃは、接着層で誘電物質を接着するための室温接着プロセスを示している。例えば、誘電領域９４０およびコンタクトパッド９３０を含む接着層と、ｐコンタクト９８０、ｎコンタクト９８２、および誘電物質層９６０を含む接着層とが表面活性化された後、ウェハ９５０およびマイクロＬＥＤ９７０は上下をひっくり返して基板９１０および基板に形成された回路に接触させることができる。いくつかの実施形態では、接着層が互いに押し合うように、圧縮圧力９２５を、基板９１０およびウェハ９５０にかけることができる。表面活性化とコンタクトにおけるディッシングにより、誘電領域９４０と誘電物質層９６０とは、表面引力により直接接触することができ、表面原子はダングリングボンドを有する場合があり、また活性化後で不安定なエネルギー状態にある場合があるため、これらの間で反応して化学結合を生ずることができる。したがって、誘電領域９４０および誘電物質層９６０の誘電物質は、熱処理または圧力があってもなくても、結合することができる。

【0099】

図９Ｄは、接着層における誘電物質の接着後の、接着層におけるコンタクトを接着するためのアニーリングプロセスを示している。例えば、コンタクトパッド９３０とｐコンタクト９８０またはｎコンタクト９８２とは、例えば、約２００～４００℃またはそれよりも高温で、アニーリングによって接着することができる。アニーリングプロセスの間、熱９３５によってコンタクトは誘電物質よりも膨張し（異なる熱膨張係数のため）、それによって、コンタクトパッド９３０とｐコンタクト９８０またはｎコンタクト９８２とが接触するよう、また活性化された表面に直接メタルボンドを形成するよう、コンタクト同士の間のディッシングギャップを近づけることができる。

【0100】

２つの接着されたウェハが異なる熱膨張係数（ＣＴＥ）を有する材料を含むいくつかの実施形態では、室温下で接着された誘電物質が、異なる熱膨張によって生じるコンタクトパッドの誤整列を低減または防ぐよう支援することができる。いくつかの実施形態では、アニーリングの間、高温において、コンタクトパッドの誤整列をさらに低減または回避するために、接着の前にマイクロＬＥＤ同士の間に、マイクロＬＥＤのグループ同士の間に、基板の一部または全体を通じてなど、トレンチが形成される場合がある。

【0101】

マイクロＬＥＤがドライバ回路に接着された後、マイクロＬＥＤが作製された基板は、薄くするか、または除去することができ、例えば、マイクロＬＥＤの活性領域から発せられる光を取り出すため、コリメートするため、およびリダイレクトするために、様々な二次光学コンポーネントをマイクロＬＥＤの発光表面に作製することができる。一例では、マイクロＬＥＤ上にマイクロレンズを形成することができ、各マイクロレンズは、それぞれのマイクロＬＥＤに対応することができ、光の取り出し効率を改善するよう支援し、マイクロＬＥＤによって発せられた光をコリメートすることができる。いくつかの実施形態では、二次光学コンポーネントは、基板またはマイクロＬＥＤのｎ型層に作製してもよい。いくつかの実施形態では、二次光学コンポーネントは、マイクロＬＥＤのｎ型側に堆積された誘電層に作製してもよい。二次光学コンポーネントの例としては、レンズ、格子、反射防止（ＡＲ）コーティング、プリズム、フォトニック結晶などを挙げることができる。

【0102】

図１０は、特定の実施形態による、二次光学コンポーネントが作製されたＬＥＤアレイ１０００の例の図である。ＬＥＤアレイ１０００は、例えば、図８Ａ～図９Ｄに関して上述したあらゆる適切な接着技法を用いて、ＬＥＤチップまたはウェハを、電気回路が作製されたシリコンウェハと接着することによって作ることができる。図１０に示した例では、ＬＥＤアレイ１０００は、図９Ａ～図９Ｄに関して上述したようなウェハ間のハイブリッド接着技法を用いて、接着することができる。ＬＥＤアレイ１０００は、例えば、シリコンウェハであり得る基板１０１０を含むことができる。ＬＥＤドライバ回路などの集積回路１０２０を、基板１０１０に作製することができる。集積回路１０２０は、コンタクトパッド１０３０を通じて、マイクロＬＥＤ１０７０のｐコンタクト１０７４およびｎコンタクト１０７２に接続することができ、コンタクトパッド１０３０は、ｐコンタクト１０７４およびｎコンタクト１０７２とのメタルボンドを形成することができる。基板１０１０の誘電層１０４０は、フュージョン接着を通じて誘電層１０６０に接着することができる。

【0103】

ＬＥＤチップまたはウェハの基板（図示せず）は、薄くすることができるか、またはマイクロＬＥＤ１０７０のｎ型層１０５０を露出させるために除去することができる。球面マイクロレンズ１０８２、格子１０８４、マイクロレンズ１０８６、反射防止層１０８８などの、様々な二次光学コンポーネントを、ｎ型層１０５０の内部、または上部に形成することができる。例えば、球面マイクロレンズのアレイは、グレースケールマスクおよび露光に対して線形な応答を有するフォトレジストを用いて、またはパターン化フォトレジスト層の熱リフローによって形成されたエッチングマスクを用いて、マイクロＬＥＤ１０７０の半導体材料においてエッチングすることができる。二次光学コンポーネントは、類似のフォトリソグラフィック技法または他の技法を用いて、ｎ型層１０５０に堆積された誘電層においてもエッチングすることができる。例えば、マイクロレンズアレイは、バイナリマスクを用いてパターン化されたポリマー層の熱リフローを通じてポリマー層に形成することができる。ポリマー層のマイクロレンズアレイは、二次光学コンポーネントとして使用することができるか、またはマイクロレンズアレイの外形を誘電層または半導体層に転写するためのエッチングマスクとして使用することができる。誘電層としては、例えばＳｉＣＮ、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、ＨｆＯ_２、ＺｒＯ_２、Ｔａ_２Ｏ_５などを挙げることができる。いくつかの実施形態では、マイクロＬＥＤ１０７０は、マイクロレンズと反射防止コーティング、半導体材料でエッチングされたマイクロレンズと誘電物質層でエッチングされたマイクロレンズ、マイクロレンズと格子、球面レンズと非球面レンズなど、複数の対応する二次光学コンポーネントを有することができる。図１０には、３つの異なる二次光学コンポーネントが示されており、マイクロＬＥＤ１０７０に形成され得る二次光学コンポーネントのいくつかの例を示しているが、必ずしも異なる二次光学コンポーネントが全てのＬＥＤアレイに対して同時的に使用されるということを意味するものではない。

【0104】

次に図１１および図１２を参照すると、ディスプレイ装置１１００の側面図が図１１に示され、ディスプレイ装置１１００の上面図が図１２に示されている。ディスプレイ装置１１００は、ニアアイディスプレイの光源（例えば、光源４１２、４１０、５４０または６４２）の一部であってもよい。ディスプレイ装置１１００は、複数のＬＥＤを含む。複数のＬＥＤは、マイクロＬＥＤである可能性がある。図１１および図１２の例は、マイクロＬＥＤデバイスに基づいているが、図１１および図１２の例は、他の種類の光エミッタ（例えば、半導体レーザおよびＬＥＤ）にも同様に適用可能であることを理解されたい。

【0105】

図１１に示されるように、ディスプレイ装置１１００は、例えばバックプレーン１１０４上に組み立てられたμＬＥＤダイ１１０２－ａ、μＬＥＤダイ１１０２－ｂ、およびμＬＥＤダイ１１０２－ｃを含むμＬＥＤダイ１１０２のアレイを含むことができる。バックプレーン１１０４は、電気的な接続を提供するため、および／または複数のμＬＥＤダイ１１０２に構造上の支持を提供するために、複数のμＬＥＤダイ１１０２を取り付けるための構造を含むことができる。本明細書において使用される際、「バックプレーン」とは、複数のＬＥＤデバイス（μＬＥＤデバイスを含むことができる）を取り付けるため、および／または複数のＬＥＤデバイスに電気信号を与えるための、表面（平坦、屈曲などであり得る）を提供する構造を指す場合がある。バックプレーン１１０４は、ディスプレイデバイスを形成するためのディスプレイバックプレーンとして構成することができる。例えば、バックプレーン１１０４は、ディスプレイ素子を形成するＬＥＤデバイスのアセンブリを保持することができ、バックプレーン１１０４は、ディスプレイ素子によって表示される情報を制御するために、電気信号をＬＥＤデバイスに与えるためのトレースを含むこともできる。バックプレーン１１０４は、他のコンポーネントに接続することができるトレースを含むことができる。バックプレーン１１０４は、トレースへのアクセスを提供することができる電気的な接触点、例えば金属パッドを含むこともできる。例えば、図１１および図１２に示されるように、バックプレーン１１０４は、μＬＥＤダイ１１０２－ａ、μＬＥＤダイ１１０２－ｂ、およびμＬＥＤダイ１１０２－ｃとそれぞれ電気的に接続するための、電気トレース１１０６－ａ、１１０６－ｂ、および１１０６－ｃを含む。電気トレース１１０６－ａ、１１０６－ｂ、および１１０６－ｃは、異なるμＬＥＤダイ１１０２に異なる信号を印加することによって、μＬＥＤダイ１１０２－ａ、μＬＥＤダイ１１０２－ｂ、およびμＬＥＤダイ１１０２－ｃのそれぞれを、別個に制御することを可能にする。バックプレーン１１０４は、μＬＥＤダイ１１０２－ａ、μＬＥＤダイ１１０２－ｂ、およびμＬＥＤダイ１１０２－ｃのそれぞれに対するリターン電流経路として作用するための、電気トレース１１０８をさらに含む。バックプレーン１１０４は、薄膜トランジスタ（ＴＦＴ）層、ガラス基板、ポリマー、ポリ塩化ビフェニル（ＰＣＢ）などの、様々な種類の材料を含む場合がある。図１１は、バックプレーン１１０４が矩形の形状を有するように図示しているが、バックプレーン１１０４は様々な形状およびサイズを取り得ることを理解されたい。いくつかの実施形態では、単一のｕＬＥＤダイ１１０２は、単一のｕＬＥＤデバイスを有することができる。いくつかの実施形態では、単一のｕＬＥＤダイ１１０２は、複数のｕＬＥＤデバイスを有することができる。例えば、ｕＬＥＤダイ１１０２は、２，０７３，６００（例えば、１９２０×１０８０）個のｕＬＥＤデバイスを有する場合がある。

【0106】

μＬＥＤダイ１１０２－ａ、μＬＥＤダイ１１０２－ｂ、およびμＬＥＤダイ１１０２－ｃのそれぞれは、図７ＡのＬＥＤ７００、または説明もしくは言及した他のＬＥＤに類似した構造を有することができる。図１１および図１２の各μＬＥＤダイは、活性領域１１１０（例えば、活性層７３０から形成される）およびコンタクト１１１２を有しうる。図１１および図１２は、コンタクト１１１２は矩形の形状であると示しているが、コンタクトは、例えば、丸みのある形状、ドーム形状などの他の形状となることが可能であることを理解されたい。μＬＥＤダイ１１０２の１つのコンタクト１１１２は、ｐ型コンタクトパッドに接続することができ、μＬＥＤダイ１１０２の別のコンタクト１１１２はｎ型コンタクトパッドに接続することができる。

【0107】

バンプ１１１４は、μＬＥＤダイ１１０２をバックプレーン１１０４に固定するために使用することができる。バンプ１１１４は、μＬＥＤダイ１１０２（例えば、コンタクト１１１２）とバックプレーン１１０４との間に電気的な接続を提供することができる。いくつかの実施形態では、バンプ１１１４は、アンダーバンプメタライゼーション構造（例えば、バックプレーン１１０４上および／またはμＬＥＤダイ１１０２上のパッドをアンダーバンプメタライゼーションで使用することもできる）上に取り付けられた、または堆積したはんだバンプである。アンダーバンプメタライゼーションは、相互接続バンプの良好な付着力を与えるために使用することができ、および／またはディフュージョンバリアとして作用することができる。アンダーバンプメタライゼーションは、１つまたは複数の金属層を含むことができる。

【0108】

図１１および図１２の例では、バックプレーン１１０４は、μＬＥＤダイ１１０２ごとに別個のバンプ１１１４（例えば、トレース１１０６ごとに）を有し、制御信号を別個にそれぞれのμＬＥＤダイ１１０２に送信する。そのような配置は、それぞれのμＬＥＤダイ１１０２を個別に制御できるようにするが、ディスプレイ装置１１００が多数のピクセルを含む場合に（例えば、多数のピクセルを有する、および／または高解像度のためにピクセルを密にグループ化してある）、バックプレーン１１０４に多数のバンプ１１１４を配置させることにつながり得る。例えば、ディスプレイは、１００万個のμＬＥＤを含み、１００万対のバンプ１１１４（例えば、第１のバンプ１１１４－１および第２のバンプ１１１４－２であり、第１のμＬＥＤダイ１１０２－ａに接触する両者を対と考える）が、バックプレーン１１０４に設けられ、１００万個のμＬＥＤのそれぞれに電気的な接続を与える。別の例では、１００万個のμＬＥＤは、１００万プラス１個のバンプを使用する（例えば、ｐコンタクト用に１００万個のバンプ、それに加えて共通（リモート）ｎコンタクト用に１つのバンプであり、この場合、ｎコンタクトはμＬＥＤの周囲部分にある）。追加的なトレース１１０６および１１０８を、バックプレーン１１０４上でさらに使用して、バンプ１１１４への電気的な接続を提供する。

【0109】

多数のバンプおよび関連する配線は、ＬＥＤデバイスと制御回路との間の緊密な統合を低下させる可能性がある。例えば、追加的なバックプレーン間隔は、バンプの配置を必要とする場合があり、これによってＬＥＤデバイスと制御回路との間の距離が大きくなる場合がある。信号が長い距離を伝わるため、結果として、ＬＥＤデバイスおよび／または制御回路の動作速度が低減する可能性がある。

【0110】

図１３は、ディスプレイデバイス１３００の実施形態を示している。ディスプレイデバイス１３００は、上に薄膜回路層１３０４が堆積されたデバイス層１３０２を有する。ディスプレイデバイス１３００は、バックプレーン１３０６を含む。バックプレーン１３０６は、ＣＭＯＳ周辺回路１３０８を含む場合がある。複数のバンプ１３１０は、薄膜回路層１３０４をバックプレーン１３０６に電気的に接続する（例えば、バンプ１３１０は薄膜回路層１３０４をＣＭＯＳ周辺回路１３０８に接続する）。

【0111】

デバイス層１３０２は、光源のアレイを含む（例えば、μＬＥＤダイ１１０２のアレイ、またはＬＥＤ７００のアレイなどの、ＬＥＤのアレイ）。ＬＥＤのアレイは、第１のドープ半導体層（例えば、ｐドープ層）、第２のドープ半導体層（例えば、ｎドープ層）、および発光層（例えば、活性領域）を含む層状エピタキシャル構造を含む。ＬＥＤのアレイのデバイス層１３０２は、発光側１３１２（例えば、ｚ方向に光が発せられる）および発光側１３１２の反対側１３１４を有する。

【0112】

薄膜回路層１３０４は、デバイス層１３０２のＬＥＤのアレイの発光側の反対側１３１４に堆積される。薄膜回路層１３０４は、トランジスタ層（例えば、薄膜トランジスタ（ＴＦＴ）層）、相互接続層、および／または接着層（例えば、相互接続バンプを取り付けられるようにする複数のアンダーバンプメタライゼーションパッドを含む層）を含むことができる。デバイス層１３０２は、薄膜回路層１３０４用の支持構造である。薄膜回路層１３０４は、ＬＥＤのアレイにおいて、ＬＥＤの動作を制御するための回路を含む。デバイス層１３０２および薄膜回路層１３０４は、垂直なスタックを形成することができる（例えば、ｚ方向に沿って、モノリシックに一体化させて）。

【0113】

バックプレーン１３０６は、バンプ１３１０を用いて薄膜回路層１３０４に連結される。バンプ１３１０は、複数のメタルボンドである。バックプレーン１３０６は、電流を複数のメタルボンドを通じて薄膜回路層１３０４に供給するための駆動回路を含む。例えば、バックプレーン１３０６は、シリコン基板を含み、ＣＭＯＳ周辺回路１３０８（例えば、駆動回路）は、シリコン基板上（例えば、シリコン基板内、またはシリコン基板に支持される層の中）に作製されたトランジスタを含む。いくつかの実施形態では、バックプレーン１３０６は、透明基板を含むことができる。

【0114】

バンプ１３１０は、複数のメタルボンドを形成する。薄膜回路層１３０４を使用して、複数のＬＥＤを動作させるためのデータを、バックプレーン１３０６から１つのバンプ１３１０を通じて送信できるようにすることができるため、複数のメタルボンドの数は、ＬＥＤのアレイ内のＬＥＤの数よりも少ない可能性がある。図１３では、バンプ１３１０は、特定のＬＥＤ、ピクセル、ＬＥＤのグループ、またはピクセルのグループを目標とした信号のグループを搬送するための、単一の相互接続、または複数の相互接続を表現することができる。

【0115】

ディスプレイデバイス１３００では、各ＬＥＤが１つのピクセルを形成することができるか、または複数のＬＥＤが１つのピクセルを形成することができる（例えば、１つまたは複数の、赤、緑、または青のＬＥＤが１つのピクセルを形成することができる）。薄膜回路層１３０４は、ＴＦＴのグループを含むことができ、それぞれのグループが１つのピクセルのＬＥＤデバイスに対応し、ピクセルＴＦＴを形成している。ピクセルＴＦＴは、対応するＬＥＤまたはＬＥＤのグループの動作を制御することができる。例えば、ピクセルＴＦＴは、ＬＥＤによって発せられる光の強度を制御するために、対応するＬＥＤを通って流れる電流の大きさを制御することができる。ピクセルＴＦＴは、高速のドライバ回路のアレイを含むことができる、バックプレーン１３０６のＣＭＯＳ周辺回路１３０８から受信した制御信号に基づいて、ピクセルを制御することができる。制御信号は、バンプ１３１０を介して薄膜回路層１３０４で受信することができる。

【0116】

ディスプレイデバイス１３００では、薄膜回路層３０４は信号線（例えば、図１２のトレース１１０６）を含むことができ、信号線は各ピクセルＴＦＴ、またはピクセルＴＦＴのグループに電気的に接続することができる。共通信号線は、ピクセルＴＦＴ／ピクセルＴＦＴのグループのどれが選択されるかを示すために、選択信号を搬送することができる。共通信号線は、例えば、選択されたピクセルＴＦＴ／ピクセルＴＦＴのグループによって制御されるＬＥＤを通って流れる電流の大きさを制御するために、動作信号を搬送することもできる。薄膜回路層１３０４の共通信号線は、バンプ１３１０によってバックプレーン１３０６に電気的に接続することができる。ＣＭＯＳ周辺回路１３０８は、選択信号および動作信号を生成することができ、例えば、走査型ディスプレイを形成するために順次光を発光するようＬＥＤの行を選択する。

【0117】

図１４は、マイクロＬＥＤのアレイ１４００の例を示している。図１４のそれぞれのドットは、ＬＥＤまたはピクセルなどの光源１４０２の位置を表現している。アレイ１４００は、グリッド１４０４を形成する点線に重ね合わされる。図１４は、ＬＥＤの分布を図示している。アレイ１４００が、部分的に示されている。例えば、光源１４０２は、６ｋ、１０ｋ、１００ｋ、５００ｋ、または１，０００ｋを超える光源１４０２がアレイ１４００に存在するよう、ｘおよび／またはｙ方向に広がる可能性がある。

【0118】

光源１４０２の１つ当たりに１つの信号線がある場合、図１１のバンプ１１１４は、少なくともアレイ１４００の光源１４０２と同程度に密に間隔付けられる可能性があり、またはバンプ１１１４はアレイ１４００のエリアの外に配置される可能性がある。小型で、密に間隔付けられたバンプを使用して、形成および／または接着を行うことは、難しい場合がある（例えば、バンプ同士の間隔が１０、５、または２μｍ未満の場合）。

【0119】

図１５は、図１４の光源１４０２のアレイ１４００に関連するバンプの位置の例を示している。図１５は、グリッド１４０４に重ね合わせた複数のバンプ１５０２を示している。バンプ１５０２同士の間隔は、図１４の光源１４０２同士の間隔よりもずっと大きい。したがって、１つのバンプ１５０２を使用して、１つのグループ中の光源１４０２に制御信号（例えば、選択信号、動作信号など）を送信することができる。光源１４０２は、グループ化され、各グループは、信号を光源１４０２のグループに送信するためにバンプ１５０２を共有することができる。いくつかの実施形態では、グループ１つ当たりに、５０、６４、１００、１２８、２５０、または５００個の光源１４０２があってもよい。他の実施形態では、グループ１つ当たりに、他の数の光源１４０２があってもよい。薄膜回路層１３０４を使用して、制御信号に応じて個々の光源１０４２を活性化することができる。

【0120】

図１５の複数のバンプ１５０２の数は、アレイ１４００の複数の光源１４０２の数よりも少ない。一例として、アレイ１４００は、２００万個のＬＥＤを含んでハイビジョン（ＨＤ）投影をサポートすることができ、各ＬＥＤはＬＥＤ間に、０．１、０．５、もしくは１μｍ以上、および／または２０μｍ以下の小さな間隔を有する可能性がある。個々のピクセルレベルの相互接続を支持するために、２００万個のバンプ（または、バンプのグループ）が、バックプレーン上に設けられ、各バンプはＬＥＤ間の間隔（例えば、０．１μｍから２０μｍ）と同程度（またはそれより狭い）の間隔を有する。高度かつ高価な作製技法を使用して、ＬＥＤの間隔に準じた高精度でバックプレーンに配置される、そのような多数のバンプを密に置くことができる。対照的に、説明した技法を用いて、ずっと少ない数のバンプをバックプレーンに置くことができ（例えば、２００万個のＬＥＤに対して、およそ４０００バンプ）、この場合、各バンプをＬＥＤ間隔よりもずっと大きい距離によって別個にすることができる（例えば、バンプ間隔は、およそ１２、１４、１５、２５、３５、４５、５５、または６５μｍであることができる）。バンプ１５０２同士の間隔を広くすることにより、作製許容範囲を緩和することができる。結果として、あまり高度ではない、および／または費用対効果のよい作製技法を使用してディスプレイデバイス１３００を製造することができる。

【0121】

図１６は、上に薄膜回路層１６０４が堆積されたデバイス層１６０２の断面図を示している。薄膜回路層１６０４は、トランジスタ層１６０６、相互接続層１６０８、および接着層１６１０の一部を含む。

【0122】

デバイス層１６０２は、複数のＬＥＤ１６１４を含む。ＬＥＤ１６１４は、アレイ中（例えば、アレイ１４００中）のマイクロＬＥＤである可能性がある。ＬＥＤ１６１４は、ＬＥＤ材料および動作に適合する基板上に形成することができる（例えば、ガリウム窒化物（ＧａＮ）、ＧａＮオンＳｉ（ケイ素）、ＧａＮオンサファイア、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、アルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）、およびヒ化ガリウム（ＧａＡｓ）を含む、ＩＩＩ－Ｖ族またはＩＩＩ族窒化物材料）。ＬＥＤ１６１４は、活性領域１６１６、リフレクタ１６１８、および／または光取り出し特徴部１６２０を含むことができる。

【0123】

トランジスタ層１６０６は、１つまたは複数の電気デバイスを含むことができる。例えば、トランジスタ層１６０６は、薄膜トランジスタ（ＴＦＴ）１６２２、金属ビア１６２４、相互接続、キャパシタ、レジスタなどを含むことができる（例えば、デバイス層１６０２にモノリシックに形成される）。ＴＦＴ１６２２は、例えば、ｃ軸配向結晶性インジウムガリウム亜鉛酸化物（ＣＡＡＣ－ＩＧＺＯ）、アモルファスインジウムガリウム亜鉛酸化物（ａ－ＩＧＺＯ）、低温多結晶質シリコン（ＬＴＰＳ）、アモルファスシリコン（ａ－Ｓｉ）などを含む材料を含むことができる。ＴＦＴの例示的な構造としては、トップゲートまたはボトムゲート、トップコンタクトまたはボトムコンタクトなどを挙げることができる。いくつかの実施形態では、トランジスタ１６２２は、トレンチゲート型自己整合（ＴＧＳＡ）薄膜トランジスタである。

【0124】

ＴＦＴ１６２２は、デバイス層１６０２のバックエンドに（例えば、ＬＥＤのアレイ１６１４のバックエンドに）形成することができる。このような配置によって、ＬＥＤデバイスをスタンドアロンウェハ上に作製することが可能となり、それによりＬＥＤデバイス／プロセスの最適化を可能にする。例えば、エッチングおよびパッシベーションは、カソード／アノードを分離してピクセルのスケーリングを可能にするために実施される場合がある。いくつかの実施形態では、トランジスタ層１６０６は、ＬＥＤ１６１４の動作を制御するためにピクセル回路を形成するよう相互接続されたトランジスタおよびキャパシタを含む。

【0125】

相互接続層１６０８は、制御線またはデータライン１６２８と称されることもある共通信号線を含む。共通信号線は、グローバルネットの一部であり得る。接着層は、バンプに接着するための複数のパッド１６３０を含む。データライン１６２８は、（例えば、複数のＬＥＤ１６１４についての）複数のピクセル回路を、トランジスタ層１６０６から、接着層１６１０中の１つのパッド１６３０に接続する。

【0126】

図１７は、ＬＥＤのアレイ１６１４に接着したバックプレーン１７０４の例の断面図である。バックプレーン１７０４は、トランジスタおよび相互接続を含むシリコンウェハを含み、例えば、ＣＭＯＳ周辺回路１３０８を実装することができる。バンプ１５０２は、バックプレーン１７０４および薄膜回路層を電気的に接続することができる。バンプ１５０２は、銅、銅合金、アルミニウム、タングステンなどを含むことができる。さらには、バンプ１５０２は、ダイ間またはダイウェハ間相互接続の形態であることができる。

【0127】

図１７は、第１のＬＥＤ１６１４－１の動作を制御するための第１のピクセル回路の第１のトランジスタ１６２２－１と、第２のＬＥＤ１６１４－２の動作を制御するための第２のピクセル回路の第２のトランジスタ１６２２－２の両方に接続された１つのデータライン１６２８を示している。ピクセル回路は、データライン１６２８によって相互接続され（例えば、ピクセル回路がデータラインを共有する）、グローバル信号の数を低減する、および（例えばグローバル信号を送信するために使用されるバンプ１５０２の数を低減する）。データライン１６２８は、第１のパッド１７０８－１に接続される。バンプ１５０２は、第１のパッド１７０８－１を第２のパッド１７０８－２に接着し、第２のパッド１７０８－２は、バックプレーン１７０４の一部である。

【0128】

図１８は、開示される技法の例による、ディスプレイデバイス１８００の例示的なアーキテクチャを示している。ディスプレイデバイス１８００は、（例えば、図２７に示されるような）薄膜回路層の増加した機能性の程度に応じた様々なアーキテクチャの中の、単なる一例のアーキテクチャである。図１８に示されるように、バックプレーン１７０４は、複数のアドレスドライバ１８０２、データライン／ビットラインドライバ１８０４、および制御／タイミングドライバ１８０６を含むＣＭＯＳウェハを含むことができる。アドレスドライバ１８０２は、選択信号を生成して、１つまたは複数のピクセルＴＦＴ（および、対応するＬＥＤ）を選択することができる。選択信号は、例えば、ターゲットＬＥＤのアドレス（例えば、行アドレス、列アドレスなど）を指定することができる。データライン／ビットラインドライバ１８０４は、動作信号を生成してＬＥＤを流れる電流の大きさ（または、平均の大きさ）をセットすることができる。制御／タイミングドライバ１８０６は、タイミング信号を生成して、動作信号を印加するタイミングを制御する。ドライバは、制御ロジックディスプレイパイプライン１８０８によって制御することができる。バックプレーン１７０４は、ＬＥＤに電圧（およびグラウンド）を供給するための電圧供給レギュレータ１８１０をさらに含む場合がある。選択信号、動作信号、タイミング信号および電圧供給は、バンプ１５０２を介して薄膜回路層に送信することができる。薄膜回路層は、ピクセルＴＦＴのグループによって共有される共通信号線（例えば、データライン１６２８）を含む。ターゲットピクセルＴＦＴは、選択信号によって選択／有効化することができ、動作信号およびタイミング信号に基づいて対応するＬＥＤを通って流れる電流を制御することができる。

【0129】

一例として、バックプレーン１７０４は、複数のメタルボンドのうちのメタルボンド（例えば、バンプ１５０２）を通してグローバル信号を薄膜回路層に送信するように構成され、グローバル信号は、行選択データ、列選択データ、アナログバイアス、電圧供給、パルスクロック、またはｄｆｔ（試験有効化回路）のうちの１つまたは複数を含む。バックプレーン１７０４の駆動回路は、アドレスドライバ１８０２、データラインドライバ１８０４、または制御／タイミングドライバ１８０６のうちの１つまたは複数を含むことができる。薄膜回路層は、信号をピクセル回路に印加するためのセレクタマルチプレクサを含むことができる。

【0130】

図１９～図２１は、ディスプレイデバイスの例示的な変調回路の図である。変調回路は、薄膜回路層１６０４に、および／またはバックプレーン１７０４に形成することができる。図１９は、アナログ変調回路の例である。アナログ回路中の動作信号は、ＬＥＤ１６１４に印加される電流の大きさに対応した大きさを有する。アナログ変調回路は、最小のフットプリントを有することができるが、大きさの変調により、ＬＥＤ１６１４を赤い方へシフト、または青い方へシフトさせることができる。

【0131】

図２０は、ＬＥＤ１６１４の強度をパルス符号変調（ＰＣＭ）するための回路の例である。図２０の回路は、比較的単純であるが、グリッチにより何らかの知覚アーチファクトを生ずる場合がある。図２１は、ＬＥＤ１６１４の強度をパルス幅変調（ＰＷＭ）するための回路の例である。ＰＷＭ回路は、最大のフットプリントを有するが、知覚アーチファクトは少なくなる可能性がある。

【0132】

符号信号を変えることは、ＬＥＤがどれだけ長くオンされるかを変えることができ、それによりユーザに見えるＬＥＤの明るさが変わる。ＰＣＭおよびＰＷＭの両方で、動作信号は、選択されるＬＥＤ１６１４に電流が流れる時間内の時間の割合を表すデジタル信号を含む。回路図の下のチャートは、符号信号の様々な組み合わせベースの信号が「オン」の持続時間を示している。例えば、図２０のＰＣＭ回路では、「ｗｌ」および「ｂｌ」信号は、キャパシタｄ０、ｄ１、およびｄ２を充電するために、アドレスドライバによって制御される動作信号であり得る。カウンタ信号ｃ０、ｃ１、およびｃ２は、いつキャパシタｄ０、ｄ１、およびｄ２が、ＬＥＤ１６１４を通じて放電するかを制御するために、制御／タイミングドライバによって制御することができ、それによってＬＥＤ１６１４を通る電流の伝導持続時間を調節することができる。図２１のＰＷＭ回路も、同様の原理に基づいてＬＥＤ１６１４を通る電流の伝導持続時間を調節することができるが、カウンタ信号ｃ０、ｃ１、およびｃ２のタイミングは異なる。図１９～図２１では、信号ネットは、単一のピクセル内の端子だけに接続されている場合、ローカル信号として考えることができる。信号ネットは、複数のビットセルを共に接続している場合、グローバルネットとして考えることができる。例えば、図１２０では、「ｂｌ」（ビットライン）、「ｗｌ」（ワード線）、「ｃ０」および「ｖｄｄ」（電源）は、グローバルネットの一部として考えることができる。グローバル信号は、グローバルネット上で送信される。高い容量性負荷を有することができることが、グローバル信号の性質である。一部のグローバル信号は、同様に高い定常電流負荷を有することができる。ＴＦＴコンポーネントの駆動強度が限られているため、ＴＦＴコンポーネントはグローバルネットの充電または放電には用いないことが推奨される。逆に、ＴＦＴコンポーネントが、グローバルネットをロードすることは許容可能である。同様に、ローカルネットキャパシタンスひいては駆動要件が低下するため、ＴＦＴコンポーネントが、ローカルネットを充電または放電することは許容可能である。

【0133】

図２２～２４は、アドレス指定方式の例を示す。図２２は、各ピクセル２２０２が別個のアドレス接続を有する、アドレス指定方式を示す。図２３は、行アドレスおよび列アドレスを使用することによって、ピクセル２３０２をアドレス指定する例を示し、これは、図２２によるアドレス指定と比較して、ピクセルへの接続の数を減少させ得る。図２３において、各行アドレスおよび列アドレスは、同一の行および列にそれぞれ沿ったピクセル間で共有され得る。

【0134】

図２４に示されるように、ピクセルＴＦＴ入力上の容量性負荷を低下させるために、直列接続された２つのトランジスタ２４０２が、ピクセルＴＦＴの入力を制御するために提供され得る。２つのトランジスタ２４０２は、例えば、ピクセルの行を選択または選択解除するように構成される２つの行選択信号、ピクセルの列を選択または選択解除するように構成される２つの列選択信号などによって制御されてもよい。キャパシタ２４０４は、ストレージキャパシタである。ＢＬは、ビットラインであってもよく、それは、データラインとも呼ばれ得る。２つのトランジスタ２４０２は、また、共通信号の数を減少させるために同一の信号によって制御され得る。その結果、ピクセル回路は、ストレージキャパシタをデータラインに結合するために共同でアサートされる複数の選択信号に結合され得る。単一のピクセル回路は、複数の行選択信号に接続され得る。制御信号は、ＬＥＤ１６１４のための一意のアドレスを含んでもよく、動作信号は、ＬＥＤアレイ内の選択されたＬＥＤの動作を制御し得る。図２４の回路は、トランジスタ層１６０６において形成されてもよく、セレクタと呼ばれることがある。

【0135】

図２５は、複数の行信号を用いてピクセル２３０２をアドレス指定する、例としてのレイアウトを示す。複数の列が、１つの列２５０２内に収められて、列接続の数を減少させ得る（例えば、使用されるバンプ１５０２の数を減少させ得る）。例えば、２つの行および４つの列が、１つの列および８つの行を有するように電気的および／または論理的に接続され得る。アドレス指定方式および選択信号は、同一列内にあるが異なる列としてアドレス指定されるピクセル２３０２を区別するように構成され得る。各ピクセルＴＦＴは、正しいピクセルが選択され得るように、アドレス指定方式に基づいて選択信号のインピクセル復号を実行するように構成され得る。図２５の例の場合、ピクセル２３０２－１、２３０２－２、２３０２－２、２３０２－４、２３０２－５、２３０２－６、２３０２－７、２３０２－８が、列データライン信号２５０２ならびに行データライン信号（例えば、Ａ、Ｂ、Ｃ、Ｘ、Ｙ、およびＺ）の組み合わせを通して個別にアドレス指定され得る。アドレス指定は、ピクセルごとに２つのセレクタ信号を有することによって実現される。例えば、信号「Ａ」および信号「Ｘ」の両方が、ピクセル２３０２－１を選択するためにアサートされなければならない。例えば、信号「Ｂ」および信号「Ｘ」の両方が、ピクセル２３０２－２を選択するためにアサートされなければならない。さらに概して、データライン上のＮ個のピクセルをアドレス指定するために、Ｎの平方根のセレクタ信号が使用される。この手法は、使用される「バンプ」相互接続の数をさらに減少させる利点を有し、よって、粗い、より製造可能なピッチターゲットを可能にする。いくつかの実施形態では、ピクセル２３０２間の中心間隔は、５、３、または２ミクロン以下であり、かつ０．１、０．５、または１ミクロン以上である。

【0136】

図２６は、ディスプレイデバイスを製作するプロセス２６００の実施形態のフローチャートである。プロセス２６００は、ステップ２６０２において、マイクロＬＥＤウェハ上にマイクロＬＥＤを製作することで開始する。マイクロＬＥＤデバイスは、ウェハ上に形成されてもよく、ウェハは、マイクロＬＥＤの材料および動作と互換性がある基板を含み得る。例は、ＧＡＮ、Ｓｉ上ＧＡＮ、サファイア上ＧＡＮ、ＩｎＧａＡｓ、ＡｌＩｎＧａＰ、ＧａＡｓなどを含むＩＩＩ－Ｖ族またはＩＩＩ族窒化物を含む。

【0137】

ステップ２６０４において、ＴＦＴおよびマイクロＬＥＤが同一ウェハ上に形成されるように、ＴＦＴは、マイクロＬＥＤウェハの酸化物上にモノリシック形成されて、マイクロＬＥＤダイを形成し得る。ＴＦＴは、トレンチゲート自己整列（ＴＧＳＡ）ｃ軸配向結晶性インジウムガリウム亜鉛酸化物（ＣＡＡＣ－ＩＧＺＯ）ＴＦＴを含み得る。ＴＦＴは、また、例えば、アモルファスインジウムガリウム亜鉛酸化物（ａ－ＩＧＺＯ）、低温多結晶質シリコン（ＬＴＰＳ）、アモルファスシリコン（ａ－Ｓｉ）などを含んでもよく、低温バックエンド互換プロセスにおいて製作され得る。

【0138】

ステップ２６０６において、相互接続形成および金属化が、マイクロＬＥＤダイ内で実行されて、例えば、ピクセルＴＦＴによって共有される共通信号線を提供し得る。相互接続は、例えば、銅、銅合金、アルミニウム、タングステンなどの金属を用いて形成され得る。ステップ２６０８において、マイクロバンプ界面は、相互接続と接続するためにマイクロＬＥＤダイの表面上に形成され得る。

【0139】

（ステップ９０２～９０８と同時に生じ得る）ステップ２６１０において、シリコンバックプレーンが製作され得る。シリコンバックプレーンは、ドライバ回路（図１８に示されるものなど）を含み得る。ステップ２６１２において、マイクロバンプ界面が形成され得る（例えば、バックプレーン上に。いくつかの実施形態では、バンプは、ステップ２６０８においてマイクロバンプ界面上に形成され得る）。ステップ２６１４において、シンギュレーションプロセスが、マイクロＬＥＤダイおよび／またはシリコンバックプレーン上で実行され得る。マイクロＬＥＤダイおよびシリコンバックプレーンは、対応するマイクロバンプ界面においてマイクロバンプ接続を形成してディスプレイデバイスを形成することによって、組み立てられ得る。

【0140】

図２７は、薄膜回路層に機能性を追加することについての複雑性およびマイクロバンプ減少の例としてのスライディングスケールを示す。薄膜回路層に設置される回路が多いほど、使用されるバンプの数が減少し、それによって、整列のための許容誤差が減少し得る。しかしながら、薄膜回路層に設置される回路が多いほど、薄膜回路層の製作は、より複雑になる。追加的に、薄膜回路層における回路は、バックプレーンに形成される回路よりも低速であってもよい。図２７は、３つの例としてのデバイス、デバイス２７０２－Ａ、デバイス２７０２－Ｂ、およびデバイス２７０２－Ｃを示す。バックプレーンと薄膜回路層との間の機能性分配の他の組み合わせが用いられ得るため、３つの例としてのデバイスは、限定することを意味しない。

【0141】

デバイス２７０２－Ａにおいて、ピクセル回路は、バックプレーンにある。この例では、薄膜回路層が使用されず、マイクロバンプは、高精細のために非常に近接して間隔がおかれる（例えば、マイクロバンプの間隔は、１．１、１．３、１．４、１．６、１．８、２．１、または２．３ミクロンなど、１ミクロン以上かつ３ミクロン以下である）。

【0142】

デバイス２７０２－Ｂにおいて、セレクタマルチプレクサを有するピクセル回路が、薄膜回路層に形成される。マイクロバンプは、近接して間隔がおかれるが、薄膜回路層は、デバイス２７０２－Ｃよりも製造がはるかに容易である（例えば、マイクロバンプの間隔は、１０、１２、１４、１６、１８、または２０ミクロンなど、８ミクロン以上かつ３０ミクロン以下である）。

【0143】

デバイス２７０２－Ｃにおいて、薄膜回路層は、メモリ（例えばＤＲＡＭ）および変調回路（例えば図１９～２１の）を加えたデバイス２７０２－Ｂにおける回路を含む。デバイス２７０２－Ｃのマイクロバンプは、最も大きな間隔を有する（例えば、マイクロバンプの間隔は、３５、３４、５５、または６４ミクロンなど、３０ミクロン以上かつ７５ミクロン以下である）。

【0144】

したがって、いくつかの実施形態では、薄膜回路層が、セレクタマルチプレクサを含み、バックプレーンが、メモリ回路および／もしくは変調器回路を含み、ならびに／または薄膜回路層が、メモリ回路および変調器回路を含む。

【0145】

図２８は、マイクロＬＥＤディスプレイを製作するプロセス２８００の実施形態のフローチャートである。プロセス２８００は、ステップ２８０２において、半導体構造を得ることで開始する。半導体構造は、第１のドープ半導体層、第２のドープ半導体層、および第１のドープ半導体層と第２のドープ半導体層との間の発光層を含む、層状エピタキシャル構造であり得る。図７Ａは、半導体構造の例を提供し、図１６のデバイス層１６０２は、半導体構造の別の例である。

【0146】

ステップ２８０４において、薄膜回路層が、半導体構造上に堆積される。例えば、薄膜トランジスタを形成するための層が、半導体構造上に堆積される。ステップ２８０６において、発光層からの発光を制御するために、薄膜回路層に回路が形成される。例えば、トランジスタ、キャパシタ、トレース、および／または共通信号線が、薄膜回路層に形成される。ボンドパッド（例えば、下部ボンドパッド）が、薄膜回路層に形成されてもよい。

【0147】

ステップ２８０８において、バックプレーンが取得される（例えば、バックプレーン１７０４）。いくつかの実施形態では、バックプレーンは、バックプレーンを製造することによって取得される。バックプレーンは、複数のメタルボンドを通して薄膜回路層に電流を供給するための駆動回路を含む。バックプレーンは、接着のための複数のパッド（例えば、上部ボンドパッド）を含み得る。ステップ２８１０において、複数のマイクロバンプが、薄膜回路層またはバックプレーン上（例えば、ボンドパッド上）に形成される。ステップ２８１２において、バックプレーンが、複数のマイクロバンプ（例えば、バンプ１５０２）を用いて薄膜回路層に接着される。例えば、マイクロバンプ（例えば、半田）が溶け、バックプレーンと薄膜回路層との間にオーミック接続を形成するように、バックプレーンは、加熱され、薄膜回路層に向かって押圧される。マイクロバンプは、接着後（例えば、冷却後）、複数のメタルボンドになる。

【0148】

ステップ２８１４において、発光ダイオード（ＬＥＤ）のアレイは、半導体構造から形成される。ＬＥＤのアレイは、接着前または接着後に形成されてもよい。メタルボンド間（例えば、中心間）の間隔を大きくすることを可能にするために、複数のメタルボンドの数は、ＬＥＤのアレイ内のＬＥＤの数より少ない。

【0149】

いくつかの実施形態では、ＬＥＤのアレイは、発光側（例えば、発光側１３１２）および発光側の反対側（例えば、発光側の反対側１３１４）を有し、薄膜回路層は、発光側の反対側の上に堆積され、バックプレーンを得ることは、シリコンウェハのシリコンデバイス層に複数のＣＭＯＳトランジスタおよび相互接続を形成することを含み、ＬＥＤのアレイを形成することは、半導体構造をシンギュレートすることを含み、半導体構造をシンギュレートすることは、バックプレーンを薄膜回路層に接着する前に生じ、薄膜回路層は、ウェハレベルの上の半導体構造上に形成され、バックプレーンは、接着の前にバックプレーンに形成された電気回路を含み、マイクロバンプは、オーミック材料でできており、薄膜回路層は、半導体構造以外の多くの異なる種類の基板材料（例えば、サファイアもしくはガラス）に塗布されてもよく、バックプレーンは、結晶シリコンを含み、使用されるマイクロバンプの数は、１０００以上および／もしくは１０，０００以下であり、ならびに／またはマイクロバンプ間の間隔は、ＬＥＤ間の間隔よりも大きい。

【0150】

マルチプレクサは、薄膜回路層とバックプレーンとの間のバンプの数を減少させるために使用され得る。薄膜回路層とバックプレーンとの間のバンプの数を減少させるために使用され得るマルチプレクサの一例は、タイルローリングシャッタである。タイルローリングシャッタは、光源のアレイを、グループと呼ばれることがあるタイルに分割する。各タイルは、複数の行および複数の列を有する。コマンド信号は、ある期間にわたって順次行に印加され、それによって、電流は、その期間タイル内の各行に印加され、一度に１つの行だけが電流を受信する。マルチプレクサの例として、タイルローリングシャッタが与えられているが、他のマルチプレクサが使用されてもよい。タイルローリングシャッタに対する変形も使用されてもよい。マルチプレクサは、薄膜回路層に形成されて、バックプレーンと薄膜回路層との間の接続の数を減少させ得る。

【0151】

図２９は、タイルローリングシャッタの一部として、タイル２９０２に分割されたＬＥＤのアレイの例を示す。第１のタイル２９０２－１および第２のタイル２９０２－２についての時間にわたる行の活性化が示されている。２つのタイル２９０２が示されているが、２つより多くのタイル２９０２がＬＥＤのアレイ内に存在し得ると理解されたい。例えば、アレイ内に１００万個のＬＥＤが存在し、かつアレイがタイル２９０２に分割されて、各タイルが５００個のＬＥＤを有する場合、アレイは、２０００個のタイルに分配される。

【0152】

各タイル２９０２は、複数の行ｒおよび複数の列ｃを含む。各タイル２９０２に、ｍ個の行およびｎ個の列がある。図２９において示される例では、ｍ＝６４かつｎ＝６である。ｍおよびｎは、図２９に示されるものとは異なる値を有し得ると理解されたい。いくつかの実施形態では、ｍは、ｎの２倍、３倍、４倍、または５倍以上である。第１のタイル２９０２－１および第２のタイル２９０２－２についての第１の行ｒ－１、第２の行ｒ－２、第３の行ｒ－３、第６４の行ｒ－６４、第１の列ｃ－１、第２の列ｃ－２、および第３の列ｃ－３が、図２９においてラベル付けされている。

【0153】

期間は、複数の時間スロットＴに分割される。期間内の時間スロットＴの数ｑは、行の数ｍと等しくてもよい。各行ｒは、期間中に一度活性化される。図示される例では、６４個の時間スロットＴがある。第１の時間スロットＴ－１、第２の時間スロットＴ－２、第３の時間スロットＴ－３、第６４の時間スロットＴ－６４に至るまで同様である。連続する行が、連続する時間スロットＴにおいて活性化され、それによって、各行のＬＥＤが、期間中に一度アクティブであり得る。例えば、第１の時間スロットＴ－１の間に第１の行ｒ－１のＬＥＤが、活性化され得る。第２の時間スロットＴ－２の間に第２の行ｒ－２のＬＥＤが活性化され、第３の時間スロットＴ－３の間に第３の行ｒ－３のＬＥＤが活性化され、第６４の時間スロットＴ－６４の間に第６４の行ｒ－６４のＬＥＤが活性化され得るまで、同様である。行が活性化されるとき、行内の各ＬＥＤが、所与の期間および／または所与の強度について個々に電流を受信し得る。例えば、図２０および図２１のグラフは、時間スロットＴの所与の期間（例えば、割合）についてオンであり続けるためにＬＥＤがどのように変調され得るかを示している。時間スロットＴの間にＬＥＤがオンであるのが長いほど、見る人にはＬＥＤがより明るく見える。ＬＥＤがオフおよびオンに変わっていることを、見る人が知覚しない可能性が高くなるように、期間は短くてもよい（例えば、期間は１５ｍｓ、１ｍｓ、５００μｓ、１００μｓ、もしくは１０μｓ以下であってもよく、および／または期間は、１μｓ以上であってもよい）。タイル２９０２の各行ｒが、異なる時間に活性化されてもよい。いくつかの実施形態では、ディスプレイシステムは、１秒当たり１２０フレームのフレームレートを表示してもよく、ディスプレイタイルは、６４行を含み得る。いくつかの実施形態では、ディスプレイは、ディスプレイおよびグラフィックシステム動作のオーバヘッドを考慮するように、５０％のデューティサイクルを有し得る。いくつかの実施形態では、行ディスプレイ時間は、約６４マイクロ秒（０．５×１／１２０×１／６４）であってもよい。いくつかの実施形態では、６４マイクロ秒の行ディスプレイ時間の間、ピクセル強度は、可変アナログ電流によって駆動され得る。いくつかの実施形態では、６４マイクロ秒の行ディスプレイ時間の間、ピクセル強度は、デジタル変調され得る。いくつかの実施形態では、ピクセルは、２マイクロ秒刻みで切り替えられて、７ビットのグレースケールの生成を可能にし得る（２ｕｓ＝６４ｕｓ／２＾７）。例は、連続した順序で行を活性化することを説明したが、いくつかの実施形態では、行は、連続した順序以外で活性化されてもよい。いくつかの実施形態では、異なる列ｃの行ｒは、異なる時間に活性化してもよい。例えば、セルｒ－１、ｃ－１のＬＥＤは、時間スロットＴ－１の間に活性化し得る。セルｒ－２、ｃ－１のＬＥＤは、時間スロットＴ－２の間に活性化し、かつセルｒ－１、ｃ－２のＬＥＤは、時間スロットＴ－２の間に活性化し得る。セルｒ－３、ｃ－１のＬＥＤは、時間スロットＴ－３の間に活性化し、セルｒ－２、ｃ－２のＬＥＤは、時間スロットＴ－３の間に活性化し、セルｒ－１、ｃ－３のＬＥＤは、時間スロットＴ－３の間に活性化し得る、などである。

【0154】

図３０は、タイルの列内のＬＥＤに電流を印加するために使用され得る簡略化された回路の例を示す。図３０は、薄膜回路層３００８においてバックプレーン３００４を制御ライン３００６に電気的に結合するボンド３００２を示す。制御ライン３００６は、トランジスタ３０１２を通してＬＥＤ３０１０に電流を提供する。制御ライン３００６は、図１６のデータライン１６２８と類似であり得る。トランジスタ３０１２は、図１６のトランジスタ１６２２と類似であり得る。ボンド３００２は、図１７のバンプ１５０２から形成されたメタルボンドであり得る。

【0155】

制御ライン３００６は、タイルの列内のＬＥＤ３０１０に電流を提供する。第１のＬＥＤ３０１０－１が第１の行ｒ－１にあり、第２のＬＥＤ３０１０－２が第２の行ｒ－２にあり、第３のＬＥＤ３０１０－３が第３の行ｒ－３にあるなど、以下同様にして、第ｍのＬＥＤ３０１０－ｍが第ｍの行ｒ－ｍにある。トランジスタ３０１２は、制御ライン３００６からの信号をＬＥＤ３０１０に送信可能にするように、順次活性化（例えば、ロール）する。カソード３０１４は、ＬＥＤ３０１０を通って流れる電流に対するリターン経路を提供する。カソード３０１４は、共通カソードであってもよい（例えば、タイルの１つの列内の複数のＬＥＤ３０１０に接続されてもよく、ならびに／または複数の列および／もしくはタイル内のＬＥＤに接続されてもよい）。

【0156】

バックプレーン３００４は、この例では、メモリ３０１６、変調回路３０１８、および電流源３０２０を含み得る。図３０の例は、薄膜回路層とバックプレーンとの間で機能性を分配する限り、図２７のデバイス２７０２－Ｂと類似である。メモリ３０１６および変調回路３０１８が薄膜回路層３００８にある場合、そのような構成は、図２７のデバイス２７０２－Ｃに類似である。

【0157】

１つの制御ライン３００６を複数のＬＥＤ３０１０と結合させることによって、バックプレーン３００４とＬＥＤ３０１０との間のボンド３００２の数は、ＬＥＤ３０１０ごとに１つの制御ライン３００６を有することと比較して減少し得る。

【0158】

タイル内の列の数ｎが８に等しい場合、タイルごとに８個のボンド３００２および８×ｍ個のＬＥＤ３０１０が存在する。タイルごとに８個の変調回路３０１８および８個のメモリ３０１６も存在する。いくつかの実施形態では、ＬＥＤのアレイは、５１２、１０００、２０４８、２５４２、または他の数のタイルに分割され得る。

【0159】

図３１は、ボンド３００２のための接着サイトを有するタイル３１００の例を示している。タイル３１００はタイル２９０２に類似であり得る。タイル３１００は、ｍ個の行およびｎ個の列を有する。タイル３１００は、８個の列（ｎ＝８）を有する。１つのＬＥＤは、行および列の各セルにある。タイル３１００は、ＬＥＤのアレイのサブセットを示す。ＬＥＤのアレイは、フットプリントを占め、ボンド３００２は、フットプリント上に分散している。ボンド３００２がＬＥＤのアレイより上にあるように見えるが、ボンド３００２は、ＬＥＤのアレイとバックプレーンとの間にあり、図３１は、ＬＥＤのアレイに対する接着サイトの並置を示している。図３１のタイル３１００のＬＥＤは、１．８μｍのピッチを有するが、ＬＥＤの他のピッチが使用されてもよい。行１～６４は、１１５．２μｍの組み合わされた幅を有し、列は、１４．４μｍの組み合わされた幅を有する。他の寸法が使用されてもよい。

【0160】

接着材料として半田を使用して２つのウェハを接着する間、半田が加熱される。２つのウェハが、異なる熱膨張係数（ＣＴＥ）を有する基板を有する場合、２つのウェハが、コンタクト（即ち、図１６のパッド１６３０などの接着サイトまたはパッド）の「ウォークオフ」につながる異なるレートで拡張することがあり、それによって、ボンド３００２のためのコンタクトは整列しない。接着温度が高いほど、より高いウォークオフおよびより大きな誤整列につながる。例えば、バックプレーンは、シリコン基板を用いて作られてもよく、ＬＥＤは、ＧａＡｓなどのＩＩＩ－Ｖ族材料でできていてもよい。薄膜回路層は、ＧａＡｓに塗布される（例えば、ＬＥＤのＧａＡｓが薄膜回路層のための基板として作用する）。シリコンおよびＧａＡｓは、異なるＣＴＥを有する。シリコンおよびＧａＡｓが、半田を溶かしてボンドを形成するために加熱されると、バックプレーンにおける接着サイトは、薄膜回路層における接着サイトと比較してシフトする。接着において使用される温度が高いほど、バックプレーンにおける接着サイトのシフトは、薄膜回路層における接着サイトと比較してより大きくなる。

【0161】

ウォークオフを減少させるためには、接着のためにより大きな接着サイトおよび／またはより低い温度が使用され得る。また、１つの基板を通してエッチング（ドライおよび／またはディープエッチングを用いて薄膜回路層の基板をエッチング、ＧａＡｓを通してエッチング）してチップレットを形成することによって、薄膜回路層における接着サイトが移動することが可能となり得る。ウェハ間接着の代わりに、ウェハへのダイまたはダイ間接着が使用され得る。例えば、ＧａＡｓウェハ上のＬＥＤは、チップレット上のより小さなアレイに分割され得る。各チップレットは、ｎおよびｐコンタクトの両方を有する。より小さなアレイを使用することによって、ディスプレイの欠陥部を再処理することが可能となり得る。

【0162】

接着サイトのピッチが小さいことは、アンダーフィルを塗布することに伴う困難性にもつながり得る。アンダーフィルを塗布することは、追加の剛性をもたらすこと、熱伝達を助けること、および／またはボンド上の応力を減少させることを含む、いくつかの利益を有し得る。接着サイトが互いに近すぎる場合、アンダーフィル材料を接着サイト間に流すことが困難である場合がある（例えば、アンダーフィルの粘性が高すぎるため、および／または粒子のサイズが大きすぎるため）。アンダーフィル材料が接着サイト間に流れないことによって、アンダーフィルの有効性が低下し得る。ある材料は、接着サイトのピッチが４０ミクロンまでで、使用するのに十分であることが分かっている（例えば、ナミックス（Ｎａｍｉｃｓ）のＵ８４１０－３０２ＬＦ１およびＸＳ８４１０－３０２ＳＮＳＢ）。ある材料は、接着サイトのピッチが２０ミクロンまでで、使用するのに十分であることが分かっている（例えば、ナミックスのＵ８４１０－３０２Ｆ）。代替の手法が、事前塗布されるアンダーフィル材料を使用することであってもよく、事前塗布されるアンダーフィルム材料は、バックプレーンを薄膜回路層に接着する前にバックプレーンおよび／または薄膜回路層上に、スピンコートされ得る粘性材料またはラミネートされ得るフィルムであってもよい。

【0163】

図３１は、ボンド３００２のための接着サイトが、タイルローラーマルチプレクサを実施することによって、１つの制御ライン（例えば、図３０の制御ライン３００６）がＬＥＤごとに接着される場合よりも大きくなり得ることを示している。図３１におけるタイル３１００は、６４行および８列を有するタイルを示している。８個のボンド３００２、各列につき１つのボンド３００２および１つの対応する制御ラインが存在する。第１の列ｃ－１の制御ラインに接続する第１のボンド３００２－１、第２の列ｃ－２の制御ラインに接続する第２のボンド３００２－２、第３の列ｃ－３の制御ラインに接続する第３のボンド３００２－３、第４の列ｃ－４の制御ラインに接続する第４のボンド３００２－４、第５の列ｃ－５の制御ラインに接続する第５のボンド３００２－５、第６の列ｃ－６の制御ラインに接続する第６のボンド３００２－６、第７の列ｃ－７の制御ラインに接続する第７のボンド３００２－７、および第８の列ｃ－８の制御ラインに接続する第８のボンド３００２－８が存在する。ボンド３００２間の間隔は、ＬＥＤごとに１つのボンドが存在する場合よりも大きい。ボンド３００２もまた、ＬＥＤごとに１つのボンド３００２が存在する場合よりも大きくてもよい。その結果、バンプは、アレイ内のＬＥＤのピッチよりも大きな間隔で広がり得る。

【0164】

いくつかの実施形態では、小さなピッチ（ボンド３００２間の距離）は、６０、５０、４０、３０、２０、１５、もしくは１０μｍ以下、および／または１μｍ以上であり得る。ピッチが小さいほど、基板のＣＴＥ不整合によって生じるウォークオフを減少させるために、より低い温度が接着に必要である。いくつかの実施形態では、接着温度は、ウォークオフを減少させるために摂氏３００度より高くない。接着温度は、ボンド３００２のピッチに依存して、摂氏３００、２５０、２００、１５０、１００、８０、または７５度以下であり得ることがある。例えば、ナノ多孔質金圧着は、摂氏７５度の接着温度を目標とし得る。それは、材料のＣＴＥ不整合によって生じる応力が低いか、または応力がないという結果をもたらし得る。

【0165】

接着温度が低下すると、バンプの材料選択は、困難となり得る。接着材料として半田を使用する場合、バンプ材料のための融解点は、接着温度以下であり、それによって、バンプが溶けてボンドを形成する。（例えば、デバイスの動作中に半田が再液化しないように）バンプ材料の融解点は、また、デバイスの動作温度よりも高い。その結果、半田バンプ（例えば、図１７のバンプ１５０２）は、接着温度以下の融解点を有するように構成される。いくつかの実施形態では、ナノ多孔質金またはナノ多孔質銅は、摂氏２５０、２００、１５０、１００、または７５度以下の接着温度で使用される。ナノ多孔質金は、約１５０度以下の接着温度を有する。接着温度は、使用される接着圧力および／または接着時間に部分的に依存し得る。いくつかの実施形態では、銅は、金よりも高価でなく、銅を使用することによって、金を使用する際に存在し得る銀マイグレーションのリスクが低下し、および／または銅は、シリコンを汚染する可能性が低く、これによりバックエンド処理において銅が金よりも好適となるため、銅が金の代わりに使用される。ナノ多孔質銅は、ナノ多孔質金に類似の接着温度（例えば、１５０度以下）を有すると予期される。摂氏で融解点を有する半田バンプとして使用される材料のいくつかの他の融解点は、インジウム（１８０°）、銅（２００°）、インジウム銀（２００°）、銅スズ（２５０°）、金スズ（２８０°）、および金（２９０°）を含む。バンプ（それらがボンド３００２になる前）は、球形、円筒、円錐、もしくは他の形状であってもよく、共晶材料もしくは単純金属（例えば、ＡｕもしくはＣｕ）でできていてもよく、固体もしくはナノ多孔質であってもよく、ならびに／またはグローバル加熱を用いて（例えば、ボンドツールもしくはオーブンを用いて）熱活性化および／もしくはローカル加熱を用いて（例えば、接着温度を発生させるためのレーザを用いて）熱活性化されてもよい。

【0166】

図３２は、タイルサイズ（図３２における、列の数が行の数をはるかに超えるため、タイルサイズは、タイル内の行の数として報告される）をバンプピッチと比較した、例としてのグラフである。タイルサイズが増加するにつれて、制御信号をバックプレーンからＬＥＤへ送信するために使用されるバンプが少なくなるため、バンプピッチは増加し得る。例えば、タイルサイズが１である場合、バンプピッチは、ＬＥＤのピッチのサイズ（例えば、図３１において１．８μｍ）である。タイルサイズが１６である場合、バンプピッチは、７．２μｍであってもよい。タイルサイズが６４である場合、バンプピッチは、１４．４μｍであってもよい、などである。ＬＥＤのアレイは、ＬＥＤのカウントを含んでもよく、複数のメタルボンドは、メタルボンドのカウントに対応し、メタルボンドのカウントは、アレイ内のＬＥＤのカウントより少なくとも１桁、２桁、または３桁少ない大きさである。薄膜回路層の複雑性とボンドピッチとの間にはトレードオフが存在する。例えば、図２７のデバイス２７０７－Ｃのボンドピッチは、図２７のデバイス２７０２－Ｂのボンドピッチよりも大きくてもよく、さらに、薄膜回路層において使用される材料は、バックプレーンにおいて使用される材料と同程度に有効ではないため、デバイス２７０２－Ｃの薄膜回路層を形成することは、デバイス２７０２－Ｂよりも複雑であってもよく、および／またはより低速の回路を作り出してもよい。

【0167】

図３３は、ＬＥＤディスプレイを製作するプロセス３３００の実施形態のフローチャートである。プロセス３３００は、ステップ３３０２において、複数のＬＥＤを形成することで開始する。いくつかの実施形態では、複数のＬＥＤの数は、４、８、１６、３２、６４、および１２８以上であってもよく、ならびに／または６４もしくは１２８以下であってもよい（例えば、複数のＬＥＤが、図２９のタイル２９０２における行ｒの数ｍに等しくてもよい）。いくつかの実施形態では、複数のＬＥＤの数は、３０７，２００、９２１，６００、または２，０７３，６００以上であってもよい。複数のＬＥＤは、結晶半導体構造（例えば、ＧａＡｓまたはＩｎＰなどのＩＩＩ－Ｖ族のエピタキシャル層）で形成され得る。ＬＥＤ３０１０－１～３０１０－ｍは、複数のＬＥＤの例である。

【0168】

ステップ３３０４において、複数のＬＥＤに電気的に結合された複数のトランジスタを含む薄膜回路層が形成される。例えば、図３０のトランジスタ３０１２を有する薄膜回路層３００８が形成される。トランジスタは、複数のＬＥＤに電気的に結合される。複数のトランジスタは、複数のＬＥＤの動作を制御するように構成される。例えば、トランジスタ３０１２は、ＬＥＤ３０１０にいつ電流が印加されるかを制御する。いくつかの実施形態では、薄膜回路層は、複数のＬＥＤの結晶半導体構造に合致する格子ではない。例えば、薄膜回路層は、単一結晶構造の代わりに、アモルファス構造または多結晶構造を有する半導体材料を含んでもよい。

【0169】

ステップ３３０６において、制御ラインは、複数のトランジスタを第１のパッド（例えば、図１６のパッド１６３０）と電気的に接続するように形成される。例えば、図３０の制御ライン３００６は、８、１６、３２、６４、１２８、または２５６ピクセルを制御するように構成される。ピクセルの数は、２の累乗である必要はなく、したがって、３３または１００などの他の数のピクセルも可能である。制御ラインは、薄膜回路層において形成されてもよく、および／または薄膜回路層の一部であってもよい。いくつかの実施形態では、制御ラインは、銅、銅合金、アルミニウム、および／またはタングステンでできていてもよく、他の実施形態では、他の材料が使用されてもよい。いくつかの実施形態では、制御ラインは、共通信号線（例えば、制御ライン３００６またはデータライン）である。共通信号線は、グローバル信号を送信するために使用され得る。共通信号線は、行内の全てのピクセルまたはいくつかのピクセルに接続され得る。例えば、１つの共通信号線は、行内の全てのピクセルの動作を制御するトランジスタに結合されてもよく、行内に４４０、１６００、１９２０、または２５６０ピクセルが存在し、または共通信号線は、行内のピクセルの半分（例えば、７２０、８００、９６０、または１２８０ピクセル）の動作を制御するトランジスタに結合されてもよい。

【0170】

ステップ３３０８において、バックプレーン（例えば、バックプレーン３００４）が、取得される。バックプレーンは、駆動回路（例えば、図３０のメモリ３０１６および／もしくは変調回路３０１８、ならびに／または図１８のアドレスドライバ１８０２、データ／ビットラインドライバ１８０４、制御／タイミングドライバ１８０６、制御ロジック１８０８、および／もしくは電圧供給レギュレータ１８１０）を含み得る。バックプレーンは、第２のパッドを含む（例えば、図１７の第１のパッドおよび第２のパッドに接触するバンプ１５０２が、示されている）。本明細書で使用されるバックプレーンは、ｕＬＥＤエピタキシャルウェハとは別々のロジックダイ上に形成された回路を指してもよい。

【0171】

第１のパッドは、ステップ３３１０（例えば、図３０におけるボンド３００２を形成すること）において第２のパッドに接着される。接着することは、半田（例えば、図１７のバンプ１５０２）を加熱して半田を溶かすことを含み得る。半田を加熱することは、半田を摂氏３００、２５０、２００、１７５、または１５０度未満に加熱することを含み得る。いくつかの実施形態では、半田を加熱することは、摂氏５０、７５、または１００度以上である。

【0172】

ボンドは、第１のパッドを第２のパッドに電気的に結合し、それによって、パックプレーンのコントローラ（例えば、図１８のアドレスドライバ１８０２、データ／ビットラインドライバ１８０４、制御／タイミングドライバ１８０６、制御ロジック１８０８、および／または電圧供給レギュレータ１８１０）が、制御ラインに電気的に結合される。いくつかの実施形態では、方法は、共通カソード（例えば、図３０のカソード３０１４）を形成して複数のＬＥＤに接続することをさらに含む。

【0173】

様々なプロセスが、薄膜回路層およびバックプレーンを有するエピタキシャル構造を形成するために使用され得る。エピタキシャル構造は、ＬＥＤのアレイを形成するために使用される。バックプレーンは、エピタキシャル構造および薄膜回路層と垂直方向に統合され、または水平方向に統合され得る。図３４～５４および図５５～６４は、垂直統合の例を与える。図６７および図６８は、水平統合の例を与える。バックプレーンがシリコン基板を使用する場合、シリコン基板は、非透明であり、ＬＥＤのアレイの背後にあり得るため、垂直統合は、非透明ディスプレイに使用され得る。したがって、ユーザは、ＬＥＤのアレイを越えて見ることができない。水平統合は、透明ディスプレイに使用され得る。水平統合において、バックプレーンは、ＬＥＤのアレイの側方にある。エピタキシャル構造および薄膜回路層は、ユーザに対して透明であってもよく、透明基板に接着されてもよい。（例えば、酸化インジウムスズを用いた）透明トレースは、バックプレーンを薄膜回路層に接続するために使用され得る。したがって、水平統合は、ユーザがＬＥＤのアレイを越えて見ることを可能にする透明ディスプレイのために使用され得る。

【0174】

エピタキシャル層は、様々な方法でシンギュレートされて、個々のＬＥＤを形成するためにエピタキシャル構造の一部を分離し得る。例えば、エッチングは、メサを形成するために使用され得る。図３４～５４は、エッチングされたメサの例を与える。イオン注入は、また、平面ＬＥＤを形成するために使用され得る。図５５～６５は、平面ＬＥＤの例を与える。他の分離プロセスも使用されてもよい。

【0175】

次に図３４～５３を参照すると、エピタキシャル構造をエッチングして、エピタキシャル構造においてＬＥＤを形成するためにエピタキシャル構造をシンギュレートする実施形態についての処理ステップの簡略化された断面が示される。図３４は、エピタキシャル構造３４００の実施形態の簡略化された断面である。エピタキシャル構造３４００は、第１のドープ半導体層３４０２および第２のドープ半導体層３４０４を含む。第１のドープ半導体層３４０２および第２のドープ半導体層３４０４は、基板３４０６の上にある。いくつかの実施形態では、基板３４０６は、エピタキシャル構造３４００の一部である。第１のドープ半導体層３４０２および第２のドープ半導体層３４０４は、基板（例えば、基板３４０６に合致する格子）上で成長（例えば、エピタキシャル成長）し得る。いくつかの実施形態では、基板は、ＩＩＩ－Ｖ族２元化合物（例えば、ＧａＡｓ、ＧａＰ）であり、第１のドープ半導体層３４０２および第２のドープ半導体層３４０４は、２元、３元、または４元化合物（例えば、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ）である。

【0176】

エピタキシャル構造３４００は、また、第１のドープ半導体層３４０２と第２のドープ半導体層３４０４との間の発光層３４０８を含み得る。発光層３４０８は、第１のドープ半導体層３４０２と第２のドープ半導体層３４０４との界面であってもよく、または発光層３４０８は、第１のドープ半導体層３４０２および第２のドープ半導体層３４０４（例えば、多重量子ウェル（ＭＱＷ）を形成するための材料の層）とは別の材料を含み得る。

【0177】

図３４に示される実施形態では、第１のドープ半導体層３４０２は、ｎドープされ（例えば、結晶格子内に電子が少ない（ホールが過剰である））、第２のドープ半導体層３４０４は、ｐドープされる（例えば、結晶格子内に電子が過剰である）。他の実施形態では、第１のドープ半導体層３４０２は、ｐドープされてもよく、および／または第２のドープ半導体層３４０４は、ｎドープされてもよい。

【0178】

図３５は、エピタキシャル構造３４００上に堆積されたコンタクト層３５０２および一時接着層３５０４を有するエピタキシャル構造３４００の実施形態の簡略化された断面である。コンタクト層３５０２は、ｐコンタクトである。コンタクト層３５０２は、金属などの導電材料であってもよい。コンタクト層３５０２は、リソグラフィック技法によって堆積され得る。コンタクト層３５０２は、ＬＥＤのアレイ内の各ＬＥＤについてｐコンタクトを形成するために使用され得る。いくつかの実施形態では、コンタクト層３５０２は、図３０において共通カソード３０１４を形成するために使用され得る。コンタクト層３５０２は、第２のドープ半導体層（ｐドープ層）の上面に堆積される。いくつかの実施形態では、コンタクト層３５０２は、１つまたは複数の垂直ビアにより、薄膜回路層において接地面に電気的に結合され得る。いくつかの実施形態では、エピタキシャル構造３４００および／またはコンタクト層３５０２は、図１６のデバイス層１６０２の一部であってもよい。

【0179】

一時接着層３５０４は、エピタキシャル構造３４００に一時キャリアを確保するために、粘着性であってもよい（例えば、スピンコートにより塗布されてもよい）。一時接着層３５０４は、コンタクト層３５０２の上面に塗布される。

【0180】

図３６は、一時キャリア３６０２がエピタキシャル構造に固定されているエピタキシャル構造３４００の一実施形態の簡略断面図である。一時キャリア３６０２は、一時接着層３５０４によってエピタキシャル構造３４００に固定される。一時キャリア３６０２は、エピタキシャル構造３４００のｐ側に取り付けられる（例えば、ｐドープされている第２のドープ半導体層３４０４は、ｎドープされている第１のドープ半導体層３４０２よりも一時キャリア３６０２の近くにある）。

【0181】

図３７は、基板（例えば、図３６の基板３４０６）がエピタキシャル構造３４００から除去されているエピタキシャル構造３４００の一実施形態の簡略断面図である。基板が除去された後に、エピタキシャル構造は平坦化される（例えば、化学機械平坦化（ＣＭＰ）によって）。ｎドープされた第１のドープ半導体層３４０２は露出され平坦化される。

【0182】

図３７の構造は、中間構造３７００と呼ばれることがある。中間構造３７００は、様々なエッチング形態で使用することができる。例えば、中間構造は、薄膜回路層をエピタキシャル構造３４００（例えば、図３８～４２に図示）に塗布する前にエピタキシャル構造３４００をエッチングするプロセスと、エピタキシャル構造３４００をバックプレーン（例えば、図４３～４７に図示）に接着した後にエピタキシャル構造３４００をエッチングするプロセスと、薄膜回路層の層をエピタキシャル構造３４００（例えば、図４８～５３に図示）に堆積する間にエピタキシャル構造３４００をエッチングするプロセスとに使用することができる。

【0183】

図３８～４２は、薄膜回路層をエピタキシャル構造３４００に塗布する前にエピタキシャル構造３４００をエッチングするプロセスの簡略断面図を描写している。図３８は、エピタキシャル構造をシンギュレートするようにエッチングされたエピタキシャル構造３４００の一実施形態の簡略断面図である。図３８では、エピタキシャル構造３４００をエッチングすることによってトレンチ３８０２が形成されている。トレンチ３８０２は、壁３８０２によって画定される。トレンチ３８０２は、第１のドープ半導体層３４０２、発光層３４０８、第２のドープ半導体層３４０４、コンタクト層３５０２、および／または一時接着層３５０４をエッチングすることによって形成することができる。いくつかの実施形態では、コンタクト層３５０２または一時接着層３５０４は、エッチストップとして使用することができる。

【0184】

エピタキシャル構造３４００は、第１のドープ半導体層３４０２側（例えば、ｎ側）からエッチングされて複数のメサ３８０８が形成される。一時キャリア３６０２は、複数のメサ３８０８（エピタキシャル構造３４００）が貼り付けられる「把手」としての役割を果たすことができる。

【0185】

トレンチ３８０２は、（例えば、ｚ方向に見て）ｘ／ｙ平面内に、メサ３８０８のアレイを作り出す格子を形成することができる。この格子は、複数のメサ３８０８のうちのメサ３８０８がｘ／ｙ平面内で矩形、円形、正方形、三角形の形状、または他の形状を有することができるように、様々な形状で形成することができる。

【0186】

図３９は、エピタキシャル構造３４００の上に堆積された薄膜回路層１６０４の一実施形態の簡略断面図である。薄膜回路層１６０４は、トランジスタ層１６０６および相互接続層１６０８を含む。トランジスタ層１６０６は、第１のドープ半導体層３４０２（例えば、ｎ型）の露出面に形成される。トランジスタ層１６０６は、薄膜トランジスタ半導体材料を含むことができる（例えば、トランジスタ層１６０６は、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）を含み得る）。トランジスタ層１６０６は、薄膜回路層１６０４の第１の薄膜層と呼ぶことができる。

【0187】

相互接続層１６０８は、トランジスタ層１６０６の最上部に形成される。相互接続層１６０８は、薄膜回路層１６０４の第２の薄膜層と呼ぶことができる。パッド１６３０もまた、金属バンプに接着するように形成することができる。

【0188】

図４０で、バックプレーン１７０４が、バンプ１５０２を使用して薄膜回路層１６０４に接着されている。バックプレーン１７０４は、ドライバ回路を含むことができる。エピタキシャル構造３４００、薄膜回路層１６０４、およびバックプレーン１７０４は垂直に配置される（例えば、スタック構造）。図４０は、エピタキシャル構造３４００の上に（ｚ方向に）延びる一時キャリア３６０２を示す。

【0189】

図４１は、バックプレーン１７０４を薄膜回路層１６０４に接着した後に一時キャリア（例えば、図４０の一時キャリア３６０２）が除去された一実施形態の簡略断面図である。いくつかの実施形態では、一時キャリアおよび／または一時接着層は、溶剤（例えば、一時接着層を溶解する溶剤）によって除去される。一時キャリアを除去すると、第２のドープ半導体層３４０４および／またはコンタクト層３５０２が露出する。

【0190】

図４２は、光学素子４２０２をエピタキシャル構造３４００に追加する一実施形態の簡略断面図である。光学素子４２０２を使用して、光をエピタキシャル構造３４００からより効率的に取り出すことができる。例えば、光学素子４２０２は回折格子とすることができる。光学素子４２０２は、回折格子に似ているように図４２には示されているが、光学素子４２０２は、レンズなどの他の光学機能であってもよい。

【0191】

図４３～４７は、エピタキシャル構造をバックプレーンに接着した後にエピタキシャル構造をエッチングするプロセスの簡略断面図を描写している。図４３は、中間構造３７００の上に堆積された薄膜回路層１６０４の一実施形態の簡略断面図である。図４３は、図４３の中間構造３７００の上に薄膜回路層１６０４を堆積する前には図３８のトレンチ３８０２が形成されていないことを除いて、図３９と類似している。

【0192】

図４４は、薄膜回路層１６０４をバックプレーン１７０４に接着する一実施形態の簡略断面図である。バンプ１５０２は、薄膜回路層１６０４をバックプレーン１７０４に接着するために、および／またはバックプレーン１７０４から薄膜回路層１６０４まで電気的に接続するために使用される。一時キャリア３６０２は、接着しながら把手として使用することができる。薄膜回路層１６０４は、中間構造３７００とバックプレーン１７０４の間にある。

【0193】

図４５は、薄膜回路層１６０４をバックプレーン１７０４に接着した後に一時キャリア（例えば、図４４の一時キャリア３６０２）が除去された一実施形態の簡略断面図である。図４６には、エピタキシャル構造３４００にエッチングされたトレンチ３８０２の一実施形態の簡略断面図が示されている。トレンチ３８０２は、一時キャリアを除去した後に、および／またはバックプレーン１７０４を薄膜回路層１６０４に接着した後に、エピタキシャル構造３４００にエッチングされる。図４７は、光学素子４２０２をエピタキシャル構造３４００（例えば、図４２に類似）に追加する一実施形態の簡略断面図である。

【0194】

次に図４８～５３を参照すると、薄膜回路層の層をエピタキシャル構造に堆積する間にエピタキシャル構造をエッチングするプロセスの一実施形態の断面図が示されている。図４８は、中間構造３７００の上に堆積されたトランジスタ層１６０６の一実施形態の簡略断面図である。トランジスタ層１６０６は、薄膜回路層の第１の薄膜層と呼ぶことができる。トランジスタ層１６０６は、第１のドープ半導体層３４０２（例えば、ｎドープ）の上に堆積される。

【0195】

図４９は、トランジスタ層１６０６とエピタキシャル構造３４００の両方を貫通してエッチングする一実施形態の簡略断面図である。トレンチ４９０２が、トランジスタ層１６０６とエピタキシャル構造の両方に形成される。トランジスタ層１６０６およびエピタキシャル構造３４００の壁４９０４が、トレンチ４９０２の側面を画定する。トレンチ４９０２は、トレンチ４９０２がトランジスタ層１６０６ならびにエピタキシャル構造３４００を貫通して延びていることを除いて、トレンチ３８０２と類似している。トレンチは、エピタキシャル構造３４００を分離して複数のＬＥＤを形成する。

【0196】

エピタキシャル構造３４００をエッチングするためにトランジスタ層１６０６を貫通してエッチングする分離プロセスには、いくつかの制限があり得る。例えば、図４８～５３の分離プロセスでは、トランジスタ層１６０６が別々のＬＥＤに対して分離されると仮定しているが、これは、いくつかの実施形態では妥当な仮定ではないことがある。例えば、トランジスタ層１６０６は、多数のＬＥＤが共有する回路（例えば、多重化、変調、メモリ等の機能を遂行するための回路）を実装するために使用されることがある。

【0197】

図５０は、エピタキシャル構造３４００を分離するようにトランジスタ層１６０６がエッチングされた後に、相互接続層１６０８がトランジスタ層１６０６の上に堆積される実施形態の簡略断面図である。相互接続層１６０８は、薄膜回路層１６０４の第２の薄膜層と呼ぶことができる。

【0198】

図５１では、バックプレーン１７０４が、バンプ１５０２を使用して薄膜回路層１６０４に接着されている。バックプレーン１７０４はドライバ回路を含むことができる。エピタキシャル構造３４００、薄膜回路層１６０４、およびバックプレーン１７０４は、垂直に配置される（例えば、スタック構造）。図５１は、エピタキシャル構造３４００の上に（ｚ方向に）延びる一時キャリア３６０２を示す。

【0199】

図５２は、バックプレーン１７０４を薄膜回路層１６０４に接着した後に一時キャリア（例えば、図５１の一時キャリア３６０２）が除去された一実施形態の簡略断面図である。いくつかの実施形態では、一時キャリアおよび／または一時接着層は、溶剤（例えば、一時接着層を溶解する溶剤）によって除去される。一時キャリアを除去すると、第２のドープ半導体層３４０４および／またはコンタクト層３５０２が露出する。

【0200】

図５３は、光学素子４２０２をエピタキシャル構造３４００に追加する一実施形態の簡略断面図である。光学素子４２０２を使用して、光をエピタキシャル構造３４００からより効率的に取り出すことができる。例えば、光学素子４２０２は回折格子とすることができる。光学素子４２０２は、回折格子に似ているように図５３には示されているが、光学素子４２０２は、レンズなどの他の光学機能であってもよい。

【0201】

図５４は、エピタキシャル構造の部分を分離するエッチングのプロセス５４００の一実施形態のフローチャートである。プロセス５４００は、ステップ５４０２でエピタキシャル構造（例えば、図３４のエピタキシャル構造３４００）を得ることから開始する。エピタキシャル構造は、第１のドープ半導体層（例えば、図３２の第１のドープ半導体層３４０２）、第２のドープ半導体層（例えば、図３２の第２のドープ半導体層３４０４）、および／または第１のドープ半導体層と第２のドープ半導体層の間の発光層（例えば、図３２の発光層３４０８）を含む、層状構造とすることができる。いくつかの実施形態では、エピタキシャル構造は、第１のドープ半導体層、発光層、および第２のドープ半導体層を基板（例えば、図３４の基板３４０６）の上に成長させることによって取得される。

【0202】

ステップ５４０４で、エピタキシャル構造は、エピタキシャル構造をシンギュレートするようにエッチングされて複数のＬＥＤが形成される。例えば、図３８、４６、および５２のエピタキシャル構造３４００は、メサ３８０８（図３８に示す）を形成するようにエッチングされる。図３８にはメサが２つしか描かれていないが、これらは多くのメサであることを理解されたい（例えば、図１４のアレイ１４００の光源１４０２ごとに１つのメサ）。

【0203】

ステップ５４０６で、第１の薄膜層がエピタキシャル構造の上に堆積される（例えば、トランジスタ層１６０６は、図３９のエピタキシャル構造３４００の上に形成される）。ステップ５４０８で、第２の薄膜層がエピタキシャル構造の上に堆積される（例えば、相互接続層１６０８は、図３９のトランジスタ層１６０６の上に形成される）。ステップ５４１０で、第２の薄膜層はバックプレーンに接着される（例えば、バックプレーン１７０４は、図４０のバンプ１５０２によって薄膜回路層１６０４に接着される）。ステップ５４１２で、光抽出素子が形成される（例えば、図４４２の光学素子４２０２）。

【0204】

いくつかの実施形態では、第２のドープ半導体層はｐドープすることができ、この方法はさらに、一時キャリアを第２のドープ半導体層に接着すること、および基板をエピタキシャル構造から除去することを含み、この基板は、基板を除去する（例えば、図３７に図示の基板を除去する）前には、第２のドープ半導体層よりも第１のドープ半導体層の近くにあった。エピタキシャル構造をエッチングすることは、薄膜回路層をエピタキシャル構造（例えば、図３８）に堆積する前に行われ得る。エピタキシャル構造をエッチングすることは、薄膜回路層をバックプレーン（例えば、図４１）に接着した後に行われ得る。エピタキシャル構造をエッチングすることは、第１の薄膜層を堆積した後で、かつ第２の薄膜層（例えば、図４９）を塗布する前に行われ得る。

【0205】

エピタキシャル構造を分離するようにエッチングしてＬＥＤのアレイを形成する代わりに、他の分離の形を用いることができる。例えば、イオン注入を用いてエピタキシャル構造を分離して、複数のＬＥＤを形成することができる。次に図５５～６４を参照すると、イオン注入によってエピタキシャル構造を分離するプロセスの一実施形態の断面図が示されている。図５５は、図３４のエピタキシャル構造３４００と類似しているエピタキシャル構造３４００の一実施形態の簡略断面図である。エピタキシャル構造３４００は、第１のドープ半導体層３４０２および第２のドープ半導体層３４０４を含む。第１のドープ半導体層３４０２および第２のドープ半導体層３４０４は、基板３４０６の上にある。いくつかの実施形態では、基板３４０６はエピタキシャル構造３４００の一部である。エピタキシャル構造３４００はまた、第１のドープ半導体層３４０２と第２のドープ半導体層３４０４の間に発光層３４０８を含むこともできる。図示の実施形態では、第１のドープ半導体層３４０２はｎドープされ、第２のドープ半導体層３４０４はｐドープされている。他の実施形態では、第１のドープ半導体層３４０２はｐドープすることができ、かつ／または第２のドープ半導体層３４０３はｎドープすることができる。

【0206】

図５６は、イオン注入によってエピタキシャル構造のｐ側を分離する一実施形態の簡略断面図である。イオンは第２のドープ半導体層３４０４に注入されて、第２のドープ半導体層３４０４の一部分が、阻止領域５６０２を形成するように変更される。阻止領域５６０２は、第２のドープ半導体層３４０４の隣り合う部分同士を分離して複数のＬＥＤを形成する。いくつかの実施形態では、分離のための他のプロセスが、イオン注入の代わりに、またはイオン注入と組み合わせて用いられる（例えば、化学修飾またはＧａＮ修飾）。阻止領域５６０２は、図３８のトレンチ３８０２と同様に、２次元形状を有し得る（例えば、ｘ／ｙ平面に）。

【0207】

図５７は、コンタクト層３５０２および一時接着層３５０４がエピタキシャル構造３４００の上に堆積されているエピタキシャル構造３４００の一実施形態の簡略断面図である。コンタクト層３５０２および一時接着層３５０４は、図３５に図示されているのと同様に、エピタキシャル構造３４００に塗布される。

【0208】

図５８は、一時キャリア３６０２がエピタキシャル構造３４００に接着されているエピタキシャル構造３４００の一実施形態の簡略断面図である。一時キャリア３６０２は、一時接着層３５０４によってエピタキシャル構造３４００に固定される。一時キャリア３６０２は、エピタキシャル構造３４００のｐ側に取り付けられる（例えば、ｐドープされている第２のドープ半導体層３４０４は、ｎドープされている第１のドープ半導体層３４０２よりも一時キャリア３６０２の近くにある）。

【0209】

図５９は、基板（例えば、図５８の基板３４０６）がエピタキシャル構造３４００から除去されているエピタキシャル構造３４００の一実施形態の簡略断面図である。基板が除去された後に、エピタキシャル構造３４００は平坦化される（例えば、化学機械平坦化（ＣＭＰ）によって）。ｎドープされた第１のドープ半導体層３４０２は露出され平坦化される。

【0210】

図６０は、イオン注入によってエピタキシャル構造３４００のｎ側を分離する一実施形態の簡略断面図である。イオンは第１のドープ半導体層３４０２に注入されて、阻止領域６００２を形成するように第１のドープ半導体層３４０２の一部分が変更される。阻止領域６００２は、第１のドープ半導体層３４０２の隣り合う部分同士を分離して複数のＬＥＤを形成する。いくつかの実施形態では、分離のための他のプロセスが、イオン注入の代わりに、またはイオン注入と組み合わせて用いられる（例えば、化学修飾またはＧａＮ修飾）。阻止領域６００２は、第２のドープ半導体層３４０４の阻止領域５６０２と同様に、２次元形状を有し得る（例えば、ｘ／ｙ平面に）。

【0211】

図６１は、図３９と類似している、エピタキシャル構造３４００の上に堆積された薄膜回路層１６０４の一実施形態の簡略断面図である。薄膜回路層１６０４は、トランジスタ層１６０６および相互接続層１６０８を含む。トランジスタ層１６０６は、第１のドープ半導体層３４０２（例えば、ｎ型）の露出面に形成される。トランジスタ層１６０６は、薄膜トランジスタ半導体材料を含むことができる。

【0212】

図６２は、図４０に類似している、バックプレーン１７０４に接着された薄膜回路層１６０４の一実施形態の簡略断面図である。エピタキシャル構造３４００、薄膜回路層１６０４、およびバックプレーン１７０４は垂直に配置される（例えば、スタック構造）。図６２は、エピタキシャル構造３４００の上に（ｚ方向に）延びる一時キャリア３６０２を示す。

【0213】

図６３は、図４１に類似している、バックプレーン１７０４を薄膜回路層１６０４に接着後に一時キャリア（例えば、図６２の一時キャリア３６０２）が除去された一実施形態の簡略断面図である。いくつかの実施形態では、一時キャリアおよび／または一時接着層は、溶剤（例えば、一時接着層を溶解する溶剤）によって除去される。一時キャリアを除去すると、第２のドープ半導体層３４０４および／またはコンタクト層３５０２が露出する。

【0214】

図６４は、図４２と類似している、光学素子４２０２をエピタキシャル構造３４００に追加する一実施形態の簡略断面図である。光学素子４２０２を使用して、光をエピタキシャル構造３４００からより効率的に取り出すことができる。例えば、光学素子４２０２は回折格子とすることができる。光学素子４２０２は、回折格子に似ているように図６４に示されているが、光学素子４２０２は、レンズなどの他の光学機能であってもよい。

【0215】

図５８～６４は、第１のドープ半導体層３４０２および第２のドープ半導体層３４０４の両方を（例えば、イオン注入によって）分離することを描写しているが、いくつかの実施形態では、一方のドープ半導体層だけが分離される。例えば、イオン注入によって、第１のドープ半導体層３４０２だけが、または第２のドープ半導体層３４０４だけが分離されるが、両方は分離されない。

【0216】

図６５は、イオン注入を用いてエピタキシャル構造の部分を分離してＬＥＤのアレイを形成するプロセス６５００の一実施形態のフローチャートである。プロセス６５００は、ステップ６５０２でエピタキシャル構造（例えば、図５５のエピタキシャル構造１４００）を得ることから開始する。エピタキシャル構造は、第１のドープ半導体層、第２のドープ半導体層、および／または第１のドープ半導体層と第２のドープ半導体層の間の発光層を有する、層状構造とすることができる。一時キャリアはエピタキシャル構造に接着することができ、第２のドープ半導体構造は、第１のドープ半導体構造と一時キャリアの間にあり、第１のドープ半導体構造は、第２のドープ半導体構造とエピタキシャル構造の基板との間にある（例えば、図５８）。基板は除去することができる（例えば、図５９）。

【0217】

ステップ６５０４で、第１のドープ半導体層の部分を分離して複数のＬＥＤを形成するために、イオンが第１のドープ半導体層に注入される（例えば、図６０）。ステップ６５０６で、薄膜回路層がエピタキシャル構造に塗布される（例えば、図６１）。薄膜回路層はバックプレーンに接着される（例えば、図６２）、ステップ８５０８。一時キャリアは除去することができる（例えば、図６３）。ステップ６５１０で、光抽出素子が形成される（例えば、図６４）。

【0218】

いくつかの実施形態では、プロセス６５００はまた、一時キャリアをエピタキシャル構造に接着する前にイオンを第２のドープ半導体層に注入することを含むこともできる（例えば、図５６）。いくつかの実施形態では、第１のドープ半導体層にはイオンが注入されない。

【0219】

図６６は、エピタキシャル構造の部分を分離するためのプロセス６６００の一実施形態のフローチャートである。プロセス６６００は、ステップ６６０２でエピタキシャル構造（例えば、図３５または図５５のエピタキシャル構造３４）を得ることから開始する。エピタキシャル構造は、第１のドープ半導体層（例えば、図３５または図５５の第１のドープ半導体層３４０２）、第２のドープ半導体層（例えば、図３５または図５５の第２のドープ半導体層３４０４）、および／または第１のドープ半導体層と第２のドープ半導体層の間の発光層（例えば、図３５または図５５の発光層３４０８）を含む、層状構造とすることができる。

【0220】

ステップ６６０４で、エピタキシャル構造の部分が分離される。例えば、エピタキシャル構造を分離することは、第１のドープ半導体層の部分を分離して、または第２のドープ半導体層の部分を分離して、または第１のドープ半導体層および第２のドープ半導体層の両方の部分を分離して複数のＬＥＤを形成することを含み得る。エピタキシャル構造の部分を分離する例は、図３８、４６、４９、５６および６０に図示されている。エピタキシャル構造の部分を分離することは、エッチングおよびイオン注入を含む様々なプロセスによって行うことができる。

【0221】

ステップ６６０６で、薄膜回路層（例えば、薄膜回路層１６０４）がエピタキシャル構造の上に堆積される。薄膜回路層は、第１の薄膜層（例えば、トランジスタ層１６０６）を含むことができ、第１の薄膜層は、複数のトランジスタおよび／または第２の薄膜層（例えば、相互接続層１６０８）を含み、第２の薄膜層は、複数のトランジスタの相互接続を含む。

【0222】

ステップ６６０８で、薄膜回路層はバックプレーンに接着される（例えば、バックプレーン１７０４は、図４０、４４、５１または６２の薄膜回路層１６０４に接着される）。いくつかの実施形態では、光抽出素子は、発光層から光をカップリングアウトするようにエピタキシャル構造に形成することができる。例えば、図４２、４７、５３または６４の光学素子４２０２が形成され得る。

【0223】

一時キャリア（例えば、図３６または図５８の一時キャリア３６０２）は、薄膜回路層をエピタキシャル構造に接着する前にエピタキシャル構造に接着することができ、かつ／または一時キャリアは、薄膜回路層をバックプレーンに接着した後に除去することができる。

【0224】

図３４および図５５の実施形態では、第１のドープ半導体層３４０２はｎドープされ、第２のドープ半導体層３４０４はｐドープされている。ｐドープ層は、共通部として使用することができる（例えば、図３０のカソード３０１４）。いくつかの実施形態では、第１のドープ半導体層３４０２はｐドープとし、第２のドープ半導体層３４０４はｎドープとすることができる。その場合には、図３６または図５８の一時キャリア３６０２は使用されない。しかし、ｐドープ側を共通部として使用するのではなく、ｎドープ側が共通部である場合には、より多くのトランジスタが使用され得る。薄膜回路層は非共通部側にあるが、いくつかの実施形態では、ビアを使用して薄膜回路層を共通部側にすることもできる。

【0225】

図６７は、透明基板６７０２に接着された、エッチングされたエピタキシャル構造３４００の一実施形態の簡略断面図である。透明ディスプレイは、ユーザがディスプレイを透かして見ることを可能にし、ＡＲ応用分野において役立ち得る。図６７には、ＬＥＤ６７０４を形成するために使用された２つのメサが説明のために示されているが、実際のディスプレイ用には非常に多くのＬＥＤ６７０４が予見される。ＬＥＤ６７０４を分けるために、エピタキシャル構造３４００を貫通してトレンチ３８０２がエッチングされる。図６７は１つの断面図を表しているが、同一または同様のシンギュレーションプロセスを多数の側面で実施することができ、そのようにして各ＬＥＤ６７０４の周辺を画定することができる。例えば、上から下を見ると（反ｚ方向で見ると）、（例えば、ｘ／ｙ平面内の）ＬＥＤ６７０４は正方形または他の形状を有し得る。

【0226】

薄膜回路層１６０４は、エピタキシャル構造３４００の上に堆積される。薄膜回路層１６０４は、透明基板６７０２に接着される。透明基板６７０２は、ガラスまたは他の材料で作ることができる。薄膜回路層１６０４は、薄膜回路層と透明基板６７０２上のパッド６７１０とを電気的に接続するトレース６７０８に電気的に結合される。図６７には１つのトレース６７０８および１つのパッド６７１０だけが示されているが、薄膜回路層１６０４と多くのパッド６７１０とを電気的に結合する多くのトレース６７０８があり得ることを理解されたい。トレース６７０８は、インジウムスズ酸化物（ＩＴＯ）などの透明な導電材料で作ることができる。パッド６７１０は、１つまたは複数のバンプ１５０２によってバックプレーンに電気的に結合される。

【0227】

図６７で、エピタキシャル構造３４００は、バックプレーン１７０４に対して垂直ではなく水平に配置されている。エピタキシャル構造３４００は、透明基板６７０２の上でバックプレーン１７０４の隣に置かれている。水平配置により、シリコン基板を有するバックプレーン１７０４がディスプレイの周辺に設置されることが可能になり、それによって、ディスプレイの全体的な透明性が保たれる。

【0228】

エピタキシャル構造３４００は、トレンチ３８０２によって分離された部分を有するが、他の分離プロセス（例えば図５６または図６０で論じたイオン注入）を用いてＬＥＤ６７０４をシンギュレートすることもできる。いくつかの実施形態では、装置が、透明基板６７０２と、複数のＬＥＤ６７０４と、複数のＬＥＤに電気的に結合された複数のトランジスタを含む薄膜回路層１６０４とを備え、複数のトランジスタは、複数のＬＥＤの動作を制御するように構成され、薄膜回路層１６０４は透明基板６７０２に接着され、かつ／または透明基板６７０２に接着されたバックプレーン１７０４に接着され、バックプレーン１７０４は、薄膜回路層１６０４と電気的に結合され（例えば、バンプ１５０２、パッド６７１０、およびトレース６７０８によって）、かつ／またはバックプレーン１７０４は、透明基板６７０２の、薄膜回路層１６０４と同じ側にある。いくつかの実施形態では、装置はさらに拡張現実システムのフレーム（例えば、図３のフレーム３０５）を備え、このフレームは複数のＬＥＤを保持し、これら複数のＬＥＤは、拡張現実システム用のディスプレイの一部（例えば、図４の画像源４１２の一部）である。

【0229】

図６８は、透明基板６７０２上のアレイ内のＬＥＤ６７０４からバックプレーン１７０４までのトレース６７０８の簡略説明図である。１つのトレース６７０８は、ＬＥＤ６７０４のグループ６８０２をバックプレーン１７０４に電気的に結合することができる。ＬＥＤ６７０４のグループ６８０２は、複数のＬＥＤ３０１０が図３０の制御ライン３００６を共有するのと同様に、図６８のトレース３７０８を共有することができる。いくつかの実施形態では、ＬＥＤ６７０４のグループ６８０２は複数のＬＥＤとみなされる。トレース６７０８は、ＬＥＤ６７０４の複数のグループ６８０２間にあり得る。

【0230】

いくつかの実施形態では、ＬＥＤ６７０４の多数のダイを透明基板６７０２に接着してＬＥＤ６７０４のアレイを構築することができる。透明基板６７０２に接着された１つまたは複数のバックプレーン１７０４があり得る。バックプレーン１７０４は、ＬＥＤ６７０４のアレイの１つ、２つ、または３つ以上の側面に配置することができる。バックプレーン１７０４は、透明基板６７０２の一面に、ユーザの光路に入らないように接着される。

【0231】

図面は必ずしも原寸に比例していなく、各層の相対的な厚さが図に示された相対的な厚さとは異なり得ることに留意されたい。例えば、エピタキシャル構造は薄膜回路層よりもかなり厚くなり得るが、いくつかの図では薄膜回路層をエピタキシャル構造よりも厚いように描写している。

【0232】

図６９は、ＬＥＤアレイを透明基板に接着するプロセス６９００の一実施形態のフローチャートである。プロセス６９００は、ステップ６９０２でエピタキシャル構造（例えば、図３５または図５５のエピタキシャル構造３４）を得ることから開始する。エピタキシャル構造は、第１のドープ半導体層（例えば、図３５または図５５の第１のドープ半導体層３４０２）、第２のドープ半導体層（例えば、図３５または図５５の第２のドープ半導体層３４０４）、および／または第１のドープ半導体層と第２のドープ半導体層の間の発光層（例えば、図３５または図５５の発光層３４０８）を含む、層状構造とすることができる。

【0233】

ステップ６９０４で、薄膜回路層（例えば、薄膜回路層１６０４）がエピタキシャル構造に塗布される。ステップ６９０６で、エピタキシャル構造の部分が分離される。例えば、エピタキシャル構造を分離することは、第１のドープ半導体層の部分を分離して、または第２のドープ半導体層の部分を分離して、または第１のドープ半導体層および第２のドープ半導体層の両方の部分を分離して複数のＬＥＤを形成することを含み得る。エピタキシャル構造の部分を分離する例は、図３８、４６、４９、５６および６０に図示されている。エピタキシャル構造の部分を分離することは、エッチングおよびイオン注入を含む様々なプロセスによって行うことができる。薄膜回路層を分離することは、薄膜回路層の層を塗布する前、塗布した後、または塗布する間に行うことができる。

【0234】

ステップ６９０８で、薄膜回路層は、薄膜回路層をエピタキシャル構造に塗布した後で透明基板に接着される（例えば、薄膜回路層１６０４は、図６７の透明基板６７０２に接着される）。透明基板は透明である（例えば、透明基板を通して７５％、８５％、９０％、９５％、または９９％よりも高い透過率を有する赤、緑および／または青の光の波長などの、４５０から７００ｎｍまでの間の波長を有する光に対して７５％、８５％、９０％、９５％、９９％またはもっと高い透過率）。

【0235】

ステップ６９１０で、バックプレーン（例えば、図６７のバックプレーン１７０４）が透明基板に接着され、このバックプレーンは薄膜回路層に電気的に結合され、かつ／または薄膜回路層とバックプレーンは透明基板の同じ側にある。

【0236】

図７０は、本明細書に開示の諸例のいくつかを実施するための例示的なニアアイディスプレイ（例えば、ＨＭＤデバイス）の例示的な電子システム７０００の簡略ブロック図である。電子システム７０００は、上述のＨＭＤデバイスまたは他のニアアイディスプレイの電子システムとして使用することができる。この例では、電子システム７０００は、１つまたは複数のプロセッサ７０１０およびメモリ７０２０を含み得る。プロセッサ７０１０は、いくつかのコンポーネントにおける動作を遂行するための命令を実行するように構成することができ、また、例えば、携帯型電子デバイス内に実装するのに適している汎用プロセッサまたはマイクロプロセッサとすることができる。プロセッサ７０１０は、電子システム７０００内の複数のコンポーネントと通信可能に結合することができる。この通信可能な結合を実現するために、プロセッサ７０１０は、他の図示されたコンポーネントとバス７０４０全体にわたって通信することができる。バス７０４０は、電子システム７０００の中でデータを転送するように適合された任意のサブシステムとすることができる。バス７０４０は、複数のコンピュータバス、およびデータを転送するための追加の回路を含み得る。

【0237】

メモリ７０２０は、プロセッサ７０１０に結合することができる。いくつかの実施形態では、メモリ７０２０は、短期と長期の両方の記憶を提供することができ、いくつかのユニットに分割されてもよい。メモリ７０２０は、スタティックランダムアクセスメモリ（ＳＲＡＭ）および／もしくはダイナミックランダムアクセスメモリ（ＤＲＡＭ）などの揮発性とすること、ならびに／または読み出し専用メモリ（ＲＯＭ）、フラッシュメモリなどの不揮発性とすることができる。さらに、メモリ７０２０は、セキュアデジタル（ＳＤ）カードなどの取り外し可能記憶デバイスを含み得る。メモリ７０２０は、コンピュータ可読命令、データ構造、プログラムモジュール、および電子システム７０００用の他のデータを記憶することができる。いくつかの実施形態では、メモリ７０２０は、別々のハードウェアモジュールに分散していてもよい。命令および／またはコードのセットをメモリ７０２０に記憶することができる。命令は、電子システム７０００によって実行可能であり得る実行可能なコードの形を取ることができ、かつ／またはソースの形および／またはインストール可能なコードの形を取ることができ、これらのソースおよび／またはコードは、コンパイルおよび／または電子システム７０００にインストールすると（例えば、一般に入手可能な様々なコンパイラ、インストールプログラム、圧縮／復元ユーティリティ等のいずれかを使用して）、実行可能なコードの形を取ることができる。

【0238】

いくつかの実施形態では、メモリ７０２０は、複数のアプリケーションモジュール７０２２から７０２４を記憶することができ、これらのモジュールは任意の数のアプリケーションを含み得る。アプリケーションの例としては、ゲームアプリケーション、会議アプリケーション、動画再生アプリケーション、または他の適切なアプリケーションを挙げることができる。これらのアプリケーションは、奥行き検知機能および視線追跡機能を含み得る。アプリケーションモジュール７０２２～７０２４は、プロセッサ７０１０で実行されるべき特定の命令を含み得る。いくつかの実施形態では、アプリケーションモジュール７０２２～７０２４の特定のアプリケーションまたは一部は、他のハードウェアモジュール７０８０によって実行可能とすることができる。特定の実施形態では、メモリ７０２０は追加としてセキュアメモリを含むことがあり、このメモリは、セキュア情報のコピーまたはセキュア情報への他の不正なアクセスを防止するための追加のセキュリティ制御を含み得る。

【0239】

いくつかの実施形態では、メモリ７０２０は、ロードされたオペレーティングシステム７０２５を含み得る。オペレーティングシステム７０２５は、アプリケーションモジュール７０２２～７０２４から与えられた命令の実行を開始するように、かつ／または他のハードウェアモジュール７０８０を管理するように作動可能にできるとともに、１つまたは複数の無線トランシーバを含み得る無線通信サブシステム７０３０とインターフェースする。オペレーティングシステム７０２５は、電子システム７０００のコンポーネント全体にわたって、スレッディング、資源管理、データ記憶管理、および他の同様の機能を含む他の動作を遂行するように適合させることができる。

【0240】

無線通信サブシステム７０３０は、例えば、赤外線通信デバイス、無線通信デバイスおよび／またはチップセット（ブルートゥース（登録商標）デバイス、ＩＥＥＥ８０２．１１デバイス、Ｗｉ－Ｆｉデバイス、ＷｉＭａｘデバイス、セルラ通信機能等）、および／または同様の通信インターフェースを含み得る。電子システム７０００は、無線通信用の１つまたは複数のアンテナ７０３４を無線通信サブシステム７０３０の一部として、またはシステムの任意の部分に結合された別個のコンポーネントとして含み得る。所望の機能に応じて無線通信サブシステム７０３０は、基地トランシーバ局ならびに他の無線デバイスおよびアクセスポイントと通信するための別個のトランシーバを含むことができ、この通信には、無線広域ネットワーク（ＷＷＡＮ）、無線ローカルエリアネットワーク（ＷＬＡＮ）または無線パーソナルエリアネットワーク（ＷＰＡＮ）などの、異なるデータネットワークおよび／またはネットワーク種類と通信することが含まれ得る。ＷＷＡＮは、例えば、ＷｉＭａｘ（ＩＥＥＥ８０２．１６）ネットワークとすることができる。ＷＬＡＮは、例えば、ＩＥＥＥ８０２．１１ｘネットワークとすることができる。ＷＰＡＮは、例えば、ブルートゥースネットワーク、ＩＥＥＥ８０２．１５ｘ、またはいくつか他の種類のネットワークとすることができる。本明細書に記載の技法はまた、ＷＷＡＮ、ＷＬＡＮ、および／またはＷＰＡＮの任意の組み合わせに使用することもできる。無線通信サブシステム７０３０は、データをネットワーク、他のコンピュータシステム、および／または本明細書に記載の任意の他のデバイスと交換できるようにし得る。無線通信サブシステム７０３０は、アンテナ７０３４および無線リンク７０３２を使用して、ＨＭＤデバイスの識別子、位置データ、地理学的マップ、熱マップ、写真、または動画などのデータを送受信する手段を含み得る。無線通信サブシステム７０３０、プロセッサ７０１０、およびメモリ７０２０は共に、本明細書に記載のいくつかの機能を遂行する１つまたは複数の手段のうちの少なくとも一部を含み得る。

【0241】

電子システム７０００の諸実施形態はまた、１つまたは複数のセンサ７０９０を含み得る。センサ７０９０は、例えば、画像センサ、加速度計、圧力センサ、温度センサ、近接センサ、磁気計、ジャイロスコープ、慣性センサ（例えば、加速度計とジャイロスコープを組み合わせるモジュール）、環境光センサ、または他の任意の、奥行きセンサまたは位置センサなどの、感覚出力を提供し、かつ／または感覚入力を受け取るように作動可能な、同様のモジュールを含み得る。例えば、いくつかの実装形態では、センサ７０９０は、１つもしくは複数の慣性測定ユニット（ＩＭＵ）、および／または１つもしくは複数の位置センサを含み得る。ＩＭＵは、１つまたは複数の位置センサから受け取った測定信号に基づいて、ＨＭＤデバイスの初期位置に対するＨＭＤデバイスの推定位置を示す校正データを生成することができる。位置センサは、ＨＭＤデバイスの動きに応答して１つまたは複数の測定信号を生成することができる。位置センサの例としては、１つまたは複数の加速度計、１つまたは複数のジャイロスコープ、１つまたは複数の磁気計、動きを検出する他の適切な種類のセンサ、ＩＭＵのエラー補正に使用される種類のセンサ、またはこれらの任意の組み合わせを、これらだけには限らないが挙げることができる。位置センサは、ＩＭＵの外部に、ＩＭＵの内部に、またはこれらの任意の組み合わせで設置することができる。少なくともいくつかのセンサは、検知用に構造光パターンを使用することができる。

【0242】

電子システム７０００は、ディスプレイモジュール７０６０を含み得る。ディスプレイモジュール７０６０はニアアイディスプレイとすることができ、画像、動画、および様々な命令などの情報を電子システム７０００からユーザへ、グラフィックで提示することができる。このような情報は、１つまたは複数のアプリケーションモジュール７０２２～７０２４、仮想現実エンジン７０２６、１つまたは複数の他のハードウェアモジュール７０８０、これらの組み合わせ、または、ユーザへのグラフィックコンテンツを変換するための他の任意の適切な手段から（例えば、オペレーティングシステム７０２５によって）導出することができる。ディスプレイモジュール７０６０には、ＬＣＤ技術、ＬＥＤ技術（例えば、ＯＬＥＤ、ＩＬＥＤ、μ－ＬＥＤ、ＡＭＯＬＥＤ、ＴＯＬＥＤ等を含む）、発光ポリマーディスプレイ（ＬＰＤ）技術、またはいくつか他のディスプレイ技術を用いることができる。

【0243】

電子システム７０００は、ユーザ入出力モジュール７０７０を含み得る。ユーザ入出力モジュール７０７０は、ユーザがアクションリクエストを電子システム７０００へ送出することを可能にし得る。アクションリクエストは、特定のアクションを遂行するためのリクエストとすることができる。例えば、アクションリクエストは、１つのアプリケーションを開始もしくは終了するもの、またはそのアプリケーション内で特定のアクションを遂行するものとすることができる。ユーザ入出力モジュール７０７０は、１つまたは複数の入力デバイスを含み得る。例示的な入力デバイスには、タッチスクリーン、タッチパッド、マイクロフォン、ボタン、ダイヤル、スイッチ、キーボード、マウス、ゲームコントローラ、または、アクションリクエストを受け取るための、および、受け取ったアクションリクエストを電子システム７０００に伝えるための、他の任意の適切なデバイスが含まれ得る。いくつかの実施形態では、ユーザ入出力モジュール７０７０は、電子システム７０００から受け取った命令に応じてユーザに触覚フィードバックを与えることができる。例えば、触覚フィードバックは、アクションリクエストが受け取られたとき、または遂行されたときに与えることができる。

【0244】

電子システム７０００は、例えばユーザの目の位置を追跡するためのユーザの写真または動画を撮るのに使用できるカメラ７０５０を含み得る。カメラ７０５０はまた、例えば、ＶＲ、ＡＲ、またはＭＲ用途の環境の写真または動画を撮るのに使用することもできる。カメラ７０５０は、例えば、ピクセル数が数百万または数千万の相補型金属酸化膜半導体（ＣＭＯＳ）画像センサを含み得る。いくつかの実装形態では、カメラ７０５０は、３Ｄ画像をキャプチャするのに使用できる２つ以上のカメラを含み得る。

【0245】

いくつかの実施形態では、電子システム７０００は、複数の他のハードウェアモジュール７０８０を含み得る。他のハードウェアモジュール７０８０のそれぞれは、電子システム７０００の中の物理的モジュールとすることができる。他のハードウェアモジュール７０８０のそれぞれは、１つの構造として恒久的に構成できるが、他のハードウェアモジュール７０８０のいくつかは、特定の機能を遂行するように、または一時的に起動されるように一時的に構成することができる。他のハードウェアモジュール７０８０の例としては、例えば、音声出力および／または入力モジュール（例えば、マイクロフォンまたはスピーカ）、近距離無線通信（ＮＦＣ）モジュール、再充電可能電池、電池管理システム、有線／無線電池充電システム等を挙げることができる。いくつかの実施形態では、他のハードウェアモジュール７０８０の１つまたは複数の機能をソフトウェアで実施することができる。

【0246】

いくつかの実施形態では、電子システム７０００のメモリ７０２０もまた仮想現実エンジン７０２６を記憶することができる。仮想現実エンジン７０２６は、電子システム７０００の中でアプリケーションを実行し、位置情報、加速度情報、速度情報、予測された将来位置、または様々なセンサからのＨＭＤデバイスのこれらの情報の組み合わせを受け取ることができる。いくつかの実施形態では、仮想現実エンジン７０２６が受け取る情報は、ディスプレイモジュール７０６０への信号（例えば、表示命令）を生成するために使用することができる。例えば、受け取った情報が、ユーザが左側を見たことを指し示す場合、仮想現実エンジン７０２６は、仮想環境におけるユーザの動きを反映するＨＭＤデバイス用コンテンツを生成することができる。加えて、仮想現実エンジン７０２６は、ユーザ入出力モジュール７０７０から受け取ったアクションリクエストに応答してアプリケーション内でアクションを遂行し、ユーザにフィードバックを与えることができる。与えられるフィードバックは、視覚、聴覚または触覚フィードバックとすることができる。いくつかの実装形態では、プロセッサ７０１０は、仮想現実エンジン７０２６を実行できる１つまたは複数のＧＰＵを含み得る。

【0247】

様々な実装形態では、上述のハードウェアおよびモジュールは、単一のデバイスに、または有線もしくは無線接続を用いて互いに通信できる複数のデバイスに実装することができる。例えば、いくつかの実装形態では、ＧＰＵ、仮想現実エンジン７０２６、およびアプリケーション（例えば、追跡アプリケーション）などの、いくつかのコンポーネントまたはモジュールは、ヘッドマウントディスプレイデバイスとは別個のコンソールに実装することができる。いくつかの実装形態では、１つのコンソールを２つ以上のＨＭＤに接続すること、または１つのコンソールが２つ以上のＨＭＤをサポートすることができる。

【0248】

代替の構成では、別の、および／または追加のコンポーネントが電子システム７０００に含まれ得る。同様に、１つまたは複数のコンポーネントの機能を上述の方法とは異なる方法で複数のコンポーネントに分散させることができる。例えば、いくつかの実施形態では、電子システム７０００は、ＡＲシステム環境および／またはＭＲ環境などの他のシステム環境を含むように修正することができる。

【0249】

上述した方法、システム、およびデバイスは、例である。様々な実施形態は、必要に応じて様々な処置またはコンポーネントを省略し、代用し、または追加してもよい。例えば、代替構成において、説明された方法は、説明された順序とは異なる順序で実行されてもよく、ならびに／または様々な段階が追加され、省略され、および／もしくは組み合わされてもよい。ある実施形態に関して説明された特徴が、様々な他の実施形態においても組み合わされてもよい。実施形態の異なる態様および要素は、同様のやり方で組み合わされてもよい。また、技術が進化し、したがって、要素の多くが、本開示の範囲をそれらの具体的な例に限定しない例である。

【0250】

具体的詳細が、説明において実施形態の理解を通して提供されるように与えられる。しかしながら、実施形態は、これらの具体的詳細なしで実施され得る。例えば、周知の回路、プロセス、システム、構造、および技法は、実施形態を不明確にすることを避けるために、不必要な詳細なしに示されている。この説明は、単に例としての実施形態を与え、本発明の範囲、適用可能性、または構成を限定することを意図するものではない。むしろ、前述した実施形態の説明は、当業者に様々な実施形態を実施するための可能にする説明を提供する。本発明の範囲から逸脱することなく、要素の機能および配列において様々な変更が行われ得る。

【0251】

また、いくつかの実施形態は、フロー図またはブロック図として示されるプロセスとして説明された。それぞれが連続するプロセスとして動作を説明し得るが、動作の多くは、並列で、または同時に実行されてもよい。さらに、動作の順序が再配列されてもよい。プロセスは、図面に含まれない追加ステップを有してもよい。さらに、方法の実施形態は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはそれらの任意の組み合わせによって実施され得る。ソフトウェア、ファームウェア、ミドルウェア、またはマイクロコードにおいて実施されるとき、関連タスクを実行するためのプログラムコードまたはコードセグメントが、ストレージ媒体などのコンピュータ可読媒体に記憶され得る。プロセッサは、関連タスクを実行し得る。

【0252】

具体的要件に従って実質的な変形が行われ得ることが、当業者には明らかである。例えば、カスタマイズされたハードウェアもしくは専用ハードウェアも、使用されてもよく、および／または特定の要素が、ハードウェア、ソフトウェア（アプレットなどのポータブルソフトウェアを含む）、もしくはその両方で実施されてもよい。さらに、ネットワーク入力／出力デバイスなどの他のコンピューティングデバイスへの接続が、採用されてもよい。

【0253】

添付図面を参照すると、メモリを含み得るコンポーネントが、非一時的機械可読媒体を含み得る。「機械可読媒体」および「コンピュータ可読媒体」という用語は、機械を特定の様式で動作させるデータを提供することに関係する任意の記憶媒体を指してもよい。上記で与えられた実施形態では、様々な機械可読媒体が、処理ユニットおよび／または実行用の他のデバイスに命令／コードを提供することに関与し得る。追加的に、または代替的には、機械可読媒体は、そのような命令／コードを記憶および／または搬送するために使用され得る。多くの実施態様において、コンピュータ可読媒体は、物理的および／または有形記憶媒体である。そのような媒体は、不揮発性媒体、揮発性媒体、および伝送媒体を含むが、これらに限定されない多くの形式をとり得る。コンピュータ可読媒体の共通形態は、例えば、コンパクトディスク（ＣＤ）もしくはデジタル多用途ディスク（ＤＶＤ）などの磁気および／もしくは光学媒体、パンチカード、紙テープ、穴のパターンを有する任意の他の物理的媒体、ＲＡＭ、プログラマブル読み出し専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭ）、フラッシュＥＰＲＯＭ、任意の他のメモリチップもしくはカートリッジ、後述する搬送波、またはコンピュータが命令および／もしくはコードを読み出し得る任意の他の媒体を含む。コンピュータプログラム製品は、手続、関数、サブプログラム、プログラム、ルーチン、アプリケーション（Ａｐｐ）、サブルーチン、モジュール、ソフトウェアパッケージ、クラス、または命令、データ構造、もしくはプログラム文の任意の組み合わせを表し得る、コードおよび／または機械実行可能命令を含み得る。

【0254】

本明細書で説明されるメッセージを通信するために使用される情報および信号が、多様な異なる技術および技法のうちのいずれかを用いて表され得ると、当業者は理解するであろう。例えば、上記説明全体を通して参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組み合わせによって表され得る。

【0255】

本明細書で使用される「および」および「または」という用語は、そのような用語が使用される文脈に少なくとも一部依存することも予期される、様々な意味を含み得る。典型的には、Ａ、Ｂ、またはＣなどのリストを関連付けるために使用される場合の「または」は、ここで包含的な意味で使用されてＡ、Ｂ、およびＣを意味するように意図され、ならびにここで排他的な意味で使用されてＡ、Ｂ、またはＣを意味するように意図される。さらに、本明細書で使用される「１つまたは複数」という用語は、任意の特徴、構造、もしくは特性を単数形で説明するために使用されてもよく、または特徴、構造、もしくは特性の何らかの組み合わせを説明するために使用されてもよい。しかしながら、これは単に例示的な例であり、特許請求される主題がこの例に限定されないことに留意されたい。さらに、Ａ、Ｂ、またはＣなどのリストを関連付けるために使用される場合の、「のうちの少なくとも１つ」という用語は、Ａ、ＡＢ、ＡＣ、ＢＣ、ＡＡ、ＡＢＣ、ＡＡＢ、ＡＡＢＢＣＣＣなどのＡ、Ｂ、および／またはＣの任意の組み合わせを意味するように解釈され得る。

【0256】

さらに、ある実施形態が、ハードウェアおよびソフトウェアの特定の組み合わせを用いて説明されているが、ハードウェアおよびソフトウェアの他の組み合わせも可能であると認識されたい。ある実施形態は、ハードウェアでのみ、もしくはソフトウェアでのみ、またはそれらの組み合わせを用いて、実施されてもよい。一実施例では、ソフトウェアは、本開示において説明されるステップ、動作、またはプロセスのいずれかまたは全てを実行するために１つまたは複数のプロセッサによって実行可能なコンピュータプログラムコードまたは命令を含むコンピュータプログラム製品で実施され得る。その場合に、コンピュータプログラムは、非一時的コンピュータ可読媒体上に記憶され得る。本明細書で説明される様々なプロセスは、任意の組み合わせで同一のプロセッサまたは異なるプロセッサ上で実施され得る。

【0257】

デバイス、システム、コンポーネント、またはモジュールが、ある動作または機能を実行するように構成されるとして説明されている場合、そのような構成は、例えば、動作を実行するように電子回路を設計することによって、コンピュータ命令もしくはコード、または非一時的メモリ媒体上に記憶されたコードもしくは命令を実行するようにプログラミングされたプロセッサもしくはコアを実行することなどによって、動作を実行するようにプログラマブル電子回路（マイクロプロセッサなど）をプログラミングすることによって、あるいはそれらの任意の組み合わせによって、完成され得る。プロセスは、プロセス間通信のための従来の技法を含むが、これに限定されない様々な技法を用いて通信し得る。プロセスの異なる対が、異なる技法を使用してもよく、またはプロセスの同一の対が、異なる時点に異なる技法を使用してもよい。

【0258】

明細書および図面は、したがって、限定的な意味ではなく例示的な意味で考えられるものとする。しかしながら、追加、削減、削除、ならびに他の修正および変更が、特許請求の範囲に記載されるより広範な範囲から逸脱することなく行われ得ることは明らかである。よって、具体的な実施形態が説明されているが、これらは限定することを意図するものではない。様々な修正物および均等物が、以下の特許請求の範囲内にある。

【図1】

【図2】

【図3】

【図4】

【図5A-B】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図9A-D】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【図53】

【図54】

【図55】

【図56】

【図57】

【図58】

【図59】

【図60】

【図61】

【図62】

【図63】

【図64】

【図65】

【図66】

【図67】

【図68】

【図69】

【図70】

【国際調査報告】