▶ 日本テキサス・インスツルメンツ株式会社の特許一覧 ▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-03-29
(54)【発明の名称】インラインＥＣＣ保護のための方法及びシステム
(51)【国際特許分類】
G06F 11/10 20060101AFI20220322BHJP
G06F 12/02 20060101ALI20220322BHJP
G06F 12/0875 20160101ALI20220322BHJP
G06F 13/14 20060101ALI20220322BHJP
【ＦＩ】
G06F11/10 648
G06F12/02 570A
G06F12/0875 100
G06F13/14 320H
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021533424
(86)(22)【出願日】2019-12-10
(85)【翻訳文提出日】2021-08-11
(86)【国際出願番号】 US2019065416
(87)【国際公開番号】W WO2020123471
(87)【国際公開日】2020-06-18
(31)【優先権主張番号】62/777,993
(32)【優先日】2018-12-11
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】16/590,515
(32)【優先日】2019-10-02
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ合同会社
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【上記1名の代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】デニス ローランド ビュードイン
(72)【発明者】
【氏名】リテシュ ディラジラル ソジトラ
(72)【発明者】
【氏名】サミュエル ポール ヴィサリ
【テーマコード（参考）】
5B160
5B205
【Ｆターム（参考）】
5B160AB26
5B205JJ01
5B205WW17
(57)【要約】
メモリデバイス（１０６）からデータを読出す及び／又は書込むためにシステム（１０７）からコマンドを受け取るように構成される相互接続（１０１）を有するメモリシステム（１００）。メモリシステムは、相互接続からコマンドを受け取り、ＥＣＣデータを管理し、システムアドレス及び物理メモリデバイスアドレス間のアドレス変換を実施するよう構成されるブリッジ（１０２）も有する。アドレス変換は、第１のデータアドレスを有する第１のデータブロックの後でそれに隣接する第１のＥＣＣデータブロックのための第１のＥＣＣメモリアドレスを計算し、第１のＥＣＣブロックの後でそれに隣接する第２のＥＣＣメモリアドレスを計算し、第２のＥＣＣブロックの後でそれに隣接する第２のデータアドレスを計算することによる。ブリッジは、データの完全なバーストについてＥＣＣデータを検査及び計算もし得、及び／又は読出し及び／又は書込みデータを含むデータの完全なバーストのためのＥＣＣデータをキャッシュし得る。
【特許請求の範囲】
【請求項1】
集積回路であって、メモリデバイスの物理アドレスからデータを読み出す及び／又はメモリデバイスの物理アドレスにデータを書き込むためのコマンドをシステムから受け取るように構成される相互接続、及び
前記相互接続から前記コマンドを受け取り、システムアドレスと前記物理アドレスとの間のアドレス変換を実施するように構成されるブリッジ、
を含み、
前記アドレス変換が、第１のデータアドレスを有する第１のデータブロックの後であり前記第１のデータブロックに隣接する第１のＥＣＣデータブロックのためのメモリアドレスを計算すること、前記第１のＥＣＣブロックの後でありそれに隣接する第２のＥＣＣメモリアドレスを計算すること、及び、前記第２のＥＣＣブロックの後でありそれに隣接する第２のデータアドレスを計算することによって成される、
集積回路。
【請求項2】
請求項１に記載の集積回路であって、前記第１のＥＣＣデータブロックが前記第１のデータブロックのためのＥＣＣデータを含み、前記第２のＥＣＣデータブロックが前記第２のデータブロックのためのＥＣＣデータを含む、集積回路。
【請求項3】
請求項１に記載の集積回路であって、前記第１のＥＣＣデータブロック及び前記第２のＥＣＣデータブロックが各々６４バイトであり、前記第１のデータブロック及び前記第２のデータブロックが各々５１２バイトである、集積回路。
【請求項4】
請求項１に記載の集積回路であって、前記第１のデータアドレス、前記第２のデータアドレス、前記第１のＥＣＣメモリアドレス、及び前記第２のＥＣＣメモリアドレスが、前記メモリデバイスにおける連続する位置に対応する、集積回路。
【請求項5】
集積回路であって、データの一部を読み出す及び／又は書き込むためにコマンドをシステムから受け取るように構成される相互接続、及び
前記相互接続から前記コマンドを受け取り、前記データの一部を含むデータのバーストのためのＥＣＣデータを検査及び計算するように構成されるブリッジ、
を含む、集積回路。
【請求項6】
外部メモリとインタフェースするための集積回路であって、前記集積回路が、データの一部を読みだす及び／又は書き込むためのコマンドをシステムから受け取るように構成される相互接続、及び
前記相互接続から前記コマンドを受け取り、ＥＣＣデータを検査及び計算するように構成されるブリッジであって、前記データの一部を含むデータの完全なバーストのためのＥＣＣデータをキャッシュするようにさらに構成される前記ブリッジ、
を含む、集積回路。
【請求項7】
請求項６に記載の集積回路であって、前記コマンドが第１のコマンドであり、前記第１のコマンドが書き込みコマンドである場合、前記ブリッジが、データの部分的ブロックを第１のアドレスに書き込み、前記外部メモリから前記第１のアドレスにおけるデータのブロックと前記データのブロックに関連するＥＣＣデータとを読み出すように更に構成され、前記ブリッジが、前記書き込みコマンド及び前記データの部分的ブロックを保持して、前記ブリッジへの前記データのブロックの戻しを保留するように構成される保持キューを含む、
集積回路。
【請求項8】
請求項７に記載の集積回路であって、前記ブリッジが更に、前記外部メモリから前記データのブロックと前記データのブロックのためのＥＣＣデータとを受け取り、前記データの部分的ブロックを前記データのブロックとマージして、マージされたデータを作成し、前記マージされたデータを前記外部メモリに書き込むように構成される、集積回路。
【請求項9】
請求項８に記載の集積回路であって、前記ブリッジが更に、前記データのブロックのために前記ＥＣＣデータをキャッシュするように構成される、集積回路。
【請求項10】
請求項７に記載の集積回路であって、前記ブリッジが更に、第２のアドレスに関連する第２のコマンドを前記システムから受け取り、前記第２のアドレスが前記保持キュー内の任意のアドレスと一致する場合、前記第２のコマンドを前記保持キューに置くように構成される、集積回路。
【請求項11】
メモリシステムであって、メモリデバイス、
プロセッサ、
前記メモリデバイスの物理アドレスからデータを読み出す及び／又は前記メモリデバイスの物理アドレスにデータを書き込むために前記プロセッサからコマンドを受け取るように構成される相互接続、及び
前記相互接続から前記コマンドを受け取り、システムアドレスと前記物理アドレスとの間のアドレス変換を実施するように構成されるブリッジ、
を含み、
前記アドレス変換が、第１のデータアドレスを有する第１のデータブロックの後であり前記第１のデータブロックに隣接する第１のＥＣＣデータブロックのための第１のＥＣＣメモリアドレスを計算し、前記第１のＥＣＣブロックの後であり前記第１のＥＣＣブロックに隣接する第２のＥＣＣメモリアドレスを計算し、前記第２のＥＣＣブロックの後であり前記第２のＥＣＣブロックに隣接する第２のデータアドレスを計算することによって成される、
メモリシステム。
【請求項12】
請求項１１に記載のメモリシステムであって、前記第１のＥＣＣデータブロックが前記第１のデータブロックのためのＥＣＣデータを含み、前記第２のＥＣＣデータブロックが前記第２のデータブロックのためのＥＣＣデータを含む、メモリシステム。
【請求項13】
請求項１１に記載のメモリシステムであって、前記第１のＥＣＣデータブロック及び第２のＥＣＣデータブロックが各々６４バイトであり、前記第１のデータブロック及び第２のデータブロックが各々５１２バイトである、メモリシステム。
【請求項14】
請求項１１に記載のメモリシステムであって、前記第１のデータアドレス、第２のデータアドレス、第１のＥＣＣメモリアドレス、及び第２のＥＣＣメモリアドレスが、前記メモリデバイス内の連続する位置に対応する、メモリシステム。
【請求項15】
メモリシステムであって、メモリデバイス、
プロセッサ、
データの一部を読み出す及び／又は前記メモリデバイスに書き込むためのコマンドを前記プロセッサから受け取るように構成される相互接続、及び
前記相互接続から前記コマンドを受け取り、ＥＣＣデータを検査及び計算するように構成されるブリッジであり、前記データの一部を含むデータの完全なバーストのためのＥＣＣデータをキャッシュするようにさらに構成される前記ブリッジ、
を含む、メモリシステム。
【請求項16】
請求項１５に記載のメモリシステムであって、前記コマンドが第１のコマンドであり、前記ブリッジが、前記第１のコマンドが書き込みコマンドである場合、第１のアドレスにデータの部分的ブロックを書き込み、前記外部メモリから前記第１のアドレスにおけるデータのブロックと前記データのブロックに関連するＥＣＣデータとを読み出すようにさらに構成され、前記ブリッジが、前記書き込みコマンド及び前記データの部分的ブロックを保持して、前記ブリッジへの前記データのブロックの戻しを保留するように構成される保持キューを含む、
メモリシステム。
【請求項17】
請求項１６に記載のメモリシステムであって、前記ブリッジが、前記データのブロックと前記データのブロックのためのＥＣＣデータとを前記外部メモリから受け取り、前記データの部分的ブロックを前記データのブロックとマージして、マージされたデータを作成し、前記マージされたデータを前記外部メモリに書き込むようにさらに構成される、メモリシステム。
【請求項18】
請求項１７に記載のメモリシステムであって、前記ブリッジが、前記データのブロックのための前記ＥＣＣデータをキャッシュするようにさらに構成される、メモリシステム。
【請求項19】
請求項１６に記載のメモリシステムであって、前記ブリッジが、第２のアドレスに関連する第２のコマンドを前記システムから受け取り、前記第２のアドレスが前記保持キューの任意のアドレスと一致する場合、前記第２のコマンドを前記保持キューに置くようにさらに構成される、メモリシステム。
【請求項20】
外部メモリにデータを書き込む又はそこからデータを読み出す方法であって、前記メモリが、データの一部を読み出す及び／又は書き込むコマンドをシステムから受け取ること、及び
前記データの一部を含むデータの完全なバーストのためのＥＣＣデータをキャッシュすること、
を含む、方法。
【請求項21】
請求項２０に記載の方法であって、前記受け取ることが、データの部分的ブロックを第１のアドレスに書き込むための第１の書き込みコマンドを受け取ることを含む場合、前記外部メモリから、前記第１のアドレスを含み、前記データのブロックに関連するＥＣＣデータを含むデータのブロックを読み出すこと、及び
前記第１の書き込みコマンド及びデータの部分的ブロックをキューに置くこと、
をさらに含む、方法。
【請求項22】
請求項２１に記載の方法であって、前記データのブロックと前記データのブロックのためのＥＣＣデータとを外部前記メモリから受け取ること、
前記データの部分的ブロックを前記データのブロックとマージして、マージされたデータを作成すること、及び
前記マージされたデータを前記外部メモリに書き込むこと、
をさらに含む、方法。
【請求項23】
請求項２２に記載の方法であって、前記データのブロックのための前記ＥＣＣデータをキャッシュすることをさらに含む、方法。
【請求項24】
請求項２１に記載の方法であって、第２のアドレスに関連する第２のコマンドを前記システムから受け取ること、
前記第２のアドレスが前記キュー内の任意のアドレスと一致する場合、前記第２のコマンドを前記キューに置くこと、
をさらに含む、方法。
【請求項25】
請求項２０に記載の方法であって、前記キャッシュすることが、前記データの一部を含むデータの８つの連続するバーストのためのＥＣＣデータをキャッシュすることを含む、方法。
【請求項26】
外部メモリにデータを書き込む又はそこからデータを読み出す方法であって、データの一部を読み出す及び／又は書き込むコマンドをシステムから受け取ること、
前記データの一部を含むデータの完全なバーストのためのＥＣＣデータを検査すること、
を含む、方法。
【請求項27】
システムメモリアドレスを物理メモリアドレスに変換する方法であって、第１のデータブロックに関連する第１のＥＣＣブロックを提供すること、
第２のデータブロックに関連する第２のＥＣＣブロックを提供すること、
第１のデータアドレスを有する前記第１のデータブロックの後であり前記第１のデータブロックに隣接する前記第１のＥＣＣデータブロックについて第１のＥＣＣメモリアドレスを計算すること、
前記第１のＥＣＣブロックの後でありそれに隣接する第２のＥＣＣメモリアドレスを計算すること、
前記第２のＥＣＣブロックの後でありそれに隣接する前記第２のＥＣＣデータブロックについて第２のＥＣＣメモリアドレスを計算すること、
を含む、方法。
【請求項28】
請求項２７に記載の方法であって、前記第１のデータブロック、第１のＥＣＣブロック、第２のＥＣＣブロック、及び第２のデータブロックが、前記第１のデータアドレス、第１のＥＣＣメモリアドレス、第２のＥＣＣメモリアドレス、及び第２のデータアドレスに基づいてメモリにおいて連続している、方法。
【発明の詳細な説明】
【技術分野】
【0001】
コンピューティングシステムにおいて、メモリ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はダブルデータレート（ＤＤＲ）同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ））に格納されたデータは、書き込み又は読み出し動作の間、コントローラ、物理インタフェース（ＰＨＹ）又はボードにおいて、又はデータがそこに格納されている間のメモリ自体において、エラーを被る場合がある。また、外部メモリはしばしば、第三者によってつくられ、及び／又は、機能的に安全な応用例に対して評価されないか、又はそうした応用例のために十分に信頼性がないかもしれない。メモリからのデータやコマンドが正しくないと、システムが正しく動作しなくなることがある。システムの誤った動作は、特に機能的安全性又は信頼性が重要であるシステム又は応用例において、望ましくない。
【0002】
メモリエラーには、一般に、永続的、過渡的、及び系統的という３つのタイプがある。永久的なエラーは、通常、メモリ又は関連する回路要素の物理的な破損又は劣化の結果であり、シリコンや配線の短絡である可能性がある。過渡的エラーは粒子の衝突によるものであり、一般に、（例えば、フリップフロップにおいて）ビットフリップ状態をもたらす。系統的なエラーは論理のバグである。例えば、システムは設計どおりに正しく動作し、ハードウェアやソフトウェアにバグがあるだけ等である。
【発明の概要】
【0003】
本明細書で説明される例には、メモリデバイスの物理アドレスからデータを読み出す、及び／又は、物理アドレスにデータを書き込むためのコマンドをシステムから受け取るように構成される相互接続を含む集積回路が含まれる。集積回路は、相互接続からコマンドを受け取り、システムアドレスと物理アドレスとの間のアドレス変換を実施するように構成されるブリッジをさらに含む。アドレス変換は、第１のデータアドレスを有する第１のデータブロックの後であり第１の誤り訂正符号（ＥＣＣ）データブロックに隣接する第１のデータブロックのための第１のＥＣＣメモリアドレスを計算することと、第１のＥＣＣデータブロックの後であり第１のＥＣＣデータブロックに隣接する第２のＥＣＣメモリアドレスを計算することと、第２のＥＣＣシステムの後であり第２のＥＣＣシステムに隣接する第２のコマンドアドレスを計算することとによって実施される。
【0004】
本明細書で説明される別の例示の集積回路が、データの一部を読み出す及び／又は書き込むためのコマンドをシステムから受け取るように構成される相互接続を含む。集積回路はまた、相互接続からコマンドを受け取り、データの一部を含むデータのバーストについてＥＣＣデータを検査及び計算するように構成されるブリッジを含む。
【0005】
本明細書で説明される別の例示の集積回路は、データの一部を読み出す及び／又は書き込むためのコマンドをシステムから受け取るように構成される相互接続を含む。この集積回路は、相互接続からコマンドを受け取り、ＥＣＣデータを検査及び計算するように構成されるブリッジをさらに含む。ブリッジは、データの一部を含むデータの完全なバーストについてＥＣＣデータをキャッシュするようにさらに構成される。
【0006】
本明細書で説明される例はまた、メモリデバイス、プロセッサ、及び相互接続を有するメモリシステムを含み、相互接続は、メモリデバイスの物理アドレスからデータを読み出し、及び／又は、メモリデバイスの物理アドレスへデータを書き込むために、プロセッサからコマンドを受け取るように構成される。メモリデバイスは更に、相互接続からコマンドを受け取り、システムアドレスと物理アドレスとの間のアドレス変換を実施するように構成されるブリッジを含む。アドレス変換は、第１のデータアドレスを有する第１のデータブロックの後であり第１のデータブロックに隣接する第１のＥＣＣメモリアドレスを計算すること、第１のＥＣＣブロックの後であり第１のＥＣＣブロックに隣接する第２のＥＣＣメモリアドレスを計算すること、及び、第２のＥＣＣブロックの後であり第２のＥＣＣブロックに隣接する第２のデータアドレスを計算することによって実施される。
【0007】
本明細書で説明される別の例示のメモリデバイスは、メモリデバイス、プロセッサ、及び相互接続を含むメモリシステムと、ブリッジとを含む。相互接続は、データの一部を読み出すため、及び／又はデータの一部をメモリデバイスに書き込むためのコマンドをプロセッサから受け取るように構成される。ブリッジは、相互接続からコマンドを受け取り、ＥＣＣデータを検査及び計算するように構成され、ブリッジは更に、データの一部を含むデータの完全なバーストについてＥＣＣデータをキャッシュするように構成される。
【0008】
また、本明細書で説明される例は、外部メモリにデータを書き込む、又は外部メモリからデータを読み出す方法を含む。この方法は、データの一部を読み出す及び／又は書き込むためのコマンドをシステムから受け取り、データの一部を含むデータの完全なバーストについてＥＣＣデータをキャッシュすることを含む。
【0009】
また、本明細書では、外部メモリにデータを書き込む又はそこからデータを読み出す例示の方法について記載する。この方法は、データの一部を読み出す及び／又は書き込むためのコマンドをシステムから受け取り、データの一部を含むデータの完全なバーストについてＥＣＣデータを検査することを含む。
【0010】
また、本明細書では、システムメモリアドレスを物理メモリアドレスに変換する例示の方法について記載する。この方法は、第１のデータブロックに関連する第１のＥＣＣブロックを提供し、第２のデータブロックに関連する第２のＥＣＣブロックを提供することを含む。この方法はまた、第１のデータアドレスを有する第１のデータブロックの後であって第１のデータブロックに隣接する第１のＥＣＣデータブロックについて第１のＥＣＣメモリアドレスを計算し、第１のＥＣＣブロックの後であって第１のＥＣＣブロックに隣接する第２のＥＣＣメモリアドレスを計算し、第２のＥＣＣメモリの後であって第２のＥＣＣブロックに隣接する第２のデータブロックについて第２のデータアドレスを計算することを含む。
【0011】
種々の例の詳細な説明のため、ここで、添付の図面を参照する。
【図面の簡単な説明】
【0012】
【図1】例示のメモリシステムのブロック図を図示する。
【0013】
【図2】例示のＥＣＣブリッジのブロック図を図示する。
【0014】
【図3】例示のリード・モディファイ・ライトブロックのブロック図を図示する。
【0015】
【図4】例示のインラインＥＣＣブロックのブロック図を図示する。
【0016】
【図5】例示のアドレス指定パターンを図示する。
【0017】
【0018】
【図7】例示の状態機械（ＳＭ）ブロックのブロック図を図示する。
【0019】
【図8】本明細書に記載される例示のメモリシステムを含む例示のデバイスを図示する。
【発明を実施するための形態】
【0020】
「～に基づく」という記載は、「少なくとも部分的に～に基づく」を意味する。従って、ＸがＹに基づく場合、Ｘは、Ｙ及び任意の数の他の要因の関数であり得る。
【0021】
本明細書に記載される例は、バーストの各ワードにわたって単一エラー訂正二重エラー検出（ＳＥＣＤＥＤ）ＥＣＣを計算する。バーストのサイズは、メモリデバイスの要件に依存し、一般に２の累乗（例えば、１６、３２、６４、１２８、２５６）である。ＥＣＣシンドロームは、データ又はＥＣＣデータのバーストがページ境界を越えて延在しないように、通常データ（「インライン」）と混合されて格納される。一般に、格納及び検索は、２つの別個のコマンドからなる。１つはデータ用であり、もう１つはＥＣＣシンドローム用である。データ及びＥＣＣシンドロームのためのアドレス計算は、ホストシステムが依然として平坦で連続的なメモリマップを見るように、自動的に行われ得る。アドレス計算は、データ／ＥＣＣのチャンク全体を失うことによって、単一のアドレス上の永久欠陥がマスクされないことを保証するローリングシステムを用いることができる。
【0022】
また、いくつかの実施例は、どれだけ多くのデータが書き込まれるか又は読み出されるかにかかわらず、バースト全体にわたってＥＣＣを計算及び検査して、誤合致を提供するＥＣＣシンドロームのバースト又はエイリアシングに問題がないことをさらに確実にする。本明細書に記載される例示のシステムは、完全なデータ一貫性を維持しながら、データの完全なＥＣＣ量子（quanta）より少ない量子が書き込まれるときに、自動的にリード・モディファイ・ライト（ＲＭＷ）動作を実施する。本明細書で説明される例示のシステムはまた、サブバースト読み出しを要求するときに必要とされるであろうサブバースト書き込み及び複数読み出しを受け取るときに発生し得るＲＭＷ動作を低減するために、書き込み及び読み出しが格納及びマージされるＥＣＣキャッシュを実装する。
【0023】
図１は、本明細書に記載される一例に従ったメモリシステム１００を示す。メモリシステム１００は、マスター１０７がメモリから読み出す及び／又はメモリに書き込むためのインタフェースを提供する相互接続１０１を含む。マスター１０７は、例えばプロセッサを含み得る。相互接続１０１は、必要な変換を実施し、マスター１０７からＥＣＣブリッジ１０２に呼を送信する。ＥＣＣブリッジ１０２は、コンピューティングシステムとメモリデバイスとの間のインタフェースとして機能する。ＥＣＣブリッジ１０２は、例えば、エラー訂正符号（ＥＣＣ）検査、システムアドレスと物理アドレスとの間のアドレス変換、及びコンピューティングシステムドメインとメモリデバイスドメインとの間の電圧変換（メモリコントローラ１０２から始まる）を扱い得る。メモリドメインは、メモリコントローラ１０３、物理層（ＰＨＹ）１０４、ボードトレース１０５、及びメモリデバイス１０６自体を含む。メモリコントローラ１０３、物理層（ＰＨＹ）１０４、ボードトレース１０５、及びメモリデバイス１０６は、例えば、ＳＤＲＡＭであってもよく、外部又は内部ＲＡＭであってもよい。
【0024】
図２は、ＥＣＣブリッジ１０２のブロック図を示す。ＥＣＣブリッジ１０２は、コンピューティングシステム電圧ドメイン２０１を用いて、コンピューティングシステム電圧で動作する相互接続１０１とインタフェースする。ＥＣＣブリッジ１０２はまた、メモリ電圧（例えば、ＤＤＲ電圧）で動作するメモリデバイス１０６とインタフェースするためのメモリ電圧ドメイン２０３を含む。ＥＣＣブリッジ１０２はまた、コンピューティングシステム電圧ドメイン２０１とメモリ電圧ドメイン２０３との間で電圧変換を行うための電圧コンバータ２０２を含む。
【0025】
メモリ電圧ドメイン２０３は、電圧コンバータ２０２から電圧変換された読み出し又は書込みコマンド（及び付随するデータ）を受け取り、受け取ったコマンドをキューに入れるコマンドアービタ２０４を含む。リード・モディファイ・ライト（ＲＭＷ）ブロック２０５は、リード・モディファイ・ライト動作、例えば、不完全ＥＣＣ量子書き込みコマンドに対する読み出しコマンド、を扱う。ＥＣＣ量子は、ＥＣＣシンドローム当たりのデータのサイズ（例えば、８バイトのデータ）である。インラインＥＣＣブロック２０６は、３つの主要な機能、ＥＣＣの付加／計算、ＥＣＣデータのキャッシュ、及び、メモリデバイスにおける物理アドレスへのシステムアドレスの変換を行う。
【0026】
ＲＭＷブロック２０５は、図３でより詳細に示されている。コマンドアービタ２０４からのコマンド及びデータは、調停（arbitration）スケジューラ３０１によって受け取られる。調停スケジューラ３０１は、ＲＭＷブロック２０５について取り込みを行い、入力コマンドをルーティングし、追加の必要なタスクを実施する。調停スケジューラ３０１は、インラインＥＣＣブロック２０６に、（以下に記載するような）ＲＭＷブロック２０５による追加の処理を必要としない、及び／又は、先入れ先出し（ＦＩＦＯ）キューであり得るＲＭＷバックログ保持キュー３０２における任意のコマンドに対するアドレス衝突（コヒーレント）ではない任意のコマンドを転送し得る。例えば、調停スケジューラ３０１は、（１）すべての書き込みデータバイトイネーブルがＥＣＣ量子に対して設定されている、（２）システムアドレスがＥＣＣ保護領域にない、又は（３）データがＲＭＷバックログ保持キュー３０２内のどのコマンドともコヒーレントでない、という条件のいずれかが満たされている場合に、書き込みコマンドをインラインＥＣＣブロック２０６に転送し得る。調停スケジューラ３０１は、ＲＭＷバックログ保持キュー３０２内のいずれのコマンドにもデータがコヒーレントでない場合、読み出しコマンドをインラインＥＣＣブロック２０６に転送し得る。調停スケジューラ３０１によってインラインＥＣＣブロック２０６に転送されるコマンドは、マルチスレッドＦＩＦＯキュー３０４を介して転送され得る。
【0027】
データの部分的ＥＣＣ量子を書き込むためのコマンドでは、調停スケジューラ３０１は、データの全バーストのための読み出しコマンドを発行し、書き込みコマンドをＲＭＷバックログ保持キュー３０２に入れる。読み出しデータが状態機械（ＳＭ）２０７から戻されると、それはデータマージャーブロック３０３に置かれ、そこでＲＭＷバックログ保持キュー３０２に置かれた部分的量子書込みデータとマージされる。データマージャーブロック３０３は、マージされたデータを調停スケジューラ３０１にルーティングし、調停スケジューラ３０１は、インラインＥＣＣ２０６にルーティングされたマージされたデータバーストのための書き込みコマンドを発行する。
【0028】
調停スケジューラ３０１はまた、状況の変化に起因して、もはやコヒーレントではないＲＭＷバックログ保持キュー３０２内のコマンドも処理する。このケースでは、データが上述のようにマージャーを必要とし得るか、又は、コマンドが単にインラインＥＣＣ２０６に渡され得る。上述したように、ＲＭＷバックログ保持キュー３０２は、コマンド及びデータを保持し、これらは、コヒーレンシ解像度で待機するか、部分的書き込みによる戻りデータで待機するかのいずれかである。
【0029】
インラインＥＣＣブロック２０６は、図４でより詳細に示されている。インラインＥＣＣブロック２０６に送られたコマンド及びデータは、コマンド調停及び生成ブロック４０１及びＥＣＣ符号化ブロック４０５によって受け取られる。ＥＣＣ符号化ブロック４０５は、書き込みコマンドで書き込まれるべきデータの量子に対するＥＣＣを計算する。ＥＣＣ符号化ブロック４０５はまた、任意選択で、データのアドレスを各ＥＣＣ内に符号化し得る。符号化されたアドレスは、ＥＣＣ量子、バースト、又はブロックのアドレスであり得、システム又は仮想アドレスであり得、又は、メモリデバイス内の物理アドレスであり得る。これらのアドレスのうちの１つ以上が、各ＥＣＣシンドローム内に符号化され得る。
【0030】
インバウンドコマンドでは、コマンド調停及び生成ブロック４０１は、ＥＣＣ領域及びオーナーシップ（ownership）情報に基づいてコマンドのシーケンスを生成する。例えば、或るキャッシュエントリが、特定のＣＰＵによって「所有」され得、そのＣＰＵによってのみ利用可能とし得る。ＥＣＣキャッシュバッファ４０２内のＥＣＣキャッシュラインの小さな組が、他のすべてのシステムイニシエータのために確保され得る。
【0031】
コマンド調停及び生成ブロック４０１によって読み出しコマンドが受け取られると、コマンド調停及び生成ブロック４０１は、関連するデータについてのＥＣＣがすでにＥＣＣキャッシュバッファ４０２にあるかどうかを判定する。ＥＣＣがＥＣＣキャッシュバッファ４０２にある場合、コマンド調停及び生成ブロック４０１は、読み出しコマンドをＳＭ２０７にルーティングし、キャッシュされたＥＣＣを用いる。関連するデータのためのＥＣＣがＥＣＣキャッシュバッファ４０２にないが、ＥＣＣキャッシュバッファ４０２がＥＣＣブロックをキャッシュする空間を有する場合、コマンド調停及び生成ブロック４０１は、データ及びＥＣＣブロックの両方について、ＳＭ２０７に読み出しコマンドをルーティングする。ＳＭ２０７がＥＣＣブロックを戻すと、それらはＥＣＣキャッシュバッファ４０２に（オプションで、マルチスレッドＦＩＦＯキュー４０４を介して）格納される。関連するデータのためのＥＣＣがＥＣＣキャッシュバッファ４０２になく、追加のＥＣＣブロックのための利用可能な空間がない場合、ＥＣＣキャッシュバッファ４０２は、データとＥＣＣブロックの両方についてＳＭ２０７に読み出しコマンドを送信する前に、最も古い読み出しＥＣＣデータを取り除く。取り除いたＥＣＣデータが「ダーティ」である場合、つまりキャッシュされたＥＣＣデータが物理メモリに格納されているＥＣＣデータとは異なる場合、ＥＣＣブロックは外部メモリに書き込まれ得る。
【0032】
コマンド調停及び生成ブロック４０１によって書き込みコマンドが受け取られると、コマンド調停及び生成ブロック４０１は、関連するデータのためのＥＣＣがすでにＥＣＣキャッシュバッファ４０２内にあるか否かを判定する。ＥＣＣがＥＣＣキャッシュバッファ４０２にある場合、ＥＣＣは、ＥＣＣキャッシュバッファ４０２内のキャッシュされたＥＣＣにマージされ、「ダーティ」とマーキングされる。関連するデータのためのＥＣＣがＥＣＣキャッシュバッファ４０２にないが、ＥＣＣキャッシュバッファ４０２が、ＥＣＣブロックをキャッシュするための空間を有する場合、ＥＣＣキャッシュバッファ４０２内の最も古い所有エントリが割り当てられ、ＥＣＣがその空間に格納されて「ダーティ」とマーキングされる。コマンド調停及び生成ブロック４０１は、データブロックのためにＳＭ２０７に書き込みコマンドを発行する。
【0033】
関連するデータのためのＥＣＣがＥＣＣキャッシュバッファ４０２内になく、ＥＣＣキャッシュバッファ内の空間が所有されていない場合、コマンド調停及び生成ブロック４０１は、データブロックのためにＳＭ２０７に書き込みコマンドを発行する。関連するデータのためのＥＣＣがＥＣＣキャッシュバッファ４０２内になく、すべての所有エントリがダーティである場合、ＥＣＣキャッシュバッファ４０２内の最も古いエントリが取り除かれ、ダーティである場合、外部メモリに書き込まれ得る。この空間は再割り当てされ得、書き込みコマンドのためのＥＣＣは、ＥＣＣキャッシュバッファ４０２のその再割り当てされた空間に書き込まれ得る。
【0034】
コマンド調停及び生成ブロック４０１によってＳＭ２０７に送られたコマンドは、マルチスレッドＦＩＦＯキュー４０３を介して送られ得る。
【0035】
図４の例示のインラインＥＣＣブロック２０６では、ＥＣＣキャッシュバッファ４０２が、以前に読み書きされたＥＣＣブロックを将来の使用のために保持する。ＥＣＣキャッシュバッファ４０２は、ＥＣＣデータの各バイトについて、キャッシュされたＥＣＣバイトが物理メモリに格納されたＥＣＣバイトと異なるか否かを示す「ダーティ」フラグを有する。本明細書で記載する例では、ＥＣＣキャッシュバッファ内の各エントリが、８バーストのデータに対するＥＣＣシンドロームデータを保持する。この場合、ＥＣＣキャッシュバッファは、８個の連続するデータブロック（５１２バイト）に対して６４バイトのＥＣＣシンドロームデータを保持する。
【0036】
上述したように、インラインＥＣＣブロック２０６は、システムアドレスと物理メモリアドレスとの間のアドレス変換も実施する。コマンド調停及び生成ブロック４０１は、このアドレス変換を実施し、変換されたアドレスをＳＭ２０７に発行された読み出し及び書き込みコマンドに挿入する。本明細書で説明される例では、２つの６４バイトＥＣＣブロックが、２つの５１２バイトデータブロック（各々８つの６４バイトメモリバーストを有する）間に配置されるように、システムアドレスが変換される。このアドレス変換の例を図５に示す。図５から分かるように、ＥＣＣブロック５２及び５３は、５１２バイトデータブロック５１及び５４の間に連続的に配置される。
【0037】
このアドレス変換は、データ及びＥＣＣシンドローム格納にわたるすべてのアドレスビットを互い違いにすることによって、コマンド又はアドレス指定における欠陥に対する保護を提供する。この互い違いのパターンはメモリ空間の効率的な使用を提供し、通常のデータ使用のために空間の８／９を保持する一方で、ＥＣＣシンドロームのために１／９だけを取っておき、無駄になるメモリ空間はたとえあるとしてもほとんどない。また、８バースト（例えば、５１２バイト）毎のデータがＥＣＣに使用される１つのブロックを共有するので、アドレスビットエラーが、整合されたＥＣＣブロックにあたることはなく、データと同様にメモリアドレスが保護される。特に、バーストカウントに２の累乗（例えば、この例において８）を用い、バーストカウントに３の累乗＋ＥＣＣシンドローム（例えば、この例ではバーストカウント（８）＋１＝９）を用いることによって、任意のアドレスビット欠陥が、データ及びＥＣＣが整合され、エラーをもたらすことを妨げる。また、バースト整合が如何なる１２８バイトぺージ境界にも交差しないように、２つの６４バイトＥＣＣブロックが連続的に配置されている。このような配置は、例えば、１２８バイトバーストをサポートし得、１２８バイトを１２８バイトのメモリ整合された境界上で開始させ得る。メモリデバイスのバースト整合構成に応じて、また、データブロック＋ＥＣＣブロックの数が素数バイアスを有するように、異なる数及びサイズのＥＣＣブロック及びデータバースト／ブロックを用いることができる。
【0038】
図６は、図５のデータブロック５１及び５４とＥＣＣブロック５２及び５２との間の関係をより詳細に示す。データブロック５１は、８つの６４バイトバーストｄ０～ｄ７を有する。データブロック５４は、８つの６４バイトバーストｄ８～ｄＦを有する。６４バイトＥＣＣブロック５２は、データブロック５１用のＥＣＣデータｅ０を含んでおり、６４バイトＥＣＣブロック５３は、ＥＣＣブロック５４用のＥＣＣデータｅ１を含んでいる。図５及び図６のアドレスパターンを用いると、ブロック５１及び５４の第１のバーストは、メモリ全体を通して常に１２８バイト境界上にある。従って、この特定の例では、メモリデバイスに送られるすべての読み出しコマンドは１２８ビット整合であるべきであり、すべての２バースト動作は常に２バースト（このケースでは１２８バイト）整合される。
【0039】
他の整合の例も本システムによって意図される。例えば、２５６バイト整合を、６４バーストメモリデバイスと共に用いることができる。このようなケースでは、４つの６４バイトＥＣＣブロックが、１６ブロックのデータの間に置かれる。これにより、２５６バイト整合されたすべてのマスターリクエストが、メモリデバイスに２５６バイト整合される。
【0040】
図７は、状態機械（ＳＭ）２０７のブロック図を示す。アービタ７０１は、資源が利用可能であることを保証するためにメモリコントローラ１０３へのコマンドを調停する責務を負う。アービタ７０１によってメモリコントローラ１０３に送られるコマンドは、マルチスレッドＦＩＦＯキュー７０４を介して送られ得る。読み出し戻りＦＩＦＯ７０３が、読み出しコマンドに応答してメモリデバイス（図１のメモリデバイス１０６など）からデータ及びＥＣＣを受け取ると、読み出し戻りＦＩＦＯは、そのデータのためのデータとオーナーシップを保持し、ＥＣＣデータをラインＥＣＣ２０６に返す。読み出し戻りＦＩＦＯ７０３は、ＥＣＣ訂正及び検出（ＥＣＣ ＣＯＲ／ＤＥＴ）ブロック７０２にデータを送り、ＥＣＣ ＣＯＲ／ＤＥＴブロック７０２は、ＳＥＣＤＥＤデバイスのケースでは、シングルエラーが訂正し、及び／又はダブルエラーが、インラインＥＣＣブロック２０６から受け取ったＥＣＣデータを用いてメモリのＥＣＣ保護された領域を検出し、訂正された読み出しデータをマージャ－のためにＲＭＷブロック２０５に返す。ＥＣＣ訂正及び検出ブロック７０２は、メモリデバイスから受け取ったデータのバースト全体にわたってこのＥＣＣ検査を実施する。バースト毎に８つのＥＣＣブロックが検査されるため、また、ＥＣＣシンドロームもメモリアドレスを含むため、アドレスビットエラーの事象においてＥＣＣシンドローム上の誤ヒットの可能性は小さい。読み出し戻りＦＩＦＯ７０３は、読み出しＥＣＣデータを直接インラインＥＣＣ２０６に戻すことができる。
【0041】
本明細書で説明されるＥＣＣキャッシュの例（例えば、ＥＣＣキャッシュバッファ４０２）は、メモリデバイスインタフェース上の最適バーストより少ないことを回避するために、トランザクションの効率的なマージ及びキャッシュを提供する。幾つかの実施例は、要求されたデータにかかわらず、コマンド及びアドレスのためのさらなる保護を提供するために、バースト全体にわたってＥＣＣを検査及び計算する。データバーストアクセス全体（ＤＤＲメモリの６４バイトデータバースト全体など）にわたってＥＣＣを検査することで、コマンド又はアドレス欠陥から保護される。また、幾つかの例はさらに、アドレスをバーストにわたって拡散する新規な方式によって、トランザクションのアドレスをＥＣＣシンドロームに符号化し、追加のビットなしにトランザクションをさらに保護することもできる。幾つかの例は更に、より高いエラー検出率を可能にするために、パリティなどの付加的な診断手段を用いて機能（例えば、アドレス変換、ＥＣＣ生成など）を保護する。幾つかの例は更に、難読化又は暗号化を追加してデータを保護し、エラー検出を強化することによって拡張され得る。
【0042】
本明細書に記載の解決策は、アドレス空間のより効率的な使用を提供し（無駄なメモリを潜在的になくし）、新規なアドレス変換方式を用いることによってアドレス欠陥（行、列、バンク、及びランク）に対する優れた保護を提供し、ＲＭＷ及びサブバーストアクセスを最小化することによってメモリインタフェースのより効率的な使用を提供し、メモリコマンドキューに入る前に２つの独立したコマンドを生成することによってメモリコントローラ全体に対する保護を提供し、アドレスをＥＣＣシンドロームに符号化することによって付加的な保護を提供するので、既存の解決策よりも有益である。
【0043】
本明細書に記載されるインラインＥＣＣ保護手法は、任意のタイプの電子機器システム又はデバイスで実装され得、オートモーティブ（例えば、ＡＤＡＳ又は高度ドライバ支援システム）又は産業応用例など、機能的安全性が重要である応用例におけるシステム及びデバイスに特に有用である。そのようなデバイスの一例には、ハードウェア要素（回路要素を含む）、ソフトウェア要素（有形コンピュータ読み取り可能媒体上に格納されたコンピュータコードを含む）、又は、ハードウェア及び／又はソフトウェア要素の組み合わせを含み得る、デバイスの機能に寄与する様々な内部及び／又は外部構成要素が含まれ得る。こういったデバイスは、入力／出力（Ｉ／Ｏ）ポート、入力構造、一つ又は複数のプロセッサ、メモリ、電源などを含み得る。
【0044】
図８は、本明細書に記載の例に従った、例示のプロセッサ８１及びメモリデバイス１００を有する、１つのそのような例示のデバイス８０を示す。
【0045】
プロセッサ８１は、デバイス８０の全般的な動作を制御し得る。例えば、プロセッサ８１は、オペレーティングシステム、プログラム、ユーザー及びアプリケーションインタフェース、ならびに、デバイスの他の任意の機能を実行するための処理能力を提供し得る。プロセッサ８１は、一つ又は複数の汎用マイクロプロセッサ、特定用途マイクロプロセッサ（ＡＳＩＣ）、又はそのような処理構成要素の組み合わせなど、一つ又は複数のマイクロプロセッサを含み得る。プロセッサ８１は、×８６又はＲＩＳＣアーキテクチャに基づく一つ又はそれ以上のプロセッサ、ならびに、専用グラフィックスプロセッサ（ＧＰＵ）、画像信号プロセッサ、デジタルシグナルプロセッサ、ビデオプロセッサ、オーディオ、及び／又は関連するチップセットを含み得る。プロセッサ８１は、多数の同じ又は異なるタイプのプロセッシングコアを含み得、システムオンチップ（ＳＯＣ）デバイスとして実装され得る。
【0046】
プロセッサ８１によって処理されるべき命令又はデータは、メモリデバイス１００などのコンピュータ読み取り可能媒体に格納され得る。メモリデバイス１００は、メモリデバイス（例えば、ＤＲＡＭ、ＳＤＲＡＭ、又は内部メモリ）と、上述のインラインＥＣＣ機能を実装するＥＣＣブリッジとを含み得る。
【0047】
本明細書において、ＥＣＣ機能性及びアドレス変換は、ＥＣＣブリッジ１０２において行われるものとして説明されているが、この機能は代わりに、全体的又は部分的に、別の構成要素（例えば、メモリコントローラ１０３）において実装されてもよい。
【0048】
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】