特表 2022-520293 量子クリフォード回路のフォールト・トレラント計算方法及び装置、コンピュータ装置、計算チップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-03-30

(54)【発明の名称】量子クリフォード回路のフォールト・トレラント計算方法及び装置、コンピュータ装置、計算チップ

(51)【国際特許分類】

   H03M 13/47 20060101AFI20220323BHJP

   G06N 10/00 20220101ALI20220323BHJP

【ＦＩ】

H03M13/47

G06N10/00

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021504309

(86)(22)【出願日】2020-10-28

(85)【翻訳文提出日】2021-01-25

(86)【国際出願番号】 CN2020124258

(87)【国際公開番号】W WO2021143265

(87)【国際公開日】2021-07-22

(31)【優先権主張番号】202010053343.X

(32)【優先日】2020-01-17

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】514187420

【氏名又は名称】テンセント・テクノロジー・（シェンジェン）・カンパニー・リミテッド

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】ジォン，イツォン

(72)【発明者】

【氏名】ジャン，ションギュ

【テーマコード（参考）】

5J065

【Ｆターム（参考）】

5J065AD03

5J065AG02

(57)【要約】

本出願は、量子クリフォード回路のフォールト・トレラント計算方法及び装置、コンピュータ装置、計算チップを提供する。前記方法は、量子クリフォード回路をs個の論理クリフォード回路に分解し；s個の論理クリフォード回路にそれぞれ対応する補助状態を用意し；各論理クリフォード回路について、該論理クリフォード回路に対応する入力状態を補助量子ビットにテレポーテーションし、テレポーテーション後に得られた量子状態を論理クリフォード回路により処理して対応する出力状態を取得し；テレポーテーションの過程において、論理クリフォード回路に対応する入力状態及び補助状態に基づいて、測定により対応するエラー・シンドロームを取得し；及び、該エラー・シンドロームに基づいて、論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、フォールト・トレラント計算後の出力状態を取得するステップを含む。

【特許請求の範囲】

【請求項1】

コンピュータ装置に適用される量子クリフォード回路のフォールト・トレラント計算方法であって、
前記コンピュータ装置が、
量子クリフォード回路をs個の論理クリフォード回路に分解するステップであって、前記sが正の整数である、ステップと、
前記s個の論理クリフォード回路にそれぞれ対応する補助状態を用意するステップと、
前記s個の論理クリフォード回路のうちのi番目の論理クリフォード回路について、前記i番目の論理クリフォード回路に対応する入力状態の、補助量子ビットへのテレポーテーションを行うステップであって、前記テレポーテーション後に得られた量子状態を前記i番目の論理クリフォード回路により処理し、前記i番目の論理クリフォード回路に対応する出力状態を取得し、前記iが前記s以下の正の整数である、ステップと、
前記テレポーテーションの過程において、前記i番目の論理クリフォード回路に対応する入力状態及び補助状態に基づいて、測定により前記i番目の論理クリフォード回路に対応するエラー・シンドロームを得るステップと、
前記i番目の論理クリフォード回路に対応するエラー・シンドロームに基づいて、前記i番目の論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、フォールト・トレラント計算後の出力状態を得るステップと、
を含む、量子クリフォード回路のフォールト・トレラント計算方法。

【請求項2】

請求項1に記載の量子クリフォード回路のフォールト・トレラント計算方法であって、
前記i番目の論理クリフォード回路に対応する入力状態及び補助状態に基づいて、測定により前記i番目の論理クリフォード回路に対応するエラー・シンドロームを得るステップは、
前記i番目の論理クリフォード回路に対応する入力状態及び補助状態に対して制御NOTゲートにより処理を行うステップと、
前記入力状態に対応する物理量子ビットに対してパウリZ方向で測定を行い、また、前記補助状態に対応する物理量子ビットに対してパウリX方向で測定を行い、測定結果を得るステップと、
前記測定結果に基づいて、前記i番目の論理クリフォード回路に対応するエラー・シンドロームを決定するステップと、
含む、量子クリフォード回路のフォールト・トレラント計算方法。

【請求項3】

請求項2に記載の量子クリフォード回路のフォールト・トレラント計算方法であって、
前記i番目の論理クリフォード回路に対応するエラー・シンドロームに基づいて、前記i番目の論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、フォールト・トレラント計算後の出力状態を得るステップは、
前記測定結果に基づいて、訂正する必要のある論理パウリX演算子及び論理パウリZ演算子を決定するステップと、
前記i番目の論理クリフォード回路に対応するエラー・シンドロームに基づいて、量子誤り訂正符号に対応する復号アルゴリズムを用いて、エラーが発生した位置及び種類を決定し、前記i番目の論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、訂正する必要のある前記論理パウリX演算子及び前記論理パウリZ演算子を訂正した後にフォールト・トレラント計算後の前記出力状態を得るステップと、
を含む、量子クリフォード回路のフォールト・トレラント計算方法。

【請求項4】

請求項1に記載の量子クリフォード回路のフォールト・トレラント計算方法であって、
前記s個の論理クリフォード回路にそれぞれ対応する補助状態を用意するステップは、
前記s個の論理クリフォード回路にそれぞれ対応する補助状態を決定するステップと、
前記補助状態にそれぞれ対応するフォールト・トレラント用意回路を構成するステップと、
パイプライン方式により前記フォールト・トレラント用意回路を並列使用し、前記補助状態を用意するステップと、
を含む、量子クリフォード回路のフォールト・トレラント計算方法。

【請求項5】

請求項1～4のうちの何れか1項に記載の量子クリフォード回路のフォールト・トレラント計算方法であって、
前記sは9以下である、量子クリフォード回路のフォールト・トレラント計算方法。

【請求項6】

請求項1～5のうちの何れか1項に記載の量子クリフォード回路のフォールト・トレラント計算方法であって、
前記論理クリフォード回路は、1種類のみのゲートを含む回路であり、前記1種類のみのゲートは、制御NOTゲート、アダマールゲート及び位相ゲートのうちの任意の1種類である、量子クリフォード回路のフォールト・トレラント計算方法。

【請求項7】

請求項6に記載の量子クリフォード回路のフォールト・トレラント計算方法であって、
前記補助状態は、前記制御NOTゲートに対応する補助状態、前記アダマールゲートに対応する補助状態、及び前記位相ゲートに対応する補助状態のうちの少なくとも1つを含む、量子クリフォード回路のフォールト・トレラント計算方法。

【請求項8】

請求項1に記載の量子クリフォード回路のフォールト・トレラント計算方法であって、
前記量子クリフォード回路をs個の論理クリフォード回路に分解するステップは、
前記量子クリフォード回路をシンプレクティック行列の形式に変換し、前記量子クリフォード回路のシンプレクティック行列の表現を得るステップと、
前記量子クリフォード回路のシンプレクティック行列の表現を分解し、前記s個の論理クリフォード回路のシンプレクティック行列の表現を得るステップと、
を含む、量子クリフォード回路のフォールト・トレラント計算方法。

【請求項9】

量子クリフォード回路のフォールト・トレラント計算装置であって、
量子クリフォード回路をs個の論理クリフォード回路に分解する回路分解モジュールであって、前記sが正の整数である、回路分解モジュールと、
前記s個の論理クリフォード回路にそれぞれ対応する補助状態を用意する補助状態用意モジュールと、
前記s個の論理クリフォード回路のうちのi番目の論理クリフォード回路について、前記i番目の論理クリフォード回路に対応する入力状態の、補助量子ビットへのテレポーテーションを行うテレポーテーションモジュールであって、前記テレポーテーション後に得られた量子状態を前記i番目の論理クリフォード回路により処理し、前記i番目の論理クリフォード回路に対応する出力状態を取得し、前記iが前記s以下の正の整数である、テレポーテーションモジュールと、
前記テレポーテーションの過程において、前記i番目の論理クリフォード回路に対応する入力状態及び補助状態に基づいて、測定により前記i番目の論理クリフォード回路に対応するエラー・シンドロームを得るエラー抽出モジュールと、
前記i番目の論理クリフォード回路に対応するエラー・シンドロームに基づいて、前記i番目の論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、フォールト・トレラント計算後の出力状態を得るフォールト・トレラント計算モジュールと、
を含む、量子クリフォード回路のフォールト・トレラント計算装置。

【請求項10】

処理器と、前記処理器に接続される記憶器とを含むコンピュータ装置であって、
前記記憶器にはコンピュータプログラムが記憶されており、
前記処理器は、前記コンピュータプログラムを実行して、請求項1～8のうちの何れか1項に記載の量子クリフォード回路のフォールト・トレラント計算方法を実現するように構成される、コンピュータ装置。

【請求項11】

コンピュータに、請求項1～8のうちの何れか1項に記載の量子クリフォード回路のフォールト・トレラント計算方法を実現させるためのプログラム。

【請求項12】

請求項1～8のうちの何れか1項に記載の量子クリフォード回路のフォールト・トレラント計算方法を実現するための超伝導量子計算チップであって、
前記超伝導量子計算チップは、3次元集積化・パッケージング物理構造を採用し、且つ3次元集積化・パッケージングされるm層の物理量子ビットを含み、前記mは、1よりも大きい整数であり、
各層の前記物理量子ビットは、1つの量子状態を形成するために用いられ、前記1つの量子状態は、前記入力状態、前記補助状態及び前記出力状態のうちの任意の1つであり、
異なる層の同じ位置にある物理量子ビットに対してデータバスによりカップリングを行う、超伝導量子計算チップ。

【請求項13】

請求項12に記載の超伝導量子計算チップであって、
前記データバスはシリコン貫通技術により形成される、超伝導量子計算チップ。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、2020年01月17日に中国専利局に出願した、出願番号が202010053343.X、発明の名称が「量子クリフォード回路のフォールト・トレラント計算方法、装置、機器及びチップ」である中国特許出願に基づく優先権を主張するものであり、その全内容を参照によりここに援用する。

【0002】

本出願の実施例は、量子技術分野に関し、特に、量子クリフォード（Clifford）回路のフォールト・トレラント（Fault－Tolerant）計算方法及び装置、コンピュータ装置、計算チップに関する。

【背景技術】

【0003】

量子ビットがノイズの影響を非常に受けやすいので、現在の技術から見ると、物理量子ビット上で量子計算を直接実現することは現実的でない。量子誤り訂正及びフォールト・トレラント量子計算技術の発達により、原則として、ノイズ有り量子ビット上で任意の精度の量子計算を実現する可能性を提供している。

【0004】

現段階で最も一般的なフォールト・トレラント量子計算スキームは、サーフェス符号（Surface Code）を使用するものである。それに加えて、幾つかの他のフォールト・トレラント量子計算スキーム、例えば、シングル論理量子ビットのカスケード接続符号に基づくスキーム、C4／C6量子エラー検出符号及び後選択に基づくスキーム、高符号化率の大ブロック量子ビット誤り訂正に基づくスキームもある。

【0005】

高品質の物理量子ビット及び物理量子ゲートは非常に高価ある。実験で各々の高品質の量子ビット及び量子ゲートを実現するには、莫大なエンジニアリングコストが必要である。今のところ、フォールト・トレラント量子計算スキームには、一般に、使用するトータルな物理量子ビット数及び物理量子ゲートが多すぎるという欠点がある。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本出願の目的は、量子クリフォード回路のフォールト・トレラント計算を効率良く実現し得るとともに、物理量子ビット及び物理量子ゲートの使用数を減少させることもできる、量子クリフォード回路のフォールト・トレラント計算方法及び装置、コンピュータ装置、超伝導量子計算チップを提供することにある。

【課題を解決するための手段】

【0007】

一側面によれば、本出願の実施例は、量子クリフォード回路のフォールト・トレラント計算方法を提供し、前記方法は、
量子クリフォード回路をs個の論理クリフォード回路に分解し、前記sが正の整数であり；
前記s個の論理クリフォード回路にそれぞれ対応する補助状態を用意し；
前記s個の論理クリフォード回路のうちのi番目の論理クリフォード回路について、前記i番目の論理クリフォード回路に対応する入力状態を補助量子ビットにテレポーテーションし（即ち、前記i番目の論理クリフォード回路に対応する入力状態の、補助量子ビットへのテレポーテーションを行い）、ここで、前記テレポーテーション後に得られた量子状態が前記i番目の論理クリフォード回路により処理されることで、前記i番目の論理クリフォード回路に対応する出力状態を取得し、前記iが前記s以下の正の整数であり；
前記テレポーテーションの過程において、前記i番目の論理クリフォード回路に対応する入力状態及び補助状態に基づいて、測定により前記i番目の論理クリフォード回路に対応するエラー・シンドローム（Error Syndrome）を取得し；及び
前記i番目の論理クリフォード回路に対応するエラー・シンドロームに基づいて、前記i番目の論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、フォールト・トレラント計算後の出力状態を取得するステップを含む。

【0008】

他の側面によれば、本出願の実施例は、コンピュータ装置に適用される量子クリフォード回路のフォールト・トレラント計算方法を提供し、前記方法は、
量子クリフォード回路をs個の論理クリフォード回路に分解し、前記sが正の整数であり；
前記s個の論理クリフォード回路にそれぞれ対応する補助状態を用意し；
前記s個の論理クリフォード回路のうちのi番目の論理クリフォード回路について、前記i番目の論理クリフォード回路に対応する入力状態を補助量子ビットにテレポーテーションし（即ち、前記i番目の論理クリフォード回路に対応する入力状態の、補助量子ビットへのテレポーテーションを行い）、ここで、前記テレポーテーション後に得られた量子状態が前記i番目の論理クリフォード回路により処理されることで、前記i番目の論理クリフォード回路に対応する出力状態を取得し、前記iが前記s以下の正の整数であり；
前記テレポーテーションの過程において、前記i番目の論理クリフォード回路に対応する入力状態及び補助状態に基づいて、測定により前記i番目の論理クリフォード回路に対応するエラー・シンドロームを取得し；及び
前記i番目の論理クリフォード回路に対応するエラー・シンドロームに基づいて、前記i番目の論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、フォールト・トレラント計算後の出力状態を取得するステップを含む。

【0009】

他の側面によれば、本出願の実施例は、量子クリフォード回路のフォールト・トレラント計算装置を提供し、前記装置は、
量子クリフォード回路をs個の論理クリフォード回路に分解し、前記sが正の整数である回路分解モジュール；
前記s個の論理クリフォード回路にそれぞれ対応する補助状態を用意する補助状態用意モジュール；
前記s個の論理クリフォード回路のうちのi番目の論理クリフォード回路について、前記i番目の論理クリフォード回路に対応する入力状態を補助量子ビットにテレポーテーションする（即ち、前記i番目の論理クリフォード回路に対応する入力状態の、補助量子ビットへのテレポーテーションを行う）テレポーテーションモジュールであって、前記テレポーテーション後に得られた量子状態が前記i番目の論理クリフォード回路により処理されることで、前記i番目の論理クリフォード回路に対応する出力状態を取得し、前記iが前記s以下の正の整数である、テレポーテーションモジュール；
前記テレポーテーションの過程において、前記i番目の論理クリフォード回路に対応する入力状態及び補助状態に基づいて、測定により前記i番目の論理クリフォード回路に対応するエラー・シンドロームを取得するエラー抽出モジュール；及び
前記i番目の論理クリフォード回路に対応するエラー・シンドロームに基づいて、前記i番目の論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、フォールト・トレラント計算後の出力状態を取得するフォールト・トレラント計算モジュールを含む。

【0010】

他の側面によれば、本出願の実施例は、コンピュータ装置を提供し、前記コンピュータ装置は、処理器及び記憶器を含み、前記記憶器には、少なくとも1つの指令、少なくとも1つのプログラム、コード集又は指令集が記憶されており、前記少なくとも1つの指令、前記少なくとも1つのプログラム、前記コード集又は指令集は、前記処理器によりロード及び実行されることで、上述の量子クリフォード回路のフォールト・トレラント計算方法を実現する。

【0011】

他の側面によれば、本出願の実施例は、コンピュータ可読記憶媒体を提供し、前記記憶媒体には、少なくとも1つの指令、少なくとも1つのプログラム、コード集又は指令集が記憶されており、前記少なくとも1つの指令、前記少なくとも1つのプログラム、前記コード集又は指令集は、処理器によりロード及実行されることで、上述の量子クリフォード回路のフォールト・トレラント計算方法を実現する。

【0012】

他の側面によれば、本出願の実施例は、コンピュータプログラムプロダクトを提供し、該コンピュータプログラムプロダクトが実行されるときに、それは、上述の量子クリフォード回路のフォールト・トレラント計算方法を実現するために用いられる。

【0013】

他の側面によれば、本出願の実施例は、超伝導量子計算チップを提供し、前記超伝導量子計算チップは、上述の量子クリフォード回路のフォールト・トレラント計算方法を実現するために用いられ、前記超伝導量子計算チップは、3次元集積化・パッケージング物理構造を採用し、3次元集積化・パッケージングされるm層の物理量子ビットを含み、前記mは、1よりも大きい整数であり；
各層の前記物理量子ビットは、1つの量子状態を形成するために用いられ、前記1つの量子状態は、前記入力状態、前記補助状態及び前記出力状態のうちの任意の1つであり；
異なる層の同じ位置にある物理量子ビットに対してデータバスを用いてカップリングを行う。

【0014】

本出願の実施例により提供されるテクニカルソリューションは、少なくとも以下のような有益な効果を有する。

【0015】

量子クリフォード回路を有限個の論理クリフォード回路に分解することで、各論理クリフォード回路にそれぞれ対応する補助状態を用意し、入力状態がテレポーテーションされた後に論理クリフォード回路により処理されることによって対応する出力状態を取得し、また、テレポーテーションの過程において、入力状態及び補助状態に基づいて測定により論理クリフォード回路に対応するエラー・シンドロームを取得し、その後、該エラー・シンドロームに基づいて上述の出力状態に対して誤り訂正処理を行うことで、フォールト・トレラント計算後の出力状態を取得することができる。このような方式により、テレポーテーションに基づく論理ゲート実現スキームを用いて、量子クリフォード回路のフォールト・トレラント計算を効率良く実現し得るとともに、物理量子ビット及び物理量子ゲートの使用数を減少させることもできる。

【図面の簡単な説明】

【0016】

本出願の実施例における技術的手段をより明確にするために、以下、実施例の説明に使用される図面について簡単に紹介する。また、明らかのように、以下の説明における図面は、本発明の幾つかの実施例を示すためのものに過ぎず、当業者は、創造性のある労働をせずに、これらの図面に基づいて他の図面を得ることもできる。

【図1】本出願の実施例における汎用量子計算過程の概略図である。

【図2】本出願の実施例における量子回路全体のクリフォード－非クリフォード回路の分解図である。

【図3】本出願の１つの実施例により提供される量子クリフォード回路のフォールト・トレラント計算方法のフローチャートである。

【図4】図3の実施例に係るエラー・シンドローム抽出－回路テレポーテーションスキームの概略図である。

【図5】図3の実施例に係るエラー・シンドローム抽出－回路テレポーテーションスキームにおいて任意のエラーが発生するときの等価概略図である。

【図6】本出願の実施例により提供される、論理クリフォード回路及び非論理クリフォード回路を持続実行するパイプラインの時空（時間と空間）の概略図である。

【図7】本出願の実施例により提供される補助状態用意フローの概略図である。

【図8】本出願の実施例により提供される2種類の蒸留回路の概略図である。

【図9】本出願の実施例により提供される超伝導量子計算チップの3次元パッケージングの概略図である。

【図10】本出願のもう1つの実施例により提供される量子クリフォード回路のフォールト・トレラント計算装置のブロック図である。

【図11】本出願の1つの実施例により提供されるコンピュータ装置の構成図である。

【発明を実施するための形態】

【0017】

本発明の目的、技術的手段及び効果をより明らかにするために、以下、図面を参照しながら本出願の実施例について詳細に説明する。

【0018】

なお、本出願の実施例を説明する前に、まず、本出願に係る幾つかの用語について説明する。

【0019】

1、量子計算（Quantum Computation、QC）：量子状態の重ね合わせ及びもつれ（エンタングルメント）の性質を利用して特定の計算タスクを迅速に完成する方法である。

【0020】

2、量子テレポーテーション（Quantum Teleportation）：量子エンタングルメント分配（Quantum Entanglement Distribution）を利用し、また、幾つかの古典情報を伝送する方式で、任意の未知量子状態を任意の距離まで伝送する技術である。

【0021】

3、量子誤り訂正(Quantum Error Correction、QEC)：量子状態を量子多体系ヒルベルト空間における1つのサブ空間（部分空間）にマッピング（写像）する符号化方式である。量子ノイズにより、符号化された量子状態を他のサブ空間に移すことができる。量子状態の所在する空間を持続観測すること（シンドローム抽出）により、符号化された量子状態を乱すことなく量子ノイズを評価及び訂正し得るため、符号化された量子状態を量子ノイズの干渉から保護することができる。具体的に言えば、1つの量子誤り訂正符号

が、n個の物理量子ビットにおいてk個の論理量子ビットを符号化することを表す場合、それは、任意のシングル量子ビット上で発生する任意の

個のエラーを訂正するために用いられる。

【0022】

4、データ量子状態：量子計算時に量子情報を格納するための量子状態である。

【0023】

5、CSS符号：Calderbank-Shor-Steane符号は、特殊の量子スタビライザー（Stabilizer）誤り訂正符号である。そのスタビライザー生成元は、すべて、パウリ（Pauli）X又はパウリZ演算子の直積であっても良い。CNOTゲート（Controled-NOT gate、制御NOTゲート）が2つの符号化ブロックにおいてペア（対）になる量子ビットに対して2つずつ同時に作用すると、すべての論理量子ビット上で論理CNOTを実行することができる。

【0024】

6、パウリX及びパウリZエラー：物理量子ビットの量子状態で生じる、ランダムに生成されるパウリX及びパウリZ発展（Evolution）エラーである。量子誤り訂正理論によれば、誤り訂正符号によってパウリX及びパウリZエラーを訂正することができれば、シングル量子ビット上で任意に発生するエラーを訂正することができる。

【0025】

7、フォールト・トレラント量子計算（Fault Tolerant Quantum Computation、FTQC）：即ち、量子誤り訂正保護有り量子計算である。量子計算過程において、量子誤り訂正回路自体、量子ビット測定などの任意の物理操作にはノイズが含まれる。また、古典操作にはノイズが含まれないと仮定する。フォールト・トレラント量子計算は、量子誤り訂正スキームを合理的に設計し、符号化された論理量子状態に対して特定方式のゲート操作を行う方法により、ノイズ付き量子ビットを用いて量子計算を行う過程においてエラーを有効に制御及び訂正し得るように保証するテクニカルソリューションである。

【0026】

8、物理量子ビット：リアルな物理デバイスを用いて実現する量子ビットである。

【0027】

9、論理量子ビット：誤り訂正符号により定義されるヒルベルトサブ空間における数学的自由度である。その量子状態の記述は、通常、多体エンタングルメント状態である。実際のフォールト・トレラント量子計算は、誤り訂正符号により保護される論理量子ビット上で実行される。

【0028】

10、物理量子ゲート／回路：物理量子ビットに作用する量子ゲート／回路である。

【0029】

11、論理量子ゲート／回路：論理量子ビットに採用する量子ゲート／回路である。

【0030】

12、閾値定理（Threshold Theorem）：フォールト・トレラント量子計算の要件を満たす計算スキームについて、すべての操作のエラー率が或る閾値よりも低いときに、より良い誤り訂正符号、より多くの量子ビット、より多くの量子操作を使用することにより、計算される正確率が任意に1に近づくようにさせることができる。

【0031】

13、量子クリフォード回路（Quantum Clifford Circuit）：量子ゲート回路の1つのサブセット（部分集合）であり、アダマールゲート（Hadamard gate）、位相ゲート（Phase gate）、及び制御NOT（Controlled-Not又はCNOT）ゲートからなる量子回路である。

【0032】

14、量子状態蒸留（Quantum State Distillation）：ノイズで汚染された大量の入力量子状態から少量の比較的純粋な量子状態を抽出する技術である。

【0033】

15、無相関ノイズ：1つの誤り訂正符号

について、

とする。このn個の量子ビットに存在するノイズをEとし、Eの重み（Weight）（作用する量子ビットの数）をwt(E)と定義する。Eが次のような関係、即ち、「wt(E)＜tのときに、Eの発生する確率がO(P^s)であり、ここで、s≧wt(E)であり、逆に、wt(E)≧tのときに、Eの発生する確率がO(P^s)であり、ここで、s≧tである」という関係を満足すれば、Eは無相関ノイズと見なされる。逆に、Eは相関ノイズと見なされる。

【0034】

16、パイプライン（Pipeline）：コンピュータにおけるパイプラインは、1つの繰り返しプロセスを複数のサブプロセスに分解し、各サブプロセスが他のサブプロセスと並列実行されることで計算の高速化を達成する技術である。

【0035】

以下、汎用量子計算について簡単に説明する。汎用量子計算の一般的な構成は、図1に示すように、初期状態11（通常、簡単な直積状態、例えば、

である）の用意、量子回路12の実行、及び出力状態13に対しての標準基底での測定と読み取りに分ける。これにより、全体的な計算過程を完成することができる。

【0036】

ここで、量子回路の実行は、量子計算の核心部分であり、数学上では、1つのユニタリー・トランスフォーメーション（ユニタリー変換）（Unitary Transformation）過程であり、U(f)と表すことができ、ここで、fは興味のある関数である。巧みに設計された量子加速アルゴリズムにより、測定前に量子干渉によりこの関数fの重要な全体的特徴（例えば、周期関数の周期、1つの定義域におけるすべての関数値の和など）を抽出することができる。但し、このような特徴は、古典コンピュータで計算することが困難である。

【0037】

さらに、任意のユニタリー・トランスフォーメーションは、図2に示すように、クリフォード変換（回路）21と非クリフォード変換（回路）22との交替作用（Alternation）に分解することができる。即ち、汎用量子計算は、クリフォード回路及び非クリフォード回路により実現される必要がある。

【0038】

論理レベルでのフォールト・トレラント非クリフォード回路は、マジック状態蒸留（Magic State Distillation）及び量子ゲートテレポーテーションの実行によって実現され得る。ここで、マジック状態蒸留回路及び量子ゲートテレポーテーション自体は、すべて、クリフォード回路により実現することができる。よって、本出願は、主に、論理クリフォード回路の実行及び最適化に着目する。本出願は、量子クリフォード回路のフォールト・トレラント計算方法を提供し、これにより、量子クリフォード回路のフォールト・トレラント計算を効率良く実現し得るとともに、物理量子ビット及び物理量子ゲートの使用数を減少させることもできる。

【0039】

本出願の方法の実施例について説明する前に、まず、該方法の実行環境（実行主体とも言う）について説明する。本出願の実施例により提供される量子クリフォード回路のフォールト・トレラント計算方法は、古典コンピュータ（例えば、PC（Personal Computer／パソコン）、サーバ、計算ホストなど）により実現することができる。例えば、古典コンピュータにより、対応するコンピュータプログラムを実行することで該方法を実現しても良い。また、量子コンピュータにより実行しても良い。さらに、古典コンピュータと量子コンピュータのハイブリッド装置により実行しても良く、例えば、古典コンピュータにより回路分解などのステップを実行し、量子コンピュータにより補助状態の用意、量子テレポーテーション、エラー・シンドローム測定、誤り訂正処理などのステップを実行しても良い。何故ならば、量子回路を量子コンピュータに直接配置し実行することは、古典コンピュータで上述の量子回路をシミュレーションすることに比べて、対応する計算結果が理論上でより良いからである。

【0040】

以下の方法の実施例では、説明の便宜のため、各ステップの実行主体がコンピュータ装置であるケースのみを例にとって説明を行う。理解すべきは、該コンピュータ装置は、古典コンピュータであっても良く、量子コンピュータであっても良く、さらに、古典コンピュータと量子コンピュータのハイブリッド実行環境を含んでも良いが、本出願の実施例はこれについて限定しないということである。

【0041】

以下、幾つかの実施例に基づいて本出願のテクニカルソリューションについて詳しく説明する。

【0042】

図3を参照する。それは、本出願の1つの実施例により提供される量子クリフォード回路のフォールト・トレラント計算方法のフローチャートを示している。該方法は、コンピュータ装置に用いることができる。前記コンピュータ装置は、データ処理及び記憶能力を具備する任意の電子機器、例えば、PC（personal computer／パソコン）、サーバ、計算ホストなどの古典コンピュータ装置、或いは、量子コンピュータ装置であっても良い。該方法は、以下のようなステップ（301～305）を含んでも良い。

【0043】

ステップ301：量子クリフォード回路をs個の論理クリフォード回路に分解し、sは正の整数である。

【0044】

コンピュータ装置は、アルゴリズムの回路図を取得し、該アルゴリズムの回路図における量子クリフォード回路を抽出し、その後、該量子クリフォード回路を有限個の論理クリフォード回路に分解することができる。

【0045】

例示的な実施例において、量子クリフォード回路をシンプレクティック行列の形式に変換することで、該量子クリフォード回路のシンプレクティック行列の表現を取得し、その後、該量子クリフォード回路のシンプレクティック行列の表現に対して分解を行うことで、s個の論理クリフォード回路のシンプレクティック行列の表現を取得することができる。

【0046】

任意のn個の量子ビットに作用する論理クリフォード回路は、1つの2n×2nの2進数のシンプレクティック行列と表すことができる。すべてのn個の量子ビット上のクリフォード回路は、1つのF₂上のシンプレクティック群を構成する。F₂は、0及び1からなる1つの数域を表す。なお、任意のF₂上のシンプレクティック行列を以下のように分解し得ることを証明できる。

【0047】

Bruhat分解に基づいて、任意の2進数の2n×2nシンプレクティック群を以下のような形式に分解することができる。

【0048】

【数1】

ここで、

は、1つの-C-段階のシンプレクティック行列であり、それが表す回路は、C(q，r)（量子ビットqをコントロールとし、rをターゲットとする）を含み、且つq＜rであるタイプのCNOTであり、

及び

は、-P-段階及び-H-段階のシンプレクティック行列を表し、πは、1つの置換行列であり、量子ビットの置換を表す。

【0049】

言い換えれば、任意のクリフォード回路は、有限個（上式では9個である）の論理クリフォード回路に分解することができ、且つ、該論理クリフォード回路は、1種類のみのゲートを含む回路であり、該1種類のみのゲートは、CNOTゲート、アダマール（Hadamard）ゲート、及び位相ゲートのうちの任意の1つである。このような分解は、正規表現と称される。

【0050】

例示的な実施例において、上述のsは9以下である。即ち、量子クリフォード回路を9つ未満の論理クリフォード回路に分解することで、量子クリフォード回路のリアルタイム計算のステップを有限個のステップに圧縮し、リアルタイム計算の深さを短縮し、リアルタイム計算に必要な時間を減少させることができる。

【0051】

ステップ302：s個の論理クリフォード回路にそれぞれ対応する補助状態を用意する。

【0052】

分解によりs個の論理クリフォード回路を得た後に、各論理クリフォード回路に必要な補助状態を決定することができ、その後、各論理クリフォード回路にそれぞれ対応する補助状態を準備する。

【0053】

上述の分解により得られた論理クリフォード回路が1種類のみのゲートを含む回路であるから、次のような3種類のみの補助状態、即ち、CNOTゲートに対応する補助状態

、アダマールゲートに対応する補助状態

及び位相ゲートに対応する補助状態

を準備する必要がある。この3種類の補助状態は、それぞれ、以下のように表すことができる。

【0054】

【数2】

ここで、U_C、U_H及びU_Pは、それぞれ、CNOTゲート、アダマールゲート及び位相ゲートを示し、Iは、identityを表し、有効な操作が無いことを表し、

及び

は、それぞれ、論理レベルでの0及び1の状態を表す。

【0055】

また、U_C、U_H及びU_Pに対応するシンプレクティック行列は、それぞれ、以下のように表すことができる。

【0056】

【数3】

ここで、I_nは、単位行列であり、

は、m個の1を含み、残りは0である対角行列であり、Uは、上三角フルランク行列である。2進数のスタビライザーの式（Stabilizer Expression）を用いる場合、この3種類の補助状態に対応する2進数の表現は、以下の通りである。

【0057】

【数4】

ステップ303：s個の論理クリフォード回路のうちのi番目の論理クリフォード回路について、i番目の論理クリフォード回路に対応する入力状態を補助量子ビットにテレポーテーションし、ここで、テレポーテーション後に得られた量子状態がi番目の論理クリフォード回路により処理されることで、i番目の論理クリフォード回路に対応する出力状態が取得され、iはs以下の正の整数である。

【0058】

本出願の実施例では、補助量子ビットを生成し、論理クリフォード回路に対応する入力状態を補助量子ビットにテレポーテーションすることにより、該入力状態に対して論理クリフォード回路による処理を行い、対応する出力状態を得ることができる。

【0059】

例示として、該回路は図4に示す通りである。図4には、3つの斜線付き直線、即ち、直線41、直線42及び直線43がある。各斜線付き直線は、1つの量子ビットブロックに対応し、1組のn個の物理量子ビットが量子誤り訂正符号

に符号化されることを表し、即ち、各斜線付き直線は、n個の物理量子ビット及びk個の論理量子ビットを含む。ここで、直線41に対応するn個の物理量子ビットは入力状態

とされ、直線42に対応するn個の物理量子ビットは補助状態とされ、直線43に対応するn個の物理量子ビットは、入力状態

がテレポーテーションされた後に得られた量子状態とされる。

【0060】

次のように仮定する。即ち、ノイズが無く、且つU_L=Iである場合（ここで、U_Lは、実現しようとする論理回路を表し、Iは、identityを表し、有効な操作がないことを示す）、図4に記載の回路が入力状態

を、直線41に対応するn個の補助量子ビットにテレポーテーションし得る。ノイズが有り、且つU_Lが1つの論理クリフォード回路であるときに、入力状態

がテレポーテーションされた後に得られた量子状態が論理クリフォード回路U_Lにより処理されることで、対応する出力状態

が取得され得る。

【0061】

図4において、直線42及び線43が表す2n個の物理量子ビットは、1つのジョイントエンタングルメント状態にあると見なすことができる。具体的な形式は、k個の論理Bell状態の直積、即ち、

【0062】

【数5】

である。

【0063】

ステップ304：テレポーテーションの過程において、i番目の論理クリフォード回路に対応する入力状態及び補助状態に基づいて、測定によりi番目の論理クリフォード回路に対応するエラー・シンドロームを取得する。

【0064】

量子誤り訂正及びフォールト・トレラント量子計算の目的は、測定により得られたエラー・シンドロームを用いて、発生の可能性が最も高いエラーを評価及び訂正することにある。しかし、エラー・シンドロームを抽出する量子回路は逆に、高確率でより多くのエラーを符号化された計算情報の量子状態（即ち、「出力量子状態」であり、「出力状態」とも称される）に導入する可能性がある。よって、注意深く設計しないと、量子誤り訂正は逆に、高確率でデータ量子状態に論理エラーをもたらす恐れがある。

【0065】

U_Lが1つの論理クリフォード回路であるときに、即ち、図4における点線の左側において補助状態

を以下のように用意する。

【0066】

【数6】

図4から分かるように、入力状態

に対応するn個の物理量子ビット及び用意した補助状態

に対応するn個の物理量子ビットに対して2つずつCNOTを行い、その後、入力状態

に対応するn個の物理量子ビットのうちの各物理量子ビットに対してパウリZ方向上で測定を行い、また、補助状態

に対応するn個の物理量子ビットのうちの各物理量子ビットに対してパウリX方向上で測定を行い、測定結果を得ることができる。該測定結果に基づいて、論理クリフォード回路に対応するエラー・シンドロームを決定することができる。オプションとして、Knillエラー・シンドローム抽出回路を採用してエラー・シンドロームの抽出を実現することができる。

【0067】

ステップ305：i番目の論理クリフォード回路に対応するエラー・シンドロームに基づいて、i番目の論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、フォールト・トレラント計算後の出力状態を取得する。

【0068】

論理クリフォード回路に対応するエラー・シンドロームを決定した後に、その出力状態に対して誤り訂正処理を行い、フォールト・トレラント計算後の出力状態を取得することができる。

【0069】

オプションとして、測定結果に基づいて、一方では、エラー・シンドロームを決定し、他方では、訂正する必要のある論理パウリXと論理パウリZ演算子を決定する必要がある。論理クリフォード回路に対応するエラー・シンドロームに基づいて、量子誤り訂正符号に対応する復号アルゴリズムを用いて、エラーの発生位置及び種類を決定し、論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、訂正する必要のある論理パウリXと論理パウリZ演算子を訂正した後に、フォールト・トレラント計算後の出力状態を取得することができる。即ち、出力状態

に対して、論理パウリX演算子及び論理パウリZ演算子を採用して誤り訂正処理を行い、また、論理パウリX及びZ演算子に対して訂正した後に、フォールト・トレラント計算後の出力状態

を取得することができる。該フォールト・トレラント計算後の出力状態

は、入力状態

がフォールト・トレラントクリフォード回路により処理された後の出力状態である。上述の方式により、量子状態誤り訂正及びフォールト・トレラントクリフォード回路操作を同時に完成することができる。

【0070】

補助状態自体がノイズで汚染されないとすれば、エラー・シンドロームの抽出は、汚染された入力状態

のノイズのシンドローム抽出を含んでいる。その後、測定により得られたエラー・シンドロームを用いて復号化を行うことで、テレポーテーションの前に発生したエラーを推定し、訂正する必要のある論理パウリXと論理パウリZ演算子を計算することができる。最後に、出力を伝送する第3組の物理量子ビット（即ち、図4における直線43に対応するn個の物理量子ビット）上でエラーを訂正し、フォールト・トレラント計算後の出力状態を取得することができる。

【0071】

しかし、通常の場合、補助状態自体が用意の過程においてノイズで汚染されている。これらのノイズは次のような2種類の悪影響があり、即ち、1、エラーが補助量子ビットとデータ量子ビットとの間のCNOTによりデータ量子ビットに伝播し、このような場合の発生確率が高ければ、訂正不可のエラーを導入して計算全体の失敗を来すことがあり、2、測定の結果が不正確であるため、誤った復号を引き起こすことがある。相関ノイズが補助量子ビットからデータ量子ビットに伝播しないことを保証できても、上述の第2種のファームウェアが存在するため、依然として、エラー・シンドローム抽出の測定を複数回行い、そして、（測定結果に対して）多数決を行うことにより、信頼性のあるエラー・シンドローム及び論理パウリXとZの直積演算子の固有値を確立する必要がある。この過程自体が多くの貴重な補助状態を消費することは言うまでもない。このような複数回の測定過程は、量子誤り訂正を実現するためだけについて言えば受け入れられるが、量子回路のテレポーテーションの実現について言えば受け入れられない。何故ならば、テレポーテーション後に直ちに測定及び誤り訂正結果に基づいて論理パウリ算子の訂正を行う必要があり、該結果は複数回の測定結果に対して多数決を行うことにより得ることができないからである。

【0072】

幸いなことに、Knillエラー・シンドローム抽出回路のような構造について次のような定理がある。即ち、用意した補助状態

【0073】

【数7】

が相関ノイズを含まない場合、図5に示すように、該回路に発生する任意のエラーは、すべて、エラー・シンドローム抽出前にデータ量子ビットブロックに発生する無相関エラーE_i及びテレポーテーション後に2番目の量子ビットブロックに発生する無相関エラーE_fと同等（等価）である。よって、Knillエラー・シンドローム抽出回路について言えば、テレポーテーション及び量子誤り訂正は、該回路を1回使用した後に完了することができる。この定理による保証があるため、図4に示す回路を使用して、直接、論理クリフォード回路を完成しながら誤り訂正を行うことができる。

【0074】

言い換えると、上述の3種類の補助状態が相関ノイズを含まなければ、有限回のエラー・シンドローム抽出により任意の論理クリフォード回路をフォールト・トレラントに完成することができ、且つ論理クリフォード回路を完成すると同時に有効な誤り訂正を保つこともできる。この3種類の補助状態の用意過程については、以下の実施例で詳細に説明する。

【0075】

なお、上述の実施例では、分解後に得られたi番目の論理クリフォード回路を例にとって、そのフォールト・トレラント量子計算過程について説明する必要があり、該i番目の論理クリフォード回路は、量子クリフォード回路を分解することにより得られた任意の1つの論理クリフォード回路であっても良い。よって、上述のs個の論理クリフォード回路のうちの各論理クリフォード回路について、すべて、上述の方式でフォールト・トレラント量子計算過程を実現することができる。また、i番目の論理クリフォード回路のフォールト・トレラント計算後の出力状態がi+1番目の論理クリフォード回路の入力状態になり、このように繰り返して、s番目の論理クリフォード回路のフォールト・トレラント計算後の出力状態を得たら、量子クリフォード回路全体のフォールト・トレラント計算後の出力状態を取得することができる。

【0076】

以上のことから、本出願により提供されるテクニカルソリューションでは、量子クリフォード回路を有限個の論理クリフォード回路に分解することで、各論理クリフォード回路にそれぞれ対応する補助状態を用意し、入力状態がテレポーテーションされた後に論理クリフォード回路により処理されることによって対応する出力状態を取得し、また、テレポーテーションの過程において、入力状態及び補助状態に基づいて測定により論理クリフォード回路に対応するエラー・シンドロームを取得し、その後、該エラー・シンドロームに基づいて上述の出力状態に対して誤り訂正処理を行うことで、フォールト・トレラント計算後の出力状態を取得することができる。このような方式により、テレポーテーションに基づく論理ゲート実現スキームを用いて、量子クリフォード回路のフォールト・トレラント計算を効率良く実現し得るとともに、物理量子ビット及び物理量子ゲートの使用数を減少させることもできる。

【0077】

例示的な実施例において、s個の論理クリフォード回路にそれぞれ対応する補助状態を用意することは、以下のようなサブステップを含んでも良い。

【0078】

1、s個の論理クリフォード回路にそれぞれ対応する補助状態を決定し；
2、補助状態にそれぞれ対応するフォールト・トレラント用意回路を構成し；
3、パイプライン方式でフォールト・トレラント用意回路を並列使用して補助状態を用意する。

【0079】

補助状態の用意は時間がかかる。補助状態の用意が遅すぎると、上述の論理クリフォード回路のフォールト・トレラント計算過程を迅速に実行することができでも、補助状態の用意を待つ必要がある。論理クリフォード回路のフォールト・トレラント計算過程の利点を十分に利用し、リアルタイム計算の時間も有限の期間に圧縮しようとすれば、補助状態用意回路及び補助状態用意開始時間を合理的に設定する必要がある。ここで、異なる補助状態について、異なる補助状態用意回路（即ち、上述のフォールト・トレラント用意回路）を構成して用意を行う必要がある。

【0080】

本出願の実施例では、パイプライン方式でフォールト・トレラント用意回路を並列使用して補助状態を用意することにより、補助状態の用意効率を向上させ、論理クリフォード回路のフォールト・トレラント計算過程の迅速な実施を保証することを提案する。具体的に言えば、特定のアルゴリズムに基づいて特定のパイプライン構成を設計することができる。ここで、アルゴリズムが以下のような構成で出現すると仮定する。

【0081】

そのうち、

は、或る特定の期間T_jにおいて回路に1組のみの固定したクリフォード回路及び非クリフォード回路（非クリフォード回路の生成は、クリフォード回路に対してマジック状態蒸留を行うことにより実現され得る）があることを表す。議論を簡略化するために、各期間に必要なクリフォード回路の繰り返し総数（マジック状態蒸留を含む）がO(k_C)であると仮定する。なお、蒸留のために選択される古典的な誤り訂正符号は、実際の回路数に基づいて調整され、k_Cは、次に実行する必要のあるクリフォード回路の繰り返し数により決定される。各期間についてO(n_C)個のブロックを入力して状態の用意を行う必要がある。また、図6に示すように、パイプラインの持続的実行を保つために、必要なパイプラインの深さ（即ち、補助ブロックの数）は、

である。このようにして、補助状態の安定した供給を保証し、実行の時間を短縮することができる。実際の実行時間の要件が緩和されれば、補助状態の個数を減少させることができ、或いは、効率が比較的低い蒸留回路を利用することができる。ここでの選択は柔軟性が比較的高く、実際のニーズに応じて選ぶことができる。

【0082】

また、補助状態の用意の基本フローは、図7に示すように、まず、物理レベルでU_prep71（1つのクリフォード回路）により同じ補助状態を大量用意し、その後、符号化回路U_enc72（1つのクリフォード回路）により量子ビットブロックにおいて量子誤り訂正符号

に符号化する。U_prep71及びU_enc72は、実際には、ノイズが付いている（現段階でのエンジニアリング技術によれば、量子ノイズはいたるところにある）。これらの符号化後の補助状態が蒸留回路U_enc73（ノイズ付き）に送られ、その後、幾つかのブロックにおけるすべての量子ビットに対して測定を行う。出力する量子ビットブロックにおいて誤り訂正符号に対応するスタビライザー群のすべての要素（すべてはパウリ算子の直積である）の固有値は、すべて、これらの測定結果により評価することができ、また、同様の方法で出力ブロックの論理パウリ算子の固有値を推定することもできる。蒸留回路の選択は、幾つかの古典的な誤り訂正符号のパリティ・チェック行列（parity check matrix）により実現され得る。各出力量子ビットブロックの推定固有値（エラー・シンドローム）は、さらに互換性をチェックし、後選択を行う必要がある（互換性のないビットブロックが除去される）。そうすると、これらのエラー・シンドローム及び論理パウリ算子の固有値に基づいて、出力する符号化ブロックにおける補助状態に対して量子エラー訂正を行うことができる。

【0083】

蒸留回路U_distは、1つの古典的な誤り訂正符号

のパリティ・チェック行列により構成することができ、その形式は、

【0084】

【数8】

である。具体的な操作は次の通りであり、即ち、1組のn_C個の補助状態ブロックを考慮して、前のr_C=n_C-k_C個の補助状態ブロックを選択して古典的なパリティ・チェックの結果を保留し、その後、A_C行における1の所在する位置に基づいてCNOTゲートを配置することができる。具体的な操作は以下の通りである。

【0085】

【数9】

の場合、r_C+j番目のブロック及びi番目のブロックの量子ビット上で2つずつCNOTを行い、その後、前のr_C個のブロックの量子ビットを測定する（すべてのパリティ・チェック情報が含まれている）。これらの情報を用いて、出力するk_C個のブロックのエラー・シンドローム及び論理パウリ演算子の固有値に対して評価を行うことができる。シングルブロック上で評価した結果は互換性があれば、出力する量子状態は受け入れられる。逆に、このブロックの量子ビットはドロップする。

【0086】

上述のような蒸留回路U_distを使用することにより、量子ゲート又は測定のエラー率が比較的低いい場合、d_Cが底層のCSS量子符号の距離dよりも大きければ、スタビライザー（シンドローム）の固有値の互換性がない量子ビットブロックをフィルタリング（除去）した後に、出力するブロックは、相関パウリXエラーを含まない。また、類似した方法を用いて、相関パウリZエラーを除去することもできる。

【0087】

量子誤り訂正理論によれば、各ノイズ付き量子ビットブロックは、幾つかのパウリXとZ類のエラーでそれぞれ汚染されていると見なすことができる。よって、蒸留の目的は、それぞれ、このX類とZ類の相関エラーを除去することにある。1回蒸留することにより1種類の相関ノイズを有効に除去することができるので、2種類の相関ノイズを除去するには2回蒸留する必要がある。なお、第2種類の相関ノイズを除去すると同時に、回路は、再び出力状態に第1種類の相関ノイズを導入することができない。

【0088】

考えられるやり方の1つは、2つの蒸留回路（第一段階の複数の出力ブロックが第二段階の蒸留回路に入力される前にランダムに乱される必要がある）をカスケード接続して相関X及びZ類エラーを同時除去することである。図8における（a）の部分は、

に対応する蒸留回路を示しており、（b）の部分は、

に対応する蒸留回路を示している。図8における（a）の部分に示すように、該蒸留回路は、[3,1,3]の古典符号を使用して蒸留した１つの2階段蒸留回路である。2つの古典的な誤り訂正符号

及び

に基づく入力及び出力補助状態にする量子ビットブロック数は、それぞれ、

及び

である。ここで、Y(p)は、蒸留ネット出力率であり、

【0089】

【数10】

と定義される。

【0090】

そのうち、R_i(p)は、第i段階の蒸留時の後選択のブロックに対する拒否確率であり、通常、物理量子ゲート又は測定のエラー率pに依存する。pが徐々に小さくなるときに、この拒否確率はO(p²)になる傾向がある。何故ならば、少なくとも2回量子ゲート又は測定のエラーが発生したら、1つの廃棄ブロックの出力を引き起こすことができるからである。数値シミュレーションによれば、エラー率が十分に小さい場合、R₁(p)及びR₂(p)はともに、無視できるほど小さい。また、

が比較的大きいときにY(p)に理論上の最高値、即ち、Y(p)～O(1)を保させるように、チャネル容量に達した、十分に良い古典誤り訂正符号が既に存在する。そのため、非常に低い漸近的冗長率（冗長度）を用いて必要な補助量子状態を準備することができる。

【0091】

以上、図8における（a）の部分に示す蒸留回路が適格な（相関ノイズが付かない）補助状態

を蒸留するために用いられ得ることを説明した。同様に、図8における（b）の部分に示す蒸留回路は、適格な補助状態

を蒸留するために用いられ得る。そうすると、適格な補助状態

を準備すれば、すべての3種類の補助状態の用意を実現することができる。なお、

の2進数は、

【0092】

【数11】

と表す。

【0093】

ここで、使用する量子誤り訂正符号についてさらに限定する。1種の自己双対（Self-Dual）CSS符号を検討する。そのスタビライザー生成元の重みは4の倍数である。また、すべての論理パウリXの演算子がすべて奇数重み（この点は、距離dが奇数である巡回符号について常に可能である）を取ると規定する。このようにすれば、まず、適格なCSS状態を用意することができ、その2進数は、

【0094】

【数12】

と表すことができる。

【0095】

なお、

は、図8における（a）の部分に示す蒸留回路を用いて有効に用意することができる。その後、補助状態の2番目の量子ビットブロックにおける各量子ビットに1つの位相ゲートを作用させる。求めようとする特殊CSS符号について、このような操作は、2番目の量子ビットブロックにおける各論理量子ビットに1つの論理位相ゲートを作用させることに相当し、その効果は、量子状態を

【0096】

【数13】

に変換することにある。

【0097】

最後に、補助状態の1番目のブロックと2番目のブロックとの間に論理CNOTを実現することで、

を得ることができる。なお、このようなCNOT回路は、適格なCSS状態により補助して得ることができ、言い換えると、図8における（a）の部分に示す蒸留回路を再び使用する必要がある。

【0098】

2段階蒸留は、概念上良く理解されている補助状態用意スキームである。該スキームは、漸近近似の下で最適であるが、実際には、一度に

個の量子ビットブロックを同時に入力する必要がある。この数は通常非常に大きいから、必要な総量子ビット数が大きすぎるだけでなく、蒸留過程自体が複雑すぎて、蒸留回路の閾値が比較的低いことを来すこともある。また、このように多くの量子ビットブロックの操作も非常に不便で柔軟性がない。

【0099】

よって、本出願はさらに、より有効な補助状態用意方法を提案する。簡単に言えば、Steaneのスキームにより、リソースを圧縮し且つ迅速に完成することができる（おおよそO(k)の回路の深さ、及び、蒸留回路の深さの漸近が同じであることが要される）。なお、Steane高速選択スキームは、第一ラウンドの相関ノイズの除去のみを行うことができるが、第二ラウンドに用いることができない。何故ならば、その回路自体は相関ノイズを導入し得るからである。よって、本出願は、第一層においてSteaneのスキームを用いて、その後、第二層において蒸留のスキームを行う方法を提案する。このように入出力するブロック数は、それぞれ、n_c及びk_cである。該方法は、回路複雑性を低減することができる（蒸留回路の閾値も同時に上がる）と同時に、全体の柔軟性を向上させることもできる（一度に同時に入力する量子ビットブロックの数が減少する）。

【0100】

本出願の実施例により提供されるテクニカルソリューションについて、漸近的分析により平均リソースオーバーヘッド（各論理クリフォード回路に必要なリソースオーバーヘッド）の推定を行い、そして、関連する他のスキームとの比較を行った。該比較の結果は、以下の表1を参照することができる。

【0101】

【表1】

表1から分かるように、本出願のテクニカルソリューションは、kが比較的大きいときに（漸近傾向）、物理レベルでのクリフォード回路の実行と同じであり、他のスキームに比べて比較的大きい減少がある。また、リアルタイム回路深さの面では最適である。さらに、パイプラインの構成下で、本出願のテクニカルソリューションに必要なオーバーヘッドの総量子ビット数が

であり、スキーム3以外の他のすべてのスキームに比較して最適である。但し、スキーム3の時間オーバーヘッドのコストは、本出願のテクニカルソリューションよりも遥かに大きい。即ち、総合的に検討すると、本出願のテクニカルソリューションに必要な総物理量子ビット数、総量子ゲート数、及びリアルタイム計算時間は、漸近近似の下で、関連スキームに比較して大幅に改善される。

【0102】

量子コンピュータがリアルに実用化されると、本出願のテクニカルソリューションは、非常に役たち、量子クラウド計算プラットフォーム及び将来提供し得る量子計算サービスでより大きな価値を生み出すことができる。特に、論理量子ビット数が非常に大きい（例えば、量子場理論のシミュレーション計算には、数百万の論理量子ビットが必要である）場合、量子多体シミュレーション（量子多体シミュレーションは、量子コンピューティングの最も重要なアプリケーションである可能性があり、この特定のケースでは、数百倍から数千倍高速になる可能性がある）を含む一連のアルゴリズムを大幅に加速し、必要な物理量子ビット数及び物理量子ゲート数を大幅に圧縮することができる。

【0103】

本出願の1つの例示的な実施例はさらに、超伝導量子計算チップを提供する。該超伝導量子計算チップは、上述の量子クリフォード回路のフォールト・トレラント計算方法を実現するために用いられる。図9に示ように、該超伝導量子計算チップ90は、3次元集積化・パッケージング物理構造を採用し、3次元集積化・パッケージングされるm層の物理量子ビットを含み、mは、1よりも大きい整数である。

【0104】

図9では、各層における黒い点は物理量子ビットを示し、各層における物理量子ビットはすべて同一の符号化ブロックにある。各層物理量子ビットは1種の量子状態を形成するために用いられ、該量子状態は上述の入力状態、補助状態及び出力状態のうちの任意の1つである。

【0105】

同じ層における物理量子ビットに対して、汎用量子共振キャビティによるカップリングにより遠隔（Remote）カップリングを実現することができる。異なる層の同じ位置にある物理量子ビットに対して、データバスを採用してこれらのビット間のカップリングを達成することができる。オプションとして、異なる層における同じ位置にある物理量子ビットについては、シリコン貫通技術によりデータバスを形成してこれらの物理量子ビットに対してカップリングを行うことができる。

【0106】

上述の方式により、3次元集積化・パッケージング物理構造を用いて超伝導量子計算チップを実現することで、遠隔CNOTを達成することができるため、上述の量子クリフォード回路のフォールト・トレラント計算方法の実現に十分なハードウェアのサポートを提供することができる。

【0107】

以下、本出願の装置の実施例であり、それは、本出願の方法の実施例を実行するために用いられ得る。なお、本出願の装置の実施例に未記載の細部については、本出願の方法の実施例を参照することができる。

【0108】

図10を参照する。それは、本出願の1つの実施例により提供される量子クリフォード回路のフォールト・トレラント計算装置のブロック図である。該装置は、上述の方法の実施例を実現し得る機能を有し、前記機能は、ハードウェアにより実現されても良く、ハードウェアがその対応するソフトウェアを実行することにより実現されても良い。該装置は、コンピュータ装置であっても、コンピュータ装置に設置されても良い。該装置1000は、回路分解モジュール1010、補助状態用意モジュール1020、テレポーテーションモジュール1030、エラー抽出モジュール1040、及びフォールト・トレラント計算モジュール1050を含んでも良い。

【0109】

回路分解モジュール1010は、量子クリフォード回路をs個の論理クリフォード回路に分解するために用いられ、前記sは正の整数である。

【0110】

補助状態用意モジュール1020は、前記s個の論理クリフォード回路にそれぞれ対応する補助状態を用意するために用いされる。

【0111】

テレポーテーションモジュール1030は、前記s個の論理クリフォード回路のうちのi番目の論理クリフォード回路について、前記i番目の論理クリフォード回路に対応する入力状態を補助量子ビットにテレポーテーションするために用いられ、ここで、テレポーテーション後に得られた量子状態が前記i番目の論理クリフォード回路により処理されることで、前記i番目の論理クリフォード回路に対応する出力状態が取得され、前記iは、前記s以下の正の整数である。

【0112】

エラー抽出モジュール1040は、テレポーテーションの過程において、前記i番目の論理クリフォード回路に対応する入力状態及び補助状態に基づいて、測定により前記i番目の論理クリフォード回路に対応するエラー・シンドロームを取得するために用いられる。

【0113】

フォールト・トレラント計算モジュール1050は、前記i番目の論理クリフォード回路に対応するエラー・シンドロームに基づいて、前記i番目の論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、フォールト・トレラント計算後の出力状態を取得するために用いられる。

【0114】

以上のことから、本出願の実施例により提供されるテクニカルソリューションでは、量子クリフォード回路を有限個の論理クリフォード回路に分解することで、各論理クリフォード回路にそれぞれ対応する補助状態を用意し、入力状態がテレポーテーションされた後に論理クリフォード回路により処理されることで対応する出力状態を取得し、また、テレポーテーションの過程において、入力状態及び補助状態に基づいて測定により論理クリフォード回路に対応するエラー・シンドロームを取得し、その後、該エラー・シンドロームに基づいて上述の出力状態に対して誤り訂正処理を行うことで、フォールト・トレラント計算後の出力状態を取得することができる。上述の方式により、テレポーテーションに基づく論理ゲート実現スキームを用いて、量子クリフォード回路のフォールト・トレラント計算を効率良く実現し得るとともに、物理量子ビット及び物理量子ゲートの使用数を減少させることもできる。

【0115】

例示的な実施例において、前記エラー抽出モジュール1040は、
前記i番目の論理クリフォード回路に対応する入力状態及び補助状態に対してCNOTゲートにより処理を行い；
前記入力状態に対応する物理量子ビットに対してパウリZ方向で測定を行い、また、前記補助状態に対応する物理量子ビットに対してパウリX方向で測定を行うことで、測定結果を取得し；
前記測定結果に基づいて、前記i番目の論理クリフォード回路に対応するエラー・シンドロームを決定するために用いられる。

【0116】

例示的な実施例において、前記フォールト・トレラント計算モジュール1050は、
前記測定結果に基づいて、訂正する必要のある論理パウリXと論理パウリZ演算子を決定し；
前記i番目の論理クリフォード回路に対応するエラー・シンドロームに基づいて、量子誤り訂正符号に対応する復号アルゴリズムを用いて、エラーが発生した位置及び種類を決定し、前記i番目の論理クリフォード回路に対応する出力状態に対して誤り訂正処理を行い、訂正する必要のある前記論理パウリX演算子及び論理パウリZ演算子を訂正した後に前記フォールト・トレラント計算後の出力状態を得るために用いられる。

【0117】

例示的な実施例において、前記補助状態用意モジュール1020は、
前記s個の論理クリフォード回路にそれぞれ対応する補助状態を決定し；
前記補助状態にそれぞれ対応するフォールト・トレラント用意回路を構成し；
パイプライン方式により前記フォールト・トレラント用意回路を並列使用して前記補助状態を用意するために用いられる。

【0118】

例示的な実施例において、前記sは9以下である。

【0119】

例示的な実施例において、前記論理クリフォード回路は、1種類のみのゲートの回路を含み、前記1種類のみのゲートは、制御NOTゲート、アダマールゲート及び位相ゲートのうちの任意の1種類である。

【0120】

例示的な実施例において、前記補助状態は、前記制御NOTゲートに対応する補助状態、前記アダマールゲートに対応する補助状態、及び前記位相ゲートに対応する補助状態のうちの少なくとも1つを含む。

【0121】

例示的な実施例において、前記回路分解モジュール1010は、
前記量子クリフォード回路をシンプレクティック行列の形式に変換し、前記量子クリフォード回路のシンプレクティック行列の表現を取得し；
前記量子クリフォード回路のシンプレクティック行列の表現を分解し、前記s個の論理クリフォード回路のシンプレクティック行列の表現を得るように用いられる。

【0122】

なお、上述の実施例により提供される装置は、その機能を実現するときに上述の各機能モジュールの区分のみを例にとって説明したが、実際の応用では、ニーズに応じて上述の機能を異なる機能モジュールに割り当てて完成することができ、即ち、装置の内部の構造を異なる機能モジュールに分割することで、上述の全部又は一部の機能を達成することができる。また、上述の実施例により提供される装置及び方法の実施例は、同一の技術的思想に属し、その具体的な実現過程については、方法の実施例を参照することができるから、ここではその詳しい説明を省略する。

【0123】

図11を参照する。それは、本出願の1つの実施例により提供されるコンピュータ装置の構成を示す図である。該コンピュータ装置は、上述の実施例により提供される量子クリフォード回路のフォールト・トレラント計算方法を実施するために用いられる。以下、該コンピュータ装置が古典コンピュータであるケースを例にとって具体的に説明する。

【0124】

前記コンピュータ装置1100は、中央処理ユニット（Central Processing Unit、CPU）1101、ランダムアクセスメモリ（Random Access Memory、RAM）1102及びリードオンリーメモリ（Read－Only Memory、ROM）1103を含むシステム記憶器1104、及び、システム記憶器1104と中央処理ユニット1101とを接続するシステムバス1105を含む。前記コンピュータ装置1100はさらに、コンピュータ内の各部品間の情報伝送を助ける基本入力／出力システム（I／Oシステム）1106、並びに、オペレーティングシステム1113、応用（アプリ）プログラム1114及び他のプログラムモジュール1115を記憶するための大容量記憶装置1107を含む。

【0125】

前記基本入力／出力システム1106は、情報を表示するための表示器1108及びユーザに情報を入力させるためのマウス、キーボードなどの入力装置1109を含む。ここで、前記表示器1108及び入力装置1109はともに、システムバス1105に接続される入出力制御器1110により中央処理ユニット1101に接続される。前記基本入力／出力システム1106はさらに、入出力制御器1110を、キーボード、マウス、電子スタイラスなどの複数の他の装置からの入力を受信及び処理するために含んでも良い。同様に、入出力制御器1110はさらに、表示スクリーン、プリンタ又は他の種類の出力装置に出力を提供することができる。

【0126】

前記大容量記憶装置1107は、システムバス1105に接続される大容量記憶制御器（図示せず）により中央処理ユニット1101に接続される。前記大容量記憶装置1107及びその関連するコンピュータ可読媒体は、コンピュータ装置1100のために不揮発性記憶を提供することができる。言い換えると、前記大容量記憶装置1107は、ハードディスク又はCD－ROM（Compact Disc Read－Only Memory）ドライブのようなコンピュータ可読媒体（図示せず）を含んでも良い。

【0127】

一般性を失うことなく、コンピュータ可読媒体には、コンピュータ記憶媒体及び通信媒体が含まれ得る。コンピュータ記憶媒体には、コンピュータ可読命令、データ構造、プログラムモジュール、他のデータなどの情報を保存するための任意の方法又は技術で実現される揮発性及び不揮発性のリムーバブル及び非リムーバブルメディアが含まれ得る。コンピュータ記憶媒体には、RAM、ROM、EPROM（消去可能及びプログラム可能な読み取り専用メモリ）、EEPROM（電気的に消去可能及びプログラム可能な読み取り専用メモリ）、フラッシュメモリ、他のソリッドステートストレージテクノロジー、CD-ROM、DVD（デジタルビデオディスク、高密度デジタルビデオディスク）、他の光学ストレージ、テープカセット、磁気テープ、ディスクストレージ、又は、他の磁気ストレージデバイスが含まれ得る。もちろん、当業者が理解すべきは、前記コンピュータ記憶媒体は上述の種類に限定されないということである。なお。上述のシステム記憶器1104及び大容量記憶装置1107は、記憶器と総称することができる。

【0128】

本出願の各実施例によれば、前記コンピュータ装置1100はさらに、例えば、インターネットなどのネットワークにより、ネットワーク上の遠隔コンピュータに接続されても良い。即ち、コンピュータ装置1100は、前記システムバス1105に接続されるネットワークインターフェースユニット1111によりネットワーク1112に接続されても良く、或いは、ネットワークインターフェースユニット1111を用いて他の種類のネットワーク又は遠隔コンピュータシステム（図示せず）に接続され得ると言っても良い。

【0129】

前記記憶器には、少なくとも1つの指令、少なくとも1つのプログラム、コード集又は指令集が記憶されており、前記少なくとも1つの指令、少なくとも1つのプログラム、コード集又は指令集は、1つ又は1つ以上の処理器により実行されることで、上述の実施例により提供される量子クリフォード回路のフォールト・トレラント計算方法を実現するように構成されても良い。

【0130】

例示的な実施例において、コンピュータ可読記憶媒体がさらに提供され、前記記憶媒体には、少なくとも1つの指令、少なくとも1つのプログラム、コード集又は指令集が記憶されており、前記少なくとも1つの指令、前記少なくとも1つのプログラム、前記コード集又は前記指令集は、コンピュータ装置の処理器により実行されるときに、上述の実施例により提供される量子クリフォード回路のフォールト・トレラント計算方法を実現することができる。例示的な実施例において、上述のコンピュータ可読記憶媒体は、ROM、RAM、CD－ROM、磁気テープ、フロッピーディスク、光データストレージデバイスなどであっても良い。

【0131】

例示的な実施例において、コンピュータプログラムプロダクトがさらに提供され、該コンピュータプログラムプロダクトは実行されるときに、上述の実施例により提供される量子クリフォード回路のフォールト・トレラント計算方法を実現することができる。

【0132】

なお、本文に言及されている「複数」とは、2つ又は2つ以上を指す。「及び／又は」は、関連する対象の関係を記述し、次のような3種類の関係を表すことができる。例えば、A及び／又はBは、Aが単独で存在し、A及びBが同時に存在し、Bが単独で存在するという3種類の場合を表す。符号「／」は、一般に、前後の関連する対象が「又は」の関係を有することを表す。また、本文に記述されているステップの番号は、ステップ間の1種の実行可能な順序を例示するに過ぎず、幾つかの他の実施例では、上述のステップは、番号に示す順序に従って実行しなくても良く、例えば、2つの異なる番号のステップは同時に実行されても良く、又は、2つの異なる番号のステップは図示と逆の順序に従って実行されても良いが、本出願の実施例はこれについて限定しない。

【0133】

以上、本発明の好ましい実施形態を説明したが、本発明はこのような実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術的範囲に属する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【国際調査報告】