特表 2022-521511 集積型パッシブコンポーネントを搭載したパワーモジュール用パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-04-08

(54)【発明の名称】集積型パッシブコンポーネントを搭載したパワーモジュール用パッケージ

(51)【国際特許分類】

   H01G 4/30 20060101AFI20220401BHJP

   H01G 2/08 20060101ALI20220401BHJP

【ＦＩ】

H01G4/30 515

H01G4/30 201L

H01G4/30 201G

H01G4/30 516

H01G4/30 201D

H01G2/08 A

【審査請求】有

【予備審査請求】有

(21)【出願番号】P 2021548667

(86)(22)【出願日】2019-11-11

(85)【翻訳文提出日】2021-10-05

(86)【国際出願番号】 US2019060746

(87)【国際公開番号】W WO2020171861

(87)【国際公開日】2020-08-27

(31)【優先権主張番号】62/808,493

(32)【優先日】2019-02-21

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/531,255

(32)【優先日】2019-08-05

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】511231986

【氏名又は名称】ケメット エレクトロニクス コーポレーション

(74)【代理人】

【識別番号】110000796

【氏名又は名称】特許業務法人三枝国際特許事務所

(72)【発明者】

【氏名】バルチチュード ジョン

(72)【発明者】

【氏名】ジョーンズ ロニー ジー．

(72)【発明者】

【氏名】テンプルトン アレン

(72)【発明者】

【氏名】レスナー フィリップ エム．

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AF06

5E082AA01

5E082AB03

5E082EE23

5E082EE24

5E082EE26

5E082FF05

5E082FG26

5E082GG10

5E082GG11

(57)【要約】

本明細書は、隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、該ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成する、半導体をパッケージングするモジュールを開示する。
【選択図】図１

【特許請求の範囲】

【請求項1】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成する、半導体をパッケージングするモジュール。

【請求項2】

前記ＰＤＣは構造基板に内蔵される、請求項１に記載の半導体をパッケージングするモジュール。

【請求項3】

交互に配置された内部電極に電気的に接触する少なくとも１つの容量性カップリング終端をさらに含む、請求項２に記載の半導体をパッケージングするモジュール。

【請求項4】

前記容量性カップリング終端は、Ｃｕ、Ｎｉ、Ｗ、Ａｇ、Ｐｄ、ＰｔおよびＡｕからなるグループから選択される少なくとも１つの金属を含む、請求項３に記載の半導体をパッケージングするモジュール。

【請求項5】

前記容量性カップリング終端は、外部終端およびビアから選択される、請求項３に記載の半導体をパッケージングするモジュール。

【請求項6】

少なくとも１つのＰＤＣインターフェースパッドをさらに含む、請求項２に記載の半導体をパッケージングするモジュール。

【請求項7】

前記半導体デバイスは、前記ＰＤＣインターフェースパッドと電気的に接触する、請求項６に記載の半導体をパッケージングするモジュール。

【請求項8】

前記ＰＤＣインターフェースパッドは、はんだボール、はんだピラー、またはワイヤボンディングによって前記半導体デバイスに接続される、請求項７に記載の半導体をパッケージングするモジュール。

【請求項9】

前記構造基板に内包された内部電極をさらに含む、請求項２に記載の半導体をパッケージングするモジュール。

【請求項10】

前記内部電極は、Ｃｕ、Ｎｉ、Ａｌ、Ｗ、Ａｇ、Ｐｄ、ＰｔおよびＡｕからなるグループから選択される少なくとも１つの金属を含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項11】

前記内部電極はＮｉを含む、請求項７に記載の半導体をパッケージングするモジュール。

【請求項12】

前記誘電率は２５以上１７５以下である、請求項１に記載の半導体をパッケージングするモジュール。

【請求項13】

前記常誘電体はＣ０Ｇ誘電体である、請求項１に記載の半導体をパッケージングするモジュール。

【請求項14】

前記常誘電体は、ジルコン酸カルシウムを含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項15】

前記常誘電体は、少なくとも５０重量％のジルコン酸カルシウムを含む、請求項１４に記載の半導体をパッケージングするモジュール。

【請求項16】

前記ＰＤＣの定格電圧は１Ｖから２０，０００Ｖである、請求項１に記載の半導体をパッケージングするモジュール。

【請求項17】

前記ＰＤＣは、５００Ｖから１０，０００Ｖの定格電圧を有し、定格電圧５００Ｖで単位体積あたりの静電容量は少なくとも１．０μＦ／ｃｃであり、定格電圧１０，０００Ｖで単位体積あたりの静電容量は少なくとも０．００３μＦ／ｃｃである、請求項１６に記載の半導体をパッケージングするモジュール。

【請求項18】

６５℃から３００℃の定格動作温度範囲を有する、請求項１に記載の半導体をパッケージングするモジュール。

【請求項19】

１５０℃から３００℃の範囲のピーク動作温度を有する、請求項１８に記載の半導体をパッケージングするモジュール。

【請求項20】

前記ＰＤＣは少なくとも１つの放熱チャネルを含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項21】

少なくとも１つの前記放熱チャネルが、前記内部電極に平行であるものと前記内部電極に垂直であるものとから選択される、請求項２０に記載の半導体をパッケージングするモジュール。

【請求項22】

前記ＰＤＣは前記半導体と冷却装置との間にある、請求項２０に記載の半導体をパッケージングするモジュール。

【請求項23】

前記冷却装置はパッシブデバイスおよびアクティブデバイスから選択される、請求項２２に記載の半導体をパッケージングするモジュール。

【請求項24】

前記ＰＤＣと電気的に接触する少なくとも１つのコンポーネントをさらに含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項25】

前記コンポーネントは、トランジスタ、コンデンサ、ダイオード、レジスタ、バリスタ、インダクタ、ヒューズ、集積回路、過電圧放電デバイス、センサ、スイッチ、静電気放電サプレッサ、インバータ、整流器、およびフィルタからなるグループから選択される、請求項２４に記載の半導体をパッケージングするモジュール。

【請求項26】

前記ＰＤＣはビアを含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項27】

前記内部電極の少なくとも１つの内部電極は、前記ビアを介して外部終端と電気的に接触する、請求項１に記載の半導体をパッケージングするモジュール。

【請求項28】

放熱層をさらに含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項29】

前記放熱層は、前記ＰＤＣと前記半導体との間にある、請求項２８に記載の半導体をパッケージングするモジュール。

【請求項30】

前記放熱層を通る少なくとも１つのビアをさらに含む、請求項２９に記載の半導体をパッケージングするモジュール。

【請求項31】

前記ビアは絶縁ビアである、請求項３０に記載の半導体をパッケージングするモジュール。

【請求項32】

前記放熱層は、常誘電体よりも低い誘電率を有する、請求項２９に記載の半導体をパッケージングするモジュール。

【請求項33】

請求項１に記載のモジュールを含む、電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は集積型パッシブコンポーネントを含むパワーモジュール用パッケージに関する。より具体的には、本発明はモジュールに一体の静電容量を含むことにより、実装されるコンポーネントとしての個々のコンデンサの組み込みを最小限に抑えるパワーモジュール用パッケージに関する。

【0002】

［関連出願の相互参照］
本発明は２０１９年２月２１日に出願された係属中の米国仮出願第６２／８０８，４９３号に基づいて優先権を主張し、該米国仮出願は参照により本明細書に組み込まれる。

【背景技術】

【0003】

電子機器のサイズ縮小に対する絶えることのないニーズがある。業界で「小型化」と呼ばれるこの努力は、主として２つの視点で顕著である。主たる視点の１つはコンポーネントレベルにあり、各コンポーネントは、より小さい容積でより高いレベルの機能を実現することを目的として、構造または機能の非効率領域に対し継続的な精査がなされている。他の主たる視点は、電子部品のアセンブリがまとめられて機能モジュールまたは機能デバイスを形成する、モジュールまたは電子デバイスレベルにある。本発明は、具体的にはモジュールの小型化、特にパワーモジュールの小型化に関する。

【0004】

パワーモジュールの小型化に関する取り組みにより、ＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリム）をベースにしたものなど、より高いスイッチング周波数とより高い電圧で動作するワイドバンドギャップ半導体が使用されることになった。より高いスイッチング周波数では、より少ない静電容量が求められ、その結果コンデンサが占めるスペースが減少する。たとえば、Ｈｚ単位の所定の周波数でＤＣリンクコンデンサに必要な静電容量値は、式１を使って計算される。

【0005】

【数1】

式中：
Ｃ＝静電容量（Ｆ）
Ｐ_ｌｏａｄ＝パワー（Ｗ）
Ｕ_{ｒｉｐｐｌｅ}＝リップル電圧（Ｖ）
Ｕ_ｍａｘ＝最大電圧（Ｖ）
ｆ＝スイッチング周波数（Ｈｚ）である。

【0006】

式１を使用して、図１および２に示されるように、所定の電源負荷に必要な静電容量を推定することが可能である。図１および２から分かるように、電圧を上げることで必要な静電容量を減らせるが、電源負荷が増えるとより高い静電容量が必要になる。スイッチング周波数を上げることでスナバコンデンサに必要な静電容量も減少する。サイズ縮小には低い静電容量値が望ましいが、高い周波数では電磁障害（ＥＭＩ）が問題になる。

【0007】

図１および図２に示されるように、低周波数では、高電力および低電圧の非常に大きなＤＣリンクコンデンサが必要になる。２０ｋＨｚのスイッチング周波数では、たとえばＳｉベースの半導体に特有の、必要とされる大きな静電容量が、フィルムコンデンサと電解コンデンサによって維持される。しかしながら、より高い周波数と電圧であってもスイッチングする、ＳｉＣとＧａＮに基づいたワイドバンドギャップ半導体デバイスが採用されている。理由は、ワイドバンドギャップ半導体デバイスが高い変換効率とより小さなサイズを支援するためである。

【0008】

低温同時焼成セラミックス（ＬＴＣＣ）が半導体を他のパッシブコンポーネントと共にパッケージ化するために使用されている。ただし、使用されるガラスセラミック材料は１０未満の低い誘電率を有し、それらは主に高周波や低電圧エネルギー変換および制御電子機器に使用される。この低い誘電率の結果、現場で実現できるのは低い静電容量のみであり、低電圧ディスクリートコンデンサによる高い静電容量値を表面実装または埋め込みによってこれらのパッケージ内に組み込む必要がある。

【0009】

本明細書で提供されるのは、高電圧および高スイッチング周波数での使用に適したパワーモジュールである。さらに、本明細書で提供されるのは、パワーモジュールのさらなる小型化を可能にする高電圧および高スイッチング周波数で使用するためのパワーモジュールである。

【発明の概要】

【発明が解決しようとする課題】

【0010】

本発明は、集積型パッシブコンポーネント、特にコンデンサを備えた改良されたパワーモジュールに関する。

【0011】

より具体的には、本発明は、高誘電率の常誘電体を備えた多層セラミックコンデンサ構造に基づく、内蔵された静電容量を有する改良された電源装置に関する。

【課題を解決するための手段】

【0012】

明細書から理解されるように、これら及びその他の実施形態は、半導体をパッケージングするモジュールに提供され、該モジュールは、隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つの常誘電体コンデンサ（ＰＤＣ）を含み、該ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成する。

【図面の簡単な説明】

【0013】

【図1】１０％のリップル電圧で４００Ｖのさまざまな電力レベルにおいて周波数の関数として静電容量をグラフで示す。

【図2】１０％のリップル電圧で１２００Ｖのさまざまな電力レベルにおいて周波数の関数として静電容量をグラフで示す。

【図3】本発明の実施形態の概略図である。

【図4】本発明の実施形態の概略図である。

【図5】本発明のＰＤＣの概略図である。

【図6】本発明のＰＤＣの概略図である。

【図7】本発明のＰＤＣの概略図である。

【図8】本発明のＰＤＣの概略図である。

【図9】本発明の実施形態の概略図である。

【図10】本発明の代表的なコンポーネントの概略図である。

【図11】本発明の使用に適した内部電極パターンの概略図である。

【図12】本発明の使用に適した内部電極パターンの概略図である。

【図13】本発明の実施形態の概略図である。

【図14】本発明の実施形態の概略図である。

【図15】本発明の実施形態の概略図である。

【図16】本発明の実施形態の概略図である。

【図17】本発明の実施形態をグラフで示す。

【図18】本発明の実施形態をグラフで示す。

【図19】本発明の実施形態のイメージである。

【図20】本発明の実施形態の概略図である。

【図21】本発明の実施形態の概略図である。

【図22】本発明の実施形態の概略図である。

【図23】本発明の実施形態の概略図である。

【図24】本発明の実施形態の概略図である。

【図25】本発明の実施形態の概略図である。

【図26】本発明の実施形態の概略図である。

【図27】本発明の実施形態の概略図である。

【図28】本発明の実施形態の概略図である。

【図29】本発明の実施形態の概略図である。

【発明を実施するための形態】

【0014】

本発明は、改善されたパワーモジュール、より具体的には、内蔵された、または一体の静電容量を含むパワーモジュールに関する。より具体的には、本発明は、内蔵される多層セラミックコンデンサ構造を使用して個別に実装されるコンポーネントとしてではなく、モジュールまたはマイクロプロセッサ内に内蔵された、またはモジュールまたはマイクロプロセッサと一体の静電容量を効果的に組み込む、高出力電子機器の改善されたパッケージングに関する。

【0015】

改善されたパワーモジュールパッケージは、好ましくは内蔵されたコンデンサを含んで提供され、該内蔵されたコンデンサは、本明細書では常誘電体コンデンサ（ＰＤＣ）と呼ばれる常誘電体を含む。ＰＤＣを使用すると、パワーモジュールをさらに小型化し、より高い電圧かつより高い周波数で動作することができる。基板にＰＤＣを埋め込むことで基板の容積自体を機能させ、それによって回路領域を犠牲にすることなく、かつコンポーネントの実装を必要とせずに、内蔵静電容量を提供できる。さらに、パワーモジュールの回路を形成する導電路が大幅に縮小され、それによってＥＳＲとＥＳＬを改善し、したがってモジュールの電気的機能が改善する。このような小型化を容易にするためには、より高い電圧と周波数で動作でき、２５０℃近くになる高い接合部温度であっても、ワイドバンドギャップ（ＷＢＧ）半導体に近いパッケージ化ができるコンデンサが必要になる。

【0016】

本発明は、開示に不可欠な構成要素を形成する図を参照して説明されるが、これらの開示に限定されない。さまざまな図を通して同様の要素にはそれに応じた番号が付される。

【0017】

本発明の実施形態は、図３を参照して説明される。図３では、モジュールの一部が分離図で示されている。常誘電体コンデンサ（ＰＤＣ）を１０で示す。ＰＤＣは、平行な平面内部電極１４を含み、隣接する電極は反対の極性を有する。隣接する電極間には常誘電体１２がある。内部電極は容量性カップリングを形成する。容量性カップリング終端１６は、交互に配置された内部電極１４と電気的に接触しており、それにより、ＰＤＣインターフェースパッド１８またはそれの相当物に対し容量性カップリングによる電気的接続を提供し、それが、本明細書でさらに十分に説明するように、モジュールの少なくとも１つのコンポーネント２４に対する電気的接続を可能にする。インターフェースパッドへの接続方法は、本明細書では特に限定されないが、はんだボール、はんだピラー、またはワイヤボンディングによる取り付けが好ましい。

【0018】

本発明の実施形態を、図４を参照して説明する。図４では、モジュール２０が部分概略図で示されている。モジュールは、構造基板２２に内蔵された少なくとも１つのＰＤＣ１０を含み、オプションとして好ましくは、少なくとも、常誘電体１２に内包されたＰＤＣの内部電極を備えている。構造基板に対し、構造基板上に、または構造基板内に取り付けられた多数のコンポーネント２４は、相互に及び／又はＰＤＣと電気的に接続されて、モジュールの所望の電気的機能を提供する。電源２８はモジュールに電力を供給し、コントローラ２６は電力を供給されるデバイス３０に対し供給電力を制御する。モジュールを形成するコンポーネントの接続方法は業界で知られており、本明細書では限定されないので、ＰＤＣと多数のコンポーネントとの間の回路トレースは、図４には示されていない。

【0019】

ＰＤＣ１０、構造基板２２、およびコンポーネント２４を統合してマイクロプロセッサを形成でき、該マイクロプロセッサは任意にモジュール２０内に収納できる。マイクロプロセッサに内蔵されるＰＤＣは、２００ボルト未満のより低い電圧での使用に特に適している。

【0020】

ＰＤＣについて、常誘電体を含む多層セラミックコンデンサの概略を示す図５乃至図８を参照して説明する。図５は一対の内部電極１００を示しており、説明のために符号Ａ、Ｂが付されている。実際には、好ましくは、内部電極は同一である。各電極は静電容量領域１０２と多数のタブ１０４を有する。内部電極は、隣接する内部電極間に常誘電体誘電体を挟んで重ねられ、内部電極ＡおよびＢが交互に配置されており、静電容量領域の位置が合わされ、交互に配置されるタブ、例えば、内部電極Ａのタブが位置合わせされて、内部電極のスタックを形成する。該スタックが、図６の上面概略図に示され、ここで、隣接するタブは交互の極性を有している。アセンブリ全体が、セラミック、好ましくは常誘電体に内包されることが好ましい。図７に示される実施形態では、外部終端１０６が位置合わせされた共通の極性のタブと電気的に接触して形成される。使用時に、外部終端は容量性カップリング終端として機能し、引き続きＰＤＣインターフェースパッドと電気的に接触する。外部終端は、好ましくは、銅、ニッケル、タングステン、銀、パラジウム、白金、金、またはそれらの組み合わせから選択される少なくとも１つの材料を含む。

【0021】

図８に示される実施形態では、ビア１０８が、位置合わせされた共通の極性のタブのスタックを貫通して形成される。ビアは、容量性カップリング終端として機能し、その後引き続いて好ましくは前記ＰＤＣの好ましい表面上で外部終端を介して、ＰＤＣインターフェースパッドと電気的に接触する。ビアは、モジュールから不要な熱を取り除くための低熱抵抗経路を提供する。ニッケル内部電極を備えた好ましいジルコン酸カルシウムベースの誘電体の場合、銅めっきされたビアが好ましい。タブおよびビアの露出した銅の表面は、ニッケル、銀、スズ、金、パラジウム、またはこれらの組み合わせでオーバーめっきされる。ビアは、建築に使用される誘電体テープのギャップを使用するか、グリーンボディまたは焼成ボディで機械加工することによって形成できる。これらが、内部電極に接触していない状態で、純粋に機械的な取り付けに使用できることも、当業者によって理解されるであろう。さらに、オプションのオーバーめっきにより銅をスクリーン印刷することで部品表面にトレースを形成でき、モジュール内に他のコンポーネントをパッケージングするために、及び半導体に接触するために、パッドと電気接点を提供する。

【0022】

本発明の実施形態が図９を参照して説明され、図９では、説明を分かりやすくするために三相電源モジュールが概略図で示されている。図９では、第１のコンポーネントは、ＡＣ電源２００によって表される。電磁干渉フィルタまたは無線周波数干渉フィルタＥＭＩ／ＲＦＩ２０２として表されている第２のコンポーネントは、ＡＣ電源と一体に表面実装が可能であり、あるいは、該ＥＭＩ／ＲＦＩフィルタは、ＰＤＣインターフェースパッド１８^１－１８^３に終端する容量性カップリング終端１６^１－１６^３で示されているように、構造基板２２に埋め込むことができる。代表的なＥＭＩ／ＲＦＩフィルタの概略が回路図Ａとして図１０に示されている。一実施形態では、ＥＭＩ／ＲＦＩフィルタの少なくともコンデンサは、本明細書に記載されるように内蔵されたＰＤＣである。ＡＣ高調波フィルタ２０４として表される第３のコンポーネントは、好ましくは内部電極２０１^１－２０１^３を介してＥＭＩ／ＲＦＩフィルタでフィルタリングされた電力を受け取る。代表的なＡＣ高調波フィルタの概略が回路図Ｂとして図１０に示されている。一実施形態では、ＡＣ高調波フィルタのコンデンサおよびインダクタは、本明細書に記載されるように内蔵されたＰＤＣである。ＡＣ／ＤＣコンバータ２０６として表される第４のコンポーネントは、ＡＣ信号をＤＣ信号に変換するために実装されるデバイスである。ＡＣ／ＤＣコンバータは、ＰＤＣインターフェースパッド１８^４－１８^６に終端する容量性カップリング終端１６^４－１６^６によってＡＣ高調波フィルタに電気的に接続され、それにより導電路の長さを最小限に抑えられる。ＡＣ／ＤＣコンバータと、ＤＣ／ＡＣインバータとして表される第５コンポーネント２１４との間には、スナバ回路２０８および２１２とＤＣリンクコンデンサ２１０として表されるコンポーネントが内蔵される。代表的なスナバ回路の概略が回路図Ｃとして図１０に示され、代表的なＤＣリンクコンデンサの概略が回路図Ｄとして図１０に示されている。スナバ回路のコンデンサは、容量性カップリング終端１６^７－１６^１０によってＰＤＣインターフェース１８^７－１８^１０と電気通信する内蔵されたＰＤＣであることが好ましい。ＤＣリンクコンデンサは、好ましくは内蔵されたＰＤＣであり、内部電極２０１^３－２０１^６によって各スナバ回路と電気的に接続されていることが好ましい。内部電極を使用することでファラデーシールドを改善し、それによりモジュールから発生するＥＭＩノイズを最小限に抑える。

【0023】

いくつかの回路設計では、性能を最適化するために、最小の等価直列インダクタンス（ＥＳＬ）および／または最小の等価直列抵抗（ＥＳＲ）を備えることが有利である。構造内に含まれる反対の極性を有する複数のコンデンサはＥＳＬを最小限に抑える。図１１から理解されるように、図５および図６に関連して上記で説明した層Ａおよび層Ｂを交互に積み重ねることで、共通の構造内部に２つの容量性カップリングを提供し、隣接する外部終端は反対極性となり、それによってＥＳＬを最小化する。

【0024】

回路のリンギングを防ぐために、コンデンサのＥＳＲを増加させることが望ましい場合がある。ＰＤＣのＥＳＲを増加させることは、ＰＤＣの内部電極の経路長を増加させることによって実現できる。図１２から理解されるように、より大きなオーバーラップ領域は、誘電体を間に挟んだＡ－１およびＢ－１の交互の層によって形成されたＰＤＣのような長方形の内部電極を利用することによって実現される。図１２の左から右に向かって示すように、経路長に沿って幅が減少すると、ＥＳＲが増加する。コンデンサの数と電極の形状を組み合わせることにより、ＥＳＬおよび／またはＥＳＲを最適化できる。
これらの技術を使用して、モジュールを含むＰＤＣの性能を最適化することができる。
ＷＢＧ半導体アプリケーションにおいて、より高いスイッチング電流エッジレートｄＩ／ｄｔおよびより高いスイッチング周波数は、誘導性負荷を駆動するより大きな電圧リンギングを生成するため、低いインダクタンスが有利である。スイッチパッケージの近傍に配置されたスナバコンデンサは、このリンギングを低減するのに役立つ。基板上のスナバ回路を集積化することで、スナバ回路からスイッチングデバイスまでのトータルループインダクタンスをさらに低減し、スナバ回路の利点を最大にする。

【0025】

内蔵されたＰＤＣは、他のコンポーネントと組み合わされて、多くの用途に適したモジュールまたは電子パッケージを提供することができる。図１３はフライングコンデンサ回路の概略図である。図１４は、ゼロ電圧スイッチング（ＺＶＳ）金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）回路の概略図である。図１５はＭＯＳＦＥＴのＨブリッジ回路の概略図である。図１６は集積転流コンデンサの概略図である。

【0026】

図１３に示される例では、２つのスイッチセルを備えたマルチレベルフライングコンデンサインバータの転流ループインダクタンスが制限要因である。スイッチの近傍に集積転流コンデンサを加えると転流性能が向上する。ソフトスイッチングでは、図１４に示すように、負荷電流が方向を変えるときスナバ回路を使用して充電電流と放電電流を供給し、ゼロ電圧スイッチング（ＺＶＳ）を可能にする。

【0027】

図１５および１６に示される４つのスイッチ回路において、スイッチの近傍に静電容量を加えることで、スイッチングデバイスからさらに離れて位置するＤＣリンクコンデンサやフライングコンデンサなどのバルク平滑コンデンサの性能が向上する。

【0028】

本発明の実施形態を、図２０を参照して説明する。図２０では、モジュール２１８は、少なくとも１つの半導体１９と接触する、少なくとも１つの放熱層２０を搭載する。放熱層は、モジュールからの熱の横方向の放散を容易にする。少なくとも１つのＰＤＣ１０は半導体と電気的に接触し、好ましくは、該半導体とＰＤＣとの間の放熱層と接触する。ＰＤＣは、絶縁されたビア２２２により、放熱層を介して、半導体に電気的に接続され、絶縁されたビアは導電性コア２２６を有し、絶縁体２２４が放熱層を貫通して延在するビア内の該導電性コアを放熱層から電気的に分離する。

【0029】

ビアに結合されたＰＤＣ、具体的にはビアを介するＰＤＣの使用により、ディスクリート半導体のパッケージングアプローチに対し代替手段を提供する。結果として得られるマルチコンデンサＰＤＣは、はんだボール実装など周知の従来技術を使用してマイクロプロセッサにパッケージ化され、統合されたマイクロプロセッサとコンデンサのコンポーネントを形成する。他のタイプのコンポーネントもＰＤＣの一部としてパッケージ化が可能と考えられ、これらはＥＳＤサプレッサ、インダクタ、およびその他のコンポーネントを含む。

【0030】

様々なメタライゼーションが施された、Ａｌ_２Ｏ_３、ＢｅＯ、ＡｌＮ、Ｓｉ_３Ｎ_４などの酸化物から形成される代表的な高電力用基板が、放熱層として利用される。たとえば、ＡｌＮとＢｅＯは高い熱伝導率が評価される。具体的には、ＡｌＮは１４０－２００Ｗ／ｍ－Ｋの熱伝導率を有する。しかしＢｅＯは有毒であり、ＡｌＮにはＣｕのメタライゼーションの信頼性に問題がある。これらの理由から、３５－６０Ｗ／ｍ－Ｋの熱伝導率を持ち、ろう付けされたＡｌを備えたＳｉ_３Ｎ_４が、本発明の実施に適している。Ｚ方向のＰＤＣ熱伝導を改善するには、より高い熱伝導率の材料が好ましい。ＰＤＣは、アクティブな内部電極の最後の層の上に、ＰＤＣ誘電体よりも高い熱伝導率材料を含むカバー層を組み込むことができる。これは絶縁性接着層を使用して実現でき、または、より実用的には、高熱伝導率誘電体を含むカバー層が製造プロセス中にＰＤＣと同時焼成されることが当業者によって理解されるだろう。ＣａＺｒＯ_３ベースの誘電体の場合、酸素との親和性が高いため、ＡｌＮ、Ｓｉ_３Ｎ_４などの空気に敏感な材料との組み合わせを実現できる。卑金属電極や非酸化物セラミックの焼結に必要な還元性雰囲気での焼成中に酸素が失われることはない。他の酸化物セラミックは酸素を失い、その結果として生じる酸素空孔がその後電界下で移動することで信頼性を損なうことも起こり得る。ジルコン酸カルシウムのこの作用は、非酸化物基板材料との組み合わせを実現可能にする。熱膨張係数（ＣＴＥ）を考慮すると、ＣａＺｒＯ_３をこれらの非酸化物基板材料と効果的に組み合わせる能力も重要である。信頼性を向上させるためにはＣＴＥの不一致を最小限に抑えることが重要であるからである。ジルコン酸カルシウムのＣＴＥは８．４ＰＰＭ／℃であり、これは８－１０ＰＰＭ／℃の範囲の市販のＡｌ_２Ｏ_３およびＢｅＯベースの基板に近い。しかしながら、ＡｌＮやＳｉ_３Ｎ_４などの非酸化物基板材料は、３．３－５．６ＰＰＭ／℃の範囲ではＣＴＥが低いため、これらの材料をＣａＺｒＯ_３と効果的に組み合わせることでこのような不一致に対処できる。

【0031】

放熱層にとって特に好ましい材料は、ＰＤＣの誘電率よりも低い誘電率を有する誘電体である。ＰＤＣのセラミックよりも低い誘電率を有する誘電体を含む放熱層は、高周波特性に関して特定の利点を有する。

【0032】

別の実施形態では、ＰＤＣ内部の自己発熱に関連する問題を、熱伝達媒体により熱を伝達させてＰＤＣのコア温度を低下させることのできる、ＰＤＣ本体を通る少なくとも１つの、好ましくは連続する放熱チャネルを導入することによって、緩和することができる。ＰＤＣの内部電極は、電極の平面を介して高電力アプリケーションの終端まで熱を効果的に放散するが、より効果的に熱を除去する必要がある。ＭＬＣＣの内部から熱を取り除く熱伝達を増やすには、熱伝達媒体が静止していてもよいし、制限された流れであってもよいし、あるいは放熱チャネルに流れ込んで放熱チャネルの中を流れてもよい。

【0033】

図２１および図２２を参照して本発明の実施形態を説明する。ここで、全般的に１１０で示される本発明のＰＤＣは、図２１の概略側面断面図および図２２の概略端面断面図に示されている。図２１および２２では、ＰＤＣは、誘電体１１６を間に備えた、インターリーブされた平行な内部電極１１２および１１４を含み、隣接する内部電極は、反対極性の外部終端１１８および１２０に終端する。内部電極に平行な放熱チャネル１２２は、好ましくは、コンデンサ本体の少なくとも１つの表面を破り、より好ましくは、コンデンサ本体中を通る連続する経路を備えたチャネルを提供する。放熱チャネルの終端すなわち開口部は、好ましくは、コンデンサ本体表面上の外部終端がない位置に存在し、それにより、チャネルの開口部１２４へのアクセスが可能になり、熱伝達媒体が放熱チャネルの１つの開口部から入り、放熱チャネルの好ましくは別の開口部から出て行くことを可能にする。放熱チャネルの高さにわたるオプションとしての支柱１２６を設けることで、構造保全性を促進し、あるいは乱流を発生させて層流を抑えることによってコンデンサ本体と熱伝達媒体との間の熱伝達率を高めても良い。支柱は、開口部から開口部へのように、コンデンサの幅全体に延在しないことが好ましい。図２１および２２の実施形態では、放熱チャネルは、放熱チャネルと内部電極１１２および１１４との間に接触点がない状態で、セラミックによって４面が固定されている。セラミックは優れた熱伝導体ではないため、セラミックにより４面が固定される放熱チャネルは熱伝達効率が劣る。しかしながら、セラミックは導電性ではなく、それによってより広い範囲の熱伝達媒体を使用することが可能になり、本実施形態はそれによっていくつかのアプリケーションにおいて有利である。

【0034】

別の実施形態では、放熱チャネルは、３面がセラミックによって固定され、１面の少なくとも一部分が内部電極によって固定されている。さらに別の実施形態では、参照により本明細書に組み込まれる、米国特許第５，４１９，０９６号に図示および記載されているように、放熱チャネルは２面がセラミックで固定され、２面の少なくとも一部分が内部電極で固定されている。放熱チャネルが少なくとも１つの内部電極によって固定されることが特に有利であるのは、通常はセラミックよりも熱伝達において優れた内部電極によって、より優れた熱伝達が提供されることである。熱伝達媒体が内部電極と接触している場合は、熱伝達媒体が非導電性かつ非腐食性であることが好ましい。

【0035】

図２３を参照して本発明の実施形態を説明する。本発明のＰＤＣは、全般的に１１０で表され、概略側面断面図で示されている。図２３では、ＰＤＣは、バリア１２７をその間に備えた複数の放熱チャネル１２２を含み、該放熱チャネルは、各共通の放熱チャネル面が内部電極に平行である複数の共通の放熱チャネル面に並べられている。

【0036】

ＰＤＣの概略断面図を示す図２４を参照して、本発明の実施形態を説明する。図２４において、外部終端１１８および１２０、およびセラミック１１６は、上記に説明したとおりである。シールド電極１２８および１２９が示され、シールド電極は、ＰＤＣの最も外側の内部電極として配置された、反対極性の同一平面上の電極として定義される。シールド電極は、外部終端から反対極性の内部電極へのアーク放電を防止する。例として、電極１２８および１２９′は、外部終端と、１３０および１３１として示される反対極性の最も近い内部電極との間のアーク放電を防止する。放熱チャネル１２２は、反対極性の同一平面上の内部電極１３２および１３４と同一平面上にある。図２４に示される実施形態では、前述のように、放熱チャネルは全面がセラミックによって固定されている。

【0037】

ＰＤＣの概略断面図を示す図２５を参照して本発明の実施形態を説明する。図２５のＰＤＣは、反対極性である同一平面上のアクティブ内部電極１３６および１３８を含み、該同一平面上のアクティブ内部電極と平行な平面に浮遊電極１４０を備え、好ましくは、各浮遊電極は、各面に隣接する同一平面上のアクティブ内部電極を有する。アクティブ電極は、本明細書では、外部終端と電気的に接触している内部電極として定義される。浮遊電極は外部終端と電気的に接触していない内部電極である。少なくとも１つの放熱チャネル１２２は、反対極性の同一平面上のアクティブ電極と同一平面上にある。

【0038】

ＰＤＣの概略断面図を示す図２６を参照して本発明の実施形態を説明する。図２６のＰＤＣは、反対極性である同一平面上のアクティブ内部電極１３６および１３８を含み、該同一平面上のアクティブ内部電極と平行な平面に浮遊電極１４０を備え、好ましくは、各浮遊電極は、各面に隣接する同一平面上のアクティブ内部電極を有する。少なくとも１つの放熱チャネル１２２が、同一平面上のアクティブ内部電極と同一平面上にあり、オプションとして内部電極と流れ接触している。

【0039】

ＰＤＣの概略断面図を示す図２７を参照して本発明の実施形態を説明する。図２７において、放熱チャネル１２２は、その内部にオプションとしてのコーティング１３０を施されており、コーティングは好ましくは熱伝導性のコーティングであり、それによってセラミックと熱伝達媒体１２８との間の熱伝導を促進する。好ましくは誘電体をコーティングできて誘電体から熱伝達媒体への適切な熱伝達を提供することができる材料であれば、本明細書でコーティングの材料は特に限定されない。図２８を参照して本発明の実施形態を説明する。図２８において、ＰＤＣ１１０は、電極１１２および１１４に平行ではなく、好ましくは、該電極に垂直である放熱チャネル１２２を有する。電極を通り抜ける放熱チャネルを利用することにより、熱伝達媒体と内部電極との間の接触を高めることができる。一実施形態では、熱伝達媒体は導電性ではない。別の実施形態では、熱伝導性ではあるが電気的に絶縁性のコーティングを放熱チャネルの内部に塗布することもできる。

【0040】

図２９を参照して本発明の実施形態を説明する。図２９では、モジュール２１８は、少なくとも１つの半導体１９に取り付けられたＰＤＣ１１０を有し、ＰＤＣは、その内部を貫通する少なくとも１つの放熱チャネルを含み、該放熱チャネルは、電極に対し平行であるか、垂直であるか、またはそれらの間の中間角度にある。冷却装置２２８は、放熱チャネルを通して集められた熱を放散する。冷却装置は、媒体、好ましくは空気との相互作用によって熱を放散する、ヒートシンクなどのパッシブデバイスとなり得る。あるいは、冷却装置は、断熱膨張、流動媒体、またはペルチェ方式などによる電気的、機械的、または化学的方法によって熱を放散する、アクティブデバイスであってもよい。

【0041】

金属、熱伝導性セラミック、ポリマー、およびそれらの組み合わせを含む熱伝導性無機または有機材料は、本発明の実施に特に適している。シリコーンサーマルグリースは、その高い熱伝導率、低い熱抵抗、コスト、加工性、およびリワーク性のために特に好ましい。限定されない例として、ダウコーニング（登録商標）ＴＣ－５０２６、ダウコーニング（登録商標）ＴＣ－５０２２、ダウコーニング（登録商標）ＴＣ－５６００、ダウコーニング（登録商標）ＴＣ－５１２１、ダウコーニング（登録商標）ＳＥ４４９０ＣＶ、ダウコーニング（登録商標）ＳＣ１０２、ダウコーニング（登録商標）３４０ヒートシンク、信越ＭｉｃｒｏＳＩ（登録商標）Ｘ２３－７８５３Ｗ１、信越ＭｉｃｒｏＳＩ（登録商標）Ｘ２３－７７８３Ｄ、信越ＭｉｃｒｏＳＩ（登録商標）Ｇ７５１および信越ＭｉｃｒｏＳＩ（登録商標）Ｘ２３－７７６２Ｄは、放熱チャネルのコーティングとしての使用に特に適している。

【0042】

熱伝達媒体は、静止しているかあるいは熱伝導を促進するために流動する、気体または液体である。導電体ではない材料が特に好ましい。パーフルオロハイドロカーボン、ナノ流体、ミネラルオイル、およびエーテルは、電気伝導率が最小かつ優れた熱伝達能力があるため特に適している。限定されない例として、ガルデン（登録商標）ＨＴ５５、ガルデン（登録商標）ＨＴ７０、ガルデン（登録商標）ＨＴ８０、ガルデン（登録商標）ＨＴ１１０、ガルデン（登録商標）ＨＴ１３５、ガルデン（登録商標）ＨＴ１７０、ガルデン（登録商標）ＨＴ２００、ガルデン（登録商標）ＨＴ２３０およびガルデン（登録商標）ＨＴ２７０は、本発明を実施する際に熱伝達媒体としての使用に特に適している。空気、少なくとも部分的に乾燥した空気、または不活性ガス等の気体は、熱伝達媒体として特に適している。

【0043】

放熱チャネルは、ＰＤＣの製造中に様々な技術によって形成できる。セラミック前駆体の層は、有機犠牲材料または炭素により放熱チャネルに対応する予め定めたパターンで印刷できる。有機犠牲材料または炭素は、ＰＤＣのベークアウトおよび共焼結中に、好ましくは蒸発によって除去される。ＰＤＣをラミネートする前にセラミックテープの領域を除去できるし、又は放熱チャネルをベークアウトおよび焼結の前後に機械加工することもできる。

【0044】

ＰＤＣは、当該技術分野で知られているように、セラミック前駆体および導体前駆体を適切に重ね合わせて、シーケンシャルに層状にすることで作成される。十分な数の層が構築された後、そのアセンブリは加熱されて、内部導体と、セラミック層内に放熱チャネル前駆体を有する焼結セラミックの交互の層を形成する。

【0045】

放熱チャネルを有することが意図された各層において、プレチャネル材料が、放熱チャネルに対応するパターンで印刷される。焼結すると、プレチャネル材料が蒸発し、印刷されたプレチャネル材料の形状にボイドを残す。不揮発性材料、好ましくはセラミックをプレチャネル材料に添加して、ボイド内に支持用の支柱を形成してもよい。

【0046】

プレチャネル材料は、予め定めたパターンに塗布されて層の焼結時に放熱チャネルをボイドとして残すことできる、任意の材料である。特に好ましい材料は、金属を除去した電極インクである。そのような材料は、入手が容易であること、および製造環境に対し固有の適合性があることが好ましい。その他の特に適切な材料は、セラミック前駆体と共に使用されるようなバインダーであり、セラミック前駆体は除外される。

【0047】

構造基板の広い領域は、通常、電気的機能を持たない。内蔵された静電容量を形成するためにこれらの領域を再配置することで、モジュールの総体積を増やすことなく、容量性カップリングのためのオーバーラップ領域を増やすことができる。これらの利点は、誘電体の高い誘電率と相まって、他の方法では電気的に機能しないパワーモジュールの領域に高い静電容量値を提供する。さらに、構造内部に高電圧静電容量を組み込むことにより、反対極性のコンポーネント間の表面アーク放電が本質的に排除され、これは表面実装のディスクリートコンポーネントと比較して大きな利点である。

【0048】

ＰＤＣの構築に使用されるセラミック材料は、信頼できる機能および２００Ｖを超えるような高電圧にとって極めて重要である。これは、多層セラミック構造が高電圧と強く連携する可能性があり、結果的にセラミックアクチュエータの基本である機械的動作を引き起こすからである。この電歪結合は、強誘電性および反強誘電性タイプの材料で強くなり、これにより高電圧コンデンサに故障を誘発することがある。このため、好ましいセラミック材料は、電歪結合係数が低い常誘電体である。特に好ましいのは、比誘電率が１０より大きく３００以下、より好ましくは２５以上１７５以下の常誘電体である。特に好ましい常誘電体は、ジルコン酸カルシウム、Ｂａ_２Ｔｉ_９Ｏ_２０；ＢａＴｉ_４Ｏ_９などの不定比バリウムチタン酸化物、ネオジムまたはプラセオジムを含むバリウム希土類酸化物、さまざまな添加剤をドープしたチタニア、チタン酸カルシウム、チタン酸ストロンチウム、ジルコン酸ストロンチウム、チタン酸亜鉛マグネシウム、チタン酸スズジルコニウム、ニオブ酸ビスマス亜鉛、タンタル酸ビスマス亜鉛およびそれらの組み合わせを含む。特に、ＥＩＡクラス１タイプの誘電体が好ましく、特に少なくとも５０重量％のジルコン酸カルシウムを含む誘電体が好ましい。さらに、Ｃ０Ｇの指定を満たすこのタイプの温度安定誘電体が最も好ましい。Ｃ０Ｇは、静電容量の温度係数が±３０℃の誘電体を指定する。ジルコン酸カルシウムを利用するＰＤＣは、少なくとも２６０℃の動作温度で、１Ｖから１０，０００Ｖまでの、より好ましくは２０，０００Ｖまでの定格電圧を実現できる。比誘電率３２の誘電体としてジルコン酸カルシウムを使用することで、５００Ｖから１０，０００Ｖの定格電圧のＰＤＣを得ることができ、定格電圧５００Ｖで１．０μＦ／ｃｃの単位体積あたりの静電容量と定格電圧１０，０００Ｖで少なくとも０．００３μＦ／ｃｃの単位体積あたりの静電容量を有し、それは定格動作温度範囲６５℃から３００℃および最大定格温度１５０℃から３００℃に適している。

【0049】

本発明に適した構造基板は、高電圧、高スイッチング周波数のアプリケーションを想定した電圧および温度範囲に耐えることができれば、本明細書では特に限定されない。ＰＤＣの機能が構造基板によって妨げられることがなく、構造基板が導電性であってもＰＤＣが該構造基板から電気的に絶縁されていることは、当業者によって理解されるだろう。非導電性基板の使用が好ましい。特に好ましい構造基板は、９６％Ａｌ_２Ｏ_３または９９．６％Ａｌ_２Ｏ_３などのアルミナなどのセラミック；窒化アルミニウム；窒化ケイ素または酸化ベリリウム；Ｇ１０；ＦＲ１－６、エポキシとガラスの複合材料であるＦＲ４、フェノール紙またはフェノール綿および紙を使用したＦＲ２、などのＦＲ（難燃性）材料；ＣＥＭ１、２、３、４、５などの複合エポキシ材料（ＣＥＭ）；ＢｅｒｇｑｕｉｓｔＭｆｇ．から入手可能なアルミニウム基板などの絶縁金属基板およびポリイミドなどの材料を含むフレックス回路を含む。ラミネート、繊維強化樹脂、セラミック充填樹脂、特殊材料、およびフレキシブル基板が特に適する。難燃性（ＦＲ）ラミネートは、インターポーザー材料として特に適しており、特にＦＲ－１、ＦＲ－２、ＦＲ－３、ＦＲ－４、ＦＲ－５、またはＦＲ－６が適する。ＦＲ－２は、フェノールペーパー、フェノールコットンペーパー、またはフェノールホルムアルデヒド樹脂を含浸させたペーパーである。エポキシ樹脂を含浸させたガラス繊維織布であるＦＲ－４が特に好ましい。複合エポキシ材料（ＣＥＭ）が適切であり、特にＣＥＭ－１、ＣＥＭ－２、ＣＥＭ－３、ＣＥＭ－４、またはＣＥＭ－５は、それぞれコットンペーパー、ガラス不織布、またはエポキシガラス織布などの補強材を含む。Ｇ－５、Ｇ－７、Ｇ－９、Ｇ－１０、Ｇ－１１などのガラス基板（Ｇ）が広く使用されており、それぞれがエポキシガラス織布であるＧ－１０とＧ－１１が最も好ましい。セラミック充填可能の、またはＲＦ－３５のようにガラス繊維で強化可能の、ポリテトラフルオロエチレン（ＰＴＦＥ）が特に適切な基板である。ポリエーテルエーテルケトン（ＰＥＥＫ）も、特にその高温耐性のために適切なポリマーである。アルミナまたはイットリア安定化ジルコニアなどの電子グレードのセラミック材料が入手可能であり、９６％Ａｌ_２Ｏ_３および９９．６％Ａｌ_２Ｏ_３は市販のものを容易に入手できる。ビスマレイミド－トリアジン（ＢＴ）エポキシは、特に適した基板材料である。フレキシブル基板は、通常、カプトンまたはユーピレックスとして市販されているポリイミドフォイルまたはピララックスとして市販されているポリイミド－フルオロポリマー複合材料などのポリイミドである。これらの基板には、Ａｌｌｏｙ４２、Ｉｎｖａｒ、Ｋｏｖａｒなどの鉄合金、またはＣｕ、リン青銅、ＢｅＣｕなどの非鉄材料で作られたリードを組み込んでもよい。

【0050】

コンポーネントは、トランジスタ、コンデンサ、ダイオード、レジスタ、バリスタ、インダクタ、ヒューズ、集積回路、過電圧放電デバイス、センサ、スイッチ、静電気放電サプレッサ、インバータ、整流器、およびフィルタから選択される。特に好ましいトランジスタは、ＧａＮおよびＳｉＣベースのワイドバンドギャップデバイスである。コンポーネントは、ＡＣ／ＤＣコンバータ、ＤＣ／ＡＣインバータ、ＥＭＩ／ＲＦＩフィルタ、スナバ回路、高調波フィルタ、特にＡＣ高調波フィルタなどの機能デバイスと一体であることが好ましい。

【0051】

内部電極は、好ましくは、ニッケル、銅などの卑金属、または銀、パラジウム、タングステン、白金または金などの貴金属／半貴金属、またはそれらとニッケルまたはニッケル合金との組み合わせを含むのが好ましい。好ましいニッケル合金は、Ｍｎ、Ｃｌ、Ｃｏ、およびＡｌから選択される少なくとも１つの部材を含み、そのようなニッケル合金は、少なくとも９５重量％のニッケルを含むのがより好ましい。ニッケルおよびニッケル合金は、最大約０．１重量％までのリンおよびその他の微量成分を含んでもよい。

【実施例】

【0052】

図１２のセット１に概略的に表される常誘電体およびニッケル電極を含むＰＤＣを作成した。電極は誘電体であるジルコン酸カルシウムによって分離され、ＰＤＣは３．１ｃｍ×５ｃｍ×０．３ｃｍのサイズを有した。誘電体の厚さは、定格６５０ＶＤＣのＢＭＥ Ｃ０Ｇ ＭＬＣＣに対して実証された信頼性に基づいて選択された。代表的なＭＬＣＣ製造プロセスを使用して、１１０層のアクティブレイヤーを含んだＰＤＣを構築した。図１９は、ＣＳＡＭ（超音波探傷）スキャンの画像であり、亀裂、層間剥離、または構造に関連した欠陥の痕跡は見られない。ＰＤＣの最終的な静電容量は２．７μＦであり、０．５８μＦ／ｃｃの静電容量（μＦ）／体積（ＣＣ）を生み出した。

【0053】

図１７および１８に提示されたデータは、５００Ｖから１０，０００Ｖに対して、Ｋ値が約３２の誘電体で１．０から０．００３の静電容量（μＦ）／体積（ｃｃ）を実現できることを示している。Ｋ値３００および１０の誘電体に同じルールを適用することで、それぞれ９．８から０．０２０および０．３３から０．００１の静電容量（μＦ）／体積（ｃｃ）の値を生むものと予測される。

【0054】

本発明は、それに限定されない好ましい実施形態を参照して説明されてきた。当業者は、具体的には述べられていないが、本明細書に添付された特許請求の範囲内にある、追加の実施形態および改善を実現するであろう。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【手続補正書】

【提出日】2020-12-14

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成する、半導体をパッケージングするモジュール。

【請求項2】

前記ＰＤＣは構造基板に内蔵される、請求項１に記載の半導体をパッケージングするモジュール。

【請求項3】

交互に配置された内部電極に電気的に接触する少なくとも１つの容量性カップリング終端をさらに含む、請求項２に記載の半導体をパッケージングするモジュール。

【請求項4】

前記容量性カップリング終端は、Ｃｕ、Ｎｉ、Ｗ、Ａｇ、Ｐｄ、ＰｔおよびＡｕからなるグループから選択される少なくとも１つの金属を含む、請求項３に記載の半導体をパッケージングするモジュール。

【請求項5】

前記容量性カップリング終端は、外部終端およびビアから選択される、請求項３に記載の半導体をパッケージングするモジュール。

【請求項6】

少なくとも１つのＰＤＣインターフェースパッドをさらに含む、請求項２に記載の半導体をパッケージングするモジュール。

【請求項7】

前記半導体デバイスは、前記ＰＤＣインターフェースパッドと電気的に接触する、請求項６に記載の半導体をパッケージングするモジュール。

【請求項8】

前記ＰＤＣインターフェースパッドは、はんだボール、はんだピラー、またはワイヤボンディングによって前記半導体デバイスに接続される、請求項７に記載の半導体をパッケージングするモジュール。

【請求項9】

前記構造基板に内包された内部電極をさらに含む、請求項２に記載の半導体をパッケージングするモジュール。

【請求項10】

前記内部電極は、Ｃｕ、Ｎｉ、Ａｌ、Ｗ、Ａｇ、Ｐｄ、ＰｔおよびＡｕからなるグループから選択される少なくとも１つの金属を含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項11】

前記内部電極はＮｉを含む、請求項７に記載の半導体をパッケージングするモジュール。

【請求項12】

前記誘電率は２５以上１７５以下である、請求項１に記載の半導体をパッケージングするモジュール。

【請求項13】

前記常誘電体はＣ０Ｇ誘電体である、請求項１に記載の半導体をパッケージングするモジュール。

【請求項14】

前記常誘電体は、ジルコン酸カルシウムを含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項15】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成し、
前記常誘電体は、ジルコン酸カルシウムを含み、
前記常誘電体は、少なくとも５０重量％のジルコン酸カルシウムを含む、半導体をパッケージングするモジュール。

【請求項16】

前記ＰＤＣの定格電圧は１Ｖから２０，０００Ｖである、請求項１５に記載の半導体をパッケージングするモジュール。

【請求項17】

前記ＰＤＣは、５００Ｖから１０，０００Ｖの定格電圧を有し、定格電圧５００Ｖで単位体積あたりの静電容量は少なくとも１．０μＦ／ｃｃであり、定格電圧１０，０００Ｖで単位体積あたりの静電容量は少なくとも０．００３μＦ／ｃｃである、請求項１６に記載の半導体をパッケージングするモジュール。

【請求項18】

６５℃から３００℃の定格動作温度範囲を有する、請求項１に記載の半導体をパッケージングするモジュール。

【請求項19】

１５０℃から３００℃の範囲のピーク動作温度を有する、請求項１８に記載の半導体をパッケージングするモジュール。

【請求項20】

前記ＰＤＣは少なくとも１つの放熱チャネルを含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項21】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成し、
前記ＰＤＣは少なくとも１つの放熱チャネルを含み、
少なくとも１つの前記放熱チャネルが、前記内部電極に平行であるものと前記内部電極に垂直であるものとから選択される、半導体をパッケージングするモジュール。

【請求項22】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成し、
前記ＰＤＣは少なくとも１つの放熱チャネルを含み、
前記ＰＤＣは前記半導体と冷却装置との間にある、半導体をパッケージングするモジュール。

【請求項23】

前記冷却装置はパッシブデバイスおよびアクティブデバイスから選択される、請求項２２に記載の半導体をパッケージングするモジュール。

【請求項24】

前記ＰＤＣと電気的に接触する少なくとも１つのコンポーネントをさらに含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項25】

前記コンポーネントは、トランジスタ、コンデンサ、ダイオード、レジスタ、バリスタ、インダクタ、ヒューズ、集積回路、過電圧放電デバイス、センサ、スイッチ、静電気放電サプレッサ、インバータ、整流器、およびフィルタからなるグループから選択される、請求項２４に記載の半導体をパッケージングするモジュール。

【請求項26】

前記ＰＤＣはビアを含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項27】

前記内部電極の少なくとも１つの内部電極は、前記ビアを介して外部終端と電気的に接触する、請求項１に記載の半導体をパッケージングするモジュール。

【請求項28】

放熱層をさらに含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項29】

前記放熱層は、前記ＰＤＣと前記半導体との間にある、請求項２８に記載の半導体をパッケージングするモジュール。

【請求項30】

前記放熱層を通る少なくとも１つのビアをさらに含む、請求項２９に記載の半導体をパッケージングするモジュール。

【請求項31】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成する、半導体をパッケージングするモジュールであって、
放熱層と、前記放熱層を通る少なくとも１つのビアとをさらに含み、
前記放熱層は、前記ＰＤＣと前記半導体との間にあり、
前記ビアは絶縁ビアである、半導体をパッケージングするモジュール。

【請求項32】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成する、半導体をパッケージングするモジュールであって、
放熱層をさらに含み、
前記放熱層は、前記ＰＤＣと前記半導体との間にあり、
前記放熱層は、常誘電体よりも低い誘電率を有する、半導体をパッケージングするモジュール。

【請求項33】

請求項１に記載のモジュールを含む、電源装置。

【手続補正書】

【提出日】2021-10-05

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成する、半導体をパッケージングするモジュール。

【請求項2】

前記ＰＤＣは構造基板に内蔵される、請求項１に記載の半導体をパッケージングするモジュール。

【請求項3】

交互に配置された内部電極に電気的に接触する少なくとも１つの容量性カップリング終端をさらに含む、請求項２に記載の半導体をパッケージングするモジュール。

【請求項4】

前記容量性カップリング終端は、Ｃｕ、Ｎｉ、Ｗ、Ａｇ、Ｐｄ、ＰｔおよびＡｕからなるグループから選択される少なくとも１つの金属を含む、請求項３に記載の半導体をパッケージングするモジュール。

【請求項5】

前記容量性カップリング終端は、外部終端およびビアから選択される、請求項３に記載の半導体をパッケージングするモジュール。

【請求項6】

少なくとも１つのＰＤＣインターフェースパッドをさらに含む、請求項２に記載の半導体をパッケージングするモジュール。

【請求項7】

前記半導体デバイスは、前記ＰＤＣインターフェースパッドと電気的に接触する、請求項６に記載の半導体をパッケージングするモジュール。

【請求項8】

前記ＰＤＣインターフェースパッドは、はんだボール、はんだピラー、またはワイヤボンディングによって前記半導体デバイスに接続される、請求項７に記載の半導体をパッケージングするモジュール。

【請求項9】

前記構造基板に内包された内部電極をさらに含む、請求項２に記載の半導体をパッケージングするモジュール。

【請求項10】

前記内部電極は、Ｃｕ、Ｎｉ、Ａｌ、Ｗ、Ａｇ、Ｐｄ、ＰｔおよびＡｕからなるグループから選択される少なくとも１つの金属を含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項11】

前記内部電極はＮｉを含む、請求項７に記載の半導体をパッケージングするモジュール。

【請求項12】

前記誘電率は２５以上１７５以下である、請求項１に記載の半導体をパッケージングするモジュール。

【請求項13】

前記常誘電体はＣ０Ｇ誘電体である、請求項１に記載の半導体をパッケージングするモジュール。

【請求項14】

前記常誘電体は、ジルコン酸カルシウムを含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項15】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成し、
前記常誘電体は、ジルコン酸カルシウムを含み、
前記常誘電体は、少なくとも５０重量％のジルコン酸カルシウムを含む、半導体をパッケージングするモジュール。

【請求項16】

前記ＰＤＣの定格電圧は１Ｖから２０，０００Ｖである、請求項１５に記載の半導体をパッケージングするモジュール。

【請求項17】

前記ＰＤＣは、５００Ｖから１０，０００Ｖの定格電圧を有し、定格電圧５００Ｖで単位体積あたりの静電容量は少なくとも１．０μＦ／ｃｃであり、定格電圧１０，０００Ｖで単位体積あたりの静電容量は少なくとも０．００３μＦ／ｃｃである、請求項１６に記載の半導体をパッケージングするモジュール。

【請求項18】

６５℃から３００℃の定格動作温度範囲を有する、請求項１に記載の半導体をパッケージングするモジュール。

【請求項19】

１５０℃から３００℃の範囲のピーク動作温度を有する、請求項１８に記載の半導体をパッケージングするモジュール。

【請求項20】

前記ＰＤＣは少なくとも１つの放熱チャネルを含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項21】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成し、
前記ＰＤＣは少なくとも１つの放熱チャネルを含み、
少なくとも１つの前記放熱チャネルが、前記内部電極に平行であるものと前記内部電極に垂直であるものとから選択される、半導体をパッケージングするモジュールであって、
前記ＰＤＣと電気的に接触する少なくとも１つのコンポーネントをさらに含む、半導体をパッケージングするモジュール。

【請求項22】

前記コンポーネントは、トランジスタ、コンデンサ、ダイオード、レジスタ、バリスタ、インダクタ、ヒューズ、集積回路、過電圧放電デバイス、センサ、スイッチ、静電気放電サプレッサ、インバータ、整流器、およびフィルタからなるグループから選択される、請求項２１に記載の半導体をパッケージングするモジュール。

【請求項23】

前記ＰＤＣはビアを含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項24】

前記内部電極の少なくとも１つの内部電極は、前記ビアを介して外部終端と電気的に接触する、請求項２３に記載の半導体をパッケージングするモジュール。

【請求項25】

放熱層をさらに含む、請求項１に記載の半導体をパッケージングするモジュール。

【請求項26】

前記放熱層は、前記ＰＤＣと前記半導体との間にある、請求項２５に記載の半導体をパッケージングするモジュール。

【請求項27】

前記放熱層を通る少なくとも１つのビアをさらに含む、請求項２６に記載の半導体をパッケージングするモジュール。

【請求項28】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成する、半導体をパッケージングするモジュールであって、
放熱層と、前記放熱層を通る少なくとも１つのビアとをさらに含み、
前記放熱層は、前記ＰＤＣと前記半導体との間にあり、
前記ビアは絶縁ビアである、半導体をパッケージングするモジュール。

【請求項29】

隣接する内部電極の間に１０より大きく３００以下の誘電率を有する常誘電体を備えて、交互に極性を変えた平行な内部電極を含む、少なくとも１つのＰＤＣを含み、
前記ＰＤＣは少なくとも１つの半導体と結合するコンデンサを形成する、半導体をパッケージングするモジュールであって、
放熱層をさらに含み、
前記放熱層は、前記ＰＤＣと前記半導体との間にあり、
前記放熱層は、常誘電体よりも低い誘電率を有する、半導体をパッケージングするモジュール。

【請求項30】

請求項１に記載のモジュールを含む、電源装置。

【手続補正書】

【提出日】2021-11-04

【手続補正1】

【補正対象書類名】図面

【補正対象項目名】図１８

【補正方法】変更

【補正の内容】

【図18】

【国際調査報告】