(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-04-12
(54)【発明の名称】多相スイッチングレギュレータ
(51)【国際特許分類】
H02M 3/155 20060101AFI20220405BHJP
H02M 7/48 20070101ALI20220405BHJP
【ＦＩ】
H02M3/155 Z
H02M7/48 Z
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021560283
(86)(22)【出願日】2020-03-27
(85)【翻訳文提出日】2021-11-08
(86)【国際出願番号】 US2020025535
(87)【国際公開番号】W WO2020198707
(87)【国際公開日】2020-10-01
(31)【優先権主張番号】62/824,931
(32)【優先日】2019-03-27
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】521440046
【氏名又は名称】エニュア，インコーポレイティド
(74)【代理人】
【識別番号】100099759
【弁理士】
【氏名又は名称】青木 篤
(74)【代理人】
【識別番号】100123582
【弁理士】
【氏名又は名称】三橋 真二
(74)【代理人】
【識別番号】100092624
【弁理士】
【氏名又は名称】鶴田 準一
(74)【代理人】
【識別番号】100114018
【弁理士】
【氏名又は名称】南山 知広
(74)【代理人】
【識別番号】100153729
【弁理士】
【氏名又は名称】森本 有一
(72)【発明者】
【氏名】ウォーリー イー．リッペル
(72)【発明者】
【氏名】エリック イー．リッペル
【テーマコード（参考）】
5H730
5H770
【Ｆターム（参考）】
5H730AA14
5H730AS05
5H730BB13
5H730BB82
5H730BB88
5H730DD03
5H730DD04
5H730FG05
5H730FG10
5H730ZZ17
5H770AA01
5H770AA21
5H770BA01
5H770DA03
5H770DA22
5H770DA41
5H770EA01
5H770QA25
(57)【要約】
高電圧ポート、低電圧ポート、ｎ個のスイッチング極、磁気素子及びコントローラを備えるスイッチングレギュレータを開示する。次に、スイッチング極の各々は、高電圧ポートの両端に接続され、一つのスイッチ及び一つのダイオード又は二つのスイッチ及び二つのダイオードのいずれかで構成される。次に、磁気素子は、それぞれが巻線を有するｎ個の磁気分岐を有するフェロコアを備える。巻線の始端の各々は、それぞれのスイッチング極の相ノードに接続し、巻線の終端の各々は、共通して低電圧ポートの一方の側に接続する。ｎ＋１番目の磁気分岐は、定義されたコモンモードインダクタンスを確立する。これは、トランスの動作との組合せによって電流リップルを制限する。変圧器の動作は、インダクタンスの必要性が大幅に減少するように相間でリップル電力を交換するように作用する。
【特許請求の範囲】
【請求項1】
第１の入力導体、第２の入力導体、第１の出力導体及び第２の出力導体を有する回路であって、第１のスイッチング極と、
第２のスイッチング極と、
磁気素子と、を備え、
前記磁気素子は、前記第１のスイッチング極に接続された第１の巻線及び前記第２のスイッチング極に接続された第２の巻線を有する複数の巻線を備え、前記第１の巻線及び前記第２の巻線の相互インダクタンスは、前記第１の巻線の自己インダクタンスの少なくとも５０％である、回路。
【請求項2】
前記磁気素子は、少なくとも部分的に固体材料で構成されたコアを備え、前記コアは、少なくとも二つのプロングを有し、前記少なくとも二つのプロングのうちの一つのプロングは、前記第１の巻線を通って延在する、請求項１に記載の回路。
【請求項3】
前記コアは、ギャップを有する、請求項２に記載の回路。
【請求項4】
前記第１の巻線を通る磁気回路は、前記ギャップを通って延在する、請求項３に記載の回路。
【請求項5】
前記第１の巻線を通る磁気回路は、前記コアのギャップを通って延在しない、請求項２に記載の回路。
【請求項6】
前記第１の巻線を通る磁気回路は、前記複数の巻線の他の巻線を通らない、請求項２に記載の回路。
【請求項7】
前記コアは、磁気積層、粉末鉄、フェライト及びその組み合わせからなる群から選択される材料から構成された、請求項２に記載の回路。
【請求項8】
前記磁気素子に直列に接続されたインダクタを更に備える、請求項１に記載の回路。
【請求項9】
前記第１の巻線は、面巻き又は端巻きである単層巻線である、請求項１に記載の回路。
【請求項10】
前記第１の巻線は、多層である、請求項１に記載の回路。
【請求項11】
電力の流れは、一方向である、請求項１に記載の回路。
【請求項12】
電力の流れは、双方向であり得る、請求項１に記載の回路。
【請求項13】
高電圧ポート及び低電圧ポートを備える、請求項１に記載の回路。
【請求項14】
前記高電圧ポートの両端に接続されたコンデンサ又は前記低電圧ポートの両端に接続されたコンデンサを備える、請求項１３に記載の回路。
【請求項15】
前記スイッチング極の各々は、ハイサイド半導体スイッチ及びローサイドダイオードを備える、請求項１に記載の回路。
【請求項16】
前記スイッチング極の各々は、ローサイド半導体スイッチ及びハイサイドダイオードを備える、請求項１に記載の回路。
【請求項17】
前記スイッチング極の各々は、ダイオードに並列なハイサイド半導体スイッチと、ダイオードに並列なローサイド半導体スイッチと、を有する、請求項１に記載の回路。
【請求項18】
前記第１のスイッチング極及び前記第２のスイッチング極を有する複数のスイッチング極を備え、前記回路は、それぞれの制御波形でスイッチング極を制御する制御回路を更に備え、前記制御波形のデューティサイクルは、対称的に離間されるとともに等しい、請求項１に記載の回路。
【請求項19】
コイルの全ては、同一の巻数を有する、請求項１に記載の回路。
【請求項20】
前記磁気素子は、コアを有し、前記第１の巻線は、第１の熱除去面に厳密に適合し、
前記コアの少なくとも一部は、第２の熱除去面に適合する、請求項１９に記載の回路。
【請求項21】
前記磁気素子は、前記第１の巻線と前記第１の熱除去面の間の熱伝導性材料と、
前記コアの少なくとも一部と前記第２の熱除去面の間の熱伝導性材料と、
を更に備える、請求項２０に記載の回路。
【請求項22】
少なくとも一つの巻線の少なくとも一部に冷却剤を直接接触させる、請求項２１に記載の回路。
【請求項23】
複数の請求項１に記載の回路を備える多相インバータ。
【請求項24】
電気機械又はユーティリティ負荷に電力を供給するように構成された、請求項２３に記載の多相インバータ。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本願は、「多相スイッチングレギュレータ」の表題の２０１９年３月２７日に出願された米国仮出願第６２／８２４，９３１号の優先権及び利益を主張し、その全内容は参照によりここに組み込まれる。
本願は、「多相スイッチングレギュレータ」の表題の２０１９年３月２７日に出願された米国仮出願第６２／８２４，９３１号の優先権及び利益を主張し、その全内容は参照によりここに組み込まれる。
【0002】
本開示による実施形態の一つ以上の態様は、レギュレータに関するものであり、更に具体的には、多相スイッチングレギュレータに関するものである。
【背景技術】
【0003】
図１ａは、単相レギュレータを示す。オン時間中、高電圧１０２に供給されたエネルギーの一部が低電圧ポート１１６に伝達され、残りがインダクタ１９５に蓄積される。オフ時間中、インダクタに以前に蓄積されたエネルギーが低電圧ポート１１６に伝達される。定常状態では、出力電圧は、入力電圧のＤ倍に等しく、出力電流は入力電流の１／Ｄ倍に等しい。
【0004】
図１ｂに示すように、インダクタ電流は、ＤＣ成分及びＡＣリップル成分を含む。インダクタンスとスイッチング周波数の積が増大するに従ってＡＣリップル電流が減少する。これは、更に小さい出力コンデンサを使用できること及びインダクタ１９５内のＡＣ損失を低減することを意味する。 残念ながら、インダクタのサイズとＤＣ導体の損失は両方ともインダクタンスと共に増大する。さらに、スイッチング周波数が増大するに従ってスイッチング極１０６内のスイッチング損失が比例して増大する。したがって、インダクタのサイズ及びＤＣ損失とＡＣ損失及びコンデンサのサイズの間にトレードオフが存在する。いくつかの実施形態では、トレードオフの解決策は、ｒｍｓリップル電流が定格ＤＣ電流の１０％から２０％の間のどこかにある場合である。ここで使用される場合、「スイッチング極」は、単極双投スイッチとして動作する回路素子である。
【0005】
図２ａに示すように、高電圧ポート１０２、高電圧コンデンサ１０４、スイッチング極１０６－１～１０６－ｎ、インダクタ１９５～１～１９５－ｎ、低電圧コンデンサ１１４及び低電圧ポート１１６を備える多相レギュレータ１０３を設けるために個々のスイッチングレギュレータを並列に接続してもよい。ｎ個のスイッチング極のそれぞれのスイッチング波形は、図２ｂに示すようにずらされてもよい。
【発明の概要】
【発明が解決しようとする課題】
【0006】
この手法によって、コンデンサ１０４に供給されるリップル電流とコンデンサ１１４に供給されるリップル電流の両方は、ＡＣ電流高調波の相殺のために大幅に減少する。これにより、両方のコンデンサのサイズを大幅に縮小することができる。しかしながら、インダクタ１９５－１～１９５－ｎに関連する合計サイズ及び質量は、単相レギュレータのものと同様のままである。多相レギュレータは、単相と比べて個々のスイッチ電流が減少するという追加の利点を有する。これは、場合によっては、ＥＭＩが減少するとともに浮遊インダクタンスに関連する問題が減少するという利点を有する。多相スイッチングレギュレータは、電流レベル又は電力レベルが比較的高くなる場合及びコンデンサのサイズが問題となる場合に意味をなす。そのマイナス面は、複雑さが増大することである。
【0007】
多相レギュレータの概念を、図２ｃに示すようにインダクタ１９５－１～１９５－ｎを統合して単一のユニットにすることによって改善及び簡略化することができる。この概念の複数のバージョンがあるが、全体的な磁気的なサイズ（ｍａｇｎｅｔｉｃ ｓｉｚｅ）、質量及び巻線損失を従来のスイッチングレギュレータと比べて大幅に減少させるバージョンをここに開示する。この新しい磁気素子によって、各相に関連する電流リップルがそれぞれの磁束密度スイングと比べて小さくなるように変圧器の動作及び誘導エネルギー蓄積効果の両方が利用される。さらに、磁気素子の設計は、巻線とフェロコア（ｆｅｒｒｏ－ｃｏｒｅ）の両方で効率的な熱伝達が実現されるようにすることができる。
【0008】
図１ａのトポロジーのように、図２ａのトポロジーがハイサイド半導体素子及びローサイド半導体素子の選択に応じて降圧モード、昇圧モード及び昇降圧モードの動作が可能であることに留意されたい。例えば、ハイサイド半導体素子１０８が半導体スイッチであり、ローサイド半導体素子１１０がダイオードである場合、高電圧ポート１０２が入力になるとともに低電圧ポート１１６が出力になるように降圧モードの動作が可能になる。降圧モードの動作及び昇圧モードの動作では、電力の流れは一方向であってもよい。ハイサイド半導体素子及びローサイド半導体素子の両方が（逆並列ダイオードを有する）半導体スイッチの場合、昇降圧モードの動作が有効になり、ＤＣ電力を高電圧ポートと低電圧ポートの間で双方向に伝達することができる。
【0009】
以下、変圧器の動作とエネルギー蓄積の両方を利用して磁気的なサイズ、質量及びＤＣ損失を減少させることができるように図２ａの個々のインダクタを統合して単一のユニットにした新しい概念を開示する。
【課題を解決するための手段】
【0010】
本発明の一実施形態によれば、第１の入力導体、第２の入力導体、第１の出力導体及び第２の出力導体を有する回路であって、第１のスイッチング極と、第２のスイッチング極と、磁気素子と、を有し、磁気素子は、第１のスイッチング極に接続された第１の巻線及び第２のスイッチング極に接続された第２の巻線を有する複数の巻線を有し、第１の巻線及び第２の巻線の相互インダクタンスは、第１の巻線の自己インダクタンスの少なくとも５０％である、回路を提供する。
【0011】
いくつかの実施形態では、磁気素子は、少なくとも部分的に固体材料で構成されたコアを有し、コアは、少なくとも二つのプロングを有し、少なくとも二つのプロングのうちの一つのプロングは、第１の巻線を通って延在する。
【0012】
いくつかの実施形態では、コアは、ギャップを有する。
【0013】
いくつかの実施形態では、第１の巻線を通る磁気回路は、ギャップを通って延在する。
【0014】
いくつかの実施形態では、第１の巻線を通る磁気回路は、コアのギャップを通って延在しない。
【0015】
いくつかの実施形態では、第１の巻線を通る磁気回路は、複数の巻線の他の巻線を通らない。
【0016】
いくつかの実施形態では、コアは、磁気積層、粉末鉄、フェライト及びその組み合わせからなる群から選択される材料から構成される。
【0017】
いくつかの実施形態では、回路は、磁気素子に直列に接続されたインダクタを更に有する。
【0018】
いくつかの実施形態では、第１の巻線は、面巻き又は端巻きである単層巻線である。
【0019】
いくつかの実施形態では、第１の巻線は、多層である。
【0020】
いくつかの実施形態では、電力の流れは、一方向である。
【0021】
いくつかの実施形態では、電力の流れは、双方向であり得る。
【0022】
いくつかの実施形態では、回路は、高電圧ポート及び低電圧ポートを有する。
【0023】
いくつかの実施形態では、回路は、高電圧ポートの両端に接続されたコンデンサ又は低電圧ポートの両端に接続されたコンデンサを有する。
【0024】
いくつかの実施形態では、スイッチング極の各々は、ハイサイド半導体スイッチ及びローサイドダイオードを有する。
【0025】
いくつかの実施形態では、スイッチング極の各々は、ローサイド半導体スイッチ及びハイサイドダイオードを有する。
【0026】
いくつかの実施形態では、スイッチング極の各々は、ダイオードに並列なハイサイド半導体スイッチと、ダイオードに並列なローサイド半導体スイッチと、を有する。
【0027】
いくつかの実施形態では、回路は、第１のスイッチング極及び第２のスイッチング極を有する複数のスイッチング極を有し、回路は、それぞれの制御波形でスイッチング極を制御する制御回路を更に有し、制御波形のデューティサイクルは、対称的に離間されるとともに等しい。
【0028】
いくつかの実施形態では、コイルの全ては、同一の巻数を有する。
【0029】
いくつかの実施形態では、磁気素子は、コアを有し、第１の巻線は、第１の熱除去面に厳密に適合し、コアの少なくとも一部は、第２の熱除去面に適合する
【0030】
いくつかの実施形態では、磁気素子は、第１の巻線と第１の熱除去面の間の熱伝導性材料と、コアの少なくとも一部と第２の熱除去面の間の熱伝導性材料と、を更に有する。
【0031】
いくつかの実施形態では、少なくとも一つの巻線の少なくとも一部に冷却剤を直接接触させる。
【0032】
本発明の一実施形態によれば、複数の回路を有する多相インバータを提供する。
【0033】
いくつかの実施形態では、多相インバータは、電気機械又はユーティリティ負荷に電力を供給するように構成される。
【0034】
本開示のこれらの特徴及び利点並びに他の特徴及び利点は、明細書、特許請求の範囲及び添付の図面を参照して評価されるとともに理解されるであろう。
【図面の簡単な説明】
【0035】
【図1a】本開示の一実施形態による一般的なＤＣ－ＤＣレギュレータの電力トポロジーを示す。
【図2a】本開示の一実施形態による一般的なｎ相ＤＣ－ＤＣレギュレータである。
【図2c】本開示の実施形態による統合された磁気素子を使用する一般的なｎ相ＤＣ－ＤＣレギュレータを示す。
【図2d】本開示の実施形態による統合された磁気素子及び外部インダクタを使用する一般的なｎ相ＤＣ－ＤＣレギュレータを示す。
【図2f】電気機械に接続されたインバータのブロック図である。
【図7】本開示の一実施形態による多層導体を有する磁気素子の三相の実施形態の斜視図である。
【図8】本開示の一実施形態による並列接続されたコイルを使用する磁気素子の三相の流体冷却された実施形態の斜視図である。
【図9】本開示の一実施形態によるらせんコイルを使用する磁気素子の三相の流体冷却された実施形態の斜視図である。
【発明を実施するための形態】
【0036】
添付の図面に関連して以下に記載した詳細な説明は、本開示によって提供される多相スイッチングレギュレータの例示的な実施形態の説明として意図されており、本開示を構成又は利用することができる唯一の形態を表すことを意図されていない。説明は、図示した実施形態に関連して本開示の特徴を説明する。しかしながら、同一又は同等の機能及び構造を開示の範囲内に包含されることも意図されている異なる実施形態によって実現できることを理解すべきである。他の箇所に示すように、同様の素子の番号は、同様の素子又は特徴を示すことを意図している。
【0037】
図１ａ及び図１ｂは、一般的な単相スイッチングレギュレータを扱っている背景であり、それに対し、図２ａ及び図２ｂは、一般的な多相ＤＣ－ＤＣレギュレータを扱っている背景である。図１ａを参照すると、スイッチング極１０６及び高電圧コンデンサ１０４は、高電圧ポート１０２の両端に接続される。磁気素子１１２は、スイッチング極１０６の相ノードと低電圧ポート１１６の一方の側の間に接続される。次に、スイッチング極１０６は、直列接続されたハイサイド半導体素子１０８及びローサイド半導体素子１１０からなる。半導体素子１０８が半導体スイッチ（例えば、ＩＧＢＴ又はＭＯＳＦＥＴ）である場合及びデバイス１１０がダイオードである場合、降圧モードの動作が可能であり、ポート１０２に印加される入力電圧は、ポート１１６で出力として提供されるより低い電圧に「降圧」される。ローサイド半導体素子１１０が半導体スイッチであるとともにハイサイド半導体素子１０８がダイオードである場合、ポート１１６が入力であるとともにポート１０２が出力である昇圧モードの動作が可能である。半導体素子１０８と半導体素子１１０の両方が逆並列ダイオードを有する半導体スイッチである場合、昇降圧モードの動作が可能である。
【0038】
図２ａの場合、動作は、全ての場合において、単相ではなくn個の別々の相が並列に動作する点を除いて図１ａの動作と同様である。電圧源として動作する並列パスが確立されているので、ＤＣ電流成分のバランスが保たれるように準備する必要がある。これを、各相に所望の電流を実現するように個々の相電流が検知されるとともに対応するデューティサイクルが（例えば、図２ａ～２ｆに示すようなコントローラ１９３によって）制御される場合に実現することができる。バランスを、（大抵のデジタルのコントローラ１９３が行うことができる）個々のデューティサイクルを正確に等しく維持することによって実現することもできる。図２ｂに示すように、個々のデューティサイクルの間隔を対称的に空けることによって、最適な電流高調波キャンセルを両方のポートで実現することができる。デューティサイクルは、図２ｂに示すように対称的に間隔が空けられるとともに等しくてもよい。
【0039】
図２ｃに示すように、図２ｂのｎ個のインダクタを単一の磁気素子１１２に置き換えることができる。磁気素子には様々なオプション－パッケージングエクササイズ（ｐａｃｋａｇｉｎｇ ｅｘｅｒｃｉｓｅ）にすぎないものを表す場合から磁気トポロジーを変更する場合まで－がある。図３ａ及び図３ｂにおいて、エネルギー蓄積作用に加えて変圧器作用が存在するという事実のために磁気素子のサイズ及び質量を低減することを可能にする新規の磁気構造を示す。これらの構造の各々は、直列インダクタンスと組み合わされた加算トランスとして機能する。図３ａの構造の場合、漏れインダクタンスは、磁束のための定義された経路を提供するコアプロングの追加によって増大する。図３ｂの構造の場合、直列インダクタンスは、漏れインダクタンスによって完全に提供されてもよい。図３ｂの磁気素子において、各巻線について、他のどの巻線も通らずに代わりに補助コアプロングの一つ、例えば、コアプロング１２２－ａ又はコアプロング１２２－ｂを通る磁気回路が存在する。
【0040】
出力と直列に有効に接続された「リップル抑制インダクタンス」は、リップルを低減する効果を有することができる。このインダクタンスは、磁気素子１１２の漏れインダクタンスであってもよい又は（後述するように）出力と直列に接続された別個のインダクタのインダクタンスであってもよい。図２ｃによって説明される磁気素子がリップル電流を所望の値に制限するのに十分な漏れインダクタンスを有しない場合、外部インダクタンス１１３を、磁気素子１１２の共通バスと静電容量１１４に並列なポート１１６ａによって形成されるノードの間に接続してもよい（図２ｄ参照）。
【0041】
図２ｅは、三相インバータを形成するために三つの図２ｃのレギュレータを組み合わせ場合のアプリケーションを示す。各レギュレータは、ｎ個の相を有する（レギュレータの相数がインバータの相数と混同されるおそれがあるので、レギュレータの相を「サブ相」と称し、用語「相」をインバータレベルに適用する。）。ポート１０２のＤＣ電力は、従来の三相インバータと同様の方法でＡＣポート１１６のＡＣ電力に交換される。従来のインバータと比べた図２ｅのスキームの利点は、低質量及び高エネルギー効率を維持しながらＡＣポートスイッチングリップルを実質的に除去できることである。誘導機、永久磁石機又はリラクタンス機のような電気機械１９１が駆動される場合（図２ｆ参照）、新しいインバータは、機械の定格と機械の効率の両方を向上させるように機械損失を減少させることができる。さらに、高周波スイッチング部品が不要になるので、巻線容量は、もはや機械効率に影響を及ぼさない。これにより、システムの効率に通常の影響を及ぼすことなくシステム電圧と巻線容量の両方を比較的高くすることができるシステム設計が可能になる。
【0042】
ＤＣバスコンデンサ１０４を組み合わせて単一のユニットにしてもよい。サブ相の数が大きい場合（例えば、６）、損失及び効率に大きな影響を及ぼすことなくＡＣポートコンデンサ１１４を除去することができる。図２ｅのスキームを、単相反転に適用してもよい（この場合、二つのレギュレータのみが使用される）。図２ｅのスキームを、３より大きい相を有するシステム及び複数の負荷を駆動するシステムに適用してもよい。図２ｆは、電気機械１９１に接続されたインバータのブロック図である。
【0043】
図３ａは、図２ａのｎ個のインダクタを置き換えるｎ相磁気素子の第１の実施形態の概略図１０５である。コアは、それぞれがｍの巻数からなるコイル１２４－１～１２４－ｎをそれぞれ有するｎ個の相プロング１２０－１～１２０－ｎを有し、各プロングは、図示したようにｇ１の有効ギャップを有する。外側のプロング１２２－ａ及び１２２－ｂは、コアの端部に二つの平行な磁束戻り経路を提供し、その各々は、図示したようにｇ２のギャップを有する。磁気経路は、コア素子１２６及び１２８によって完成される。コアプロング１２２－ａ及び１２２－ｂを単一のプロングに置き換えてもよい。二つのプロングを、対称性及び最小の総コア質量の理由から選択してもよい。
【0044】
図２ａのトポロジーに適用する場合、各巻線の始端は、大きさＶｉｎ、持続時間Ｄ＊Ｔ及び周波数１／Ｔのパルス電圧を有する。ｎ個の相電圧は、正の遷移が時間０、Ｔ／ｎ、２＊Ｔ／ｎ－－－（ｎ－１）＊ Ｔ／ｎで発生するように対称的に間隔が空けられており、この場合、Ｄは、デューティサイクルである（Ｄの範囲は０と１の間である）。巻線の終端の各々は、ノード１１６ａに接続する。定常状態では、ポート１１６の電圧は、ポート１０２の電圧にＤを乗算したものに等しくなる。
【0045】
コアプロング１２２－ａ及び１２２－ｂに関連する磁気効果を除いて、図３ａの構造は、プロング１２０－１～１２０－ｎを通る磁束の合計がゼロである変圧器として機能する。 これは、巻線１２４－１～１２４－ｎの両端の瞬時電圧の合計もゼロにする必要があることを意味し、したがって、ＡＣ電力が個々の相の間で交換されることを意味する。図２ａのトポロジーに適用される場合、図３ａの構造は、平均化デバイスとして機能する。ＡＣリップル電圧の大きさは、ｎ分の1に減少し、リップル周波数は、ｎ倍に増大する。したがって、電流リップルを制限するために必要なインダクタンスは、ｎ２分の1に減少する。
【0046】
図３ａの磁気素子がインダクタンスに直列に接続された「平均化変圧器」と同等であることを示すことができる。次に、変圧器の加算ノード電圧は、巻線の始端に印加される電圧の瞬時平均に等しくなる（各電圧はグランドを基準にしている。）。したがって、（グランドを基準とする）変圧器の出力電圧がＶｉｎ＊Ｄに等しいＤＣ成分及び周波数ｎ／ＴのＶｉｎ／ｎのＡＣピークツーピークパルス成分を有することを更に示すことができる。このＡＣ成分のデューティサイクルＤ’は、Ｄ’＝ｎ＊Ｄ－｛ｎ＊Ｄ｝として与えられ、この場合、｛ｎ＊Ｄ｝は、ｎ＊Ｄ以下の最大の整数を表す。スイッチングリップル電流は、Ｄ’がゼロのときにゼロに近く、Ｄ’が０．５のときに最大になる。したがって、一般的なｎ相の場合、Ｄが０及び１に近づくとリップル電流はゼロになり、Ｄ＝１／ｎ、２／ｎ、－－（ｎ－１）／ｎである他のｎ－１の場合もゼロに近づく。同様に、リップル電流は、Ｄ＝１／（２＊ｎ）、３／（２＊ｎ）、－－－（２＊ｎ－１）／（２＊ｎ）であるｎ－１の場合に最大に到達する。これらの最悪の場合のポイントでは、直列インダクタンスに印加される二次電圧は、Ｖｉｎ＊Ｔ／（４＊ｎ２）である。
【0047】
他の変圧器と同様に、巻線のＤＣ電圧成分は、コアの飽和が発生しないように十分に小さくてもよく、このために、Ｎ個のスイッチング極のデューティサイクルのそれぞれは、互いに正確に一致してもよい。これを、多くの場合において、n個の信号がデジタルで生成される場合に開ループベースで実現することができる。コアギャップｇ１が存在する場合、ｊ番目のコアプロングの磁束密度をｊ番目の相電流とｎ相全ての平均電流の間の重み付けられた差として観察することができる（図６参照）ので、デューティサイクルをフィードバック調整することができる。この情報を、コア素子が飽和しないようにそれぞれのデューティサイクルを調整するために使用することができる。この手法は、ゲートドライバ及びパワーデバイスのスキュー時間のような問題を解決する。
【0048】
図３ａの磁気素子に関連する追加の直列インダクタンス（マイクロヘンリーのＬｓ）は、
【0049】
【数1】
【0050】
によって近似される。この場合、Ｎｔは、コアプロング１２０－１～１２０－ｎのそれぞれの巻数であり、Ａ２は、外側プロング１２２－ａと外側プロング１２２－ｂの両方の断面積（ｍ２）であり、ｇ２は、両方の外側プロング１２２－ａ及び外側プロング１２２－ｂに関連するギャップ（ｍ）である。総リップル電流のピーク値Ｉｐは、二次電圧の０．５倍をヘンリーのインダクタンスで除算した値に等しくなる。したがって、
【0051】
【数2】
【0052】
となる。式（２）から、リップル電流が相の数に依存しないことに留意すべきである。これは、ｎが増大するに従ってＡＣ二次電圧及びインダクタンスが同一の速度で低下するという事実によるものである。ｇ２／Ａ２が減少するに従ってリップル電流が低下することにも留意すべきである。
【0053】
ｇ２／Ａ２が減少すると、磁束密度のＤＣ成分はフェロコアの全ての部分で増大する。これは、ｇ２／Ａ２の下限を以下のように設定する。
【0054】
【数3】
【0055】
この場合、ＩＤＣは、合計ＤＣ電流（ｎ相の合計）であり、ＢｊＤＣは、任意のコアプロング内の磁束密度のＤＣ成分である（全てのｎは、同一の値を有する。）。いくつかの実施形態では、ＢｊＤＣは、コア飽和磁束密度の約４分の１になるように選択される。
【0056】
式３は、磁気飽和を防ぐためにＤＣ電流が増大するに従ってｇ２が増大する可能性があることを示す。次に、定常状態のＤＣ電流は、磁気素子で使用される材料の熱伝達及び温度定格によって制限される。熱伝達が改善されると、最大許容ＤＣ電流が増大し、これは、ｇ２が増大する可能性があることを意味する。あるポイントで、ｇ２は、ｈ（ウィンドウの高さ）となり、図３ａの構造を図３ｂの構造に簡略化することができ、この場合、コアプロング１２２－ａ及びコアプロング１２２－ｂが除去される。
【0057】
図３ａの構造及び図３ｂの構成の両方について、コアギャップｇ１を追加してもよい。ギャップｇ１が増大すると、リップル電流の大きさが増大し、同時に、ＤＣ電流の不均衡に対する磁束飽和感度が低下する。多くの場合、ＤＣ電流の不均衡が本質的に小さいので、ｇ１をゼロに設定する必要がある。コアギャップを、図３ａ及び図３ｂに示すように、プロング内（ｇ１）のいずれかに配置してもよい、又は、コアギャップを、コアの水平素子内（ｇｘ）若しくは両方の位置内に配置してもよい（図３ｃ参照）。水平コア素子内にギャップを配置することの利点の一つは、巻線に入るフリンジ磁束が事実上除去されることであり、これにより、巻線の渦損失が減少する。第２の利点は、個々のギャップが相互に異なる値をとることができることであり、これにより、いくつかの場合に利益をもたらすことができる。コアハーフ１２６及びコアハーフ１２８を、同一の形状として設計することができる又はそれらを異なる形状として設計してもよい。
【0058】
図４は、図３ｂ及び図３ｃの概念の六相の実施形態である磁気素子１０９を示す。図４の実施形態では、６個の突起のあるフェロコア１３２は、六つの単層巻線１３４と係合する。電気絶縁スペーサー１３６は、各コアプロングと各巻線の間に絶縁破壊が生じないように各コアプロングと各巻線の間に同軸に配置される。巻線コアアセンブリは、ポッティングエンクロージャ１３８に含まれる。ポッティングエンクロージャ１３８の内面１４０の第１の部分は、組み立てられたときに二つの間に小さなギャップが形成されるように巻線１３４の外面部分に厳密に適合する。同様に、エンクロージャ１３８の第２の内面１４２は、組み立てられたときに二つの間に小さなギャップが形成されるようにフェロコア１３２の外面の部分に厳密に適合する。巻線とフェロコアの両方で効率的な熱伝達が実現されるように巻線エンクロージャギャップとコアエンクロージャギャップの両方に熱伝導性ポッティング材料を充填してもよい。大抵の場合、熱伝達は、２０００Ａ／ｃｍ２を超える巻線電流密度が可能になるのに十分に高い。二つ以上の相を使用できることに留意すべきである。相の数が増加に従って、リップル電流は次第に減少する。使用する相の数が少なく、かつ、電流密度が低い場合、漏れインダクタンスは、電流リップルを所望の値に制限するのに十分でない場合がある。そのような場合、リップル電流を十分に制限するために、磁気素子に直列な外部インダクタンスを追加する必要がある場合がある（図２ｄ参照）。
【0059】
巻線を、長方形断面の銅又はアルミニウム導体材料から形成してもよいが、場合によっては、丸い導体を使用してもよい。巻線は、設計要件に応じて、端巻き又は面巻きであってもよい。巻線の始端１４４は、図２ａのトポロジーの位相ノードに接続し、巻線の終端１４６は、ポート１１６のノード１１６ａ（図２ａ参照）を形成するために一緒に結合する。
【0060】
図５は、ギャップｇ１を無視できるとともにデューティサイクルが０．５０である図４の素子の三相バージョンを図２ａのトポロジーに適用した場合の電気波形を示す（全ての電圧波形はグランドを基準にしている。）。変圧器の動作により、三相電流は全てバランスが取れているために等しくなる。リップル周波数は、３ｆ（スイッチング極周波数の３倍）であり、リップルの大きさは、平均電圧（相１、相２及び相３の平均）の大きさをインダクタンス及びと周波数の積で除算したものに比例する。次に、インダクタンスは、１相当たりの巻数に漏れ磁束に関連する面積を乗算したものの２乗を漏れ磁束に関連するギャップで除算したものに比例する。アスペクト比を制御することにより、インダクタンスを必要に応じて制御することができる。（大抵の場合、インダクタンスは、ｒｍｓリップル電流が定格ＤＣ電流の１０％から２０％を超えないようなものにする必要がある。)。
【0061】
ギャップｇ１が追加されると、波形は、図６に示すように変更される。ｇ１が増大すると、１ｆリップル電流成分が各相電流に次第に追加される。この追加された電流信号を、他のｎ－１相の合計に比例する信号を減算ことによって分離することができる。残りの信号は、ｊ番目の相の瞬時の磁束密度の測定値としての役割を果たすことができる。ｎ個のそのような信号の各々は、各プロング内のピーク磁束密度が等しく維持されるように（図２ａ及び図２ｃに見えるような）コントローラ１９３に供給することができ、それは、コアの任意の部分内の磁気飽和を防止するように機能する。
【0062】
図７は、多層導体を有する磁性素子１１１の三相の実施形態の斜視図である。磁気素子は、コイル１３４と、共通コア１３２と、巻線スペーサー１３６と、を備える。次に、コイル１３４は、多層導体１４５から構成されてもよい。各コイルは、コイルの始端１４４及びコイルの終端１４６を有する。コア１３２を、粉末鉄又はフェライトのような焼結粉末から構成してもよい。
【0063】
各コイルを形成するために複数の導体層を使用することにより、二つの目的－高周波の渦損失の低減及び巻線の容易さの向上を達成することができる。渦損失の低減を最大にするために、各コイルの中心点に転置（図示せず）を含めてもよい。多層導体を使用すると、いくつかのケースにおいて、材料の伸び及び歪みが減少するためにコイルの製造を更に簡単に実現することができる。これにより、いくつかのケースにおいて、充填率も向上することがある。図４と同様のポッティングエンクロージャを含めることができ、これによって、効率的な熱伝達が可能になる。
【0064】
図８は、巻線を提供するために並列に接続された複数のコイルを使用する磁気素子１１３の三相の液体冷却の実施形態の斜視図である。図８の構造が図３ｂの構造に磁気的に適合することに留意されたい。磁気素子は、アクティブ構造を形成するために、コア１３２と、軸方向に積み重ねられたコイル１５６ａ及びコイル１５６ｂと、を備える。コア１３２は、三つのプロングであり、二つの同一の“Ｅ”部材から製造してもよい。上述したように、各コアプロング内の磁束の推定が可能になるようにコアハーフの間にギャップを含めてもよい。代替的には、透過性が低下したコア材料を使用することによって同一の結果を実現することができる。
【0065】
面巻きコイル１５６ａ及び面巻きコイル１５６ｂは、コイル群１５６を形成するために、図１０に示すように、直列に接続されてもよい。二つのコイルの間の相互接続を“Ｓ”ベンド１８４によって実現してもよい。次に、所望の電気的パラメータを実現するためにコイル群を直列又は並列に接続してもよい。Ｉ.Ｄ.で相互接続するコイル対を使用することにより、コイルの始端１８０とコイルの終端１８２の両方がＯ.Ｄ.になり、これにより、効率的な電気的な終端が可能になる。
【0066】
互いに隣接するコイル１５６ａ及びコイル１５６ｂは、電気的な絶縁セパレータ１５８によって分離される。セパレータ１５８は、互いに隣接するコイルの間の絶縁を強化するのと同時に薄い軸方向のギャップを確立する役割を果たし、これにより、液体冷却剤が各コイル面を通過して流れることができる。軸方向のギャップは、スペーサー面の一体的な特徴であるリブ１６０によって確立される。
【0067】
供給プレート１６２は、コア１３２とコイル対１５６の間の環状ギャップ（図示せず）に冷却剤を導入する役割を果たす。エンドプレート１６４は、コイル、スペーサー及びフィードプレートからなるスタックを軸方向にクランプする役割を果たす。コア１３２の軸方向の圧縮は、バンド１７４によって提供される。電気的な終端は、終端ストリップ１７０及び端子ポスト１７２を有する端子構造１６８によって提供される。
【0068】
図９は、図３ｂの磁気素子に適合するとともにコア１３２、らせんコイル１１７（図１１参照）、供給プレート１６２及びマニホールド１７６を備える磁気素子１１５の三相の液体冷却の実施形態の斜視図である。コイル１１７（図１１参照）の互いに隣接するターンは正確なギャップ１８３が形成されるようにスペーサー１８１によって分離される。供給プレート１６２（図９参照）によって受け取られた冷却剤は、冷却剤がギャップ１８３を通って半径方向外向きに流れる（図１１参照）ようにコイル１１７とコアの間の環状ギャップ内を流れるためにマニホールド１７６を介して案内される。図９の実施形態が図３ｂの配置に電磁的に適合することに留意されたい。
【0069】
個々の巻線１１７は、巻線の終端１１９と、電気的に相互接続する端子ストリップ１７０及び端子ポスト１７２を有する端子素子１６８（図９参照）を介して終端する巻線終了１２１と、を有する。バンド１７４は、圧縮下でそれぞれの素子を一緒に保持する。
【0070】
ここに記載したスイッチングレギュレータのいくつかの実施形態は、ＤＣ電力処理に関連する降圧機能、昇圧機能及び昇降圧機能を提供することができる。ここに記載したスイッチングレギュレータのいくつかの実施形態を、従来の方形波インバータ（例えば、多相方形波インバータ）のスイッチング極の代替として使用することができ、そのような代替は、一つ以上の方形波の代わりに滑らかな（一つ以上の）出力波形を生成する効果を有することができる。ここに記載したスイッチングレギュレータのいくつかの実施形態は、モータードライブ、ソーラーインバータ等に使用されるもののような多相インバータに関連する個々の極を置き換えることもできる。
【0071】
ここで使用されるように、単語「又は」は包括的であり、したがって、例えば、「Ａ又はＢ」は、（ｉ）Ａ、（ｉｉ）Ｂ及び（ｉｉｉ）Ａ及びＢのいずれか一つを意味する。
【0072】
ここに挙げられた任意の数値範囲は、挙げられた範囲内に含まれる同一の数値精度の全てのサブ範囲を含むことを意図している。例えば、「１．０から１０．０」又は「１．０と１０．０の間」の範囲は、挙げられた１．０の最小値と挙げられた１０．０の最大値の間（及びそれを含む）の全てのサブ範囲を含むこと、すなわち、例えば、２．４～７．６のように１．０以上の最小値及び１０．０以下の最大値を有することを意図する。ここに挙げられた最大値の制限は、そこに含まれる全ての更に低い数値制限を含むことを意図し、本明細書に挙げられた任意の最小値の制限は、そこに含まれる全ての更に高い数値制限を含むことを意図する。
【0073】
多相スイッチングレギュレータの例示的な実施形態をここで具体的に説明及び図示したが、多くの修正及び変形が当業者には明らかであろう。したがって、本開示の原理に従って構成された多相スイッチングレギュレータは、ここに具体的に記載されているもの以外に具体化してもよいことを理解すべきである。本発明は、以下の特許請求の範囲及びその同等物においても定義される。
【図1a】
【図1b】
【図2a】
【図2b】
【図2c】
【図2d】
【図2e】
【図2f】
【図3a】
【図3b】
【図3c】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【国際調査報告】