特表 2022-522477 ＩＧＢＴデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-04-19

(54)【発明の名称】ＩＧＢＴデバイス

(51)【国際特許分類】

   H01L 29/739 20060101AFI20220412BHJP

【ＦＩ】

H01L29/78 655A

H01L29/78 655D

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021551601

(86)(22)【出願日】2019-12-06

(85)【翻訳文提出日】2021-08-30

(86)【国際出願番号】 CN2019123760

(87)【国際公開番号】W WO2021103114

(87)【国際公開日】2021-06-03

(31)【優先権主張番号】201911204531.1

(32)【優先日】2019-11-29

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】519152663

【氏名又は名称】蘇州東微半導体股▲ふん▼有限公司

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】▲ごーん▼ ▲軼▼

(72)【発明者】

【氏名】▲劉▼ ▲偉▼

(72)【発明者】

【氏名】▲劉▼ 磊

(72)【発明者】

【氏名】毛 振▲東▼

(72)【発明者】

【氏名】王 ▲しん▼

(57)【要約】

本発明の実施例に係るＩＧＢＴデバイスは、ＭＯＳＦＥＴセルアレイを含み、各ＭＯＳＦＥＴセルは、ｎ型ドリフト領域の頂部に位置するｐ型ボディ領域と、ｐ型ボディ領域内に位置するｎ型エミッタ領域と、ｐ型ボディ領域の上に位置するゲート誘電体層、ゲート及びｎ型フローティングゲートを含むゲート構造とを含み、ゲートはゲート誘電体層の上に位置し、かつｎ型エミッタ領域側に近接し、ｎ型フローティングゲートはゲート誘電体層の上に位置し、かつｎ型エミッタ領域に近い側に位置し、ゲートは容量結合によって、ｎ型フローティングゲートに作用し、少なくとも１つのＭＯＳＦＥＴセルのｎ型フローティングゲートはゲート誘電体層によって、ｐ型ボディ領域と隔離され、かつ少なくとも１つのＭＯＳＦＥＴセルのｎ型フローティングゲートは１つの当該ｎ型フローティングゲートの下方に位置するゲート誘電体層における開口によってｐ型ボディ領域に接触してｐｎ接合ダイオードを形成する。本願はＩＧＢＴデバイスの逆回復速度を容易に調整することができる。

【特許請求の範囲】

【請求項1】

ｎ型コレクタ領域及びｐ型コレクタ領域と、前記ｎ型コレクタ領域及び前記ｐ型コレクタ領域の上に位置するｎ型ドリフト領域と、複数のＭＯＳＦＥＴセルからなるＭＯＳＦＥＴセルアレイとを含むＩＧＢＴデバイスであって、前記ＭＯＳＦＥＴセルは、
前記ｎ型ドリフト領域の頂部に位置するｐ型ボディ領域と、
前記ｐ型ボディ領域内に位置するｎ型エミッタ領域と、
前記ｐ型ボディ領域の上に位置し、ゲート誘電体層、ゲート及びｎ型フローティングゲートを含むゲート構造とを含み、
前記ゲート及び前記ｎ型フローティングゲートは前記ゲート誘電体層の上に位置し、かつ前記ゲートは前記ｎ型エミッタ領域に近い側に位置し、前記ｎ型フローティングゲートは前記ｎ型ドリフト領域に近い側に位置し、前記ゲートは容量結合によって、前記ｎ型フローティングゲートに作用し、
前記ＭＯＳＦＥＴセルアレイにおいて、少なくとも１つの前記ＭＯＳＦＥＴセルの前記ｎ型フローティングゲートは前記ゲート誘電体層によって、前記ｐ型ボディ領域と隔離され、かつ少なくとも１つの前記ＭＯＳＦＥＴセルの前記ｎ型フローティングゲートは１つの当該ｎ型フローティングゲートの下方に位置するゲート誘電体層における開口によって前記ｐ型ボディ領域に接触してｐｎ接合ダイオードを形成する、
ＩＧＢＴデバイス。

【請求項2】

前記ＩＧＢＴデバイスは、前記ｎ型コレクタ領域、前記ｐ型コレクタ領域の上に位置するｎ型フィールドストップ領域をさらに含み、前記ｎ型フィールドストップ領域は前記ｎ型ドリフト領域の下方に位置する、
請求項１に記載のＩＧＢＴデバイス。

【請求項3】

前記ゲートは前記ｎ型フローティングゲートの上まで延伸する、
請求項１に記載のＩＧＢＴデバイス。

【請求項4】

前記ゲートは前記ｎ型フローティングゲートの上まで延伸して前記ｎ型フローティングゲートの前記ｎ型ドリフト領域に近い側の側壁を被覆する、
請求項１に記載のＩＧＢＴデバイス。

【請求項5】

前記開口は前記ｎ型フローティングゲートの下方に位置し、かつ前記ｎ型ドリフト領域側に近接する、
請求項１に記載のＩＧＢＴパワーデバイス。

【請求項6】

少なくとも１つの前記ＭＯＳＦＥＴセルのゲートが前記ｎ型エミッタ領域と電気的に接続される、
請求項１に記載のＩＧＢＴパワーデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は２０１９年１１月２９日に中国国家知識産権局に出願され、出願番号が２０１９１１２０４５３１．１の中国特許出願の優先権を主張し、上述の出願の全ての内容は引用により本願に援用される。

【0002】

本願はＩＧＢＴデバイスの技術分野に属し、例えば逆回復速度が調整可能なＩＧＢＴデバイスに関する。

【背景技術】

【0003】

ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）デバイスはＭＯＳトランジスタとバイポーラトランジスタで複合されたデバイスであり、その入力段はＭＯＳトランジスタであり、出力段はＰＮＰトランジスタである。関連技術のＩＧＢＴデバイスのオン及びオフはゲート－エミッタ電圧によって制御され、ゲート－エミッタ電圧がＭＯＳトランジスタの閾値電圧Ｖｔｈよりも大きい場合、ＭＯＳトランジスタの内部に電流チャネルが形成されて、バイポーラトランジスタにベース電流を提供することにより、ＩＧＢＴデバイスをオンにさせる。ゲート－エミッタ電圧がＭＯＳトランジスタの閾値電圧Ｖｔｈよりも小さい場合、ＭＯＳトランジスタ内の電流チャネルがオフされ、バイポーラトランジスタのベース電流が遮断され、これによりＩＧＢＴデバイスがオフにされる。関連技術に係るＩＧＢＴデバイスがオフの時に、コレクタ－エミッタ電圧が０Ｖよりも小さい場合、ＩＧＢＴデバイスに寄生されたボディダイオードが順バイアス状態にあり、逆方向電流がエミッタからボディダイオードを介してコレクタに流れ、この時にボディダイオードの電流はマイノリティキャリアが注入される現象が存在するが、これらのマイノリティキャリアはＩＧＢＴデバイスが再びオンになった時に逆回復を行い、大きな逆回復電流をもたらし、逆回復時間が長い。

【発明の概要】

【0004】

本願は、関連技術におけるＩＧＢＴデバイスがマイノリティキャリア注入問題によって逆回復時間が長いという技術的問題を解決するために、逆回復速度が調整可能なＩＧＢＴデバイスを提供する。

【0005】

本発明の実施例は、
ｎ型コレクタ領域及びｐ型コレクタ領域と、前記ｎ型コレクタ領域及び前記ｐ型コレクタ領域の上に位置するｎ型ドリフト領域と、複数のＭＯＳＦＥＴセルからなるＭＯＳＦＥＴセルアレイを含むＩＧＢＴデバイスであって、前記ＭＯＳＦＥＴセルは、
前記ｎ型ドリフト領域の頂部に位置するｐ型ボディ領域と、
前記ｐ型ボディ領域内に位置するｎ型エミッタ領域と、
前記ｐ型ボディ領域の上に位置し、ゲート誘電体層、ゲート及びｎ型フローティングゲートを含むゲート構造とを含み、
前記ゲート及び前記ｎ型フローティングゲートは前記ゲート誘電体層の上に位置し、かつ前記ゲートは前記ｎ型エミッタ領域に近い側に位置し、前記ｎ型フローティングゲートは前記ｎ型ドリフト領域に近い側に位置し、前記ゲートは容量結合によって、前記ｎ型フローティングゲートに作用し、
前記ＭＯＳＦＥＴセルアレイにおいて、少なくとも１つの前記ＭＯＳＦＥＴセルの前記ｎ型フローティングゲートは前記ゲート誘電体層によって、前記ｐ型ボディ領域と隔離され、かつ少なくとも１つの前記ＭＯＳＦＥＴセルの前記ｎ型フローティングゲートは１つの当該ｎ型フローティングゲートの下方に位置するゲート誘電体層における開口によって前記ｐ型ボディ領域に接触してｐｎ接合ダイオードを形成する、
ＩＧＢＴデバイスを提供する。

【0006】

好ましくは、本願のＩＧＢＴデバイスは、前記ｎ型コレクタ領域及び前記ｐ型コレクタ領域の上に位置するｎ型フィールドストップ領域をさらに含み、前記ｎ型フィールドストップ領域は前記ｎ型ドリフト領域の下方に位置する。

【0007】

好ましくは、本願のＩＧＢＴデバイスにおいて、前記ゲートは前記ｎ型フローティングゲートの上まで延伸する。

【0008】

好ましくは、本願のＩＧＢＴデバイスにおいて、前記ゲートは前記ｎ型フローティングゲートの上まで延伸して前記ｎ型フローティングゲートの前記ｎ型ドリフト領域に近い側の側壁を被覆する。

【0009】

好ましくは、本願のＩＧＢＴデバイスにおいて、前記開口は前記ｎ型フローティングゲートの下方に位置し、かつ前記ｎ型ドリフト領域側に近接する。

【0010】

好ましくは、本願のＩＧＢＴデバイスにおいて、少なくとも１つの前記ＭＯＳＦＥＴセルのゲートが前記ｎ型エミッタ領域と電気的に接続される。

【0011】

本発明の実施例に係るＩＧＢＴデバイスは、ｐｎ接合ダイオードが形成されたＭＯＳＦＥＴセルの数を制御することにより、ＩＧＢＴデバイスの逆回復速度を便利かつ正確に調整することができ、これによりＩＧＢＴデバイスにより広い応用を有させる。同時に、ｐｎ接合ダイオードが形成されたＭＯＳＦＥＴセルの数を調整する場合、ゲート誘電体層における開口を形成するための１枚のレチクルを修正すればよく、これによりＩＧＢＴデバイスの製造コストを効果的に抑制することができる。

【図面の簡単な説明】

【0012】

以下実施例を説明するために必要な図面を簡単に紹介する。

【図1】本願に係るＩＧＢＴデバイスの第１実施例の断面構造模式図である。

【図2】本願に係るＩＧＢＴデバイスの第２実施例の断面構造模式図である。

【発明を実施するための形態】

【0013】

以下本発明の実施例における図面を参照し、具体的な実施形態によって、本願の技術案を完全に説明する。同時に、明細書の図面に列挙された模式図は、本願に記載の前記層及び領域のサイズを拡大したものであり、列挙された図形の大きさは実際の寸法を表すものではない。明細書に列挙された実施例は明細書の図面に示された領域の特定の形状に限定されるものではなく、得られた形状例えば製造によるずれ等を含む。

【0014】

図１は本願に係るＩＧＢＴデバイスの第１実施例の断面構造模式図であり、図１に示すように、本発明の実施例に係るＩＧＢＴデバイスは、ｎ型コレクタ領域２０及びｐ型コレクタ領域３０と、ｎ型コレクタ領域２０及びｐ型コレクタ領域３０の上に位置するｎ型フィールドストップ領域２９と、ｎ型フィールドストップ領域２９の上に位置するｎ型ドリフト領域２１と、複数のＭＯＳＦＥＴセルからなるＭＯＳＦＥＴセルアレイとを含み、図１に２つのＭＯＳＦＥＴセル（ＭＯＳＦＥＴセル２００及びＭＯＳＦＥＴセル２０１）が例示的に示されている。

【0015】

本発明の実施例のＭＯＳＦＥＴセルは、ｎ型ドリフト領域２１の頂部に位置するｐ型ボディ領域２２と、ｐ型ボディ領域２２内に位置するｎ型エミッタ領域２３と、ｐ型ボディ領域２２の上に位置し、ゲート誘電体層２４、ｎ型フローティングゲート２５及びゲート２６を含むゲート構造とを含み、ゲート２６はゲート誘電体層２４の上に位置し、かつｎ型エミッタ領域２３側に近接し、かつゲート２６はｎ型ドリフト領域２１側に向かってｎ型フローティングゲート２５の上まで延伸し、ｎ型フローティングゲート２５はゲート誘電体層２４の上に位置し、かつｎ型ドリフト領域２１側に近接し、ゲート２６及びｎ型フローティングゲート２５は絶縁誘電体層２７によって隔離され、ゲート２６は容量結合によって、ｎ型フローティングゲート２５に作用する。絶縁誘電体層２７は、一般的にシリカである。

【0016】

本発明の実施例のＭＯＳＦＥＴセルアレイにおいて、少なくとも１つのＭＯＳＦＥＴセルのｎ型フローティングゲート２５はゲート誘電体層によって、ｐ型ボディ領域２２と隔離され（図１におけるＭＯＳＦＥＴセル２０１のように）、かつ少なくとも１つのＭＯＳＦＥＴセルのｎ型フローティングゲート２５は１つの当該ｎ型フローティングゲート２５の下方に位置するゲート誘電体層２４における開口２８によってｐ型ボディ領域２２に接触してｐｎ接合ダイオードを形成する（図１におけるＭＯＳＦＥＴセル２００のように）。

【0017】

本発明の実施例におけるＭＯＳＦＥＴセルのゲート２６は、ｎ型エミッタ領域２３に近い側のみに位置し、つまり横方向において、ゲート２６及びｎ型フローティングゲート２５が左右に設置されてもよく、ゲート２６がｎ型エミッタ領域２３に近い側に位置してｎ型ドリフト領域２１側に向かってｎ型フローティングゲート２５の上まで延伸してもよく（図２に示すように）、ゲート２６がｎ型フローティングゲート２５の上まで延伸し、ゲート２６がｎ型フローティングゲート２５を被覆する面積を増大させ、ゲート２６のｎ型フローティングゲート２５に対する容量結合率を増大させることができる。

【0018】

本発明の実施例のＩＧＢＴデバイスは、順方向遮断状態の時に、ｎ型コレクタ領域２０とｐ型コレクタ領域３０に高電圧が印加され、ＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５及びｐ型ボディ領域２２によって形成されたｐｎ接合ダイオードが順方向にバイアスされ、ＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５は正電荷がチャージされることで、ＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５の下の電流チャネルの閾値電圧Ｖｈｔ１が低減される。ＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５の電圧はゲート誘電体層２４における開口２８の位置に関連し、好ましくは、ゲート誘電体層２４に位置する開口２８はｎ型フローティングゲート２５の下方に位置し、かつｎ型ドリフト領域２１側に近接し、これによりｎ型フローティングゲート２５はより容易に正電荷にチャージされることができる。

【0019】

本発明の実施例のＩＧＢＴデバイスは順方向遮断状態及び順方向オン状態にある時に、コレクタ－エミッタ電圧Ｖｃｅが０Ｖよりも大きく、ＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５の下の電流チャネルの閾値電圧Ｖｈｔ１がＭＯＳＦＥＴセル２００全体の閾値電圧Ｖｔｈに与える影響が低く、ＭＯＳＦＥＴセル２００は依然として高閾値電圧Ｖｔｈを有する。本発明の実施例のＩＧＢＴデバイスがオフの時に、エミッタ‐コレクタ電圧Ｖｅｃが０Ｖよりも大きい場合、ＭＯＳＦＥＴセル２００におけるｎ型フローティングゲート２５の下の電流チャネルの閾値電圧Ｖｈｔ１がＭＯＳＦＥＴセル２００全体の閾値電圧Ｖｔｈに与える影響が非常に大きく、ＭＯＳＦＥＴセル２００に低閾値電圧Ｖｔｈを有させることで、ＭＯＳＦＥＴセル２００の電流チャネルが低ゲート電圧（又は０Ｖ電圧）でオンになり、これによりＭＯＳＦＥＴセル２００に流れる逆方向電流を増加させ、ＩＧＢＴデバイスに寄生されたボディダイオードに流れる電流を減少させ、ＩＧＢＴデバイス全体の逆回復速度を向上させることができる。

【0020】

本発明の実施例に係るＩＧＢＴデバイスは、ＭＯＳＦＥＴセルアレイにおけるｐｎ接合ダイオードが形成されたＭＯＳＦＥＴセルの数を制御することにより、ＩＧＢＴデバイスの逆回復速度を容易かつ正確に調整することができ、これによりＩＧＢＴデバイスにより広い応用を有させる。同時に、ｐｎ接合ダイオードが形成されたＭＯＳＦＥＴセルの数を調整する場合、ゲート誘電体層における開口を形成するための１枚のレチクルを修正すればよく、これによりＩＧＢＴデバイスの製造コストを効果的に抑制することができる。

【0021】

本発明の実施例のＩＧＢＴデバイスのＭＯＳＦＥＴセルアレイにおいて、少なくとも１つのＭＯＳＦＥＴセルのゲート２６をｎ型エミッタ領域２３と電気的に接続させることができ、つまり当該部分ゲート２６がエミッタ電圧と接続され、これによりＩＧＢＴデバイスのゲート電荷を低減することができる。

【0022】

図２は本願に係るＩＧＢＴデバイスの第２実施例の断面構造模式図であり、図１に示された本発明の実施例のＩＧＢＴデバイス構造と異なるのは、本実施例におけるＩＧＢＴデバイスにおいては、ＭＯＳＦＥＴセルのゲート２６はｎ型ドリフト領域２１側にｎ型フローティングゲート２５の上まで延伸し、かつｎ型フローティングゲート２５のｎ型ドリフト領域２１に近い側の側壁を被覆し、これによりゲート２６がｎ型フローティングゲート２５を被覆する面積を増大させることができ、ゲート２６のｎ型フローティングゲート２５に対する容量結合率を増大させることができる。

【図1】

【図2】

【国際調査報告】