知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-04-26
(54)【発明の名称】有機半導体材料を含む薄膜トランジスタ
(51)【国際特許分類】
H01L 29/786 20060101AFI20220419BHJP
H01L 21/336 20060101ALI20220419BHJP
H01L 51/05 20060101ALI20220419BHJP
H01L 51/30 20060101ALI20220419BHJP
H01L 29/417 20060101ALI20220419BHJP
H01L 21/28 20060101ALI20220419BHJP
H01L 29/423 20060101ALI20220419BHJP
【ＦＩ】
H01L29/78 618B
H01L29/78 616V
H01L29/78 617M
H01L29/78 616K
H01L29/28 100A
H01L29/28 250G
H01L29/50 M
H01L21/28 301B
H01L29/58 G
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021528417
(86)(22)【出願日】2019-11-19
(85)【翻訳文提出日】2021-05-20
(86)【国際出願番号】 US2019062247
(87)【国際公開番号】W WO2020106742
(87)【国際公開日】2020-05-28
(31)【優先権主張番号】18210830.8
(32)【優先日】2018-12-06
(33)【優先権主張国・地域又は機関】EP
(31)【優先権主張番号】62/769,756
(32)【優先日】2018-11-20
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】516388997
【氏名又は名称】フレックステッラ・インコーポレイテッド
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】アントニオ・ファッケッティ
(72)【発明者】
【氏名】ユ・シア
(72)【発明者】
【氏名】ジフア・チェン
(72)【発明者】
【氏名】ティモシー・チウ
(72)【発明者】
【氏名】シャオフェン・ル
【テーマコード（参考）】
4M104
5F110
【Ｆターム（参考）】
4M104AA08
4M104AA09
4M104AA10
4M104BB02
4M104BB04
4M104BB05
4M104BB06
4M104BB07
4M104BB08
4M104BB09
4M104BB16
4M104BB36
4M104CC01
4M104CC05
5F110AA01
5F110AA03
5F110AA05
5F110CC01
5F110CC03
5F110CC05
5F110CC07
5F110DD02
5F110DD05
5F110DD12
5F110DD24
5F110EE02
5F110EE04
5F110EE32
5F110GG05
5F110GG06
5F110GG25
5F110GG28
5F110GG29
5F110GG42
5F110GG43
5F110GG58
5F110HK02
5F110HK04
5F110HK32
5F110HK33
(57)【要約】
本発明は、第１の側面、および対向する第２の面を有する誘電層と、ソース電極と、ソース電極から分離されたドレイン電極と、ソース電極とドレイン電極の間に、かつこれらに接触して配置された半導体コンポーネントであって、ソース電極、ドレイン電極および半導体コンポーネントが、誘電層の第１の側面に隣接して配置された、ソース電極、ドレイン電極、および半導体コンポーネントと、半導体コンポーネントに対向する誘電層の第２の側面に隣接して配置されたゲート電極と、を含み、半導体コンポーネントが、アレーンビス（ジカルボキシイミド）に基づく１つ以上のｎ型有機半導体材料を含み、薄膜トランジスタが、ソース電極からドレイン電極までの最短経路として測定される、２０μｍ以下のチャネル長さを有する、薄膜トランジスタに関する。
【特許請求の範囲】
【請求項1】
薄膜トランジスタ（１ａ、１ｂ、１ｃ、１ｄ）であって、第１の側面、および前記第１の側面に対向する第２の側面を有する誘電層（８、８’、８’’、８’’’）と、
ソース電極（２、２’、２’’、２’’’）、前記ソース電極から分離されたドレイン電極（４、４’、４’’、４’’’）、および前記ソース電極と前記ドレイン電極の間に、かつこれらに接触して配置された半導体コンポーネント（６、６’、６’’、６’’’）であって、前記ソース電極、前記ドレイン電極および前記半導体コンポーネントが、前記誘電層の前記第１の側面に隣接して配置されている、ソース電極（２、２’、２’’、２’’’）、ドレイン電極（４、４’、４’’、４’’’）および半導体コンポーネント（６、６’、６’’、６’’’）と、
前記半導体コンポーネントに対向する、前記誘電層の前記第２の側面に隣接して配置されたゲート電極（１０、１０’、１０’’、１０’’’）と、を含み、
前記半導体コンポーネントが、
【化1】
前記薄膜トランジスタが、２０μｍ以下のチャネル長さを有し、前記チャネル長が、前記ソース電極から前記ドレイン電極までの最短経路として測定されている、薄膜トランジスタ（１ａ、１ｂ、１ｃ、１ｄ）。
【請求項2】
前記１つ以上の化合物が、【化2】
【請求項3】
前記１つ以上の化合物が、【化3】
【請求項4】
前記１つ以上の化合物が、【化4】
【請求項5】
前記半導体コンポーネントが、少なくとも７５重量％の前記１つ以上の化合物から形成されている、請求項１～４のいずれか一項に記載のトランジスタ。
【請求項6】
前記チャネル長さが、３～２０μｍの範囲内にある、請求項１～４のいずれか一項に記載のトランジスタ。
【請求項7】
前記チャネル長さが、１０μｍ以下である、請求項１～４のいずれか一項に記載のトランジスタ。
【請求項8】
前記半導体コンポーネントが、１０ｎｍ～１００ｎｍの範囲内の厚さを有する、請求項１～４のいずれか一項に記載のトランジスタ。
【請求項9】
前記チャネルが、前記半導体コンポーネントの厚さおよび前記チャネル長さに垂直な幅を有し、前記幅が、０．０１ｍｍ～４ｍｍの範囲内にある、請求項１～４のいずれか一項に記載のトランジスタ。
【請求項10】
前記ソース電極、ドレイン電極、およびゲート電極の各々が、独立して、金層、銀層、銅層、またはモリブデン層を含む、請求項１～４のいずれか一項に記載のトランジスタ。
【請求項11】
前記ソース電極、ドレイン電極、およびゲート電極のうちの１つ以上が、独立して、銀層を含む、請求項１～４のいずれか一項に記載のトランジスタ。
【請求項12】
前記半導体コンポーネント、前記誘電層、前記ソース電極、前記ドレイン電極、および前記ゲート電極を支持する基板をさらに含む、請求項１～４のいずれか一項に記載のトランジスタ。
【請求項13】
前記ソース電極、ドレイン電極、およびゲート電極の各々が、独立して、前記半導体コンポーネント厚さ方向に、３０ｎｍ～５００ｎｍの範囲の厚さを有する、請求項１～４のいずれか一項に記載のトランジスタ。
【請求項14】
前記誘電層が、２．５～２５の範囲の誘電率を有する、請求項１～４のいずれか一項に記載のトランジスタ。
【請求項15】
５０μｍのチャネル長さを有する別の同一のトランジスタのキャリア移動度の少なくとも５０％であるキャリア移動度を有する、請求項１～４のいずれか一項に記載のトランジスタ。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、２０１８年１１月２０日に出願された米国仮特許出願第６２／７６９７５６号、および２０１８年１２月６日に出願された欧州特許出願第１８２１０８３０．８号の優先権の利益を主張するものであり、これらの各々はその全体が参照により本明細書に組み込まれる。
本出願は、２０１８年１１月２０日に出願された米国仮特許出願第６２／７６９７５６号、および２０１８年１２月６日に出願された欧州特許出願第１８２１０８３０．８号の優先権の利益を主張するものであり、これらの各々はその全体が参照により本明細書に組み込まれる。
【0002】
本発明は、概して、有機半導体材料およびそれを含むデバイスの分野に関する。より具体的には、本発明は、アレーンビス（ジカルボキシイミド）に基づくｎ型有機半導体材料からなる薄膜トランジスタに関する。
【背景技術】
【0003】
電荷担持層のコンポーネントとして有機半導体を使用する電子デバイスは、機械的な適応性、製造コストの低減、印刷法を使用する低温環境製造プロセスなどの利点をもたらすことができる。このような利点により、電子ペーパ、フレキシブル有機発光ダイオード（ＯＬＥＤ）、無線自動識別（ＲＦＩＤ）技術、太陽電池、発光トランジスタ（ＯＬＥＴ）、センサなどのデバイスが可能になる。これらの技術の鍵となるのは、薄膜トランジスタ（ＴＦＴ）、より具体的には有機半導体に基づく電界効果トランジスタ（ＯＦＥＴ）であり、半導体は独立した２つの電位を使用する際に、電流の変調器や切り替え器として機能する。
【0004】
電子輸送（ｎ型）有機半導体材料に基づく薄膜トランジスタを開発するための現在の尽力は、化学的に不安定であり、および／またはデバイスの性能が低いことによって妨げられる。特に、従来のｎ型有機半導体材料は、環境状態（例えば、空気）および溶液処理に弱く、例えば、安価な印刷プロセス用インクへの材料の配合が妨げられる。そのため、このような材料を含むＴＦＴは、高価で効率が悪く、および／または非効果的である。また、従来のｎ型有機半導体材料を含むＴＦＴの小型化は、トランジスタのチャネル長さを短くするとキャリア移動度が制限される接触抵抗によって、現状では制限される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許第７，６７１，２０２号明細書
【特許文献2】米国特許第７，９０２，３６３号明細書
【特許文献3】米国特許第８，４０４，８４４号明細書
【特許文献4】米国特許第９，１４７，８５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
そのため、一般的な溶媒で処理可能な堅牢なｎ型有機半導体材料への必要性が依然として求められる。さらに、短チャネルトランジスタにおいて高いキャリア移動度を有するｎ型有機半導体材料への必要性が依然として求められる。
【課題を解決するための手段】
【0007】
一態様において、本発明は、薄膜トランジスタであって、
第１の側面、および第１の側面に対向する第２の側面を有する誘電層と、
ソース電極、ソース電極から分離されたドレイン電極、およびソース電極とドレイン電極の間に、かつこれらに接触して配置された半導体コンポーネントであって、ソース電極、ドレイン電極および半導体コンポーネントが、誘電層の第１の側面に隣接して配置されている、ソース電極、ドレイン電極および半導体コンポーネントと、
誘電層の第２の側面に隣接して、半導体コンポーネントと対向するように配置されたゲート電極と、を含み、
半導体コンポーネントが、
から成るグループから選択された１つ以上の化合物を含み、
薄膜トランジスタが、ソース電極からドレイン電極までの最短経路として測定されるチャネル長さを有し、チャネル長さが２０μｍ以下である、薄膜トランジスタを提供する。
第１の側面、および第１の側面に対向する第２の側面を有する誘電層と、
ソース電極、ソース電極から分離されたドレイン電極、およびソース電極とドレイン電極の間に、かつこれらに接触して配置された半導体コンポーネントであって、ソース電極、ドレイン電極および半導体コンポーネントが、誘電層の第１の側面に隣接して配置されている、ソース電極、ドレイン電極および半導体コンポーネントと、
誘電層の第２の側面に隣接して、半導体コンポーネントと対向するように配置されたゲート電極と、を含み、
半導体コンポーネントが、
【化1】
薄膜トランジスタが、ソース電極からドレイン電極までの最短経路として測定されるチャネル長さを有し、チャネル長さが２０μｍ以下である、薄膜トランジスタを提供する。
【0008】
本発明の他の態様は、本明細書の開示内容を考慮して、当業者には明らかになるであろう。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施形態による、ボトムゲートトップコンタクト構成を有する薄膜トランジスタの概略断面図である。
【図2】本発明の一実施形態による、ボトムゲートボトムコンタクト構成を有する薄膜トランジスタの概略断面図である。
【図3】本発明の一実施形態による、ボトムゲートボトムプコンタクト構造構成を有する薄膜トランジスタの概略断面図である。
【図4】本発明の一実施形態による、トップゲートトップコンタクト構成を有する薄膜トランジスタの概略断面図である。
【図5】本発明の一実施形態に係る薄膜トランジスタの部分概略トップダウン図である。
【図6】本明細書に記載される様々なｎ型有機半導体材料を含むチャネル長さ５０μｍおよび１０μｍの薄膜トランジスタ間のキャリア移動度の変化（すなわち、チャネル長さが異なる別の同一の薄膜トランジスタ間のキャリア移動度の差であり、チャネル長さの長いトランジスタに対する変化率で表したもの）を示すグラフである。
【図7】本明細書で説明する様々な薄膜トランジスタの出力特性を示す一連のグラフである。
【図8】本明細書で説明する様々なｎ型有機半導体材料を含む５０μｍ、および２０μｍ、１０μｍ、または５μｍのチャネル長さを持つ薄膜トランジスタ間のキャリア移動度の変化を示す一連のグラフである。
【図9】本明細書で説明する薄膜トランジスタの出力特性を示す一連のグラフである。
【図10】本明細書で説明する様々なｎ型有機半導体材料を含む５０μｍ、および２０μｍ、または１０μｍのチャネル長さを持つ薄膜トランジスタ間のキャリア移動度の変化を示す一連のグラフである。
【図11】本明細書で説明する薄膜トランジスタの出力特性を示す一連のグラフである。
【図12】本明細書で説明する様々なｎ型有機半導体材料を含む５０μｍ、および２０μｍ、または１０μｍのチャネル長さを持つ薄膜トランジスタ間のキャリア移動度の変化を示す一連のグラフである。
【図13】本明細書で説明する薄膜トランジスタの出力特性を示す一連のグラフである。
【図14】本明細書で説明する様々なｎ型有機半導体材料を含む５０μｍ、および２０μｍ、または１０μｍのチャネル長さを持つ薄膜トランジスタ間のキャリア移動度の変化を示す一連のグラフである。
【図15】本明細書で説明する薄膜トランジスタの出力特性を示す一連のグラフである。
【図16】本明細書で説明する薄膜トランジスタの出力特性を示す一連のグラフである。
【図17】様々な異性体比を持つ半導体材料を含む薄膜トランジスタ間のキャリア移動度の変化を示す一連のグラフである。
【図18】本明細書で説明する様々なｎ型有機半導体材料を含む５０μｍまたは１０μｍのチャネル長さを持つ薄膜トランジスタ間のキャリア移動度の変化を示す一連のグラフである。
【図19】本明細書で説明する薄膜トランジスタの出力特性を示す一連のグラフである。
【発明を実施するための形態】
【0010】
本明細書に示す詳細は、例示として、かつ本発明の好ましい実施形態を考察する目的でのみ示されており、本発明の様々な実施形態の原理および概念的な態様について、最も有用で容易に理解されると考えられる説明を提供するために提示される。この点に関して、本発明の構造的な詳細を、本発明の基本的な理解に対して必要以上に詳細に示そうとはせず、図面および／または例を用いる説明によって、本発明のいくつかの形式がどのように実施され得るかを当業者に明らかにする。したがって、開示されたプロセスおよびデバイスを説明する前に、本明細書に記載された態様は、特定の実施形態、装置、または構成に限定されるものではなく、そのようなものとして、もちろん、変化し得ることを理解されたい。また、本明細書で使用される用語は、特定の態様を説明することを目的としておらず、本明細書で特に定義されない限り、限定することを意図したものではないことを理解されたい。
【0011】
本発明を説明する文脈（特に以下の特許請求の範囲の文脈において）で使用される用語「ａ」、「ａｎ」、「ｔｈｅ」および同様の指示対象は、本明細書で別段の指示がない限り、または文脈によって明らかに矛盾しない限り、単数形と複数形の両方を対象とするように解釈されるべきである。本明細書で値の範囲を記載することは、単にその範囲内にある各個別の値を個別に参照するための略記法として機能することを意図する。本明細書で特に示さない限り、各個別の値は、本明細書に個別に記載されるかのように本明細書に組み込まれる。本明細書では、ある特定の値の「約」から、および／または別の特定の値の「約」までの範囲を表すことができる。このような範囲を表す場合、別の態様としては、ある特定の値から、および／または他の特定の値までを含む。同様に、値が近似値として表現される場合、先行詞の「約」を使用することで、特定の値が別の態様を形成することが理解されよう。さらに、範囲の各々の終点は、他の終点および独立して他の終点と関連してどちらとも重要であることが理解されよう。
【0012】
本明細書に記載される全ての方法は、本明細書に別段の記載がない限り、または文脈上明らかに矛盾しない限り、あらゆる好適なステップの順序で実行することができる。本明細書で提供されるありとあらゆる実施例、または例示的な言語（例えば、「など」）の使用は、単に本発明をより容易に理解することを意図し、別の形で特許請求される本発明の範囲に制限を課すものではない。本明細書中のいかなる言語も、本発明の実施に不可欠な非特許請求要素を示すものとして解釈されるべきではない。
【0013】
文脈が明らかに他の方法が必要とされない限り、本明細書および特許請求の範囲を通じて、含む（「ｃｏｍｐｒｉｓｅ」、「ｃｏｍｐｒｉｓｉｎｇ」など）の語は、排他的または網羅的な意味ではなく、包括的な意味で解釈されるべきであり、すなわち、「～を含むが、～に限定されない」という意味で解釈されるべきである。また、単数形や複数形を使用する語には、それぞれ複数形や単数形も含まれる。さらに、本出願で使用される「本明細書」、「超」、「未満」という語および同様の意味を持つ語は、本出願の任意の特定の部分ではなく、本出願全体を指すものとする。
【0014】
当業者であれば理解することができるように、本明細書で開示される各実施形態は、その特定の記載された要素、ステップ、成分、またはコンポーネントを含み、本質的にこれらから成るか、またはこれらから成り得る。本明細書で使用される場合、移行語「含む」（「ｃｏｍｐｒｉｓｅ」または「ｃｏｍｐｒｉｓｅｓ」）は、主要な量であっても、不特定の要素、ステップ、成分、またはコンポーネントを含むことを意味するが、これらに限定されない。「から成る」という移行句は、指定されないあらゆる要素、ステップ、成分、またはコンポーネントを除外する。「から本質的に成る」という移行語は、実施形態の範囲を、指定された要素、ステップ、成分またはコンポーネントと、実施形態に重要な影響を与えないものに限定する。
【0015】
特に明記しない限り、本明細書および特許請求の範囲で使用される、成分の量、分子量などの特性、反応条件などを表す全ての数字は、全ての場合において「約」という言葉で修飾されていると理解されよう。したがって、反対の指示がない限り、明細書および添付の特許請求の範囲に記載される数値パラメータは、本発明によって得ようとする所望の特性に応じて変化する可能性がある近似値である。少なくとも、特許請求の範囲の範囲への均等論の適用を制限するものではないが、各数値パラメータは少なくとも、報告された有効数字を考慮し、かつ通常の丸め技術を適用して解釈されるべきである。さらに明確にする必要がある場合、「約」という用語は、記載された数値または範囲と関連して使用されたときに、当業者によって合理的に与えられる意味を持つ、すなわち、当業者の通常の精度の範囲内で、記載された数値または範囲よりも幾分多いまたは幾分少ないことを示す。
【0016】
本発明の広い範囲を示す数値範囲やパラメータは近似値であるにもかかわらず、具体的例で示された数値は可能な限り正確に報告される。しかしながら、いずれの数値にも、それらのそれぞれの試験測定値内に見られる標準偏差に必然的に起因する一定の誤差が含まれる。
【0017】
本明細書に開示される本発明の代替要素または実施形態のグループ化は、制限として解釈されるものではない。各グループの構成要素は、個別に、またはグループの他の構成要素または本明細書に記載される他の要素との任意の組み合わせで参照され、特許請求され得る。利便性および／または特許性のために、グループの１つ以上の構成要素をグループに含め、またはグループから削除することが予想される。任意のこのような包含または削除が行われた場合、本明細書には修正されたグループが含まれるとみなされ、添付の特許請求の範囲で使用される全てのＭａｒｋｕｓｈグループの記述が行われる。
【0018】
本発明のいくつかの実施形態は、本発明を実施するために本発明者らに知られている最良の態様を含めて、本明細書に記載される。もちろん、これらの説明された実施形態の変形は、前述の説明を読むことで、当業者に明らかになるであろう。本発明者は、当業者が適宜そのような変形を採用することを期待しており、本発明者らは、本明細書に具体的に記載されない方法で本発明が実施されることを意図する。したがって、本発明には、適用法で認められる限り、添付の特許請求の範囲に記載された主題の全ての変更および同等物が含まれる。さらに、その全ての可能な変形における上述した要素のいずれの組み合わせも、本明細書に別段の記載がない限り、あるいは文脈上明らかに矛盾しない限り、本発明に包含される。
【0019】
さらに、本明細書を通じて、特許や出版物を数多く参照している。引用された文献および印刷された出版物の各々は、個々にそれらの全体が参照により本明細書に組み込まれる。
【0020】
最後に、本明細書に開示された本発明の実施形態は、本発明の原理を例示するものであることを理解されたい。用いられ得る他の変更は、本発明の範囲内である。したがって、限定ではなく例として、本発明の代替構成を、本明細書の教示に従って利用することができる。したがって、本発明は正確に示され、説明されたものに限定されるものではない。
【0021】
本開示は、式Ｉのｎ型有機半導体材料に関する。
式中、
Ｒ１は－Ｃ２Ｈ５、－Ｃ３Ｈ７、または－Ｃ４Ｈ９、および
Ｒ２は、－ＣＮおよびＲ３は－Ｈ、または
Ｒ２は－ＨおよびＲ３は、－ＣＮである。
本開示では、このような材料は、堅牢で溶液処理が可能であり、短チャネルの薄膜トランジスタで予想外に高いキャリア移動度を示すことができることを実証する。
【化2】
Ｒ１は－Ｃ２Ｈ５、－Ｃ３Ｈ７、または－Ｃ４Ｈ９、および
Ｒ２は、－ＣＮおよびＲ３は－Ｈ、または
Ｒ２は－ＨおよびＲ３は、－ＣＮである。
本開示では、このような材料は、堅牢で溶液処理が可能であり、短チャネルの薄膜トランジスタで予想外に高いキャリア移動度を示すことができることを実証する。
【0022】
本明細書で使用される場合、「溶液処理可能」または「溶液処理された」とは、材料、例えば本発明の化合物が、様々な溶液相プロセス（すなわち、材料が溶液に溶解している）を用いて処理される能力を指す。本明細書で使用される場合、「ｐ型半導体材料」または「ｐ型半導体」とは、正孔を多数電流キャリアとして持つ半導体材料を指す。本明細書で使用される場合、「ｎ型半導体材料」または「ｎ型半導体」とは、電子を多数電流キャリアとして持つ半導体材料を指す。本明細書で使用される場合、「キャリア移動度」という用語は、電界の影響下で電荷キャリア（例えば、正孔または電子）が材料（例えば、それぞれｐ型半導体材料またはｎ型半導体材料）を通って移動する速度を指す。電界効果デバイスの場合、「キャリア移動度」は、「電界効果移動度」と同じ意味で使用することができる。
【0023】
したがって、本発明の一態様は、薄膜トランジスタである。このような薄膜トランジスタの一実施形態を、図１の概略断面図で示す。図１のトランジスタは、ボトムゲートトップコンタクト構造タイプの電界効果トランジスタ１ａとして構成される。トランジスタ１ａは、第１の側面１８と、対向する第２の側面２８とを有する誘電層８を含む。誘電層の第１の側面に隣接して（例えば、様々に接触して、または１ミクロン、５００ｎｍ、または２００ｎｍ以内に）配置されるのは、式Ｉによるｎ型有機半導体材料を含む半導体コンポーネント６、ソース電極２、およびドレイン電極４である。図１の構成では、半導体コンポーネント６は誘電層８に対向して配置され、ソース電極２およびドレイン電極４は、誘電層８に対向する半導体コンポーネント６に対向して配置されるが、以下に示すように、また、当業者であれば理解することができるように、他の構成も可能である。半導体コンポーネント６は、ソース電極２とドレイン電極４との間に、かつこれらに接触して配置される。ゲート電極１０は、半導体コンポーネントと対向する誘電層の第２の側面に隣接して（例えば、誘電層の第２の側面に接触して、または１ミクロン、５００ｎｍ、または２００ｎｍ以内に）配置される。薄膜トランジスタは、半導体コンポーネントにおいて、ソース電極からドレイン電極までの最短経路として測定されるチャネル長さを有しており、図１では両矢印で示される。とりわけ、本開示の特に望ましい実施形態では、チャネル長さは２０μｍ以下である。薄膜半導体デバイスでは一般的であるが、基板１２上には様々なコンポーネントがまとまって配置される。
【0024】
図２、図３、図４は、それぞれ３つの一般的な電界効果トランジスタの構造である、ボトムゲートボトムコンタクト（１ｂ）、トップゲートボトムコンタクト（１ｃ）、トップゲートトップコンタクト（１ｄ）を示しており、各々、ゲート誘電層（８′、８″、および８″′）、式Ｉによるｎ型有機半導体材料を含む半導体コンポーネント（６′、６″、および６″′）、ゲート電極（１０′、１０″、および１０″′）、ソース電極（２′、２″、および２″′）、ドレイン電極（４′、４″、および４″′）を含む。図２～４の構成の各々において、半導体コンポーネントはソースおよびドレイン電極に接触しており、ゲート絶縁体コンポーネントは片面が半導体コンポーネント、反対面がゲート電極に接触している。構造体は、基板（１２′、１２″、１２″′）により支持される。各図では、チャネル長さは、両矢印で示されるが、２０ミクロン以下であることが望ましい。
【0025】
当業者であれば、本明細書に別の形で記載されるように、他のコンポーネントを薄膜トランジスタに含めることができることを理解するであろう。例えば、トップゲート構成の薄膜トランジスタ（例えば、図１および図２）は、誘電層の反対側のゲート電極に対して配置されたブロッキングまたはパッシベーション層を含むことができる。別の例では、ボトムゲート構成の薄膜トランジスタ（例えば、図３および図４）は、誘電層に対向する半導体コンポーネントおよび／またはソースならびにドレイン電極に対して配置されたブロッキングまたはパッシベーション層を含むことができる。
【0026】
本発明の一実施形態による薄膜トランジスタデバイスの部分概略上面図を、図５として提供する。この図は、ソースおよびドレイン電極（５２、５４）と半導体コンポーネント５６との重なりのみを示す。矢印５７は、チャネル長さを示す。チャネル幅は、矢印５８で示され、長さに垂直な方向に、ソースとドレイン電極の間に半導体コンポーネントが配置される距離として測定される。
【0027】
半導体コンポーネントは、Ｎ，Ｎ’－ビス［１－メチルプロピル］－１，７－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（１Ａ）、Ｎ，Ｎ’－ビス［１－メチルプロピル］－１，６－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（１Ｂ）、Ｎ，Ｎ’－ビス［１－メチルブチル］－１，７－ジシアノペリレン－３，４．９，１０－ビス（ジカルボキシイミド）（２Ａ）、Ｎ，Ｎ’－ビス［１－メチルブチル］－１，６－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（２Ｂ）、Ｎ，Ｎ’－ビス［１－メチルペンチル］－１，７－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（３Ａ）、およびＮ，Ｎ’－ビス［１－メチルペンチル］－１，６－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（３Ｂ）：、
から選択される１つ以上の化合物を含む。
【化3】
【0028】
このタイプの化合物の様々な合成方法、および薄膜半導体デバイスを形成するための溶液処理を含む、それらの使用のための様々な詳細は、米国特許第７，６７１，２０２号、同第７，９０２，３６３号、同第８，４０４，８４４号、および同第９，１４７，８５０号に記載されており、これらの各々は、その全体が参照により本明細書に組み込まれる。
【0029】
本明細書に別の形で記載される特定の実施形態では、半導体コンポーネントは、少なくとも７５重量％の１つ以上の化合物から形成される。例えば、このような特定の実施形態では、半導体コンポーネントは、少なくとも８０重量％、または少なくとも８５重量％、または少なくとも９０重量％、または少なくとも９２．５重量％、または少なくとも９５重量％、または少なくとも９７．５重量％、または少なくとも９８重量％、または少なくとも９８．５重量％、または少なくとも９９重量％、または少なくとも９９．５重量％の１つ以上の化合物から形成される。本明細書に別の形で記載される特定の実施形態では、半導体コンポーネントは、本質的に１つ以上の化合物から成る。
【0030】
例えば、本明細書に別の形で記載される特定の実施形態では、半導体コンポーネントは、化合物１Ａおよび／または１Ｂ、例えば、両レジオ異性体の化合物１Ａおよび１Ｂの混合物を含む。特定のこのような実施形態では、半導体コンポーネントは、少なくとも７５重量％（例えば、少なくとも９０重量％、少なくとも９５重量％、または少なくとも９８重量％）の化合物１Ａおよび／または１Ｂ、例えば、レジオ異性体の化合物１Ａおよび１Ｂの混合物から形成される。特定のこのような実施形態では、半導体コンポーネントは本質的に、化合物１Ａおよび／または１Ｂ、例えば、化合物１Ａと１Ｂの混合物から成る。他の実施形態では、半導体コンポーネントは、少なくとも２重量％（例えば、少なくとも５重量％、少なくとも１０重量％、または少なくとも２５重量％または少なくとも４０重量％）の化合物１Ａおよび／または１Ｂ、例えば、両レジオ異性体の化合物１Ａおよび１Ｂの混合物から形成される。特定のこのような実施形態では、半導体コンポーネントは、マトリックスポリマー、例えばポリスチレン、ポリ（アルファ－メチルスチレン）、ポリ（アルファ－ビニルナフタレン）、ポリ（ビニルトルエン）、ポリエチレン、シス－ポリブタジエン、ポリプロピレン、ポリイソプレン、ポリ（４－メチル－１－ペンテン）、ポリ（４－メチルスチレン）、ポリ（クロロトリフルオロエチレン）、ポリ（２－メチル－１，３－ブタジエン）、ポリ（Ｐ－キシリレン）、ポリ（Α－Α－Α′－Α′テトラフルオロ－Ｐ－キシリレン）、ポリ［１，１－ポリ（２－メチルプロパン）ビス（４－フェニル）カーボネート］、ポリ（シクロヘキシルメタクリレート）、ポリ（クロロスチレン）、ポリ（２，６－ジメチル－１，４－フェニレンエーテル）、ポリイソブチレン、ポリ（ビニルシクロヘキサン）、ポリ（ビニルシンナメート）、ポリ（４－ビニルビフェニル）、ポリカーボネート、ポリフェニレン、および「ＴＯＰＡＳ」の商標で入手可能であるもののような環状オレフィンポリマーにおいて提供され得る。例えば、半導体コンポーネントは、少なくとも８０重量％、少なくとも９０重量％、さらには少なくとも９５重量％の化合物１Ａおよび／または１Ｂ、ならびにマトリックスポリマーで形成することができる。
【0031】
本明細書に別の形で記載される特定の実施形態では、化合物１Ａと１Ｂのモル比（すなわち、１Ａ：１Ｂ）は、少なくとも２：１、例えば、少なくとも３：１、少なくとも４：１、少なくとも５：１、または少なくとも６：１である。特定のこのような実施形態では、モル比１Ａ：１Ｂは、２：１～５０：１の範囲内、例えば、３：１～５０：１、または３．５：１～５０：１、または４：１～５０：１、または５：１～５０：１、または６：１～５０：１、または５：１～２５：１、または６：１～１０：１の範囲内である。
【0032】
別の例では、本明細書に別の形で記載される特定の実施形態において、半導体コンポーネントは、化合物２Ａおよび／または２Ｂ、例えば、両レジオ異性体の化合物２Ａおよび２Ｂの混合物を含む。特定のこのような実施形態では、半導体コンポーネントは、少なくとも７５重量％（例えば、少なくとも９０重量％、少なくとも９５重量％、または少なくとも９８重量％）の化合物２Ａおよび／または２Ｂ、例えば、レジオ異性体の化合物１Ａと２Ｂの混合物から形成される。特定のこのような実施形態では、半導体コンポーネントは、本質的に化合物２Ａおよび／または２Ｂ、例えば、化合物２Ａと２Ｂの混合物から成る。他の実施形態では、半導体コンポーネントは、少なくとも２重量％（例えば、少なくとも５重量％、少なくとも１０重量％、または少なくとも２５重量％または少なくとも４０重量％）の化合物２Ａおよび／または２Ｂ、例えば、両レジオ異性体の化合物２Ａおよび２Ｂの混合物から形成される。特定のこのような実施形態では、半導体コンポーネントは、マトリックスポリマー、例えばポリスチレン、ポリ（アルファ－メチルスチレン）、ポリ（アルファ－ビニルナフタレン）、ポリ（ビニルトルエン）、ポリエチレン、シス－ポリブタジエン、ポリプロピレン、ポリイソプレン、ポリ（４－メチル－１－ペンテン）、ポリ（４－メチルスチレン）、ポリ（クロロトリフルオロエチレン）、ポリ（２－メチル－１，３－ブタジエン）、ポリ（Ｐ－キシリレン）、ポリ（α－α－α′－α′テトラフルオロ－Ｐ－キシリレン）、ポリ［１，１－ポリ（２－メチルプロパン）ビス（４－フェニル）カーボネート］、ポリ（シクロヘキシルメタクリレート）、ポリ（クロロスチレン）、ポリ（２，６－ジメチル－１，４－フェニレンエーテル）、ポリイソブチレン、ポリ（ビニルシクロヘキサン）、ポリ（ビニルシンナメート）、ポリ（４－ビニルビフェニル）、ポリカーボネート、ポリフェニレン、および「ＴＯＰＡＳ」の商標で入手可能であるもののような環状オレフィンポリマーにおいて提供され得る。例えば、半導体コンポーネントは、少なくとも８０重量％、少なくとも９０重量％、さらには少なくとも９５重量％の化合物１Ａおよび／または１Ｂ、ならびにマトリックスポリマーで形成することができる。
【0033】
本明細書に別の形で記載される特定の実施形態では、化合物２Ａと２Ｂのモル比（すなわち、２Ａ：２Ｂ）は、少なくとも２：１、例えば、少なくとも３：１、少なくとも４：１、少なくとも５：１、または少なくとも６：１である。特定のこのような実施形態では、モル比２Ａ：２Ｂは、２．５：１～５０：１の範囲内、例えば、３：１～５０：１、または３．５：１～５０：１、または４：１～５０：１、または５：１～５０：１、または６：１～５０：１、または５：１～２５：１、または６：１～１０：１の範囲内である。
【0034】
別の例では、本明細書に別の形で記載される特定の実施形態において、半導体コンポーネントは、化合物３Ａおよび／または３Ｂ、例えば、両レジオ異性体の化合物３Ａおよび３Ｂの混合物を含む。特定のこのような実施形態では、半導体コンポーネントは、少なくとも７５重量％（例えば、少なくとも９０重量％、少なくとも９５重量％、または少なくとも９８重量％）の化合物３Ａおよび／または３Ｂ、例えば、両レジオ異性体の化合物３Ａと３Ｂの混合物から形成される。特定のこのような実施形態では、半導体コンポーネントは、本質的に化合物３Ａおよび／または３Ｂ、例えば、化合物３Ａと３Ｂの混合物から成る。他の実施形態では、半導体コンポーネントは、少なくとも２重量％（例えば、少なくとも５重量％、少なくとも１０重量％、または少なくとも２５重量％または少なくとも４０重量％）の化合物３Ａおよび／または３Ｂ、例えば、両レジオ異性体の化合物３Ａおよび３Ｂの混合物から形成される。特定のこのような実施形態では、半導体コンポーネントは、マトリックスポリマー、例えばポリスチレン、ポリ（アルファ－メチルスチレン）、ポリ（アルファ－ビニルナフタレン）、ポリ（ビニルトルエン）、ポリエチレン、シス－ポリブタジエン、ポリプロピレン、ポリイソプレン、ポリ（４－メチル－１－ペンテン）、ポリ（４－メチルスチレン）、ポリ（クロロトリフルオロエチレン）、ポリ（２－メチル－１，３－ブタジエン）、ポリ（ｐ－キシリレン）、ポリ（α－α－α′－α′テトラフルオロ－ｐ－キシリレン）、ポリ［１，１－ポリ（２－メチルプロパン）ビス（４－フェニル）カーボネート］、ポリ（シクロヘキシルメタクリレート）、ポリ（クロロスチレン）、ポリ（２，６－ジメチル－１，４－フェニレンエーテル）、ポリイソブチレン、ポリ（ビニルシクロヘキサン）、ポリ（ビニルシンナメート）、ポリ（４－ビニルビフェニル）、ポリカーボネート、ポリフェニレン、および「ＴＯＰＡＳ」の商標で入手可能であるもののような環状オレフィンポリマーにおいて提供され得る。例えば、半導体コンポーネントは、少なくとも８０重量％、少なくとも９０重量％、さらには少なくとも９５重量％の化合物１Ａおよび／または１Ｂ、ならびにマトリックスポリマーで形成することができる。
【0035】
本明細書に別の形で記載される特定の実施形態では、化合物３Ａおよび／または３Ｂのモル比（すなわち、３Ａ：３Ｂ）は、少なくとも２：１、例えば、少なくとも３：１、少なくとも４：１、少なくとも５：１、または少なくとも６：１である。特定のこのような実施形態では、モル比３Ａ：３Ｂは、２．５：１～５０：１の範囲内、例えば、３：１～５０：１、または３．５：１～５０：１、または４：１～５０：１、または５：１～５０：１、または６：１～５０：１、または５：１～２５：１、または６：１～１０：１の範囲内である。
【0036】
上述したように、本明細書に別の形で記載される有利な薄膜トランジスタのチャネル長さは、２０μｍ以下であり、例えば、３～２０μｍ、または５～２０μｍ、または８～２０μｍ、または１０～２０μｍの範囲内である。本明細書に別の形で記載される特定の実施形態では、チャネル長さは１８μｍ以下であり、例えば、３～１８μｍ、または５～１８μｍ、または８～１８μｍ、または１０～１８μｍの範囲内である。本明細書に別の形で記載される特定の実施形態では、チャネル長さは１５μｍ以下であり、例えば、３～１５μｍ、または５～１５μｍ、または８～１５μｍ、または１０～１５μｍの範囲内である。本明細書に別の形で記載される特定の実施形態では、チャネル長さは１４μｍ以下であり、例えば、３～１４μｍ、または５～１４μｍ、または８～１４μｍ、または１０～１４μｍの範囲内である。本明細書に別の形で記載される特定の実施形態では、チャネル長さは１３μｍ以下であり、例えば、３～１３μｍ、または５～１３μｍ、または８～１３μｍ、または１０～１３μｍの範囲内である。本明細書に別の形で記載される特定の実施形態では、チャネル長さは１２μｍ以下であり、例えば、３～１２μｍ、または５～１２μｍ、または８～１２μｍ、または１０～１２μｍの範囲内である。
【0037】
当業者であれば、所望のデバイス特性、化合物特性、デバイスアーキテクチャ、および製作プロセスを参照して、半導体コンポーネントの厚さを選択するであろう。本明細書に別の形で説明した特定の実施形態では、半導体コンポーネントは、１０ｎｍ～１００ｎｍの範囲内の厚さを有する。例えば、特定のこのような実施形態では、半導体コンポーネントの厚さは、１０ｎｍ～９０ｎｍ、または１０ｎｍ～８０ｎｍ、または１０ｎｍ～７０ｎｍ、または１０ｎｍ～６０ｎｍ、または２０ｎｍ～１００ｎｍ、または３０ｎｍ～１００ｎｍ、または４０ｎｍ～１００ｎｍ、または２０ｎｍ～９０ｎｍ、または２０ｎｍ～８０ｎｍ、または２０ｎｍ～７０ｎｍ、または２０ｎｍ～６０ｎｍの範囲内である。特定のこのような実施形態では、チャネル長さは１８μｍ以下（例えば、１５μｍ以下）である。
【0038】
本明細書に別の形で記載される薄膜トランジスタは、半導体コンポーネントの厚さとチャネル長さに垂直なチャネル幅を有する。本明細書に別の形で記載される特定の実施形態では、チャネル幅は最大４ｍｍ、例えば最大３ｍｍ、最大２ｍｍ、または最大１ｍｍである。特定のこのような実施形態では、チャネル幅は、０．０１ｍｍ～４ｍｍの範囲内である。例えば、特定の実施形態では、チャネル幅は、０．０１ｍｍ～３ｍｍ、または０．０１ｍｍ～２ｍｍ、または０．０１ｍｍ～１ｍｍ、または０．０１ｍｍ～０．５ｍｍ、または０．０１ｍｍ～０．３ｍｍ、または０．０１ｍｍ～０．２ｍｍ、または０．０１ｍｍ～０．１５ｍｍ、または０．０１ｍｍ～０．１ｍｍ、または０．０１５ｍｍ～４ｍｍ、または０．０１５ｍｍ～２ｍｍ、または０．０１５ｍｍ～１ｍｍ、または０．０１５ｍｍ～０．５ｍｍ、または０．０１５ｍｍ～０．２ｍｍ、または０．０１５ｍｍ～０．１ｍｍの範囲内である。
【0039】
上述したように、本明細書に別の形で記載される薄膜トランジスタは、ソース電極、ドレイン電極、およびゲート電極を含む。本明細書に別の形で記載される特定の実施形態では、ソース電極、ドレイン電極、およびゲート電極のうちの１つ以上が、銅、アルミニウム、金、銀、プラチナ、パラジウム、モリブデン、ニッケル、またはそれらのいずれかの混合物を含む金属または金属合金、あるいはポリエチレンチオキシチオフェン（ＰＥＤＯＴ）などの導電性ポリマーを含む。本明細書に別の形で記載される特定の実施形態では、ソース電極、ドレイン電極、およびゲート電極の各々は、独立して、金層、銀層、銅層、またはモリブデン層を含む。本明細書に別の形で記載される特定の実施形態では、ソース電極、ドレイン電極、ゲート電極のうちの１つ以上が、独立して銀層を含む。このような特定の実施形態では、ソース電極、ドレイン電極、およびゲート電極の各々が、銀層を含む。このような特定の実施形態では、ソース電極およびドレイン電極のうちの１つ以上（例えば、その各々）が、自己組織化単分子膜などの、（例えば、半導体コンポーネントに隣接して配置され、電荷注入を容易にする）接触改質層をさらに含む。このような特定の実施形態では、ゲート電極は、（例えば、誘電層に隣接して配置された）接触改質層をさらに含む。
【0040】
本明細書に別の形で記載される薄膜トランジスタのソース電極、ドレイン電極、およびゲート電極の各々は、独立して半導体コンポーネント厚さ方向に厚さを有する。本明細書に別の形で記載される特定の実施形態では、ソース電極、ドレイン電極、およびゲート電極の各々が、独立して３０ｎｍ～５００ｎｍの範囲内の厚さを有する。
【0041】
上述したように、本明細書に別の形で記載される薄膜トランジスタは、誘電層を含む。特定の実施形態では、誘電層は、少なくとも２．５、あるいは少なくとも４の誘電率を有する。本明細書に別の形で記載される特定の実施形態では、誘電層は、２．５～２５の範囲内、例えば、２．５～１５、２．５～１０、または２．５～７、または４～２５、または４～１５、または４～１０、または４～７の範囲内の誘電率を有する。本明細書に別の形で記載される特定の実施形態では、誘電層のシート静電容量は、３ｎＦ／ｃｍ２～３０ｎＦ／ｃｍ２の範囲内である。例えば、このような特定の実施形態では、誘電層のシート静電容量は、３ｎＦ／ｃｍ２～２２．５ｎＦ／ｃｍ２、または３ｎＦ／ｃｍ２～２０ｎＦ／ｃｍ２、または３ｎＦ／ｃｍ２～１７．５ｎＦ／ｃｍ２、または３ｎＦ／ｃｍ２～１５ｎＦ／ｃｍ２、または３ｎＦ／ｃｍ２～１２．５ｎＦ／ｃｍ２、または３ｎＦ／ｃｍ２～１０ｎＦ／ｃｍ２、または５ｎＦ／ｃｍ２～３０ｎＦ／ｃｍ２、または７．５ｎＦ／ｃｍ２～３０ｎＦ／ｃｍ２、または１０ｎＦ／ｃｍ２～３０ｎＦ／ｃｍ２、または１２．５ｎＦ／ｃｍ２～３０ｎＦ／ｃｍ２、または１５ｎＦ／ｃｍ２～３０ｎＦ／ｃｍ２、または１７．５ｎＦ／ｃｍ２～３０ｎＦ／ｃｍ２、または２０ｎＦ／ｃｍ２～３０ｎＦ／ｃｍ２、または５ｎＦ／ｃｍ２～２５ｎＦ／ｃｍ２、または７．５ｎＦ／ｃｍ２～２０ｎＦ／ｃｍ２、または１０ｎＦ／ｃｍ２～１５ｎＦ／ｃｍ２の範囲内である。本明細書に別の形で記載される特定の実施形態では、誘電層は、誘電ポリマーおよび無機（例えば、金属酸化物）誘電体から選択された１つ以上の誘電体（例えば、混合物として、または２つ以上の副層として）を含む。本明細書で使用されるように、「誘電体」という用語は、約１０－６Ｓ・ｃｍ－１以下の導電率を持つ材料を指す。特定のそのような実施形態では、誘電ポリマー層と無機誘電体層を含む誘電層は、（すなわち、層の親和性を向上させるために）中間層をさらに含む。本明細書に別の形で記載される特定の実施形態では、誘電層は、フッ素化パラキシレン、フルオロポリアリルエーテル、フッ素化ポリイミド、ポリスチレン、ポリ（α－メチルスチレン）、ポリ（α－ビニルナフタレン）、ポリ（ビニルトルエン）、ポリエチレン、シス－ポリブタジエン、ポリプロピレン、ポリイソプレン、ポリ（４－メチル－１－ペンテン）、ポリ（テトラフルオロエチレン）、ポリ（クロロトリフルオロエチレン）、ポリ（２－メチル－１，３－ブタジエン）、ポリ（ｐ－キシリレン）、ポリ（α－α－α’－α’－テトラフルオロ－ｐ－キシリレン）、ポリ［１，１－（２－メチルプロパン）ビス（４－フェニル）カーボネート］、ポリ（メタクリル酸シクロヘキシル）、ポリ（４－クロロスチレン）、ポリ（２，６－ジクロロスチレン）、ポリ（４－ブロモスチレン）、ポリ（２，６－ジメチル－１，４－フェニレンエーテル）、ポリイソブチレン、ポリ（ビニルシクロヘキサン）、ポリ（アリレンエーテル）、ポリフェニレン、ポリ（エチレン／テトラフルオロエチレン）、ポリ（エチレン／クロロトリフルオロエチレン）、フッ素化エチレン／プロピレン共重合体、ポリスチレン－ｃｏ－α－メチルスチレン、エチレン／酢酸エチル共重合体、ポリ（スチレン／ブタジエン）、ポリ（スチレン／２，４－ジメチルスチレン）、ポリプロピレン－ｃｏ－１－ブテン、ポリ（メチルメタクリレート）、ポリ（エチルメタクリレート）、ポリ（２－ヒドロキシエチルメタクリレート）、ポリ（メタクリル酸ブチル）、ポリ（メタクリル酸ヘキシル）、ポリ（メタクリル酸ベンジル）、ポリ（ビニルフェノール）、ポリ（ビニルアルコール）、ポリ（ビニルアルコール－ｃｏ－エチレン）、ポリ（イソブチレン／メタクリル酸メチル）、ポリ（ビニルフェノール／メタクリル酸メチル）、ポリ（塩化ビニル）、２－ヒドロキシエチルセルロース、セルロースアクテート、セルロースアセテートブチレート、エチルセルロースなどの多糖類、シアノプルランなどのシアノ化（エトキシ化）された多糖類（例えば、ＣＹＭＭ（登録商標））、ベンゾシクロブテン系ポリマー、ポリ（２－ビニルピリジン）、ポリ（４－ビニルピリジン）、ポリ（４－ビニルピリジン－ｃｏ－ブチルメタクリレート）、ポリ（４－ビニルピリジン－ｃｏ－スチレン）、ポリ（１－ビニルピロリドン－ｃｏ－スチレン）、ポリ（１－ビニルピロリドン－ｃｏ－酢酸ビニル）、ポリ（フッ化ビニリデン）、ポリアクリロニトリル、ポリ（アクリロニトリル－ｃｏ－ブタジエン－ｃｏ－スチレン）、ポリ（アクリロニトリル－ｃｏ－メチルアクリレート）、ポリアクリルアミド、ポリ（Ｎ－イソプロピルアクリルアミド）、ポリ（２－エチル－２－オキサゾリン）、ポリビニルピロリドン、ポリ（ペンタフルオロスチレン）、ポリ（ジメチルシロキサン）、ポリ（テトラヒドロフラン）、ポリ（メチルビニルエーテル）、ポリ（メチルビニルエーテル－ａｌｔ－無水マレイン酸）、ポリ（エチルビニルエーテル）、ポリ（エチレン－ａｌｔ－無水マレイン酸）、ポリ（アリルアミン）、ポリ（エチレンイミン）、ポリ（酢酸ビニル）、ポリ（桂皮酸ビニル）、ポリ（ステアリン酸ビニル）、ポリ（プロピオン酸ビニル）、ポリ（ギ酸ビニル）、ポリ（エチレングリコール）、ポリ（プロピレングリコール）、ポリ（スチレン－ｃｏ－アクリロニトリル）、ポリ（無水マレイン酸－ａｌｔ－１－オクタデカン）、ポリ（テトラヒドロフリルメタクリレート）、ポリ（ビスフェノールＡカーボネート）、ポリ（プロピレンカーボネート）、ポリ（１，４－ブチレンテレフタレート）、ポリ（ジアリルイソフタレート）、ポリ（ヘキサフルオロプロピレンオキシド）、ポリ（フルオロプロピレンオキシド－ｃｏ－パーフルオロホルムアルデヒド）、およびパーフルオロ（１－ブテニルビニルエーテル）ホモシクロポリマー（例えば、ＣＹＴＯＰ（登録商標））から選択される１つ以上の誘電ポリマーを含む。
【0042】
本明細書に別の形で記載される特定の実施形態では、薄膜トランジスタは、上述の様々なデバイスコンポーネントを支持する基板をさらに含む。当業者であれば、様々な材料を基板として使用することができることが理解されよう。本明細書に別の形で記載される特定の実施形態では、薄膜トランジスタは、プラスチック層、半導体層（例えば、シリコン層）、および／またはガラス層を含む基板を含む。例えば、このような特定の実施形態では、基板は、ポリエステル（ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリカーボネートなど）、ポリオレフィン（ポリプロピレン、ポリ塩化ビニル、ポリスチレンなど）、ポリフェニレンサルファイド（ポリフェニレンサルファイドなど）、ポリアミド、芳香族ポリアミド、ポリエーテルエーテルケトン、ポリイミド、アクリル樹脂、ポリメチルメタクリレートのうちの１つ以上を含むプラスチック層を含む。別の例では、特定の実施形態では、基板は、例えば、ソーダライムガラス、石英、およびＶＹＣＯＲ（登録商標）などのガラス層を含む。シリコンなどの半導体基板も使用することができる。本明細書に別の形で記載される特定の実施形態では、基板は、バッファ層または平坦化層（例えば、層の親和性を向上させるために、デバイス層のスタックに隣接して配置された）をさらに含む。
【0043】
有利なことに、本発明者らは、本明細書に記載されるｎ型有機半導体材料を使用することで、（例えば、チャネル長さが最大で２０μｍ、または最大で１５μｍ、または最大で１０μｍの）短チャネルの薄膜トランジスタにおいて、比較的高いキャリア移動度を呈することができると判断した。例えば、特定の実施形態では、本明細書に別の形で記載される（すなわち、チャネル長さが２０μｍ以下の）薄膜トランジスタは、チャネル長さが５０μｍの別の同一のトランジスタのキャリア移動度の少なくとも５０％のキャリア移動度を有する。このような特定の実施形態では、本明細書に別の形で記載される薄膜トランジスタは、５０μｍのチャネル長さを有する別の同一のトランジスタのキャリア移動度の少なくとも５５％、または少なくとも６０％、または少なくとも６５％、または少なくとも７０％、または少なくとも７５％、または少なくとも８０％のキャリア移動度を有する。
【0044】
本明細書に記載される薄膜トランジスタは、当業者に既知の様々な蒸着プロセスのうちの１つ以上によって製作することができる。例えば、本明細書で別の形で記載される薄膜トランジスタの半導体コンポーネント、ソース電極、ドレイン電極は、例えば、スパッタリング、イオンアシスト蒸着（ＩＡＤ）、物理蒸着、印刷（例えば、フレキソ印刷、リソ印刷、グラビア印刷、インクジェット、パッド印刷）、ドロップキャスト、ディップコーティング、ドクターブレード、ロールコーティング、スピンコーティングなどのプロセスによって形成することができる。例えば、ソース電極とドレイン電極の間の基板上に、本明細書に記載される有機ｎ型半導体材料を含むコーティング製剤を溶液相で成膜し、トップゲート薄膜トランジスタの半導体コンポーネントを形成することができる。様々な態様および実施形態では、電気接点（例えば、ソース、ドレイン、および／またはゲート電極）は、例えば、熱蒸着、高周波または電子ビームスパッタリング、フレキソ印刷、リソ印刷、グラビア印刷、インクジェット、パッド印刷、スクリーン印刷、ドロップキャスティング、ディップコーティング、ドクターブレード、ロールコーティング、スピンコーティングなどのプロセスによって形成することができる。当業者であれば、所望の構造（例えば、構成、半導体コンポーネントの厚さ、チャネル長さなど）を提供するプロセスおよびパラメータを選択するであろう。
【実施例】
【0045】
以下の実施例は、本発明の具体的な実施形態、およびその様々な使用を説明するものである。これらは説明のためだけに記載されており、本発明を限定するものとして解釈されるべきではない。
【0046】
＜デバイス製作＞
ｎ型有機半導体材料１～３および比較材料Ｃ４～Ｃ８（以下の表１を参照）を、既知の方法に従って調製した。材料は、トップゲートボトムコンタクトトランジスタの構成において評価した。基板材料は、ガラス（ＰＧＯガラス）、（例えば、ＤｕＰｏｎｔにより提供される）ＰＥＮ、ＰＩ基板であった。市販の誘電体（例えば、ＣＹＴＯＰ（登録商標）、ポリ（メチルメタクリレート）（ＰＭＭＡ）など）を使用した。電気接点は、Ａｕ、Ａｇ、Ｃｕ、またはＭｏであった。金属の蒸着とスパッタリング以外の全てのデバイス製作工程は、周囲条件の下で行った。
ｎ型有機半導体材料１～３および比較材料Ｃ４～Ｃ８（以下の表１を参照）を、既知の方法に従って調製した。材料は、トップゲートボトムコンタクトトランジスタの構成において評価した。基板材料は、ガラス（ＰＧＯガラス）、（例えば、ＤｕＰｏｎｔにより提供される）ＰＥＮ、ＰＩ基板であった。市販の誘電体（例えば、ＣＹＴＯＰ（登録商標）、ポリ（メチルメタクリレート）（ＰＭＭＡ）など）を使用した。電気接点は、Ａｕ、Ａｇ、Ｃｕ、またはＭｏであった。金属の蒸着とスパッタリング以外の全てのデバイス製作工程は、周囲条件の下で行った。
【0047】
【表1】
【0048】
実施例１．薄膜トランジスタＡ
半導体材料１～３および比較材料Ｃ４～Ｃ８のうちの１つを含む、チャネル長さを変化させた別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ポリエチレンナフタレート（ＰＥＮ）基板上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λスパッタリングされたＡｇソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ１０～５０μｍおよび１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、誘電層をスピンコートした（約２０～２００ｍｇ／ｍＬ、７００～２０００ｒｐｍ）。膜の誘電率（ε）は約３．０～３．２で、膜のシート静電容量は約４ｎＦ／ｃｍ２であった。ゲートコンタクトを形成するために、デバイスＡ－１、Ａ－２、Ａ－３、Ａ－Ｃ３、Ａ－Ｃ４、Ａ－Ｃ５、Ａ－Ｃ６、Ａ－Ｃ７、およびＡ－Ｃ８は、スパッタリングされたＡｇ層（３０～１５０ｎｍ厚さ）をフォトリソグラフィパターニングすることで完成させた（以下の表２を参照されたい）。
半導体材料１～３および比較材料Ｃ４～Ｃ８のうちの１つを含む、チャネル長さを変化させた別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ポリエチレンナフタレート（ＰＥＮ）基板上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λスパッタリングされたＡｇソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ１０～５０μｍおよび１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、誘電層をスピンコートした（約２０～２００ｍｇ／ｍＬ、７００～２０００ｒｐｍ）。膜の誘電率（ε）は約３．０～３．２で、膜のシート静電容量は約４ｎＦ／ｃｍ２であった。ゲートコンタクトを形成するために、デバイスＡ－１、Ａ－２、Ａ－３、Ａ－Ｃ３、Ａ－Ｃ４、Ａ－Ｃ５、Ａ－Ｃ６、Ａ－Ｃ７、およびＡ－Ｃ８は、スパッタリングされたＡｇ層（３０～１５０ｎｍ厚さ）をフォトリソグラフィパターニングすることで完成させた（以下の表２を参照されたい）。
【0049】
実施例２．薄膜トランジスタＢ
半導体材料１～２および比較材料Ｃ５～Ｃ６のうちの１つを含む、チャネル長さを変化させた別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ポリエチレンナフタレート（ＰＥＮ）基板上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λスパッタリングされたＡｇソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ５～５０μｍおよび１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、ＣＹＴＯＰ（登録商標）誘電層をスピンコートした（ＡＧＣ ＣＴＬ－８０９Ｍ、１５００～３０００ｒｐｍ）。膜の誘電率（ε）は約２．４で、膜のシート静電容量は約３ｎＦ／ｃｍ２であった。デバイスＢ－１、Ｂ－２、Ｂ－Ｃ５、Ｂ－Ｃ６は、パターニングされたＡｕゲートコンタクト（約１００ｎｍ厚さ）を、シャドウマスクを通して蒸着することで完成させた（以下の表３を参照されたい）。
半導体材料１～２および比較材料Ｃ５～Ｃ６のうちの１つを含む、チャネル長さを変化させた別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ポリエチレンナフタレート（ＰＥＮ）基板上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λスパッタリングされたＡｇソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ５～５０μｍおよび１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、ＣＹＴＯＰ（登録商標）誘電層をスピンコートした（ＡＧＣ ＣＴＬ－８０９Ｍ、１５００～３０００ｒｐｍ）。膜の誘電率（ε）は約２．４で、膜のシート静電容量は約３ｎＦ／ｃｍ２であった。デバイスＢ－１、Ｂ－２、Ｂ－Ｃ５、Ｂ－Ｃ６は、パターニングされたＡｕゲートコンタクト（約１００ｎｍ厚さ）を、シャドウマスクを通して蒸着することで完成させた（以下の表３を参照されたい）。
【0050】
実施例３．薄膜トランジスタＣ
半導体材料２～３、比較材料Ｃ５、および比較材料Ｃ７のうちの１つを含む、チャネル長さを変化させた別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ポリエチレンナフタレート（ＰＥＮ）基板上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λ熱蒸着したＡｕ金属のソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ１０～５０μｍおよび１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒中で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、ＰＭＭＡ誘電層をスピンコートした（アセテート混合液において３０～１００ｍｇ／ｍｌ、１５００～３０００ｒｐｍ）。膜の誘電率（ε）は～３．３で、膜のシート静電容量は約４ｎＦ／ｃｍ２であった。デバイスＣ－２、Ｃ－３、Ｃ－Ｃ５、Ｃ－Ｃ７は、パターニングされたＡｕゲートコンタクト（約１００ｎｍ厚さ）を、シャドウマスクを通して蒸着することで完成させた（以下の表４を参照されたい）。
半導体材料２～３、比較材料Ｃ５、および比較材料Ｃ７のうちの１つを含む、チャネル長さを変化させた別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ポリエチレンナフタレート（ＰＥＮ）基板上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λ熱蒸着したＡｕ金属のソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ１０～５０μｍおよび１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒中で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、ＰＭＭＡ誘電層をスピンコートした（アセテート混合液において３０～１００ｍｇ／ｍｌ、１５００～３０００ｒｐｍ）。膜の誘電率（ε）は～３．３で、膜のシート静電容量は約４ｎＦ／ｃｍ２であった。デバイスＣ－２、Ｃ－３、Ｃ－Ｃ５、Ｃ－Ｃ７は、パターニングされたＡｕゲートコンタクト（約１００ｎｍ厚さ）を、シャドウマスクを通して蒸着することで完成させた（以下の表４を参照されたい）。
【0051】
実施例４．薄膜トランジスタＤ
半導体材料３および比較材料Ｃ７のうちの１つを含む、チャネル長さを変化させた別の同一のトップゲートボトムコンタクト薄膜トランジスタを、金、銀、銅、およびモリブデンの電極を用いて、ポリエチレンナフタレート（ＰＥＮ）基板上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λ熱蒸着またはスパッタリングした（Ａｕ、Ａｇ、Ｃｕ、またはＭｏ）金属のソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ１０～５０μｍおよび１ｍｍであった。半導体／コンタクト界面を改善するために、異なるコンタクト上にそれぞれ様々なコンタクト改質層を適用した。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、ＰＭＭＡ誘電層をスピンコートした（アセテート混合液において３０～１００ｍｇ／ｍｌ、１５００～３０００ｒｐｍ）。膜の誘電率（ε）は約３．３で、膜のシート静電容量は約４ｎＦ／ｃｍ２であった。デバイスＤ－３－Ａｕ、Ｄ－３－Ａｇ、Ｄ－３－Ｃｕ、Ｄ－３－Ｍｏ、Ｄ－Ｃ７－Ａｕ、Ｄ－Ｃ７－Ａｇ、Ｄ－Ｃ７－Ｃｕ、Ｄ－Ｃ７－Ｍｏは、シャドウマスクを通してパターニングされたゲートコンタクト（Ａｕ、Ａｇ、Ｃｕ、またはＭｏ、～１００ｎｍ厚さ）を蒸着することで完成させた（以下の表５を参照されたい）。
半導体材料３および比較材料Ｃ７のうちの１つを含む、チャネル長さを変化させた別の同一のトップゲートボトムコンタクト薄膜トランジスタを、金、銀、銅、およびモリブデンの電極を用いて、ポリエチレンナフタレート（ＰＥＮ）基板上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λ熱蒸着またはスパッタリングした（Ａｕ、Ａｇ、Ｃｕ、またはＭｏ）金属のソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ１０～５０μｍおよび１ｍｍであった。半導体／コンタクト界面を改善するために、異なるコンタクト上にそれぞれ様々なコンタクト改質層を適用した。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、ＰＭＭＡ誘電層をスピンコートした（アセテート混合液において３０～１００ｍｇ／ｍｌ、１５００～３０００ｒｐｍ）。膜の誘電率（ε）は約３．３で、膜のシート静電容量は約４ｎＦ／ｃｍ２であった。デバイスＤ－３－Ａｕ、Ｄ－３－Ａｇ、Ｄ－３－Ｃｕ、Ｄ－３－Ｍｏ、Ｄ－Ｃ７－Ａｕ、Ｄ－Ｃ７－Ａｇ、Ｄ－Ｃ７－Ｃｕ、Ｄ－Ｃ７－Ｍｏは、シャドウマスクを通してパターニングされたゲートコンタクト（Ａｕ、Ａｇ、Ｃｕ、またはＭｏ、～１００ｎｍ厚さ）を蒸着することで完成させた（以下の表５を参照されたい）。
【0052】
実施例５．薄膜トランジスタＥ
半導体材料２および比較材料Ｃ５のうちの１つを含む、チャネル長さの異なる他の同一のトップゲートボトムコンタクト薄膜トランジスタを、ＰＥＮ基板上にグラビア印刷とインクジェット印刷を用いて製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λスパッタリングされたＡｇソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ１０～５０μｍおよび１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒中で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、グラビア印刷（炭化水素混合液における濃度約０．２～２％ｗ／ｗ、Ｎｏｒｂｅｒｔ Ｓｃｈｌａｆｌｉ Ｌａｂｒａｔｅｓｔｅｒプリンタ、ピッチサイズ７１ｕｍ、メッシュサイズ１４０線／ｃｍ、セル容積７．２ｍｌ／ｍ２、印刷速度０．１ｍ／秒、）またはインクジェット印刷（炭化水素溶媒における濃度約０．２～２％ｗ／ｗ、Ｆｕｊｉｆｉｌｍ Ｄｉｍａｔｉｘ ＤＭＰ－２８５０プリンタ、液滴サイズ＝１０ｐＬ）で蒸着した半導体材料でコーティングした。その後、半導体膜をホットプレート上で約１１０℃で５分間乾燥させた。通常の半導体膜厚は２０～１００ｎｍであった。次に、ＣＹＴＯＰ（登録商標）誘電層をスピンコートした（ＡＧＣ ＣＴＬ－８０９Ｍ、１５００～３０００ｒｐｍ）。膜の誘電率（ε）は約２．４で、膜のシート静電容量は約３ｎＦ／ｃｍ２であった。デバイスＥ－２－Ｇｒａｖ、Ｅ－２－Ｉｎｋ、Ｅ－Ｃ５－Ｇｒａｖ、Ｅ－Ｃ５－Ｉｎｋは、シャドウマスクを通してパターニングされたＡｕゲートコンタクト（約１００ｎｍ厚さ）を蒸着することで完成させた（以下の表６を参照されたい）。
半導体材料２および比較材料Ｃ５のうちの１つを含む、チャネル長さの異なる他の同一のトップゲートボトムコンタクト薄膜トランジスタを、ＰＥＮ基板上にグラビア印刷とインクジェット印刷を用いて製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λスパッタリングされたＡｇソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ１０～５０μｍおよび１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒中で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、グラビア印刷（炭化水素混合液における濃度約０．２～２％ｗ／ｗ、Ｎｏｒｂｅｒｔ Ｓｃｈｌａｆｌｉ Ｌａｂｒａｔｅｓｔｅｒプリンタ、ピッチサイズ７１ｕｍ、メッシュサイズ１４０線／ｃｍ、セル容積７．２ｍｌ／ｍ２、印刷速度０．１ｍ／秒、）またはインクジェット印刷（炭化水素溶媒における濃度約０．２～２％ｗ／ｗ、Ｆｕｊｉｆｉｌｍ Ｄｉｍａｔｉｘ ＤＭＰ－２８５０プリンタ、液滴サイズ＝１０ｐＬ）で蒸着した半導体材料でコーティングした。その後、半導体膜をホットプレート上で約１１０℃で５分間乾燥させた。通常の半導体膜厚は２０～１００ｎｍであった。次に、ＣＹＴＯＰ（登録商標）誘電層をスピンコートした（ＡＧＣ ＣＴＬ－８０９Ｍ、１５００～３０００ｒｐｍ）。膜の誘電率（ε）は約２．４で、膜のシート静電容量は約３ｎＦ／ｃｍ２であった。デバイスＥ－２－Ｇｒａｖ、Ｅ－２－Ｉｎｋ、Ｅ－Ｃ５－Ｇｒａｖ、Ｅ－Ｃ５－Ｉｎｋは、シャドウマスクを通してパターニングされたＡｕゲートコンタクト（約１００ｎｍ厚さ）を蒸着することで完成させた（以下の表６を参照されたい）。
【0053】
実施例６．薄膜トランジスタＦ
半導体材料２および比較材料Ｃ７のうちの１つを含む、チャネル長さを変えた別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ガラス基板上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λスパッタリングされたＡｇソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ１０～５０μｍおよび０．１ｍｍであった。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、誘電層をスピンコート（２０～２００ｍｇ／ｍＬ、７００～２０００ｒｐｍ）し、紫外線に晒した。膜の誘電率は約１２、シート静電容量は約２０ｎＦ／ｃｍ２で、実施例２～５の誘電層に比べて約５～７倍高かった。デバイスＦ－２およびＦ－Ｃ７は、パターニングされたＡｇゲートコンタクト（約１００ｎｍ厚さ）を、シャドウマスクを通して蒸着することで完成させた（以下の表７を参照されたい）。
半導体材料２および比較材料Ｃ７のうちの１つを含む、チャネル長さを変えた別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ガラス基板上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λスパッタリングされたＡｇソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をフォトリソグラフィでパターン化した。チャネル長さおよび幅は、それぞれ１０～５０μｍおよび０．１ｍｍであった。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、誘電層をスピンコート（２０～２００ｍｇ／ｍＬ、７００～２０００ｒｐｍ）し、紫外線に晒した。膜の誘電率は約１２、シート静電容量は約２０ｎＦ／ｃｍ２で、実施例２～５の誘電層に比べて約５～７倍高かった。デバイスＦ－２およびＦ－Ｃ７は、パターニングされたＡｇゲートコンタクト（約１００ｎｍ厚さ）を、シャドウマスクを通して蒸着することで完成させた（以下の表７を参照されたい）。
【0054】
実施例７．薄膜トランジスタＧ
約６３～９３ｍｏｌ．％Ｎ，Ｎ’－ビス［１－メチルブチル］－１，７－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（化合物２Ａ）とバランスＮ，Ｎ’－ビス［１－メチルブチル］－１，６－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（化合物２Ｂ）との混合物、または７２－９４ｍｏｌ．％Ｎ，Ｎ’－ビス［２－エチルヘキシル］－１，７－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（化合物Ｃ５Ａ）とバランスＮ，Ｎ’－ビス［２－エチルヘキシル］－１，６－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（化合物Ｃ５Ｂ）との比較混合物を含む別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ガラス基板の上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λ熱蒸着したＡｕソース－ドレインコンタクト（５０ｎｍ厚さ）を、シャドウマスクを通してパターニングした。チャネル長さおよび幅は、それぞれ
５０μｍおよび０．１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒中で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、誘電層をスピンコートした（約２０～２００ｍｇ／ｍＬ、７００～２０００ｒｐｍ）。膜の誘電率（ε）は約３．０～３．２で、膜のシート静電容量は約４ｎＦ／ｃｍ２であった。このデバイスは、ゲートコンタクトを形成するために熱蒸着されたＡｕ層（５０ｎｍ厚さ）によって完成させた。
約６３～９３ｍｏｌ．％Ｎ，Ｎ’－ビス［１－メチルブチル］－１，７－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（化合物２Ａ）とバランスＮ，Ｎ’－ビス［１－メチルブチル］－１，６－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（化合物２Ｂ）との混合物、または７２－９４ｍｏｌ．％Ｎ，Ｎ’－ビス［２－エチルヘキシル］－１，７－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（化合物Ｃ５Ａ）とバランスＮ，Ｎ’－ビス［２－エチルヘキシル］－１，６－ジシアノペリレン－３，４：９，１０－ビス（ジカルボキシイミド）（化合物Ｃ５Ｂ）との比較混合物を含む別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ガラス基板の上に製作した。基板は、平坦化フィルムでコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λ熱蒸着したＡｕソース－ドレインコンタクト（５０ｎｍ厚さ）を、シャドウマスクを通してパターニングした。チャネル長さおよび幅は、それぞれ
５０μｍおよび０．１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒中で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、スピンコート（炭化水素混合液中の濃度約１～１０ｍｇ／ｍＬ、７００～２０００ｒｐｍ、約１１０℃のホットプレートで５分間の膜乾燥）で成膜した半導体材料をコーティングした。通常の半導体膜厚は２０～６０ｎｍであった。次に、誘電層をスピンコートした（約２０～２００ｍｇ／ｍＬ、７００～２０００ｒｐｍ）。膜の誘電率（ε）は約３．０～３．２で、膜のシート静電容量は約４ｎＦ／ｃｍ２であった。このデバイスは、ゲートコンタクトを形成するために熱蒸着されたＡｕ層（５０ｎｍ厚さ）によって完成させた。
【0055】
実施例８．薄膜トランジスタＨ
半導体材料２含む、チャネル長さの異なる別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ＰＥＮ基板上にグラビア印刷を用いて製作した。基板は、平坦化層でコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λ Ａｇソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をグラビア印刷し（Ｉｎｋｔｅｋ Ａｇコロイドインク、Ｎｏｒｂｅｒｔ Ｓｃｈｌａｆｌｉ Ｌａｂｒａｔｅｓｔｅｒプリンタ、ピッチサイズ７１ｕｍ、メッシュサイズ１４０線／ｃｍ、セル容量７．２ｍｌ／ｍ２、印刷速度０．１ｍ／秒）、その後、窒素オーブンで１２０℃／１０分の熱アニールを行った。チャネル長さおよび幅は、それぞれ２０～５０μｍおよび１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、グラビア印刷で蒸着した半導体材料をコーティングした（炭化水素混合物中の濃度約０．２～２％ｗ／ｗ、Ｎｏｒｂｅｒｔ Ｓｃｈｌａｆｌｉ Ｌａｂｒａｔｅｓｔｅｒプリンタ、ピッチサイズ７１ｕｍ、メッシュサイズ１４０線／ｃｍ、セル容積７．２ｍｌ／ｍ２、印刷速度０．１ｍ／秒）。その後、半導体膜をホットプレート上で、約１１０℃で５分間乾燥させた。通常の半導体膜厚は２０～１００ｎｍであった。次に、誘電層をグラビア印刷した（エーテル溶媒中の濃度約０．５～５％ｗ／ｗ、Ｎｏｒｂｅｒｔ Ｓｃｈｌａｆｌｉ Ｌａｂｒａｔｅｓｔｅｒプリンタ、ピッチサイズ７１ｕｍ、メッシュサイズ１４０線／ｃｍ、セル容積７．２ｍｌ／ｍ２、印刷速度０．１ｍ／秒）。膜の誘電率（ε）は３．０～３．２で、膜のシート静電容量は約３．２ｎＦ／ｃｍ２であった。デバイスＨ－２は、パターニングされたＡｇゲートコンタクトをグラビア印刷することで完成させた（Ｉｎｋｔｅｋ Ａｇコロイドインク、Ｎｏｒｂｅｒｔ Ｓｃｈｌａｆｌｉ Ｌａｂｒａｔｅｓｔｅｒプリンタ、約１００ｎｍ厚さ）。
半導体材料２含む、チャネル長さの異なる別の同一のトップゲートボトムコンタクト薄膜トランジスタを、ＰＥＮ基板上にグラビア印刷を用いて製作した。基板は、平坦化層でコーティングされた。平坦化材料のジオキサン溶液を基板上にスピンコート（８０～１１０ｍｇ／ｍＬ、１５００～２０００ｒｐｍ）し、３００～５００ｎｍ厚さの層を得た。このフィルムをＵＶ光（＝３００ｎｍ）で架橋し、ホットプレート（１１０℃、１０分）で乾燥させて、堅牢で完全に不溶性の平坦化層を得た。λ Ａｇソース－ドレインコンタクト（３０～５００ｎｍ厚さ）をグラビア印刷し（Ｉｎｋｔｅｋ Ａｇコロイドインク、Ｎｏｒｂｅｒｔ Ｓｃｈｌａｆｌｉ Ｌａｂｒａｔｅｓｔｅｒプリンタ、ピッチサイズ７１ｕｍ、メッシュサイズ１４０線／ｃｍ、セル容量７．２ｍｌ／ｍ２、印刷速度０．１ｍ／秒）、その後、窒素オーブンで１２０℃／１０分の熱アニールを行った。チャネル長さおよび幅は、それぞれ２０～５０μｍおよび１ｍｍであった。半導体／コンタクトの界面を改善するために、コンタクト上にコンタクト改質層を適用した（エーテル溶媒で約１～５重量％、パドリング５分、スピンドライ）。これらの基板に、グラビア印刷で蒸着した半導体材料をコーティングした（炭化水素混合物中の濃度約０．２～２％ｗ／ｗ、Ｎｏｒｂｅｒｔ Ｓｃｈｌａｆｌｉ Ｌａｂｒａｔｅｓｔｅｒプリンタ、ピッチサイズ７１ｕｍ、メッシュサイズ１４０線／ｃｍ、セル容積７．２ｍｌ／ｍ２、印刷速度０．１ｍ／秒）。その後、半導体膜をホットプレート上で、約１１０℃で５分間乾燥させた。通常の半導体膜厚は２０～１００ｎｍであった。次に、誘電層をグラビア印刷した（エーテル溶媒中の濃度約０．５～５％ｗ／ｗ、Ｎｏｒｂｅｒｔ Ｓｃｈｌａｆｌｉ Ｌａｂｒａｔｅｓｔｅｒプリンタ、ピッチサイズ７１ｕｍ、メッシュサイズ１４０線／ｃｍ、セル容積７．２ｍｌ／ｍ２、印刷速度０．１ｍ／秒）。膜の誘電率（ε）は３．０～３．２で、膜のシート静電容量は約３．２ｎＦ／ｃｍ２であった。デバイスＨ－２は、パターニングされたＡｇゲートコンタクトをグラビア印刷することで完成させた（Ｉｎｋｔｅｋ Ａｇコロイドインク、Ｎｏｒｂｅｒｔ Ｓｃｈｌａｆｌｉ Ｌａｂｒａｔｅｓｔｅｒプリンタ、約１００ｎｍ厚さ）。
【0056】
実施例９．デバイスの特性解析
Ｋｅｉｔｈｌｅｙ４２００半導体特性化システムを使用して、ボトムゲートデバイスに関する全ての電気／ＴＦＴ特性化を行った。４２００ＳＣＳシステムは、３つのソース測定ユニット（ＳＭＵ）から成り、その全てにリモートプリアンプが搭載されていた。テストシステムの他の主要コンポーネントは、Ｓｉｇｎａｔｏｎｅのプローブステーションであった。全ての電極にＴｒｉａｘケーブルとプローブを使用し、第１の段階のシールドを提供した。光曝露を避け、かつ環境音をさらに減らすために、暗／金属ボックス型エンクロージャを使用した。
Ｋｅｉｔｈｌｅｙ４２００半導体特性化システムを使用して、ボトムゲートデバイスに関する全ての電気／ＴＦＴ特性化を行った。４２００ＳＣＳシステムは、３つのソース測定ユニット（ＳＭＵ）から成り、その全てにリモートプリアンプが搭載されていた。テストシステムの他の主要コンポーネントは、Ｓｉｇｎａｔｏｎｅのプローブステーションであった。全ての電極にＴｒｉａｘケーブルとプローブを使用し、第１の段階のシールドを提供した。光曝露を避け、かつ環境音をさらに減らすために、暗／金属ボックス型エンクロージャを使用した。
【0057】
トランジスタのキャリア移動度（μ）は、標準的な電界効果トランジスタの式で算出した。従来の金属－絶縁体－半導体ＦＥＴ（ＭＩＳＦＥＴ）では、異なるＶＧでのＩＤＳ対ＶＤＳ曲線には、通常、線形で飽和した領域が存在する（ここで、ＩＤＳはソース－ドレイン間の飽和電流、ＶＤＳはソース－ドレイン間の電位、およびＶＧはゲート電圧である）。ＶＤＳが大きくなると電流は飽和し、次のようになる。
（ＩＤＳ）ｓａｔ＝（ＷＣｉ／２Ｌ）μ（ＶＧ－Ｖｔ）２ （１）
式中、ＬとＷはそれぞれデバイスのチャネル長さと幅、Ｃｉはゲート絶縁体の静電容量、Ｖｔは閾値電圧である。飽和領域での移動度（μ）は、以下のように式（１）を配列し直して算出した。
μｓａｔ＝（２ＩＤＳＬ）／［ＷＣｉ（ＶＧ－Ｖｔ）２］ （２）
（ＩＤＳ）ｓａｔ＝（ＷＣｉ／２Ｌ）μ（ＶＧ－Ｖｔ）２ （１）
式中、ＬとＷはそれぞれデバイスのチャネル長さと幅、Ｃｉはゲート絶縁体の静電容量、Ｖｔは閾値電圧である。飽和領域での移動度（μ）は、以下のように式（１）を配列し直して算出した。
μｓａｔ＝（２ＩＤＳＬ）／［ＷＣｉ（ＶＧ－Ｖｔ）２］ （２）
【0058】
閾値電圧（Ｖｔ）は、ＶＧ対（ＩＤＳ）１／２のプロットの直線部分のｘ切片として推定することができる。
【0059】
表２－９は、電界効果電子移動度（μｅ、飽和時）、電流オンオフ比（Ｉｏｎ：Ｉｏｆｆ）を含む、周囲条件下で測定されたデバイスＡ～ＦおよびＨの性能パラメータをまとめたものである。様々な性能測定結果を、図６～１６および図１８～１９に示す。
【0060】
【表2】
【0061】
【表3】
【0062】
【表4】
【0063】
【表5】
【0064】
【表6】
【0065】
【表7】
【0066】
【表8】
【0067】
【表9】
【0068】
とりわけ、半導体材料２および３は、比較材料Ｃ４～Ｃ８に比べて著しく高いキャリア移動度を呈する。重要なことに、半導体材料１～３を含むデバイスの性能は、チャネル長さが５０μｍ～＜２０μｍに減少しても、実質的に維持され、比較材料Ｃ４～Ｃ８を含むデバイスよりも優れている。材料１～３を含む薄膜トランジスタは、優れた電界効果特性を実証する。特に、上記の表２～９および図６～６、ならびに図１８～１９の結果から、半導体材料１～３を含む短チャネルの薄膜トランジスタは、チャネル長さが長い（例えば、５０μｍ）別の同一のトランジスタのキャリア移動度の少なくとも５０％のキャリア移動度を呈するのに対し、従来のｎ型有機半導体を含む薄膜トランジスタのキャリア移動度は、チャネル長さが短くなるにつれて著しく低下することを実証する。とりわけ、この望ましい性能は、誘電体（例えば、実施例１～３、６を参照）、電極材料（例えば、実施例４を参照）、チャネル幅（例えば、実施例１、６を参照）、製作方法（例えば、実施例５、８を参照）とは無関係である。
【0069】
図１７は、デバイスＧ（実施例７）の移動度性能を、デバイスの半導体材料中に存在するそれぞれの１，６－異性体のｍｏｌ％の関数として示す。この結果は、キャリアの移動度が異性体比とはさらに無関係であることを実証する。
【0070】
データは、化合物１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、および３Ｂに対して、チャネル長さが５０ミクロン～２０ミクロンになっても、電子移動度は比較的小さい量しか変化しないことを実証する。対称的に、同様の化合物Ｃ４～Ｃ８は、チャネル長さが５０ミクロン～２０ミクロンになると、電子移動度が劇的に低下する。したがって、特許請求される化合物１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ、および３Ｂから作られた比較的短いチャネル長さ（２０ミクロン以下）を持つトランジスタデバイスは、非常に類似した構造と比較して予想外の利点がある。これは、特に分子構造の類似性を考慮すると、当業者には予想していないことである。
【0071】
本発明の様々な態様は、以下の番号付けされた実施形態によってさらに説明されるが、これらは、技術的にも論理的にも矛盾しないいずれかの組み合わせにおいて組み合わせることができる。
【0072】
実施形態１．薄膜トランジスタであって、
第１の側面、および対向する第２の側面を有する誘電層と、
ソース電極、ソース電極から分離されたドレイン電極、およびソース電極とドレイン電極の間に、かつこれらに接触して配置された半導体コンポーネントであって、ソース電極、ドレイン電極および半導体コンポーネントが、誘電層の第１の側面に隣接して配置された、ソース電極、ドレイン電極および半導体コンポーネントと、
半導体コンポーネントに対向する、誘電層の第２の側面に隣接して配置されたゲート電極と、を含み、
半導体コンポーネントが、
から成るグループから選択された１つ以上の化合物を含み、
薄膜トランジスタが、ソース電極からドレイン電極までの最短経路として測定されるチャネル長さを有し、チャネル長さが２０μｍ以下である、薄膜トランジスタ。
第１の側面、および対向する第２の側面を有する誘電層と、
ソース電極、ソース電極から分離されたドレイン電極、およびソース電極とドレイン電極の間に、かつこれらに接触して配置された半導体コンポーネントであって、ソース電極、ドレイン電極および半導体コンポーネントが、誘電層の第１の側面に隣接して配置された、ソース電極、ドレイン電極および半導体コンポーネントと、
半導体コンポーネントに対向する、誘電層の第２の側面に隣接して配置されたゲート電極と、を含み、
半導体コンポーネントが、
【化4】
薄膜トランジスタが、ソース電極からドレイン電極までの最短経路として測定されるチャネル長さを有し、チャネル長さが２０μｍ以下である、薄膜トランジスタ。
【0073】
実施形態２．１つ以上の化合物が、
から選択される、実施形態１に記載のトランジスタ。
【化5】
【0074】
実施形態３．化合物１Ａと１Ｂのモル比（すなわち、１Ａ：１Ｂ）が、少なくとも２：１、例えば、少なくとも３：１、少なくとも３．５：１、少なくとも４：１、少なくとも４．５：１、少なくとも５：１、または少なくとも６：１である、実施形態２に記載のトランジスタ。
【0075】
実施形態４．化合物１Ａと１Ｂのモル比が、２：１～５０：１の範囲内、例えば、３：１～５０：１、または３．５：１～５０：１、または４：１～５０：１、または５：１～５０：１、または６：１～５０：１、または５：１～２５：１、または６：１～１０：１の範囲内である、実施形態２に記載のトランジスタ。
【0076】
実施形態５．１つ以上の化合物が、
から選択される、請求項１に記載のトランジスタ。
【化6】
【0077】
実施形態６．化合物２Ａと２Ｂのモル比（すなわち、２Ａ：２Ｂ）が、少なくとも２：１、例えば、少なくとも３：１、少なくとも３．５：１、少なくとも４：１、少なくとも４．５：１、少なくとも５：１、または少なくとも６：１である、請求項５に記載のトランジスタ。
【0078】
実施形態７．化合物２Ａと２Ｂのモル比が、２：１～５０：１の範囲内、例えば、３：１～５０：１、または３．５：１～５０：１、または４：１～５０：１、または５：１～５０：１、または６：１～５０：１、または５：１～２５：１、または６：１～１０：１の範囲内である、実施形態５に記載のトランジスタ。
【0079】
実施形態８．１つ以上の化合物が、
から選択される、請求項１に記載のトランジスタ。
【化7】
【0080】
実施形態９．化合物３Ａと３Ｂのモル比（すなわち、３Ａ：３Ｂ）が、少なくとも２：１である、請求項８に記載のトランジスタ。
【0081】
実施形態１０．化合物３Ａと３Ｂのモル比が、２：１～５０：１の範囲内、例えば、３：１～５０：１、または３．５：１～５０：１、または４：１～５０：１、または５：１～５０：１、または６：１～５０：１、または５：１～２５：１、または６：１～１０：１の範囲内である、実施形態９に記載のトランジスタ。
【0082】
実施形態１１．半導体コンポーネントが、少なくとも７５重量％、例えば、少なくとも８０重量％、または少なくとも８５重量％の１つ以上の化合物から形成されている、実施形態１～１０のいずれかに記載のトランジスタ。
【0083】
実施形態１２．半導体コンポーネントが、少なくとも９０重量％、例えば少なくとも９５重量％または少なくとも９８重量％の１つ以上の化合物から形成されている、実施形態１～１０のいずれかに記載のトランジスタ。
【0084】
実施形態１３．半導体コンポーネントが、少なくとも２％、例えば、少なくとも５％、少なくとも１０％、少なくとも２０％または少なくとも３５％の１つ以上の化合物から形成され、例えば、ポリマーマトリクス中に提供されている、実施形態１～１０のいずれかに記載のトランジスタ。
【0085】
実施形態１４．チャネル長さが、３～２０μｍの範囲内、例えば、５～２０μｍ、または８～２０μｍ、または１０～２０μｍの範囲内である、実施形態１～１３のいずれかに記載のトランジスタ。
【0086】
実施形態１５．チャネル長さが、１８μｍ以下であり、例えば、３～１８μｍ、または５～１８μｍ、または８～１８μｍ、または１０～１８μｍの範囲内である、実施形態１～１３のいずれかに記載のトランジスタ。
【0087】
実施形態１６．チャネル長さが、１５μｍ以下であり、例えば、３～１５μｍ、または５～１５μｍ、または８～１５μｍ、または１０～１５μｍの範囲内である、実施形態１～１３のいずれかに記載のトランジスタ。
【0088】
実施形態１７．チャネル長さが、１４μｍ以下であり、例えば、３～１４μｍ、または５～１４μｍ、または８～１４μｍ、または１０～１４μｍの範囲内である、実施形態１～１３のいずれかに記載のトランジスタ。
【0089】
実施形態１８．チャネル長さが、１３μｍ以下であり、例えば、３～１８μｍ、または５～１８μｍ、または８～１８μｍ、または１０～１８μｍの範囲内である、実施形態１～１３のいずれかに記載のトランジスタ。
【0090】
実施形態１９．チャネル長さが、１２μｍ以下であり、例えば、３～１２μｍ、または５～１２μｍ、または８～１２μｍ、または１０～１２μｍの範囲内である、実施形態１～１３のいずれかに記載のトランジスタ。
【0091】
実施形態２０．チャネル長さが、１０μｍ以下であり、例えば３～１０μｍ、または５～１０μｍ、または８～１０μｍの範囲内である、実施形態１～１３のいずれかに記載のトランジスタ。
【0092】
実施形態２１．半導体コンポーネントが、１０ｎｍ～１００ｎｍの範囲内の厚さを有する、実施形態１～２０のいずれかに記載のトランジスタ。
【0093】
実施形態２１．半導体コンポーネントが、１０ｎｍ～９０ｎｍ、または１０ｎｍ～８０ｎｍ、または１０ｎｍ～７０ｎｍ、または１０ｎｍ～６０ｎｍ、または２０ｎｍ～１００ｎｍ、または３０ｎｍ～１００ｎｍ、または４０ｎｍ～１００ｎｍ、または２０ｎｍ～９０ｎｍ、または２０ｎｍ～８０ｎｍ、または２０ｎｍ～７０ｎｍ、または２０ｎｍ～６０ｎｍの範囲内の厚さを有する、実施形態１～２０のいずれかに記載のトランジスタ。
【0094】
実施形態２２．チャネルが、半導体コンポーネントの厚さおよびチャネル長さに垂直な幅を有し、この幅が、最大４ｍｍ、例えば、最大３ｍｍ、最大２ｍｍ、または最大１ｍｍである、実施形態１～２０のいずれかに記載のトランジスタ。
【0095】
実施形態２３．チャネルが、半導体コンポーネントの厚さおよび前記チャネル長さに垂直な幅を有し、この幅が、０．０１ｍｍ～４ｍｍの範囲内、例えば、０．０１ｍｍ～３ｍｍ、または０．０１ｍｍ～２ｍｍ、または０．０１ｍｍ～１ｍｍ、または０．０１ｍｍ～０．５ｍｍ、または０．０１ｍｍ～０．３ｍｍ、または０．０１ｍｍ～０．２ｍｍ、または０．０１ｍｍ～０．１５ｍｍ、または０．０１ｍｍ～０．１ｍｍ、または０．０１５ｍｍ～４ｍｍ、または０．０１５ｍｍ～２ｍｍ、または０．０１５ｍｍ～１ｍｍ、または０．０１５ｍｍ～０．５ｍｍ、または０．０１５ｍｍ～０．２ｍｍ、または０．０１５ｍｍ～０．１ｍｍの範囲内にある、実施形態１～２０のいずれかに記載のトランジスタ。
【0096】
実施形態２４．ソース電極、ドレイン電極、およびゲート電極の各々は、独立して金層、銀層、銅層、またはモリブデン層を含む、実施形態１～２３のいずれかに記載のトランジスタ。
【0097】
実施形態２５．ソース電極、ドレイン電極、およびゲート電極のうちの１つ以上（例えば、その各々）が、独立して銀層を含む、実施形態１～２４のいずれかに記載のトランジスタ。
【0098】
実施形態２６．半導体コンポーネント、誘電層、ソース電極、ドレイン電極、およびゲート電極を支持する基板をさらに含む、実施形態１～２５のいずれかに記載のトランジスタ。
【0099】
実施形態２７．基板が、プラスチック（例えば、ポリエチレンナフタレート、ポリエーテルエーテルケトン、またはポリイミド）層またはガラス層を含む、実施形態２５または実施形態２６に記載のトランジスタ。
【0100】
実施形態２８．ソース電極、ドレイン電極、およびゲート電極の各々が、独立して、半導体コンポーネント厚さ方向に、３０ｎｍ～５００ｎｍの範囲の厚さを有する、実施形態１～１７のいずれかに記載のトランジスタ。
【0101】
実施形態２９．誘電層が、２．５～２５の範囲内、例えば２．５～１５、２．５～１０、または２．５～７、または４～２５、または４～１５、または４～１０、または４～７の範囲内の誘電率を有する、実施形態１～１８のいずれかのトランジスタ。
【0102】
実施形態３０．誘電層のシート静電容量が、３ｎＦ／ｃｍ２～３０ｎＦ／ｃｍ２の範囲内である、実施形態１～２９のいずれかに記載のトランジスタ。
【0103】
実施形態３１．５０μｍのチャネル長さを有する別の同一のトランジスタのキャリア移動度の少なくとも５０％であるキャリア移動度を有する、実施形態１～３０のいずれかに記載のトランジスタ。
【0104】
実施形態３２．５０μｍのチャネル長さを有する別の同一のトランジスタのキャリア移動度の少なくとも６５％であるキャリア移動度を有する、実施形態１～３０のいずれかに記載のトランジスタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【国際調査報告】