特表 2022-527253 ＰＴＰスレーブのタイミングパフォーマンスをリモートで監視する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-06-01

(54)【発明の名称】ＰＴＰスレーブのタイミングパフォーマンスをリモートで監視する方法

(51)【国際特許分類】

   H04L 7/00 20060101AFI20220525BHJP

   H04L 43/0852 20220101ALI20220525BHJP

【ＦＩ】

H04L7/00 990

H04L43/0852

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2021556849

(86)(22)【出願日】2020-03-18

(85)【翻訳文提出日】2021-11-12

(86)【国際出願番号】 US2020023350

(87)【国際公開番号】W WO2020191043

(87)【国際公開日】2020-09-24

(31)【優先権主張番号】16/692,010

(32)【優先日】2019-11-22

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/821,114

(32)【優先日】2019-03-20

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】521311654

【氏名又は名称】アリス エンタープライジズ リミティド ライアビリティ カンパニー

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100123582

【弁理士】

【氏名又は名称】三橋 真二

(72)【発明者】

【氏名】ヤイール ニューグボーレン

【テーマコード（参考）】

5K047

【Ｆターム（参考）】

5K047AA18

5K047GG56

5K047KK04

(57)【要約】

いくつかの実施形態では、コンピューティングデバイスの第１のクロックをロックして、第１のデバイスに関連付けられた第２のクロックと同期させた後に方法が実施され、第１のクロックと第２のクロックとの間の差異は、ロック中に決定される。本方法は、第１のクロックの第１のタイムスタンプを含むメッセージを第２のデバイスに送信すること、および第３のクロックの第２のタイムスタンプを含むメッセージを第２のデバイスから受信することに基づいて、第２のデバイスまでのパス遅延を測定する。第３のメッセージが、第２のクロックにロックされた第１のクロックの第３のタイムスタンプを含む第２のデバイスに送信され、第３のメッセージは、パス遅延を含み、第３のタイムスタンプおよびパス遅延により、第２のデバイスは、第３のクロックの時間に基づいて、第２のクロックに対する第１のクロックのロック品質を分析することができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

コンピューティングデバイスの第１のクロックをロックして、第１のデバイスに関連付けられた第２のクロックと同期させた後に実施される方法であって、前記第１のクロックと前記第２のクロックとの間の差異が、前記ロック中に決定され、前記方法が、
前記コンピューティングデバイスによって、前記第１のクロックの１つ以上の第１のタイムスタンプを含む１つ以上のメッセージを第２のデバイスに送信すること、および第３のクロックの１つ以上の第２のタイムスタンプを含む１つ以上のメッセージを前記第２のデバイスから受信することに基づいて、前記第２のデバイスまでのパス遅延を測定することと、
前記コンピューティングデバイスによって、第３のメッセージを、前記第２のクロックにロックされた前記第１のクロックの第３のタイムスタンプを含む前記第２のデバイスに送信することと、を含み、前記第３のメッセージが、前記パス遅延を含み、前記第３のタイムスタンプおよび前記パス遅延により、前記第２のデバイスが、前記第３のクロックの時間に基づいて、前記第２のクロックに対する前記第１のクロックのロック品質を分析することができる、方法。

【請求項2】

前記パス遅延が、前記第３のメッセージの補正フィールドで前記第３のメッセージに挿入される、請求項１に記載の方法。

【請求項3】

前記第２のデバイスが、前記パス遅延によって前記第２のクロックにロックされた前記第１のクロックの前記第３のタイムスタンプを調節して、調節された第３のタイムスタンプを生成し、前記調節された第３のタイムスタンプを前記第３のクロックの前記時間と比較する、請求項１に記載の方法。

【請求項4】

前記第３のクロックおよび前記第２のクロックが、同じタイミングソースに接続される、請求項１に記載の方法。

【請求項5】

前記第１のクロックが、前記第２のクロックに前記第１のクロックをロックするように、前記第１のクロックと前記第２のクロックとの間の前記差異によって調節される、請求項１に記載の方法。

【請求項6】

前記第２のデバイスが、前記第１のデバイスと比較して、前記コンピューティングデバイスのより近くに位置する、請求項１に記載の方法。

【請求項7】

前記第２のデバイスが、前記第１のデバイスと前記コンピューティングデバイスとの間のパス間の最後のホップに位置する、請求項１に記載の方法。

【請求項8】

前記第２のデバイスが、インターフェースを介して、前記コンピューティングデバイスに物理的に接続されない、請求項１に記載の方法。

【請求項9】

前記コンピューティングデバイスが、前記第２のデバイスの前記第３のクロックに対するマスタクロックとして作用しない、請求項１に記載の方法。

【請求項10】

前記第２のデバイスまでの前記パス遅延を測定することが、
前記コンピューティングデバイスと前記第２のデバイスとの間のラウンドトリップ遅延を計算することと、
前記ラウンドトリップ遅延を２で割ることと、を含む、請求項１に記載の方法。

【請求項11】

前記第２のデバイスが、前記第２のクロックに対する前記第１のクロックの前記ロック品質を、
前記パス遅延を前記第３のタイムスタンプに追加して、調節された第３のタイムスタンプを決定すること、および
前記調節された第３のタイムスタンプを、前記第３のクロックの前記時間と比較することによって、分析する、請求項１に記載の方法。

【請求項12】

前記第２のデバイスが、前記第２のクロックに対する前記第１のクロックの前記ロック品質を、
前記調節された第３のタイムスタンプと前記第３のクロックの前記時間との間の差異を閾値と比較すること、および
前記比較の結果を出力することによって、分析する、請求項１１に記載の方法。

【請求項13】

前記差異が閾値を上回ると、アラートを出力する、請求項１２に記載の方法。

【請求項14】

コンピューティングデバイスの第１のクロックをロックして、第１のデバイスに関連付けられた第２のクロックと同期させた後に実施される命令を含む非一時的コンピュータ可読記憶媒体であって、前記第１のクロックと前記第２のクロックとの間の差異が、前記ロック中に決定され、前記命令が、実行されたときに、
前記第１のクロックの１つ以上の第１のタイムスタンプを含む１つ以上のメッセージを第２のデバイスに送信すること、および第３のクロックの１つ以上の第２のタイムスタンプを含む１つ以上のメッセージを前記第２のデバイスから受信することに基づいて、前記第２のデバイスまでのパス遅延を測定することと、
第３のメッセージを、前記第２のクロックにロックされた前記第１のクロックの第３のタイムスタンプを含む前記第２のデバイスに送信することと、を行うために動作可能であるように前記コンピューティングデバイスを制御し、前記第３のメッセージが、前記パス遅延を含み、前記第３のタイムスタンプおよび前記パス遅延により、前記第２のデバイスが、前記第３のクロックの時間に基づいて、前記第２のクロックに対する前記第１のクロックのロック品質を分析することができる、非一時的コンピュータ可読記憶媒体。

【請求項15】

前記パス遅延が、前記第３のメッセージの補正フィールドで前記第３のメッセージに挿入される、請求項１４に記載の非一時的コンピュータ可読記憶媒体。

【請求項16】

前記第２のデバイスが、前記パス遅延によって前記第２のクロックにロックされた前記第１のクロックの前記第３のタイムスタンプを調節して、調節された第３のタイムスタンプを生成し、前記調節された第３のタイムスタンプを前記第３のクロックの前記時間と比較する、請求項１４に記載の非一時的コンピュータ可読記憶媒体。

【請求項17】

前記第３のクロックおよび前記第２のクロックが、同じタイミングソースに接続される、請求項１４に記載の非一時的コンピュータ可読記憶媒体。

【請求項18】

前記第１のクロックが、前記第２のクロックに前記第１のクロックをロックするように、前記第１のクロックと前記第２のクロックとの間の前記差異によって調節される、請求項１４に記載の非一時的コンピュータ可読記憶媒体。

【請求項19】

前記第２のデバイスが、前記第１のデバイスと前記コンピューティングデバイスとの間のパス間の最後のホップに位置する、請求項１４に記載の非一時的コンピュータ可読記憶媒体。

【請求項20】

装置であって、
１つ以上のコンピュータプロセッサと、
前記装置の第１のクロックをロックして、第１のデバイスに関連付けられた第２のクロックと同期させた後に前記１つ以上のコンピュータプロセッサを制御するための命令を含むコンピュータ可読記憶媒体と、を備え、前記第１のクロックと前記第２のクロックとの間の差異が、前記ロック中に、
前記第１のクロックの１つ以上の第１のタイムスタンプを含む１つ以上のメッセージを前記第２のデバイスに送信すること、および第３のクロックの１つ以上の第２のタイムスタンプを含む１つ以上のメッセージを前記第２のデバイスから受信することに基づいて、第２のデバイスまでのパス遅延を測定することと、
第３のメッセージを、前記第２のクロックにロックされた前記第１のクロックの第３のタイムスタンプを含む前記第２のデバイスに送信することと、を行うために動作可能であるように決定され、前記第３のメッセージが、前記パス遅延を含み、前記第３のタイムスタンプおよび前記パス遅延により、前記第２のデバイスが、前記第３のクロックの時間に基づいて、前記第２のクロックに対する前記第１のクロックのロック品質を分析することができる、装置。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本開示は、内容の全体が参照により本明細書に組み込まれる、２０１９年３月２０日に出願された「Ａ ＭＥＴＨＯＤ ＯＦ ＲＥＭＯＴＥＬＹ ＭＯＮＩＴＯＲＩＮＧ ＴＨＥ ＴＩＭＩＮＧ ＰＥＲＦＯＲＭＡＮＣＥ ＯＦ Ａ ＰＴＰ ＳＬＡＶＥ」と題する米国仮出願第６２／８２１，１１４号に対して優先権を主張するものである。

【背景技術】

【0002】

高精度時間プロトコル（ＰＴＰ）クロックは、マスタクロックから受信および要求されたタイムスタンプに基づいて、周波数および位相の回復を実施する。回復を実施するために、ネットワーク内に位置するＰＴＰスレーブデバイスがＰＴＰマスタデバイスにロックされる。ロック処理により、ＰＴＰマスタクロックに対してＰＴＰスレーブクロックをロックし、それによって、ＰＴＰスレーブクロックをＰＴＰマスタクロックと同期させる。タイミング分配システムでは、ＰＴＰスレーブクロックのタイミングパフォーマンスを監視することができることが重要である。ＰＴＰマスタクロックに対するＰＴＰスレーブクロックのロック品質に影響し得るいくつかの要因がある。例えば、ネットワーク内のパケット遅延変動（ＰＤＶ）は、ＰＴＰマスタクロックとＰＴＰスレーブクロックとの間のロック品質に影響を与える可能性がある。また、ＰＴＰマスタデバイスとＰＴＰスレーブデバイスとの間の遅延非対称性が、ロック品質に影響を与える可能性がある。さらなる問題には、ＰＴＰスレーブがＰＴＰマスタデバイスに到達することができないホールドオーバー状態が含まれ得、ホールドオーバー状態とは、ＰＴＰスレーブクロックがＰＴＰマスタクロックにロックされていないことを意味する。

【図面の簡単な説明】

【0003】

図面に従う考察、および特に図面に関する考察に関して、示される詳細は、説明的な考察を目的とした実施例を表し、本開示の原理および概念的態様の説明を提供するために提示されることを強調する。この点に関して、本開示の基本的な理解に必要なものを超えて、実装例の詳細を示す試みは行われない。図面に従う考察は、図面と併せて、本開示による実施形態がどのように実践され得るかを当業者に明らかにする。同様のまたは同じ参照番号を使用して、様々な図面およびサポートする説明における同様のまたは同じ要素を識別するか、または別様に当該要素を指すことができる。

【0004】

【図1】いくつかの実施形態による、タイミング同期を実施するための簡略化されたシステムを図示する。

【図2】いくつかの実施形態による、高精度時間プロトコル（ＰＴＰ）スレーブデバイスのより詳細な実施例を図示する。

【図3】いくつかの実施形態による、動作中のマスタクロックにロックするためのＰＴＰスレーブデバイス上のポートを構成するプロセスの簡略化されたフローチャートを図示する。

【図4】いくつかの実施形態による、スレーブクロックのロック品質を試験するための簡略化されたフローチャートを図示する。

【図5】いくつかの実施形態による、ＰＴＰプローブマスタデバイスでのスレーブクロックの品質を試験するための方法の簡略化されたフローチャートを図示する。

【図6】いくつかの実施形態による、専用コンピュータシステムの実施例を説明する。

【発明を実施するための形態】

【0005】

本明細書では、タイミング同期システムのための技術について説明する。以下の説明では、説明を目的として、いくつかの実施形態の完全な理解を提供するために、多数の例および具体的な詳細が記載されている。特許請求の範囲によって定義されるいくつかの実施形態は、これらの例の一部もしくは全部を単独で、または以下に説明される他の特徴との組み合わせで含み得、本明細書に説明される特徴および概念の修正および均等物をさらに含み得る。

【0006】

高精度時間プロトコル（ＰＴＰ）スレーブデバイスなどのスレーブデバイスは、ＰＴＰマスタデバイスなどのマスタデバイス内に位置するマスタクロックと同期するスレーブクロックを含み得る。ＰＴＰなどのプロトコルは、リモートＰＨＹ（ＲＰＨＹ）デバイスを有するケーブルネットワーク内などのアプリケーションで使用され得るタイミングシステムであってもよい。ＰＴＰは、米国電気電子技術者協会（ＩＥＥＥ）標準規格（ＩＥＥＥ標準規格１５８８－２００８など）に基づいて実装され得る。ＰＴＰプロトコルは、パケットネットワークなどのネットワークを介して時間および周波数を分配する。時間同期は、ネットワーク内のスレーブデバイスとマスタデバイスとの間の時間の同期であり、周波数同期は、マスタクロックとのスレーブクロックの周波数の同期である。このプロトコルは、ネットワークを介した、グランドマスタクロックとスレーブデバイスとの間のマスタ－スレーブ関係を作り出す。

【0007】

いくつかの実施形態では、スレーブデバイスは、そのスレーブクロックを、動作中のマスタデバイスの動作中のマスタクロックにロックし得る。次いで、マスタクロックに対するスレーブクロックのロック品質を試験するために、スレーブデバイスは、プローブマスタクロックを含むプローブマスタデバイスと通信し得る。プローブマスタデバイスは、スレーブデバイスの近くなど、ネットワーク（例えば、スレーブデバイスへの最後のネットワークホップまたは最後の数ホップ）内に位置し得る。これにより、パケット遅延変動、およびスレーブデバイスとプローブマスタデバイスとの間の非対称性の影響が低減され得る。スレーブデバイスは、Ｔ１時間と称されるタイムスタンプとともに、プローブマスタデバイスから同期メッセージを受信し得る。スレーブデバイスは、同期メッセージが時間Ｔ２として受信される時間に注目し得る。スレーブデバイスは、スレーブクロックの、Ｔ３時間と称されるタイムスタンプを含む遅延要求メッセージを送信する。スレーブデバイスは、プローブマスタクロックの、Ｔ４時間と称されるタイムスタンプとともに、プローブデバイスから遅延応答を受信する。遅延要求および遅延応答から、スレーブデバイスは、次いで、スレーブデバイスとプローブデバイスとの間のパス遅延を計算し得る。例えば、パス遅延は、（（Ｔ２－Ｔ１）＋（Ｔ４－Ｔ３））／２である。

【0008】

次いで、スレーブデバイスは、Ｔ３時間およびパス遅延とともに遅延要求をプローブマスタデバイスに送信する。スレーブデバイスは、パス遅延を、Ｔ３補正フィールドなど、遅延要求メッセージのフィールドに挿入し得る。プローブマスタデバイスは、遅延要求に挿入された、Ｔ３時間および計算されたパス遅延を使用して、スレーブデバイスのクロックを適切に監視し得る。例えば、プローブマスタデバイスは、次いで、Ｔ３時間およびパス遅延を使用して、動作中のマスタクロックとのスレーブクロックのロック品質を検証することができる。つまり、Ｔ３時間＋パス遅延＝スレーブクロックの現在の時間である。プローブマスタデバイスは、スレーブクロックの現在の時間を、プローブマスタクロックの現在の時間と比較することができる。上記により、ＰＴＰプローブに対する１パルス／秒（ＰＰＳ）インターフェースなどの、ＰＴＰプローブに対するインターフェースを必要とせずに、またはスレーブデバイスがマスタクロックとして動作して、ＰＴＰを介してプローブスレーブクロックと同期することを必要とせずに、スレーブクロックを監視することができる。また、パス遅延は、ＰＴＰプロトコルに存在するフィールドに挿入され、ＰＴＰプローブデバイスは、補正フィールドを使用して、スレーブクロックの現在の時間を計算するように構成される。

【0009】

システム概要
図１は、いくつかの実施形態による、タイミング同期を実施するための簡略化されたシステム１００を図示する。システム１００は、ＰＴＰ動作中のマスタデバイス１０４と、スイッチ１０６－１～１０６－Ｎと、ＰＴＰスレーブデバイス１０２と、ＰＴＰプローブマスタデバイス１０８と、を含む。高精度時間プロトコルは、ネットワーク全体にわたってタイミングを同期するために使用される。高精度時間プロトコルについて考察するが、ネットワーク全体にわたってタイミングを同期する他のプロトコルを使用することができることが理解されよう。

【0010】

ＰＴＰ動作中のマスタデバイス１０４は、マスタクロック１１２－１を含むデバイスであってもよい。マスタクロック１１２－１は、全球測位衛星システム（ＧＮＳＳ）クロックなどの基準クロック、または別の時間ソースに基づき得る。マスタクロック１１２－１は、スレーブクロック１１４を同期するためにＰＴＰスレーブデバイス１０２によって使用される動作中のマスタクロックであってもよい。

【0011】

ＰＴＰスレーブデバイス１０２は、ネットワーク内に位置し得る。ＰＴＰスレーブデバイス１０２とＰＴＰ動作中のマスタデバイス１０４との間にパス＃１ １１０－１がある。いくつかの実施形態では、ＰＴＰスレーブデバイス１０２は、ネットワーク内に位置し得、ＰＴＰ動作中のマスタデバイス１０４からリモートに位置する。スイッチ１０６－１～１０６－Ｎは、ネットワーク内のパス＃１ １１０－１を介して、ＰＴＰ動作中のマスタデバイス１０４をＰＴＰスレーブデバイス１０２に連結し得るネットワークデバイスであってもよい。

【0012】

ＰＴＰプローブマスタデバイス１０８を使用して、動作中のマスタクロック１１２－１とのスレーブクロック１１４のロックの品質を試験することができる。ロックの品質は、スレーブクロック１１４の調節された時間と、動作中のマスタクロック１１２－１によって使用されるタイミングソースに接続されるプローブマスタクロック１１２－２に接続されたタイミングソースの時間との差異によって測定される。以下でより詳細に考察されるように、ＰＴＰプローブマスタデバイス１０８は、スレーブクロック１１４のロック品質をチェックするために使用されるプローブマスタクロック１１２－２を含む。いくつかの実施形態では、ＰＴＰプローブマスタデバイス１０８は、ＰＴＰスレーブデバイス１０２に対するＰＴＰ動作中のマスタデバイス１０４の場所よりもＰＴＰスレーブデバイス１０２に近い場所で、ＰＴＰスレーブデバイス１０２に接続される。例えば、ＰＴＰプローブマスタデバイス１０８は、スイッチ１０６－１～１０６－Ｎのうちの１つを介してＰＴＰスレーブデバイス１０２に接続され得る。いくつかの実施形態では、ＰＴＰプローブマスタデバイス１０８は、パス＃２ １１０－２内の、ＰＴＰスレーブデバイス１０２への最後のホップスイッチ１０６－Ｎに接続される。ＰＴＰプローブマスタデバイス１０８は、パス＃１ １１０－１内の最後のホップにあるか、またはスイッチ１０６－Ｎに接続されるものとして図示され得るが、ＰＴＰプローブマスタデバイス１０８は、他の場所に位置し得、パス＃１ １１０－１内に位置する必要はない。しかしながら、ＰＴＰプローブマスタデバイス１０８は、要求および応答プロセスにおけるパケット遅延変動および非対称性が最小化される場所に位置し得る。例えば、ＰＴＰプローブマスタデバイス１０８をスイッチ１０６－Ｎ内に位置特定することによって、スイッチ１０６－ＮとＰＴＰスレーブデバイス１０２との間の単一のホップが、より多くのパケット遅延変動および非対称性を引き起こす可能性がある複数のスイッチ１０６－１～１０６－Ｎを介するパス＃１ １１０－１と比較して、パス＃２ １１０－２内のパケット遅延変動および非対称性を制限し得る。

【0013】

ロック品質をチェックする前に、ＰＴＰスレーブデバイス１０２はまず、動作中のマスタクロック１１２－１にスレーブクロック１１４をロックする。スレーブクロック１１４を動作中のマスタクロック１１２－１と同期するために、ＰＴＰスレーブデバイス１０２は、ＰＴＰスレーブデバイス１０２とＰＴＰ動作中のマスタデバイス１０４との間のラウンドトリップ遅延を計算し得る。例えば、ＰＴＰスレーブデバイス１０２は、ＰＴＰ動作中のマスタデバイス１０４から、同期メッセージが送信されたときのタイムスタンプである、動作中のマスタクロック１１２－１からのＴ１時間とともに、同期メッセージを受信し得る。ＰＴＰ動作中のマスタデバイス１０４は、ＧＮＳＳクロックなどのタイミングソースに基づいて、時間を決定し得る。ＰＴＰスレーブデバイス１０２は、同期メッセージが時間Ｔ２として受信される時間に注目し得る。ＰＴＰスレーブデバイス１０２は、スレーブクロック１１４の、Ｔ３時間と称されるタイムスタンプを含む遅延要求メッセージを送信する。ＰＴＰスレーブデバイス１０２は、ＰＴＰ動作中のマスタデバイス１０４から、Ｔ４時間と称される、遅延要求が受信されたときの動作中のマスタクロック１１２－１のタイムスタンプとともに、遅延応答を受信する。これらの時間から、スレーブデバイスは、次いで、ＰＴＰ動作中のマスタデバイス１０４とＰＴＰスレーブデバイス１０２との間のパス遅延を計算し得る。例えば、パス＃１ １１０－１内のパス遅延は、（（Ｔ２－Ｔ１）＋（Ｔ４－Ｔ３））／２である。見られ得るように、ＰＴＰスレーブデバイス１０２は、パス遅延が両方向で対称であると仮定する。パス遅延を決定するこの方法が記載されているが、他の方法が認識され得る。

【0014】

ＰＴＰスレーブデバイス１０２は、パス遅延を使用して、スレーブクロック１１４を設定する必要がある正しい時間を決定することができる。例えば、動作中のマスタクロック１１２－１の時間にパス遅延を加えたものが、動作中のマスタクロック１１２－１の正しい時間である。ＰＴＰスレーブデバイス１０２は、動作中のマスタクロック１１２－１の正しい時間にスレーブクロック１１４をロックし得る。例えば、ＰＴＰ動作中のマスタデバイス１０４は、スレーブクロック１１４の時間をロックするためにＰＴＰスレーブデバイス１０２によって使用される時間を用いて同期メッセージを送信し得る。したがって、ＰＴＰスレーブデバイス１０２は、スレーブクロック１１４の時間と動作中のマスタクロック１１２－１の時間との間の差異に基づいて、スレーブクロック１１４を調節し得る。ＰＴＰスレーブデバイス１０２は、最終的に、動作中のマスタクロック１１２－１にスレーブクロック１１４をロックする。クロック周波数の位相を、ロックプロセスで調節することもできる。ロックされると、スレーブクロック１１４の時間および位相が、動作中のマスタクロック１１２－１の時間および周波数にロックされる。

【0015】

上で考察されるように、ＰＴＰスレーブデバイス１０２は、スレーブクロック１１４のロック品質をチェックする必要がある。つまり、ＰＴＰスレーブデバイス１０２は、スレーブクロック１１４の同期されたタイミングおよび周波数が正確であるかどうかをチェックし得る。このチェックを実施するために、ＰＴＰスレーブデバイス１０２は、ＰＴＰプローブマスタデバイス１０８と通信する。

【0016】

従来の方法では、ＰＴＰスレーブデバイス１０２は、異なる方法を使用して、スレーブクロック１１４のロック品質をチェックし得る。例えば、ＰＴＰスレーブデバイス１０２は、１パルス／秒インターフェースなどの専用インターフェースを使用して、スレーブクロック１１４を外部プローブに出力し得る。プローブは、スレーブクロック１１４の時間および位相を、そのマスタクロックと比較する。これは通常、ローブのマスタクロックを、動作中のマスタクロック１１２－１と同じ基準クロックに接続することによって行われる。この方法は、スレーブクロック１１４を監視し得るが、ＰＴＰスレーブデバイス１０２は、１ＰＰＳインターフェースなどの外部プローブインターフェースを有する必要がある。また、ＰＴＰスレーブデバイス１０２およびＰＴＰプローブマスタデバイス１０８は、接続をインストールするためにアクセスされる必要があり、これは、ＰＴＰスレーブデバイス１０２が、リモートの物理デバイスまたは小さいセルデバイス内などの、ヘッドエンドまたはコアからリモートに位置する場合、難しい場合がある。

【0017】

第２のアプローチでは、ＰＴＰスレーブデバイス１０２は、ＰＴＰスレーブデバイス１０２が、スレーブクロックを含むＰＴＰプローブと通信するマスタクロックとしてスレーブクロック１１４を動作させる境界クロックとして機能し得る。ＰＴＰプローブは、そのスレーブクロックの周波数および位相を、ＰＴＰスレーブデバイス１０２のマスタクロックと比較する。ＰＴＰプローブは、ＰＴＰスレーブデバイス１０２のマスタクロックのタイミングをチェックするように、動作中のマスタクロック１１２－１と同じ基準クロックに接続される。しかしながら、ＰＴＰスレーブデバイス１０２が境界クロックとして作用することをサポートしない場合があるという問題が存在する。つまり、ＰＴＰスレーブデバイス１０２は、マスタクロックとして作用することができない場合がある。さらに、ＰＴＰプローブは、ＰＴＰスレーブデバイス１０２からリモートに位置し、パスは、ＰＴＰスレーブデバイス１０２のマスタクロックの試験の精度に影響を与え得る、非対称性およびパケット遅延変動に苦しむ場合がある。上記の要因のため、ＰＴＰマスタクロックと比較してＰＴＰスレーブクロックの精度を監視すること、ならびに上記の問題のいずれかを、ＰＰＳインターフェースを使用することなく、かつＰＴＰスレーブデバイス１０２を境界デバイスとして動作させることなく、識別することができることが重要である。

【0018】

従来の技術では、タイムスタンプ情報を送信して、発信遅延要求メッセージにおけるスレーブクロックを監視するための実装例は存在しない。同様に、ＩＥＥＥ １５８８はリンク伝播遅延を測定するための方法を説明するが、ＩＥＥＥ １５８８が、パス内の中間ノードを含むパスレベルで遅延を測定することに対処することはなく、一方、ＩＥＥＥ １５８８は、隣接するノードを接続するリンクの遅延を測定することに限定される。

【0019】

上記の欠点を克服するために、いくつかの実施形態は、ＰＴＰプローブマスタデバイス１０８を使用して、スレーブクロック１１４のロック品質を試験する。ＰＴＰスレーブデバイス１０２は、プローブマスタクロック１１２－２にスレーブクロック１１４をロックすることを試みない。むしろ、ＰＴＰプローブマスタデバイス１０８は、動作中のマスタクロック１１２－１に対するスレーブクロック１１４のロック品質を監視する。ＰＴＰスレーブデバイス１０２は、ＰＴＰプローブマスタデバイス１０８と通信して、Ｔ１時間、Ｔ２時間、Ｔ３時間、およびＴ４時間に基づいてパス遅延を計算することができる。例えば、ＰＴＰスレーブデバイス１０２は、ＰＴＰプローブマスタデバイス１０８から、同期メッセージが送信されたときのタイムスタンプである、プローブマスタクロック１１２－２からのＴ１時間とともに、同期メッセージを受信し得る。ＰＴＰプローブマスタデバイス１０８は、ＧＮＳＳクロックなどのタイミングソースに基づいて、時間を決定し得る。ＰＴＰスレーブデバイス１０２は、同期メッセージがＴ２時間として受信される時間に注目し得る。ＰＴＰスレーブデバイス１０２は、スレーブクロック１１４の、Ｔ３時間と称されるタイムスタンプを含む遅延要求メッセージを送信する。ＰＴＰスレーブデバイス１０２は、ＰＴＰプローブマスタデバイス１０８から、Ｔ４時間と称される、遅延要求が受信されたときのプローブマスタクロック１１２－２のタイムスタンプとともに、遅延応答を受信する。これらの時間から、ＰＴＰスレーブデバイス１０２は、次いで、ＰＴＰプローブマスタデバイス１０８とＰＴＰスレーブデバイス１０２との間のパス遅延を計算し得る。例えば、パス＃２ １１０－２内のパス遅延は、（（Ｔ２－Ｔ１）＋（Ｔ４－Ｔ３））／２である。ＰＴＰスレーブデバイス１０２は、いくつかの遅延要求／遅延応答ラウンドトリップにわたるパス遅延を計算し得る。パス遅延は、両方向で対称な遅延と仮定するが、ＰＴＰプローブマスタデバイス１０８は、ＰＴＰスレーブデバイス１０２のより近くに位置し得るため、パケット遅延変動および非対称性は限定され得る。

【0020】

パス遅延を計算すると、ＰＴＰスレーブデバイス１０２は、スレーブクロック１１４とプローブマスタクロック１１２－２との間のパス遅延を遅延要求に追加する。いくつかの実施形態では、ＰＴＰスレーブデバイス１０２は、Ｔ３時間を含む遅延要求の補正フィールドにパス遅延を追加する。補正フィールドは、ロック品質をチェックする際に通常使用することができないフィールドであってもよい。補正フィールドは通常、クロック内の内部遅延によるタイムスタンプに補正を追加するために、１５８８の透明なクロックなどのクロックによって使用され得る。透明なクロックは、スイッチ内にあってもよい。補正フィールドは通常、スレーブクロックでは使用されない。しかしながら、ＰＴＰプローブマスタデバイス１０８は、スレーブクロック１１４に対するロックの品質をチェックするために、補正フィールド内のＴ３時間およびパス遅延を使用して、スレーブデバイス１１４に対する調節された時間を決定するように構成され得る。例えば、ＰＴＰプローブマスタデバイス１０８は、パス遅延をＴ３時間に追加して、スレーブクロック１１４の現在の時間を計算する。つまり、遅延要求がパス遅延に加えて送信される時間Ｔ３は、現在の時間である必要がある。次いで、ＰＴＰプローブマスタデバイス１０８は、プローブマスタクロック１１２－２の現在時間を、スレーブクロック１１４に対する計算された現在の時間と比較する。比較に基づいて、ＰＴＰプローブマスタデバイス１０８は、スレーブクロック１１４の品質をチェックし得る。例えば、ＰＴＰプローブマスタデバイス１０８は、ＰＴＰ動作中のマスタデバイス１０４と同じ基準クロックに接続されるため、比較により、スレーブクロック１１４における任意のタイミングの不正確さを決定することができる。パス遅延が使用され、パス＃２ １１０－２が最小限のパケット遅延変動または非対称性に苦しむ可能性があるため、パス遅延は、パス遅延の正確な読み取り値であってもよい。したがって、スレーブクロック１１４に対する調節された時間は、プローブマスタクロック１１２－２に近い時間および位相であっても、プローブマスタクロック１１２－２と同じ時間および位相であってもよい、正確な現在の時間をもたらす場合がある。スレーブクロック１１４の調節された現在の時間と、プローブマスタクロック１１２－２の現在の時間との間の差異が閾値を満たす（例えば、閾値以下である）場合、ＰＴＰプローブマスタデバイス１０８は、スレーブクロック１１４の精度を確認し得る。

【0021】

直接の物理的な接続を必要とすることなく、ＰＴＰプローブマスタデバイス１０８をＰＴＰスレーブデバイス１０２に接続すると、ＰＴＰスレーブデバイス１０２がスレーブクロック１１４のインターフェースを含むという要件が緩和され、また、ＰＴＰスレーブデバイス１０２が、そのクロックをリモートＰＴＰスレーブプローブに知らせるために境界クロックとして動作することを必要としない。唯一の要件は、ＰＴＰスレーブデバイス１０２が、補正フィールド内のパス遅延とともに遅延要求メッセージにＴ３時間を挿入することであり、これは、ＰＴＰスレーブデバイス１０２が、動作中のマスタクロック１１２－１との通信に基づいて実施する能力を有する。ここで、以下において、プロセスについてより詳細に記載する。

【0022】

ＰＴＰスレーブデバイス
図２は、いくつかの実施形態による、ＰＴＰスレーブデバイス１０２のより詳細な実施例を図示する。ＰＴＰスレーブデバイス１０２は、ＰＴＰ動作中のマスタデバイス１０４およびＰＴＰプローブマスタデバイス１０８に接続するための複数のポートを含む。例えば、ＰＴＰスレーブデバイス１０２は、ＰＴＰ動作中のマスタデバイス１０４に接続するスレーブポート＃１ ２０６－１を含む。また、ＰＴＰスレーブデバイス１０２は、ＰＴＰプローブマスタデバイス１０８に接続するスレーブポート＃２ ２０６－２を含む。

【0023】

クロックパフォーマンスマネージャ２０２は、ＰＴＰスレーブデバイス１０２が動作中のマスタクロック１１２－１にロックされるかどうか、またはプローブマスタクロック１１２－２とのロックの品質を試験するかどうかに応じて、ポートを選択し得る。例えば、クロックパフォーマンスマネージャ２０２は、スレーブポート＃１ ２０６－１を使用して、スレーブクロック１１４を動作中のマスタクロック１１２－１にロックすることができる。次いで、クロックパフォーマンスマネージャ２０２は、スレーブポート＃２ ２０６－２を使用して、プローブマスタクロック１１２－２とのスレーブクロック１１４のロック品質を試験することができる。クロックパフォーマンスマネージャ２０２は、スレーブポート＃２ ２０６－２が、最適なマスタクロックを選択するアルゴリズムで使用されないように、構成され得る。いくつかの方法は、スレーブポート＃２ ２０６－２をより低い優先度で構成すること、またはそれが選択されないようにプローブマスタクロック１１２－２にクロッククラス／品質値を置くことなどであってもよい。むしろ、クロックパフォーマンスマネージャ２０２は、スレーブポート＃２ ２０６－２を使用して、スレーブクロック１１４のロックの品質を試験し、スレーブクロック１１４の時間をプローブマスタクロック１１２－２にロックしない。

【0024】

図３は、いくつかの実施形態による、動作中のマスタクロック１１２－１にロックするためのＰＴＰスレーブデバイス１０２上のポート２０６を構成するプロセスの簡略化されたフローチャート３００を図示する。３０２において、ＰＴＰスレーブデバイス１０２は、２つのＰＴＰスレーブポート２０６－１および２０６－２とともに構成される。３０４において、ＰＴＰスレーブデバイス１０２は、マスタクロックとして選択することができないように、スレーブポート＃２ ２０６－２を構成する。

【0025】

３０６において、クロックパフォーマンスマネージャ２０２は、スレーブポート＃１ ２０６－１を動作中のマスタクロック１１２－１に接続して、ロックプロセスを実施する。３０８において、クロックパフォーマンスマネージャ２０２は、パス＃１ １１０－１のパス遅延を計算する。このパス遅延は、ＰＴＰスレーブデバイス１０２およびＰＴＰ動作中のマスタデバイス１０４からのラウンドトリップ時間をとり、ラウンドトリップ時間を２で割る。パス遅延を決定した後、３１０において、ＰＴＰスレーブデバイス１０２は、パス＃１ １１０－１のパス遅延を使用して、スレーブクロック１１４を動作中のマスタクロック１１２－１にロックする。動作中のマスタクロック１１２－１にロックされると、スレーブクロック１１４の時間が、動作中のマスタクロック１１２－１の時間に基づいて調節され、正しい現在の時間を決定するために、パス遅延などのパス遅延が、動作中のマスタクロック１１２－１からの時間Ｔ４に追加される（例えば、時間Ｔ４＋パス遅延＝現在の時間）。スレーブクロック１１４は、プローブマスタデバイスが、遅延応答メッセージにおいてプローブマスタデバイスからＴ４タイムスタンプを受信するときに、遅延要求メッセージから補正フィールドにコピーする、補正フィールドの値を無視することができ、Ｔ４時間を補正するために補正フィールドを使用しない。

【0026】

ロック品質の試験
スレーブクロック１１４を動作中のマスタクロック１１２－１にロックした後、クロックパフォーマンスマネージャ２０２は、ロック品質を試験し得る。図４は、いくつかの実施形態による、スレーブクロック１１４のロック品質を試験するための簡略化されたフローチャート４００を図示する。４０２において、ＰＴＰスレーブデバイス１０２は、スレーブポート＃２ ２０６－２を通ってプローブマスタクロック１１２－２に接続する。４０４において、ＰＴＰスレーブデバイス１０２は、ＰＴＰスレーブデバイス１０２とＰＴＰプローブマスタデバイス１０８との間のパス＃２におけるパス遅延を計算する。

【0027】

４０６において、ＰＴＰスレーブデバイス１０２は、スレーブクロック１１４からのＴ３時間を遅延要求メッセージ内に追加する。４０８において、ＰＴＰスレーブデバイス１０２は、パス遅延を含めるように、遅延要求メッセージの補正フィールドを更新する。４１０において、ＰＴＰスレーブデバイス１０２は、遅延要求メッセージを送信する。

【0028】

ＰＴＰプローブマスタデバイス１０８は、Ｔ３時間およびパス遅延を受信し、スレーブクロック１１４のロック品質を試験することができる。例えば、ＰＴＰプローブマスタデバイス１０８は、Ｔ３時間およびパス遅延を使用して、遅延要求を送信するためのパス遅延を考慮に入れるようにスレーブクロック１１４の時間を調節する。これは、スレーブクロック１１４の現在の時間をもたらす。次いで、ＰＴＰプローブマスタデバイス１０８は、プローブマスタクロック１１２－２の現在の時間を、調節されたＴ３時間（例えば、スレーブクロック１１４の現在の時間）と比較して、スレーブクロック１１４の精度を決定する。例えば、調節されたＴ３時間がプローブマスタクロック１１２－２の時間と同様である場合、スレーブクロック１１４のロック品質は高い。しかしながら、調節されたＴ３時間がプローブマスタクロック１１２－２の時間に近くない場合、ＰＴＰプローブマスタデバイス１０８は、ロック品質が低いと決定する。ＰＴＰプローブマスタデバイス１０８は、閾値を使用してロック品質を試験することができる。例えば、調節されたＴ３時間とプローブマスタクロック１１２－２の時間との間の差異が閾値を上回る場合、ＰＴＰプローブマスタデバイス１０８は、ロック品質が良好ではないと決定し得、差異が閾値を下回る場合、ＰＴＰプローブマスタデバイス１０８は、ロック品質が良好であると決定し得る。

【0029】

ＰＴＰプローブマスタデバイス１０８は、比較の結果を出力し得る。上記プロセスは、スレーブクロック１１４のロック品質を試験するために、時間の経過とともに複数回実施され得ることに留意されたい。例えば、ロック品質チェックは、１回以上実施され得る。結果は、差異の平均または差異が閾値を上回ったり下回ったりする回数など、比較の要約に基づき得るが、様々な方法が使用され得る。次いで、ロック品質を決定した後、プロセスは、１時間後など、別の間隔の後に実施され得る。

【0030】

図５は、いくつかの実施形態による、ＰＴＰプローブマスタデバイス１０８でのスレーブクロック１１４の品質を試験するための方法の簡略化されたフローチャート５００を図示する。５０２において、ＰＴＰスレーブデバイス１０２がパス遅延を計算した後、ＰＴＰプローブマスタデバイス１０８は、補正フィールドにおいて、Ｔ３時間およびパス遅延とともに遅延要求メッセージを受信する。

【0031】

５０４において、ＰＴＰプローブマスタデバイス１０８は、補正フィールド内に位置する、Ｔ３時間およびパス遅延に基づいて、調節されたスレーブクロック時間を計算する。例えば、ＰＴＰプローブマスタデバイス１０８は、パス遅延をＴ３時間に追加して、調節されたＴ３時間を決定し得る。５０６において、ＰＴＰプローブマスタデバイス１０８は、マスタクロック時間を調節された時間と比較する。

【0032】

５０８において、ＰＴＰプローブマスタデバイス１０８は、比較の結果を出力し得る。例えば、ＰＴＰプローブマスタデバイス１０８は、比較の結果を閾値と比較して、スレーブクロック１１４の品質または精度を決定することができる。

【0033】

［実施例１］
以下では、スレーブクロック１１４のロック品質を試験する実施例を説明する。試験は以下のパラメータを使用し得る。
・Ｄ－ｄｓ－ｏ→動作中のマスタクロック１１２－１とスレーブクロック１１４との間の実際の下流（ＤＳ）公称遅延、
・Ｄ－ｕｓ－ｏ→スレーブクロック１１４と動作中のマスタクロック１１２－１との間の実際の上流（ＵＳ）公称遅延、
・Ａｓｙｍ－ｏ→動作中のマスタクロック１１２－１とスレーブクロック１１４との間の非対称パスの差異、
・Ｄ－ｄｓ－ｐ→プローブマスタクロック１１２－２とスレーブクロック１１４との間の下流遅延、
・Ｄ－ｕｓ－ｐ→スレーブクロック１１４とプローブマスタクロック１１２－２との間の上流遅延、
・Ａｓｙｍ－ｏ→プローブマスタクロック１１２－２とスレーブクロック１１４との間の非対称パスの差異、
・Ｔ－ｍ－ｏ→動作中のマスタクロック１１２－１の時間、
・Ｔｓａ－ｐ→ＰＴＰプローブマスタデバイス１０８によって分析されたスレーブクロック１１４の時間、および
・Ｔｓ→動作中のマスタクロック１１２－１にロックされるスレーブクロック１１４の時間。

【0034】

スレーブクロック１１４と動作中のマスタクロック１１２－１との間のパスの非対称性があると仮定すると、ＰＴＰスレーブデバイス１０２は、以下のように非対称要因を知らなくても、動作中のマスタクロック１１２－１からパス遅延を計算する。
Ｔｓ＝Ｔｍ－ｏ＋（Ｄ－ｄｓ－ｏ＋Ｄ－ｕｓ－ｏ＋Ａ－ａｓｙｍ－ｏ）／２

【0035】

ＰＴＰスレーブデバイス１０２は、未知の非対称値を含まずに、公称平均パス遅延を計算し、それに応じて、そのスレーブクロック１１４を調節し、これは、パス非対称値の半分を含む遅延非対称誤差につながる。
Ｔｓ＝Ｔｍ－ｏ＋（Ａ－ａｓｙｍ－ｏ／２）

【0036】

パス非対称値の半分を含む動作中のマスタクロック１１２－１と比較して、スレーブクロック１１４は不正確であることに留意されたい。この誤差は、上流方向と下流方向との２つのパス遅延が非対称であることに起因する。パス遅延の計算は、これらの遅延が対称であると仮定する。

【0037】

ここで、ＰＴＰスレーブデバイス１０２とＰＴＰプローブマスタデバイス１０８との間に非常に小さなパス非対称があると仮定する。ＰＴＰスレーブデバイス１０２は、ＰＴＰプローブマスタデバイス１０８からのパス遅延を以下のように正確に計算し得る。
Ｔｓ＝（Ｄ－ｄｓ－ｐ＋Ｄ－ｕｓ－ｐ）／２＝Ｄ－ｕｓ－ｐ

【0038】

この実施例では、ＰＴＰスレーブデバイス１０２は、その時間（Ｔ３）をＰＴＰプローブマスタデバイス１０８に送信し、計算されたパス遅延を補正フィールドに埋め込む。ＰＴＰプローブマスタデバイス１０８は、遅延要求（Ｔ３、補正フィールド）から以下の情報を受信することができ、これは、Ｄ－ｕｓ－ｐ（実際のパス遅延）を含む（Ｔｓ、Ｄ－ｕｓ－ｐ）に対応する。したがって、ＰＴＰプローブマスタデバイス１０８によって分析されたスレーブクロック１１４の時間は以下のとおりである。
Ｔｓａ－ｐ＝（Ｔｓ－Ｄ－ｕｓ－ｐ）＋Ｄ－ｕｓ－ｐ＝Ｔｍ－ｏ＋（Ａ－ａｓｙｍ－ｏ／２）

【0039】

プローブは、動作中の非対称値の半分を、スレーブクロック１１４と動作中のマスタクロック１１２－１との間で測定されたオフセットとして反映する。

【0040】

したがって、動作中のマスタクロック１１２－１にロックされるスレーブクロック１１４のパフォーマンスは、ＩＥＥＥ １５８８標準規格メッセージをスレーブクロック１１４と交換するクロックプローブによって監視され得る。ＰＴＰプローブマスタデバイス１０８は、マスタクロックとして動作し、メッセージ内のタイムスタンプ値を使用して、スレーブクロック１１４のパフォーマンスを決定する。パス非対称およびパケット遅延変動が最小化されるにつれて、パフォーマンス監視の品質が増加大する。動作中のマスタクロック１１２－１およびプローブマスタクロック１１２－２は、ＧＮＳＳタイミングソースなどの共通のタイミングソースを共有して、スレーブクロック１１４のパフォーマンスを三角測量する。

【0041】

開示されるように、標準規格ＩＥＥＥ １５８８メッセージ内のタイムスタンプを使用して、スレーブクロックのパフォーマンスをリモートで監視することができる。また、ＰＴＰプローブマスタデバイス１０８は、動作中のマスタクロック１１２－１とスレーブクロック１１４との間のメッセージ転送データパス内に存在しても、存在しなくてもよい。動作中のマスタクロック１１２－１およびＰＴＰプローブマスタデバイス１０８は、リモートで共通のタイミングソースを共有して、スレーブクロックのパフォーマンスを三角測量する。

【0042】

クロックのパフォーマンスを監視するための方法を提供することにより、パケットネットワークにおけるタイミングの分配をトラブルシューティングすることが可能となり得る。５Ｇ無線サービスを含む、より多くのパケットベースのサービスが展開されるにつれ、クロックパフォーマンスを監視し、問題を可能な限り迅速に検出することができることは有益であろう。開示される技術は、標準規格メッセージ内のタイムスタンプを使用して、マスタクロックからスレーブクロックまでのデータパスのプローブを用いてスレーブクロックをリモートで監視することにより、パケットスレーブクロックのリモート監視を可能にする。パケットクロックパフォーマンスに対する需要に伴い、監視するニーズは５Ｇの展開とともに拡大し続けている。

【0043】

例示的な実施形態

【0044】

いくつかの実施形態では、コンピューティングデバイスの第１のクロックをロックして、第１のデバイスに関連付けられた第２のクロックと同期させた後に方法が実施され、第１のクロックと第２のクロックとの間の差異は、ロック中に決定され、方法は、コンピューティングデバイスによって、第１のクロックの１つ以上の第１のタイムスタンプを含む１つ以上のメッセージを第２のデバイスに送信すること、および第３のクロックの１つ以上の第２のタイムスタンプを含む１つ以上のメッセージを第２のデバイスから受信することに基づいて、第２のデバイスまでのパス遅延を測定することと、コンピューティングデバイスによって、第３のメッセージを、第２のクロックにロックされた第１のクロックの第３のタイムスタンプを含む第２のデバイスに送信することと、を含み、第３のメッセージは、パス遅延を含み、第３のタイムスタンプおよびパス遅延により、第２のデバイスは、第３のクロックの時間に基づいて、第２のクロックに対する第１のクロックのロック品質を分析することができる。

【0045】

いくつかの実施形態では、パス遅延は、第３のメッセージの補正フィールドで第３のメッセージに挿入される。

【0046】

いくつかの実施形態では、第２のデバイスは、パス遅延によって第２のクロックにロックされた第１のクロックの第３のタイムスタンプを調節して、調節された第３のタイムスタンプを生成し、調節された第３のタイムスタンプを第３のクロックの時間と比較する。

【0047】

いくつかの実施形態では、第３のクロックおよび第２のクロックは、同じタイミングソースに接続される。

【0048】

いくつかの実施形態では、第１のクロックは、第２のクロックに第１のクロックをロックするように、第１のクロックと第２のクロックとの間の差異によって調節される。

【0049】

いくつかの実施形態では、第２のデバイスは、第１のデバイスと比較して、コンピューティングデバイスのより近くに位置する。

【0050】

いくつかの実施形態では、第２のデバイスは、第１のデバイスとコンピューティングデバイスとの間のパス間の最後のホップに位置する。

【0051】

いくつかの実施形態では、第２のデバイスは、インターフェースを介して、コンピューティングデバイスに物理的に接続されない。

【0052】

いくつかの実施形態では、コンピューティングデバイスは、第２のデバイスの第３のクロックに対するマスタクロックとして作用しない。

【0053】

いくつかの実施形態では、第２のデバイスまでのパス遅延を測定することは、コンピューティングデバイスと第２のデバイスとの間のラウンドトリップ遅延を計算することと、ラウンドトリップ遅延を２で割ることと、を含む。

【0054】

いくつかの実施形態では、第２のデバイスは、第２のクロックに対する第１のクロックのロック品質を、パス遅延を第３のタイムスタンプに追加して、調節された第３のタイムスタンプを決定すること、および調節された第３のタイムスタンプを、第３のクロックの時間と比較することによって、分析する。

【0055】

いくつかの実施形態では、第２のデバイスは、第２のクロックに対する第１のクロックのロック品質を、調節された第３のタイムスタンプと第３のクロックの時間との差異を閾値と比較すること、および比較の結果を出力することによって、分析する。

【0056】

いくつかの実施形態では、差異が閾値を上回ると、アラートを出力する。

【0057】

いくつかの実施形態では、非一時的コンピュータ可読記憶媒体が、コンピューティングデバイスの第１のクロックをロックして、第１のデバイスに関連付けられた第２のクロックと同期させた後に実施される命令を含み、第１のクロックと第２のクロックとの間の差異は、ロック中に決定され、命令は、実行されたときに、第１のクロックの１つ以上の第１のタイムスタンプを含む１つ以上のメッセージを第２のデバイスに送信すること、および第３のクロックの１つ以上の第２のタイムスタンプを含む１つ以上のメッセージを第２のデバイスから受信することに基づいて、第２のデバイスまでのパス遅延を測定することと、第３のメッセージを、第２のクロックにロックされた第１のクロックの第３のタイムスタンプを含む第２のデバイスに送信することと、を行うために動作可能であるようにコンピューティングデバイスを制御し、第３のメッセージは、パス遅延を含み、第３のタイムスタンプおよびパス遅延により、第２のデバイスは、第３のクロックの時間に基づいて、第２のクロックに対する第１のクロックのロック品質を分析することができる。

【0058】

いくつかの実施形態では、パス遅延は、第３のメッセージの補正フィールドで第３のメッセージに挿入される。

【0059】

いくつかの実施形態では、第２のデバイスは、パス遅延によって第２のクロックにロックされた第１のクロックの第３のタイムスタンプを調節して、調節された第３のタイムスタンプを生成し、調節された第３のタイムスタンプを第３のクロックの時間と比較する。

【0060】

いくつかの実施形態では、第３のクロックおよび第２のクロックは、同じタイミングソースに接続される。

【0061】

いくつかの実施形態では、第１のクロックは、第２のクロックに第１のクロックをロックするように、第１のクロックと第２のクロックとの間の差異によって調節される。

【0062】

いくつかの実施形態では、第２のデバイスは、第１のデバイスとコンピューティングデバイスとの間のパス間の最後のホップに位置する。

【0063】

いくつかの実施形態では、装置は、１つ以上のコンピュータプロセッサと、装置の第１のクロックをロックして、第１のデバイスに関連付けられた第２のクロックと同期させた後に１つ以上のコンピュータプロセッサを制御するための命令を含むコンピュータ可読記憶媒体と、を備え、第１のクロックと第２のクロックとの間の差異は、ロック中に、第１のクロックの１つ以上の第１のタイムスタンプを含む１つ以上のメッセージを第２のデバイスに送信すること、および第３のクロックの１つ以上の第２のタイムスタンプを含む１つ以上のメッセージを第２のデバイスから受信することに基づいて、第２のデバイスまでのパス遅延を測定することと、第３のメッセージを、第２のクロックにロックされた第１のクロックの第３のタイムスタンプを含む第２のデバイスに送信することと、を行うために動作可能であるように決定され、第３のメッセージは、パス遅延を含み、第３のタイムスタンプおよびパス遅延により、第２のデバイスは、第３のクロックの時間に基づいて、第２のクロックに対する第１のクロックのロック品質を分析することができる。

【0064】

システム
図５は、いくつかの実施形態による、専用コンピュータシステム５００の実施例を説明する。コンピュータシステム５００は、バス５０２、ネットワークインターフェース５０４、コンピュータプロセッサ５０６、メモリ５０８、記憶デバイス５１０、およびディスプレイ５１２を含む。

【0065】

バス５０２は、情報を通信するための通信機構であり得る。コンピュータプロセッサ５０６は、メモリ５０８または記憶デバイス５１０に記憶されたコンピュータプログラムを実行し得る。Ｃ、Ｃ＋＋、Ｊａｖａ（登録商標）、アセンブリ言語などを含むいくつかの実施形態のルーチンを実装するために、任意の好適なプログラミング言語が使用され得る。手続き型またはオブジェクト指向型などの、異なるプログラミング技術が採用され得る。ルーチンは、単一のコンピュータシステム５００または複数のコンピュータシステム５００上で実行し得る。さらに、複数のコンピュータプロセッサ５０６が使用され得る。

【0066】

メモリ５０８は、上述した技術を実施するために、ソースコードまたはバイナリコードなどの命令を記憶し得る。メモリ５０８はまた、プロセッサ５０６によって実行される命令の実行中に、変数または他の中間情報を記憶するために使用され得る。メモリ５０８の例としては、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、またはこれらの両方が挙げられる。

【0067】

記憶デバイス５１０はまた、上述した技術を実施するための、ソースコードまたはバイナリコードなどの命令を記憶し得る。記憶デバイス５１０は、追加的に、コンピュータプロセッサ５０６によって使用および操作されるデータを記憶し得る。例えば、記憶デバイス５１０は、コンピュータシステム５００によってアクセスされるデータベースとすることができる。記憶デバイス５１０の他の例としては、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、ハードドライブ、磁気ディスク、光ディスク、ＣＤ－ＲＯＭ、ＤＶＤ、フラッシュメモリ、ＵＳＢメモリカード、またはコンピュータが読み出し得る任意の他の媒体が挙げられる。

【0068】

メモリ５０８または記憶デバイス５１０は、コンピュータシステム５００によって使用するための、またはそれに関連して使用するための、非一時的コンピュータ可読記憶媒体の一例であり得る。非一時的コンピュータ可読記憶媒体は、いくつかの実施形態によって説明される機能を実施し得るように構成されるようにコンピュータシステム５００を制御するための命令を含む。命令は、１つ以上のコンピュータプロセッサ５０６によって実行されるとき、いくつかの実施形態で説明されることを実施するように構成され得る。

【0069】

コンピュータシステム５００は、コンピュータユーザに情報を表示するためのディスプレイ５１２を含む。ディスプレイ５１２は、コンピュータシステム５００と対話するためにユーザによって使用されるユーザインターフェースを表示し得る。

【0070】

コンピュータシステム５００はまた、ローカルエリアネットワーク（ＬＡＮ）またはワイドエリアネットワーク（ＷＡＮ）などのネットワークを介したデータ通信接続を提供するために、ネットワークインターフェース５０４も含む。無線ネットワークもまた、使用され得る。任意のかかる実装例では、ネットワークインターフェース５０４は、様々なタイプの情報を表すデジタルデータストリームを運ぶ電気信号、電磁信号、または光信号を送信および受信する。

【0071】

コンピュータシステム５００は、イントラネットまたはインターネットであり得るネットワーク５１４を介してネットワークインターフェース５０４を通じて情報を送信および受信し得る。コンピュータシステム５００は、ネットワーク５１４を通じて他のコンピュータシステム５００と対話し得る。いくつかの実施例では、クライアント－サーバ通信は、ネットワーク５１４を通じて行われる。また、いくつかの実施形態の実装例は、ネットワーク５１４を通じてコンピュータシステム５００にわたって分配され得る。

【0072】

いくつかの実施形態は、命令実行システム、装置、システム、または機械によって使用するための、またはそれらに関連して使用するための、非一時的コンピュータ可読記憶媒体内に実装され得る。コンピュータ可読ストレージ媒体は、いくつかの実施形態によって説明される方法を実施するようにコンピュータシステムを制御するための命令を含む。コンピュータシステムは、１つ以上のコンピューティングデバイスを含み得る。命令は、１つ以上のコンピュータプロセッサによって実行されたときに、いくつかの実施形態で説明されることを実施するように構成され得る。

【0073】

明細書における説明においてならびにそれに続く特許請求の範囲にわたって使用された場合には、「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明確に他のことを指示していない限りにおいて、複数の参照を含む。また、明細書における説明においてならびにそれに続く特許請求の範囲にわたって使用された場合には、「ｉｎ」の意味は、文脈が明確に他のことを指示していない限りにおいて、「ｉｎ」および「ｏｎ」を含む。

【0074】

上記の説明は、いくつかの実施形態の態様がどのように実装され得るかの例と共に、様々な実施形態を説明する。上記の例および実施形態は、唯一の実施形態であるとみなされるべきではなく、以下の特許請求の範囲によって定義されるいくつかの実施形態の柔軟性および利点を例示するために提示される。上記の開示および以下の特許請求の範囲に基づいて、特許請求の範囲によって定義される本明細書の範囲から逸脱することなく、他の配置、実施形態、実装、および均等物が採用され得る。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】