ホーム > 特許ランキング > ＡＣＴＬＩＧＨＴ Ｓ．Ａ．
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-06-15
(54)【発明の名称】フォトディテクタ
(51)【国際特許分類】
H01L 31/10 20060101AFI20220608BHJP
H01L 27/146 20060101ALI20220608BHJP
【ＦＩ】
H01L31/10 A
H01L31/10 G
H01L27/146 A
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021560086
(86)(22)【出願日】2020-04-14
(85)【翻訳文提出日】2021-11-10
(86)【国際出願番号】 EP2020060382
(87)【国際公開番号】W WO2020212303
(87)【国際公開日】2020-10-22
(31)【優先権主張番号】16/429,158
(32)【優先日】2019-06-03
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】16/387,011
(32)【優先日】2019-04-17
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＶＥＲＩＬＯＧ
(71)【出願人】
【識別番号】516006459
【氏名又は名称】アクトライト エス．エー．
【氏名又は名称原語表記】ＡＣＴＬＩＧＨＴ Ｓ．Ａ．
(74)【代理人】
【識別番号】100107456
【弁理士】
【氏名又は名称】池田 成人
(74)【代理人】
【識別番号】100162352
【弁理士】
【氏名又は名称】酒巻 順一郎
(74)【代理人】
【識別番号】100123995
【弁理士】
【氏名又は名称】野田 雅一
(72)【発明者】
【氏名】オクホニン， セルゲイ
(72)【発明者】
【氏名】グリーヴ， マキシム
(72)【発明者】
【氏名】サリン， デニス
【テーマコード（参考）】
4M118
5F849
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA09
4M118CA03
4M118CB01
4M118EA14
4M118FA06
4M118FA08
4M118FA27
4M118FA28
4M118HA25
4M118HA33
5F849AA02
5F849AA03
5F849BA01
5F849BA15
5F849BB02
5F849BB03
5F849DA01
5F849DA25
5F849EA03
5F849EA04
5F849EA07
5F849EA13
5F849GA05
5F849KA11
5F849KA20
5F849XB36
(57)【要約】
ｐｎ接合を形成するように配置されたｎ型（１５ｎ）及びｐ型（１５ｐ）光吸収領域と、それぞれの接点（Ｖ１、Ｖ２）に接続されたｎ＋（ｎ＋）及びｐ＋（ｐ＋）接触領域とを備えるフォトディテクタ装置である。光吸収領域及び接触領域はｎ＋ ｐ ｎ ｐ＋の配列で配置され、それによって、ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスへ切り換えられた後、光子吸収に反応して前記光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、入射光輝度に反比例する時間遅延後にその接点間で電流の流れを開始させる。
【選択図】 図２Ａ
【選択図】 図２Ａ
【特許請求の範囲】
【請求項1】
フォトディテクタ装置であって、半導体材料からなり、それぞれｎ型及びｐ型がドープされた第１及び第２の光吸収領域であって、光が前記フォトディテクタ装置に入射した時に光子の吸収に反応して電子及び正孔の対を生成するように構成された第１及び第２の光吸収領域と、
半導体材料からなり、それぞれｐ型及びｎ型をドープされた第１及び第２の接触領域であって、前記第１及び第２の接触領域が前記第１及び第２の光吸収領域よりも高いドープ濃度を有し、それぞれｐ＋及びｎ＋と表記される第１及び第２の接触領域と、
それぞれ前記第１及び第２の接触領域に接続された第１及び第２の接点と、を備え、
前記ｎ型及びｐ型光吸収領域並びに前記ｎ＋及びｐ＋接触領域がｎ＋ ｐ ｎ ｐ＋の配列で配置されることによって、前記ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスに切り換えられた後、光子吸収に反応して前記第１及び第２の光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、それによって入射光輝度に反比例する時間遅延後に前記ｎ＋接点とｐ＋接点との間に電流が流れ始めるようにする、
フォトディテクタ装置。
【請求項2】
前記第１及び第２の光吸収領域が基板に対して並んで配置されている、請求項１に記載のフォトディテクタ装置。
【請求項3】
前記第１及び第２の接触領域が、前記第１及び第２の光吸収領域のいずれかの側に横方向に離れて配置されている、請求項２に記載のフォトディテクタ装置。
【請求項4】
前記第１及び第２の光吸収領域が、基板に対して互いの上部に配置されたそれぞれのエピタキシャル層として形成されている、請求項１に記載のフォトディテクタ装置。
【請求項5】
前記フォトディテクタを、独立して接触されたピクセルのアレイにさらに分割するために、前記第１及び第２の光吸収領域と、前記第１及び第２の接触領域の少なくとも一方を通って垂直方向に延出する絶縁溝をさらに備える、請求項４に記載のフォトディテクタ装置。
【請求項6】
前記第１及び第２の接触領域の一方を形成している前記エピタキシャル層に配置された半導体回路層をさらに備え、前記回路層が、バイアを介して前記ピクセルに電気接続された前記フォトディテクタのピクセルアレイのための読出センサのアレイを備える、請求項５に記載のフォトディテクタ装置。
【請求項7】
ピクセル毎に、ピクセルの範囲を定める前記絶縁溝の内部に横方向に配置され、前記第１及び第２の接触領域の一方及び前記第１及び第２の光吸収領域の少なくとも一方を通って垂直方向に延出するが前記第１及び第２の接触領域の他方には及ばない追加の絶縁溝によって、各ピクセルがサブピクセルのアレイにさらに分割されることによって、任意の１つのピクセルの複数のサブピクセルが共通して接触されたままとなる、請求項５に記載のフォトディテクタ装置。
【請求項8】
前記第１及び第２の光吸収領域の一方が基板にエピタキシャル層として形成され、又は前記基板と一体的に形成され、前記第１及び第２の光吸収領域の他方が前記エピタキシャル層内の埋め込み領域として形成されるように、前記第１及び第２の光吸収領域が配置されている、請求項１に記載のフォトディテクタ装置。
【請求項9】
前記第１及び第２の光吸収領域の一方が基板にエピタキシャル層として第１の部分に形成され、又は前記基板と一体的に形成され、前記エピタキシャル層又は基板内の埋め込み領域として第２の部分に形成されるように、前記第１及び第２の光吸収領域が配置されており、前記第１及び第２の光吸収領域の他方が前記エピタキシャル層内の追加の埋め込み領域として形成されている、請求項１に記載のフォトディテクタ装置。
【請求項10】
前記埋め込み領域及び前記追加の埋め込み領域が前記エピタキシャル層又は前記基板の一部によって横方向に分離されている、請求項９に記載のフォトディテクタ装置。
【請求項11】
前記第１及び第２の接触領域の一方が、それぞれ前記第１又は第２の光吸収領域の埋め込み領域内のさらなる追加の埋め込み領域として形成されている、請求項９に記載のフォトディテクタ装置。
【請求項12】
前記第１及び第２の接触領域が、それぞれ前記第１及び第２の光吸収領域の前記埋め込み領域内にそれぞれのさらなる追加の埋め込み領域として形成されている、請求項９に記載のフォトディテクタ装置。
【請求項13】
前記第１及び第２の接触領域の一方が前記基板にエピタキシャル層として形成されており、前記第１及び第２の光吸収領域の少なくとも一方が少なくとも部分的に、前記第１及び第２の接触領域の前記一方の前記エピタキシャル層に追加エピタキシャル層として形成されている、請求項１に記載のフォトディテクタ装置。
【請求項14】
前記第１及び第２の接触領域の少なくとも一方が、それぞれ前記第１及び第２の光吸収領域の少なくとも一部を形成しているエピタキシャル層内に埋め込み領域として形成されている、請求項１に記載のフォトディテクタ装置。
【請求項15】
前記第１及び第２の接触領域が、それぞれ前記第１及び第２の光吸収領域の少なくとも一部を形成しているエピタキシャル層内にそれぞれ横方向に離れて配置された第１及び第２の埋め込み領域として形成されている、請求項１に記載のフォトディテクタ装置。
【請求項16】
前記第１及び第２の接触領域の一方が、それぞれ前記第１及び第２の光吸収領域の一方の少なくとも一部を形成しているエピタキシャル層内に形成された横方向に離れて配置された第１及び第２の埋め込み領域として形成されている、請求項１に記載のフォトディテクタ装置。
【請求項17】
フォトディテクタ装置を製造する方法であって、前記方法は、半導体材料を使用して、それぞれｎ型及びｐ型がドープされた第１及び第２の光吸収領域を作製するステップであって、前記第１及び第２の光吸収領域は光が前記フォトディテクタ装置に入射した時に光子の吸収に反応して電子及び正孔の対を生成するように構成される、ステップと、
半導体材料からなり、それぞれｐ型及びｎ型をドープされた第１及び第２の接触領域を作製するステップであって、前記第１及び第２の接触領域が前記第１及び第２の光吸収領域よりも高いドープ濃度を有し、それぞれｐ＋及びｎ＋と表記される、ステップと、
それぞれ前記第１及び第２の接触領域に接続された第１及び第２の接点を設けるステップと、を含み、
前記ｎ型及びｐ型光吸収領域並びに前記ｎ＋及びｐ＋接触領域がｎ＋ ｐ ｎ ｐ＋の配列で配置されることによって、前記ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスに切り換えられた後、光子吸収に反応して前記ｎ型及びｐ型光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、それによって入射光輝度に反比例する時間遅延後に前記ｎ＋接点とｐ＋接点との間で電流が流れ始めるようにする、
方法。
【請求項18】
前記第１及び第２の光吸収領域が、基板に対して互いの上部に配置されたそれぞれのエピタキシャル層として作製される、請求項１７に記載の方法。
【請求項19】
前記フォトディテクタを、独立して接触されたピクセルのアレイにさらに分割するために、前記第１及び第２の光吸収領域と、前記第１及び第２の接触領域の少なくとも一方とを通って垂直方向に延出する絶縁溝を作製するステップをさらに含む、請求項１８に記載の方法。
【請求項20】
フォトディテクタ装置を動作させる方法であって、前記方法は、フォトディテクタ装置を設けるステップを含み、前記フォトディテクタ装置は、
半導体材料からなり、それぞれｎ型及びｐ型がドープされた第１及び第２の光吸収領域であって、光が前記フォトディテクタ装置に入射した時に光子の吸収に反応して電子及び正孔の対を生成するように構成された第１及び第２の光吸収領域と、
半導体材料からなり、それぞれｐ型及びｎ型をドープされた第１及び第２の接触領域であって、前記第１及び第２の接触領域が前記第１及び第２の光吸収領域よりも高いドープ濃度を有し、それぞれｐ＋及びｎ＋と表記される第１及び第２の接触領域と、
それぞれ前記第１及び第２の接触領域に接続された第１及び第２の接点と、を備え、
前記ｎ型及びｐ型光吸収領域並びに前記ｎ＋及びｐ＋接触領域がｎ＋ ｐ ｎ ｐ＋の配列で配置され、
前記方法がさらに、
前記ｎ＋及びｐ＋接点に逆バイアスをかける電圧を印加することと、
前記逆バイアス電圧を順バイアス電圧に切り換えることによって、前記切換え後に、光子吸収に反応して前記第１及び第２の光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトすることと、
前記第１の接点と第２の接点との間との電流の流れの開始を感知し、前記切換えと前記開始との間の時間遅延を測定することであって、前記時間遅延が前記入射光輝度に反比例することと、
を繰り返すことにより、前記フォトディテクタ装置を動作させるステップ、を含む方法。
【発明の詳細な説明】
【技術分野】
【0001】
[0001]本開示は、フォトディテクタに関する。
【背景技術】
【0002】
[0002]従来のＰＮ又はＰＩＮフォトディテクタは、一定の逆バイアス電圧に保持されることによって動作される。入射光子は、光吸収領域において吸収されて、接点へ掃引される電子正孔対を生成し、それによって光電流量がフォトダイオードへの入射光の輝度に比例する。
【0003】
[0003]逆バイアスから順バイアスへ切り換えられるパルス電圧を使用して動作する非従来型のフォトディテクタが米国特許出願公開第２０１２／３１３１５５Ａ１号に開示されている。順バイアスへの切換えによって光電流は装置構造を流れるように誘導される。ただし、光電流の流れの開始は瞬時的なものではなく、むしろ光入射の開始からの時間遅延の後に発生する。この時間遅延はトリガ時間と呼ばれる。トリガ時間は、光輝度の逆数に比例するため、トリガ時間は入射光の輝度の尺度として使用される。
【0004】
[0004]図１Ａ及び図１Ｂは、米国特許出願公開第２０１２／３１３１５５Ａ１号に開示されているようなフォトディテクタ１のそれぞれ断面図及び平面図における概略表現である。成長方向、すなわちウェーハの面に直交した方向は、ｚ方向として示される。電圧ＶＧ１及びＶＧ２で保持される第１及び第２のゲートＧ１、Ｇ２はｙ方向に延出している。電子及び正孔が掃引される、ゲートに直交した方向はｘ方向である。図１Ａの断面ＡＡは、図１Ｂに示されるようにｘｚ面に存在する。ゲートＧ１、Ｇ２は、中心部分が入射光子の受光のために開放している光吸収層１５のいずれかの側に配置される。光吸収層１５は、検出対象の波長範囲の入力光子を吸収するのに適した、シリコン又はゲルマニウムなどの真性半導体又はドープ半導体でもよい。高ドープのｎ＋及びｐ＋領域は、ゲートを越えた本体領域１５のいずれかの側に配置され、光信号を読み出すための出力としての役割を果たす。フォトディテクタ１の層は、シリコンウェーハ及びバッファ層７を有する絶縁体上半導体（ＳＯＩ）基板３にエピタキシャルに作製され、基板３上に絶縁体層８が堆積される。ゲートＧ１、Ｇ２は導電材料（例えば金属、珪化物、又は半導体）から形成される。ゲートＧ１、Ｇ２は、例えば酸化シリコン又は窒化シリコンなどの絶縁体又は誘電材料４をはさんで光吸収層１５から離れて配置されている。フォトディテクタ１は、以下のバイアス電圧により動作される。負電圧ＶＧ１（例えば－２Ｖ）はゲートＧ１に印加され、負電圧又は零電圧Ｖ１がｎ＋領域に印加され、正電圧ＶＧ２（例えば２Ｖ）がゲートＧ２に印加され、正電圧Ｖ２（例えば１Ｖ）がｐ＋領域に印加される。フォトディテクタのトリガ時間は、光吸収層１５の電界と相関しており、したがってゲート電圧を調節することによって調整可能である。これらのバイアス条件の下で、例えば光ファイバー装置３０からゲート間の光吸収層１５に入射した光子は吸収され、以てその後バイアス電圧によって誘発される電界によって掃引され、したがってｎ＋領域とｐ＋領域との間を流れる電流として検出される電子正孔対を生成する。
【発明の概要】
【0005】
[0005]本開示の一態様によれば、フォトディテクタ装置であって、半導体材料からなり、それぞれｎ型及びｐ型がドープされた第１及び第２の光吸収領域であり、光が前記フォトディテクタ装置に入射した時に光子の吸収に反応して電子及び正孔の対を生成するように構成された第１及び第２の光吸収領域と、半導体材料からなり、それぞれｐ型及びｎ型をドープされた第１及び第２の接触領域であり、前記第１及び第２の接触領域が前記第１及び第２の光吸収領域よりも高いドープ濃度を有し、それぞれｐ＋及びｎ＋と表記される第１及び第２の接触領域と、それぞれ前記第１及び第２の接触領域に接続された第１及び第２の接点と、を備えるフォトディテクタ装置が提供される。前記ｎ型及びｐ型光吸収領域並びに前記ｎ＋及びｐ＋接触領域がｎ＋ ｐ ｎ ｐ＋の配列で配置されることによって、前記ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスに切り換えられた後、光子吸収に反応して前記第１及び第２の光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、それによって入射光輝度に反比例する時間遅延後に前記ｎ＋接点とｐ＋接点との間に電流が流れ始めるようにする。
【0006】
[0006]いくつかの実施形態において、前記第１及び第２の光吸収領域が基板に対して並んで配置されている。前記第１及び第２の接触領域が、前記第１及び第２の光吸収領域のいずれかの側に横方向に離れて配置されてもよい。
【0007】
[0007]いくつかの実施形態において、前記第１及び第２の光吸収領域が、基板に対して互いの上部に配置されたそれぞれのエピタキシャル層として形成されている。前記フォトディテクタ装置が、フォトディテクタのピクセルのアレイの範囲を定めるためにこの構造を通って垂直方向に延出する絶縁溝をさらに備えてもよい。前記絶縁溝が、前記フォトディテクタを独立して接触されたピクセルのアレイにさらに分割するために、前記第１及び第２の光吸収領域と、前記第１及び第２の接触領域の少なくとも一方を通って延出し、したがって適切な電子装置によって個別に読み出されることができる。前記フォトディテクタが、前記第１及び第２の接触領域の一方を形成している前記エピタキシャル層に配置された、例えば、シリコンＣＭＯＳ技術における半導体回路層をさらに備えてもよく、前記半導体回路層がバイアを介して前記ピクセルに電気接続された前記フォトディテクタのピクセルアレイのための読出センサのアレイを備える。前記フォトディテクタアレイの改良点において、それぞれ追加の絶縁溝によってサブピクセルのアレイに前記ピクセルがさらに分割される。ピクセル毎の前記追加の絶縁溝が、ピクセルの範囲を定める前記絶縁溝の内部に横方向に配置される。前記追加の絶縁溝が、前記第１及び第２の接触領域の一方及び前記第１及び第２の光吸収領域の少なくとも一方を通って垂直方向に延出するが前記第１及び第２の接触領域の他方には及ばないため、任意の１つのピクセルの複数のサブピクセルが共通して接触されたままとなり、それによって任意の一群のサブピクセルがバイアスされて、単一のピクセルユニットとして読み出される。
【0008】
[0008]いくつかの実施形態において、前記第１及び第２の光吸収領域の一方が基板にエピタキシャル層として形成され、又は前記基板と一体的に形成され、前記第１及び第２の光吸収領域の他方が前記エピタキシャル層内の埋め込み領域として形成されるように、前記第１及び第２の光吸収領域が配置されている。
【0009】
[0009]いくつかの実施形態において、前記第１及び第２の光吸収領域の一方が基板にエピタキシャル層として第１の部分に形成され、又は前記基板と一体的に形成され、前記エピタキシャル層又は基板内の埋め込み領域としての第２の部分に形成されるように、前記第１及び第２の光吸収領域が配置されており、前記第１及び第２の光吸収領域の他方が前記エピタキシャル層内の追加の埋め込み領域として形成されている。前記埋め込み領域及び前記追加の埋め込み領域が前記エピタキシャル層又は前記基板の一部によって横方向に分離されていてもよい。前記第１及び第２の接触領域の一方が、それぞれ前記第１又は第２の光吸収領域の埋め込み領域内のさらなる追加の埋め込み領域として形成されていてもよい。前記第１及び第２の接触領域が、それぞれ前記第１及び第２の光吸収領域の前記埋め込み領域内にそれぞれのさらなる追加の埋め込み領域として形成されていてもよい。
【0010】
[0010]いくつかの実施形態において、前記第１及び第２の接触領域の一方が前記基板にエピタキシャル層として形成され、前記第１及び第２の光吸収領域の少なくとも一方が少なくとも部分的に、前記第１及び第２の接触領域の前記一方の前記エピタキシャル層に追加エピタキシャル層として形成されている。
【0011】
[0011]いくつかの実施形態において、前記第１及び第２の接触領域の少なくとも一方がそれぞれ前記第１及び第２の光吸収領域の少なくとも一部を形成しているエピタキシャル層内に埋め込み領域として形成されている。
【0012】
[0012]いくつかの実施形態において、前記第１及び第２の接触領域が、それぞれ前記第１及び第２の光吸収領域の少なくとも一部を形成しているエピタキシャル層内にそれぞれ横方向に離れて配置された第１及び第２の埋め込み領域として形成されている。
【0013】
[0013]いくつかの実施形態において、前記第１及び第２の接触領域の一方が、それぞれ前記第１及び第２の光吸収領域の一方の少なくとも一部を形成しているエピタキシャル層内に形成され横方向に離れて配置された第１及び第２の埋め込み領域として形成されている。
【0014】
[0014]前記光吸収領域が形成される半導体材料は、仕様を満たすために、光子のバンド間吸収がフォトディテクタによって必要とされるような所望のエネルギー範囲を超えて発生するように、バンドギャップを考慮して選択されることが理解されるであろう。２つの光吸収領域の半導体材料は同じでもよく、それによってｐ型領域とｎ型領域との間のｐｎ接合がホモ接合となり、又は２つの異なる半導体材料が選択されてもよく、それによってｐｎ接合がヘテロ接合となる。ヘテロ接合の場合、２つの異なる材料は、例えばＳｉＧｅＣ材料の系又はＧａＡｌＩｎＡｓＰ材料の系など、同一の材料の系に含まれてもよく、したがって互いに合金を形成可能である。
【0015】
[0015]本開示の別の態様によれば、フォトディテクタ装置を製造する方法であって、前記方法は、半導体材料からなり、それぞれｎ型及びｐ型がドープされた第１及び第２の光吸収領域を作製するステップであり、前記第１及び第２の光吸収領域は光が前記フォトディテクタ装置に入射した時に光子の吸収に反応して電子及び正孔の対を生成するように構成される、ステップと、半導体材料からなり、それぞれｐ型及びｎ型をドープされた第１及び第２の接触領域を作製するステップであり、前記第１及び第２の接触領域が前記第１及び第２の光吸収領域よりも高いドープ濃度を有し、それぞれｐ＋及びｎ＋と表記される、ステップと、それぞれ前記第１及び第２の接触領域に接続された第１及び第２の接点を設けるステップと、を含む方法が提供される。前記ｎ型及びｐ型光吸収領域並びに前記ｎ＋及びｐ＋接触領域はｎ＋ ｐ ｎ ｐ＋の配列で配置されることによって、前記ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスに切り換えられた後、光子吸収に反応して前記ｎ型及びｐ型光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、それによって入射光輝度に反比例する時間遅延後に前記ｎ＋接点とｐ＋接点との間で電流が流れ始めるようにする。
【0016】
[0016]上記の方法において、前記第１及び第２の光吸収領域が、基板に対して互いの上部に配置されたそれぞれのエピタキシャル層として作製されてもよい。さらに、前記方法が、前記フォトディテクタを、独立して接触されたピクセルのアレイにさらに分割するために、前記第１及び第２の光吸収領域と、前記第１及び第２の接触領域の少なくとも一方とを通って垂直方向に延出する絶縁溝を作製するステップをさらに含んでもよい。ピクセル毎にピクセルの範囲を定める前記絶縁溝の内部に横方向に配置され、前記第１及び第２の接触領域の一方及び前記第１及び第２の光吸収領域の少なくとも一方を通って垂直方向に延出するが前記第１及び第２の接触領域の他方には及ばない追加の絶縁溝によって、各ピクセルがサブピクセルのアレイにさらに分割されることによって、任意の１つのピクセルの複数のサブピクセルが共通して接触されたままとなるように追加の絶縁溝が設けられる。
【0017】
[0017]本開示の他の態様によれば、上記で示すようにフォトディテクタ装置を動作させる方法が提供される。前記方法が、前記ｎ＋及びｐ＋接点に逆バイアスをかける電圧を印加することと、前記逆バイアス電圧を順バイアス電圧に切り換えることによって、前記切換え後に、光子吸収に反応して前記第１及び第２の光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトすることと、前記第１の接点と第２の接点との間の電流の流れの開始を感知することと、を繰り返すことにより、前記フォトディテクタ装置を動作させるステップを含む。前記切換えと前記開始との間の時間遅延が測定され、前記時間遅延が前記入射光輝度に反比例する。その後、この一連の逆から順のバイアスが反復される。
【0018】
[0018]要約すれば、ｐｎ接合を形成するように配置されたｎ型及びｐ型光吸収領域と、それぞれの接点に接続されたｎ＋及びｐ＋接触領域とを備えるフォトディテクタのためのフォトディテクタ装置及び製造の対応方法とを提案する。光吸収領域及び接触領域はｎ＋ ｐ ｎ ｐ＋の配列で配置され、それによって、ｎ＋接点とｐ＋接点との間に印加される電圧が逆バイアスから順バイアスへ切り換えられた後、光子吸収に反応して光吸収領域で生成される電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトし、入射光輝度に反比例する時間遅延後にその接点間で電流の流れを開始させる。
【0019】
[0019]以下において、例としてのみ図に示された例示の実施形態を参照して、本発明がさらに説明される。
【図面の簡単な説明】
【0020】
【図1A】米国特許出願公開第２０１２／３１３１５５Ａ１号に開示された従来技術のフォトディテクタの断面図における概略的表現を示す図である。
【図1B】米国特許出願公開第２０１２／３１３１５５Ａ１号に開示された従来技術のフォトディテクタの平面図における概略的表現を示す図である。
【図2A】本発明の第１の実施形態によるフォトディテクタの断面図における概略的表現を示す図である。
【図2B】本発明の第１の実施形態によるフォトディテクタの平面図における概略的表現を示す図である。
【図3A】第１の実施形態によるフォトディテクタを示すエネルギー帯図であり、フォトディテクタが逆バイアスがかけられた状態を有する。
【図3B】第１の実施形態によるフォトディテクタを示すエネルギー帯図であり、フォトディテクタが順バイアスがかけられた導通状態を有する。
【図3C】第１の実施形態によるフォトディテクタを示すエネルギー帯図であり、フォトディテクタが順バイアスがかけられた非導通状態を有する。
【図4】入射光を有する（「ＯＮ」）場合及び有さない（「ＯＦＦ」）場合、すなわち図３Ｃ及び図３Ｂそれぞれの順バイアスがかけられた導通状態及び非導通状態の図２Ａ及び図２Ｂの第１の実施形態によるフォトディテクタに対するバイアス電圧に相関する出力電流のグラフである。
【図5A】光がない場合の印加電圧Ｖｄ及び出力電流Ｉのオシロスコープのスコープのスクリーンショットを示す図である。
【図5B】光がある場合の印加電圧Ｖｄ及び出力電流Ｉのオシロスコープのスコープのスクリーンショットを示す図である。
【図6】吸収光パワーＡに相関する相反トリガ時間１／ｔをプロットするグラフである。
【図7】本発明の第２の実施形態によるフォトディテクタの概略断面図である。
【図8】本発明の第３の実施形態によるフォトディテクタの概略断面図である。
【図9】本発明の第４の実施形態によるフォトディテクタの概略断面図である。
【図10】本発明の第５の実施形態によるフォトディテクタの概略断面図である。
【図11】本発明の第６の実施形態によるフォトディテクタの概略断面図である。
【図12】本発明の第７の実施形態によるフォトディテクタの概略断面図である。
【図13】本発明の第８の実施形態によるフォトディテクタの概略断面図である。
【図14】本発明の第９の実施形態によるフォトディテクタの概略断面図である。
【図15】本発明の第１０の実施形態によるフォトディテクタの概略断面図である。
【図16】光センサの１次元（２Ｄ）アレイを備える検出器アレイを示す図であって、２次元アレイの各光センサが上述したようなフォトディテクタである。
【図17】高速光電変換器としての動作時における上述の実施形態のうちのいずれかによるフォトディテクタを示す図である。
【発明を実施するための形態】
【0021】
[0020]以下の詳細な説明において、説明と非限定とを目的として、本開示のより深い理解を実現するために、特定の詳細が述べられる。本開示がそれらの特定の詳細から逸脱した他の実施形態において実施できることは、当業者にとって明らかであろう。
【0022】
【0023】
[0022]成長方向、すなわちウェーハの面に直交した方向は、ｚ方向と表記される。それぞれｎ＋及びｐ＋がドープされた半導体領域である第１及び第２の接触領域はｙ方向に延出している。図２Ａの断面ＡＡは、図２Ｂに示すようにｘｚ平面内に存在する。接触領域は、２つの部分、すなわちｎ＋接触領域に隣り合ったｐドープ半導体部分領域１５ｐ及びｐ＋接触領域に隣り合ったｎドープ半導体領域１５ｎを有して形成された本体領域１５のいずれかの側に配置され、ｎ型及びｐ型部分領域は、ｎ型部分領域とｐ型部分領域とが接触する共通の界面を有する。それによって、ｘ方向において、構造はｘ方向におけるｎ＋ ｐ ｎ ｐ＋の配列を有する。本体部分領域１５ｐ及び１５ｎは、シリコン又はゲルマニウム又は炭化シリコン、又はその適切な合金などの適切な半導体材料から形成されてもよく、検出対象の波長範囲の入力光子ｈｖを吸収するのに適したバンドギャップが選択される。高ドープのｎ＋及びｐ＋領域は、ゲートを越えて本体領域１５のいずれかの側に配置され、光電流を読み出すための出力としての役割を果たす。フォトディテクタの層は、シリコンウェーハ７及び絶縁体層８から形成される絶縁体上半導体（ＳＯＩ）基板３にエピタキシャルに作製される。
【0024】
[0023]フォトディテクタは、以下のバイアス電圧を用いて動作されることが可能である。負電圧又が零電圧Ｖ１（例えば０又は－１Ｖ）がｎ＋領域に印加され、正電圧Ｖ２（例えば＋１Ｖ）がｐ＋領域に印加される。本体領域のｎ型及びｐ型部分領域はバイアスがかけられない。フォトディテクタのトリガ時間は、本体領域における電界と相関し、したがってバイアス電圧Ｖ１及びＶ２を調節することによって調整可能である。これらのバイアス条件の下に、例えば光ファイバー装置３０から光吸収領域に入射した光子ｈｖは吸収されて、以て電子正孔対を生成し、これらの電子正孔対はその後バイアス電圧によって誘発された電界によって掃引され、それによってｎ＋領域とｐ＋領域との間を流れる電流として検出される。
【0025】
[0024]図３Ａ、図３Ｂ、及び図３Ｃは、ｘ方向に沿ったエネルギー帯図である。図３Ａは逆バイアスにおけるフォトディテクタを示す図である。図３Ｂ及び図３Ｃは、ともに、バイアス電圧Ｖ２－Ｖ１による順バイアスにおけるフォトディテクタを示す図である。図３Ｂは、光入射がない時に、結果として構造が非導通状態となる条件を示し、図３Ｃは、光入射がある時時に、結果として構造が導通状態となる条件を示す図である。順バイアスにおいて、センサは全く光を検出せず、バイアス電圧Ｖ２－Ｖ１によってもたらされる又は引き起こされる障壁に起因してｐ＋領域とｎ＋領域との間で、皆無かそれに近い電流が流れる。ただし、センサが光を検出した時、入射光子は吸収されて電子正孔対が生成され、センサは導通状態に変化する。すなわち、バイアス電圧によって生成された電界の下で、正孔はｎ＋接触領域に向かって移動し、電子はｐ＋接触領域に向かって移動する。移動された正孔はｎ＋接触領域に隣り合ったｐ領域の一部に蓄積し、電子の移動に対するポテンシャル障壁の降下及びｎ＋領域からの電子電流の流れを誘発する。同様に、移動された電子はｐ＋接触領域に隣り合ったｎ領域の一部に蓄積し、正孔障壁の降下及びｐ＋領域から流れる正孔電流を誘発する。その導通状態において、センサは大きな内部電流利得を実現する。さらに、正のフィードバック機構が、それぞれのｎ＋及びｐ＋接触領域に隣り合って過剰な正負キャリアの蓄積を加速し、それによってそのような領域に対応して関連するポテンシャル障壁を下げて、光センサのｐ＋領域とｎ＋領域との間に電流を流れさせ、入射光の検出時、又は入射光に反応して、出力電流を引き起こす。
【0026】
[0025]図４は、入射光が検出された（「ＯＮ」）場合及び検出されない（「ＯＦＦ」）場合、すなわち図３Ｃ及び図３Ｂそれぞれの導通状態及び非導通状態のｎ＋接触領域とｐ＋接触領域との間のバイアス電圧Ｖ２－Ｖ１に相関するフォトディテクタの出力電流を示す概略グラフである。なお、閾値バイアス電圧Ｖｔｈを上回ると、導通状態の出力電流はバイアス電圧が変化してほぼ静的であり、光電流量ではなくトリガ時間によって入射光輝度が測定される場合、好適な動作状態である。
【0027】
[0026]図５Ａ及び図５Ｂは、光がない場合と光がある場合それぞれの印加電圧Ｖｄ＝Ｖ２－Ｖ１及び出力電流Ｉのオシロスコープのスクリーンショットを示す図である。トリガ時間ｔは、光輝度が高まるにつれて減少する。図５Ａは、光がない場合のトリガ時間ｔ０＝５．５μｓを示す。図５Ｂは、光がある場合の、３５ｎＷの吸収電力におけるトリガ時間ｔ１＝１．５μｓを示す。低電流状態から高電流状態への切換えは非常に急激に発生し、遅延時間の高精度の測定にとって好ましい。０．８ｍＡの出力電流は、３５ｎＷの吸収電力において従来のフォトダイオードを用いて実現可能な出力電流より４オーダーを上回って高い。
【0028】
【0029】
[0028]図７は、本発明の第２の実施形態による垂直フォトディテクタの概略断面図である。垂直とは、層が基板の面であるｘｙ面にエピタキシャルに形成され、それによって層の配列がｚ方向にあることを意味する。この構造は、互いに隣り合ったピクセルを電気的に絶縁する誘電材料によって絶縁溝が埋められることによって、１次元行アレイ又は２次元行列アレイにおいて個々のピクセルにさらに分割される。この誘電材料はエッチング後に堆積された材料でもよく、例えばエッチング後の酸化過程によって生成された材料でもよい。誘電材料で溝を埋める代わりに、溝は埋められないままでもよく、又は溝の側部を被覆する酸化物又は他の絶縁材料の薄層によって部分的に埋められるのみでもよい。それによって、絶縁溝は、フォトディテクタを、独立して接触されたピクセルのアレイにさらに分割するために、光吸収領域と接触領域の少なくとも一方とを通って垂直に延出する。
【0030】
[0029]半導体層は、図示されるような配列ｐ＋ ｎ ｐ ｎ＋又は逆の配列で適切な基板に堆積される。各層のドープは、堆積時に、又はイオン注入などの堆積後過程中に、又は必要に応じてその両方の組み合わせにおいて実行されてもよい。ｎ型層及びｐ型層はフォトディテクタの光吸収領域を形成し、ｎ＋層及びｐ＋層はその接触領域を形成する。ｎ型層及びｐ型層は、ｐｎ接合を形成する界面を有する。ｎ型層及びｐ型層は、特定の波長（エネルギー）範囲の入射光子ｈｖを吸収するのに適したバンドギャップを有し、ｐｎ接合に順バイアスがかけられた場合にそれぞれｐ＋層及びｎ＋層に向かってドリフトする電子及び正孔の対を生成する。フォトディテクタに順バイアスがかかっている間にｐ層（概略的に図示されている）又はｎ層における光子の吸収によって電子正孔対が生成され、順バイアス誘発印加電界によって分離され、正孔はｎ＋層に向かってドリフトし、電子はｐ＋層に向かってドリフトする。基板は図示されていないが、ｐ＋層のピクセルにオーム接触するｐ＋基板などの適切な基板が設けられてもよい。構造がｐｎ接合に関して逆バイアスから順バイアスに切り換えられた場合、十分な数の電子及び正孔がドリフトして障壁を十分に降下させると、光子吸収によって生成された電子正孔対が接点間の電流の流れを開始する。それによって、逆バイアスから順バイアスへの切換え事象から電流の流れの開始まで、入射光輝度と反比例する時間遅延が存在する。
【0031】
[0030]フォトディテクタは、逆バイアスから順バイアスへの切換えの反復される周期によって動作される。すなわち、ｎ＋接点及びｐ＋接点に逆バイアスをかける電圧を印加して逆バイアス電圧を順バイアス電圧に切り換えることによって動作が進行する。切換え後、光子吸収に反応して光吸収領域で生成された電子及び正孔がそれぞれｐ＋及びｎ＋接触領域に向かってドリフトする。フォトディテクタは、その後、第１の接点と第２の接点との間の電流の流れの開始を感知する。前記切換えと前記開始との間の時間遅延が測定され、この時間遅延は入射光輝度に反比例する。その後、この逆から順へのバイアスシーケンスが繰り返される。駆動及び読出しの繰り返しは周期的でもよく、又は非周期的でもよい。周期的な場合、順バイアスセグメントと逆バイアスセグメントとの区間は固定される。非周期的な場合、逆バイアスセグメントは固定区間を有するが、順バイアス区間は、最小値と最大値との間に設定された時間窓内の入射光輝度に応じて変化する。電流の開始が発生して時間遅延が計測された後、その周期の順バイアスセグメントは終了可能である。したがって電流の開始がないため入射光がない場合に順バイアス区間は最大値を有し、時間遅延が最小値よりも短いため入射光輝度が高い場合に最小値を有するが、電流の開始のための時間遅延が時間窓内にあるように、入射光輝度がある場合に中間値を有する。
【0032】
[0031]図８は、図７の上記説明から大部分が理解されるであろう、本発明の第３の実施形態による垂直フォトディテクタの概略断面図である。第３の実施形態において、各ピクセルは複数のサブピクセルのグループからなる。第２の実施形態にあるように、各ピクセルは、構造全体を通って、すなわちｎ＋ ｐ ｎ ｐ＋層を通って延出する誘電材料溝によって範囲が定められる。所与のピクセルの複数のサブピクセルは、誘電材料溝によって互いから分割されるが、構造を通って全体的ではなく部分的に、すなわち上部接触層（ここではｎ＋）を少なくとも通って、さらに光吸収層の上層（ここではｐ）を通って少なくとも途中まで、可能性としてさらに光吸収層の下層（ここではｎ）を通って途中まで延出する。それによって、ピクセル毎にピクセルの範囲を定める絶縁溝の内部に横方向に配置され、接触領域の一方及び光吸収領域の少なくとも一方を通って垂直方向に延出するが接触領域の他方には及ばない追加の絶縁溝によって、各ピクセルが複数のサブピクセルの１次元又は２次元アレイにさらに分割されることによって、任意の１つのピクセルの複数のサブピクセルが共通して接触されたままとなる。このサブピクセル構造は、内部静電容量を減らし、以てより良好な感度を実現する役割を果たすことが可能である。
【0033】
[0032]図９は、本発明の第４の実施形態による垂直フォトディテクタの概略断面図である。図７に示されたフォトディテクタ構造が、上部接触領域に配置された半導体回路層と組み合わされている。この回路層は、バイアを用いて実現されているセンサとピクセルの接続を有するフォトディテクタのピクセルアレイのための読出センサのアレイを備える。特に、回路層は、シリコン貫通電極（ＴＳＶ）によってピクセルへの電気接続を可能とするＣＭＯＳ回路層でもよい。その後、バイアス電圧がＴＳＶを介してｎ＋接触領域及びｐ＋接触領域に印加可能である。さらに、入射光ｈｖによって誘発された信号電流は、ＴＳＶ接続を介してピクセル毎に検出可能である。このＣＭＯＳ回路層は、ｎ＋接触層に配置されて図示されているが、代替としてｐ＋接触層に配置され得る。図７の構造が、さらに、同様にしてＣＭＯＳ回路層と組み合わされてもよい。
【0034】
[0033]図１０は、本発明の第５の実施形態によるフォトディテクタの概略断面図である。本実施形態は、下から上へのエピタキシャル層構造がｐ＋接触層、ｎ型層、及びｐ型層を含み、ｎ型層及びｐ型層が光吸収領域を形成しているという点において、図７の実施形態の変形例として理解されてもよい。ただし、エピタキシャル層として上部接点を形成する代わりに、ｐ型エピタキシャル層内の１つ又は複数の埋め込み領域によって上部接点が形成される。２つの隣り合った埋め込み領域が図示され、隣り合った埋め込み領域の配置はピクセルの範囲を定める役割を果たす。若しくは、他の実施形態で説明されるように、誘電材料溝が使用されてもよい。さらに、概略的に図示されるように、いくつかの実施形態において、光ｈｖが切断側面から入射してもよいことを留意されたい。基板が図示されていないが、ｐ＋層にオーム接触するためのｐ＋基板など適切な基板が設けられてもよい。また、逆構造、すなわち図においてｎ＋→ｐ＋、ｐ→ｎ、ｎ→ｐ、及びｐ＋→ｎ＋のようにした構造が実現可能であることも理解されるであろう。
【0035】
[0034]図１１は、本発明の第６の実施形態によるフォトディテクタの概略断面図である。図２Ａ／図２Ｂの構造に概念的に何らかで類似した横方向ｎ＋ｐ ｎ ｐ＋構造が使用される。ｐ型層は、基板３にエピタキシャルに堆積される。ｐ型層において、埋め込みｎ型領域が形成されており、ｎ型領域内においてｐ＋接触領域が形成されている。ｎ型領域から横方向にずれて、ｐ型層においてｎ＋接触領域が形成されている。また、逆構造が実現可能であることが理解されるであろう。さらに、基板３はフォトディテクタの電気的にアクティブな部分でないため、例えば、必要に応じて、ｎ型、ｐ型、半絶縁性（ＳＩ）半導体、サファイア、又は絶縁体でもよい。
【0036】
[0035]図１２は、本発明の第７の実施形態によるフォトディテクタの概略断面図である。ｐ型又はｎ型の基板３が設けられている。基板の表面において埋め込みｎ型領域が形成されており、ｎ型領域内においてｐ＋接触領域が形成されている。ｎ型領域から横方向にずれてｐ型埋め込み領域が形成されており、ｐ型埋め込み領域内部にｎ＋接触領域が形成されている。
【0037】
[0036]図１３は、本発明の第８の実施形態によるフォトディテクタの概略断面図である。本実施形態は、図１２の基板の役割をエピタキシャル層が担う、図１２の実施形態の変形例である。したがって、基板３はフォトディテクタの電気的にアクティブな部分ではないため、必要に応じて、例えばｎ型、ｐ型、半絶縁性（ＳＩ）半導体、サファイア、又は絶縁体でもよい。
【0038】
[0037]図１４は、本発明の第９の実施形態によるフォトディテクタの概略断面図である。ｐ型層が基板に堆積されている。ｐ型層において埋め込みｎ型領域が形成されており、ｎ型領域内にｐ型領域が形成され、ｐ型領域内にｐ＋接触領域が形成されている。ｎ型領域から横方向にずれて、ｐ型層においてｎ＋接触領域が形成されている。また、逆構造も実現可能であることが理解されるであろう。さらに、基板３はフォトディテクタの電気的にアクティブな部分ではないため、必要に応じて、例えばｎ型、ｐ型、半絶縁性（ＳＩ）半導体、サファイア、又は絶縁体でもよい。この装置構造において、時間遅延された光誘発電流に関するアクティブなｐｎ接合が図に指し示される。
【0039】
[0038]図１５は、本発明の第１０の実施形態によるフォトディテクタの概略断面図である。ｐ型層がｐ＋基板３に堆積されている。ｐ型層において埋め込みｎ型領域が形成されており、ｎ型領域内にｐ型領域が形成されており、ｐ型領域内にｎ＋接触領域が形成されている。ｎ型領域から横方向にずれて、ｐ型層においてｐ＋接触領域が形成されている。また、逆構造も実現可能であることが理解されるであろう。この装置構造において、時間遅延された光誘発電流に関するアクティブなｐｎ接合が図に指し示される。
【0040】
[0039]図１６は、光センサ５の１次元（２Ｄ）アレイを備える検出器アレイを示す図あって、２次元アレイの各光センサが上述したようなフォトディテクタである。検出器アレイは、センサのアレイに加えて、適切な制御信号の出力を用いたアレイの光センサの取得、キャプチャ、及び／又は感知動作を管理する制御回路構成２５を有してもよい。例えば、制御回路構成（センサと同一の基板に集積されてもよい）は、データ取得又は感知がデータ伝送速度と相関するようにセンサを制御又はイネーブル／ディセーブルしてもよく、検出器アレイは複数の光ファイバー出力装置に結合されてもよく、各光ファイバー装置がセンサのうちの１つ又はセンサのグループと関連付けられる。センサは任意のアレイアーキテクチャで構成及び／又は配置されてもよいとともに、任意の種類の集積回路構成と組み合わされて構成及び／又は配置されてもよい。さらに、このアレイを作製するために任意の製造技術が用いられてもよい。
【0041】
[0040]図１７は、任意選択的な電流増幅器と結合された上述の実施形態のうちのいずれかによるフォトディテクタを示す図である。このフォトディテクタは、入射光ｈｖの光パルス列又は他のより複雑な信号を同等の電気パルス列又は他のより複雑な信号に変換するように動作可能な高速光電変換器として動作しているように図示される。上方に概略的に図示されたパルス列は、光ファイバー３０を通って伝送された光信号を示し、下方に概略的に図示されたパルス列は入力として光信号を受信したフォトディテクタによって出力された電気信号を示す。大きい出力信号のため、フォトディテクタは増幅器を必要とせず、デジタル回路に直接接続されることが可能である。増幅器は雑音源であるため、増幅器を必要としないことは有益である。
【0042】
[0041]なお、「回路」という用語は、特に、単一の構成要素、又はアクティブ及び／又はパッシブで、所望の機能を実現又は実行するためにともに結合される複数の構成要素（集積回路形態又はその他に関わらず）を意味する場合があることを留意されたい。「回路構成」という用語は、特に、回路（集積又はその他に関わらず）、そのような回路のグループ、１つ又は複数のプロセッサ、１つ又は複数の状態機械、ソフトウェアを実施する１つ又は複数のプロセッサ、１つ又は複数のゲートアレイ、プログラマブルゲートアレイ及び／又はフィールドプログラマブルゲートアレイ、又は１つ又は複数の回路（集積又はその他に関わらず）、１つ又は複数の状態機械、１つ又は複数のプロセッサ、ソフトウェアを実施する１つ又は複数のプロセッサ、１つ又は複数のゲートアレイ、プログラマブルゲートアレイ及び／又はフィールドプログラマブルゲートアレイの組み合わせを意味する場合がある。「データ」という用語は、特に、アナログ形態又はデジタル形態に関わらず、単一ビット（又は同等のもの）又は複数ビット（又は同等のもの）の場合がある電流信号又は電圧信号（複数可）を意味する場合がある。
【0043】
[0042]さらに、本明細書において開示された様々な回路及び回路構成がコンピュータ支援設計ツールを使用して記述されてもよく、例えばそれらの挙動、レジスター転送、論理コンポーネント、トランジスタ、配置形状、及び／又は他の特性に関して、様々なコンピュータ可読媒体において具現化されたデータ及び／又は命令として表現されてもよい（又は表されてもよい）ことを留意されたい。そのような回路表現が実施可能なファイル又は他のオブジェクトのフォーマットは、Ｃ、Ｖｅｒｉｌｏｇ及びＨＬＤＬなどの挙動言語に対応するフォーマット、ＲＴＬなどのレジスタレベル記述言語に対応するフォーマット、及びＧＤＳＩＩ、ＧＤＳＩＩＩ、ＧＤＳＩＶ、ＣＩＦ、ＭＥＢＥＳなどのジオメトリ記述言語に対応するフォーマット、及び任意の他の適切なフォーマット及び言語を含むが、これらに限定されない。そのようなフォーマットを有するデータ及び／又は命令が具現化可能なコンピュータ可読媒体は、様々な形態の不揮発性格納媒体（例えば、光学、磁気又は半導体格納媒体）及び無線、光学、又は有線信号媒体又はその組み合わせを介してそのようなフォーマットを有するデータ及び／又は命令を転送するために使用可能である搬送波を含むが、これらに限定されない。搬送波によるそのようなフォーマットを有するデータ及び／又は命令の転送の例は、インターネットを介した転送（アップロード、ダウンロード、電子メールなど）、及び／又は１つ又は複数のデータ転送プロトコル（例えば、ＨＴＴＰ、ＦＴＰ、ＳＭＴＰなど）による他のコンピュータネットワークを含むが、これらに限定されない。本発明は、本明細書に記載された回路構成のそのような表現及び／又は以て実現される技術にさらに関し、したがって本発明の範囲内に含まれることが意図される。
【0044】
[0043]実際のところ、１つ又は複数のコンピュータ可読媒体を介してコンピュータシステムで受信された時、上述した回路のそのようなデータ及び／又は命令に基づく表現は、そのような回路の物理的発現の表現又は画像を生成するために、ネットリスト生成プログラム、配置配線プログラムなどを含むがこれに限定されない１つ又は複数の他のコンピュータプログラムの実行とともにコンピュータシステムで処理エンティティ（例えば１つ又は複数のプロセッサ）によって処理されてもよい。その後、そのような表現又は画像は、例えば、装置作製過程において回路の様々な構成要素を形成するために使用される１つ又は複数のマスクの生成を可能とすることによって、装置作製において使用されてもよい。
【0045】
[0044]さらに、本明細書で開示された様々な回路及び回路構成並びに技術は、コンピュータ支援設計、シミュレーション及び／又は試験ツールを使用したシミュレーション及びシミュレーション命令ベースの表現によって表現されてもよい。フォトディテクタ及び／又は以て実施される技術を含む、本発明の回路構成のシミュレーションは、コンピュータシステムによって実施されてもよく、そのような回路構成及び以て実施される技術の特性及び動作は、コンピュータシステムによってシミュレーション、模倣、複製、解析及び／又は予測される。本発明は、本発明の装置及び／又は回路構成、及び／又は以て実施される技術のそのようなシミュレーション及び試験にさらに関し、したがって本発明の範囲内に含まれることが意図される。そのようなシミュレーション及び／又は試験ツールに対応するコンピュータ可読媒体及びデータは、本発明の範囲内に含まれることがさらに意図される。
【0046】
[0045]本開示の範囲から逸脱することなく、上記の例示の実施形態に対して多くの改良及び修正を加え得ることは当業者には明らかであろう。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【国際調査報告】