(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-06-22
(54)【発明の名称】並列経路遅延線
(51)【国際特許分類】
H03K 5/06 20060101AFI20220615BHJP
G01R 31/28 20060101ALI20220615BHJP
【ＦＩ】
H03K5/06
G01R31/28 M
G01R31/28 P
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021563091
(86)(22)【出願日】2020-04-23
(85)【翻訳文提出日】2021-10-22
(86)【国際出願番号】 US2020029484
(87)【国際公開番号】W WO2020219651
(87)【国際公開日】2020-10-29
(31)【優先権主張番号】16/395,082
(32)【優先日】2019-04-25
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】502391840
【氏名又は名称】テラダイン、 インコーポレイテッド
(74)【代理人】
【識別番号】100083806
【弁理士】
【氏名又は名称】三好 秀和
(74)【代理人】
【識別番号】100095500
【弁理士】
【氏名又は名称】伊藤 正和
(74)【代理人】
【識別番号】100111235
【弁理士】
【氏名又は名称】原 裕子
(74)【代理人】
【識別番号】100195257
【弁理士】
【氏名又は名称】大渕 一志
(72)【発明者】
【氏名】バン デル ワグト、 ジャン ポール アンソニー
(72)【発明者】
【氏名】ゼレーニン、 デニス
【テーマコード（参考）】
2G132
5J001
【Ｆターム（参考）】
2G132AA17
2G132AB07
2G132AD07
2G132AE08
2G132AE23
2G132AG08
2G132AL16
5J001AA11
5J001BB05
5J001CC06
(57)【要約】
正確且つ可変な量だけ信号を遅延させる回路構成及びその動作方法。一実施形態は、自動試験装置において用いられる高速遅延線に向けられる。発明者らは、高いデータレートを有する入力信号が、遅延信号を生成するよう合成される前にそれぞれの並列遅延経路において遅延される、より低いデータレートを有する並列分割信号に分割されてもよいことを認識及び正しく理解している。かかる方法において信号を遅延させる１つの利点は、例えば、相補型金属酸化膜半導体（ＣＭＯＳ）を用いることによって、低減された消費電力を有するより低い帯域幅の回路構成コンポーネントを用いるコンパクトな回路設計を用いながら、高いデータ速度で高い遅延線タイミング精度を提供することにある。更なる利点は、高速遅延線がモジュール式の複数のより低いデータレートの並列遅延線から構築されてもよく、回路設計を単純化することである。
【特許請求の範囲】
【請求項1】
信号を遅延させる装置であって、入力とＮ個の出力とを備えるスプリッタ回路と、
遅延回路と
を含み、
Ｎは少なくとも２であり、
前記スプリッタ回路は、前記入力において第１のデータレートを有する入力信号を受信し、前記それぞれの出力においてＮ個の分割信号を生成するよう構成され、
前記Ｎ個の分割信号はそれぞれが前記第１のデータレートよりも低いデータレートを有し、
前記遅延回路は、前記Ｎ個の分割信号に基づいて遅延信号を生成するよう構成され、
前記遅延信号は遅延を有する前記入力信号である、装置。
【請求項2】
前記遅延回路は、Ｎ個の遅延経路とコンバイナ回路とを含み、各遅延経路は、それぞれの分割信号を受信し、遅延された分割信号を生成するよう構成され、
前記コンバイナ回路は、前記遅延されたＮ個の分割信号に基づいて前記遅延信号を生成するよう構成される、請求項１に記載の装置。
【請求項3】
前記コンバイナ回路はＸＯＲゲートを含む、請求項２に記載の装置。
【請求項4】
Ｎは２であり、前記分割信号のそれぞれは前記第１のデータレートの半分であるデータレートを有する、請求項１に記載の装置。
【請求項5】
Ｎは２であり、前記Ｎ個の出力は、第１の出力と第２の出力とを含み、
前記スプリッタ回路は、前記第１の出力において第１の分割信号を生成し、前記第２の出力において第２の分割信号を生成するよう構成され、
前記入力信号と前記第１及び第２の分割信号のそれぞれとは、複数の立ち上がり及び立ち下がりエッジを有し、
前記スプリッタ回路は、前記入力信号の立ち上がりエッジに応答して、前記第２の出力においてではなく、前記第１の出力において第１のエッジを生成するよう構成され、
前記スプリッタ回路は、前記入力信号の立ち下がりエッジに応答して、前記第１の出力においてではなく、前記第２の出力において第２のエッジを生成するよう構成される、請求項１に記載の装置。
【請求項6】
Ｎは、スプリッタ回路が２つの出力を含むように２であり、前記スプリッタ回路は、前記入力における論理ハイが前記２つの出力における１つの論理ハイ及び１つの論理ローに対応し、前記入力における論理ローが同じ極性を有する前記２つの出力の両方に対応するよう構成される、請求項１に記載の装置。
【請求項7】
Ｎは２であり、前記スプリッタ回路は、第１のクロック入力と、第１のラッチ入力と、第１のラッチ出力とを有する第１のＤラッチを含み、
前記スプリッタ回路への前記入力が前記第１のＤラッチの前記第１のクロック入力に結合される、請求項１に記載の装置。
【請求項8】
前記スプリッタ回路は、更に、第２のクロック入力と、第２のラッチ入力と、第２のラッチ出力とを有する第２のＤラッチを含み、前記第２のＤラッチは、前記第２のクロック入力において反転入力信号を受信するよう構成され、
前記第２のラッチ入力は、前記第１のラッチ出力に結合され、
反転された第２のラッチ出力が、前記第１のラッチ入力に結合され、
前記第１の出力は、前記第２のラッチ出力に結合され、
前記第２の出力は、前記第１のラッチ出力に結合される、請求項７に記載の装置。
【請求項9】
信号を遅延させる方法であって、スプリッタ回路により、第１のデータレートで複数の立ち上がり及び立ち下がりエッジを有する入力信号を受信することと、
前記スプリッタ回路により、第２のデータレートで複数の立ち上がり及び立ち下がりエッジを有する第１の分割信号と、第３のデータレートで複数の立ち上がり及び立ち下がりエッジを有する第２の分割信号とを生成することであって、前記第２及び第３のデータレートは前記第１のデータレートよりも低いことと、
遅延回路において、前記第１及び第２の分割信号に基づいて遅延信号を生成することであって、前記遅延信号は遅延を有する前記入力信号であることと
を含む、方法。
【請求項10】
前記第２及び第３のデータレートはそれぞれ、前記第１のデータレートの半分である、請求項９に記載の方法。
【請求項11】
前記第１及び第２の分割信号を生成することは、前記入力信号における論理ハイが前記第１及び第２の分割信号における論理ハイ及び論理ローに対応し、前記入力信号における論理ローが同じ極性である前記第１及び第２の分割信号の両方に対応するように、前記第１及び第２の分割信号を生成することを含む、請求項９に記載の方法。
【請求項12】
前記第１及び第２の分割信号を生成することは、前記入力信号の立ち上がりエッジに応答して、前記第２の分割信号においてではなく、前記第１の分割信号において第１のエッジを生成することと、
前記入力信号の立ち下がりエッジに応答して、前記第１の分割信号においてではなく、前記第２の出力信号ストリームにおいて第２のエッジを生成することと
を含む、請求項９に記載の方法。
【請求項13】
前記スプリッタ回路は、第１のクロック入力と、第１のラッチ入力と、第１のラッチ出力とを有する第１のＤラッチを含み、前記第１及び第２の分割信号を生成することは、
前記スプリッタ回路の入力において前記入力信号を受信することと、
前記入力を前記第１のＤラッチの第１のクロック入力に結合することと
を含む、請求項９に記載の方法。
【請求項14】
前記スプリッタ回路は、更に、第２のクロック入力と、第２のラッチ入力と、第２のラッチ出力とを有する第２のＤラッチを含み、前記第１及び第２の分割信号を生成することは、更に、
前記第２のラッチ出力を前記第１のＤラッチの前記第１のラッチ入力に結合することと、
前記第２のラッチ入力を前記第１のＤラッチの前記第１のラッチ出力に結合することと、
前記第２のクロック入力において反転入力信号を受信することと、
前記第２のラッチ出力において前記第１の分割信号を生成することと、
前記第１のラッチ出力において前記第２の分割信号を生成することと
を含む、請求項１３に記載の方法。
【請求項15】
前記遅延信号を生成することは、前記第１及び第２の分割信号をプログラム可能な量だけ遅延させることと、
前記第１及び第２の遅延分割信号を合成することと
を含む、請求項９に記載の方法。
【請求項16】
前記第１の分割信号を第１の量だけ遅延させることと、前記第２の分割信号を第２の量だけ遅延させることと
を更に含み、
前記第１及び第２の分割信号を合成することは、前記遅延された第１及び第２の分割信号を合成することを含む、請求項１５に記載の方法。
【請求項17】
前記遅延回路はＸＯＲゲートを含み、前記遅延された第１及び第２の分割信号を合成することは、
前記遅延された第１及び第２の分割信号を前記ＸＯＲゲートの入力に結合することと、
前記ＸＯＲゲートの前記出力において前記遅延信号を生成することと
を含む、請求項１６に記載の方法。
【請求項18】
第１のデータレートを有する入力信号を受信し、それぞれが前記第１のデータレートよりも低いデータレートを有する第１及び第２の分割信号を生成するよう構成されるスプリッタ回路と、前記第１の分割信号を第１の量だけ遅延させるよう構成される第１の遅延経路と、
前記第２の分割信号を第２の量だけ遅延させるよう構成される第２の遅延経路と、
それぞれ第１の入力及び第２の入力において前記遅延された第１及び第２の分割信号を受信し、前記遅延された第１及び第２の分割信号に基づいて出力において遅延信号を生成するよう構成されるコンバイナ回路と
を含む試験機器を較正する方法であって、
前記コンバイナ回路の出力において前記遅延信号を測定することと、
前記測定された遅延信号に基づいて前記第１の量及び前記第２の量を較正することと
を含む、方法。
【請求項19】
前記第１の量を較正することは、前記コンバイナ回路の前記第１の入力においてハイ又はロー信号レベルを設定することと、
前記遅延信号におけるデータエッジが所定のタイミングを有するように、前記第２の遅延経路のパラメータを調整することと
を含む、請求項１８に記載の方法。
【請求項20】
前記第１の量及び前記第２の量を較正することは、前記コンバイナ回路の前記出力を、フィードバック経路を介して前記第１及び第２の遅延経路に結合することを含む、請求項１８に記載の方法。【発明の詳細な説明】
【背景技術】
【0001】
半導体デバイス、回路、及びプリント回路基板（ＰＣＢ）アセンブリ等の電子コンポーネントは、それらの製造中及び製造後に、自動試験装置（ＡＴＥ）等の試験システムを用いて試験されることが多い。これらの試験を実行するため、ＡＴＥは、ある範囲の動作条件を特定の被試験デバイス（ＤＵＴ）上で試験することができるように、試験信号を生成又は測定する機器を含んでいてもよい。機器は、例えば、デジタル信号のパターンを生成又は測定して、半導体デバイス内部のデジタルロジックの試験を可能にしてもよい。デジタル信号は、デジタル信号内の時間領域における立ち上がりエッジ又は立ち下がりエッジ等のデータエッジの位置によって表されるタイミングを有する。
【0002】
ＡＴＥは、特定のタイミングで試験信号を印加するか、又は場合によっては、調整されたタイミングで複数の試験信号をＤＵＴの１つ以上のテストポイントに印加するために用いられることが多い。タイミングを調整するため、ＡＴＥは、異なるチャネル内で複数の試験信号の生成を同期させるよう設計されてもよい。しかし、試験信号が生成される時間を単に同期させるだけでは、ＤＵＴのテストポイントへの信号の到着時間を調整するには十分ではない可能性がある。ＡＴＥ内部の機器を通る伝搬遅延の差は、試験信号の相対的なタイミングを変化させ、それによって試験結果の精度に影響を及ぼす可能性がある。試験精度を高めるため、１つ以上の遅延線をＡＴＥ内で用いて、調整可能な伝搬遅延を提供してもよい。ＡＴＥは、遅延線を通る相対的な伝搬遅延を調整することによって較正されてもよい。かかる較正は、ＡＴＥが製造され、設置される場合、定期的なスケジュール、又は使用量に応じた時間を含む様々な時間に行われてもよい。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本願の態様は、信号のタイミングを遅延させる装置及びそれを動作させる方法に向けられる。
【課題を解決するための手段】
【0004】
幾つかの実施形態によれば、信号を遅延させるための装置が提供される。装置は、入力及びＮ個の出力（Ｎは少なくとも２である）を有するスプリッタ回路を備える。スプリッタ回路は、入力において第１のデータレートを有する入力信号を受信し、それぞれの出力においてＮ個の分割信号を生成するよう構成され、Ｎ個の分割信号のそれぞれは第１のデータレートよりも低いデータレートを有する。装置は、更に、Ｎ個の分割信号に基づいて遅延信号を生成するよう構成される遅延回路を備える。遅延信号は、遅延を有する入力信号である。
【0005】
幾つかの実施形態によれば、信号を遅延させるための方法が提供される。方法は、スプリッタ回路により、第１のデータレートで複数の立ち上がり及び立ち下がりエッジを有する入力信号を受信することと、スプリッタ回路により、第２のデータレートで複数の立ち上がり及び立ち下がりエッジを有する第１の分割信号と、第３のデータレートで複数の立ち上がり及び立ち下がりエッジを有する第２の分割信号とを生成することであって、第２及び第３のデータレートは第１のデータレートよりも低いことと、遅延回路において、第１及び第２の分割信号に基づいて遅延信号を生成することと、を含む。遅延信号は、遅延を有する入力信号である。
【0006】
幾つかの実施形態によれば、試験機器を較正するための方法が提供される。試験機器は、第１のデータレートを有する入力信号を受信し、それぞれが第１のデータレートよりも低いデータレートを有する第１及び第２の分割信号を生成するよう構成されるスプリッタ回路と、第１の分割信号を第１の量だけ遅延させるよう構成される第１の遅延経路と、第２の分割信号を第２の量だけ遅延させるよう構成される第２の遅延経路と、それぞれ第１の入力及び第２の入力において遅延された第１及び第２の分割信号を受信し、遅延された第１及び第２の分割信号に基づいて出力において遅延信号を生成するよう構成されるコンバイナ回路とを備える。方法は、コンバイナ回路の出力において遅延信号を測定することと、測定された遅延信号に基づいて第１の量及び第２の量を較正することとを含む。
【0007】
以下の図面を参照して、様々な態様及び実施形態を説明する。これらの図面は、必ずしも一定の縮尺で描かれていないことは正しく理解されたい。図面において、様々な図に示すそれぞれ同一又は略同一のコンポーネントは、同様の数字によって表されている。明確にする目的のために、全てのコンポーネントが全ての図面に表示されているわけではない。
【図面の簡単な説明】
【0008】
【図1】幾つかの実施形態による、本願の態様による遅延線アーキテクチャが適用されてもよい自動試験システムの例示的な実施形態の略図である。
【図2】本願の幾つかの態様による、信号を遅延させるための遅延線回路構成を示す略図である。
【図4】幾つかの実施形態による、２つのＤラッチを採用するスプリッタ回路の例示的な実装を示す略図である。
【図6】幾つかの実施形態による、較正方法中の異なる動作状態を表す一連の信号波形を示す。
【図7】幾つかの実施形態による、較正のためのフィードバック経路を有する遅延線７００の略図である。
【発明を実施するための形態】
【0009】
発明者らは、高いタイミング精度を有するが低消費電力である、高速信号を効率的に生成するための技法及び回路設計を認識及び正しく理解している。かかる技法は、高いデータレートを有する入力信号を、より低いデータレートを有する並列分割信号に分割することを伴っていてもよい。分割された信号は、合成されて遅延を有する入力信号である遅延信号を生成する前に、それぞれの並列遅延経路において遅延されてもよい。
【0010】
本明細書中に説明する技法は、ＡＴＥにおいてタイミング信号を生成するために用いられてもよい。複数の信号経路のそれぞれは遅延回路を含んでいてもよく、かかる各遅延回路によって導入される遅延量は可変であってもよい。各遅延回路の遅延量は、遅延信号の所望の使用に基づいて特定されてもよく、試験システムのプログラミングの一部としてプログラムされてもよく、次いで、遅延量が信号経路間の遅延の変動に対して較正されてもよいように、較正プロセス中に特定される較正値によってオフセットされてもよい。
【0011】
このように信号を遅延させることにより、コンパクトでモジュール式の回路設計を用いて、高いデータ速度で高いタイミング精度を提供してもよい。幾つかの実施形態において、高速遅延線は、高速回路の回路設計を単純化するそれぞれモジュール式である複数のより低いデータレートの並列遅延線から構築されてもよい。一実施形態において、本願の態様による遅延線は、少なくとも１０Ｇｂｐｓのデータ速度を有する信号に関して動作してもよい。かかる高速遅延線は、１０Ｇｂｐｓよりも遅い帯域幅のコンポーネント、例えば、ハーフレート（５Ｇｂｐｓ）帯域幅コンポーネントにより実装されてもよい。一実施例において、ハーフレートコンポーネントは、数十個の相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを用いてコンパクト設計で構築されてもよい。
【0012】
この種類の可変遅延線は、例えば、ＡＴＥのピンエレクトロニクス（ＰＥ）において用いられてもよい。ＡＴＥ内部では、デジタル試験機器は、ピンエレクトロニクス（ＰＥ）、複数の可変遅延線を組み込んでデジタルデータを小さな時間増分で遅延させるタイミング発生器（ＴＧ）により実装されてもよい。ＴＧは、パターン発生器（ＰＧ）からベクトルデータ及び周期情報を取り込み、受信ストローブ及び駆動経路エッジ時間を生成することによってＰＥを制御する時限信号を生成する。ＰＥ、ＰＧ、及びＴＧは、別個のコンポーネントであってもよいか、又は多数のトランジスタを備える１つ以上の集積回路（ＩＣ）として実装されてもよい。各遅延線の可変遅延は、遅延線から出力される信号の使用に基づいていてもよい。例えば、遅延線出力が駆動経路エッジの時間を設定するように、遅延線出力がドライバの制御入力に結合されていた場合、可変遅延は、所望の時間にエッジを出力するようドライバを制御する信号を結果として生じるよう設定されてもよい。かかる信号を生成する遅延量は、かかるエッジが生成される時間に影響を及ぼす可能性がある遅延回路及びドライバ並びに他のコンポーネントを含む信号経路のために特定されてもよい較正値によるそのエッジオフセットのためのプログラムされた値に基づいていてもよい。
【0013】
発明者らは、ＰＥ内の試験信号が、最大１０Ｇｂｐｓ等、複数のＧｂｐｓ程度の高いデータレートを有する場合に、単一ピコ秒範囲の分解能で正確なデータエッジ配置を提供することができる遅延線が、ＣＭＯＳ等の低コスト及び低電力技術を用いて達成することができることを認識及び正しく理解している。
【0014】
本願の態様は、高いデータレートを有する入力信号が、スプリッタ回路において、それぞれの並列遅延経路において遅延されるより低いデータレートを有する並列分割信号に分割されてもよい遅延線アーキテクチャに向けられている。分割された信号のそれぞれは、入力信号と比較して、より低いデータ（立ち上がり／立ち下がり）エッジのレートと、一般に、隣接するデータエッジ間のより大きいタイミング間隔を有するため、並列遅延経路は、入力信号のデータレートよりも低い帯域幅の回路構成コンポーネントを用いて、例えば、６５ｎｍ又は４０ｎｍノード技術に基づくＣＭＯＳトランジスタを用いて実装されてもよい。発明者らは、より低いデータレートにおいて動作するより低い帯域幅のＣＭＯＳコンポーネントを用いることが、他の利点の中でも特に、単一の高データレート遅延線を用いることと比較して、遅延線の全体的な消費電力を低減することを認識及び正しく理解している。これは、コンポーネントの数がより多い可能性があっても当てはまる。より低い帯域幅のコンポーネントが、並列遅延線アーキテクチャの遅延回路の一部であってもよい。
【0015】
遅延回路は、複数の並列遅延経路を用いて選択的な量の遅延を分割信号のそれぞれに適用し、コンバイナにおいて遅延分割信号を合成して、並列分割信号に基づく遅延を有する入力信号と略同じである遅延信号を生成するよう構成される。遅延量は、並列遅延経路のそれぞれにおいて可変遅延コンポーネントを用いることによってプログラム可能であってもよい。
【0016】
幾つかの実施形態において、高いデータレートを有する入力信号は、それぞれが入力信号のデータレートの略半分を有する２つの信号に分割される。かかる信号に対して、入力信号エッジが周期クロックによって定義される位置にのみ存在することができると仮定すると、最小データエッジ間隔は入力信号の最小データエッジ間隔の２倍である。かかる信号の平均データレートは、十分に長いランダム入力信号に対して入力信号のデータレートの半分に収束する。しかし、スプリッタ回路は、簡単な回路コンポーネントにより実装されてもよく、各分割信号の瞬間データレートは、入力信号の立ち上がり及び立ち下がりエッジのパターンに基づいて時間と共に変化してもよい。
【0017】
低帯域幅成分を有する遅延回路を用いて、２つの分割された信号を遅延させてもよく、これは、フルレート信号に再合成される場合に、入力信号の遅延バージョンを生じる。かかる遅延信号は、正確な遅延量を提供しながら、フルレート信号を遅延させる半導体技術において実装される遅延線と比較して、遅延線の低減した消費電力により生成されてもよい。
【0018】
入力信号を２つの略ハーフレートの信号に分割する回路を、遅延線の回路設計を例示する目的で本明細書中に説明する。しかし、遅延線は、入力信号をＮ個の並列経路に分割する回路を用いて実装されてもよく、そのそれぞれは、入力の遅延バージョンに再合成される前に遅延されることを正しく理解されたい。一例として、２重の分割及び合成を階層的に２回繰り返して、結果として４つの並列経路を生じてもよい。別の例として、２つを超える信号に分割し、それらを合成するためのコンパクトな非階層回路が用いられてもよく、これらは、当業者によって認識されるであろう以下に説明する例示的な設計の自然な一般化である。
【0019】
任意の適切な方法を用いて、入力信号を２つのより低いレートの分割信号に分割してもよい。一態様によれば、分割回路は、入力において入力信号を受信し、２つの出力において第１及び第２の分割信号を生成するために用いられてもよい。幾つかの実施形態において、第１及び第２の分割信号のそれぞれは、平均して、入力信号と比較して、所定の期間におけるデータエッジの半分の量を備え、従って、入力信号のデータレートの略半分を有する。
【0020】
入力信号は、通常、連続する交互の立ち上がり及び立ち下がりエッジのストリームを備えるため、発明者は、入力信号を２つのハーフレート分割信号に分割する１つの方法は、入力信号から受信する立ち上がり／立ち下がりエッジごとに、２つの分割信号において立ち上がり／立ち下がりエッジを交互に生成することであることを認識及び正しく理解している。例示的な一実施形態において、スプリッタ回路は、入力信号内の立ち上がりエッジを受信することに応答して、第２の分割信号内ではなく第１の分割信号内に第１のエッジを生成し、入力信号内の立ち上がりエッジに続く立ち下がりエッジを受信することに応答して、第１の分割信号内ではなく第２の分割信号内に第２のエッジを生成するよう構成される。実際には、第１の分割信号内のデータエッジのそれぞれは入力信号の立ち上がりエッジに対応する一方で、第２の分割信号内のデータエッジのそれぞれは入力信号の立ち下がりエッジに対応する。特定の理論に拘束されることを望むものではないが、発明者らは、入力における論理ハイが２つの出力における論理ハイ及び論理ローに対応し、入力における論理ローが同じ極性を有する２つの出力の両方に対応するように、上で説明した例示的な実施形態におけるスプリッタ回路が「逆ＸＯＲゲート」として効果的に動作することを認識している。かかる「逆ＸＯＲゲート」において、スプリッタ回路の入力及び２つの出力のための真理値表は、ＸＯＲゲートのための真理値表と同じであり、スプリッタ回路の入力は真理値表におけるＸＯＲゲート出力に対応し、スプリッタ回路の２つの出力は真理値表におけるＸＯＲゲート入力に対応していることを正しく理解されたい。発明者らは、かかる「逆ＸＯＲゲート」を実装する単純な回路設計を認識及び正しく理解している。幾つかの実施形態において、逆ＸＯＲゲート設計は、少数のＣＭＯＳトランジスタにより実装されてもよい。ＣＭＯＳベースの遅延線回路設計は、コンパクトな実装面積及び低い消費電力を有するデバイスを提供してもよい。
【0021】
より低いレートの信号は、別々に処理され、次いで、ＸＯＲゲートにおいて入力信号のフルレートに戻されて合成されてもよい。遅延線の実施例において、より低いレートの分割信号の処理は、可変量だけ各信号を遅延させることを伴っていてもよい。
【0022】
本願の一態様によれば、個々に調整可能な遅延は、例えば、スプリッタ回路のそれぞれの出力に結合される２つの並列遅延経路を用いることによって、２つの分割信号に適用されてもよい。２つの遅延経路は、コンバイナ回路において合成されてもよい２つのそれぞれの遅延された分割信号を生成する。コンバイナ回路は、遅延された２つのより低いデータレート分割信号のそれぞれにおけるデータエッジ内に搬送される情報を合成して、入力信号と同じ量及び相対タイミングのデータエッジを有するが可変遅延を有する遅延入力信号を生成するよう構成される。幾つかの実施形態において、ＸＯＲゲートは、遅延分割信号を受信するよう構成される２つの入力と、遅延入力信号を生成するよう構成されるＸＯＲゲートの出力と共に、コンバイナ回路の内部で用いられてもよい。
【0023】
本願の別の態様によれば、遅延回路の個々の並列遅延経路内の遅延量は、元の入力信号に対して、コンバイナ回路の出力における遅延入力信号に望ましい遅延量を生じるよう、較正値によってオフセットされてもよい。
【0024】
図面を参照すると、図１は、本願の態様による遅延線アーキテクチャが適用されてもよい自動試験システムの例示的な実施形態の略図である。図１は、本願に開示する方法に従って被試験デバイス（ＤＵＴ）２０に対して試験を実行するようテスタ１６を制御する試験コンピュータ１２を含む試験システム１０を示している。幾つかのシナリオにおいて、テスタ１６は、当該技術において公知の技法を用いて構築される自動試験装置（ＡＴＥ）であってもよい。ＤＵＴ２０は、試験するための任意の適切なデバイスであってもよい。例えば、ＤＵＴ２０は半導体デバイスであってもよい。ＡＴＥ１６は、ＤＵＴ２０に対する複数の試験信号１４を生成及び／又は測定する回路構成を含んでいてもよい。ＡＴＥ１６は、異なる種類のアナログ又はデジタル信号を生成又は測定するよう構成される複数の機器を含んでいてもよい。ＡＴＥ１６は、異なるチャネル内で複数の試験信号の生成を同期させるよう構成される１つ以上のタイミング発生器を含んでいてもよい。幾つかの実施形態において、ＡＴＥ１６は、以下で詳細に説明するような、複数の試験信号のそれぞれを制御する複数のタイミング信号のそれぞれについて、信号を遅延させるためのプログラム可能な遅延線を含んでいてもよい。
【0025】
図１は、自動試験システムの大幅に簡略化された表現であることを正しく理解されたい。例えば、図示していないが、試験システム１０は、ＡＴＥ１６内部の機器の動作を制御する制御回路構成を含んでいてもよい。加えて、試験システム１０は、測定値を処理し、ＤＵＴ２０が正しく動作しているかどうかを特定する処理回路構成を含んでいてもよい。更に、図１は、単一のＤＵＴ２０が試験されているシナリオを示しているが、試験システム１０は、複数のデバイスを試験するよう構成されてもよい。試験信号を生成若しくは測定する機器又は他のコンポーネントの数及び被試験デバイスの数に関わらず、試験システム１０は、ＤＵＴ２０とＡＴＥ１６内部の機器との間で信号をルーティングする信号送出コンポーネントを含んでいてもよい。
【0026】
更に、図示するような他のコンポーネントは、限定ではなく例示であることを正しく理解されたい。例えば、試験コンピュータ１２は、図１においてパーソナルコンピュータ（ＰＣ）として示しているが、任意の適切なコンピューティングデバイス、例えば、モバイルデバイス又はコンピュータワークステーションを用いて、試験コンピュータを実装してもよいことを正しく理解されたい。試験コンピュータ１２は、ネットワークに接続され、ネットワーク上のリソースにアクセスすることができ、及び／又はネットワークに接続される１つ以上の他のコンピュータと通信してもよい。
【0027】
図２は、本願の幾つかの態様による、信号を遅延させるための遅延線回路構成を示す略図である。図２に示すように、遅延線回路構成２００は、複数の立ち上がり／立ち下がりエッジを有する入力信号１０２を受信し、並列分割信号に基づくプログラム可能な遅延を有する入力信号１０２と略同じである遅延信号１０６を生成するよう設けられている。遅延線回路２００は、ピンエレクトロニクス内を含む試験システム内の任意の所望位置において用いられてもよい。入力信号１０２は、タイミング発生器内で生成される高周波エッジ信号であってもよい。ピンエレクトロニクスチップ内の各チャネル及び複数のチャネルに対して複数のエッジが存在してもよいため、ピンエレクトロニクスチップ内に遅延線回路２００の複数のコピーが存在していてもよい。従って、Ｇｂｐｓ範囲で動作することができるＣＭＯＳ等のコンパクト、低コスト、及び低電力回路構成により遅延線を実装することは、試験システムにとって望ましい品質を提供してもよい。本明細書中に説明するような設計は、試験システムのかかる特性を可能にする。
【0028】
図２に示す図において、スプリッタ回路１２０は、入力１２２において入力信号１０２を受信し、それぞれの出力１２４１～１２４ＮにおいてＮ個の分割信号１０４１～１０４Ｎを生成し、ここでＮは整数である。幾つかの実施形態によれば、分割信号１０４１～１０４Ｎのそれぞれは、入力信号１０２におけるデータレートよりも低いデータレートを有する。遅延回路２３０は、分割信号１０４１～１０４Ｎを受信し、遅延を有する入力信号１０２である遅延信号１０６を生成する。遅延信号１０６は、入力信号１０２と略同じデータエッジ間の相対タイミングを有するが、各データエッジのタイミングが所定の遅延だけシフトされた略同じデータエッジを有している。
【0029】
本願の一態様によれば、入力信号１０２は、５Ｇｂｐｓ、２０Ｇｂｐｓ、１～１００Ｇｂｐｓの間、又は５～５０Ｇｂｐｓの間のデータレートを有するデジタルデータストリームであってもよいが、本明細書中に開示する技術の様々な態様は、任意の帯域幅を有するデジタルデータストリームと共に用いられてもよいことを正しく理解されたい。遅延線回路構成２００は、高速遅延線回路構成として構成されている。具体例として、データレートは１０Ｇｂｐｓであってもよい。Ｎ個の分割信号１０４１～１０４Ｎのそれぞれは、入力信号１０２のデータレートよりも低いそれぞれのデータレートを有する。
【0030】
幾つかの実施形態において、遅延回路２３０は、Ｎ個の遅延経路２３０１～２３０Ｎとコンバイナ回路２４０とを備えている。遅延経路２３０１～２３０Ｎのそれぞれは、それぞれの分割信号１０４１～１０４Ｎを受信し、調整可能な量の遅延を適用し、それぞれの遅延分割信号２０４１～２０４Ｎを生成する。上記のように、調整可能な遅延は、パターン発生器におけるプログラミングに基づいてタイミング発生器によって適用されてもよいようなプログラム可能な遅延を含んでいてもよい。そのプログラムされた遅延は、試験システム内の異なる信号経路の伝搬遅延の変動を補償するよう較正ルーチンの一部として特定される較正値によってオフセットされてもよい。幾つかの実施形態において、遅延経路２３０１～２３０Ｎのそれぞれは、それを通過する信号の立ち上がり及び立ち下がりエッジを別々に遅延させてもよい。かかる構成は、非対称な立ち上がり及び立ち下がり時間を有する回路構成に対して正確な遅延を可能にする。遅延経路２３０１～２３０Ｎのそれぞれは、その内部で伝搬される信号に調整可能な量の遅延を適用するよう当該技術において公知の適切な技法によって実装されてもよい。
【0031】
コンバイナ２４０は、Ｎ個の遅延分割信号２０４１～２０４Ｎを受信し、Ｎ個の遅延分割信号２０４１～２０４Ｎに基づいて遅延信号１０６を生成する。
【0032】
一態様によれば、分割信号１０４１～１０４Ｎは入力信号１０２よりも低いデータレートを有するため、低帯域幅成分が遅延回路２３０において用いられ、入力信号１０２のものよりも低いデータレートで較正されてもよい。その結果、本願の実施形態は、高速信号を遅延させることにおいて高い精度を提供する可能性がある。非限定的な一例において、１０Ｇｂｐｓの入力データに対して、遅延経路のそれぞれは、５Ｇｂｐｓのデータレートを参照してもよく、遅延線のトレーリングエッジエラー（ＴＥＥ）は、１０ｐｓ未満であってもよい。別の利点は、入力信号のデータレートよりも低い帯域幅で動作するコンポーネントを用いることによる消費電力の低減である。
【0033】
更なる利点はモジュール性である。遅延線はより低い帯域幅成分を備えているため、幾つかの実施形態において、高データレート入力信号に関して動作する遅延線は、それ自体は遅延線であるがより低いデータレート入力信号に関して動作するよう構成される並列モジュールを備えていてもよい。例えば、１０Ｇｂｐｓ遅延線は、入力信号を５Ｇｂｐｓデータレートを有する２つのハーフレート分割信号に分割し、結果を１０Ｇｂｐｓ入力信号の遅延バージョンに合成する前にそれぞれのハーフレート分割信号を遅延させる任意の適切な設計の２つの並列５Ｇｂｐｓサブ遅延線を備えていてもよい。かかるモジュール性は、高速遅延線のための回路設計を単純化する可能性がある。
【0034】
図３は、幾つかの実施形態による、２つの分割信号及び２つの遅延経路を有する、図２に示す遅延線回路構成の例示的な実装を示す略図である。図３に示すように、遅延線回路構成３００は、入力信号ｄ＿１を受信し、遅延を有する入力信号ｄ＿１と略同じである遅延信号ｄ＿２を生成するよう設けられている。ディバイダ回路３２０は、入力３２２において入力信号ｄ＿１を受信し、それぞれの出力３２４１及び３２４２において２つの分割信号ｘｒ及びｘｆを生成する。遅延回路３３０は、２つの遅延経路３３０１及び３３０２と、ＸＯＲゲート３４０とを備えている。遅延経路３３０１及び３３０２のそれぞれは、それぞれの分割信号ｘｒ及びｘｆを受信し、調整可能な量の遅延を適用し、それぞれの遅延分割信号ｘｒ’及びｘｆ’を生成する。ＸＯＲゲート３４０は、２つの遅延分割信号ｘｒ’及びｘｆ’を受信し、ＸＯＲゲート出力において、遅延分割信号ｘｒ’及びｘｆ’に基づいて遅延信号ｄ＿２を生成する。
【0035】
本願の一態様によれば、入力信号ｄ＿１は、５Ｇｂｐｓ、１０Ｇｂｐｓ、２０Ｇｂｐｓ、１～１００Ｇｂｐｓの間、又は５～５０Ｇｂｐｓの間のデータレートを有するデジタルデータストリームであってもよいが、本明細書中に開示する技術の様々な態様は、任意の帯域幅を有するデジタルデータストリームと共に用いられてもよいことを正しく理解されたい。２つの分割信号ｘｒ及びｘｆのそれぞれは、入力信号ｄ＿１のデータレートよりも低いそれぞれのデータレートを有する。幾つかの実施形態において、ｘｒ及びｘｆは、ｄ＿１におけるデータレートの略半分のデータレートを有するハーフレート信号である。非限定的な一例において、ｄ＿１は１０Ｇｂｐｓのデータレートを有する一方で、ｘｒ及びｘｆは５Ｇｂｐｓのデータレートを有する。
【0036】
幾つかの実施形態において、スプリッタ回路３２０は、入力３２２における論理ハイが２つの出力３２４１及び３２４２における１つの論理ハイ及び１つの論理ローに対応し、入力３２２における論理ローが同じ極性を有する２つの出力３２４１及び３２４２の両方に対応するように、「逆ＸＯＲゲート」として動作するよう構成される。かかる構成において、２つの出力３２４１、３２４２と単一の入力３２２との間のスプリッタ回路３２０のための真理値表は、（００，０１，１０，１１）を（０，１，１，０）にマッピングすることを正しく理解されたい。入力が０と１との間で切り替わると、２つの出力は一度に１ビットずつ状態を変化させる。例えば、各エッジ遷移について、スプリッタ回路３２０は、（０，０）、（０，１）、（１，１）、（１，０）の反復シーケンスで出力状態（ｘｒ、ｘｆ）を進行し、（０，０）に戻ってパターンを反復してもよい。
【0037】
スプリッタ回路３２０の例示的な実装、及びスプリッタ回路３２０の入力及び出力における信号波形の間の関係を、図４及び５に関して以下で詳細に検討する。
【0038】
図４は、幾つかの実施形態による、２つのＤラッチを採用するスプリッタ回路の例示的な実装を示す略図である。図４に示すように、スプリッタ回路４２０は、入力４２２と、２つの出力４２４１及び４２４２とを有している。ディバイダ回路４２０は、２つのＤラッチ４３０及び４５０を備えている。第１のＤラッチ４３０は、第１のクロック入力４３１と、第１のラッチＤ入力４３２と、第１のラッチＱ出力４３３とを有する。第２のＤラッチ４５０は、第２のクロック入力４５１と、第２のラッチＤ入力４５２と、第２のラッチＱ出力４５３とを有する。２つのＤラッチ４３０及び４５０は、第２のラッチＤ入力４５２が第１のラッチＱ出力４３３に結合された状態で直列に接続される。第２のラッチＱ出力４５３は反転され、次いで第１のラッチＤ入力４３２に結合される。２つのＤラッチ４３０及び４５０は、第１のクロック入力４３１が入力４２２に結合され、第２のクロック入力４５１が入力４２２から反転信号を受信するよう構成された状態で、位相がずれてクロック制御される。出力４２４１は第２のラッチＱ出力４５３に結合され、４２４２は第１のラッチＱ出力４３３に結合される。
【0039】
図４に示すディバイダ回路４２０は、図中ではＤ２ＦＦと称する改良型Ｄフリップフロップ（ＤＦＦ）である。入力４２２はＤ２ＦＦのクロックであり、出力４２４はＤ２ＦＦのＱ出力であり、４２３においてＤ２ＦＦのＤ入力である。ＤＦＦは、位相がずれてクロック制御される２つのエッジトリガＤラッチから構成されるフリップフロップである。クロックの立ち上がりエッジにおいて、着信するデータは第１のラッチにおいてラッチされる一方で、第２のラッチは同じデータを出力に提供し、即ち、その入力データを追跡し始める。クロックの立ち下がりエッジにおいて、第１のラッチからのラッチデータは第２のラッチにラッチされる一方で、第１のラッチは着信データを追跡し始める。出力４２４１（Ｑ）は、上記のシーケンスがＤＦＦにおいて繰り返される場合に次の立ち上がりクロックエッジまで一定である。ディバイダ回路４２０はＤ２ＦＦであり、出力４２４１（Ｑ）が反転され、第１の入力４３２（Ｄ）に接続された状態で、トグルフリップフロップ（ＴＦＦ）として機能する。ＴＦＦがクロック制御される場合、出力Ｑはクロックの２分割バージョンである。所定のクロックパターンに対して、２つの出力ＱパターンがＴＦＦノードの初期状態に応じて可能であり、２つの可能なＱパターンは互いに反転される。
【0040】
Ｄラッチ及びインバータのためのトランジスタレベルの回路は当該技術において公知である。かかるコンポーネントは、ＣＭＯＳトランジスタを用いることを含めて、比較的簡単に実装されてもよい。Ｄラッチのトランジスタレベルの回路図は、例えば、１０個程度のトランジスタを含んでいてもよい。インバータは、僅か２つのトランジスタにより実装されてもよい。任意選択的に、例えば、差動回路構成において、インバータは、いずれのトランジスタも用いることなく、正及び負極線の入れ替えによって実装されてもよい。従って、ディバイダ回路４２０は、合計２０～２５個のトランジスタにより実装することができ、実装が簡単で、低電力を消費することができる。
【0041】
図３に戻って参照すると、スプリッタ回路３２０が、入力信号ｄ＿１によって４２２においてクロック制御されるＤ２ＦＦ４２０として実装される場合、その出力４２４１（Ｑ）は、入力信号ｄ＿１のエッジの半分を含む。幾つかの態様によれば、スプリッタ回路４２０は正のエッジトリガＤＦＦであるため、出力３２４１（Ｑ）における信号ｘｒ内の任意のデータエッジ（立ち下がり又は立ち上がり）は、立ち上がりｄ＿１エッジに対応する。一方、出力３２４２（Ｄ’）は、出力３２４１（Ｑ）における立ち上がりクロック（ｄ＿１）エッジの立ち下がりクロック（ｄ＿１）エッジプレビューである。出力３２４２（Ｄ’）における信号ｘｆは、任意の立ち下がりｄ＿１エッジに対してエッジ（立ち上がり又は立ち下がり）を有することを正しく理解されたい。従って、ｄ＿１は、２つのハーフレート信号ｘｒ及びｘｆに分割され、それぞれが、ｄ＿１と比較して同じ期間中に半分の量のデータエッジを有する。
【0042】
更に図３を参照すると、信号ｘｒ内のデータエッジは立ち上がりｄ＿１エッジのみに対応する一方で、信号ｘｆ内のデータエッジは立ち下がりｄ＿１エッジのみに対応するため、ｘｆが低い（高い）場合にのみ立ち上がり（立ち下がり）ｘｒエッジが生じることを正しく理解されたい。従って、分割信号ｘｒ及びｘｆは、遅延経路３３０１及び３３０２においてそれぞれ遅延されて遅延分割信号ｘｒ’及びｘｆ’になる場合、ＸＯＲゲート３４０において合成されて、元の入力信号ｄ＿１の遅延バージョンである遅延信号ｄ＿２を生成してもよい。従って、全ての入力信号ｄ＿１の立ち上がりエッジは、ｘｒ内のエッジを生じ、ひいては、遅延経路３３０１において第１の時間量を費やした後にｘｒ’内のエッジを生じ、それに応答して、ＸＯＲゲート３４０は、ｘｒ’エッジに対して、ｄ＿１内の元の立ち上がりエッジに対応する立ち上がり出力エッジを生成する。同様に、全ての入力信号ｄ＿１の立ち下がりエッジは、遅延経路３３０２において第２の時間量を費やした後に、立ち下がり出力エッジを生じる。実際には、遅延信号ｄ＿１におけるエッジは、入力信号ｄ＿１におけるそれぞれのエッジに対応する。別の態様によれば、ｘｒ及びｘｆに適用される遅延の第１の量及び第２の量は、図６及び７に関して以下でより詳細に検討するように、ｄ＿２におけるデータエッジの相対タイミングを調整して入力信号ｄ＿１におけるデータエッジと一致するよう較正されてもよい。
【0043】
図５は、幾つかの実施形態による、図３及び４に示すスプリッタ回路４２０の異なる動作状態を表す一連の信号波形を示している。波形５００は、スプリッタ回路４２０への入力４２２において受信される入力信号ｄ＿１のタイムラインを表している。波形５１０ａ～５１０ｃは、入力信号ｄ＿１に応答して、スプリッタ回路４２０の出力４２４１及び４２４２において生成される２つの分割信号ｘｒ及びｘｆと、ＸＯＲゲート３４０の出力における遅延信号ｄ＿２とのタイムラインを表す。波形５２０ａ～５２０ｃは、入力信号ｄ＿１に応答する分割信号ｘｒ、ｘｆ、及びｄ＿２の代替タイムラインを表す。波形５００、５１０ａ～５１０ｃ、及び５２０ａ～５２０ｃにおけるデータエッジは、図５に示すように時間的に整列して見えるが、かかる整列は、例示の目的のみのための簡略化であり、分割信号ｘｒ、ｘｆ、及びｄ＿２におけるデータエッジは伝搬遅延を受け、ｄ＿２の場合には、遅延経路３３０１及び３３０２において追加される追加遅延時間を受けることを正しく理解されたい。
【0044】
ｘｒ及びｘｆにおける初期状態に応じて、Ｄ２ＦＦ４２０は、入力４２２においてｄ＿１から受信されるデータエッジに応答して、２つの代替起動モードを有する。図５に示すように、波形５１０ａ～５１０ｃは第１のモードを表しており、ここでｄ＿１の立ち上がりエッジ５０１は、ｘｒを立ち上がりエッジ５１１と共に論理ローから論理ハイに反転させる一方で、ｄ＿１の立ち上がりエッジ５０３は、ｘｒの立ち下がりエッジ５１３を生じさせる。波形５２０ａ～５２０ｃに示す代替モードにおいて、ｄ＿１の立ち上がりエッジ５０１は、ｘｒを立ち下がりエッジ５２１と共に論理ハイから論理ローに反転させる一方で、ｄ＿１の立ち上がりエッジ５０３は、ｘｒの立ち上がりエッジ５２３を生じさせる。ｘｒに対する２つの代替波形は互いに反転しており、ｘｒの立ち下がり／立ち上がりエッジは常にｄ＿１の立ち上がりエッジに対応することを正しく理解されたい。また、波形５１０ａ～５１０ｃ及び５２０ａ～５２０ｃから、ｘｆは、ｄ＿１の立ち上がりエッジに応答する任意のデータエッジなしに、一定の論理レベルに留まることを正しく理解されたい。
【0045】
他方の分割信号ｘｆは、入力信号ｄ＿１の立ち下がりエッジに応答して反転する。図５の波形５１０ａ～５１０ｃに示すように、ｄ＿１の立ち下がりエッジ５０２は、ｘｆを立ち上がりエッジ５１２と共に論理ローから論理ハイに反転させる一方で、ｄ＿１の立ち下がりエッジ５０４は、ｘｆの立ち下がりエッジ５１４を生じさせる。波形５２０ａ～５２０ｃに示す代替モードにおいて、ｄ＿１の立ち下がりエッジ５０２は、ｘｆを立ち下がりエッジ５２２と共に論理ハイから論理ローに反転させる一方で、ｄ＿１の立ち上がりエッジ５０４は、ｘｆの立ち上がりエッジ５２４を生じさせる。ｘｆに対する２つの代替波形は互いに反転しており、ｘｆの立ち下がり／立ち上がりエッジは常にｄ＿１の立ち下がりエッジに対応することを正しく理解されたい。また、波形５１０ａ～５１０ｃ及び５２０ａ～５２０ｃから、ｘｒは、ｄ＿１の立ち下がりエッジに応答する任意のデータエッジなしに、一定の論理レベルに留まることを正しく理解されたい。
【0046】
図５に示すように、ｘｒ及びｘｆの一方のみが論理ハイである場合、ｄ＿１は論理ハイであり、２つの出力の両方が同じ極性である場合、ｄ＿１は論理ローであることを正しく理解されたい。ｘｒ、ｘｆ、及びｄ＿１のための真理値表は、ｘｒ、ｘｆの（００，０１，１０，１１）を、ＸＯＲゲートのための真理値表であるｄ＿１の（０，１，１，０）にマッピングすることを正しく理解されたい。その結果、スプリッタ回路４２０は「逆ＸＯＲゲート」と見なされてもよい。
【0047】
図５に示すように、ｘｒ及びｘｆのそれぞれは、入力信号ｄ＿１と比較して所定の期間におけるデータエッジの数の半分を備え、従って、分割信号ｘｒ及びｘｆはハーフレート分割信号と見なされてもよいことも正しく理解されたい。隣接するデータエッジ間の間隔はまた、ｄ＿１と比較してｘｒ、ｘｆにおいて長い。幾つかの実施形態において、入力信号ｄ＿１におけるデータエッジは、データサイクルの持続時間である単位間隔（ＵＩ）によって分けられてもよい。例えば、図５において、ｄ＿１のエッジ５０１及び５０２は、１つのＵＩによって分けられる一方で、ハーフレート分割信号ｘｒ及びｘｆのそれぞれにおいて、データエッジ間の間隔は、２つの元のＵＩよりも近づくことはない。
【0048】
図３に戻って参照すると、分割信号ｘｒ及びｘｆは、ＸＯＲゲート３４０において合成されて出力において遅延信号ｄ＿２を生成する前に、それぞれの遅延経路３３０１、３３０２において別々に遅延される。図５に示すように、波形５１０ａ～５１０ｃにおいて、出力信号ｄ＿２は、元の立ち上がりエッジ５０１及び５０３に対応する立ち上がりエッジ５３１及び５３３を有している。特に、立ち上がりエッジ５３１は、ｘｒの立ち上がりエッジ５１１に基づいており、ｘｒ＿ｒと称する可能性がある一方で、ｄ＿２の立ち上がりエッジ５３３は、ｘｒの立ち下がりエッジ５１３に基づいており、ｘｒ＿ｆと称する可能性がある。ｄ＿２の立ち下がりエッジ５３２は、ｄ＿１の立ち下がりエッジ５０２に対応しており、ｘｆの立ち上がりエッジ５１２に基づいているためｘｆ＿ｒと称する。ｄ＿２の立ち下がりエッジ５３４は、ｄ＿１の立ち下がりエッジ５０４に対応しており、ｘｆの立ち下がりエッジ５１４に基づいているためｘｆ＿ｆと称する。波形５２０ａ～５２０ｃは、一般に、代替モードにおけるｄ＿２及びｄ＿１、ｘｒ及びｘｆのデータエッジ間の相関関係を示しており、詳細には検討しない。
【0049】
本願の一態様によれば、本明細書中に説明する技法を用いて信号を遅延させることの利点は、改善された立ち上がり／立ち下がりスキュー（ＲＦＳ）範囲である。ＲＦＳは、立ち上がり及び立ち下がりエッジ伝搬遅延の間の差である。回路は、立ち上がり／立ち下がりデスキュー（ＲＦＤ）と称する動作において、信号の立ち上がり及び立ち下がりエッジの間の相対遅延を調整するために用いられてもよい。ＲＦＤは、例えば、信号ストリーム内の単一のパルス幅を修正するために用いられてもよい。一態様によれば、図３に示すような遅延線アーキテクチャ３００内の遅延経路３３０１、３３０２のそれぞれは、それ自体の内部でＲＦＤを実行するために用いられてもよい。例えば、図５の波形５１０ａ～５１０ｃを参照すると、第１の遅延経路３３０１は、ｘｒ内の立ち上がり／立ち下がりエッジ５１１及び５１３を調整することによってｘｒに対してＲＦＤを実行するために用いられてもよい一方で、第２の遅延経路３３０１は、ｘｆに対してＲＦＤを実行して立ち上がり／立ち下がりエッジ５１２及び５１４を調整してもよい。従って、スプリッタ回路３２０が、１つのフルレートデータ経路から２つのハーフレートデータ経路へデータ経路の数を２倍にするため、２つの遅延経路３３０１、３３０２は、図５に示すように、４つの立ち上がり／立ち下がりエッジｘｒ＿ｒ、ｘｒ＿ｆ、ｘｆ＿ｒ、及びｘｆ＿ｆの相対的な遅延タイミングの調整を提供してもよい。その結果、スプリッタ回路３２０等の回路におけるＲＦＳ制御の範囲が増大する。例えば、回路は、第１の遅延経路３３０１においてｘｒに対してＲＦＤを用いてｘｒ＿ｒ及びｘｒ＿ｆの遅延タイミングを調整することによって、ｄ＿２の偶数及び奇数の立ち上がりエッジの間の相対遅延を調整するよう、立ち上がり／立ち上がりデスキュー（ＲＲＤ）を実行してもよい。同様に、立ち下がり／立ち下がりデスキュー（ＦＦＤ）は、第２の遅延経路３３０２においてｘｆに対するＲＦＤを用いてｄ＿２に対して実行されてもよい。
【0050】
一実施形態によれば、入力信号ｄ＿１は１０Ｇｂｐｓ信号であり、２つの分割信号はハーフレート５Ｇｂｐｓ信号である。本願の態様による遅延線は、－５００～５００ｐｓの間のＲＦＤ（例えば、ｘｒ＿ｒ又はｘｒ＿ｆ対ｘｆ＿ｒ又はｘｆ＿ｆエッジデスキュー）範囲を有していてもよい。遅延線は、－２００～２００ｐｓの間のＲＲＤ（例えば、ｘｒ＿ｒ対ｘｒ＿ｆエッジデスキュー）範囲を有していてもよい。遅延線は、－２００～２００ｐｓの間のＦＦＤ（例えば、ｘｆ＿ｒ対ｘｆ＿ｆエッジデスキュー）範囲を有していてもよい。ｘｒ線は入力信号の全ての立ち上がりエッジを処理し、ｘｆは入力信号の全ての立ち下がりエッジを処理するため、パルス拡大が正のＲＦＤとして数えられる場合に、ＲＦＤ範囲は特に大きく、実質的にマイナスのｘｒ遅延線範囲からプラスのｘｆ遅延線範囲までである。
【0051】
本願の一態様は、図３に示すような遅延線３００等の遅延線内部の並列遅延経路の較正方法に関している。図５から、初期電源投入又は起動時のｘｒ及びｘｆの初期状態に応じて、２つの起動モードが存在してもよいことを正しく理解されたい。起動モードに関わらず、スプリッタ回路４２０において受信される任意の第１のｄ＿１エッジが、波形５１０ａ～５１０ｃ又は５２０ａ～５２０ｃのうちの１つに従ってｘｒ又はｘｆ上のエッジを生じ、遅延線は、ｄ＿１からの同じエッジを有する遅延信号ｄ＿２を生成するため、ｘｒ又はｘｆの初期起動モードに基づいて、特別な測定又は「プライミング」は必要とされないことを、図５から正しく理解されたい。起動後の最初のエッジでさえも正しく処理される。
【0052】
一態様によれば、遅延線３００は、その２つの起動モードを考慮しながら較正されてもよい。図５の波形５１０ａ～５１０ｃ及び５２０ａ～５２０ｃに示すように、２つの起動モードは、連続する立ち上がり出力エッジの履歴を入れ替え、出力立ち下がりエッジについても同様である。例えば、波形５１０ａ～５１０ｃに示す第１の起動モードにおいて、出力信号ｄ＿２における２つの連続する立ち上がりエッジ５３１、５３３はｘｒ＿ｒに対応し、その後にｘｒ＿ｆが続く。逆に、波形５２０ａ～５２０ｃに示す第２の起動モードにおいて、出力信号ｄ＿２における連続する立ち上がりエッジ５４１、５４３は最初にｘｒ＿ｆに対応し、その後にｘｒ＿ｒが続く。エッジｘｒ＿ｒ及びｘｒ＿ｆは両方とも出力信号ｄ＿２の立ち上がりエッジに寄与するが、ｘｒ遅延経路３３０１上で立ち上がり又は立ち下がりエッジとして移動する。従って、スプリッタ回路起動モードが、結果として生じる出力信号ｄ＿２のタイミング較正に影響を及ぼさないように、遅延経路３３０１及び３３０２を調整することによって、全ての４つのエッジｘｒ＿ｒ、ｘｒ＿ｆ、ｘｆ＿ｒ、及びｘｆ＿ｆを較正する必要がある。
【0053】
４つのエッジｘｒ＿ｒ、ｘｒ＿ｆ、ｘｆ＿ｒ、及びｘｆ＿ｆのそれぞれを較正するための例示的な方法を、ここで図６を参照して検討する。図６は、幾つかの実施形態による、較正方法中の異なる動作状態を表す一連の信号波形を示している。図６は、ラインデータ間隔で切り替わる立ち上がり／立ち下がりエッジを有する入力信号ｄ＿１のための波形６００を示している。
【0054】
ｘｒ＿ｒ及びｘｒ＿ｆを較正するため、出力遅延信号ｄ＿２を監視しながら、第１の遅延経路３３０１における立ち上がりエッジ及び立ち下がりエッジの伝搬に向けられる調整可能な遅延が調整されてもよい。幾つかの実施形態において、遅延分割信号ｘｆ’を一定レベルに設定して、ｘｒの較正を可能にしてもよい。波形６１０ａ～６１０ｃは、ｘｆ’が強制的に論理ローにされる場合に、コンバイナＸＯＲゲート３４０が立ち上がりエッジｘｒ＿ｒをｘｆ’と合成して、ｄ＿２における立ち上がりエッジ６１１を生成することを示している。従って、ｄ＿２の測定された立ち上がりエッジ６１１は、第１の遅延経路３３０１を通るｘｒの伝搬に基づく立ち上がりエッジｘｒ＿ｒのタイミング遅延を表している。立ち上がりエッジｘｒ＿ｒを較正するため、遅延経路３３０１における立ち上がりエッジ伝搬遅延量は、ｄ＿２の監視した立ち上がりエッジ６１１が所望の所定タイミングになるまで、調整されてもよい。遅延経路３３０１の性質に応じて、任意の適切な方法を用いて、立ち上がりエッジのその伝搬遅延量を調整してもよい。一実施例において、制御信号が、立ち上がりエッジ遅延量の変化を示すよう、遅延経路３３０１に送信されてもよい。ｄ＿２の立ち上がりエッジ６１１に対する所望の所定タイミングは、元の立ち上がりエッジ６０１等の既知の基準と比較して設定された量の遅延時間であってもよいが、任意の基準タイミングが立ち上がりエッジ６１１に対する所望のタイミングを較正するために用いられてもよいことを正しく理解されたい。一実施例において、較正は相対的であってもよく、即ち、ｘｒ＿ｒ等の各エッジ種類について、遅延経路における遅延設定は、監視するｄ＿２エッジが基準遅延線設定に相関する値になるように調整されてもよい。基準遅延線設定は、遅延線回路構成への１つ以上の外部接続によって、例えば、外部信号発生器及びオシロスコープに接続することによって、別々に較正されてもよい。
【0055】
遅延線における他の特有のエッジ種類も同様に、ｘｒの立ち上がりエッジｘｒ＿ｒの較正に関して上で説明した方法を用いて較正されてもよい。図６の波形６２０ａ～６２０ｃに示すように、ｘｆ’を一定の論理ハイに設定することによって、スプリッタ回路４２０は、図５の波形５２０ａ～５２０ｃに示すような代替の起動モードと同様に強制的に動作させられる。ｄ＿２の測定された立ち上がりエッジ６１３は、第１の遅延経路３３０１を通るｘｒの立ち下がりエッジの伝搬に基づく立ち下がりエッジｘｒ＿ｆのタイミング遅延を表している。立ち下がりエッジｘｒ＿ｆを較正するため、遅延経路３３０１における立ち下がりエッジ伝搬遅延量は、ｄ＿２の監視した立ち上がりエッジ６１３が所望の所定タイミングになるまで、調整されてもよい。
【0056】
同様に、第２の遅延経路３３０２におけるｘｆの伝搬のための立ち下がり及び立ち上がりエッジ遅延を較正するため、遅延分割信号ｘｒ’は、一定の論理ハイ（ｘｆ＿ｒを較正するため、波形６３０ａ～６３０ｃを参照）又は一定の論理ロー（ｘｆ＿ｒを較正するため、波形６４０ａ～６４０ｃを参照）に設定されてもよい。ｘｆ＿ｒを較正するため、遅延経路３３０２における立ち上がりエッジ伝搬遅延量は、ｄ＿２の監視した立ち下がりエッジ６３２が所望の所定タイミングになるまで、調整されてもよい。ｘｆ＿ｆを較正するため、遅延経路３３０２における立ち下がりエッジ伝搬遅延量は、ｄ＿２の監視した立ち上がりエッジ６４４が所望の所定タイミングになるまで、調整されてもよい。
【0057】
本願の一態様によれば、フルレート遅延線は、２つのハーフレート遅延線を別々に較正することによって較正することができる。図７は、較正のためのフィードバック経路を有する遅延線７００の略図である。遅延線７００において、スプリッタ回路７２０はフルレート入力信号ｄ＿１を受信し、２つのそれぞれの並列遅延経路７３０１及び７３０２において遅延される２つのハーフレート分割信号ｘｒ及びｘｆを生成する。遅延経路の出力における遅延分割信号ｘｒ’及びｘｆ’は、コンバイナＸＯＲゲート７４０において合成されて、遅延信号ｄ＿２を生成する。フィードバック経路７５０は、ＸＯＲゲート７４０の出力を２つの遅延経路７３０１及び７３０２に結合して、例えば、図６に関連して上で検討した較正方法を用いて遅延経路の較正中に出力信号を監視する。
【0058】
幾つかの実施形態において、フィードバック経路７５０はリングループ周波数（ＲＬＦ）ボックスを含む。ＲＬＦボックスは、多数の遅延素子を中心とする反転ループを閉じることによって形成されるリング発振器回路を備えている。ループ素子の遅延の変化は結果として周波数の変化を生じ、タイミング遅延の正確な測定を可能にする。例示的なＲＬＦ実装は、米国特許第９１４７６２０号明細書に詳細に説明されており、その全てを参照して本明細書に組み込む。図７は、ハーフレート遅延経路７３０１、７３０２がフィードバック経路７５０に結合されて、ハーフレート遅延経路を較正するためのＲＬＦ信号の挿入を可能にすることを示している。制御ユニット７５２は、それぞれの遅延経路７３０１、７３０２へのｄｒｖ＿ｄｄ ｘ｛ｒ，ｆ｝サブライン入力の両方にＲＬＦ信号を挿入するために設けられる。
【0059】
本発明の少なくとも１つの実施形態の幾つかの態様を上記のように説明してきたが、様々な変更、修正、及び改良が、当業者には容易に思い付くことが正しく理解されるものとする。
【0060】
例えば、スプリッタを２方向スプリッタによって示した。Ｎ方向スプリッタに対し、スプリッタは同様に機能して、各立ち上がり及び立ち下がりエッジをＮ個の並列経路に分配してもよく、経路への立ち上がり又は立ち下がりエッジのそれぞれの適用は、その経路内の状態変化を生じる原因となる。Ｎが２より大きくてもよいＮ相ディバイダは、当該技術において公知であり、説明において着目した２相ディバイダの例示的な一般化である。これは、Ｎ方向「逆ＸＯＲ」として機能し、ライン出口において、信号は、やはり当該技術において公知のＮ方向ＸＯＲ回路と組み合わされてもよい。
【0061】
かかる代替例、変形例、及び改良は、本開示の一部であるよう意図されており、発明の精神及び適用範囲内にあるよう意図されている。更に、本発明の利点が示されているが、本明細書中に説明する技術の全ての実施形態が、全ての記載された利点を包含するわけではないことは正しく理解されたい。幾つかの実施形態は、本明細書中で有利であると説明されたいずれの特徴も実装施しない可能性があり、場合によっては、説明した特徴のうちの１つ以上が、更なる実施形態を達成するために実装されてもよい。従って、上記の説明及び図面は、ほんの一例にすぎない。
【0062】
本発明の様々な態様は、単独で、組み合わせて、若しくは、前述において説明された実施形態において特に検討されていない様々な編成で用いられてもよく、従って、前記説明において述べた、又は、図面に示したコンポーネントの詳細及び編成にその用途が限定されることはない。例えば、一実施形態において説明された態様は、他の実施形態において説明された態様と何らかの方法で組み合わされてもよい。
【0063】
また、発明は、実施例が提供された方法として実施されてもよい。方法の一部として実行された動作は、何らかの適切な方法で順序付けられてもよい。従って、実施形態は、例示した実施形態において逐次的な動作として示されてはいるが、幾つかの動作を同時に実行することを含み得る、動作が図示したものとは異なる順序で実行されて構成されてもよい。
【0064】
かかる代替例、変形例、及び改良は、本開示の一部であるよう意図されており、発明の精神及び適用範囲内にあるよう意図されている。更に、本発明の利点を示したが、発明の全ての実施形態がそれぞれ説明した利点を含むとは限らないことを、正しく理解されたい。幾つかの実施形態は、本明細書中で、及び場合によっては利点として説明された何らかの特徴を実装するとは限らない。従って、上記の説明及び図面は、ほんの一例にすぎない。
【0065】
クレーム要素を変更するよう特許請求の範囲において「第１」、「第２」、「第３」、等のような順序を表す用語の使用は、それ自体で、何らかの優先、先行、若しくは、方法の動作が実行される別の又は時間的順序に勝る１つのクレーム要素の順序を暗示するものではなく、単に、クレーム要素を識別するよう、ある特定の名前を有する１つのクレーム要素を、同じ名前を有する（が、順序を表す用語の使用のために）別の要素から区別するための表示として用いられる。
【0066】
また、本明細書中で用いる表現及び用語は説明のためのものであり、制限するものとして見なすべきではない。本明細書中での「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、又は「有する（ｈａｖｉｎｇ）」、「含有する（ｃｏｎｔａｉｎｉｎｇ）」、「関わる（ｉｎｖｏｌｖｉｎｇ）」、及びそれらの変形例の使用は、それ以降に挙げられた項目及びその均等物並びに追加項目を包含することを意味する。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【国際調査報告】