特表 2022-529804 半導体構造および方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-06-24

(54)【発明の名称】半導体構造および方法

(51)【国際特許分類】

   H01L 21/316 20060101AFI20220617BHJP

【ＦＩ】

H01L21/316 S

H01L21/316 M

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2021562806

(86)(22)【出願日】2020-04-23

(85)【翻訳文提出日】2021-12-09

(86)【国際出願番号】 FI2020050265

(87)【国際公開番号】W WO2020216992

(87)【国際公開日】2020-10-29

(31)【優先権主張番号】20195341

(32)【優先日】2019-04-26

(33)【優先権主張国・地域又は機関】FI

(81)【指定国・地域】

(71)【出願人】

【識別番号】513323128

【氏名又は名称】トゥルン イリオピスト

(74)【代理人】

【識別番号】100120891

【弁理士】

【氏名又は名称】林 一好

(74)【代理人】

【識別番号】100165157

【弁理士】

【氏名又は名称】芝 哲央

(74)【代理人】

【識別番号】100205659

【弁理士】

【氏名又は名称】齋藤 拓也

(74)【代理人】

【識別番号】100126000

【弁理士】

【氏名又は名称】岩池 満

(74)【代理人】

【識別番号】100185269

【弁理士】

【氏名又は名称】小菅 一弘

(72)【発明者】

【氏名】ラウッカネン ペッカ

(72)【発明者】

【氏名】レフティオ ユハ－ペッカ

(72)【発明者】

【氏名】ジャハンシャー ラド ザフラ

(72)【発明者】

【氏名】クズミン ミハイル

(72)【発明者】

【氏名】プンッキネン マルコ

(72)【発明者】

【氏名】ラハティ アンッティ

(72)【発明者】

【氏名】コッコ カレヴィ

【テーマコード（参考）】

5F058

【Ｆターム（参考）】

5F058BA20

5F058BC02

5F058BD01

5F058BE01

5F058BF54

5F058BF55

5F058BF60

5F058BJ01

(57)【要約】

本開示は、表面（１１１）を有する結晶シリコン基板（１１０）と、シリコン基板（１１０）の表面（１１１）上の結晶シリコン酸化物上部構造（１２０）とを備える半導体構造（１００）に関し、シリコン酸化物上部構造（１２０）は、少なくとも２分子層の厚さと、ウッドの記法を用いて（１×１）平面構造とを有する。また、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造とを備える半導体構造を形成する方法にも関し、この方法は、真空チャンバ内に実質的に清浄な堆積表面を有するシリコン基板を提供するプロセスと、シリコン基板を１００～５３０℃の範囲の酸化温度Ｔ_Ｏに加熱するプロセスと、シリコン基板を酸化温度に保ちながら、分子状酸素（Ｏ_２）を、１×１０^－８～１×１０^－４ｍｂａｒの範囲の酸化圧力Ｐ_Ｏおよび０．１～１０，０００Ｌ（ラングミュア）の範囲の酸素ドーズ量Ｄ_Ｏで真空チャンバ内に供給するプロセスと、を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

表面（１１１）を有する結晶シリコン基板（１１０）と、前記シリコン基板（１１０）の前記表面（１１１）上の結晶シリコン酸化物上部構造（１２０）とを備える半導体構造（１００）であって、前記シリコン酸化物上部構造（１２０）は、少なくとも２分子層の厚さと、ウッドの記法を用いて（１×１）平面構造とを有する、半導体構造（１００）。

【請求項2】

前記表面（１１１）が、シリコン｛１００｝、シリコン｛１１１｝、またはシリコン｛１１０｝表面である、請求項１に記載の半導体構造（１００）。

【請求項3】

前記シリコン酸化物上部構造（１２０）が、１ｎｍ（ナノメートル）、２ｎｍ、または３ｎｍ以上、および／または１０ｎｍ、７ｎｍ、または５ｎｍ以下の厚さを有する、請求項１または２に記載の半導体構造（１００）。

【請求項4】

前記シリコン酸化物上部構造上に誘電体キャッピング層（１３０）をさらに備える、請求項１～３のいずれか一項に記載の半導体構造（１００）。

【請求項5】

前記キャッピング層（１３０）は、１０以上の比誘電率Ｋを有する誘電体材料を備える、請求項４に記載の半導体構造（１００）。

【請求項6】

請求項７～１７のいずれか一項に記載の方法を用いて形成された、請求項１～５のいずれか一項に記載の半導体構造（１００）。

【請求項7】

結晶シリコン基板と、前記シリコン基板上に結晶シリコン酸化物上部構造を備える、半導体構造を形成するための方法（２００）であって、前記方法（２００）が、
・真空チャンバ内に実質的に清浄な堆積表面を有する前記シリコン基板を提供するプロセス（２０１）と、
・前記シリコン基板を１００～５３０℃の範囲の酸化温度Ｔ_Ｏに加熱するプロセス（２０５）と、
・前記シリコン基板を前記酸化温度に保ちながら、分子状酸素Ｏ_２を、１×１０^－８ｍｂａｒ（ミリバール）～１×１０^－４ｍｂａｒの範囲の酸化圧力Ｐ_Ｏおよび０．１～１０，０００Ｌ（ラングミュア）の範囲の酸素ドーズ量Ｄ_Ｏで真空チャンバ内に供給するプロセス（２０６）と、を含み、
これにより、前記シリコン酸化物上部構造が前記堆積表面上に形成され、前記シリコン酸化物上部構造は、少なくとも２分子層の厚さと、ウッドの記法を用いて（１×１）平面構造とを有する、方法（２００）。

【請求項8】

前記堆積表面が、シリコン｛１００｝、シリコン｛１１１｝、またはシリコン｛１１０｝表面である、請求項７に記載の方法（２００）。

【請求項9】

前記酸化温度Ｔ_Ｏが、１５０～５２０℃、２００～５００℃、２５０～４８０℃、３００～４６０℃、または３５０～４５０℃の範囲にある、請求項７または８に記載の方法（２００）。

【請求項10】

前記酸化圧力Ｐ_Ｏが、１×１０^－８ｍｂａｒ～１×１０^－５ｍｂａｒ、または１×１０^－７ｍｂａｒ～１×１０^－６ｍｂａｒ、または５×１０^－７ｍｂａｒ～５×１０^－５ｍｂａｒの範囲内にある、請求項７～９のいずれか一項に記載の方法（２００）。

【請求項11】

前記酸素ドーズ量Ｄ_Ｏが、１～１０００Ｌもしくは５～５００Ｌの範囲、または１０～１００Ｌの範囲にある、請求項７～１０のいずれか一項に記載の方法（２００）。

【請求項12】

前記分子状酸素Ｏ_２は、０．５ｓ（秒）～３０ｍｉｎ（分）、または３０ｓ～１５ｍｉｎ、または１ｍｉｎ～１０ｍｉｎの酸化持続時間ｔ_Ｏにわたって、前記真空チャンバ内に供給される、請求項７～１１のいずれか一項に記載の方法（２００）。

【請求項13】

前記シリコン基板を提供するプロセス（２０１）が、分子状酸素を供給するプロセスの前に、存在し得る自然酸化物および／または他の不純物を除去するために、前記堆積表面を洗浄するプロセス（２０２）を含む、請求項７～１２のいずれか一項に記載の方法（２００）。

【請求項14】

前記堆積表面を洗浄するプロセス（２０２）は、ＲＣＡ洗浄ステップ（２０３）と、前記ＲＣＡ洗浄ステップ（２０３）に続いて、２００～３００℃のプレアニール温度Ｔ_Ａおよび１×１０^－４ｍｂａｒ以下のプレアニール圧力Ｐ_Ａで、１分以上のプレアニール持続時間ｔ_Ａのプレアニール期間にわたるプレアニールステップ（２０４）とを含む、請求項１３に記載の方法（２００）。

【請求項15】

前記シリコン酸化物上部構造上に誘電体キャッピング層を堆積させるプロセス（２０７）をさらに含む、請求項７～１４のいずれか一項に記載の方法（２００）。

【請求項16】

最高処理温度Ｔ_ｍａｘが５００℃以下、または４８０℃以下、または４６０℃以下、または４５０℃以下である、請求項７～１５のいずれか一項に記載の方法（２００）。

【請求項17】

前記半導体構造が、請求項１～６のいずれか一項に記載の半導体構造（１００）である、請求項７～１６のいずれか一項に記載の方法（２００）。

【請求項18】

結晶シリコン基板の表面を不動態化するために、半導体構造において、ウッドの記法を用いた（１ｘ１）平面構造を有する結晶シリコン酸化物上部構造の使用。

【請求項19】

前記半導体構造が、請求項１～６のいずれか一項に記載の半導体構造（１００）である、請求項１８に記載の使用。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体構造およびその形成方法に関する。特に、本開示は、シリコンベースの半導体デバイスの表面不動態化のためのシリコン酸化物構造に関する。

【背景技術】

【0002】

シリコンは、トランジスタ、コンデンサ、ダイオード、フォトダイオード、および他のタイプのマイクロエレクトロニクスおよびフォトニック部品のような従来の半導体デバイスにおいて、最も一般的な基板材料である。全てのこのようデバイスにおいて、基板の界面品質が最も重要である。

【0003】

従来のデバイスでは、シリコン基板の表面は、典型的には、前記表面上に熱酸化物の層を成長させることによって不動態化される。しかしながら、既知の酸化方法では、シリコン酸化物層が非晶質になってしまう。このような酸化物層が非晶質になると、不動態化されたシリコン表面における欠陥状態が必然的にも発生する。このため、従来不動態化された基板上に製造されていたデバイスの性能が必然的に劣化する。さらに、従来の酸化手順は、比較的高い処理温度に依存し、このため、シリコン基板および／またはそのような基板上に作製された構造の特性を劣化させることがある。このような課題に鑑みて、シリコン表面の不動態化に関連する新しい解決策を開発することが望ましい場合がある。

【0004】

特許文献１には、既存のシリコン表面に１原子層の酸素を自己制限的に堆積させて、１分子層の結晶性二酸化ケイ素を形成する方法が開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許出願公開第２００６／０００３５００号明細書

【発明の概要】

【0006】

この概要は、以下の「発明を実施するための形態」でさらに説明される概念の選択を簡略化された形態で紹介するために提供される。この概要は、特許請求される主題の重要な特徴または本質的な特徴を識別することを意図するものではなく、特許請求される主題の範囲を限定するために使用されることを意図するものでもない。

【0007】

第一の態様によれば、半導体構造が提供される。半導体構造は、表面を有する結晶シリコン基板と、シリコン基板の表面上の結晶シリコン酸化物上部構造とを備え、シリコン酸化物上部構造は、少なくとも２分子層の厚さと、ウッドの記法を使用する（１×１）平面構造とを有する。

【0008】

第二の態様によれば、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造とを備える半導体構造を形成する方法が提供される。この方法は、真空チャンバ内に実質的に清浄な堆積表面を有するシリコン基板を提供するプロセスと、シリコン基板を１００～５３０℃の範囲の酸化温度Ｔ_Ｏに加熱するプロセスと、シリコン基板を酸化温度に保ちながら、分子状酸素（Ｏ_２）を、１×１０^－８ｍｂａｒ（ミリバール）～１×１０^－４ｍｂａｒの範囲の酸化圧力Ｐ_Ｏおよび０．１～１０，０００Ｌ（ラングミュア）の範囲の酸素ドーズ量Ｄ_Ｏで真空チャンバ内に供給するプロセスと、を含む。

【0009】

これにより、結晶シリコン酸化物上部構造が堆積表面上に形成され、シリコン酸化物上部構造は、少なくとも２分子層の厚さと、ウッドの記法を用いて（１×１）平面構造とを有する。

【0010】

第三の態様によれば、本開示は、結晶シリコン基板の表面を不動態化するために、半導体構造において、ウッドの記法を用いた（１ｘ１）平面構造を有する結晶シリコン酸化物上部構造の使用に関する。

【0011】

第三の態様の実施形態では、半導体構造は、第一の態様または第一の態様のいずれかの実施形態による半導体構造である。具体的には、第一の態様または第一の態様のいずれかの実施形態による半導体構造において、結晶シリコン基板の表面を不動態化するために、第三の態様による結晶シリコン酸化物上部構造を使用することができることを理解されたい。

【0012】

本開示は、添付の図面に照らして読まれる以下の詳細な説明から、より良く理解されるであろう。

【図面の簡単な説明】

【0013】

【図1】半導体構造の断面図を示す。

【図2】半導体構造を形成する方法を示す。

【図3】図３ａ、図３ｂ、および図３ｃは、シリコン試料の走査型トンネル顕微鏡像を示す。

【図4】図４ａおよび図４ｂは、別のシリコン試料の走査型トンネル顕微鏡像を示す。

【発明を実施するための形態】

【0014】

特に反対に述べられていない限り、前述の図面のいずれの図面も縮尺通りに描かれていないことがある。それは、前記図面の実施形態の特定の構造的態様を強調するために、前記図面のいずれの要素も、前記図面の他の要素に対して不正確な比で描かれ得るからである。

【0015】

さらに、前述の図面の任意の２つの図面の実施形態における対応する要素は、前記２つの図面の実施形態の特定の構造的態様を強調するために、前記２つの図面において互いに比例してないことがあり得る。

【0016】

図１は、一実施形態による半導体構造１００の部分断面図を概略的に示す。

【0017】

本明細書では、「半導体」は、シリコン（Ｓｉ）などの材料を指すことができ、金属などの導電性材料の導電率と、多くのプラスチックおよびガラスなどの絶縁材料の導電率との間の中間の導電率を有する。半導体、例えば、Ｓｉは、結晶構造を有していても有していなくてもよい。

【0018】

本明細書では、材料の「結晶」構造は、規則正しい三次元結晶格子を形成する前記材料の原子核などの構成要素を指すことができる。

【0019】

さらに、「半導体構造」は、トランジスタ、例えば、パワートランジスタもしくはフォトトランジスタ、キャパシタ、ダイオード、例えば、フォトダイオードもしくはパワーダイオード、マイクロプロセッサ、またはフォトニックデバイス、例えば、ディスプレイ、光検出器、または太陽電池などの、完全な動作可能な半導体構成要素、素子、または装置の構造部分、層、および／または他の要素の全部または一部のみを含み得る構造を指すことができる。そのような構成要素、素子、またはデバイスの一部のみを形成する場合、用語「構造」は、そのような構成要素、素子、またはデバイスの「ための」構造、または構築ブロックと見なすことができる。特に、半導体構造は、一般に、半導体材料に加えて、導体および／または絶縁体のような非半導体材料を備え得る。

【0020】

図１の実施形態では、半導体構造１００は、結晶シリコン基板１１０を備える。

【0021】

本開示全体を通して、「基板」は、平坦な、またはわずかに湾曲し得る表面を提供する固体を指すことができ、その結果、材料は、その表面上に配置され、堆積され、エッチングされ、および／または刻まれ得る。例えば、基板は、様々な半導体構造および／またはデバイス、例えば集積回路、太陽電池、または光検出器を製造するのに適した、Ｓｉなどの半導体材料を含むウェーハを備えてもよい。

【0022】

本明細書では、「表面」は、平面の一般化の有限部分を指すことができ、この平面は、ゼロでない曲率、おそらくは位置に依存する曲率を有することができ、好ましくは平滑であり得る。さらに、表面は、接続されていること、すなわち、２つの分離したサブ表面に分割されていないことも、あるいは経路接続されていることもあり得る。いくつかの表面は、単純に接続されていることもあり得る。追加または代替として、表面は、本体または要素の外側境界の一部を指すことができる。表面は、具体的には、特定の観察方向から見ることができる本体もしくは要素の外側境界の一部またはその一部を指すことができる。

【0023】

図１の実施形態のシリコン基板１１０は、表面１１１を有する。他の実施形態では、シリコン基板は、一般に、表面を備えることができる。

【0024】

図１の実施形態の表面１１１は、結晶性表面である。他の実施形態では、シリコン基板は、少なくとも部分的に、すなわち、部分的または全体的に、結晶性表面を有することができる。

【0025】

本明細書全体を通して、「結晶性表面」は、二次元格子および／または二次元単位格子が定義されるような並進対称性を有する一片の結晶性物質の表面を指すことができる。追加または代替として、結晶性表面は、結晶体の表面を指すことができ、これは、前記結晶体のバルク格子の結晶面に沿って（実質的に）延在してもしなくてもよい、

【0026】

シリコン基板１１０の表面１１１は、図１では単一の線分として描かれているが、シリコン基板の表面は、一般に、吸着原子、ステップ吸着原子、キンク原子、ステップ原子、および／または表面空孔など、結晶性表面に典型的な任意の数の任意のタイプの特徴を含むことができる。

【0027】

図１の実施形態では、半導体構造１００は、またシリコン基板１１０の表面１１１上に結晶シリコン酸化物上部構造１２０も備える。

【0028】

本開示では、「上部構造」は、任意の構造、例えば、結晶構造、部分、または要素上に配置された層を指すことができる。さらに、「層」は、表面または本体上に配置された概ねシート形状の要素を指すことができる。追加または代替として、層は、一連の重ねた、重ね合わされた、または積み重ねられた概ねシート形状の要素のうちの１つを指すことができる。

【0029】

さらに、「シリコン酸化物」は、Ｓｉおよび酸素（Ｏ）を含む二元化合物を指してもよい。シリコン酸化物は、化学量論的シリコン酸化物（ＳｉＯ_２）および／または非化学量論的シリコン酸化物（ＳｉＯ_Ｘ）を指すことができる。シリコン酸化物は、不純物としてＳｉまたはＯ以外の微量の元素を含んでも、含まなくてもよい。

【0030】

図１の実施形態のシリコン酸化物上部構造１２０は、少なくとも２分子層の厚さを有する。特に、シリコン酸化物上部構造１２０は、約３ナノメートル（ｎｍ）の厚さを有する。一般に、シリコン酸化物上部構造の厚さが厚いほど、前記シリコン酸化物上部構造内のピンホールおよび／または他の欠損の密度を低減することができ、一方、厚さが薄いほど、前記シリコン酸化物上部構造を含む半導体デバイスの性能を改善することができる。他の実施形態では、シリコン酸化物上部構造は、少なくとも２分子層の任意の厚さ、例えば、１ｎｍ、２ｎｍ、または３ｎｍ以上、および／または１０ｎｍ、７ｎｍ、または５ｎｍ以下の厚さを有してもよい。

【0031】

本明細書全体を通して、「厚さ」は、シリコン基板の表面に垂直に測定された要素の測定を指すことができる。さらに、「少なくとも２分子層」の厚さは、二酸化ケイ素、例えば、石英（例えば、α－石英）の結晶多形体の繰り返し構造モチーフの少なくとも２つのユニットの組み合わせた厚さを指すことができる。追加または代替として、少なくとも２分子層の厚さは、約０．５ｎｍ、または０．７ｎｍ、または１ｎｍ以上の厚さを指すことができる。

【0032】

シリコン酸化物上部構造１２０は、一定の厚さを有するものとして図１に示されているが、シリコン酸化物上部構造は、一般に、位置依存、実質的に一定、または一定の厚さを有することができる。

【0033】

図１の実施形態のシリコン酸化物上部構造１２０は、ウッドの記法を用いて（１ｘ１）平面構造を有する。シリコン酸化物上部構造のこのような構造は、一般に、表面欠陥密度を減少させることによってシリコン基板の表面品質を改善することができる。他の実施形態では、シリコン酸化物上部構造は、一般に、そのような構造を有することができる。

【0034】

当業者に知られているように、「ウッドの記法」は、結晶基板のバルク格子ベクトルに由来する表面格子ベクトルの観点から、結晶基板の表面上の層のような秩序化された上部構造の結晶構造を特定するための方法である。上部構造の微細構造が結晶基板の対称特性に関連する対称特性を有する場合、ウッドの記法の使用は、利用可能である。

【0035】

ここで、「（１ｘ１）平面構造」とは、上部構造、例えば、結晶基板の表面に（実質的に）平行に延びる結晶面を有するエピタキシャル状の上部構造の結晶微細構造を言うことができる。前記結晶面は、ウッドの記法を用いて（１×１）として表すことができる長さを有する２つの格子ベクトルを有する単位格子、例えば、基本単位格子を有することができる。（１ｘ１）平面構造は、具体的には、（１ｘ１）Ｒ０°構造を指すことができる。特に、（１×１）シリコン酸化物上部構造は、（１×１）Ｒ０°－ＳｉＯ_２構造を指すことも、あるいは指さないこともできる。

【0036】

結晶シリコン基板の表面上に（１ｘ１）シリコン酸化物上部構造が存在することは、一般に、例えば、３つのタイプの標準的な表面特性評価方法を組み合わせることによって、直接的かつ積極的に検証され得る。第一に、必要であれば、層のように、試験されるべき上部構造を露出させなければならない。そして、Ｘ線光電子分光法（ＸＰＳ）を用いて、表面にシリコン酸化物が存在することを確認してもよい。ＸＰＳに続いて、低速電子線回折（ＬＥＥＤ）分析を行うことができる。ＬＥＥＤ分析が（１ｘ１）パターンを示す場合、走査型トンネル顕微鏡（ＳＴＭ）を使用することができる。ＳＴＭが、清浄で、酸化されていないシリコン表面の典型的な再構成パターンを示す特徴が見られず、その代わりに、結晶シリコン基板の表面の関連する格子定数と同様および／または実質的に等しい（例えば、２５％以内、または２０％、または１０％以内の）パターン間距離を有し、行（ｒｏｗ）のようなパターンを示す特徴が見られる場合、（１ｘ１）シリコン酸化物上部構造がその表面上に存在することになる。

【0037】

図１の実施形態では、半導体構造１００は、シリコン酸化物上部構造１２０上に誘電体キャッピング層１３０をさらに含む。そのようなキャッピング層は、一般に、シリコン酸化物上部構造を不動態化し、その寿命を延ばすことができる。追加または代替として、このようなキャッピング層は、厚さおよび／または比誘電率が十分に大きな誘電体層が必要とされる電界効果トランジスタまたはコンデンサのような半導体デバイス内の半導体構造の利用を容易にすることができる。他の実施形態では、半導体構造は、シリコン酸化物上部構造上に、キャッピング層を含んでも含まなくてもよい。

【0038】

本明細書では、「キャッピング層」は、シリコン酸化物上部構造上に配置された層を指すことができ、前記シリコン酸化物上部構造を少なくとも部分的に、すなわち、部分的または全体的に覆うことができる。

【0039】

図１の実施形態のキャッピング層１３０は、非晶質であってもよい。半導体構造がキャッピング層を備える他の実施形態では、前記キャッピング層は、任意の適切な少なくとも部分的に秩序化された（例えば、結晶性、半結晶性、または準結晶性）構造を有しても、あるいは無秩序化された（例えば、非晶質）構造を有してもよい。

【0040】

図１の実施形態のキャッピング層１３０は、例えば、約１０ｎｍの厚さを有することができる。キャッピング層のより高い厚さは、前記キャッピング層によってもたらされる不動態化効果を増加させることができ、一方、より低い厚さは、半導体デバイスにおいて他の有利な特徴を提供することができる。半導体構造がキャッピング層を含む他の実施形態では、前記キャッピング層は、任意の適切な厚さ、例えば、１ｎｍ、２ｎｍ、または５ｎｍ以上、および／または５００ｎｍ、２５０ｎｍ、または１００ｎｍ以下の厚さを有してもよい。

【0041】

図１の実施形態のキャッピング層１３０は、１０以上の比誘電率（Ｋ）を有する誘電体材料を含むことができる。そのような材料の例には、酸化ハフニウム（ＨｆＯ_２）、酸化タンタル（Ｔａ_２Ｏ_５）、ケイ酸ハフニウム（ＨｆＳｉＯ_４）、酸化チタン（ＴｉＯ_２）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、チタン酸バリウム（ＢａＴｉＯ_３）、酸化ランタンアルミニウム（ＬａＡｌＯ_３）、二酸化ジルコニウム（ＺｒＯ_２）、ケイ酸ジルコニウム（ＺｒＳｉＯ_４）、酸化セリウム（ＣｅＯ_２）、酸化イットリウム（Ｙ_２Ｏ_３）、またはそれらの混合物が含まれる。他の実施形態では、キャッピング層は、任意の適切な誘電体材料、例えば、酸化物、窒化物、酸窒化物、ケイ酸塩、および／またはチタン酸塩を含むことができ、これらは、１０以上、２０以上、または５０以上の比誘電率を有しても有しなくてもよい。

【0042】

第一の態様の前述の実施形態のいずれも、互いに組み合わせて使用することができることを理解されたい。言い換えれば、いくつかの実施形態は、第一の態様のさらなる実施形態を形成するために、一緒に組み合わされてもよい。

【0043】

上記では、主として、半導体構造の構造的、材料的側面について論じた。以下では、半導体構造を形成するための方法に関連する側面に、より重点を置く。構造および材料の態様に関連する実装方法、定義、詳細、および利点について上述したことは、以下で論じる方法および態様に必要な変更を加えて適用される。同じことが、逆に当てはまる。

【0044】

第二の態様による方法を使用して、第一の態様による半導体構造、および第一の態様に関連して説明した実施形態のいずれかを提供することができることを特に理解されたい。対応して、第一の態様のいずれかの実施形態による任意の半導体構造は、第二の態様による方法を使用して、製造することができる。

【0045】

図２は、一実施形態に従って、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造とを備える半導体構造を形成するための方法２００を示す。

【0046】

図２の実施形態では、方法２００は、プロセス２０１において、真空チャンバ内に実質的に清浄な堆積表面を有するシリコン基板を提供するステップを含む。他の実施形態では、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造とを備える、半導体構造を形成するための方法は、一般に、シリコン基板を提供するステップを含むことができる。

【0047】

本明細書では、「プロセス」は、最終結果につながる一連の１つ以上のステップを指すことがある。そのようなものとして、プロセスは、単一ステップのプロセスであっても、複数ステップのプロセスであってもよい。さらに、プロセスは、複数のサブプロセスに分割可能であってもよく、そのような複数のサブプロセスの個々のサブプロセスは、共通のステップを共有しても共有しなくてもよい。本明細書では、「ステップ」は、所定の最終結果を達成するために取られる措置を指すことができる。

【0048】

本開示全体を通して、「提供すること」は、問題の要素または部分を利用可能に配置することを指すことができる。「提供すること」は、問題の要素または部分を少なくとも部分的に形成、作成、または製造することを含むことができる。追加または代替として、提供することは、前もって準備、作成、または製造された要素または部分を利用可能に配置することを含むことができる。例えば、シリコン基板を提供するプロセスは、前記シリコン基板の実質的に清浄な堆積表面を形成するために行われる１つ以上のステップを含んでも含まなくてもよい。

【0049】

本明細書全体を通して、「堆積表面」は、追加の材料を導入および／または吸着することができるシリコン基板の表面を指すことができる。結晶配向に関して、堆積表面は、例えば、シリコン｛１００｝、シリコン｛１１１｝、またはシリコン｛１１０｝表面であってもよい。いくつかの実施形態では、堆積表面は、Ｓｉ（１００）（２×１）またはＳｉ（１１１）（７×７）表面などの緩和および／または再構成表面であってもよい。いくつかの実施形態では、堆積表面は、水素終端表面、例えばＳｉ（１００）（１×１）－Ｈなどの吸着物終端表面であってもよい。

【0050】

また、「実質的に清浄な」堆積表面とは、例えば、前記堆積表面が自然シリコン酸化物および他の種類の不純物原子を実質的に含まないことを指すことができる。ここで、「実質的に含まない」とは、シリコン表面上の異物原子および分子の濃度が、３×１０^１３ｃｍ^－２を超えないことを指すことができる。このような実質的に清浄な堆積表面は、事前に、すなわち、半導体構造を形成する方法の前に、清浄化された状態で提供されてもよい。あるいは、堆積表面の洗浄をこのような方法に含めてもよい。このような洗浄は、任意の適切な洗浄プロセスによって実施することができる。

【0051】

図２の実施形態のシリコン基板を提供するプロセス２０１において、堆積表面は、シリコン｛１００｝表面であってもよい。他の実施形態では、堆積表面は、例えば、シリコン｛１００｝、シリコン｛１１１｝、またはシリコン｛１１０｝表面であってもよい。

【0052】

図２の実施形態では、シリコン基板を提供するプロセス２０１は、分子状酸素を供給するプロセスの前に、堆積表面を洗浄して、あり得る自然酸化物および／または他の不純物をそこから除去するオプションのプロセス２０２を含む。他の実施形態では、シリコン基板を提供するプロセスは、堆積表面を洗浄するそのようなプロセスを含んでも含まなくてもよい。いくつかの実施形態では、結晶シリコン基板の堆積表面は、例えば、別の当事者によって事前に洗浄されてもよい。

【0053】

図２の実施形態の堆積表面を洗浄するプロセス２０２は、ＲＣＡ洗浄ステップ２０３を含む。そのようなＲＣＡ洗浄ステップは、一般に、堆積表面を洗浄するプロセスを容易にすること、および／またはより低い温度で堆積表面を洗浄できるようにすることができる。他の実施形態では、堆積表面を洗浄するプロセスは、ＲＣＡ洗浄ステップを含んでも含まなくてもよい。

【0054】

本明細書において、「ＲＣＡ洗浄ステップ」は、堆積表面が、水（Ｈ_２Ｏ）、過酸化水素（Ｈ_２Ｏ_２）、および水酸化アンモニウム（ＮＨ_４ＯＨ）を含むＳＣ－１水溶液、および／またはＨ_２Ｏ、Ｈ_２Ｏ_２、および塩酸（ＨＣｌ）を含むＳＣ－２水溶液に曝される洗浄ステップを指すことができる。ＲＣＡ洗浄ステップでは、ＳＣ－１浸漬および／またはＳＣ－２浸漬後に、シリコン酸化物の堆積表面からの剥離を、前記堆積表面をフッ化水素酸（ＨＦ）水溶液に浸漬することによって、および／または前記堆積表面をＨＦ水蒸気に暴露することによって行っても行わなくてもよい。そのようなＨＦ処理によって、一般に、より低い処理温度で、シリコン酸化物の不純物を高スループットで除去することが可能になり得る。

【0055】

図２の実施形態の堆積表面を洗浄するプロセス２０２は、ＲＣＡ洗浄ステップ２０３に続いて、プレアニールステップ２０４をさらに含む。プレアニールステップ２０４では、２００～３００℃のプレアニール温度（Ｔ_Ａ）および１×１０^－４ｍｂａｒ以下のプレアニール圧力（Ｐ_Ａ）で、１分以上のプレアニール持続時間（ｔ_Ａ）のプレアニール期間にわたって、結晶シリコン基板をアニールする。このようなプレアニールステップは、シリコン基板の堆積表面上の欠陥密度を減少させることができる。特に、このような欠陥密度の低減は、メタライゼーション試料で使用するのに十分に低いＴ_Ａで達成することができる。他の実施形態では、堆積表面を洗浄するプロセスは、そのようなプレアニールステップを含んでも含まなくてもよい。堆積表面を洗浄するプロセスがそのようなプレアニールステップを含む実施形態では、結晶シリコン基板は、水素（Ｈ_２）またはＯ_２雰囲気下でアニールされてもされなくてもよい。いくつかの実施形態では、堆積表面を洗浄するプロセスは、図２の実施形態のプレアニールステップ２０４のＴ_Ａ、Ｐ_Ａ、および／またはｔ_Ａとは異なる、Ｔ_Ａ、Ｐ_Ａ、および／またはｔ_Ａによるプレアニールステップを含んでもよい。上記の実施形態では、２１０～２９０℃、２２０～２８０℃、または２３０～２７０℃の範囲のＴ_Ａ、１×１０^－５ｍｂａｒ、１×１０^－６ｍｂａｒ、または１×１０^－７ｍｂａｒ以下のＰ_Ａ、および／または５分、１０分、または３０分以上のｔ_Ａを、例えば、使用することができる。いくつかの実施形態では、堆積表面を洗浄するプロセスは、プレアニールステップの後に、ＨＦ浸漬および／またはＨＦ蒸気処理を含むことができる。

【0056】

図２の実施形態では、プロセス２０５において、方法２００は、シリコン基板を１００～５３０℃の範囲の酸化温度Ｔ_Ｏに加熱するステップを含む。このようなＴ_Ｏによって、結晶シリコン基板上に結晶シリコン酸化物上部構造を形成することが可能になり得る。特に、このようなＴ_Ｏは、シリコンおよび／または酸素原子核の拡散率を十分に低くして、前記シリコン基板内に埋め込み酸化物層が生成するのを抑制することができる。他の実施形態では、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造を備える半導体構造を形成するための方法は、一般に、そのようなプロセスを含むことができる。前記他の実施形態では、１００～５３０℃、または１５０～５２０℃、または２００～５００℃、または２５０～４８０℃、または３００～４６０℃、または３５０～４５０℃の範囲のＴ_Ｏを利用することができる。

【0057】

図２の実施形態では、方法２００は、プロセス２０６において、シリコン基板を酸化温度Ｔ_Ｏに保ちながら、分子状酸素（Ｏ_２）を、１×１０^－８ｍｂａｒ（ミリバール）～１×１０^－４ｍｂａｒの範囲の酸化圧力Ｐ_Ｏにて、０．１～１０，０００Ｌ（ラングミュア）の範囲の酸素ドーズ量Ｄ_Ｏで真空チャンバ内に供給するステップを含む。このような手段により、堆積表面に結晶シリコン酸化物上部構造が形成され、このシリコン酸化物上部構造は、ウッドの記法を用いて（１ｘ１）平面構造を有する。他の実施形態では、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造とを備える半導体構造を形成するための方法は、一般に、そのようなプロセスを含むことができる。前記他の実施形態では、１×１０^－８ｍｂａｒ～１×１０^－５ｍｂａｒ、または１×１０^－７ｍｂａｒ～１×１０^－６ｍｂａｒ、または５×１０^－７ｍｂａｒ～５×１０^－５ｍｂａｒの範囲のＰ_Ｏを利用することができる。前記他の実施形態では、１～１０００Ｌもしくは５～５００Ｌの範囲、または１０～１００Ｌの範囲のＤ_Ｏを使用することができる。

【0058】

図２の実施形態の分子状酸素を供給するプロセス２０６において、Ｏ_２は、０．５秒（ｓ）～３０分（ｍｉｎ）の酸化持続時間（ｔ_Ｏ）の酸化期間にわたって、真空チャンバ内に供給されてもよい。他の実施形態では、Ｏ_２は、任意の適切な持続時間の酸化期間中に、真空チャンバ内に供給されてもよい。いくつかの実施形態では、例えば、０．５秒～３０分、もしくは３０秒～１５分、または１分～１０分の範囲のｔ_Ｏを利用することができる。

【0059】

図２の実施形態では、方法２００は、シリコン酸化物上部構造上に誘電体キャッピング層を堆積させるオプションのプロセス２０７をさらに含む。キャッピング層のそのような堆積は、例えば、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、スパッタリング、および／または蒸着によって、少なくとも部分的に達成されてもよい。

【0060】

特に、図２の実施形態の方法２００は、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造とを備える半導体構造を、５００℃以下の最高処理温度Ｔ_ｍａｘで、形成するための方法の１つの特定の例として役立つ。一般に、Ｔ_ｍａｘがより低いほど、より厳しいサーマルバジェットを必要とする状況において、このような手法の使用が可能になる。特に、Ｔ_ｍａｘがより低ければ、炭化ケイ素（ＳｉＣ）の生成を抑制することができ、このため、次に、処理後の析出面における粒界および／または転位の密度を低減することができる。追加または代替として、基板上に製造されるメタライゼーション構造などの特定の構造は、より低い処理温度の使用を必要とし得る。他の実施形態では、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造とを半導体構造を形成する方法は、任意の適切なＴ_ｍａｘを有することができ、Ｔ_ｍａｘは、例えば、１２００℃以下、または５００℃以下、または４８０℃以下、または４６０℃以下、または４５０℃以下である。

【0061】

一実施形態では、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造とを備える半導体構造を形成する方法は、図２の実施形態の方法２００のプロセス２０１、２０５、２０６に対応する処理を含む。

【0062】

一般に、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造とを備える半導体構造を形成する方法では、図２の実施形態の方法２００のプロセス２０１、２０２、２０５、２０６、２０７のいずれかに対応するプロセスを実施するステップは、固定された順序で実行される必要はない。さらに、結晶シリコン基板と、シリコン基板上に結晶シリコン酸化物上部構造とを備える半導体構造を形成する方法は、図２の実施形態の方法２００に関連して本明細書に開示されていない任意の数の追加のプロセスまたはステップを含むことができる。

【0063】

以下では、いくつかの例を説明する。

【0064】

第一の例では、６ミリメートル（ｍｍ）ｘ１２ｍｍの長方形のＳｉ試料をｎ型Ｓｉ（１００）ウェーハから切り出し、Ｓｉ（１００）堆積面を有する結晶シリコン基板として機能させた。Ｓｉ試料は、モリブデン（Ｍｏ）で作られた試料ホルダ上に、その短いエッジを介して取り付けられ、Ｓｉ試料を通しての直流給電を可能にした。試料ホルダを、マルチチャンバ真空システムの真空チャンバ内に配置されたマニピュレータに移し、Ｓｉ試料を、１１００～１２００℃の範囲の洗浄温度まで繰り返し急速に加熱して、Ｓｉ（１００）堆積表面から任意の自然酸化物および炭素汚染物質を除去した。ＬＥＥＤ分析は、固有の二重ドメイン表面構造から生じる鋭い（２ｘ１）＋（１ｘ２）再構成を示した。表面清浄化後に撮影したＳＴＭ画像では、大きな二次元テラス上に、二重ドメイン再構成が存在することが確認された。

【0065】

洗浄フェーズの後、清浄なＳｉ（１００）堆積表面を有するＳｉ試料を、リーク弁を介して真空チャンバに導入したＯ_２ガスを用いて、同じ真空系で酸化した。リーク弁を開く前に、Ｓｉ試料の温度を酸化温度（約４５０℃のＴ_Ｏ）まで上昇させた。次に、真空チャンバ内の酸化圧力（Ｐ_Ｏ）をイオンゲージ式圧力計で測定して１×１０^－６ｍｂａｒに上げ、Ｓｉ試料をＴ_Ｏで２００秒にわたって、酸化させて２００Ｌの酸化ドーズ量を得た。その後、リークバルブを閉め、同時にＳｉ加熱を停止した。

【0066】

Ｓｉ試料の酸化に続いて、ＸＰＳを使用して、Ｓｉ試料の堆積表面がシリコン酸化物を含むことを確認した。さらに、Ｓｉ試料のＬＥＥＤ分析は、単純な（１ｘ１）パターンを示した。典型的には、そのような結果は、Ｓｉ（１００）の頂部上に非晶質シリコン酸化物層が形成されていることを示しており、（１ｘ１）ＬＥＥＤ回折スポットは、そのような非晶質層の下にあるバルクＳｉ（１００）面から生じていると考えられる。

【0067】

しかしながら、図３ａに示すように、酸化後に撮影したＳＴＭ画像では、Ｓｉ試料上に平滑な島（ｓｍｏｏｔｈ ｉｓｌａｎｄｓ）が存在することが明らかになった。先のＸＰＳおよびＬＥＥＤの結果と一致して、平滑な島の上部にはＳｉダイマの行構造は検出されなかった。その代わり、図３ｂおよび図３ｃに示すように、平滑な島の高分解能ＳＴＭ画像から、Ｓｉ（１００）格子定数に近い約０．３９ｎｍの行間距離を有する行構造が明らかになった。図３ｂにおいて、行は、酸化されたＳｉ試料の表面上に、実質的に白い両矢印で示す方向に沿って延びている。

【0068】

全体として、結果は、Ｓｉ試料の堆積表面上にエピタキシャル状の結晶シリコン酸化物上部構造、Ｓｉ基板の格子構造に従うシリコン酸化物上部構造の形成を示している。シリコン酸化物上部構造の結晶構造は、Ｓｉ（１００）（１ｘ１）面周期性に従う。このように、シリコン酸化物上部構造は、ウッドの記法を用いて（１ｘ１）平面構造を有する。

【0069】

さらに、Ｓｉ試料の（１ｘ１）ＬＥＥＤパターンは、非晶質シリコン酸化物層で覆われたＳｉ（１００）表面の典型的パターンよりも、特に表面に敏感な電子結合エネルギーが約１００電子ボルト（ｅＶ）のとき、より強く現れた。このような高強度ＬＥＥＤパターンは、ＳＴＭ画像と一致し、エピタキシャル状のシリコン酸化物上部構造が形成されていることを示している。

【0070】

第二の例では、抵抗率が３オームメートル（Ωｍ）で直径が１０２ｍｍ（４インチ）のｎ型フロートゾーン（ＦＺ）Ｓｉウェーハおよびｐ型ＦＺ Ｓｉウェーハが、Ｓｉ（１００）堆積表面を有する結晶シリコン基板として役立った。Ｓｉウェーハの堆積表面を、ＲＣＡ－１およびＲＣＡ－２の両方を含む標準的なＲＣＡ洗浄ステップで洗浄した後、酸素雰囲気中１０５０℃のＴ_Ａでプレアニールステップを行った。プレアニールステップの結果、非晶質シリコン酸化物層が成長し、これを、緩衝フッ化水素酸（ＨＦ）水溶液を使用してエッチングし、その後、工業用超高真空（ＵＨＶ）システムの真空チャンバにウェーハを導入した。堆積表面を洗浄するプロセスを完了するために、Ｓｉウェーハは、ガス放出が停止するまで、２００℃のＴ_Ａでプレアニールステップを受けた。

【0071】

洗浄プロセスの後、第一の実施例の酸化パラメータと同様の酸化処理パラメータを用いて、リークバルブを介して真空チャンバ内にＯ_２ガスを導入することにより、ウェーハを酸化した。これにより、ウェーハの堆積表面に結晶シリコン酸化物上部構造が形成された。酸化に続いて、ウェーハを冷却し、ＡＬＤ装置に移し、この装置を使用して、前駆体としてトリメチルアルミニウム（ＴＭＡ）および水を使用して、シリコン酸化物上部構造上に厚さ約２０ｎｍのＡｌ_２Ｏ_３のキャッピング層を成長させた。

【0072】

最後に、半導体のコロナ放電酸化物特性評価（ＣＯＣＯＳ）技術を、結晶Ｓｉウェーハと、その上の結晶シリコン酸化物上部構造との間の界面における欠陥密度を評価するために採用した。そのようなＣＯＣＯＳ測定の結果に基づいて、界面では、界面欠陥密度の減少が見られた。その結果は、別個のキャリア寿命測定と一致しており、結晶シリコン酸化物上部構造をその上に有する基板では、少数キャリアの寿命が長くなることが分かった。

【0073】

第三の例では、６ｍｍ×１２ｍｍのＳｉ試料を微斜面（ｖｉｃｉｎａｌ）、すなわちオフカット（ｏｆｆ－ｃｕｔ）Ｓｉ（１１１）ウェーハからカットして、結晶シリコン基板として機能させた。Ｓｉ試料の洗浄および酸化は、約４００℃のより低いＴ_Ｏを酸化に利用したことを除いて、第一の実施例と同様の手順およびプロセスパラメーターを用いて行った。

【0074】

視覚的に切断したＳｉ（１１１）表面の走査型トンネル分光法（ＳＴＳ）により、酸化後に約５ｅＶの表面バンドギャップが見られ、表面にシリコン酸化物上部構造が形成されていることが分かった。さらに、図４ａおよび図４ｂに示すように、酸化後に撮影したＳＴＭ画像によって、Ｓｉ基板の六方格子構造に従う行構造の存在が明らかになった。

【0075】

全体として、ＳＴＳとＳＴＭ測定の結果は、Ｓｉ試料のＳｉ（１１１）微斜面上に結晶シリコン酸化物上部構造が形成されることを示している。その結果に基づいて、シリコン酸化物上部構造の結晶構造は、Ｓｉ（１１１）（１ｘ１）面周期性に従う。

【0076】

技術の進歩に伴い、本発明の基本概念を様々な方法で実施することができることは、当業者には明らかである。したがって、本発明およびその実施形態は、上述の例に限定されず、その代わりに、特許請求の範囲内で変更することができる。

【0077】

上記の任意の利益および利点は、１つの実施形態に関連することも、あるいは複数の実施形態に関連することもあることを理解されたい。実施形態は、記載された問題のいずれかまたは全てを解決するもの、または記載された利益および利点のいずれかまたは全てを有するものに限定されない。

【0078】

「備える」という用語は、本明細書において、１つ以上の追加の特徴または行為の存在を除外することなく、その後に続く特徴または行為を含むことを意味するために使用される。さらに、「１つの」アイテムへの言及は、それらのアイテムのうちの１つ以上を指すことを理解されたい。

【符号の説明】

【0079】

１００ 半導体構造
１１０ シリコン基板
１１１ 表面
１２０ シリコン酸化物上部構造
１３０ キャッピング層
２００ 方法
２０１ シリコン基板の提供
２０２ 堆積表面の洗浄
２０３ ＲＣＡ洗浄ステップ
２０４ プレアニールステップ
２０５ シリコン基板の加熱
２０６ 分子状酸素の供給
２０７ 誘電体キャッピング層の堆積

【図1】

【図2】

【図3a)】

【図3b)】

【図3c)】

【図4a)】

【図4b)】

【国際調査報告】