特表 2022-532012 側壁メッキ層を有する半導体パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-07-13

(54)【発明の名称】側壁メッキ層を有する半導体パッケージ

(51)【国際特許分類】

   H01L 23/50 20060101AFI20220706BHJP

【ＦＩ】

H01L23/50 D

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021551936

(86)(22)【出願日】2019-03-08

(85)【翻訳文提出日】2021-10-21

(86)【国際出願番号】 US2019021272

(87)【国際公開番号】W WO2020185192

(87)【国際公開日】2020-09-17

(81)【指定国・地域】

(71)【出願人】

【識別番号】520323779

【氏名又は名称】シリコニックス インコーポレイテッド

【氏名又は名称原語表記】ＳＩＬＩＣＯＮＩＸ ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】２５８５ Ｊｕｎｃｔｉｏｎ Ａｖｅｎｕｅ，Ｓａｎ Ｊｏｓｅ，Ｃａｌｉｆｏｒｎｉａ ９５１３４－１９２３ ＵＳＡ

(74)【代理人】

【識別番号】100079980

【弁理士】

【氏名又は名称】飯田 伸行

(74)【代理人】

【識別番号】100167139

【弁理士】

【氏名又は名称】飯田 和彦

(72)【発明者】

【氏名】リン，バリー

【テーマコード（参考）】

5F067

【Ｆターム（参考）】

5F067AA01

5F067AB04

5F067BA02

5F067BC13

5F067DC01

5F067DC12

5F067DC16

5F067EA04

(57)【要約】

【構成】
ＤＦＮ半導体パッケージの形成技術（方法）に関する。パッケージアセンブリをもってこの方法を開始する。パッケージアセンブリは複数の未単体化パッケージを有する。半導体パッケージアセンブリはダイを結合したリードフレームアセンブリを備える。成形封入部がダイの少なくとも一部を被覆し、複数のリード部についてはこれらを露出させる。第１切断工程で、リードフレームのリード部の側壁を露出させる。電気メッキ工程で、露出リード部にメッキ層を設層する。第２切断工程で、ステップカット側壁に整合する成形封入部を貫通するカットを形成する。ステップカットに垂直な第３切断ステップで、リードフレームおよび成形封入部にカットを形成し、ダイを個々のパッケージに単体化する。
【選択図】図４Ｄ

【特許請求の範囲】

【請求項1】

メッキバーと、各ダイパッケージが集積回路ダイおよび複数のリード部を有し、これらダイパッケージを前記メッキバーによって電気的に結合した列状の複数のダイパッケージであって、各ダイパッケージ内において、タイボンドおよびワイヤボンドのいずれか、あるいは両者によって対向するメッキバーにダイパドルを電気的に結合した複数のダイパッケージと、前記リード部の底面およびこれらダイパドルの底面を露出させた状態でリードフレームアセンブリの少なくとも一部を封入する成形封入部とを有するリードフレームアセンブリを有するパッケージアセンブリを集成化し、
前記パッケージアセンブリの前記メッキバーを完全に貫通するが、前記パッケージアセンブリの前記成形封入部に対してはこれを部分的に貫通する第１の一連の平行カットを形成して、前記リード部の側壁の少なくとも一部を露出させ、
前記リード部の露出面を電気メッキし、
前記成形封入部を完全に貫通する前記第１の一連の平行カットに整合する第２の一連の平行カットを形成することによって、側壁全面のメッキ層およびステップカット輪郭を備えたステップカットウェッタブル側部を形成し、そして
前記第１の一連の平行カットおよび前記第２の一連の平行カットに垂直な、前記成形封入部および前記リードフレームアセンブリを完全に貫通する第３の一連の平行カットを形成することを特徴とする半導体パッケージの製造方法。

【請求項2】

前記リード部が各ダイパッケージの２つの対向する側部に存在する請求項１に記載の製造方法。

【請求項3】

前記２つの対向側部または前記底面以外の前記パッケージの面を電解メッキしない請求項２に記載の製造方法。

【請求項4】

タイバーまたはワイヤボンドの一つによってメッキバーにゲートリード部を結合する請求項１に記載の製造方法。

【請求項5】

タイバーまたはワイヤボンドの一つによってメッキバーにソースリード部を結合する請求項１に記載の製造方法。

【請求項6】

さらに、前記リード部の底面を電解メッキする請求項１に記載の製造方法。

【請求項7】

さらに、前記リードフレームの前記ダイパドルの底面を電解メッキする請求項１に記載の製造方法。

【請求項8】

前記複数のリード部を電解メッキする際に、
前記パッケージアセンブリを溶液に浸漬し、
前記リードフレームおよび前記溶液中のメッキ材に電源を電気的に結合し、そして
この電源によって前記リードフレームに電流を印加する請求項１に記載の製造方法。

【請求項9】

前記リードフレームが銅であり、かつ前記メッキ層がスズである請求項１に記載の製造方法。

【請求項10】

半導体パッケージの製造方法によって製造したｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）パッケージであって、この製造方法を実施する際に、
メッキバーと、各ダイパッケージが集積回路ダイおよび複数のリード部を有し、これらダイパッケージを前記メッキバーによって電気的に結合した列状の複数のダイパッケージであって、各ダイパッケージ内において、タイボンドおよびワイヤボンドのいずれか、あるいは両者によって対向するメッキバーにダイパドルを電気的に結合した複数のダイパッケージと、前記リード部の底面およびこれらダイパドルの底面を露出させた状態でリードフレームアセンブリの少なくとも一部を封入する成形封入部とを有するリードフレームアセンブリを有するパッケージアセンブリを集成化し、
前記パッケージアセンブリの前記メッキバーを完全に貫通するが、前記パッケージアセンブリの前記成形封入部に対してはこれを部分的に貫通する第１の一連の平行カットを形成して、前記リード部の側壁の少なくとも一部を露出させ、
前記リード部の露出面を電気メッキし、
前記成形封入部を完全に貫通する前記第１の一連の平行カットに整合する第２の一連の平行カットを形成することによって、側壁全面のメッキ層およびステップカット輪郭を備えたステップカットウェッタブル側部を形成し、そして
前記第１の一連の平行カットおよび前記第２の一連の平行カットに垂直な、前記成形封入部および前記リードフレームアセンブリを完全に貫通する第３の一連の平行カットを形成することを特徴とするＤＦＮパッケージ。

【請求項11】

前記リード部が各ダイパッケージの２つの対向する側部に存在する請求項１０に記載の半導体パッケージ。

【請求項12】

前記２つの対向側部または前記底面以外の前記パッケージの面を電解メッキしない請求項１１に記載の半導体パッケージ。

【請求項13】

タイバーまたはワイヤボンドの一つによってメッキバーにゲートリード部を結合する請求項１０に記載の半導体パッケージ。

【請求項14】

タイバーまたはワイヤボンドの一つによってメッキバーにソースリード部を結合する請求項１０に記載の半導体パッケージ。

【請求項15】

前記方法を実施する際に、さらに前記リード部の底面を電解メッキする請求項１０に記載の半導体パッケージ。

【請求項16】

前記方法を実施する際に、さらに、前記リードフレームの前記ダイパドルを電解メッキする請求項１０に記載の半導体パッケージ。

【請求項17】

前記リード部を電解メッキする際に、
前記半導体パッケージアセンブリを溶液に浸漬し、
前記リードフレームおよび前記溶液中のメッキ材に電源を電気的に結合し、そして
この電源によって前記リードフレームに電流を印加する請求項１０に記載の半導体パッケージ。

【請求項18】

前記リードフレームが銅であり、かつ前記メッキ層がスズである請求項１０に記載の半導体パッケージ。

【請求項19】

成形封入部と、
この成形封入部内に設けられるリードフレームであって、このリードフレームのダイパドルに集積回路ダイを設け、かつタイバーまたはワイヤボンドの一つがこのダイパドルから前記成形封入部のエッジまで延在するリードフレームと、
側壁全面のメッキ層およびステップカット輪郭を有し、前記リードフレームのリード部の電解メッキ側壁を露出させる一対の対向ステップカットウェッタブル側部と、
を有することを特徴とするｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）半導体パッケージ。

【請求項20】

前記ワイヤボンドまたはタイバーが延在する前記成形封入部のエッジが、前記ステップカットウェッタブルフランクを設けるエッジとは異なるエッジである請求項１９に記載の半導体パッケージ。

【発明の詳細な説明】

【背景技術】

【0001】

平坦な“無リード部”（ｎｏ－ｌｅａｄ ｏｒ ｌｅａｄｌｅｓｓ）半導体パッケージは集積回路ダイ（ｄｉｅｓ ｏｒ ｄｉｃｅ）を、平坦なリード部で印刷回路基板（ＰＣＢ）を介して貫通するホールを使用せずにこのＰＣＢに電気的にかつ物理的に結合するものである。なお、これらパッケージは“無リード部”パッケージと呼ばれているが、本明細書における“リード部”は平坦な無リード部パッケージ上に存在する平坦な接触パッドを指すものとする。これらパッケージはパッケージの外周を超えて延在するリード部がないという意味で“リード部”をもたない。平坦な無リード部パッケージはパッケージの４つの側部すべてにリード部をもつ“ＱＦＮ（ｑｕａｄ ｆｌａｔ ｎｏ－ｌｅａｄｓ）”パッケージとして分類することができ、また２つの対向する側部にリード部を備えた“ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ）パッケージとして分類することができる。これらパッケージ内において、一つかそれ以上の集積回路ダイが非導電性成形材に封入される。一般的に銅などの金属で構成される導電性リードフレームがパッケージの内部構成成分に電気的に結合し、リード部を外部に露出し、これらをＰＣＢに電気的に結合する。平坦な無リード部パッケージに対する改良は不断に行われている。

【0002】

無リード部パッケージは、パッケージの周囲を超えて延在するリード部を備えたパッケージと比較していくつかの長所をもつ。このパッケージは他の形式のパッケージよりも薄型（ｌｏｗ－ｐｒｏｆｉｌｅ）であり、占有面積が小さく、パッケージの周囲を超えて延在するリード部を備えた通常のパッケージよりも印刷回路基板の装着面積（ｆｏｏｔｐｒｉｎｔ）が小さい。また、このような無リード部はパッケージの周囲を超えて延在するリード部を備えたパッケージよりも熱的性能がすぐれている。

【0003】

ＱＦＮ半導体パッケージやＤＦＮ半導体パッケージに関する限り、本発明が属する分野における問題は、パッケージのリード部に対するはんだ接続の検査にある。ＱＦＮやＤＦＮ半導体パッケージに対するはんだ接続を適正に行うためには、これら接続を検査する必要がある。これら検査については、例えば、Ｘ線によって、あるいは自動光学検査（ＡＯＩ）によって実施できる。自動光学検査（ＡＯＩ）は例えば半導体デバイスや印刷回路基板の欠陥を検査するために使用されている。ＱＦＮパッケージやＤＦＮパッケージはＡＯＩが可能であり、このＡＯＩは、リード部の側部またはフランク（ｓｉｄｅｓ ｏｒ ｆｌａｎｋｓ）が例えばはんだを露出リード部の側部または側壁に毛管作用によって行き渡らせる（ｗｅｔｔａｂｌｅ）こと可能なにようにリード部が配向している場合に、Ｘ線検査よりも低コストである。

【0004】

従って、ウェッタブルフランクを実現し、ＡＯＩによってはんだ接続が適正であるかどうかを確認できるＤＦＮパッケージを効率よく製造できる方法が依然として求められている。

【発明の概要】

【0005】

本発明の一つの態様は、ステップカットウェッタブルフランク（ｓｔｅｐ－ｃｕｔ ｗｅｔｔａｂｌｅ ｆｌａｎｋｓ）を備えた半導体パッケージの製造方法に関する。この方法では、パッケージアセンブリのメッキバーを貫通し、かつパッケージアセンブリの成形封入部を部分的に貫通する第１の一連の平行カットを形成し、このパッケージアセンブリが列状に配列された複数のダイパッケージを有し、各ダイパッケージが成形封入部内に封入された集積回路ダイおよび複数のリード部を有し、ダイパッケージをメッキバーによって電気的に結合し、そして各ダイパッケージ内においてダイパドルをタイボンドおよびワイヤボンドの一方か、あるいは両方によって対向メッキバーに電気的に結合する。この方法では、リード部の露出面を電気メッキする。さらにこの方法では、第１の一連の平行カットに整合し、成形封入部を完全に貫通する第２の一連の平行カットを形成することによってステップカットウェッタブルフランクを形成する。また、第１の一連の平行カットおよび第２の一連の平行カットに対して垂直な第３の一連の平行カットを形成し、これら第３の一連の平行カットは成形封入部およびリードフレームを完全に貫通する。

【0006】

本発明の第２態様は、ステップカットウェッタブルフランクを備えた半導体パッケージの製造方法によって製造したＤＦＮ半導体パッケージに関する。この製造方法では、パッケージアセンブリのメッキバーを貫通し、かつパッケージアセンブリの成形封入部を部分的に貫通する第１の一連の平行カットを形成し、このパッケージアセンブリが列状に配列された複数のダイパッケージを有し、各ダイパッケージが成形封入部内に封入された集積回路ダイおよび複数のリード部を有し、ダイパッケージをメッキバーによって電気的に結合し、そして各ダイパッケージ内においてダイパドルをタイボンドおよびワイヤボンドの一方か、あるいは両方によって対向メッキバーに電気的に結合する。さらにこの方法では、リード部の露出面を電気メッキする。さらにこの方法では、第１の一連の平行カットに整合し、成形封入部を完全に貫通する第２の一連の平行カットを形成することによってステップカットウェッタブルフランクを形成する。また、第１の一連の平行カットおよび第２の一連の平行カットに対して垂直な第３の一連の平行カットを形成し、これら第３の一連の平行カットは成形封入部およびリードフレームを完全に貫通する。

【0007】

本発明の第３態様は、ＤＦＮ半導体パッケージに関する。ＤＦＮパッケージは成形封入部を備える。また、ＤＦＮ半導体パッケージはこの成形封入部内に少なくとも部分的に設けられるリードフレーム備え、このリードフレームはリードフレームのダイパドルに設けられる集積回路ダイを有する。また、リードフレームはダイパドルから成形封入部のエッジまで延在するタイバーか、あるいはワイヤボンドの一つを備える。また、ＤＦＮ半導体パッケージはパッケージの対向側部に一対の対向ステップカットウェッタブルフランクを備え、電解メッキ対象のリードフレームのリード部の側壁を露出させる。これら電解メッキ側壁が例えば印刷回路板（ＰＣＢ）に取り付けるはんだを受け取る。

【図面の簡単な説明】

【0008】

添付図面を参照して例示のみを目的として以下に記載する詳細な説明から本発明を理解できるはずである。

【0009】

【図1A】図１Ａは、一実施例に係るパッケージアセンブリの例示的な形成方法を示す流れ図である。

【図1B】図１Ｂは、一実施例に係るＤＦＮ半導体の例示的な形成方法を示す流れ図である。

【図2A】図２Ａは、一実施例に係るパッケージアセンブリに施す電解メッキを示す図である。

【図2B】図２Ｂは、一実施例に従ってパッケージアセンブリに形成した第１セットのカットを示す図である。

【図2C】図２Ｃは、一実施例に従って成形体に貫通させたステップカットウェッタブルフランクに整合した第２セットのカットを示す図である。

【図2D】図２Ｄは、一実施例に従ってダイを単体化するために使用する第１セットおよび第２セットに垂直な第３セットのカットを示す図である。

【図2E】図２Ｅは、一実施例に係るウェッタブルフランクを備えた単体化ダイを示す図である。

【図3A】図３Ａは、一実施例に係る図２Ａの第１の一連のカットを示す横断面図である。

【図3B】図３Ｂは、一実施例に係る図２Ｃの第２の一連のカットを示す横断面図である。

【図4A】図４Ａは、一実施例に係るウェッタブルフランクを備えた単体化ダイを示す上部正射影図である。

【図4B】図４Ｂは、一実施例に係るウェッタブルフランクを備えた単体化ダイを示す透明な上部正射影図である。

【図4C】図４Ｃは、一実施例に係るウェッタブルフランクを備えた単体化ダイを示す底部正射影図である。

【図4D】図４Ｄは、一実施例に係るウェッタブルフランクを備えた単体化ダイを示す透明な底部正射影図である。

【図5】図５は、一実施例に係る電解メッキ法を示す図である。

【発明を実施するための形態】

【0010】

便宜上のみを理由にして以下の説明では一定の専門用語を使用するが、これら用語には発明を制限する意図はない。“右”、“左”、“上部”や“底部”は参照する図面内における方向を示す。また、特許請求の範囲および明細書の対応する部分に使用する単数表現（“ａ”や“ｏｎｅ”）は定義上特に断らない限り、一つかそれ以上の参照要素などを含むものとする。専門用語は上記に具体的に示す誘導物、および暗黙に同じ意味をもつ用語を含む。“Ａ、ＢまたはＣ”などの２つかそれ以上の要素のリストの前の“少なくとも一つ”はＡ、ＢまたはＣを個別に意味する場合もあり、これらの任意の組み合わせを意味する場合もある。

【0011】

本明細書の説明によって、当業者ならば、記載した実施態様を構成しかつ利用することができるはずである。各種の一部修正、等価体、変形体、組み合わせ体、代替物などは当業者にとっては説明するまでもない用語である。いずれかの、あるいはすべてのこれらの一部修正、等価体、変形体、組み合わせ体、代替物などは、特許請求の範囲に記載した本発明の精神および範囲内に包摂されるものである。

【0012】

以下、ＤＦＮ半導体パッケージにウェッタブルフランク（ｗｅｔｔａｂｌｅ ｆｌａｎｋｓ）を形成する形成法を説明する。この形成法は、複数の未単体化パッケージ（ｎｏｎ－ｓｉｎｇｕｌａｔｅｄ ｐａｃｋａｇｅｓ）を備えたパッケージアセンブリ（ｐａｃｋａｇｅ ａｓｓｅｍｂｌｙ）をもって開始する。このパッケージアセンブリはダイおよびこれに結合した（ワイヤボンドなどの）他の内部パッケージ構成成分を備えたリードフレームパッケージを有する。これらダイおよび他の構成成分が未単体化パッケージの異なる領域を形成する。これらダイおよび他の構成成分は非導電性成形封入材（“金型成形”、“成形”、“封入部”、“封入材”とも呼ぶ）に封入する。この成形封入材はパッケージ構成成分の大半を被覆するが、一部の電気的接触パッド（“リード部”と呼ぶこともある）、そして場合によっては熱的接触パッド（“ダイパドル（ｄｉｅ ｐａｄｄｌｅｓ）”と呼ぶこともある）を露出したままにしておくこともできる。リードフレームによってパッケージアセンブリの一端と他端との間を、またパッケージの露出リード部とダイパドルとの間を連続的に電気接続する。この電気接続を形成する際には、ワイヤボンド（ｗｉｒｅ ｂｏｎｄｓ）やタイバー（ｔｉｅ ｂａｒｓ）等の要素が役に立つ。この電気接続を使用して、電気メッキ時に電流を流すことができる。異なるパッケージダイの境界を定める領域の底部には、メッキバーがあり、これらはダイパッケージを単体化する前に異なるダイパッケージを電気的に接合するリードフレームアセンブリの部分である。

【0013】

例えば、ウォータージェットカッターあるいはレーザーカッター、プラズマカッターなどの鋸歯を備えた切断装置を使用して、リードフレームを貫通するが、成形部を完全に貫通しない深さまでステップカットを入れ、リード部の一部の側壁を露出させる。さらに、リード部の底面を電解メッキし、そして所定の露出したダイパドルまたは接触パッドを電解メッキすることも可能である。各ダイパッケージ内では、タイバーまたはワイヤボンドによって左右のメッキバーに結合し、電解メッキ用電流を流す。引き続き、切断装置を使用して第１カットと同じ方向および位置において成形部を完全に貫通するカットを入れ、ダイパッケージの列を分離する。第１セットおよび第２セットのカットに垂直な第３セットのカットを行い、ダイを単体化する。第３セットのカットによって露出したエッジについては、メッキを行わない。このように仕上げた半導体パッケージについては、ＤＦＮ半導体パッケージとして形成することができる。

【0014】

図１Ａは、本発明の一態様に係るパッケージアセンブリを形成する例示的な方法１００を示す流れ図である。方法１００は工程１０２で開始し、一つかそれ以上のダイをリードフレームアセンブリに設層する。このリードフレームアセンブリは単一の部分またはユニットに集積化する複数のパッケージリードフレームを有する。このリードフレームアセンブリはカッティング（切断）に整合するマシンによって検出可能な一つかそれ以上の基準マークを備えていればよい。リードフレームアセンブリには任意の金属合金を使用することができる。一般的には、ダイパッケージをダイパッケージのアレイとして形成し、次にこれを個々のダイパッケージに切断（単体化（ｓｉｎｇｕｌａｔｅｄ））する。このアレイを形成するために、単一のリードフレームアセンブリを銅シートなどのリードフレーム材から切断する。リードフレームアセンブリ内に個々のパッケージに対応する複数のリードフレームを集積化する。工程１０２で、一つかそれ以上の集積回路ダイをリードフレームアセンブリに設ける。工程１０４で、ワイヤボンド、導電性クリップ（ダイを一つかそれ以上のリード部に結合するパッケージ内の要素）やその他の要素などの他の構成成分を設層してパッケージを形成する。工程１０６で、成形封入部をパッケージのリードフレームおよび他の構成成分の周囲に設層する。成形封入部がパッケージの構成成分の物理的かつ電気的バリヤになる。方法１００の最後で、パッケージ構成成分（例えば、ダイ、リードフレーム、ダイをリードフレームに結合する成分など）を封入した複数の未単体化パッケージダイを有するパッケージアセンブリが得られる。

【0015】

図１Ｂは、本発明の一態様に係るＤＦＮパッケージを形成する例示的な方法１５０を示す例示的な流れ図である。図１Ｂの方法１５０については、方法１５０の進行時のパッケージアセンブリ２００の段階を示す図２Ａ～図２Ｅを参照して説明することにする。この方法１５０は、一つかそれ以上のダイを設層しかつ取り付けたリードフレームアセンブリ２０５を有する（図２Ａに示す）パッケージアセンブリ２００をもって開始する。ダイを封入材２０２によって少なくとも部分的に取り囲む。連続的なリードフレームアセンブリ２０５はパッケージのエッジ上に複数のメッキバー（ｐｌａｔｉｎｇ ｂａｒｓ）２０３、ダイパドル（または“パッド”）（ｄｉｅ ｐａｄｄｌｅｓ （ｏｒ “ｐａｄｓ”））およびパッケージエッジリード部２０４を備える。図２Ａにおいて、これら各種の構成成分を電気的に結合する。リード部２０４については、導電性材料から形成し、かつ以下に詳しく記載するように、メッキ対象部であり、はんだ可能な接触部として機能し、パッケージを印刷回路基板に接続する。非導電性の成形封入材２０２がリードフレームアセンブリ２０５を取り囲む。これらパッケージは外部で電気結合する複数のリード部２０４を有する２つの対向ウェッタブルリード側部２０７、およびリード部を含まない２つの対向する非ウェッタブル側部２０９を有するため、“ＤＦＮ（ｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ）”パッケージである。

【0016】

パッケージアセンブリ２００はカットされていない（“接合”または“未単体化”）パッケージ２１０のアレイを備える。パッケージは集積回路ダイなどの回路要素、ワイヤボンドなどの導電性要素、および図２Ａ～図２Ｅには示していない他の要素を備える。これらの図はパッケージアセンブリ２００の底面のみを示す図であるからである（ただし、タイバー２１５、２１７および２１９はパッケージの底面には露出していない。これら要素は成形封入材２０２に対して内側にあるからである。なお、図２Ａ～図２Ｅには明示してある）。より具体的には、図示のパッケージ２００の場合、成形封入材２０２は既にリードフレーム２０４および他の構成成分の周囲に設層されているので、図示のものは成形封入部２０２および成形封入部２０２を介して露出するリードフレーム２０５の一部である。図示し、かつ本明細書に記載する具体的なパッケージ構成は例示実施例であり、この構成の細部は本発明を制限するものではない。例えば、図示の各パッケージ２１０は一つのダイパドル２０６、ゲートリード部２１３およびソースリード部２１１を備える。即ち、パッケージ２１０において、一つのダイがダイパドル２０６に熱的に結合しリード部２０４、ゲートリード部２１３およびソースリード部２１１にパッケージ２１０に対して内側にあるワイヤボンドなどの導電性要素によって電気的に結合する。さらに、具体的なリード部数および構成を示すが、本発明の技術は任意構成のリード部２０４および/またはダイパドル２０６を備えたパッケージ２１０に適用可能である。例えば、一部のパッケージの場合リード部は任意の構成で存在してもよく、それぞれをさらに異なる構成のリード部に接続したパッケージ内に任意個数のダイが存在していてもよい。

【0017】

メッキバー２０３は、ダイパッケージ２１０を単体化した後に個々のダイパッケージ２１０のリードフレームを最終的に形成しないリードフレームアセンブリ２０５の部分である。メッキバー２０３は、換言すると、電気メッキするダイパッケージ２１０のリードフレーム全体に構造的一体性および導電性を与えるものである。

【0018】

工程１５２で、切断装置によってリードフレーム２０５を完全に貫通するが、成形封入部２０２を部分的に貫通する第１ステップカットを形成する。このカットは、電解メッキのためにリード部２０４の側壁を露出するためにパッケージ２１０のウェッタブルリード側部２０７に隣接して位置する。使用することができる切断装置として、例えば、物理的なブレードを備えた鋸であればよく、あるいはレーザーカッター、プラズマカッターやウォータージェットカッター、あるいは当業者にとって公知なその他の許容できる切断技術であればよい。これらカットについては、第１の一連の平行カットと呼ぶことができる。切断については図２Ａに示す。使用するブレード（またはその他の切断要素）の幅については、２つの隣接ダイパッケージ２１０のリード部２０４のエッジを切断できる程度であれば十分である。さらに、カットはリードフレーム２０５（具体的には水平なメッキバー２０３）を完全に貫通するが、対応する成形封入部には完全に貫通しないため、パッケージアセンブリ２００を以降の工程で単独の集積ユニットまたは接合ユニットとして取り扱うことができる。工程１５２での切断によってリード部２０４の一部に側壁２２０が形成する。

【0019】

工程１５４で、電解メッキ装置を使用して電解メッキプロセスを実施し、リードフレームアセンブリ２０５にメッキを行う。一般的に、リードフレームは銅などの材料で構成する。スズまたはスズ合金などの金属の層を銅の表面にメッキし、酸化からこれを保護するとともに、はんだ用のウェッタブル面を形成する。一般的な電解メッキ構成では、スズ溶液にリードフレームを浸漬し、電解メッキ装置の陰極にリードフレームを電気的に結合する。スズ溶液に同様に浸漬したメッキ材に陽極を結合する。リードフレームに電流を印加し、リードフレームの表面にメッキ材を設層し、このメッキ材でリード部２０４およびダイパドル２０６にメッキを行う。本明細書に開示する方法に使用する電解メッキ法では、スズ以外の例えば金、パラジウムや銀などのメッキ材も使用可能である。工程１５２でのカットによってリード部２０４のウェッタブル側壁２２０が露出するため、リード部２０４をメッキ材で電解メッキする。工程１５２で形成したカットによってリードフレームの列が電気的にデカップルするが、各列の内部には、図に示す方向において左から右に電気的な連続性が存在する。具体的には、各パッケージ２１０において、左のメッキバー２０３からメッキ対象のパッケージ２１０の各要素を介して右のメッキバー２０３に電流が流れ、次に共有されたメッキバー２０３を介して次のパッケージ２１０に流れる。即ち、各パッケージ２１０内のメッキ対象の個々の各要素が左右のメッキバー２０３に電気的に結合する。具体的には、タイバー２１５を介してダイパドル２０６が左のメッキバー２０３に結合する。タイバーは、ダイパッケージ２１０内の要素とダイパッケージ２１０に対して外側にあるメッキバー２０３やその他の要素との間に導電性および／または構造的連続性を担保するリードフレームの一部である。一部の実施例では、タイバーはリードフレーム２０５の一部であり、またダイパッケージ２１０から延出する他の導電性要素よりも薄く、一般的にダイパッケージ２１０の底面まで延在しない。ダイパドル２０６については、いくつかのリード部２０４に電気的に結合する。さらにダイパドル２０６はタイバー２１７を介して右側のメッキバー２０３に結合する。ソースリード部２１１およびゲートリード部２１３はいずれもタイバー２１９を介して右側メッキバー２０３に結合する。ソースおよびゲートリードタイバー２１９、およびダイパドル２０６を右側メッキバー２０３に結合するタイバー２１７についてはいずれもワイヤボンドなどの他の導電性要素で置き換えることができ、ダイパドル２０６、ゲートリード部２１３やソースリード部２１１のいずれかを右側メッキバー２０３に電気的に結合してもよい。ワイヤボンドはリードフレームの一部ではないが、その代り、ダイパドルとリード部との間などのリードフレームや構成成分間に設層するか、あるいは結合する点でワイヤボンドはタイバーとは異なる。

【0020】

工程１５６で、第１組の平行カットに整合する第２組の平行カットを形成する。第２組の平行カットの幅は、図２Ｃに示すように、工程１５２で形成した第１組のカットの幅よりも狭い。これらカットがダイのステップカットウェッタブルフランクを形成し、異なる列毎に成形封入部を完全に分離する。これらステップカットウェッタブルフランクは、リード部の側壁を露出させ、ここにはんだを適用できるステップカット側部であるため、ＡＯＩなどによって検査が可能になる。図２Ｃにステップカットの幅を幅１（Ｗ１）および幅２（Ｗ２）として示すが、Ｗ１はＷ２よりも広い。

【0021】

工程１５８で、切断装置を使用して、第１組および第２組の平行カットに垂直な第３組の平行カットを形成する。第３組の平行カットを整合し、メッキバー２０３を貫通するカットを形成し、ダイ２１０を単体化する。第３組の平行カットは十分深く、リードフレーム２０５および成形封入部２０２を完全に貫通する。図２Ｅにウェッタブルフランクを有する単体化パッケージ２１０を示す。

【0022】

図３Ａおよび図３Ｂにステップ１５２および１５６に関する細部を示す。両図に切断装置であるカッター３０１を示す。図３Ａに、ステップ１５２に記載するように、また図２Ａに示すように、リードフレームを貫通するが、成形体には部分的に貫通するステップカットの実施例を示す。図３Ａに示すカットについては、パッケージ２１０のリード部２０４の側壁を露出させる第１厚さに設定する。図３Ａに示すカットは厚さを“Ｚ１”で示す鋸歯を使用して形成したものであるが、レーザーカッター、プラズマカッターやウォータージェットカッター、あるいは当業者にとって公知なその他の許容できる切断技術を使用することができる。

【0023】

図３Ｂに第２ステップカットの実施例を示す。このステップカットは工程１５２および図２Ａのステップカット後に残る封入材を完全に貫通する。リード部２０４に電解メッキによってメッキ材３１０を設層し、ステップカットウェッタブルフランク３１２を形成する。

【0024】

図４Ａ～図４Ｄは単体化したダイパッケージ２１０を示す異なる図であり、図１Ｂの方法１５０に従って形成したステップカットウェッタブルフランクを示す図である。図４Ａおよび図４Ｂは正射影図であり、パッケージ２１０の上部および側部を示す。また、図４Ｃおよび図４Ｄは正射影図であり、パッケージ２１０の底部および側部を示す。

【0025】

図４Ａ～図４Ｄを参照して総合的に説明すると、図示のパッケージ２１０は成形封入部２０２を備え、図１Ｂに示す方法に従って形成した２つの対向側部のリード部２０４に形成した電解メッキ層を有するステップカットウェッタブルフランク３１２を有する。これらステップカットウェッタブルフランク３１２は工程１５２および１５６でステップカットを形成したダイパッケージ２１０の部分を有し、電解メッキしたリード部２０４を有する。成形封入部２０２の内部にあるリードフレーム２０５の部分に電気的に結合したタイバー２１５、２１７および２１９のエッジはパッケージ２１０の非メッキ側部に現れている。図３Ｃおよび図３Ｄに、本明細書の別なところで説明するように、電解メッキしたリード部２０４およびダイパドル２０６の底面を示す。

【0026】

図示のパッケージ２１０は内部にダイ４０２を有する。このダイ４０２はリードフレーム２０５の一部であるダイパドル２０６に実装し、熱的に結合する。ワイヤボンドによってダイ４０４をリードフレーム２０５のリード部２０４に結合する。ソースリード部２１１およびゲートリード部２１３をワイヤボンド４０４によってダイ４０２に結合する。さらに、ソースリード部２１１をタイバー２１９に結合するが、このタイバー２１９はメッキを受けず、また完成したパッケージ内では何の機能をもたないが、その目的は図１Ｂおよび図２Ａ～図２Ｅを参照して記載したように、電気メッキ時にダイパッケージ間に電気的連続性を維持することにある。ゲートリード部２１３はタイバー２１９に結合するが、このタイバー２１９はメッキを受けず、ソースリード部２１１にとってのタイバー２１９と同様の機能を果たす。ダイパドル２０６はタイバー２１７に結合するが、これも完成パッケージ内では何の機能を示さず、メッキも受けていないが、電気メッキ時に異なるダイパッケージ間に完全な電気的接続を形成するものである。タイバー２１５は対向側に存在し、かつダイパドル２０６に結合する。このタイバーはメッキを受けず、他のタイバーと同様な目的をもつ。

【0027】

図５に例示的な電解メッキ法を示す。このメッキ法は、例えば、図２Ｂに示す工程１５２の一部として使用できる。この方法によれば、電気メッキ装置５００において、（一部のみを図５に示す）パッケージアセンブリ２００は溶液５０２中に設ける。電源５０４の陰極をリードフレーム２０５に電気的に結合し、電源５０４の陽極をメッキ材５０６に結合する。電源５０４によって電流を印加すると、メッキ材５０８がリードフレーム２０５の露出面に成層する。

【0028】

なお、以上の記載は例示のみを目的とし、限定を意図するものではない。また、本発明の精神および範囲から逸脱しなくとも前記実施態様に各種の変更および一部修正を加えることができる。以上、本発明を詳細に記載してきたが、前記の本発明の新規性のある考え方および原理を変更しなくとも、本発明の詳細な説明で例示したいくつかの例を始めとする多くの物理的な変更は当業者にとっては明らかなはずである。また、好適な実施態様の一部のみを組み込んだ実施態様も可能であり、これらの部分に関しては本発明の発明性のある考え方および原理を変更するものではない。従って、本実施態様および適宜採用する構成はあらゆる点で例示的および/または説明的なもので、制限を意図するものではなく、本発明の範囲は前記説明ではなく特許請求の範囲に示された範囲であり、この特許請求の範囲と同義の意味および範囲内に含まれる本実施態様に対する別な実施態様および変更は従ってこれに包摂されるものである。

【符号の説明】

【0029】

１００ 工程
１０２ 工程
１０４ 工程
１０６ 工程
１５０ 方法
１５２ 工程
１５４ 工程
１５６ 工程
１５８ 工程
２００ パッケージアセンブリ
２０２ 封入材／成形封入部
２０３ メッキバー
２０４ リード部
２０５ リードフレームアセンブリ
２０６ ダイパドル
２０９ 非ウェッタブル側部
２１０ パッケージ
２１１ ソースリード部
２１３ ゲートリード部
２１５ タイバー
２１７ タイバー
２１９ タイバー
２２０ 側壁
３０１ カッター
３１２ ステップカットウェッタブルフランク
４０２ ステップカットウェッタブルフランク、ダイ
４０４ ダイ、ワイヤボンド
５００ 電気メッキ装置
５０２ 溶液
５０４ 電源
５０６ メッキ材
５０８ メッキ材

【図1A】

【図1B】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図3A】

【図3B】

【図4A】

【図4B】

【図4C】

【図4D】

【図5】

【手続補正書】

【提出日】2022-03-03

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】００２５

【補正方法】変更

【補正の内容】

【0025】

図４Ａ～図４Ｄを参照して総合的に説明すると、図示のパッケージ２１０は成形封入部２０２を備え、図１Ｂに示す方法に従って形成した２つの対向側部のリード部２０４に形成した電解メッキ層を有するステップカットウェッタブルフランク３１２を有する。これらステップカットウェッタブルフランク３１２は工程１５２および１５６でステップカットを形成したダイパッケージ２１０の部分を有し、電解メッキしたリード部２０４を有する。成形封入部２０２の内部にあるリードフレーム２０５の部分に電気的に結合したタイバー２１５、２１７および２１９のエッジはパッケージ２１０の非メッキ側部に現れている。図４Ｃおよび図４Ｄに、本明細書の別なところで説明するように、電解メッキしたリード部２０４およびダイパドル２０６の底面を示す。

【手続補正2】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

メッキバーと、各ダイパッケージが集積回路ダイおよび複数のリード部を有し、これら複数のダイパッケージを前記メッキバーによって電気的に結合した列状の複数のダイパッケージであって、前記複数のダイパッケージの各ダイパッケージ内において、タイボンドあるいはワイヤボンドの少なくともいずれか一つによって対向するメッキバーにダイパドルを電気的に結合した複数のダイパッケージと、前記リード部の底面およびこれらダイパドルの底面を露出させた状態でリードフレームアセンブリの少なくとも一部を封入する成形封入部とを有するリードフレームアセンブリを有するパッケージアセンブリを集成化し、
前記パッケージアセンブリの前記メッキバーを完全に貫通するが、前記パッケージアセンブリの前記成形封入部に対してはこれを部分的に貫通する第１の一連の平行カットを形成して、前記リード部の側壁の表面の少なくとも一部を露出させ、
前記リード部の側壁の表面の少なくとも一部を含む前記リード部の露出面の少なくとも一部を電気メッキし、
前記成形封入部を完全に貫通する前記第１の一連の平行カットに整合する第２の一連の平行カットを形成することによって、ステップカットウェッタブル側部を形成し、そして
前記第１の一連の平行カットおよび前記第２の一連の平行カットに垂直な、前記成形封入部および前記リードフレームアセンブリを完全に貫通する第３の一連の平行カットを形成することを特徴とする半導体パッケージの製造方法。

【請求項2】

前記リード部が複数のダイパッケージそれぞれの対向する2つの側部に存在する請求項１に記載の製造方法。

【請求項3】

前記対向する２つの側部または前記複数のダイパッケージの底面以外の前記複数のダイパッケージの面を電気メッキしない請求項２に記載の製造方法。

【請求項4】

タイバーまたはワイヤボンドの少なくとも一つによって複数ある前記メッキバーの少なくとも一つにゲートリード部を結合する請求項１に記載の製造方法。

【請求項5】

タイバーまたはワイヤボンドの少なくとも一つによって複数ある前記メッキバーの少なくとも一つにソースリード部を結合する請求項１に記載の製造方法。

【請求項6】

前記電気メッキが、前記リード部の露出した前記底面の電気メッキを含む請求項１に記載の製造方法。

【請求項7】

さらに、前記リードフレームの前記ダイパドルの露出した前記底面を電気メッキする請求項１に記載の製造方法。

【請求項8】

前記複数のリード部の電気メッキが電解メッキプロセスを有し、
該電解メッキプロセスが、
前記パッケージアセンブリを溶液に浸漬し、
前記リードフレームおよび前記溶液中のメッキ材に電源を電気的に結合し、そして
この電源によって前記リードフレームに電流を印加する工程を有する請求項１に記載の製造方法。

【請求項9】

前記リードフレームが銅であり、かつ前記電気メッキの層が前記リードフレームをスズでメッキする請求項１に記載の製造方法。

【請求項10】

半導体パッケージの製造方法によって製造したｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）パッケージであって、この製造方法を実施する際に、
メッキバーと、複数のダイパッケージのそれぞれが集積回路ダイおよび複数のリード部を有し、これら複数のダイパッケージを前記メッキバーによって電気的に結合した列状の複数のダイパッケージであって、各ダイパッケージ内において、タイボンドおよびワイヤボンドの少なくともいずれかによって対向するメッキバーにダイパドルを電気的に結合した複数のダイパッケージと、前記リード部の底面およびこれらダイパドルの底面を露出させた状態でリードフレームアセンブリの少なくとも一部を封入する成形封入部とを有するリードフレームアセンブリを有するパッケージアセンブリを集成化し、
前記パッケージアセンブリの前記メッキバーを完全に貫通するが、前記パッケージアセンブリの前記成形封入部に対してはこれを部分的に貫通する第１の一連の平行カットを形成して、前記リード部の側壁の少なくとも一部を露出させ、
前記リード部の側壁の表面の少なくとも一部を含む前記リード部の露出面の少なくとも一部を電気メッキし、
前記成形封入部を完全に貫通する前記第１の一連の平行カットに整合する第２の一連の平行カットを形成することによって、ステップカットウェッタブル側部を形成し、そして
前記第１の一連の平行カットおよび前記第２の一連の平行カットに垂直な、前記成形封入部および前記リードフレームアセンブリを完全に貫通する第３の一連の平行カットを形成することを特徴とするＤＦＮパッケージ。

【請求項11】

前記リード部が複数のダイパッケージの対向する２つの側部に存在する請求項１０に記載の半導体パッケージの製造方法によって製造したｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）パッケージ。

【請求項12】

前記対向する２つの側部または底面以外の前記複数のダイパッケージの側面を電気メッキしない請求項１１に記載の半導体パッケージの製造方法によって製造したｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）パッケージ。

【請求項13】

少なくともタイバーまたはワイヤボンドの一つによって複数ある前記メッキバーの少なくとも一つにゲートリード部を結合する請求項１０に記載の半導体パッケージの製造方法によって製造したｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）パッケージ。

【請求項14】

少なくともタイバーまたはワイヤボンドの一つによって複数ある前記メッキバーの少なくとも一つにソースリード部を結合する請求項１０に記載の半導体パッケージの製造方法によって製造したｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）パッケージ。

【請求項15】

前記方法を実施する際に、さらに前記リード部の底面を電気メッキする請求項１０に記載の半導体パッケージの製造方法によって製造したｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）パッケージ。

【請求項16】

前記方法を実施する際に、さらに、前記リードフレームの前記ダイパドルの少なくとも一部を電気メッキする請求項１０に記載の半導体パッケージの製造方法によって製造したｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）パッケージ。

【請求項17】

前記リード部の電気メッキが電解メッキプロセスを有し、
該電解メッキプロセスが、
前記半導体パッケージアセンブリを溶液に浸漬し、
前記リードフレームおよび前記溶液中のメッキ材に電源を電気的に結合し、そして
この電源によって前記リードフレームに電流を印加する請求項１０に記載の半導体パッケージの製造方法によって製造したｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）パッケージ。

【請求項18】

前記リードフレームが銅であり、かつ前記電気メッキの層がスズである請求項１０に記載の半導体パッケージの製造方法によって製造したｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）パッケージ。

【請求項19】

成形封入部と、
この成形封入部内に設けられるリードフレームであって、このリードフレームのダイパドルに集積回路ダイを設け、かつタイバーまたはワイヤボンドの少なくとも一つがこのダイパドルから前記成形封入部のエッジまで延在するリードフレームと、
それぞれのステップカットウェッタブル側部が、全体的に平らなリード表面を形成する前記リードフレームの露出部分を有する一対の対向ステップカットウェッタブル側部とを有し、全体的に平らな前記リード表面のそれぞれの上に電解メッキによって金属層が形成され、それぞれのステップカットウェッタブル側部の各ステップの少なくとも一部が前記成形封入部を有することを特徴とするｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ（ＤＦＮ）半導体パッケージ。

【請求項20】

前記ワイヤボンドまたはタイバーが延在する前記成形封入部のエッジが、前記ステップカットウェッタブル側部を設けるエッジとは異なるエッジである請求項１９に記載の半導体パッケージ。

【国際調査報告】