▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧 ▶ 日本テキサス・インスツルメンツ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-07-22
(54)【発明の名称】半二重インターフェースのための双方向リドライバ
(51)【国際特許分類】
H04L 25/52 20060101AFI20220714BHJP
G06F 3/00 20060101ALI20220714BHJP
【ＦＩ】
H04L25/52 Z
G06F3/00 L
G06F3/00 M
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2021568500
(86)(22)【出願日】2020-05-18
(85)【翻訳文提出日】2022-01-17
(86)【国際出願番号】 US2020033352
(87)【国際公開番号】W WO2020232429
(87)【国際公開日】2020-11-19
(31)【優先権主張番号】16/827,415
(32)【優先日】2020-03-23
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/848,622
(32)【優先日】2019-05-16
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(71)【出願人】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ合同会社
(72)【発明者】
【氏名】ウィン ナイング マウン
(72)【発明者】
【氏名】チャールズ マイケル キャンベル
【テーマコード（参考）】
5K029
【Ｆターム（参考）】
5K029DD30
(57)【要約】
回路（１０２）は、第１のデバイス（１０８）に結合する第１のポート（１５２）、第２のデバイス（１１０）に結合する第２のポート（１５４）、第１のポートに結合される入力（１３８）と第２のポートに結合される出力（１４２）とを有し、信号をリドライブしてリドライブされた信号を出力する第１のチャネル（１３７）、第２のポートに結合される入力（１４４）と第１のポートに結合される出力（１４８）とを有し、信号をリドライブしてリドライブされた信号を出力する第２のチャネル（１４３）、及びコントローラ（１５０）を含む。コントローラは、第１のポートで信号エッジを検出することに応答して、第１のチャネルをイネーブルし第２のチャネルをディセーブルし、第２のポートで信号エッジを検出することに応答して、第２のチャネルをイネーブルし第１のチャネルをディセーブルし、第１のチャネルがイネーブルされる間、第１のポートで受信される信号がディアサートされる場合、第１のポートにおけるインピーダンスをサンプリングし、第２のチャネルがイネーブルされる間、第２のポートで受信される信号がディアサートされる場合、第２のポートにおけるインピーダンスをサンプリングするように構成される。
【特許請求の範囲】
【請求項1】
リドライバ回路であって、第１のバスによって第１のデバイスに結合するように構成される第１のポートと、
第２のバスによって第２のデバイスに結合するように構成される第２のポートと、
前記第１のポートに結合される入力と、前記第２のポートに結合される出力とを有し、入力信号をリドライブし、前記リドライブされた入力信号を出力するように構成される第１の通信チャネルと、
前記第２のポートに結合される入力と、前記第１のポートに結合される出力とを有し、入力信号をリドライブし、前記リドライブされた入力信号を出力するように構成される第２の通信チャネルと、
コントローラと、
を含み、
前記コントローラが、
前記第１のポートにおいて第１の信号エッジを検出することに応答して、前記第１の通信チャネルをイネーブルし、前記第２の通信チャネルをディセーブルし、
前記第２のポートにおいて第１の信号エッジを検出することに応答して、前記第２の通信チャネルをイネーブルし、前記第１の通信チャネルをディセーブルし、
前記第１の通信チャネルがイネーブルされている間、前記第１のポートにおいて受信される前記入力信号がディアサートされることに応答して、前記第１のポートにおけるインピーダンスをサンプリングし、
前記第２の通信チャネルがイネーブルされている間、前記第２のポートにおいて受信される前記入力信号がディアサートされることに応答して、前記第２のポートにおけるインピーダンスをサンプリングする、
ように構成される、
リドライバ回路。
【請求項2】
請求項１に記載のリドライバ回路であって、前記第１のデバイスが第１の電圧ドメインにあり、
前記第２のデバイスが第２の電圧ドメインにあり、
前記第１の通信チャネルが、前記第１のポートから受信される前記入力信号を、前記第１の電圧ドメインから前記第２の電圧ドメインにレベルシフトするように構成され、
前記第２の通信チャネルが、前記第２のポートから受信される前記入力信号を、前記第２の電圧ドメインから前記第１の電圧ドメインにレベルシフトするように構成される、
リドライバ回路。
【請求項3】
請求項１に記載のリドライバ回路であって、前記第１の通信チャネルが、
前記第１のポートに結合される入力と、出力とを有する第１のレシーバと、
前記第１のレシーバの前記出力に結合される入力と、出力とを有する第１の遅延要素と、
前記第１の遅延要素の前記出力に結合される入力と、前記第２のポートに結合される出力とを有する第１のドライバと、
を含み、
前記第２の通信チャネルが、
前記第２のポートに結合される入力と、出力とを有する第２のレシーバと、
前記第２のレシーバの前記出力に結合される入力と、出力とを有する第２の遅延要素と、
前記第２の遅延要素の前記出力に結合される入力と、前記第１のポートに結合される出力とを有する第２のドライバと、
を含む、
リドライバ回路。
【請求項4】
請求項１に記載のリドライバ回路であって、更に、前記第１のポートに結合される第１の電流源と、
前記第１のポートに結合される非反転入力及び第１の基準電圧源に結合される反転入力を含む第１のコンパレータと、
前記第２のポートに結合される第２の電流源と、
前記第２のポートに結合される非反転入力及び第２の基準電圧源に結合される反転入力を含む第２のコンパレータと、
を含み、
前記第１のバスが、或るインピーダンスを有し、第１のプルダウン抵抗器に結合され、前記第１のプルダウン抵抗器が接地ノードに結合され、
前記第２のバスが、或るインピーダンスを有し、第２のプルダウン抵抗器に結合され、前記第２のプルダウン抵抗器が前記接地ノードに結合される、
リドライバ回路。
【請求項5】
請求項４に記載のリドライバ回路であって、前記コントローラが、前記第１のポートにおける前記インピーダンスをサンプリングするとき、前記コントローラが、
前記第１の電流源に、電流を前記第１のポートに注入させ、
前記第１のコンパレータの出力を監視する、
ように構成され、
前記コントローラが前記第２のポートにおける前記インピーダンスをサンプリングするとき、前記コントローラが、
前記第２の電流源に、電流を前記第２のポートに注入させ、
前記第２のコンパレータの出力を監視する、
ように構成され、
前記第１のコンパレータの前記出力がアサートされることが、前記第１のポートにおける高インピーダンス状態を示し、これに応答して、前記コントローラが前記第１の通信チャネルをディセーブルするように構成され、
前記第２のコンパレータの前記出力がアサートされることが、前記第２のポートにおける高インピーダンス状態を示し、これに応答して、前記コントローラが前記第２の通信チャネルをディセーブルするように構成される、
リドライバ回路。
【請求項6】
請求項１に記載のリドライバ回路であって、前記コントローラが更に、
前記第１の通信チャネルがイネーブルされている間、バスアービトレーション開始状況が前記第１のポートにおいて検出されること、又は、前記第２の通信チャネルがイネーブルされている間、前記バスアービトレーション開始状況が前記第２のポートにおいて検出されることに応答して、前記第１のデバイスと前記第２のデバイスとの間のバスアービトレーションを促進し、
前記バスアービトレーションが完了したことに応答して、前記第１及び第２の通信チャネルをディセーブルする、
ように構成される、リドライバ回路。
【請求項7】
リドライバ回路であって、第１のクロックバスによって第１のデバイスに結合するように構成される第１のポートと、
第２のクロックバスによって第２のデバイスに結合するように構成される第２のポートと、
第１のデータバスによって前記第１のデバイスに結合するように構成される第３のポートと、
第２のデータバスによって前記第２のデバイスに結合するように構成される第４のポートと、
前記第１のポートから受信される入力クロック信号を、前記第２のポートへ出力クロック信号としてリドライブするように構成される第１の通信チャネルと、
前記第２のポートから受信される入力クロック信号を、前記第１のポートへ出力クロック信号としてリドライブするように構成される第２の通信チャネルと、
前記第３のポートから受信される入力データ信号を、前記第４のポートへ出力データ信号としてリドライブするように構成される第３の通信チャネルと、
前記第４のポートから受信される入力データ信号を、前記第３のポートへ出力データ信号としてリドライブするように構成される第４の通信チャネルと、
コントローラと、
を含み、
前記コントローラが、
前記第１のポートにおいてクロック信号エッジの開始を検出することに応答して、前記第１の通信チャネルをイネーブルし、前記第２の通信チャネルをディセーブルし、
前記第２のポートにおいてクロック信号エッジの開始を検出することに応答して、前記第２の通信チャネルをイネーブルし、前記第１の通信チャネルをディセーブルし、
前記第３のポートにおいてデータ信号エッジの開始を検出することに応答して、前記第３の通信チャネルをイネーブルし、前記第４の通信チャネルをディセーブルし、
前記第４のポートにおいてデータ信号エッジの開始を検出することに応答して、前記第４の通信チャネルをイネーブルし、前記第３の通信チャネルをディセーブルし、
前記第１の通信チャネルがイネーブルされている間、前記第１のポートにおいて受信される前記入力クロック信号がディアサートされることに応答して、前記第１のポートにおけるインピーダンスをサンプリングし、
前記第２の通信チャネルがイネーブルされている間、前記第２のポートにおいて受信される前記入力クロック信号がディアサートされることに応答して、前記第２のポートにおけるインピーダンスをサンプリングし、
前記第３の通信チャネルがイネーブルされている間、前記第３のポートにおいて受信される前記入力データ信号がディアサートされることに応答して、前記第３のポートにおけるインピーダンスをサンプリングし、及び、
前記第４の通信チャネルがイネーブルされている間、前記第４のポートにおいて受信される前記入力データ信号がディアサートされることに応答して、前記第４のポートにおけるインピーダンスをサンプリングする、
ように構成される、
リドライバ回路。
【請求項8】
請求項７に記載のリドライバ回路であって、前記第１のデバイスが第１の電圧ドメインにあり、
前記第２のデバイスが第２の電圧ドメインにあり、
前記第１の通信チャネルが、前記第１のポートから受信される前記入力クロック信号を、前記第１の電圧ドメインから前記第２の電圧ドメインにレベルシフトするように構成され、
前記第２の通信チャネルが、前記第２のポートから受信される前記入力クロック信号を、前記第２の電圧ドメインから前記第１の電圧ドメインにレベルシフトするように構成され、
前記第３の通信チャネルが、前記第３のポートから受信される前記入力データ信号を、前記第１の電圧ドメインから前記第２の電圧ドメインにレベルシフトするように構成され、
前記第４の通信チャネルが、前記第４のポートから受信される前記入力データ信号を、前記第２の電圧ドメインから前記第１の電圧ドメインにレベルシフトするように構成される、
リドライバ回路。
【請求項9】
請求項７に記載のリドライバ回路であって、前記第１の通信チャネルが、
前記第１のポートから前記入力クロック信号を受信するための第１のレシーバと、
前記第１のレシーバから信号を受信するための第１の遅延要素と、
前記第１の遅延要素から信号を受信し、前記第２のポートに対し前記出力クロック信号を駆動するための第１のドライバとを含み、
前記第２の通信チャネルが、
前記第２のポートから前記入力クロック信号を受信するための第２のレシーバと、
前記第２のレシーバから信号を受信するための第２の遅延要素と、
前記第２の遅延要素から信号を受信し、前記第１のポートに対し前記出力クロック信号を駆動するための第２のドライバとを含み、
前記第３の通信チャネルが、
前記第３のポートから前記入力データ信号を受信するための第３のレシーバと、
前記第３のレシーバから信号を受信するための第３の遅延要素と、
前記第３の遅延要素から信号を受信し、前記第４のポートに対し前記出力データ信号を駆動するための第３のドライバとを含み、
前記第４の通信チャネルが、
前記第４のポートから前記入力データ信号を受信するための第４のレシーバと、
前記第４のレシーバから信号を受信するための第４の遅延要素と、
前記第４の遅延要素から信号を受信し、前記第３のポートに対し前記出力データ信号を駆動するための第４のドライバとを含む、
リドライバ回路。
【請求項10】
請求項７に記載のリドライバ回路であって、更に、前記第１のポートに結合される第１の電流源と、
前記第１のポートに結合される非反転入力及び第１の基準電圧源に結合される反転入力とを含む第１のコンパレータと、
前記第２のポートに結合される第２の電流源と、
前記第２のポートに結合される非反転入力及び第２の基準電圧源に結合される反転入力とを含む第２のコンパレータと、
前記第３のポートに結合される第３の電流源と、
前記第３のポートに結合される非反転入力及び第３の基準電圧源に結合される反転入力とを含む第３のコンパレータと、
前記第４のポートに結合される第４の電流源と、
前記第４のポートに結合される非反転入力及び第４の基準電圧源に結合される反転入力とを含む第４のコンパレータと、
を含み、
前記第１のクロックバスが第１のプルダウン抵抗器に結合され、前記第１のプルダウン抵抗器が接地ノードに結合され、
前記第２のクロックバスが第２のプルダウン抵抗器に結合され、前記第２のプルダウン抵抗器が前記接地ノードに結合され、
前記第１のデータバスが第３のプルダウン抵抗器に結合され、前記第３のプルダウン抵抗器が前記接地ノードに結合され、
前記第２のデータバスが第４のプルダウン抵抗器に結合され、前記第４のプルダウン抵抗器が前記接地ノードに結合される、
リドライバ回路。
【請求項11】
請求項１０に記載のリドライバ回路であって、前記コントローラが前記第１のポートにおける前記インピーダンスをサンプリングするとき、前記コントローラが、
前記第１の電流源に、電流を前記第１のポートに注入させ、
前記第１のコンパレータの出力を監視する、
ように構成され、
前記コントローラが前記第２のポートにおける前記インピーダンスをサンプリングするとき、前記コントローラが、
前記第２の電流源に、電流を前記第２のポートに注入させ、
前記第２のコンパレータの出力を監視する、
ように構成され、
前記コントローラが前記第３のポートにおける前記インピーダンスをサンプリングするとき、前記コントローラが、
前記第３の電流源に、電流を前記第３のポートに注入させ、
前記第３のコンパレータの出力を監視する、
ように構成され、
前記コントローラが前記第４のポートにおける前記インピーダンスをサンプリングするとき、前記コントローラが、
前記第４の電流源に、電流を前記第４のポートに注入させ、
前記第４のコンパレータの出力を監視する、
ように構成され、
前記第１のコンパレータの前記出力がアサートされることが、前記第１のポートにおける高インピーダンス状態を示し、これに応答して、前記コントローラが前記第１の通信チャネルをディセーブルするように構成され、
前記第２のコンパレータの前記出力がアサートされることが、前記第２のポートにおける高インピーダンス状態を示し、これに応答して、前記コントローラが前記第２の通信チャネルをディセーブルするように構成され、
前記第３のコンパレータの前記出力がアサートされることが、前記第３のポートにおける高インピーダンス状態を示し、これに応答して、前記コントローラが前記第３の通信チャネルをディセーブルするように構成され、
前記第４のコンパレータの前記出力がアサートされることが、前記第４のポートにおける高インピーダンス状態を示し、これに応答して、前記コントローラが前記第４の通信チャネルをディセーブルするように構成される、
リドライバ回路。
【請求項12】
請求項７に記載のリドライバ回路であって、前記コントローラが更に、前記第１及び第３の通信チャネルがイネーブルされている間、バスアービトレーション開始状況が前記第１のポート及び前記第３のポートにおいて検出されること、又は、前記第２及び第４の通信チャネルがイネーブルされている間、前記バスアービトレーション開始状況が前記第２のポート及び前記第４のポートにおいて検出されることに応答して、前記第１のデバイスと前記第２のデバイスとの間のバスアービトレーションを促進し、
前記バスアービトレーションが完了したことに応答して、前記第３及び第４の通信チャネルをディセーブルする、
ように構成される、
リドライバ回路。
【請求項13】
請求項１２に記載のリドライバ回路であって、前記第１のポート及び前記第３のポートにおいて検出される前記バスアービトレーション開始状況が、前記第３のポートにおいて受信される前記入力データ信号がアサートされる一方で、前記第１のポートにおいて受信される前記入力クロック信号が、少なくともバスターンアラウンド時間の間ディアサートされることを含み、
前記第２のポート及び前記第４のポートにおいて検出される前記バスアービトレーション開始状況が、前記第４のポートにおいて受信される前記入力データ信号がアサートされる一方で、前記第２のポートにおいて受信される前記入力クロック信号が、少なくとも前記バスターンアラウンド時間の間ディアサートされることを含む、
リドライバ回路。
【請求項14】
方法であって、第１のバスによって第１のデバイスに結合するように構成される第１のポートにおいて第１の信号エッジを検出すること、又は、第２のバスによって第２のデバイスに結合するように構成される第２のポートにおいて第１の信号エッジを検出すること、
前記第１のポートにおいて前記第１の信号エッジを検出することに応答して、
前記第１のポートから受信される入力信号を、第２のポートへ出力信号としてリドライブするように構成される第１の通信チャネルをイネーブルし、
前記第２のポートから受信される入力信号を、前記第１のポートへ出力信号としてリドライブするように構成される第２の通信チャネルをディセーブルすること、
前記第２のポートにおいて前記第１の信号エッジを検出することに応答して、
前記第２の通信チャネルをイネーブルし、
前記第１の通信チャネルをディセーブルすること、
前記第１の通信チャネルがイネーブルされている間、前記第１のポートにおいて受信される前記入力信号がディアサートされることに応答して、前記第１のポートにおけるインピーダンスをサンプリングすること、及び、
前記第２の通信チャネルがイネーブルされている間、前記第２のポートにおいて受信される前記入力信号がディアサートされることに応答して、前記第２のポートにおけるインピーダンスをサンプリングすること、
を含む、方法。
【請求項15】
請求項１４に記載の方法であって、前記第１のデバイスが第１の電圧ドメインにあり、
前記第２のデバイスが第２の電圧ドメインにあり、
前記方法が更に、
前記第１の通信チャネルがイネーブルされるとき、前記第１のポートから受信される前記入力信号を、前記第１の電圧ドメインから前記第２の電圧ドメインにレベルシフトすること、及び、
前記第２の通信チャネルがイネーブルされるとき、前記第２のポートから受信される前記入力信号を、前記第２の電圧ドメインから前記第１の電圧ドメインにレベルシフトすることを含む、
方法。
【請求項16】
請求項１４に記載の方法であって、第１の電流源が前記第１のポートに結合され、
第１のコンパレータが、前記第１のポートに結合される非反転入力と、第１の基準電圧源に結合される反転入力とを含み、
第２の電流源が前記第２のポートに結合され、
第２のコンパレータが、前記第２のポートに結合される非反転入力と、第２の基準電圧源に結合される反転入力とを含み、
前記第１のバスが第１のプルダウン抵抗器に結合され、前記第１のプルダウン抵抗器が接地ノードに結合され、
前記第２のバスが第２のプルダウン抵抗器に結合され、前記第２のプルダウン抵抗器が前記接地ノードに結合される、
方法。
【請求項17】
請求項１６に記載の方法であって、前記第１のポートにおける前記インピーダンスをサンプリングすることが更に、
前記第１の電流源に、電流を前記第１のポートに注入させること、及び、
前記第１のコンパレータの出力を監視することを含み、
前記第２のポートにおける前記インピーダンスをサンプリングすることが更に、
前記第２の電流源に、電流を前記第２のポートに注入させること、及び、
前記第２のコンパレータの出力を監視することを含み、
前記方法が更に、
前記第１のコンパレータの前記出力がアサートされることが、前記第１のポートにおける高インピーダンス状態を示すことに応答して、前記第１の通信チャネルをディセーブルすること、及び、
前記第２のコンパレータの前記出力がアサートされることが、前記第２のポートにおける高インピーダンス状態を示すことに応答して、前記第２の通信チャネルをディセーブルすること、
を含む、方法。
【請求項18】
請求項１４に記載の方法であって、更に、前記第１の通信チャネルがイネーブルされている間、前記第１のポートにおいてバスアービトレーション開始状況を検出すること、又は、前記第２の通信チャネルがイネーブルされている間、前記第２のポートにおいて前記バスアービトレーション開始状況を検出することに応答して、前記第１のデバイスと前記第２のデバイスとの間のバスアービトレーションを促進すること、及び、
前記バスアービトレーションが完了したことに応答して、前記第１及び第２の通信チャネルをディセーブルすること、
を含む、方法。
【発明の詳細な説明】
【発明の概要】
【0001】
いくつかの例において、リドライバ回路が、第１のバスによって第１のデバイスに結合するように構成される第１のポート、及び、第２のバスによって第２のデバイスに結合するように構成される第２のポートを含む。また、リドライバ回路は、第１のポートに結合される入力と、第２のポートに結合される出力とを有し、入力信号をリドライブし、リドライブされた入力信号を出力するように構成される第１の通信チャネル、第２のポートに結合される入力と、第１のポートに結合される出力とを有し、入力信号をリドライブし、リドライブされた入力信号を出力するように構成される第２の通信チャネル、及び、コントローラを含む。コントローラは、第１のポートにおいて第１の信号エッジを検出することに応答して、第１の通信チャネルをイネーブルし、第２の通信チャネルをディセーブルし、第２のポートにおいて第１の信号エッジを検出することに応答して、第２の通信チャネルをイネーブルし、第１の通信チャネルをディセーブルし、第１の通信チャネルがイネーブルされている間、第１のポートにおいて受信される入力信号がディアサートされることに応答して、第１のポートにおけるインピーダンスをサンプリングし、第２の通信チャネルがイネーブルされている間、第２のポートにおいて受信される入力信号がディアサートされることに応答して、第２のポートにおけるインピーダンスをサンプリングするように構成される。
【0002】
別の例において、リドライバ回路が、第１のクロックバスによって第１のデバイスに結合するように構成される第１のポート、第２のクロックバスによって第２のデバイスに結合するように構成される第２のポート、第１のデータバスによって第１のデバイスに結合するように構成される第３のポート、第２のデータバスによって第２のデバイスに結合するように構成される第４のポート、第１のポートから受信される入力クロック信号を、第２のポートへ出力クロック信号としてリドライブするように構成される第１の通信チャネル、第２のポートから受信される入力クロック信号を、第１のポートへ出力クロック信号としてリドライブするように構成される第２の通信チャネル、第３のポートから受信される入力データ信号を、第４のポートへ出力データ信号としてリドライブするように構成される第３の通信チャネル、第４のポートから受信される入力データ信号を、第３のポートへ出力データ信号としてリドライブするように構成される第４の通信チャネル、及び、コントローラを含む。コントローラは、第１のポートにおいてクロック信号エッジの開始を検出することに応答して、第１の通信チャネルをイネーブルし、第２の通信チャネルをディセーブルし、第２のポートにおいてクロック信号エッジの開始を検出することに応答して、第２の通信チャネルをイネーブルし、第１の通信チャネルをディセーブルし、第３のポートにおいてデータ信号エッジの開始を検出することに応答して、第３の通信チャネルをイネーブルし、第４の通信チャネルをディセーブルし、第４のポートにおいてデータ信号エッジの開始を検出することに応答して、第４の通信チャネルをイネーブルし、第３の通信チャネルをディセーブルし、第１の通信チャネルがイネーブルされている間、第１のポートにおいて受信される入力クロック信号がディアサートされることに応答して、第１のポートにおけるインピーダンスをサンプリングし、第２の通信チャネルがイネーブルされている間、第２のポートにおいて受信される入力クロック信号がディアサートされることに応答して、第２のポートにおけるインピーダンスをサンプリングし、第３の通信チャネルがイネーブルされている間、第３のポートにおいて受信される入力データ信号がディアサートされることに応答して、第３のポートにおけるインピーダンスをサンプリングし、及び、第４の通信チャネルがイネーブルされている間、第４のポートにおいて受信される入力データ信号がディアサートされることに応答して、第４のポートにおけるインピーダンスをサンプリングするように構成される。
【0003】
更に別の例において、或る方法が、第１のバスによって第１のデバイスに結合するように構成される第１のポートにおいて第１の信号エッジを検出すること、又は、第２のバスによって第２のデバイスに結合するように構成される第２のポートにおいて第１の信号エッジを検出することを含む。また、この方法は、第１のポートにおいて第１の信号エッジを検出することに応答して、第１のポートから受信される入力信号を、第２のポートへ出力信号としてリドライブするように構成される第１の通信チャネルをイネーブルすることと、第２のポートから受信される入力信号を、第１のポートへ出力信号としてリドライブするように構成される第２の通信チャネルをディセーブルすることとを含む。また、この方法は、第２のポートにおいて第１の信号エッジを検出することに応答して、第２の通信チャネルをイネーブルすることと、第１の通信チャネルをディセーブルすることとを含む。また、この方法は、第１の通信チャネルがイネーブルされている間、第１のポートにおいて受信される入力信号がディアサートされることに応答して、第１のポートにおけるインピーダンスをサンプリングすることと、第２の通信チャネルがイネーブルされている間、第２のポートにおいて受信される入力信号がディアサートされることに応答して、第２のポートにおけるインピーダンスをサンプリングすることとを含む。
【図面の簡単な説明】
【0004】
次に、種々の例の詳細な説明のために、添付の図面を参照する。
【0005】
【図1】種々の例におけるシステムのブロック図を示す。
【0006】
【図2】種々の例におけるリドライバ回路の概略図を示す。
【0007】
【0008】
【0009】
【発明を実施するための形態】
【0010】
通信インターフェースが最近の電子機器において普及している。通信インターフェースには単方向（例えば、一方向のみのデータフロー）のものもあれば、一方で、通信インターフェースには双方向（例えば、両方向のデータフロー）のものもある。半二重通信システムは双方向通信インターフェースを用いる。半二重通信システムでは、デバイスは互いに通信し得るが、同時ではない。例えば、通信は一度に一方向のみで生じる。
【0011】
コンピュータ及び他の電子デバイスは、接続されたデバイス間のデータの転送を提供するために、一般的に、シリアル通信インターフェースを用いる。ユニバーサルシリアルバス（ＵＳＢ）インターフェースは、電子デバイスをインターフェースするために用いられる種々のシリアルバスの一つである。システムパワーマネジメントインターフェース（ＳＰＭＩ）は、電子デバイスをインターフェースするために用いられる別のシリアルバスである。ＳＭＰＩとは、例えば、プロセッサに供給される電圧と、プロセッサに結合される補助的構成要素の電力管理とを制御するための、双方向の二線式シリアルバスインターフェースである。その他のシリアルインターフェースも本開示の範囲内にある。特定のタイプのインターフェースに関係なく、そのようなインターフェースを用いて通信する電子デバイスには、例えば、コンピュータ、スマートフォン、ビデオゲーム機、及び、他のコンピューティングデバイスが含まれる。また、周辺デバイスが、そのようなインターフェースを用いて通信し、例えば、フラッシュドライブ、プリンタ、キーボード、スマートフォン、カメラ、タブレット、及び、種々の他のデバイスを含む。
【0012】
双方向の半二重シリアル通信インターフェースを用いて通信する特定のタイプのデバイスに関係なく、いくつかの例において、入力／出力（Ｉ／Ｏ）電圧レベルは、デバイスタイプによってそれぞれ異なる。例えば、プロセス技術がプロセッサ（例えば、システムオンチップ（ＳｏＣ））のために小さくなるにつれて、プロセッサのためのＩ／Ｏ電圧制限も低減される。一例として、５ｎｍプロセス技術を用いるプロセッサが、約１．２ＶのＩ／Ｏ電圧制限を有し得、一方で、３ｎｍプロセス技術を用いるプロセッサが、約１．０ＶのＩ／Ｏ電圧制限を有し得る。また、いくつかの例において、プロセッサが、ＳＰＭＩ（例えば、１．８ＶのＩ／Ｏ電圧制限）又はＵＳＢ（例えば、３．３ＶのＩ／Ｏ電圧制限）などの一層高電圧のインターフェースとインターフェースする。第１の電圧ドメインにおけるデバイス（例えば、約１．２ＶのＩ／Ｏ電圧制限を有するプロセッサ）が、第２の電圧ドメインにおけるデバイス（例えば、１．８ＶのＩ／Ｏ電圧制限を有するＳＰＭＩデバイス）と通信するために、レベルシフトが、一方の電圧ドメインから他方の電圧ドメインに信号の電圧レベルをシフトさせるために用いられる。また、通信信号が、リドライバ回路によってリドライブされること、又は受信及び再送信されることから利益を得る。例えば、デバイス間のリドライバ回路によって信号をリドライブすることが、デバイス間の許容範囲を増大させる一方で、通信バスの二つの側を隔離し、これによって、リドライバ回路の一方の側からのバス静電容量が、リドライバ回路の他方の側上のバスにロードされることが防止される。いくつかの例において、専用のハブ又はブリッジデバイスが、信号のそのようなレベルシフト及びリドライブを達成するが、専用のハブは、実装のために空間を消費しコストがかかる。例えば、専用のハブ又はブリッジデバイスが、バスアービトレーションプロセスに能動的に参加し得、スレーブ向けマスターデバイスとマスター向けスレーブデバイスとの両方をエミュレートし得る。バスアービトレーションへの能動的参加及びそのようなマスター／スレーブエミュレーションは、ペイロードの一層複雑なパケット化解除及び再パケット化を伴い、これが全体的なデバイス複雑性を増加させる。
【0013】
いくつかの例は、異なる電圧ドメインにおけるデバイス間の通信を促進するために信号電圧をレベルシフトするように、及び／又は、デバイス間のこれらの通信信号をリドライブするように機能するリドライバ回路を二つの電圧ドメイン間に含む。特に、リドライバ回路は半二重通信を促進し、いくつかの例において、レベルシフトは、通信トラフィックの方向に関係なく両方向において生じる。好ましくは、リドライバ回路は、電圧ドメインの一方におけるデバイスから、信号送信の開始を示す第１の信号エッジ（例えば、クロック及び／又はデータバスによって搬送される信号の立ち上がりエッジ）を検出するように構成される。しかし、リドライバ回路は、信号送信の開始を示す他の技法を用いてもよい。第１の信号エッジが、二つの電圧ドメインの第１のものから（例えば、リドライバ回路の第１のポートに結合される第１のバス上で）検出される場合、リドライバ回路は、第１の電圧ドメインから、二つの電圧ドメインの第２のものへの第１の通信チャネルをイネーブルするように構成される。第１の信号エッジが、第２の電圧ドメインから（例えば、リドライバ回路の第２のポートに結合される第２のバス上で）検出される場合、リドライバ回路は、第２の電圧ドメインから第１の電圧ドメインへの第２の通信チャネルをイネーブルするように構成される。下記で更に説明されるように、通信チャネルは、一方の電圧ドメインから他方への信号電圧のレベルシフト及び／又は信号のリドライブを促進する。例えば、いくつかのケースでは、各電圧ドメインのためのＩ／Ｏ電圧制限はほぼ同じであり、それゆえ、リドライバ回路は、電圧ドメイン間で信号（例えば、クロック及び／又はデータ信号）を駆動するように機能するが、電圧ドメイン間の信号のレベルシフトを必ずしも行うわけではない。
【0014】
また、リドライバ回路は、リドライバ回路に通信信号（例えば、この通信信号を、リドライバ回路が、他方の電圧ドメインにおけるデバイスへレベルシフト及び／又はリドライブする）を提供しているデバイスに結合されるバスのインピーダンスをサンプリングするように構成される。リドライバ回路は、デバイスが通信信号を依然として提供しているかどうか、又はデバイスが通信信号を提供することをやめたかどうかを判定するために、バスのインピーダンスをサンプリングする。やめている場合、そのデバイスに結合されるバスは高インピーダンス状態にある。一例において、リドライバ回路は、－例えば、バス上のクロック及び／又はデータ信号がロー状態に遷移するとき－、電流を（例えば、電流源を制御することによって）バスに注入することによって、及び、注入された電流に応答してバス上の電圧を監視することによって、バスのインピーダンスをサンプリングする。或る例において、プルダウン抵抗器がバスに結合される。バスが依然として駆動されている場合、注入される電流は、バスの電圧に比較的小さな影響を与える。しかし、バスが駆動されていない（例えば、高インピーダンス状態にある）場合、注入される電流は、プルダウン抵抗器に起因してバスの電圧に一層大きな影響を与え、これをリドライバ回路が（例えば、コンパレータを用いて）検出する。バスが高インピーダンス状態にあるときにプルダウン抵抗器の電圧が検出されるように、但し、そのような電圧がバス上のハイ信号又はアサートされた信号と解釈されるほど充分に高くないように、プルダウン抵抗器の値及び注入される電流の量が選択される。高インピーダンス状態が或るバス上で検出されるとき、そのバスからの信号をレベルシフト及び／又はリドライブしていた通信チャネルがディセーブルされ、上述したように、リドライバ回路は再び第１の信号エッジを監視する。このようにして、リドライバ回路は、バスの両側を監視し、データ送信の方向において通信信号のレベルシフト及び／又はリドライブを行うために、通信信号の方向を検出する。
【0015】
図１は、いくつかの例におけるシステム１００のブロック図を示す。システム１００は、リドライバ回路１０２、第１の電圧ドメイン１０４、及び第２の電圧ドメイン１０６を示す。各電圧ドメイン１０４、１０６は、他方の電圧ドメインにおけるデバイスと通信する、それぞれ一つ又は複数のデバイス１０８、１１０を含む。それゆえ、リドライバ回路１０２は、第１のバス１０７ａによって、第１の電圧ドメイン１０４における一つ又は複数のデバイス１０８に、及び、第２のバス１０７ｂによって、第２の電圧ドメイン１０６における一つ又は複数のデバイス１１０に結合し、第１及び第２の電圧ドメイン１０４、１０６におけるデバイス１０８、１１０間の通信を促進する。バス１０７ａ、１０７ｂは別個に参照されるが、いくつかの例において、バス１０７ａ、１０７ｂは、第１の電圧ドメイン１０４におけるデバイス１０８を、第２の電圧ドメイン１０６におけるデバイス１１０に結合する、クロックバス又はデータバスなどの、同じバスの部分である。他の例において、リドライバ回路１０２は、二つ以上のバスによって、各電圧ドメイン１０４、１０６におけるデバイス１０８、１１０に結合される。二線式バス（例えば、クロック信号バス及びデータ信号バス）を用いるＳＰＭＩインターフェースの特定の例において、リドライバ回路１０２は、二つのバスによって、各電圧ドメイン１０４、１０６におけるデバイス１０８、１１０に結合される。上述したように、リドライバ回路１０２は双方向通信を可能にし、一方で、第１の電圧ドメイン１０４或いは第２の電圧ドメイン１０６からの信号送信の開始を検出することによって（好ましくは、入力信号の第１の信号エッジを検出することによって）半二重通信を促進する。
【0016】
上述したように、いくつかの例において、第１の電圧ドメイン１０４におけるデバイス１０８は第１のＩ／Ｏ電圧レベルで動作し、一方で、第２の電圧ドメイン１０６におけるデバイス１１０は、第１のＩ／Ｏ電圧レベルとは異なる第２のＩ／Ｏ電圧レベルで動作する。これらの例において、リドライバ回路１０２は、第１の信号エッジが最初に検出された電圧ドメイン１０４、１０６から発生する信号のレベルシフトとリドライブとの両方をする。他の例において、第１及び第２の電圧ドメイン１０４、１０６におけるデバイス１０８、１１０は、同じＩ／Ｏ電圧レベル近辺で動作し、それゆえ、リドライバ回路１０２は、第１の信号エッジが最初に検出された電圧ドメイン１０４、１０６からの信号をリドライブするが、電圧ドメイン１０４、１０６間の信号のレベルシフトを必ずしも行わない。いくつかの例において、電圧シフトが無い場合であっても、信号をリドライブすることによって、リドライバ回路１０２がデバイス１０８、１１０間に存在しない場合よりも一層大きな容量性負荷を駆動することが可能になる。
【0017】
また、下記で更に詳細に説明されるように、リドライバ回路１０２は、リドライバ回路１０２に通信信号を提供しているデバイスに結合されるバス１０７ａ、１０７ｂのインピーダンスをサンプリングするように構成される。リドライバ回路１０２は、デバイス１０８、１１０が通信信号を依然として提供しているかどうか、又は、デバイス１０８、１１０が通信信号を提供することをやめたかどうかを判定するために、バス１０７ａ、１０７ｂのインピーダンスをサンプリングする。やめている場合、そのデバイス１０８、１１０に結合されるバス１０７ａ、１０７ｂは高インピーダンス状態（例えば、アイドル状態）にある。高インピーダンス状態がバス１０７ａ、１０７ｂ上で検出されるとき、リドライバ回路１０２は、そのバス１０７ａ、１０７ｂからの信号をレベルシフト及び／又はリドライブしていた通信チャネルをディセーブルし、上述したように、リドライバ回路１０２は再び第１の信号エッジを監視する。このようにして、リドライバ回路は、バス１０７ａ、１０７ｂの両側を監視し、データ送信の方向において通信信号のレベルシフト及び／又はリドライブを行うために、通信信号の方向を検出する。
【0018】
図２は、リドライバ回路１０２の概略図を更に詳細に含む、図１に関して上述したシステム１００を示す。図２の例において、リドライバ回路１０２は例示のＳＰＭＩインターフェースにおいて用いられ、第１の電圧ドメイン１０４における複数のデバイス１０８ａ～１０８ｎに及び第２の電圧ドメイン１０６における複数のデバイス１１０ａ～１１０ｎに結合されるものとして示される。他の例において、第１の電圧ドメイン１０４には単一のデバイス１０８及び／又は第２の電圧ドメイン１０６には単一のデバイス１１０のみがある。いくつかの例において、デバイス１０８、１１０間で通信プロトコルを実装するため、デバイス１０８、１１０は、マスター或いはスレーブとして機能するように構成される。また、図２の例において、リドライバ回路１０２は、（例えば、二線式ＳＰＭＩインターフェースの）第１のクロックバス１１２及び第１のデータバス１１４によってデバイス１０８ａ～１０８ｎに結合する。同様に、リドライバ回路１０２は、第２のクロックバス１１６及び第２のデータバス１１８によってデバイス１１０ａ～１１０ｎに結合する。プルダウン抵抗器１２０、１２２、１２４、１２６が、それぞれ、バス１１２、１１４、１１６、１１８に結合される。また、プルダウン抵抗器１２０、１２２、１２４、１２６は接地ノードに結合される。
【0019】
リドライバ回路１０２は、本願で説明される種々の機能を行うように構成されるコントローラ１５０を含む。いくつかの例において、コントローラ１５０は、集積回路又は処理デバイスである。本開示の範囲は、コントローラ１５０の特定の形態によって限定されない。コントローラ１５０の機能は、下記で一層充分に説明される。
【0020】
リドライバ回路１０２は、第１のクロックバス１１２に結合するように構成される第１のポート１５２、第２のクロックバス１１６に結合するように構成される第２のポート１５４、第１のデータバス１１４に結合するように構成される第３のポート１５６、及び第２のデータバス１１８に結合するように構成される第４のポート１５８を含む。ポート１５２、１５４、１５６、１５８を介して、リドライバ回路１０２は、それぞれ、第１及び第２の電圧ドメイン１０４、１０６における種々のデバイス１０８、１１０に通信信号を送信し得、及びそこから通信信号を受信し得る。コントローラ１５０は、ポート１５２、１５４、１５６、１５８の各々に、及び、下記で更に説明されるように、リドライバ回路１０２の種々の他の要素に結合される。
【0021】
リドライバ回路１０２は、レシーバ１３８と、遅延要素１４０と、ドライバ１４２とを含む第１の通信チャネル１３７を含む。第１の通信チャネル１３７は、第１のポート１５２から受信される入力信号を、出力信号として、第２のポート１５４へリドライブするように構成される。図２の特定の例において、第１の通信チャネル１３７への入力信号及び第１の通信チャネル１３７からの出力信号は、クロック信号である。また、いくつかの例において、第１の通信チャネル１３７は、第１のポート１５２から受信される入力クロック信号を、第１のＩ／Ｏ電圧制限（ＶＩＯＡ）を有する第１の電圧ドメイン１０４から、第２のＩ／Ｏ電圧制限（ＶＩＯＢ）を有する第２の電圧ドメイン１０６にレベルシフトするように構成される。
【0022】
リドライバ回路１０２は、レシーバ１４４と、遅延要素１４６と、ドライバ１４８とを含む第２の通信チャネル１４３を含む。第２の通信チャネル１４３は、第２のポート１５４から受信される入力信号を、出力信号として、第１のポート１５２へリドライブするように構成される。図２の特定の例において、第２の通信チャネル１４３への入力信号及び第２の通信チャネル１４３からの出力信号は、クロック信号である。また、いくつかの例において、第２の通信チャネル１４３は、第２のポート１５４から受信される入力クロック信号を、第２の電圧ドメイン１０６（ＶＩＯＢ）から第１の電圧ドメイン１０４（ＶＩＯＡ）にレベルシフトするように構成される
【0023】
また、リドライバ回路１０２は、（レシーバ１６８と、遅延要素１７０と、ドライバ１７２とを含む）第３の通信チャネル１６７、及び、（レシーバ１７４と、遅延要素１７６と、ドライバ１７８とを含む）第４の通信チャネル１７３を含み、これらは、第１のポート１５２及び第２のポート１５４ではなく、第３のポート１５６及び第４のポート１５８に結合されることを除いて、上述した第１及び第２の通信チャネル１３７、１４３と機能が類似している。図２の特定の例において、第３及び第４の通信チャネル１６７、１７３への入力信号及び第３及び第４の通信チャネル１６７、１７３からの出力信号は、データ信号である。また、いくつかの例において、第３の通信チャネル１６７は、第３のポート１５６から受信される入力データ信号を、第１の電圧ドメイン１０４（ＶＩＯＡ）から第２の電圧ドメイン１０６（ＶＩＯＢ）にレベルシフトするように構成される。また、同様に、第４の通信チャネル１７３は、第４のポート１５８から受信される入力データ信号を、第２の電圧ドメイン１０６（ＶＩＯＢ）から第１の電圧ドメイン１０４（ＶＩＯＡ）にレベルシフトするように構成される。
【0024】
レシーバ１３８、１４４、１６８、１７４の各々は同じように機能する。特に、レシーバ１３８は、第１のポート１５２から入力信号を受信するように構成される。同様に、レシーバ１４４は、第２のポート１５４から入力信号を受信するように構成され、レシーバ１６８は、第３のポート１５６から入力信号を受信するように構成され、レシーバ１７４は、第４のポート１５８から入力信号を受信するように構成される。レシーバ１３８、１４４、１６８、１７４は、受信した入力信号に基づいて信号を生成し、生成された信号を、それぞれの遅延要素１４０、１４６、１７０、１７６に提供する。一例において、レシーバ１３８、１４４、１６８、１７４は、ＳＰＭＩ規格によって規定された特定の閾値レベルを満たすコンパレータである。
【0025】
遅延要素１４０、１４６、１７０、１７６は、制御パス（例えば、コントローラ１５０によって行われる機能）が（例えば、通信チャネル１３７、１４３、１６７、１７３を介した）データパスより速いことを確実にするために、通信チャネル１３７、１４３、１６７、１７３の各々に遅延を導入し、その結果、コントローラ１５０は、通信チャネル１３７、１４３、１６７、１７３のうちの適切な一つをイネーブルし得、一方で、電圧ドメイン１０４、１０６におけるデバイス１０８、１１０間の信号データの損失を避ける。遅延を導入する目的は、下記で更に詳細に説明される。各遅延要素１４０、１４６、１７０、１７６は、その遅延信号を、それぞれのドライバ１４２、１４８、１７２、１７８に提供する。一例において、遅延要素１４０、１４６、１７０、１７６は、インバータチェーンであり、インバータ段の数及びそのインバータ段のＲＣ負荷を調節することによってプログラム可能であり得る。
【0026】
ドライバ１４２、１４８、１７２、１７８は、各々、出力信号を、それぞれ、それらの関連するポート１５４、１５２、１５８、１５６に駆動し、いくつかのケースでは、そのそれぞれの遅延要素１４０、１４６、１７０、１７６から受信される信号に対してレベルシフトを行う。例えば、ドライバ１４２、１７２は、遅延要素１４０、１７０からの信号を、第１の電圧ドメイン１０４から第２の電圧ドメイン１０６にレベルシフトする。同様に、ドライバ１４８、１７８は、遅延要素１４６、１７６からの信号を、第２の電圧ドメイン１０６から第１の電圧ドメイン１０４にレベルシフトする。或る例において、イネーブル信号が、ドライバ１４２（ＥＮＣＬＫＢ）、１４８（ＥＮＣＬＫＡ）、１７２（ＥＮＤＡＴＢ）、１７８（ＥＮＤＡＴＡ）の一つ又は複数に提供され得る。イネーブル信号が提供されると、イネーブル信号は、対応するドライバ１４２、１４８、１７２、１７８（及びそれゆえ、それぞれの通信チャネル１３７、１４３、１６７、１７３）をイネーブルする。このようにして、通信チャネル１３７、１４３、１６７、１７３の各々は、信号を、一方の電圧ドメイン１０４、１０６から他方へリドライブするように、及び、これらの信号を、第１の電圧ドメイン１０４から第２の電圧ドメイン１０６に又は逆の場合も同様にレベルシフトするように構成され、デバイス１０８、１１０間の双方向通信を促進する。また、下記で更に詳細に説明されるように、一度に第１の通信チャネル１３７及び第２の通信チャネル１４３の一つのみがイネーブルされる。同様に、一度に第３の通信チャネル１６７及び第４の通信チャネル１７３の一つのみがイネーブルされる。このように、リドライバ回路１０２は、デバイス１０８、１１０間の半二重通信も促進する。
【0027】
コントローラ１５０は、リドライバ回路１０２の他の部分から幾つかの信号を受信するように、及び、これらの受信される信号に少なくとも部分的に基づいて、リドライバ回路１０２の種々の態様を制御するように構成される。例えば、コントローラは、ポート１５２、１５４、１５６、１５８の一つにおいて受信される信号がアサートされるかどうかの表示を（例えば、下記で更に説明される、ポートに結合される或るコンパレータから）、ポート１５２、１５４、１５６、１５８の一つにおいて受信される信号がディアサートされるかどうかの表示を（例えば、下記で更に説明される、ポートに結合される他のコンパレータから）、及び／又は、ポート１５２、１５４、１５６、１５８の一つに結合されるバス１１２、１１６、１１４、１１８が、高インピーダンス状態にあるかどうかの表示を（例えば、下記で更に説明される、コンパレータ１３４、１３６、１６４、１６６の一つから）受信する。コントローラ１５０によって受信される信号に基づいて、コントローラ１５０は、種々の通信チャネル１３７、１４３、１６７、１７３をイネーブル又はディセーブルするように、及び、同じく下記で更に説明される種々の電流源１３０、１３２、１６０、１６２を制御するように構成される。
【0028】
リドライバ回路１０２のコントローラ１５０は、バス１１２、１１４、１１６、１１８上で信号送信の開始を示す第１の信号エッジを検出するように構成される。簡潔にするために図示しないが、一例において、コンパレータが、ポート１５２、１５４、１５６、１５８の各々に結合される。これらのコンパレータは、ポート１５２、１５４、１５６、１５８における電圧を基準電圧と比較するように構成される。或る例において、基準電圧は、信号が特定の電圧ドメイン１０４、１０６のためにアサートされることを示すレベルを上回って設定される。例えば、基準電圧は、ポート１５２、１５４、１５６、１５８が結合するように構成される電圧ドメイン１０４、１０６のためのＩ／Ｏ電圧制限よりわずかに小さい（例えば、１０パーセント以内の）値である。
【0029】
例えば、第１又は第３のポート１５２、１５６に結合されるコンパレータが、それらの電圧を、第１の電圧ドメイン１０４のためのＩ／Ｏ電圧制限よりわずかに小さい基準電圧（ＶＢＩＡＳＡ）と比較して、受信される信号電圧が第１の電圧ドメイン１０４のためのアサートされる信号（例えば、これは、立ち上がりエッジに対応する）を示すときに、第１又は第３のポート１５２、１５６に結合されるコンパレータの出力がアサートされるようにする。一方の電圧ドメイン１０４が１．８ＶのＩ／Ｏ電圧制限を有するＳＰＭＩインターフェースに対応する特定の例において、コンパレータは、ポート１５２、１５６において受信される信号の電圧を、（例えば、１．８Ｖより１０パーセント小さい）約１．６２Ｖの基準電圧と比較する。同様に、第２又は第４のポート１５４、１５８に結合されるコンパレータが、それらの電圧を、第２の電圧ドメイン１０６のためのＩ／Ｏ電圧制限よりわずかに小さい基準電圧（ＶＢＩＡＳＢ）と比較して、受信される信号電圧が第２の電圧ドメイン１０６のためのアサートされる信号（例えば、これは立ち上がりエッジに対応する）を示すときに、第２又は第４のポート１５４、１５８に結合されるコンパレータの出力がアサートされるようにする。他方の電圧ドメイン１０６が、１．２ＶのＩ／Ｏ電圧制限を有するプロセッサ／ＳｏＣインターフェースに対応する例において、コンパレータは、ポート１５４、１５８において受信される信号の電圧を、（例えば、１．２Ｖより１０パーセント小さい）約１．０８Ｖの基準電圧と比較する。いくつかの例において、クロック及びデータ信号は、異なる電圧でアサートされ得、それゆえ、それらの基準電圧も同様に異なる。しかし、説明を簡潔にするため、電圧ドメイン１０４、１０６の一つからのクロック及びデータ信号の両方は、ほぼ同じ電圧でアサートされると想定する。
【0030】
また、リドライバ回路１０２のコントローラ１５０は、バス１１２、１１４、１１６、１１８から受信される信号がディアサートされるときを検出するように構成される。ここでも簡潔にするために図示しないが、一例において、付加的なコンパレータが、ポート１５２、１５４、１５６、１５８の各々に結合される。これらのコンパレータは、ポート１５２、１５４、１５６、１５８における電圧を基準電圧と比較するように構成され、基準電圧は、信号がディアサートされたことを示すレベルを下回って設定される。例えば、基準電圧は、接地ノード電圧よりわずかに（例えば、０．１Ｖ）高い値である。これらのコンパレータの出力は、受信される信号電圧がディアサートされる信号を示すときにアサートされ、一方で、これらのコンパレータの出力は、受信される信号電圧がアサートされる信号を示すときにディアサートされる。
【0031】
また、ポート１５２、１５４、１５６、１５８においてアサートされる信号（又は立ち上がりエッジ）及びディアサートされる信号（又は立ち下がりエッジ）を検出することに加えて、コントローラ１５０は、種々のポート１５２、１５４、１５６、１５８におけるインピーダンスをサンプリングするように構成される。特に、下記で更に詳細に説明されるように、コントローラ１５０は、ポート１５２、１５４、１５６、１５８の一つにおける信号がディアサートされる一方で、そのポートの対応するチャネルがイネーブルされることに応答して、種々のポート１５２、１５４、１５６、１５８におけるインピーダンスをサンプリングするように構成される。例えば、第１の通信チャネル１３７がイネーブルされる場合、コントローラ１５０は、第１のポート１５２への入力信号（例えば、クロック信号）がディアサートされることを検出することに応答して、第１のポート１５２におけるインピーダンスをサンプリングするように構成される。コントローラ１５０は、それぞれ、他のポート１５４、１５６、１５８及びそれらの対応する通信チャネル１４３、１６７、１７３のために同様に機能する。
【0032】
コントローラ１５０は、例えば、第１のポート１５２に結合される第１のクロックバス１１２の高インピーダンス状態を検出するために、上述したように、第１のポート１５２におけるインピーダンスをサンプリングするように構成される。この高インピーダンス状態は、第１のクロックバス１１２に結合されるデバイス１０８が第１のクロックバス１１２をもはや駆動していないことを示す。一例において、電流源１３０が第１のポート１５２に結合される。コントローラ１５０は、例えば、電流を第１のポート１５２に注入するために、電流源１３０を制御するように構成される。また、他の例において、注入される電流の量は、コントローラ１５０によって制御可能である。コンパレータ１３４が、第１のポート１５２に結合される非反転端子と、基準電圧源（その値は、ＶＢＩＡＳＡによって与えられる）に結合される反転端子とを含む。
【0033】
例えば、第１のクロックバス１１２に結合されるデバイス１０８が第１のクロックバス１１２を駆動しているとき、第１のポート１５２において見られるインピーダンスは、デバイス１０８のドライバのインピーダンスであり、比較的低い（例えば、約５０オーム）ものである。しかし、デバイス１０８が第１のクロックバス１１２を駆動していないとき、デバイス１０８のドライバは高インピーダンス状態にあり、それゆえ、第１のポート１５２において見られるインピーダンスは、ほぼ、プルダウン抵抗器１２０の抵抗であり、例えば、約１２５ｋオームの最小値を有し得る。それゆえ、デバイス１０８が第１のクロックバス１１２を駆動しているときに、コントローラ１５０が電流源１３０に電流（例えば、約２ｕＡ）を第１のポート１５２に注入させる場合、デバイス１０８のドライバのインピーダンスがプルダウン抵抗器１２０のインピーダンスより一層低いので、プルダウン抵抗器１２０で降下される電圧は比較的小さい（例えば、ＶＢＩＡＳＡを下回る）。その結果、コンパレータ１３４出力はアサートされない。しかし、デバイス１０８が第１のクロックバス１１２を駆動していないときに、コントローラ１５０が電流源１３０に電流を第１のポート１５２に注入させる場合、デバイス１０８のドライバそれ自体がこの際に高インピーダンス状態にあるので、プルダウン抵抗器で降下される電圧は一層大きい（例えば、ＶＢＩＡＳＡを上回る）。その結果、コンパレータ１３４の出力がアサートされ、第１のクロックバス１１２が高インピーダンス状態（例えば、アイドル状態）にあることを示す。プルダウン抵抗器１２０の抵抗の特定の値、電流源１３０によって注入される電流、及び電圧ＶＢＩＡＳＡは例示的なものであり、高インピーダンスバス状態を検出するために説明される機能を依然として実現する限り、上述したものと異なってもよい。
【0034】
また、或る例において、コントローラ１５０は、ＶＢＩＡＳＡの値を制御するように構成される。上述したように、プルダウン抵抗器１２０は、第１のクロックバス１１２に及び接地ノードに結合される。それゆえ、第１のクロックバス１１２がデバイス１０８によって駆動されておらず（例えば高インピーダンス状態にあり）、電流が電流源１３０によって第１のポート１５２に注入されるとき、電圧がプルダウン抵抗器１２０で降下される。しかし、第１のクロックバス１１２がデバイス１０８によって駆動されているとき、第１のポート１５２への電流の注入は、第１のクロックバス１１２の電圧に比較的影響がない。上述したように、第１のクロックバス１１２が高インピーダンス状態にあるときにプルダウン抵抗器１２０の電圧が検出されるように、但し、そのような電圧が第１のクロックバス１１２上でハイ信号又はアサートされる信号と解釈されるほど充分に高くないように、プルダウン抵抗器１２０の値及び電流源１３０によって注入される電流の量が選択される。或る例において、第１のクロックバス１１２が高インピーダンス状態にあるときに電流源１３０によって電流を注入することに応答する抵抗器１２０の電圧が、コンパレータ１３４にその出力をアサートさせるように、コントローラ１５０はＶＢＩＡＳＡの値を設定する。しかし、また、第１のクロックバス１１２がデバイス１０８によって駆動されるときに電流源１３０によって電流を注入することに応答する、第１のクロックバス１１２上の電圧増加が、コンパレータ１３４にその出力をアサートさせないように、ＶＢＩＡＳＡの値が設定される。電流源１３２、１６０、１６２及びコンパレータ１３６、１６４、１６６は、第１のポート１５２に関して上述した電流源１３０及びコンパレータ１３４と同様に、ポート１５４、１５６、１５８に対して機能する。
【0035】
コントローラ１５０及びリドライバ回路１０２の機能が、概して、図３～図５に関して更に説明される。一例において、上述したように、リドライバ回路１０２はＳＰＭＩインターフェースにおいて用いられ、ここで、バス１１２、１１６及びバス１１４、１１８は、ＳＰＭＩインターフェースの二線式バスを含む。図３は、第１の電圧ドメイン１０４におけるデバイス１０８と第２の電圧ドメイン１０６におけるデバイス１１０との間の（例えば、バス１１２、１１６上の）クロック信号のレベルシフト及び／又はリドライブを促進することに関して、コントローラ１５０及びリドライバ回路１０２の機能を図示する状態図３００を示す。或る例において、マスターであるデバイス１０８、１１０が、対応するスレーブデバイスへの及びそこからの通信に用いられるクロック信号を提供する。例えば、デバイス１０８、１１０が、リドライバ回路１０２にクロック信号を提供するとき（リドライバ回路１０２によって第１の信号エッジとして検出される）、そのデバイス１０８、１１０は、駆動されたクロックバス１１２、１１６が高インピーダンス状態に遷移するまでマスターであることが想定される。それゆえ、リドライバ回路１０２は、駆動されたクロックバス１１２、１１６が高インピーダンス状態に遷移するまで、最初に検出されるクロック信号を、一方の電圧ドメイン１０４、１０６から他方へ駆動し続ける。図４は、この機能に対応するタイミング図４００を示す。タイミング図４００は、第１のクロックバス１１２上の信号（ＳＣＬＫＡ）及び第２のクロックバス１１６上の信号（ＳＣＬＫＢ）と、電流源１３０によって注入される電流のための制御信号（ＩＣＣ＿ＥＮＣＬＫＡ）及び電流源１３２によって注入される電流のための制御信号（ＩＣＣ＿ＥＮＣＬＫＢ）と、第１の通信チャネル１３７のためのイネーブル信号（ＥＮＣＬＫＢ、第１の通信チャネル１３７のドライバ１４２をイネーブルする）及び第２の通信チャネル１４３のためのイネーブル信号（ＥＮＣＬＫＡ、第２の通信チャネル１４３のドライバ１４８をイネーブルする）とを表す波形を含む。
【0036】
初期的に、例えば図４の部分４０２に図示するように、電圧ドメイン１０４、１０６及びリドライバ回路１０２を包含するデバイスのパワーオン又はリセット事象の際、状態図３００は状態３０２において始まる。状態３０２において、クロックバス１１２、１１６の両方が高インピーダンス状態にある（例えば、いずれのデバイス１０８、１１０によっても駆動されていない）。デバイス１０８、１１０がクロックバス１１２、１１６を駆動しておらず、それゆえ、リドライバ回路１０２の第１の通信チャネル１３７も第２の通信チャネル１４３もイネーブルされず、それゆえ、コントローラ１５０はＥＮＣＬＫＡ又はＥＮＣＬＫＢをアサートしない。また、状態３０２において、クロックバス１１２、１１６の両方が高インピーダンス状態にあることが（例えば、パワーオン又はリセット事象に起因して）判定されており、それゆえ、コントローラ１５０は、電流源１３０或いは１３２に電流を注入させず、それゆえ、ＩＣＣ＿ＥＮＣＬＫＡ及びＩＣＣ＿ＥＮＣＬＫＢもまたディアサートされる。
【0037】
その後、時間領域４０８の間、コントローラ１５０はクロックバス１１２上で第１の信号エッジを検出し、それゆえ、状態図３００は状態３０４へ続く。説明のため、第１の信号エッジが第１のクロックバス１１２上で最初に検出されるのは、ＳＣＬＫＡがＳＣＬＫＢより前にハイになる又はアサートされるときであると想定され、それゆえ、状態図３００は状態３０６へ続く。状態３０６において、コントローラ１５０は（同じく時間領域４０８において）ＥＮＣＬＫＢをアサートすることによって、第１の通信チャネル１３７をイネーブルし、これが第１の通信チャネル１３７のドライバ１４２をイネーブルする。イネーブルされるとき、ドライバ１４２は、第１のクロックバス１１２から受信されるクロック信号を第２のクロックバス１１６にレベルシフト及び／又はリドライブする。これを、信号のリドライブとして図４の部分４０２に図示する。第２の通信チャネル１４３はディセーブルされたままである（例えば、ＥＮＣＬＫＡはディアサートされる）。上述したように、第１の通信チャネル１３７における遅延要素１４０は、コントローラ１５０に、状態変化を生じさせる第１のポート１５２からの信号（例えば、第１の信号エッジ）がドライバ１４２に到達する前に、ＥＮＣＬＫＢをアサートするための充分な時間を提供する。これがタイミング図４００に反映されており、ＳＣＬＫＢはＳＣＬＫＡから遅延されている。
【0038】
その後、状態図３００は状態３０８に進む。状態３０８において、第１のクロックバス１１２（ＳＣＬＫＡ）は、ＳＣＬＫＡがディアサートされたかどうかを検出するために、コントローラ１５０によって監視される。上述したように、或る例において、コントローラ１５０は、第１のクロックバス１１２上の信号がローになる又はディアサートされるときにアサートされるコンパレータ出力を監視する。ＳＣＬＫＡがハイであるか又はアサートされたままである間、状態図３００は状態３０６及び３０８にとどまる。しかし、ＳＣＬＫＡがローになる又はディアサートされるとき、状態図３００は状態３１０へ続く。
【0039】
状態３１０において、コントローラ１５０は、上述したように、第１のクロックバス１１２に結合される第１のポート１５２におけるインピーダンスをサンプリングする。特に、コントローラ１５０は、電流源１３０に、電流を第１のポート１５２に注入させるために、ＩＣＣ＿ＥＮＣＬＫＡをアサートする。これはタイミング図４００において反映されており、ここでは、ＩＣＣ＿ＥＮＣＬＫＡが（例えば、二つのパルス４１０、４１２として）アサートされ、一方で、ＳＣＬＫＡがディアサートされる。状態図３００は状態３１２において継続し、状態３１２において、コントローラ１５０は、例えば、上述したようにコンパレータ１３４の出力を監視することによって、第１のクロックバス１１２が高インピーダンス状態にあるかどうかを判定する。例えば、第１のクロックバス１１２がデバイス１０８によって駆動されているとき、第１のポート１５２への電流の注入は、第１のクロックバス１１２の電圧を、コンパレータ１３４のための基準電圧ＶＢＩＡＳＡを上回って上昇させない。これはタイミング図４００に反映されており、ここでは、デバイス１０８がＳＣＬＫＡをローに駆動しているので、ＩＣＣ＿ＥＮＣＬＫＡの第１のアサートは、ＳＣＬＫＡの電圧を、ＶＢＩＡＳＡを上回って上昇させない。状態３１２において、コントローラ１５０が、第１のクロックバス１１２が高インピーダンス状態にないことを判定する（例えば、コントローラ１５０が、ＨＩＺＣＬＫＡが高い値でないことを判定する）場合、状態図３００は、状態３０８に戻り、ＳＣＬＫＡがローであるか又はディアサートされたかどうかによって、上述した状態３０６、３１０の一つに戻る。
【0040】
しかし、第１のクロックバス１１２がデバイス１０８によって駆動されていないとき、第１のポート１５２への電流の注入が、コンパレータ１３４のための基準電圧ＶＢＩＡＳＡより大きい電圧（４０６において反映される）を、プルダウン抵抗器１２０で降下させ、これが、コンパレータ１３４の出力をアサートさせる。それゆえ、コントローラ１５０は、コンパレータ１３４の出力がアサートされることに応答して、第１のクロックバス１１２が高インピーダンス状態にあることを判定する。これがタイミング図４００に反映されており、ここでは、（破線によって示される、ＳＣＬＫＡが高インピーダンス状態に遷移した後の）ＩＣＣ＿ＥＮＣＬＫＡの第２のアサート４１２の結果、ＳＣＬＫＡの電圧が４０６においてＶＢＩＡＳＡを超えることとなる。状態３１２において、コントローラ１５０が、第１のクロックバス１１２が高インピーダンス状態にあることを判定する場合、状態図３００は状態３０２に戻り、コントローラ１５０は第１の通信チャネル１３７をディセーブルし、それぞれ、第１又は第２の電圧ドメイン１０４、１０６におけるデバイス１０８、１１０から第１の信号エッジを受信するために待機する。
【0041】
状態３０４に戻って参照すると、別の例において、ＳＣＬＫＢがＳＣＬＫＡより前にハイになるか又はアサートされるとき、コントローラ１５０は、第２のクロックバス１１６からの第１の信号エッジを検出する。これが、タイミング図４００の部分４０４の時間領域４１３の間に反映されている。この場合、状態図３００は状態３１４へ続く。状態３１４、３１６、３１８、及び３２０は、上述の状態３０６、３０８、３１０、３１２に概ね類似するが、通信の進行方向は反対である。例えば、状態３１４において、コントローラ１５０は、（同じく時間領域４１３の間）ＥＮＣＬＫＡをアサートすることによって第２の通信チャネル１４３をイネーブルし、これが第２の通信チャネル１４３のドライバ１４８をイネーブルする。イネーブルされるとき、ドライバ１４８は、第２のクロックバス１１６から受信されるクロック信号を第１のクロックバス１１２にレベルシフト及び／又はリドライブする。タイミング図４００の部分４０４の例が、一層高い電圧レベルから一層低い電圧レベルへのクロック信号のレベルシフトを図示する。第１の通信チャネル１３７はディセーブルされたままである（例えば、ＥＮＣＬＫＢがディアサートされる）。上述したように、第２の通信チャネル１４３における遅延要素１４６は、コントローラ１５０に、状態変化を生じさせる第２のポート１５４からの信号（例えば、第１の信号エッジ）がドライバ１４８に到達する前にＥＮＣＬＫＡをアサートするための充分な時間を提供する。これが、タイミング図４００の部分４０４に反映されており、ここでは、ＳＣＬＫＡはＳＣＬＫＢから遅延される。
【0042】
その後、状態図３００は状態３１６に進む。状態３１６において、第２のクロックバス１１６（ＳＣＬＫＢ）は、ＳＣＬＫＢがディアサートされたかどうかを検出するために、コントローラ１５０によって監視される。上述したように、或る例において、コントローラ１５０は、第２のクロックバス１１６上の信号がローになるか又はディアサートされるときにアサートされるコンパレータ出力を監視する。ＳＣＬＫＢがハイである又はアサートされたままである間、状態図３００は状態３１４及び３１６にとどまる。しかし、ＳＣＬＫＢがローになるか又はディアサートされるとき、状態図３００は状態３１８へ続く。
【0043】
状態３１８において、コントローラ１５０は、上述したように、第２のクロックバス１１６に結合される第２のポート１５４におけるインピーダンスをサンプリングする。特に、コントローラ１５０は、電流源１３２に、電流を第２のポート１５４に注入させるために、ＩＣＣ＿ＥＮＣＬＫＢをアサートする。これが、タイミング図４００において反映されており、ここでは、ＩＣＣ＿ＥＮＣＬＫＢが（例えば、二つのパルス４１４、４１６として）アサートされる一方、ＳＣＬＫＢがディアサートされる。状態図３００は状態３２０において継続し、状態３２０において、コントローラ１５０は、第２のクロックバス１１６が高インピーダンス状態にあるかどうかを、例えば、上述したように、コンパレータ１３６の出力を監視することによって判定する。例えば、第２のクロックバス１１６がデバイス１１０によって駆動されているとき、第２のポート１５４への電流の注入は、第２のクロックバス１１６の電圧を、コンパレータ１３６のための基準電圧ＶＢＩＡＳＢを上回って上昇させない。これがタイミング図４００の４１８において反映されており、ここでは、デバイス１１０がＳＣＬＫＢをローに駆動しているので、ＩＣＣ＿ＥＮＣＬＫＢのアサート４１４は、ＳＣＬＫＢの電圧を、ＶＢＩＡＳＢを上回って上昇させない。状態３２０において、コントローラ１５０が、第２のクロックバス１１６が高インピーダンス状態にないことを判定する場合、状態図３００は状態３１６に戻り、ＳＣＬＫＢがローであるか又はディアサートされるかどうかによって、上述した状態３１４、３１８の一つに戻る。
【0044】
しかし、第２のクロックバス１１６がデバイス１１０によって駆動されていないとき、第２のポート１５４への電流の注入は、コンパレータ１３６のための基準電圧ＶＢＩＡＳＢより大きい電圧を、プルダウン抵抗器１２４で降下させ、これが、コンパレータ１３６の出力をアサートさせる。それゆえ、コントローラ１５０は、コンパレータ１３６の出力がアサートされることに応答して、第２のクロックバス１１６が高インピーダンス状態にあることを判定する。これが、タイミング図４００のポイント４２０において反映されている。状態３２０において、コントローラ１５０が、第２のクロックバス１１６が高インピーダンス状態にあることを判定する場合、状態図３００は状態３０２に戻り、コントローラ１５０は第２の通信チャネル１４３をディセーブルし、それぞれ、第１又は第２の電圧ドメイン１０４、１０６におけるデバイス１０８、１１０から第１の信号エッジを受信するために待機する。
【0045】
上述したように、リドライバ回路１０２はクロックバス（例えば、第１のクロックバス１１２及び第２のクロックバス１１６）の両側を監視し、それぞれ、第１又は第２の電圧ドメイン１０４、１０６におけるデバイス１０８、１１０から到達する第１の信号エッジを検出することによって、受信される通信信号の方向を検出する。リドライバ回路１０２は、データ送信の方向において通信信号のレベルシフト及び／又はリドライブを行う。同時に、リドライバ回路１０２は、一度に第１の通信チャネル１３７及び第２の通信チャネル１４３の一つのみをイネーブルすることによって、反対方向のデータ送信を防止し、それぞれ、第１及び第２の電圧ドメイン１０４、１０６におけるデバイス１０８、１１０間の双方向の半二重通信を可能にする。
【0046】
図５は、第１の電圧ドメイン１０４におけるデバイス１０８と第２の電圧ドメイン１０６におけるデバイス１１０との間の（例えば、データバス１１４、１１８上の）データ信号のレベルシフト及び／又はリドライブを促進することに関する、コントローラ１５０及びリドライバ回路１０２の機能を図示する状態図５００を示す。或る例において、マスターであるデバイス１０８、１１０は、データ信号と共に（上述したような）クロック信号を提供し、それらは、対応するスレーブデバイスへ及びそこからの通信のために用いられる。しかし、常にマスターによって提供されるクロック信号とは異なり、双方向通信インターフェースにおいては、マスターもまた、一つ又は複数のスレーブからデータを受信することを期待する。また、リドライバ回路１０２自体はバスアービトレーション機能を行わないが、リドライバ回路１０２は、異なる電圧ドメイン１０４、１０６におけるデバイス１０８、１１０間の双方向の半二重通信を依然として促進する一方で、デバイス１０８、１１０がそのようなバスアービトレーションを行うことを可能にするように構成される。
【0047】
図３に関して上述したように、電圧ドメイン１０４、１０６及びリドライバ回路１０２を包含するデバイスのパワーオン又はリセット事象の際、状態図５００は状態５０２において始まる。状態５０２において、データバス１１４、１１８の両方が高インピーダンス状態にある（例えば、いずれのデバイス１０８、１１０によっても駆動されていない）。デバイス１０８、１１０がデータバス１１４、１１８を駆動しておらず、それゆえ、リドライバ回路１０２の第３の通信チャネル１６７も第４の通信チャネル１７３もイネーブルされず、それゆえ、コントローラ１５０はＥＮＤＡＴＡ又はＥＮＤＡＴＢをアサートしない。また、状態５０２において、データバス１１４、１１８の両方が高インピーダンス状態にあることが（例えば、パワーオン又はリセット事象に起因して）判定されており、それゆえ、コントローラ１５０は、電流源１６０或いは１６２に電流を注入させず、それゆえ、ＩＣＣ＿ＥＮＤＡＴＡ及びＩＣＣ＿ＥＮＤＡＴＢもまたディアサートされる。
【0048】
その後、コントローラ１５０は、データバス１１４、１１８の一つ上で第１の信号エッジを検出し、それゆえ、状態図５００は状態５０４へ続く。説明のため、第１の信号エッジは、ＳＤＡＴＡがＳＤＡＴＢより前にハイになる又はアサートされるときに、第１のデータバス１１４上で最初に検出されると想定され、それゆえ、状態図５００は状態５０６へ続く。状態５０６において、コントローラ１５０は、ＥＮＤＡＴＢをアサートすることによって第３の通信チャネル１６７をイネーブルし、これが、第３の通信チャネル１６７のドライバ１７２をイネーブルする。イネーブルされるとき、ドライバ１７２は、第１のデータバス１１４から受信されるデータ信号を第２のデータバス１１８にレベルシフト及び／又はリドライブする。第４の通信チャネル１７３は、ディセーブルされたままである（例えば、ＥＤＡＴＡがディアサートされる）。上述したように、第３の通信チャネル１６７における遅延要素１７０は、コントローラ１５０に、状態変化を生じさせる第３のポート１５６からの信号（例えば、第１の信号エッジ）がドライバ１７２に到達する前にＥＮＤＡＴＢをアサートするための充分な時間を提供する。遅延要素１７０の効果は、図４に図示し上述したものと同様である。
【0049】
その後、状態図５００は状態５０８に進む。状態５０８において、コントローラ１５０は、バスアービトレーション開始状況が生じたかどうかを判定する。上述したように、リドライバ回路１０２自体はバスアービトレーション機能を行わないが、リドライバ回路１０２は、デバイス１０８、１１０がそのようなバスアービトレーションを行うことを可能にするように構成される。リドライバ回路１０２がＳＰＭＩインターフェースにおいて用いられる例において、バスアービトレーション開始状況は、（例えば、第１のデータバス１１４から受信される）データ信号がアサートされたままであり、一方で、（例えば、第１のクロックバス１１２から受信される）クロック信号が、少なくともバスターンアラウンド時間（ＴＢＴ）の間ディアサートされたままであることによって示される。或る例において、ＴＢＴの値は、ＳＰＭＩ規格によって決定される。このバスアービトレーション開始状況の発生は、バスアービトレーションがデバイス１０８、１１０間で起こることをコントローラ１５０に示し、それゆえ、状態図５００はブロック５１０に進む。
【0050】
コントローラ１５０は、種々のバスアービトレーション方式を促進するように構成され、例えば、そうした方式は、リドライバ回路１０２が通信を促進するインターフェースのための一つ又は複数の規格において規定される。一例において、状態５１０において生じるバスアービトレーション方式は、予め決められた持続時間（例えばクロックサイクルの数）の間継続する。それゆえ、状態５１０において、コントローラ１５０は、バスアービトレーション方式を（例えば、その方式に応じて第３及び第４の通信チャネル１６７、１７３をイネーブル及びディセーブルすることによって）促進し、予め決められた持続時間が経過したとき、バスアービトレーションは完了し、状態図は上述の状態５０２に進む。
【0051】
状態５０８において、コントローラ１５０が、バスアービトレーション開始状況が生じていないことを判定する場合、状態図５００はブロック５１２へ続く。例えば、ＳＤＡＴＡがディアサートされる場合、ＳＣＬＫＡがアサートされる場合、又は、ＳＣＬＫＡが、ＴＢＴより短い間ディアサートされる場合、バスアービトレーション開始状況は生じない。状態５１２において、コントローラ１５０は、ＥＮＤＡＴＢをアサートすることによって第３の通信チャネル１６７をイネーブルし続け、一方で、ＥＮＤＡＴＡをディアサートすることによって第４の通信チャネル１７３をディセーブルし続ける。状態５１２から、状態図５００は状態５１４に進む。状態５１４において、第１のデータバス１１４（ＳＤＡＴＡ）及び第１のクロックバス１１２（ＳＣＬＫＡ）は、ＳＤＡＴＡ及びＳＣＬＫＡがいずれもディアサートされたかどうかを検出するために、コントローラ１５０によって監視される。上述したように、コントローラ１５０がコンパレータ出力を監視する例において、出力の一つは、第１のクロックバス１１２上の信号がローになる又はディアサートされるときにアサートされ、出力の別のものは、第１のデータバス１１４上の信号がローになる又はディアサートされるときにアサートされる。ＳＤＡＴＡ及び／又はＳＣＬＫＡがハイであるか又はアサートされたままである間、状態図５００は状態５１２及び５１４にとどまる。しかし、ＳＤＡＴＡ及びＳＣＬＫＡがローになる又はディアサートされるとき、状態図５００は状態５１６へ続く。
【0052】
状態５１６において、コントローラ１５０は、上述したように、第１のデータバス１１４に結合される第３のポート１５６におけるインピーダンスをサンプリングする。特に、コンパレータ１６４は、電流源１６０に、電流を第３のポート１５６に注入させるために、ＩＣＣ＿ＥＮＤＡＴＡをアサートする。状態図５００は状態５１８において継続する。状態５１８において、コントローラ１５０は、第１のデータバス１１４が高インピーダンス状態にあるかどうかを、例えば、上述したようにコンパレータ１６４の出力（ＨＩＺＤＡＴＡ）を監視することによって判定する。例えば、第１のデータバス１１４がデバイス１０８によって駆動されているとき、第３のポート１５６への電流の注入は、第１のデータバス１１４の電圧を、コンパレータ１６４のための基準電圧ＶＢＩＡＳＡを上回って上昇させない。状態５１８において、コントローラ１５０は、第１のデータバス１１４が高インピーダンス状態にないことを判定する。状態図５００は状態５１４に戻り、ＳＤＡＴＡ及びＳＣＬＫＡがローである又はディアサートされるかどうかに従って、上述した状態５１２、５１６の一つに戻る。
【0053】
しかし、第１のデータバス１１４がデバイス１０８によって駆動されていないとき、第３のポート１５６への電流の注入は、コンパレータ１６４のための基準電圧ＶＢＩＡＳＡより大きい電圧を、プルダウン抵抗器１２２で降下させ、これが、コンパレータ１６４の出力をアサートさせる。それゆえ、コントローラ１５０は、コンパレータ１６４の出力がアサートされることに応答して、第１のデータバス１１４が高インピーダンス状態にあることを判定する。状態５１８において、コントローラ１５０が、第１のデータバス１１４が高インピーダンス状態にあることを判定する場合、状態図５００は状態５０２に戻り、コントローラ１５０は第３の通信チャネル１６７をディセーブルし、それぞれ、第１又は第２の電圧ドメイン１０４、１０６におけるデバイス１０８、１１０から第１の信号エッジを受信するために待機する。
【0054】
状態５０４に戻って参照すると、別の例において、コントローラ１５０は、ＳＤＡＴＢがＳＤＡＴＡより前にハイになる又はアサートされるとき、第２のデータバス１１８から第１の信号エッジを検出する。この場合、状態図５００は状態５２０へ続く。状態５２０、５２２、５２４、５２６、５２８、５３０、及び５３２は、上述の状態５０６、５０８、５１０、５１２、５１４、５１６、及び５１８と概ね類似するが、通信の進行方向は反対である。例えば、状態５２０において、コントローラ１５０は、ＥＮＤＡＴＡをアサートすることによって第４の通信チャネル１７３をイネーブルし、これが、第４の通信チャネル１７３のドライバ１７８をイネーブルする。イネーブルされると、ドライバ１７８は、第２のデータバス１１８から受信されるデータ信号を、第１のデータバス１１４にレベルシフト及び／又はリドライブする。第３の通信チャネル１６７はディセーブルされたままである（例えば、ＥＮＤＡＴＢはディアサートされる）。上述したように、第４の通信チャネル１７３における遅延要素１７６は、コントローラ１５０に、状態変化を生じさせる第４のポート１５８からの信号（例えば、第１の信号エッジ）がドライバ１７８に到達する前に、ＥＮＤＡＴＡをアサートするための充分な時間を提供する。
【0055】
その後、状態図５００は状態５２２に進む。状態５２２において、コントローラ１５０は、バスアービトレーション開始状況が生じたかどうかを判定する。上述したように、一例において、バスアービトレーション開始状況は、（例えば、第２のデータバス１１８から受信される）データ信号がアサートされたままであり、一方で、（例えば、第２のクロックバス１１６から受信される）クロック信号が、少なくともＴＢＴの間ディアサートされたままであることによって示される。このバスアービトレーション開始状況の発生は、バスアービトレーションがデバイス１０８、１１０間で起こることをコントローラ１５０に示し、それゆえ、状態図５００はブロック５２４に進む。上述したように、状態５２４において、コントローラ１５０は、バスアービトレーション方式を（例えば、その方式に応じて第３及び第４の通信チャネル１６７、１７３をイネーブル及びディセーブルすることによって）促進し、予め決められた持続時間が経過したとき、バスアービトレーションは完了し、状態図は上述の状態５０２に進む。
【0056】
状態５２２において、コントローラ１５０が、バスアービトレーション開始状況が生じていないことを判定する場合、状態図５００はブロック５２６へ続く。例えば、ＳＤＡＴＢがディアサートされる場合、ＳＣＬＫＢがアサートされる場合、又は、ＳＣＬＫＢが、ＴＢＴより短い間ディアサートされる場合、バスアービトレーション開始状況は生じない。状態５２６において、コントローラ１５０は、ＥＮＤＡＴＡをアサートすることによって第４の通信チャネル１７３をイネーブルし続け、一方で、ＥＮＤＡＴＢをディアサートすることによって第３の通信チャネル１６７をディセーブルし続ける。状態５２６から、状態図５００は状態５２８に進む。状態５２８において、第２のデータバス１１８（ＳＤＡＴＢ）及び第２のクロックバス１１６（ＳＣＬＫＢ）は、ＳＤＡＴＢ及びＳＣＬＫＢがいずれもディアサートされたかどうかを検出するために、コントローラ１５０によって監視される。上述したように、コントローラ１５０がコンパレータ出力を監視する例において、出力の一つが、第２のクロックバス１１６上の信号がローになる又はディアサートされるときにアサートされ、出力の別のものが、第２のデータバス１１８上の信号がローになる又はディアサートされるときにアサートされる。ＳＤＡＴＢ及び／又はＳＣＬＫＢがハイ又はアサートされたままである間、状態図５００は状態５２６及び５２８にとどまる。しかし、ＳＤＡＴＢ及びＳＣＬＫＢがローになる又はディアサートされるとき、状態図５００は状態５３０へ続く。
【0057】
状態５３０において、コントローラ１５０は、上述したように、第２のデータバス１１８に結合される第４のポート１５８におけるインピーダンスをサンプリングする。特に、コントローラ１５０は、電流源１６２に、電流を第４のポート１５８に注入させるために、ＩＣＣ＿ＥＮＤＡＴＢをアサートする。状態図５００は状態５３２において継続する。状態５３２において、コントローラ１５０は、例えば、上述したように、コンパレータ１６６の出力（ＨＩＺＤＡＴＢ）を監視することによって、第２のデータバス１１８が高インピーダンス状態にあるかどうかを判定する。例えば、第２のデータバス１１８がデバイス１１０によって駆動されているとき、第４のポート１５８への電流の注入は、第２のデータバス１１８の電圧を、コンパレータ１６６のための基準電圧ＶＢＩＡＳＢを上回って上昇させない。状態５３２において、コントローラ１５０が、第２のデータバス１１８が高インピーダンス状態にない（ＨＩＺＤＡＴＢがハイでない）ことを判定する場合、状態図５００は状態５２８に戻り、ＳＤＡＴＢ及びＳＣＬＫＢがローであるか又はディアサートされるかどうかに従って、上述した状態５２６、５３０の一方に戻る。
【0058】
しかし、第２のデータバス１１８がデバイス１１０によって駆動されていないとき、第４のポート１５８への電流の注入は、コンパレータ１６６のための基準電圧ＶＢＩＡＳＢより大きい電圧を、プルダウン抵抗器１２６で降下させ、これが、コンパレータ１６６の出力をアサートさせる。それゆえ、コントローラ１５０は、コンパレータ１６６の出力がアサートされることに応答して、第２のデータバス１１８が高インピーダンス状態にあることを判定する。状態５３２において、コントローラ１５０が、第２のデータバス１１８が高インピーダンス状態にある（ＨＩＺＤＡＴＢがハイである）ことを判定する場合、状態図５００は状態５０２に戻り、コントローラ１５０は第４の通信チャネル１７３をディセーブルし、それぞれ、第１又は第２の電圧ドメイン１０４、１０６におけるデバイス１０８、１１０から第１の信号エッジを受信するために待機する。
【0059】
上述したように、リドライバ回路１０２は、このように、データバス（例えば、第１のデータバス１１４及び第２のデータバス１１８）の両側を監視し、それぞれ、第１又は第２の電圧ドメイン１０４、１０６におけるデバイス１０８、１１０から到達する第１の信号エッジを検出することによって、受信される通信信号の方向を検出する。リドライバ回路１０２は、データ送信の方向の通信信号のレベルシフト及び／又はリドライブを行う。また、リドライバ回路１０２は、バスアービトレーション開始状況を検出すること、バスアービトレーションが生じることを可能にすること、及び、完了したときに、デバイス１０８、１１０間のデータ送信を促進し続けることによって、デバイス１０８、１１０間のバスアービトレーション方式を促進する。一方向のデータ送信を促進する一方で、リドライバ回路１０２はまた、一度に第３の通信チャネル１６７及び第４の通信チャネル１７３の一つのみをイネーブルすることによって、反対方向のデータ送信を防止する。このように、リドライバ回路１０２は、それぞれ、第１及び第２の電圧ドメイン１０４、１０６におけるデバイス１０８、１１０間の双方向の半二重データ通信も可能にする。
【0060】
本記載及び特許請求の範囲において、「含む」という用語は非限定的であり、それゆえ「～を含むが、それに限定されない」という意味である。また、「結合する」という用語は、間接的或いは直接的な接続を意味する。それゆえ、第１のデバイスが第２のデバイスに結合する場合、そうした接続は、直接的な接続を介するもの、又は、他のデバイス及び接続を介した間接的な接続を介するものであり得る。同様に、第１の構成要素又は位置と第２の構成要素又は位置との間に結合されるデバイスは、直接的な接続を介するもの、又は、他のデバイス及び接続を介した間接的な接続を介するものであり得る。或るタスク又は機能を行う「ように構成される」要素又は特徴は、製造業者による製造時にそうした機能を行うように構成され得（例えば、プログラムされ得、又は構造的に設計され得）、及び／又は、そうした機能及び／又は他の付加的な又は代替の機能を行うように、製造後、ユーザによって構成可能（又は再構成可能）であり得る。こういった構成は、デバイスのファームウェア及び／又はソフトウェアプログラミングを介して、ハードウェア構成要素の構成及び／又はレイアウト並びにデバイスの相互接続を介して、又はこれらの組み合わせを介して成され得る。また、「接地」又はこれに類似する表現は、シャシ接地、アース接地、浮動接地、仮想接地、デジタル接地、共通接地、及び／又は、本記載の教示に適応可能であるか又は適している接地接続の任意の他の形態を含む。特に記載がない限り、値の前にある「約」とは、述べられた値の＋／－１０パーセントを意味する。
【0061】
特許請求の範囲内で、説明される実施形態における改変が可能であり、他の実施形態が可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【国際調査報告】