特表 2022-533469 集積サージアレスタを有するパワー半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-07-22

(54)【発明の名称】集積サージアレスタを有するパワー半導体モジュール

(51)【国際特許分類】

   H02M 7/48 20070101AFI20220714BHJP

   H01L 25/07 20060101ALI20220714BHJP

   H01L 23/00 20060101ALI20220714BHJP

【ＦＩ】

H02M7/48 Z

H01L25/04 C

H01L23/00 B

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2022500990

(86)(22)【出願日】2020-07-09

(85)【翻訳文提出日】2022-03-02

(86)【国際出願番号】 EP2020069424

(87)【国際公開番号】W WO2021005171

(87)【国際公開日】2021-01-14

(31)【優先権主張番号】19185196.3

(32)【優先日】2019-07-09

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】519431812

【氏名又は名称】ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＳＷＩＴＺＥＲＬＡＮＤ ＡＧ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】バイス，ダビド

(72)【発明者】

【氏名】デューア，マティアス

(72)【発明者】

【氏名】フックス，シュテファン

【テーマコード（参考）】

5H770

【Ｆターム（参考）】

5H770AA22

5H770JA18X

5H770JA19X

5H770KA05X

5H770LA01X

5H770PA11

5H770QA04

5H770QA06

5H770QA08

5H770QA40

(57)【要約】

パワー半導体モジュール（１２）は、複数のパワー半導体チップ（３６）を備え、それらの各々は、少なくとも１つのパワー半導体スイッチを提供し、パワー半導体モジュール（１２）はさらに、パワー半導体チップ（３６）を収容するハウジング（４４）と、ハウジング（４４）の第１の側（４８）上にあり、パワー半導体チップ（３６）の第１のチップ電極（３７）に電気的に接続される少なくとも１つの第１のモジュール電極（１８）と、ハウジング（４４）の第２の側（５２）上にあり、パワー半導体チップ（３６）の第２のチップ電極（３９）に電気的に接続される少なくとも１つの第２のモジュール電極（２０）とを備え、ハウジング（４４）の第２の側（５２）は、第１の側（４８）の反対側にあり、パワー半導体モジュール（１２）はさらに、サージアレスタ（３８）がハウジング（４４）内に収容されたサージアレスタ構成（６０）を備え、サージアレスタ構成（６０）の第１の電極（７４）はハウジング（４４）の第１の側（４８）に設けられ、サージアレスタ構成（６０）の第２の電極（７６）はハウジング（４４）の第２の側（５２）に設けられるようにする。複数のパワー半導体チップ（３６）は、ハウジング（４４）内の環状領域（６２）に配置され、サージアレスタ構成（６０）は、環状領域（６２）内に配置される。

【特許請求の範囲】

【請求項1】

パワー半導体モジュール（１２）であって、
各々が少なくとも１つのパワー半導体スイッチを提供する複数のパワー半導体チップ（３６）と、
前記パワー半導体チップ（３６）を収容するためのハウジング（４４）と、
前記ハウジング（４４）の第１の側（４８）上にあり、前記パワー半導体チップ（３６）の第１のチップ電極（３７）に電気的に接続される少なくとも１つの第１のモジュール電極（１８）と、
前記ハウジング（４４）の第２の側（５２）上にあり、前記パワー半導体チップ（３６）の第２のチップ電極（３９）に電気的に接続される少なくとも１つの第２のモジュール電極（２０）とを備え、前記ハウジング（４４）の前記第２の側（５２）は、前記第１の側（４８）の反対側にあり、前記パワー半導体モジュール（１２）はさらに、
サージアレスタ（３８）が前記ハウジング（４４）内に収容されたサージアレスタ構成（６０）を備え、前記サージアレスタ構成（６０）の第１の電極（７４）は前記ハウジング（４４）の前記第１の側（４８）に設けられ、前記サージアレスタ構成（６０）の第２の電極（７６）は前記ハウジング（４４）の前記第２の側（５２）に設けられ、前記パワー半導体モジュール（１２）はさらに、
前記少なくとも１つの第２のモジュール電極（２０）と前記サージアレスタ構成（６０）の前記第２の電極（７６）とが互いに電気的に接続されるように、前記ハウジング（４４）の前記第２の側（５２）に取り付けられる導電プレート（６８、１４）を備え、
前記複数の前記パワー半導体チップ（３６）は前記ハウジング（４４）内の環状領域（６２）に配置され、前記サージアレスタ構成（６０）は前記環状領域（６２）内に配置される、パワー半導体モジュール（１２）。

【請求項2】

前記サージアレスタ構成（６０）は、前記サージアレスタ（３８）と前記ハウジング（４４）の前記第２の側（５２）におけるモジュールサイドプレート（５０）との間に配置されるばね要素（７０）を含む、請求項１に記載のパワー半導体モジュール（１２）。

【請求項3】

前記サージアレスタ（３８）は、前記ばね要素（７０）を介して前記モジュールサイドプレート（５０）に電気的に接続される、請求項２に記載のパワー半導体モジュール（１２）。

【請求項4】

前記ばね要素（７０）は、皿ばねである、請求項２または３に記載のパワー半導体モジュール（１２）。

【請求項5】

前記サージアレスタ構成（６０）は、前記サージアレスタ（３８）の高さと前記パワー半導体モジュール（１２）の高さとの間の高さ補償のために、前記サージアレスタ（３８）と前記モジュールサイドプレート（５０）との間に配置された１つ以上の導電プレート（７２）を含み、
前記サージアレスタ（３８）は、前記１つ以上の導電プレート（７２）を介して前記モジュールサイドプレート（５０）と電気的に接続される、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１２）。

【請求項6】

前記サージアレスタ（３８）は、前記モジュールサイドプレート（５０）を介して前記少なくとも１つの第２のモジュール電極（２０）と電気的に接続される、請求項５に記載のパワー半導体モジュール（１２）。

【請求項7】

前記パワー半導体チップ（３６）は、サブモジュール（５６）内に収容され、前記サブモジュールは、前記ハウジング（４４）の１つ以上の開口部（５４）内に配置され、
前記サブモジュール（５６）は、前記環状領域（６２）に配置される、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１２）。

【請求項8】

前記サブモジュール（５６）は、前記少なくとも１つの第２のパワー電極（２０）を提供する前記パワー半導体モジュール（１２）の前記モジュールサイドプレート（５０）上に配置される、請求項７に記載のパワー半導体モジュール（１２）。

【請求項9】

各サブモジュール（５６）は、前記パワー半導体チップ（３６）と前記モジュールサイドプレート（５０）との間に配置されるばね要素（６６）を含む、請求項７または８に記載のパワー半導体モジュール（１２）。

【請求項10】

各サブモジュール（５６）は、前記ハウジング（４４）から突出する第１のモジュール電極（１８）を提供する、請求項７～９のいずれかに記載のパワー半導体モジュール（１２）。

【請求項11】

前記少なくとも１つの第１のモジュール電極（１８）と前記サージアレスタ構成（６０）の前記第１の電極（７４）とが互いに電気的に接続されるように、前記ハウジング（４４）の前記第１の側（４８）に取り付けられる導電プレート（１４）をさらに備える、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１２）。

【請求項12】

前記導電プレート（１４、６８）は、チャネル（３０）を通って伝えられる冷却流体（３２）で冷却されるチャネル（３０）を含む、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１２）。

【請求項13】

前記第１の側（４８）と前記第２の側（５２）との間で前記ハウジング（４４）から突出するモジュールゲート電極（３４）をさらに備え、前記モジュールゲート電極（３４）は、前記パワー半導体チップ（３６）のチップゲート電極に電気的に接続される、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１２）。

【請求項14】

パワー半導体モジュールスタック（１０）であって、
先行する請求項の１つによる少なくとも２つのパワー半導体モジュール（１２）を備え、
前記パワー半導体モジュール（１２）間には、導電プレート（１４）が配置され、前記パワー半導体モジュールスタック（１０）はさらに、
前記パワー半導体モジュール（１２）と導電プレート（１４）とを合わせて押圧する押圧装置（２２）を備える、パワー半導体モジュールスタック（１０）。

【発明の詳細な説明】

【技術分野】

【0001】

詳細な説明
発明の分野
本発明は、パワー半導体モジュールおよびそのようなモジュールのスタックに関する。

【背景技術】

【0002】

発明の背景
電圧制限およびエネルギー散逸のためにサージアレスタと組み合わされたＩＧＣＴおよび／またはＩＧＢＴから構成される中電圧ＤＣブレーカは、中電圧ＤＣ用途における最近の傾向である。パワー半導体とサージアレスタとの組み合わせの性能は、通常、それらの電気的相互接続によって強く影響を受ける。特に、サージアレスタとパワー半導体とで形成される導体ループの漂遊インダクタンスは、オーバーシュート電圧を引き起こす可能性があるが、それはできるだけ小さくあるべきである。

【発明の概要】

【発明が解決しようとする課題】

【0003】

ＵＳ６ ７３８ ２５８ Ｂ２は、接続素子を介して直列接続されたサブモジュールを有するパワー半導体モジュールに関する。接続要素は、サブモジュール間に配置される。

【0004】

ＥＰ ０ ９８７ ７２２ Ａ２は、サージ吸収器およびそのようなサージ吸収器を有するパワーモジュールに関する。サージ吸収器は、半導体スイッチに並列に接続される。

【0005】

ＵＳ２０１７／０１１ ８７５ Ａ１は、半導体スイッチに並列に接続されたサージ吸収器を有するＤＣ切換装置に関する。

【0006】

ＷＯ ２０１８／０９６ ７３４ Ａ１は、サイリスタおよびサージ吸収装置を有する半導体モジュールを示す。サイリスタは直列に接続され、サージ吸収装置はその直列接続に並列に接続される。

【0007】

発明の詳細な説明
本発明の目的は、低漂遊インダクタンスを有する集積サージアレスタを伴う小型パワー半導体モジュールを提供することである。

【課題を解決するための手段】

【0008】

この目的は、独立請求項の主題によって達成される。さらなる例示的な実施形態は、従属請求項および以下の説明から明らかである。

【0009】

本発明のある態様は、パワー半導体モジュールに関する。パワー半導体モジュールは、パワー半導体チップを導電体および端子と機械的および電気的に相互接続するデバイスであり得、パワー半導体モジュールは、整流器、インバータ、電気ドライブなどの大型機械のための構築ブロックとして用いられてもよい。特に、パワー半導体モジュールは、複数のこれらのモジュールを直列接続するパワー半導体スタックにおいて用いられてもよい。そのようなスタックは、ＤＣブレーカ等の中電圧および高電圧用途におけるスイッチとして用いられてもよい。

【0010】

パワー半導体モジュールおよび／またはパワー半導体チップにおける「パワー」という語は、１０Ａ超および／または１００Ｖ超の電流を処理する能力に関連してもよい。

【0011】

本発明の一実施形態によれば、パワー半導体モジュールは、複数のパワー半導体チップを備え、各パワー半導体チップは、少なくとも１つのパワー半導体スイッチと、パワー半導体チップを収容するためのハウジングとを提供する。パワー半導体スイッチは、ＩＧＣＴおよび／またはＩＧＢＴであってもよい。ハウジングはプラスチックで形成されてもよい。スイッチは、ハウジングに直接接続されてもよい。しかしながら、チップがサブモジュール内に収容され、サブモジュール自体がモジュールのハウジング内に収容されることも可能である。

【0012】

本発明の一実施形態によれば、パワー半導体モジュールはさらに、パワー半導体チップの第１のチップ電極に電気的に接続される、ハウジングの第１の側上の少なくとも１つの第１のモジュール電極と、パワー半導体チップの第２のチップ電極に電気的に接続される、ハウジングの第２の側上の少なくとも１つの第２のモジュール電極とを備え、ハウジングの第２の側は、第１の側の反対側にある。

【0013】

パワー半導体チップおよび／またはパワー半導体スイッチは、少なくとも１つの第１のモジュール電極と少なくとも１つの第２のモジュール電極との間に並列に接続されてもよい。

【0014】

ハウジングは、２つの対向する側（すなわち、第１の側および第２の側）を有する箱状の本体を有してもよい。モジュールは、積み重ねられ、これらの側を介して電気的に相互接続されてもよく、第１のモジュールの第１の側および第２のモジュールの第２の側は、互いに面する。導電性プレートが、対向する側と側との間に配置されてもよい。

【0015】

第１のモジュール電極は、隣接するモジュールの第２の側を介して、および／または当該モジュールと隣接するモジュールとの間に配置される導電性プレートを介して、相互に電気的に接続されてもよい。

【0016】

本発明の一実施形態によれば、パワー半導体モジュールは、サージアレスタがハウジング内に収容されたサージアレスタ構成をさらに備え、サージアレスタ構成の第１の電極はハウジングの第１の側に設けられ、サージアレスタ構成の第２の電極はハウジングの第２の側に設けられる。

【0017】

サージアレスタは、電子デバイスであってもよく、および／または電圧が増加するにつれて減少する電圧依存抵抗を有してもよい。サージアレスタは、電圧が増加するにつれて減少する電圧依存抵抗を有する材料を含んでもよい。サージアレスタは、金属酸化物バリスタなどのバリスタであってもよい。

【0018】

サージアレスタは、２つの対向する電極（すなわち、第１の電極および第２の電極）を有する板状体を有してもよく、それら電極の間に、電圧依存性抵抗を有する材料が設けられる。サージアレスタは、円板の形状を有してもよい。

【0019】

サージアレスタは、サージアレスタ構成を介してハウジングに組み込まれてもよく、サージアレスタ構成は、サージアレスタに加えて、１つ以上の導電プレートおよび／またはばね要素を含んでもよい。サージアレスタ構成は、パワー半導体モジュールのハウジングの開口部に収容されてもよい。

【0020】

サージアレスタ構成の電極は、サージアレスタがパワー半導体チップと並列に接続されてもよいように配置されてもよい。第１の電極および／またはサージアレスタ構成の第１の電極は、第１のモジュール電極および／または第２のモジュール電極と同じレベルにあってもよい。このように、電極は、隣接するモジュール間に設けられた導電プレートと電気的に相互接続されてもよい。

【0021】

本発明の一実施形態によれば、複数のパワー半導体チップは、ハウジング内の環状領域に配置され、サージアレスタ構成は、環状領域内に配置される。パワー半導体チップはすべて、サージアレスタの周囲に配置されてもよく、特に、サージアレスタの周囲のリング内でサージアレスタまでの最小距離と最大距離との間に配置されてもよい。サージアレスタは、パワー半導体モジュールの中央に配置されてもよい。

【0022】

環状領域は、パワー半導体モジュールの中心に対して最小直径および最大直径を有する領域であってもよい。このように、サージアレスタとパワー半導体チップとの間のすべての電気的接続は、実質的に同じ長さを有してもよい。パワー半導体チップがサージアレスタの周囲に分散される場合、電気的接続は、サージアレスタに対して対称であってもよい。これにより、サージアレスタと半導体チップとの間に生じる導体ループの漂遊インダクタンスを低減してもよい。

【0023】

加えて、サージアレスタの周囲の環状領域における半導体チップの配置は、パワー半導体チップの側部にサージアレスタが配置されるモジュールと比較して、パワー半導体モジュールのフットプリントが、より小さくなり得る。

【0024】

本発明の一実施形態によれば、サージアレスタ構成は、サージアレスタとハウジングの第２の側のモジュールサイドプレートとの間に配置されるばね要素を備える。ばね要素は、パワー半導体モジュールが他のパワー半導体モジュールと積層されるときに、サージアレスタをその電極のうちの１つで導電プレートおよび／または隣接するモジュールに押し付けるために、用いられてもよい。

【0025】

モジュールサイドプレートは、パワー半導体チップおよび／もしくはサージアレスタ構成を電気的に相互接続する導体であってもよく、ならびに／またはそのような導体を含んでもよいことに留意されたい。

【0026】

本発明の一実施形態によれば、サージアレスタは、ばね要素を介してモジュールサイドプレートと電気的に接続される。ばね要素は、弾性金属材料から作製されてもよい。例えば、ばね要素は皿ばねであってもよい。

【0027】

本発明の一実施形態によれば、サージアレスタ構成は、サージアレスタの高さとパワー半導体モジュールの高さとの間の高さ補償のために、サージアレスタとモジュールサイドプレートとの間に配置された導電プレートを備える。サージアレスタ、導電プレート（およびばね要素）は、パワー半導体モジュールのハウジング内の開口部内に収容されてもよく、この開口部は、パワー半導体モジュールの第１の側から第２の側に実質的に突出する。サージアレスタは、ばね要素とともに、パワー半導体チップを収容するサブモジュールよりも高さが低い場合があるので、サージアレスタ構成の導電プレートを用いて、異なる高さを補償してもよい。

【0028】

本発明の一実施形態によれば、サージアレスタは、金属プレートであってもよい導電プレートを介してモジュールサイドプレートと電気的に接続される。既に述べたように、モジュールサイドプレートは、サージアレスタ構成からパワー半導体チップへの電気的接続を提供してもよい。

【0029】

本発明の一実施形態によれば、サージアレスタは、モジュールサイドプレートを介して少なくとも１つの第２のモジュール電極と電気的に接続される。例えば、第２のモジュール電極は、モジュールサイドプレートの外側によって提供されてもよく、サージアレスタ構成は、モジュールサイドプレートの内側に取り付けられ、および／またはその上に配置される。

【0030】

本発明の一実施形態によれば、パワー半導体チップは、ハウジングの開口部に配置されるサブモジュールに収容される。開口部は、ハウジングの第１の側から第２の側に、例えば第２の側のモジュールサイドプレートに突出してもよい。これらの開口部および／またはサブモジュールは、サージアレスタを取り囲む環状領域に配置されてもよい。

【0031】

サブモジュール自体は、１つ以上のパワー半導体チップを収容するサブモジュールハウジングを含んでもよい。すべてのサブモジュールは、１つ以上のパワー半導体チップが接合される基板を含んでもよい。

【0032】

本発明の一実施形態によれば、サブモジュールは、少なくとも１つの第２のパワー電極を提供するパワー半導体モジュールのモジュールサイドプレートに配置される。これにより、サブモジュールおよびパワー半導体チップは、モジュールサイドプレートに電気的に接続されてもよい。

【0033】

本発明の実施形態によれば、各サブモジュールは、パワー半導体チップとサイドプレートとの間に配置されるばね要素を含む。ばね要素は、パワー半導体モジュールが他のパワー半導体モジュールと積層されるときに、各パワー半導体チップの、ある側および／または電極を、モジュールサイドプレートの対向端部において、押圧してもよい。

【0034】

本発明の実施形態によれば、各サブモジュールは、ハウジングから突出する第１のモジュール電極を提供する。そのようなモジュール電極は、隣接する積層されたパワー半導体モジュール間に配置されてもよい導電プレートに押し付けられてもよい。

【0035】

本発明の一実施形態によれば、パワー半導体モジュールは、少なくとも１つの第１のモジュール電極とサージアレスタ構成の第１の電極とが互いに電気的に接続されるように、ハウジングの第１の側に取り付けられる（第１の）導電プレートをさらに備える。導電プレートは金属プレートであってもよい。導電プレートはまた、隣接するパワー半導体モジュールの第２の側および／または第２のモジュール電極への電気的接触を提供してもよい。

【0036】

本発明の一実施形態によれば、パワー半導体モジュールは、少なくとも１つの第２のモジュール電極とサージアレスタ構成の第２の電極とが互いに電気的に接続されるように、ハウジングの第２の側に取り付けられる（第２の）導電プレートをさらに備える。第２の導電プレートは、隣接するパワー半導体モジュールの第１の側に取り付けられる導電プレートであってもよく、および／またはモジュールサイドプレートの一部であってもよい。

【0037】

本発明の一実施形態によれば、第１および／または第２の導電プレートは、チャネルを通して伝えられる冷却流体で冷却されるチャネルを含む。概して、パワー半導体モジュールの第１の側および／または第２の側の導電プレートは、能動的に冷却されてもよい。これにより、半導体チップおよびサージアレスタが冷却されてもよい。

【0038】

サージアレスタを冷却する可能性は、サージアレスタの、より速い冷却に起因して、反復パルス間の時間を短縮し得る。複数のサージの場合、次々と、注入されたエネルギーがサージアレスタに蓄積され得、したがって、中間冷却時間は無視され得る。より高いパルスの繰返し率が可能となり得る。サージアレスタの能動的冷却により、パワー半導体モジュールはより高いエネルギー能力を受けることができ、周囲温度に依存する減定格は必要とされなくてもよい。これは、より高い連続ＤＣ電圧能力および／またはより短い冷却時間をもたらし得る。

【0039】

本発明の一実施形態によれば、パワー半導体モジュールは、第１の側と第２の側との間でハウジングから突出するモジュールゲート電極をさらに備え、モジュールゲート電極は、パワー半導体チップのチップゲート電極に電気的に接続される。モジュールゲート電極は、モジュールサイドプレートにおける導体を介してパワー半導体チップに接続されてもよい。

【0040】

いくつかのパワー半導体モジュールを積層して電気的に直列に接続する場合、それらのモジュールゲート電極は、互いに電気的に接続されてもよく、同じゲート信号を供給されてもよい。

【0041】

本発明のさらなる態様は、上記および下記に記載される少なくとも２つのパワー半導体モジュールを含むパワー半導体モジュールスタックに関する。パワー半導体モジュール間に導電プレートを配置してもよい。

【0042】

このような導電プレートは、第１のパワー半導体モジュールの少なくとも１つの第１のモジュール電極を、隣接するパワー半導体モジュールの少なくとも１つの第２のモジュール電極と相互接続してもよい。

【0043】

本発明の一実施形態によれば、パワー半導体モジュールスタックは、パワー半導体モジュールと導電プレートとを合わせて押圧する押圧装置を備える。サージアレスタ構成のばね要素およびサブモジュールのばね要素は、押圧装置によって圧縮されてもよい。このようにして、サージアレスタおよびサブモジュールのモジュール電極と隣接する導電プレートとの間の確実な電気的接続を達成することができる。

【0044】

本発明のこれらおよび他の態様は、以下に記載される実施形態から明らかとなり、それらを参照して解明されるであろう。

【0045】

本発明の主題は、以下の記載において、添付の図面に示される例示的な実施形態を参照して、より詳細に説明される。

【図面の簡単な説明】

【0046】

【図1】本発明の一実施形態によるパワー半導体モジュールのスタックを概略的に示す。

【図2】本発明の一実施形態によるパワー半導体モジュールの回路図を示す。

【図3】本発明の一実施形態によるパワー半導体モジュールの斜視図を示す。

【図4】図３のパワー半導体モジュールの断面斜視図を示す。

【発明を実施するための形態】

【0047】

図面において用いられる参照記号およびそれらの意味は、参照記号のリストにおいて要約形態で列挙される。原則として、図面において、同じ部分には同じ参照符号が付される。

【0048】

例示的実施形態の詳細な説明
図１は、いくつかのパワー半導体モジュール１２から構成されるパワー半導体モジュールスタック１０を示す。パワー半導体モジュール１２の間には金属プレートなどの導電プレート１４が配置され、これはモジュール１２のうちの１つモジュール１２の１つ以上の第１のモジュール電極１８を、隣接するモジュール１２の１つ以上の第２のモジュール電極２０と電気的に相互接続している。パワー半導体モジュール１２は、導電プレート１４を介して電気的に直列に接続されていてもよい。

【0049】

上部２４と下部２６と相互接続部材２８とからなる押圧装置２２は、パワー半導体モジュール１２と導電プレート１４とを合わせて押圧している。

【0050】

導電プレート１４のいくつかまたはすべては、それぞれの導電プレート１４において、例えば、液体またはガス等の冷却流体３２が圧送されるチャネル３０を介して、能動的に冷却されてもよい。

【0051】

パワー半導体モジュール１２はまた、パワー半導体モジュール１２内部のパワー半導体チップ３６を制御するために用いられる、および／またはパワー半導体チップ３６のゲート電極に電気的に接続されるモジュールゲート電極３４を含んでもよい。特に、各パワー半導体モジュール１２は、複数のパワー半導体チップ３６を備え、その各々は、第１の電極３７（エミッタ電極など）で第１のモジュール電極１８と電気的に接続され、第２の電極３９（コレクタ電極など）で第２のモジュール電極２０と電気的に接続される、１つ以上のパワー半導体スイッチを提供する。したがって、第１のモジュール電極１８と第２のモジュール電極２０との間には、パワー半導体チップ３６および／またはそれらによって提供されるスイッチが電気的に並列に接続される。並列接続は、導電プレート１４を介して、および／またはそれぞれのパワー半導体モジュール１２内部の導体を介して、行われてもよい。

【0052】

各パワー半導体モジュール１２は、パワー半導体チップ３６間の実質的に中間に配置されてもよいサージアレスタ３８も含む。サージアレスタ３８も、第１のモジュール電極１８と第２のモジュール電極２０との間に、パワー半導体チップ３６と並列に接続される。

【0053】

図２は、図１のスタック１０のパワー半導体モジュール１２の回路図を示す。半導体チップ３６の並列化された半導体スイッチは、集積ダイオードを伴うＩＧＢＴとして示される。しかしながら、これらのスイッチは、外部ダイオードを伴うＩＧＢＴ、ＩＧＣＴ、サイリスタ、ＭＯＳＦＥＴなどであってもよい。図示のように、サージアレスタ３８は、金属酸化物バリスタなどのバリスタであってもよい。

【0054】

並列接続により、半導体チップ３６とサージアレスタ３８との間の電気的相互接続による特定の漂遊インダクタンス４２を有する導体ループ４０が形成される。サージアレスタ３８が導通状態になると、循環電流がループ４０内に生成され得る。これは、漂遊インダクタンス４２によって引き起こされるオーバーシュート電圧をもたらし得る。ここで、上述および後述のように、パワー半導体モジュール１２は、この漂遊インダクタンス４２を大幅に低減する特別な方法で設計される。

【0055】

図３および図４は、パワー半導体モジュール１２の１つをより詳細に示す。
パワー半導体モジュール１２は、プラスチックから作製され得、第１の側４８に第１のサイドプレート４６を有し得、第１の側４８の反対側の第２の側５２に第２のサイドプレート５０を有してもよいハウジング４４を備える。側部４８、５２および／またはサイドプレート４６、５２は、平行に整列されてもよい。

【0056】

ハウジング４４は、パワー半導体チップ３６を収容するサブモジュール５６を収容する開口部５４を含む。さらに、ハウジング４４は、サージアレスタ構成６０が収容される中央開口部５８を含む。開口部５４、５８は、第１の側４８において外側に開口している。開口部は、サイドプレート４６を通って突出し、および／または第１の側４８からハウジング４４を通って第２のサイドプレート５０まで突出する。

【0057】

開口部５６ならびにサブモジュール５６および半導体チップ３６は、開口部５８、サージアレスタ構成６０およびサージアレスタ３８の周囲の環状領域６２に配置される。このように、パワー半導体チップ３６からサージアレスタ３８への電気的接続はすべて、実質的に同じ長さを有してもよく、パワー半導体モジュール１２の中心の周りに対称的に分布される。これは、漂遊インダクタンス４２を著しく低下させ得る。さらに、サージアレスタ３８は、半導体チップ３６も冷却してもよい導電プレート１４を介して冷却されてもよい。

【0058】

環状領域６２は、モジュール１２および／またはハウジング４４の中心軸に関する最小直径と同中心軸に関する最大直径との間にある、モジュール１２および／またはハウジング４４の一部であってもよい。

【0059】

半導体チップ３６は、環状領域６２においてサージアレスタ３８の周囲全体に配置されてもよい。これは、半導体チップ３６が配置されていない、中心軸の周りの３０°より大きいかまたは４５°より大きい角度範囲がないことを意味し得る。

【0060】

各サブモジュール５６は、それ自体がハウジング６４を備えてもよく、その中に半導体チップ３６が収容され、例えば基板に接合される。

【0061】

一方の側において、ハウジング６４は、スタックに圧縮されないときに、モジュール１２のハウジング４４からわずかに突出してもよい第１のモジュール電極１８を提供する。

【0062】

反対側において、導電性ばね要素６６が、ハウジング６４から突出し、半導体チップ３６のうちの１つとサイドプレート５０との間に配置される。ばね要素６６は、半導体チップ３６をサイドプレート５０と相互接続し、サイドプレートは、導電プレートおよび／または金属プレート６８を含んでもよく、プレート６８は、外側に第２のモジュール電極２０を提供し、内側にはばね要素６６が配置される。

【0063】

導電プレート６８は、図１に関して説明したように冷却チャネル３０を含んでもよい。また、例えば図１に関して説明したような冷却チャネル３０を有する導電プレート１４が、導電プレート６８に取り付けられ、および／または導電プレート６８に押し付けられてもよい。

【0064】

サージアレスタ構成６０は、サージアレスタ３８と、ばね要素７０と、１つ以上の導電プレート７２とを備える。

【0065】

サージアレスタ３８は、サージアレスタ構成６０の第１の電極７４に第１の側を与える。第２の側では、サージアレスタ３８は、皿ばねであってもよいばね要素７０と電気的に接触している。円板形状であってもよいサージアレスタ３８、およびばね要素７０は、実質的に同じ直径を有してもよい。

【0066】

ばね要素７０は、サブモジュール５６と比較して、サージアレスタ３８の、より低い高さを補償するために、ばね要素７０とともに用いられる１つ以上の導電プレート７２と電気的に接触している。

【0067】

最後の導電プレート７２は、サイドプレート５０および／または金属プレート６８と電気的に接触している、サージアレスタ構成の第２の電極７６を提供する。１つ以上の導電プレート７２は、サージアレスタ３８と実質的に同じ直径を有してもよい。

【0068】

サイドプレート５０はまた、モジュールゲート電極３４をパワー半導体チップ３６の対応するゲート電極と相互接続する導体を含んでもよい。

【0069】

本発明は、図面および前述の説明において詳細に図示および説明されたが、そのような図示および説明は、例示的であり、限定的ではないと見なされるべきであり、本発明は、開示された実施形態に限定されない。開示された実施形態に対する他の変形例は、図面、本開示、および特許請求の範囲の研究から、特許請求される発明を実施する当業者によって理解され、達成され得る。請求項において、「備える／含む（comprising）」という語は、他の要素またはステップを除外せず、不定冠詞「ａ」または「ａｎ」は、複数を除外しない。単一のプロセッサもしくはコントローラまたは他のユニットが、特許請求の範囲に記載されるいくつかの項目の機能を果たしてもよい。特定の手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせを有利に使用することができないことを示すものではない。請求項におけるいかなる参照符号も、範囲を限定するものとして解釈されるべきではない。

【符号の説明】

【0070】

参照符号リスト
１０ パワー半導体モジュールスタック
１２ パワー半導体モジュール
１４ 導電プレート
１８ 第１のモジュール電極
２０ 第２のモジュール電極
２２ 押圧装置
２４ 上部
２６ 下部
２８ 相互接続部材
３０ チャネル
３２ 冷却流体
３４ モジュールゲート電極
３６ パワー半導体チップ
３７ 第１のチップ電極
３８ サージアレスタ
３９ 第２のチップ電極
４０ 導体ループ
４２ 漂遊インダクタンス
４４ ハウジング
４６ 第１のサイドプレート
４８ 第１の側
５０ 第２のサイドプレート
５２ 第２の側
５４ 開口部
５６ サブモジュール
５８ 中央開口部
６０ サージアレスタ構成
６２ 環状領域
６４ ハウジング
６６ ばね要素
６８ 金属プレート
７０ ばね要素
７２ 導電プレート
７４ 第１の電極
７６ 第２の電極

【図1】

【図2】

【図3】

【図4】

【手続補正書】

【提出日】2022-03-25

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

パワー半導体モジュール（１２）であって、
各々が少なくとも１つのパワー半導体スイッチを提供する複数のパワー半導体チップ（３６）と、
前記パワー半導体チップ（３６）を収容するためのハウジング（４４）と、
前記ハウジング（４４）の第１の側（４８）上にあり、前記パワー半導体チップ（３６）の第１のチップ電極（３７）に電気的に接続される少なくとも１つの第１のモジュール電極（１８）と、
前記ハウジング（４４）の第２の側（５２）上にあり、前記パワー半導体チップ（３６）の第２のチップ電極（３９）に電気的に接続される少なくとも１つの第２のモジュール電極（２０）とを備え、前記ハウジング（４４）の前記第２の側（５２）は、前記第１の側（４８）の反対側にあり、前記パワー半導体モジュール（１２）はさらに、
サージアレスタ（３８）が前記ハウジング（４４）内に収容されたサージアレスタ構成（６０）を備え、前記サージアレスタ構成（６０）の第１の電極（７４）は前記ハウジング（４４）の前記第１の側（４８）に設けられ、前記サージアレスタ構成（６０）の第２の電極（７６）は前記ハウジング（４４）の前記第２の側（５２）に設けられ、前記パワー半導体モジュール（１２）はさらに、
前記少なくとも１つの第２のモジュール電極（２０）と前記サージアレスタ構成（６０）の前記第２の電極（７６）とが互いに電気的に接続されるように、前記ハウジング（４４）の前記第２の側（５２）に取り付けられる導電プレート（６８、１４）を備え、
前記複数の前記パワー半導体チップ（３６）は前記ハウジング（４４）内の環状領域（６２）に配置され、前記サージアレスタ構成（６０）は前記環状領域（６２）内に配置される、パワー半導体モジュール（１２）。

【請求項2】

前記サージアレスタ構成（６０）は、前記サージアレスタ（３８）と前記ハウジング（４４）の前記第２の側（５２）におけるモジュールサイドプレート（５０）との間に配置されるばね要素（７０）を含む、請求項１に記載のパワー半導体モジュール（１２）。

【請求項3】

前記サージアレスタ（３８）は、前記ばね要素（７０）を介して前記モジュールサイドプレート（５０）に電気的に接続される、請求項２に記載のパワー半導体モジュール（１２）。

【請求項4】

前記ばね要素（７０）は、皿ばねである、請求項２または３に記載のパワー半導体モジュール（１２）。

【請求項5】

前記サージアレスタ構成（６０）は、前記サージアレスタ（３８）の高さと前記パワー半導体モジュール（１２）の高さとの間の高さ補償のために、前記サージアレスタ（３８）と前記モジュールサイドプレート（５０）との間に配置された１つ以上の導電プレート（７２）を含み、
前記サージアレスタ（３８）は、前記１つ以上の導電プレート（７２）を介して前記モジュールサイドプレート（５０）と電気的に接続される、請求項１から４のいずれか１項に記載のパワー半導体モジュール（１２）。

【請求項6】

前記サージアレスタ（３８）は、前記モジュールサイドプレート（５０）を介して前記少なくとも１つの第２のモジュール電極（２０）と電気的に接続される、請求項５に記載のパワー半導体モジュール（１２）。

【請求項7】

前記パワー半導体チップ（３６）は、サブモジュール（５６）内に収容され、前記サブモジュールは、前記ハウジング（４４）の１つ以上の開口部（５４）内に配置され、
前記サブモジュール（５６）は、前記環状領域（６２）に配置される、請求項１から６のいずれか１項に記載のパワー半導体モジュール（１２）。

【請求項8】

前記サブモジュール（５６）は、前記少なくとも１つの第２のパワー電極（２０）を提供する前記パワー半導体モジュール（１２）の前記モジュールサイドプレート（５０）上に配置される、請求項７に記載のパワー半導体モジュール（１２）。

【請求項9】

各サブモジュール（５６）は、前記パワー半導体チップ（３６）と前記モジュールサイドプレート（５０）との間に配置されるばね要素（６６）を含む、請求項７または８に記載のパワー半導体モジュール（１２）。

【請求項10】

各サブモジュール（５６）は、前記ハウジング（４４）から突出する第１のモジュール電極（１８）を提供する、請求項７から９のいずれか１項に記載のパワー半導体モジュール（１２）。

【請求項11】

前記少なくとも１つの第１のモジュール電極（１８）と前記サージアレスタ構成（６０）の前記第１の電極（７４）とが互いに電気的に接続されるように、前記ハウジング（４４）の前記第１の側（４８）に取り付けられる導電プレート（１４）をさらに備える、請求項１から１０のいずれか１項に記載のパワー半導体モジュール（１２）。

【請求項12】

前記導電プレート（１４、６８）は、チャネル（３０）を通って伝えられる冷却流体（３２）で冷却されるチャネル（３０）を含む、請求項１１に記載のパワー半導体モジュール（１２）。

【請求項13】

前記第１の側（４８）と前記第２の側（５２）との間で前記ハウジング（４４）から突出するモジュールゲート電極（３４）をさらに備え、前記モジュールゲート電極（３４）は、前記パワー半導体チップ（３６）のチップゲート電極に電気的に接続される、請求項１から１２のいずれか１項に記載のパワー半導体モジュール（１２）。

【請求項14】

パワー半導体モジュールスタック（１０）であって、
請求項１から１３の１つによる少なくとも２つのパワー半導体モジュール（１２）を備え、
前記パワー半導体モジュール（１２）間には、導電プレート（１４）が配置され、前記パワー半導体モジュールスタック（１０）はさらに、
前記パワー半導体モジュール（１２）と導電プレート（１４）とを合わせて押圧する押圧装置（２２）を備える、パワー半導体モジュールスタック（１０）。

【国際調査報告】