ホーム > 特許ランキング > 新▲鴻▼▲電▼子有限公司
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-07-27
(54)【発明の名称】電源回路とフィールドエミッション電子源
(51)【国際特許分類】
G05F 1/10 20060101AFI20220720BHJP
H01J 9/02 20060101ALI20220720BHJP
H01J 1/304 20060101ALI20220720BHJP
【ＦＩ】
G05F1/10 R
H01J9/02 B
H01J1/304
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2021570282
(86)(22)【出願日】2020-04-17
(85)【翻訳文提出日】2021-11-24
(86)【国際出願番号】 CN2020085343
(87)【国際公開番号】W WO2021082363
(87)【国際公開日】2021-05-06
(31)【優先権主張番号】201911045808.0
(32)【優先日】2019-10-30
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】521438939
【氏名又は名称】新▲鴻▼▲電▼子有限公司
(74)【代理人】
【識別番号】100217434
【弁理士】
【氏名又は名称】万野 秀人
(72)【発明者】
【氏名】タン・フアピン
(72)【発明者】
【氏名】パン・ジンソン
(72)【発明者】
【氏名】チン・ザンフェン
(72)【発明者】
【氏名】イン・シャンユ
(72)【発明者】
【氏名】ザン・ヤンウェイ
【テーマコード（参考）】
5C227
5H410
【Ｆターム（参考）】
5C227AA13
5C227FF06
5C227FF08
5C227FF11
5H410BB01
5H410BB05
5H410CC02
5H410DD02
5H410EA11
5H410EA32
5H410FF05
5H410FF22
(57)【要約】
本開示は、電源回路及びフィールドエミッション電子源を開示した。この電源回路は、Ｓ１のソースが電圧源の負極に接続され、Ｓｎのドレインが電源回路の出力端とされ、負荷を接続するためのドレインとソースを介して順番に直列に接続されたフィールドエフェクトトランジスタＳｉ（１≦ｉ≦ｎ、ｉとｎは自然数、ｎ≧２）と、直列に接続された第１のダイオード群Ｄ１ｉ（１≦ｉ≦ｎ、ｉおよびｎは自然数であり、ｎ≧２）と、並列に接続される第１の抵抗群Ｒ１ｊ（２≦ｊ≦ｎ、ｉとｊは自然数である）と、順番に直列に接続されたフィールドエフェクトトランジスタＳｉ（１≦ｉ≦ｎ）の内部抵抗を調整して、負荷に流れた電流を一定にする電流フィードバックモジュールと、を含み、フィールドエフェクトトランジスタＳｉは定電流領域で動作する。
【特許請求の範囲】
【請求項1】
Ｓ１のソースが電圧源の負極に接続され、Ｓｎのドレインが電源回路の出力端とされ、負荷を接続するための、ドレインとソースを介して順番に直列に接続されたフィールドエフェクトトランジスタＳｉ（１≦ｉ≦ｎ、ｉとｎは自然数、ｎ≧２）と、Ｄ１１がＳ２のゲートと前記電圧源の負極の間に並列に接続され、Ｄ１ｎがＳｎのゲートとＳｎのドレインの間に並列に接続され、ｎ＞２の場合、残りのＤ１ｉがＳｉのゲートとＳｉ＋１のゲートの間に並列に接続される、直列に接続された第１のダイオード群Ｄ１ｉ（１≦ｉ≦ｎ、ｉおよびｎは自然数であり、ｎ≧２）と、
Ｓｉのゲートとソースに並列に接続される第１の抵抗群Ｒ１ｊ（２≦ｊ≦ｎ、ｊはｉの値に対応し、ｉとｊは自然数である）と、
前記順番に直列に接続されたフィールドエフェクトトランジスタＳｉを調整して、負荷に流れた電流を一定にする電流フィードバックモジュールと、を含み、
前記フィールドエフェクトトランジスタＳｉ（１≦ｉ≦ｎ）は定電流領域で動作する
電源回路。
【請求項2】
フィールドエフェクトトランジスタＳｉは、Ｎチャネル増強型フィールドエフェクトトランジスタであり、フィールドエフェクトトランジスタＳｉ（２≦ｉ≦ｎ）は、Ｎチャネル空乏型フィールドエフェクトトランジスタである請求項１に記載の電源回路。
【請求項3】
前記電流フィードバックモジュールは、前記電源回路の出力端に接続された負荷と直列に接続され、負荷に流れた電流を検出する検出ユニットと、
負荷に流れた電流に応じて制御信号を生成し、前記制御信号を前記フィールドエフェクトトランジスタＳｉのゲットに印加する制御信号生成ユニットと、を含む
請求項１に記載の電源回路。
【請求項4】
前記制御信号生成ユニットは、負荷に流れた電流を電流設定値と比較し、
負荷に流れた電流が前記電流設定値よりも小さい場合は、Ｓ１のゲット電圧を増加し、
負荷に流れた電流が前記電流設定値よりも大きい場合は、Ｓ１のゲット電圧を低減するように構成される
請求項３に記載の電源回路。
【請求項5】
前記検出ユニットは、抵抗素子、インダクタンス素子、またはホールセンサ素子を含む、請求項３または４に記載の電源回路。
【請求項6】
前記制御信号生成ユニットが、オペアンプ、マイクロコントローラ、ＦＰＧＡ、またはシングルチップマイクロコンピュータを含む、請求項３または４に記載の電源回路。
【請求項7】
前記電源回路は、前記直列に接続された第１のダイオード群Ｄ１ｉ（１≦ｉ≦ｎ、ｉ、ｎは自然数であり、ｎ≧２）を、直列に接続された抵抗およびコンデンサの並列構造に置き換えるように構成される、請求項１に記載の電源回路。
【請求項8】
アノードがＳｉのゲートに接続され、カソードがＳｉのソースに接続されている、並列に接続された第２のダイオード群Ｄ２ｋ（２≦ｋ≦ｎ、ｋとｉの値は対応し、ｋとｎは自然数である）をさらに含む請求項１～７のいずれか一項に記載の電源回路。
【請求項9】
カソードがフィールドエフェクトトランジスタＳｎのドレインに接続され、アノードが第２の抵抗の一端に接続される第３のダイオード群と、他端がグランドに接続されている第２の抵抗と、をさらに含む
請求項１～８のいずれか一項に記載の電源回路。
【請求項10】
請求項１から９のいずれか一項に記載の少なくとも１つの電源回路、およびゲート部材が、前記電源回路の電圧源の正極に接続され、前記電圧源の正極が、グランドに接続され、少なくとも１つのカソードが、少なくとも１つの電源回路と一対一に対応し、前記少なくとも１つのカソードが前記少なくとも１つの電源回路の出力端に接続され、前記複数のカソードが前記ゲート部材と並列に配置され、フィールドエミッション電界が各前記カソードと前記ゲート部材の間に形成される、前記ゲート部材および前記少なくとも１つのカソードと、を含む
複数のポイントのフィールドエミッション電子源。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電子源放出技術の分野、より具体的には、電源回路および当該電源回路を用いたフィールドエミッション電子源に関する。
【0002】
この出願は、２０１９年１０月３０日に出願された出願番号２０１９１１０４５８０８．０の中国特許出願の優先権を主張し、その全ての内容は引用により本出願に組み込まれる。
【背景技術】
【0003】
電源回路の性能は、電子機器の性能にとって重要である。例えば、フィールドエミッション電子源製品において、フィールドエミッション電子源回路に印加される電流が変化すると、フィールドエミッション電子源の性能が低下する。
【0004】
固体には多数の電子があり、原子核の引力により固体内に閉じ込められる。通常の状態では、これらの電子が有するエネルギーは物体の表面から逃げるのに十分ではなく、特定の外部エネルギーの作用だけでまたは電子閉じ込みを除去する方法により、電子を固体の内部から表面を通って真空に逃がすことができる。真空中で大量の電子を発生させることができるシステムを電子源と呼ぶ。一つの方法は、外部電界を利用して材料の表面バリアを抑制し、バリアを下げて狭くし、バリアの幅が電子の波長に匹敵するほど狭い場合、電子のトンネル効果が働き始め、自由電子は滑らかに表面バリアを浸透して真空に進入することである。このような強い外部電界を利用して固体表面から電子を引き抜く現象は、フィールドエミッション現象であり、このタイプの電子源はフィールドエミッション電子源と呼ばれる。研究によると、外部電界の電界強度が１０の６乗に達すると、電子放出現象が非常に明らかに発生された。フィールド電子エミッションに時間遅延はなく、応答速度はマイクロ秒レベルに達する。つまり、フィールドエミッション電子源を瞬時に開始および閉じることができる。
【0005】
したがって、フィールドエミッション電子源に適用される回路は、安定した電流を維持し、瞬時に応答できることが必要である。
【発明の概要】
【0006】
上記の技術的問題を少なくとも部分的に解決するために、本開示は、電源回路およびこの電源回路を使用するフィールドエミッション電子源が提案された。
【0007】
本開示の一態様によれば、Ｓ１のソースが電圧源の負極に接続され、Ｓｎのドレインが電源回路の出力端とされ、負荷を接続するための、ドレインとソースを介して順番に直列に接続されたフィールドエフェクトトランジスタＳｉ（１≦ｉ≦ｎ、ｉとｎは自然数、ｎ≧２）と、Ｄ１１がＳ２のゲートと前記電圧源の負極の間に並列に接続され、Ｄ１ｎがＳｎのゲートとＳｎのドレインの間に並列に接続され、ｎ＞２の場合、残りのＤ１ｉがＳｉのゲートとＳｉ＋１のゲートの間に並列に接続される、直列に接続された第１のダイオード群Ｄ１ｉ（１≦ｉ≦ｎ、ｉおよびｎは自然数であり、ｎ≧２）と、Ｓｉのゲートとソースに並列に接続される第１の抵抗群Ｒ１ｊ（２≦ｊ≦ｎ、ｊはｉの値に対応し、ｉとｊは自然数である）と、前記順番に直列に接続されたフィールドエフェクトトランジスタＳｉを調整して、負荷に流れた電流を一定にする電流フィードバックモジュールと、を含み、前記フィールドエフェクトトランジスタＳｉ（１≦ｉ≦ｎ）は定電流領域で動作する電源回路である。
【0008】
いくつかの実施例では、フィールドエフェクトトランジスタＳｉは、Ｎチャネル増強型フィールドエフェクトトランジスタであり、フィールドエフェクトトランジスタＳｉ（２≦ｉ≦ｎ）は、Ｎチャネル空乏型フィールドエフェクトトランジスタである。
【0009】
いくつかの実施例では、前記電流フィードバックモジュールは、前記電源回路の出力端に接続された負荷と直列に接続され、負荷に流れた電流を検出する検出ユニットと、負荷に流れた電流に応じて制御信号を生成し、前記制御信号を前記フィールドエフェクトトランジスタＳｉのゲットに印加する制御信号生成ユニットと、を含む。
【0010】
いくつかの実施例では、前記制御信号生成ユニットは、負荷に流れた電流を電流の設定値と比較し、負荷に流れた電流が前記電流設定値よりも小さい場合は、Ｓ１のゲット電圧を増加し、負荷に流れた電流が前記電流設定値よりも大きい場合は、Ｓ１のゲット電圧を低減するように構成される。
【0011】
いくつかの実施例では、前記検出ユニットは、抵抗素子、インダクタンス素子、またはホールセンサ素子を含む。
【0012】
いくつかの実施例では、前記制御信号生成ユニットが、オペアンプ、マイクロコントローラ、ＦＰＧＡ、またはシングルチップマイクロコンピュータを含む。
【0013】
いくつかの実施例では、前記電源回路は、前記直列に接続された第１のダイオード群Ｄ１ｉ（１≦ｉ≦ｎ、ｉ、ｎは自然数であり、ｎ≧２）を、直列に接続された抵抗およびコンデンサの並列構造に置き換えるように構成される。
【0014】
いくつかの実施例では、アノードがＳｉのゲートに接続され、カソードがＳｉのソースに接続されている、並列に接続された第２のダイオード群Ｄ２ｋ（２≦ｋ≦ｎ、ｋとｉの値は対応し、ｋとｎは自然数である）をさらに含む。
【0015】
いくつかの実施例では、カソードがフィールドエフェクトトランジスタＳｎのドレインに接続され、アノードが第２の抵抗の一端に接続される第３のダイオード群と、他端がグランドに接続されている第２の抵抗と、をさらに含む。
【0016】
本開示の別の態様によれば、前記実施例による少なくとも１つの電源回路、およびゲート部材が、前記電源回路の電圧源の正極に接続され、前記電圧源の正極が、グランドに接続され、少なくとも１つのカソードが、少なくとも１つの電源回路と一対一に対応し、前記少なくとも１つのカソードが前記少なくとも１つの電源回路の出力端に接続され、前記複数のカソードが前記ゲート部材と並列に配置され、フィールドエミッション電界が各前記カソードと前記ゲート部材の間に形成される、前記ゲート部材および前記少なくとも１つのカソードと、を含む複数のポイントのフィールドエミッション電子源が提供された。
【0017】
開示された実施例の技術案によれば、電源回路が提供され、フィールドエフェクトトランジスタのカスケード接続方式により、一つのフィールドエフェクトトランジスタの不十分な耐電圧の問題を解決し、各レベルのフィールドエフェクトトランジスタの耐電圧要求を大幅に低減し、回路の動作の確実性を向上し、フィールドエフェクトトランジスタの類型選択範囲を広げ、フィールドエミッション源制御回路のコストを削減する。
【図面の簡単な説明】
【0018】
添付の図面と併せて本開示の実施例を説明することは、本開示の実施例の上記および他の目的、特徴、および利点をより明確にするであろう。図面全体を通して、同じ要素が同じまたは類似の参照番号で示されていることに留意すべきである。図面には、
【図1】本開示の実施例による電源回路の回路図を示している。
【図2】本開示の実施例による、単一チャネルフィールドエミッション電子源の回路図を示している。
【図3】本開示の実施例による複数のポイントのフィールドエミッション電子源の回路図を示している。
【発明を実施するための形態】
【0019】
本開示の実施例の目的、技術案、および利点をより明確にするために、本開示の実施例における技術案は、本開示の実施例における添付の図面と併せて明確かつ完全に説明される。明らかに、記載された実施例は、本開示の実施例のすべてではなく、一部である。本開示の記載された実施例に基づいて、創造的な労力なしに当業者によって得られた他のすべての実施例は、本開示の保護範囲内にある。以下の説明では、いくつかの具体的な実施例は、説明の目的でのみ使用され、本開示に制限を有すると解釈されるべきではなく、本開示の実施例の単なる例である。本開示の理解に混乱を生じさせる可能性がある場合、通常の構造または構成は省略される。図中の各部材の形状およびサイズは、実際のサイズおよび比率を反映するものではなく、本開示の実施例の内容を単に例示するものであることに留意すべきである。
【0020】
別段の定義がない限り、本開示の実施例で使用される技術的または科学的用語は、当業者によって理解される通常の意味を有するべきである。本開示の実施例で使用される「第１」、「第２」および同様の単語は、いかなる順序、量、または重要性を示すものではなく、異なる構成要素を区別するためにのみ使用される。
【0021】
また、本開示の実施例の説明において、「に接続された」または「接続された」という用語は、２つの素子が直接接続されていること、または２つの素子が１つまたは複数の他の構成要素を介して接続されていることを意味し得る。さらに、これら２つの素子は、有線または無線の手段で接続または結合できる。
【0022】
開発された既存のフィールドエミッションＸ線源は、フィールドエミッション電子源を使用して、フィールド電子エミッションによって電子ビームを生成し、電子ビームを生成する部分（カソードと呼ばれる）および制御電界を生成する部分を含む。固体によるフィールドエミッションには強い電界が必要であり、これもフィールドエミッションカソードの必須要素である。カソード材料の改善により、フィールドエミッション電圧の閾値が大幅に低下し、ミクロンあたり数ボルト（Ｖ／ｕｍ）のレベルに達する。したがって、フィールドエミッション電子源のゲート制御電圧は、カソード－ゲートの距離に直接関連し、異なるプロセス方法で数十マイクロメートル（ｕｍ）からミリメートル（ｍｍ）のオーダーで制御することができる。これにより、フィールドエミッション電子源の動作電圧は、数千ボルト（ｋＶ）である。
【0023】
本開示の実施例は、最初に、上記のフィールドエミッション電子源によって必要とされる電源として使用することができる電源回路を提出した。しかしながら、本開示の実施例における電源回路は、電気真空の分野などの他の場合にも適用できることを理解されたい。
【0024】
図１は、本開示の実施例による電源回路の回路図を示している。図１に示すように、本開示の実施例による電源回路は、主に、ドレインおよびソースを介して順番に直列に接続されたフィールドエフェクトトランジスタＳiを含む（１≦ｉ≦ｎ、ｎ≧２、ここでｉとｎは自然数である）。図１では、Ｓ１のソースは電圧源の負極に接続され、電圧源の正極は電源回路の出力端として使用され、Ｓ１のドレインはＳ２のソースに接続され、Ｓ２のドレインはＳ３のソースに接続され、逐次類推して、Ｓｎ－１のドレインはＳｎのソースに接続され、Ｓｎのドレインは電源回路のもう一方の出力端として使用される。電源回路の２つの出力端間に負荷を接続できる。
【0025】
図１に示すように、電源回路には、直列に接続されたダイオード（第１のダイオード群）Ｄ１ｉ（１≦ｉ≦ｎ、ｎ≧２、ここで、ｉとｎは自然数である）が含まれる。図１に示すように、ダイオードＤ１１はＳ２のゲートと電圧源のカソードの間に並列に接続され、Ｄ１ｎはＳｎのゲートとＳｎのドレインの間に並列に接続される。ｎ＞２の場合、残りのＤ１ｉはＳｉのゲートとＳｉ＋１のゲートの間に並列に接続される。例えば、ダイオードＤ１２は、Ｓ２のゲートとＳ３のゲートとの間に並列に接続され、ダイオードＤ１３は、Ｓ３のゲートとＳ４のゲートとの間に並列に接続され、逐次類推する。
【0026】
図１に示すように、電源回路には電流フィードバックモジュールも含まれている。電流フィードバックモジュールの一端はＳ１のソースに接続され、他端は電圧源の負極に接続されている。これにより、負荷が配置されているループ内の電流を検出し、電流フィードバックモジュールが出力した制御信号をＳ１のゲートに印加する。電流フィードバックモジュールは、負荷に流れた電流を一定にするように、順番に直列に接続されたフィールドエフェクトトランジスタＳｉ（１≦ｉ≦ｎ）の内部抵抗を調整できる。
【0027】
本開示の実施例によれば、電源回路は、並列に接続されたダイオード（第２のダイオード群）Ｄ２ｋおよび抵抗（第１の抵抗群）Ｒ１ｊ（２≦ｋ≦ｎ、２≦ｊ≦ｎ、ここで、ｋ、ｊ、およびｎはすべて２以上の自然数である）をさらに含み得る。ダイオード（第２のダイオード群）Ｄ２ｋが破線のボックスに含まれており、選択的な素子であることを示している。
【0028】
図１では、ｋとｊの値が対応しており、対応するダイオードＤ２ｋが抵抗Ｒ１ｊと並列に接続され、次にフィールドエフェクトトランジスタＳｉのゲートとソースの間に並列に接続されていることがわかる。ダイオードＤ２ｋのアノードはフィールドエフェクトトランジスタＳｉのゲートに接続され、ダイオードＤ２ｋのカソードはフィールドエフェクトトランジスタＳｉのソースに接続されている。たとえば、ダイオードＤ２２と抵抗Ｒ１２はＳ２のゲートとソースの間に並列に接続され、Ｄ２２のアノードはＳ２のゲートに接続され、Ｄ２２のカソードはＳ２のソースに接続され、逐次類推する。
【0029】
本開示の実施例によれば、電流フィードバックモジュールは、検出ユニットおよび制御信号生成ユニットをさらに含むことができ、検出ユニットは、電源回路の出力端に接続された負荷と直列に接続されて、負荷に流れた電流を検出する。制御信号生成ユニットは、負荷に流れた電流に応じて制御信号を生成し、その制御信号をフィールドエフェクトトランジスタＳｉのゲートに印加し、直列に接続されたフィールドエフェクトトランジスタＳｉ（２≦ｉ≦ｎ）を介して負荷に流れた電流を調整する。これについては、具体例と併せて後述する。
【0030】
検出ユニットは、抵抗素子、インダクタンス素子、またはホールセンサ素子であってもよく、本開示の実施例は、それに限定されない。制御信号生成ユニットは、オペアンプ、マイクロコントローラ、ＦＰＧＡまたはシングルチップマイクロコンピュータであってもよく、本開示の実施例は、それに限定されない。
【0031】
本開示の実施例によれば、制御信号生成ユニットは、負荷に流れた電流を電流設定値と比較し、負荷に流れた電流が電流設定値よりも小さい場合、Ｓｉのゲート電圧を増加させ、負荷に流れた電流が電流設定値よりも大きい場合は、Ｓｉのゲート電圧を下げるように構成される。
【0032】
本開示の実施例によれば、フィールドエフェクトトランジスタＳ１は、Ｎチャネル増強型フィールドエフェクトトランジスタであり、フィールドエフェクトトランジスタＳｉ（１≦ｉ≦ｎ）は、Ｎチャネル空乏型フィールドエフェクトトランジスタである。さらに、すべてのフィールドエフェクトトランジスタＳｉ（１≦ｉ≦ｎ）は主に定電流領域で動作する。
【0033】
本開示の実施例では、定電流領域で動作する直列接続されたフィールドエフェクトトランジスタによる電流のフィードバック調整を使用することにより、電源回路の定出力電流が実現されるとともに、高電圧と快速応答が提供される。
【0034】
以下、電源回路について具体例と併せて詳しく説明する。
【0035】
図２は、本開示の実施例による、単一チャネルフィールドエミッション電子源の回路図を示している。図２に示すように、回路には、順次に直列に接続されたｎ個のフィールドエフェクトトランジスタＳ１、Ｓ２、．．．、Ｓｎが含まれている。このうち、Ｓ１はＮチャネル増強型フィールドエフェクトトランジスタ、Ｓ２～ＳｎはＮチャネル空乏型フィールドエフェクトトランジスタである。Ｄ１１、Ｄ１２、．．．、Ｄ１ｎは、過渡抑制ダイオード（ＴＶＳチューブ）または定電圧管である。Ｄ２２、．．．、Ｄ２ｎはツェナーダイオード（または定電圧管）である。Ｄ３は高電圧ダイオードである。Ｒ２はブリーダ抵抗（第２の抵抗）、Ｒ３は電流検出抵抗、Ｒ１２、．．．、Ｒ１ｎは常用な抵抗である。Ｕ１はオペアンプである。電圧源は負の高電圧源－ＨＶであり、その負極は負の高電圧を出力し、その正極は接地される。
【0036】
電流検出抵抗Ｒ３の一端は負の高電圧源－ＨＶの負端に接続され、フィールドエフェクトトランジスタＳ１のソースは電流検出抵抗Ｒ３の他端に接続され、Ｓ１のドレインはＳ２のソースに接続され、Ｓ２のドレインはＳ３のソースに接続されており、．．．、Ｓｎのドレインは電源回路の出力として使用され、フィールドエミッション電子源のカソードに接続されている。定電圧管Ｄ２２のアノードはＳ２のゲートに接続され、Ｄ２２のカソードはＳ２のソースに接続され、Ｒ１２はＤ２２の両端に並列に接続され、構成された並列ネットワークがＳ２のケットソース電圧Ｕｇｓを、フィールドエフェクトトランジスタのケットソース電圧の制限を超えないように保護する。Ｄ２３とＲ１３の並列ネットワークはＳ３のゲートとソースの間に接続され、以下同様に、Ｄ２ｎとＲ１ｎの並列ネットワークはＳｎのゲートとソースの間に接続される。
【0037】
Ｄ１１のアノードは負の高電圧源－ＨＶの負極に接続され、Ｄ１１のカソードはＳ２のゲートに接続される。Ｄ１ｎのアノードはＳｎのゲートに接続され、Ｄ１ｎのカソードはフィールドエミッション電子源のカソードに接続される。ｎ≧２の場合、Ｄ１２のアノードはＳ２のゲートに接続され、Ｄ１２のカソードはＳ３のゲートに接続され、Ｄ１３、．．．、Ｄ１ｎ－１は上記のＤ１２からＳ２およびＳ３への接続と同じようにそれぞれフィールドエフェクトトランジスタＳ２、．．．、Ｓｎと一対一で接続される。
【0038】
抵抗Ｒ２の一端はグランドＧＮＤに接続され、他端はダイオードＤ３のアノードに接続され、Ｄ３のカソードはフィールドエミッション電子源のカソードに接続されている。その機能は、フィールドエミッション電子源が動作していないとき、フィールドエミッション電子源のカソードが電荷を蓄積している場合、Ｄ３およびＲ２によって構成されたループによって、フィールドエミッション電子源のカソードが蓄積した電荷を放電する。
【0039】
増強型フィールドエフェクトトランジスタＳ１のソースとドレイン間の等価内部抵抗をＲｓ１とし、空乏型フィールドエフェクトトランジスタＳ２～Ｓｎのソース－ドレイン間の等価内部抵抗をＲｓ２～Ｒｓｎとし、フィールドエミッション電子源の等価抵抗をＲｘとし、－ＨＶの電位がＶｈである、ＧＮＤの電位が０Ｖである。（－ＨＶ、ＧＮＤは実際の応用プロセスにおけるある特定の電位に限定されない）フィールドエミッション電子源と直列に接続された電流検出抵抗Ｒ３でフィールドエミッション電子源を流れた電流をフィードバックし、この検出電流は検出抵抗Ｒ３を流れ、オペアンプの反転入力端にフィードバックされた電圧Ｖｔｅｓｔが印加され、オペアンプの非反転入力端には電流設定値に応じてプリセットされた電圧Ｖｓｅｔが印加される。プリセットされた電圧Ｖｓｅｔを０に設定し、各フィールドエフェクトトランジスタをピンチオフ領域にし、回路を非動作状態にすることができる。
【0040】
回路が初期状態になるとき、Ｖｓｅｔについて電圧は０Ｖに設定される。オペアンプの作用により、Ｓ１のゲート－ソース間の電位差は０Ｖに近づく。Ｓ１はＮチャネル増強型フィールドエフェクトトランジスタであり、そのピンチオフ電圧は正の値であるため、Ｓ１はピンチオフ領域にある。Ｓ２～ＳｎはＮチャネルの空乏型フィールドエフェクトであり、そのピンチオフ電圧は負の値であり、Ｒ２、Ｄ３、Ｓｎのドレイン、Ｓｎのソース、．．．、Ｓ２のドレイン、Ｓ２のソース、Ｒ１２、Ｄ２２、およびＤ１１によって構成されたループでは、Ｒ１２とＤ２２の作用によりＳ２のソース電位が、Ｓ２のゲート電位よりもわずかに高くなり、Ｓ２のソースとドレイン間の等価内部抵抗Ｒｓ２が非常に大きく、このように類推して、Ｒ２、Ｄ３、Ｓｎのドレイン、Ｓｎのソース、．．．、Ｓｉのドレイン、Ｓｉのソース、Ｒ１ｉ、Ｄ２ｉ、およびＤ１ｉ－１～Ｄ１１によって構成されたループでは、Ｒ１ｉとＤ２ｉの作用によりＳｉのソース電位が、Ｓｉのゲート電位よりもわずかに高くなり、Ｓｉのソースとドレイン間の等価内部抵抗Ｒｓｉが非常に大きく、２≦ｉ≦ｎ、ｉは自然数、ｎは２以上の自然数である。このとき、Ｒ２、Ｄ３、Ｓｎ～Ｓ１で構成されたループでは、Ｒｓ１～Ｒｓｎの抵抗値の合計がＲ２よりもはるかに大きくなる（Ｒ２はＭΩレベルに達し、フィールドエミッション電子源と並列に接続される）と、Ｓ１～Ｓｎで得られた電圧差はＶｈにほぼ等しい。Ｄ１１、Ｄ１２、．．．、Ｄ１ｎの累積降伏電圧はＶｈの値に近いである。この場合、Ｒ２、Ｄ３、およびＤ１ｎ～Ｄ１１で構成される回路では、Ｄ１ｎ～Ｄ１１は各の電圧の特性でＶｈの電圧を分けており、このとき、Ｓｎのドレインとソース間の電圧差もＤ１ｎのカソードとアノード間の電圧差にほぼ等しくなる（Ｒ１ｎとＤ２ｎが存在するためＳｎのソース電位はゲート電位よりわずかに数ボルト高い）。したがって、各フィールドエフェクトトランジスタのドレインとソース間で受けられる最大電圧値は、対応するＴＶＳチューブの電気的特性によって決まる。各フィールドエフェクトトランジスタのドレインソース間電圧を均一化するための回路は多数あり、ＴＶＳチューブの使用に限定ず、定電圧管、または抵抗とコンデンサの並列接続によって実現できる。
【0041】
ＶｓｅｔがＶｔｅｓｔより大きい場合、オペアンプの作用によりＳ１のゲート電圧が徐々に上昇し、回路が動作を開始し、Ｓ１が定電流領域で動作し、Ｒｓ１が小さくなる。直列接続された空乏型フィールドエフェクトトランジスタ回路Ｓ２～Ｓｎが負担する電圧は、Ｓ１のドレインとソース間の電圧の変化に応じて自動的に調整でき、追加の制御は必要ない。
【0042】
Ｓ２のソース電位をＶｓとし、Ｓ２のドレイン電位をＶｄとする。Ｒｓ１が小さくなると、Ｖｓも小さくなる。このとき、Ｄ２２、Ｒ１２、Ｓ１のドレイン、Ｓ１のソース、Ｒ３、Ｄ１１で構成される回路ネットワークでは、Ｒ１２とＤ２２の両端の電位差が小さくなる（即ち、Ｓ２のソース電位とゲート電位の差が小さくなる）と、Ｓ２のソースとドレインの等価抵抗Ｒｓ２が小さくなり、従ってＶｄが小さくなる。同様に、直列接続されたＮチャネル空乏モードフィールドエフェクトトランジスタＳ３、．．．、Ｓｎを段階的に類似的な調整し、Ｓｎのドレイン電位を小さくする（従ってＲｓ３～Ｒｓｎの抵抗値も小さくなる）。すなわちフィールドエミッション電子源のカソード電位が小さくなり、フィールドエミッション電子源のカソード－ゲートとの間の電圧差が大きくなる。フィールドエミッション電子源のカソード－ゲートとの間の電位差がフィールドエミッション臨界値よりも大きい場合、カソードは電子を放出し、回路に電流が生成される。
【0043】
Ｉを、Ｒ３に流れた電流とする。Ｒｓ１、Ｒｓ２～ Ｒｓｎの抵抗値の累積合計がＲｘの抵抗値と近くレベルになる場合、次のようになる。
【0044】
Ｉ≒Ｖｈ／（Ｒｘ＋Ｒｓ１＋Ｒｓ２＋…＋Ｒｓｎ＋Ｒ３）。
【0045】
フィールドエミッション電子源の等価抵抗Ｒｘが変化すると、フィールドエフェクトトランジスタＳｎのドレインソース電圧Ｖｄｓが変化する。Ｒ１ｎとＤ２ｎで構成されるフィードバックネットワークを介して、Ｓｎのゲートとソース間の電圧差が変化し、Ｓｎの内部抵抗Ｒｓｎまた、それに応じて変更される。この適応プロセスにより、Ｒｘが変化しても、（Ｒｘ＋Ｒｓ１＋Ｒｓ２＋．．．＋Ｒｓｎ＋Ｒ３）の合計値が変化しないため、回路の定電流機能が実現される。
【0046】
本開示の実施例では、フィールドエフェクトトランジスタＳ２～Ｓｎは、Ｎチャネル空乏型フィールドエフェクトトランジスタを採用することが好ましく、Ｓ２～Ｓｎを制御するための追加の制御回路は不要であり、直列構造は、Ｓ１の変化に適応して自己の内部抵抗を変更し、自己適応能力を有する。このような自己適応的に内部抵抗を変更する方法により、回路は非常に短い時間（数百ナノ秒のレベル）で定電流状態に到達する。
【0047】
本開示の実施例では、フィールドエフェクトトランジスタＳ１は、Ｎチャネル増強型フィールドエフェクトトランジスタを採用しており、Ｐチャネル増強型フィールドエフェクトトランジスタと比較して、回路構造を顕著に簡素化することができる。
【0048】
また、図２に示すように、本開示の実施例の電源回路には、主に高電圧ダイオード（第３群のダイオード）Ｄ３と抵抗Ｒ２からなるブリーダ回路も設けられている。ダイオードＤ３のカソードはフィールドエミッション電子源のカソードに接続されており、カソードに電子が蓄積されると、ブリーダ回路を介して放電することができる。同時に、回路の初期状態では、ブリーダー回路を介してカソードに初期電位を供給することができる。そうしないと、カソード電位がフローティングになり、回路が正常に動作できなくなる。
【0049】
本開示の実施例によって提供される電源回路は、拡張が容易であり、フィールドエミッション電子源と組み合わせて、複数のポイントのフィールドエミッション電子源を形成することができる。
【0050】
図３は、本開示の実施例による複数のポイントのフィールドエミッション電子源の回路図を示している。図３に示すように、複数のポイントのフィールドエミッション電子源は、図１または図２を参照して説明した実施例の電源回路を少なくとも１つ含む。各電源回路は一つのチャネルを構成し、各電源回路は並列接続されている。設定値１、設定値２、…、設定値ｎの少なくとも１つを０に設定することにより、少なくとも１つのチャネルを閉じ、チャネルが互いに比較的独立して動作できるようにする。
【0051】
図３に示されるように、この複数のポイントのフィールドエミッション電子源は、ゲート部件および少なくとも１つのカソードをさらに含み、ゲート部件は、接地され、少なくとも１つのカソードは、少なくとも１つの電源回路に一対一に対応し、そして、少なくとも１つのカソードは、少なくとも１つの電源回路の出力端と接続され、複数のカソードがゲート部件と並列に配置され、フィールドエミッション電界が各カソード－ゲート部件の間に形成される。
【0052】
本開示の実施例によれば、Ｎチャネル増強型フィールドエフェクトトランジスタＳ１の内部抵抗は、電流閉ループ検出によって調整され、残りのＮチャネル空乏型フィールドエフェクトトランジスタＳ２～Ｓｎは、それに応じて内部抵抗を自動的に調整する。このようにして、フィールドエミッション電子源は、ナノ秒単位で定電流状態に達することができるようにする。
【0053】
一般的に使用されているフィールドエフェクトトランジスタの実効動作電圧はほとんど１ｋＶ未満である。実効動作電圧が１ｋＶを超えるフィールドエフェクトトランジスタは非常に少なく、非常に高価である。Ｎチャネル増強型フィールドエフェクトトランジスタとＮチャネル空乏型フィールドエフェクトトランジスタとの直列接続により、各レベルのフィールドエフェクトトランジスタの耐電圧要求を大幅に低減し、フィールドエフェクトトランジスタの類型選択範囲を広げ、フィールドエミッション源制御回路の実現コストを削減する。本開示の実施例では、単一のフィールドエフェクトトランジスタの耐電圧は制御可能であり、耐電圧に対して十分な設計マージンを保持することによって回路の信頼性を高めることは容易である。
【0054】
これまでのところ、本開示は、好ましい実施例と併せて説明されてきた。当業者は、本開示の実施例の精神および範囲から逸脱することなく、他の様々な変更、置換、および追加を行うことができることを理解されたい。したがって、本開示の実施例の範囲は、上記の特定の実施例に限定されるものではなく、添付の特許請求の範囲によって限定されるべきである。
【図1】
【図2】
【図3】
【国際調査報告】