特表 2022-534211 駆動制御電気回路、駆動制御チップ、集積封止デバイス、表示システム及びスパース駆動の方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-07-28

(54)【発明の名称】駆動制御電気回路、駆動制御チップ、集積封止デバイス、表示システム及びスパース駆動の方法

(51)【国際特許分類】

   G09G 3/32 20160101AFI20220721BHJP

   G09G 3/20 20060101ALI20220721BHJP

   H01L 33/00 20100101ALI20220721BHJP

【ＦＩ】

G09G3/32 A

G09G3/20 621D

G09G3/20 621A

G09G3/20 621M

G09G3/20 680G

H01L33/00 L

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021569033

(86)(22)【出願日】2019-09-19

(85)【翻訳文提出日】2021-11-18

(86)【国際出願番号】 CN2019106704

(87)【国際公開番号】W WO2020237924

(87)【国際公開日】2020-12-03

(31)【優先権主張番号】201910438774.5

(32)【優先日】2019-05-24

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】521506283

【氏名又は名称】▲億▼信科技▲発▼展有限公司

【氏名又は名称原語表記】ＦＡＩＴＨ ＢＩＬＬＩＯＮ ＴＥＣＨＮＯＬＯＧＹ ＤＥＶＥＬＯＰＭＥＮＴ ＬＩＭＩＴＥＤ

【住所又は居所原語表記】１０Ｆ Ｍｕｔｕａｌ Ｔｏｗｅｒ， ３３ Ｌｏｃｋｈａｒｔ Ｒｏａｄ Ｗａｎｃｈａｉ Ｈｏｎｇ Ｋｏｎｇ， Ｈｏｎｇ Ｋｏｎｇ ９９９０７７ Ｃｈｉｎａ

(74)【代理人】

【識別番号】110001243

【氏名又は名称】弁理士法人谷・阿部特許事務所

(72)【発明者】

【氏名】▲盧▼ ▲増▼祥

【テーマコード（参考）】

5C080

5C380

5F142

【Ｆターム（参考）】

5C080AA07

5C080BB05

5C080CC04

5C080DD29

5C080EE19

5C080EE28

5C080FF11

5C080JJ02

5C380AA03

5C380AB04

5C380AB39

5C380BA31

5C380BB21

5C380BD01

5C380CF01

5C380CF32

5C380CF51

5C380CF56

5C380CF61

5C380CF66

5C380CF70

5C380DA24

5C380DA33

5C380DA34

5C380DA35

5C380DA42

5C380DA44

5F142AA31

5F142EA34

5F142GA02

(57)【要約】

本明細書は、駆動制御電気回路と、駆動制御チップと、集積封止デバイスと、表示システムと、スパース駆動の方法とを開示する。駆動制御電気回路は、データ入力端と、クロック入力端と、デコード及び制御ユニットと、デコードゲーティングユニットと、少なくとも２つの駆動源と、少なくとも２つの駆動シグナル出力端とを含み、デコード及び制御ユニットの第１入力端は、データ入力端に電気的に接続され、第２入力端は、クロック入力端に電気的に接続され、制御入力端は、制御出力端に電気的に接続され、アドレス入力端は、アドレス出力端に電気的に接続される。

【特許請求の範囲】

【請求項1】

データ入力端（ＳＤＩ）と、クロック入力端（ＤＣＬＫ）と、デコード及び制御ユニット（１０１）と、デコードゲーティングユニット（１０２）と、少なくとも２つの駆動源（１０３）と、少なくとも２つの駆動シグナル出力端とを含み、
前記デコード及び制御ユニット（１０１）は、第１入力端（Ｃ１）と、第２入力端（Ｃ２）と、制御出力端と、アドレス出力端とを含み、前記デコード及び制御ユニット（１０１）の第１入力端（Ｃ１）は、前記データ入力端（ＳＤＩ）に電気的に接続され、前記デコード及び制御ユニット（１０１）の第２入力端（Ｃ２）は、前記クロック入力端（ＤＣＬＫ）に電気的に接続され、
前記デコードゲーティングユニット（１０２）は、アドレス入力端（Ａ２）と、制御入力端（Ａ１）と、少なくとも２つの出力端とを含み、前記デコードゲーティングユニット（１０２）の制御入力端（Ａ１）は、前記制御出力端に電気的に接続され、前記デコードゲーティングユニット（１０２）のアドレス入力端（Ａ２）は、前記アドレス出力端に電気的に接続され、前記デコードゲーティングユニット（１０２）の少なくとも２つの出力端は、前記少なくとも２つの駆動源（１０３）の第１端に１対１で対応して電気的に接続され、前記デコードゲーティングユニット（１０２）は、アドレス入力端（Ａ２）のアドレスをデコードし、デコードした結果に基づいて前記デコードゲーティングユニット（１０２）の制御入力端（Ａ１）を前記デコードゲーティングユニット（１０２）のいずれかの出力端にゲーティングするように構成され、
前記少なくとも２つの駆動源（１０３）の第２端は、前記少なくとも２つの駆動シグナル出力端に１対１で対応して電気的に接続され、各前記駆動源（１０３）は、当該駆動源（１０３）の第１端のシグナルに基づいて当該駆動源（１０３）の第２端から駆動シグナルを出力するように構成される、
駆動制御電気回路。

【請求項2】

前記デコードゲーティングユニット（１０２）は、デコードバッファメモリ（１０２１）と少なくとも２つのスイッチとを含み、
前記デコードバッファメモリ（１０２１）の第１入力端は、前記デコードゲーティングユニット（１０２）のアドレス入力端（Ａ２）に電気的に接続され、前記デコードバッファメモリ（１０２１）の第２入力端は、前記デコードゲーティングユニット（１０２）の制御入力端（Ａ１）に電気的に接続され、前記デコードバッファメモリ（１０２１）の第１出力端は、前記少なくとも２つのスイッチのオンまたはオフを制御するように構成され、前記デコードバッファメモリ（１０２１）の第２出力端は、各前記スイッチの第１端にいずれも電気的に接続され、前記少なくとも２つのスイッチの第２端は、前記デコードゲーティングユニット（１０２１）の前記少なくとも２つの出力端に１に対１で対応して電気的に接続される、
ことを特徴とする請求項１に記載の駆動制御電気回路。

【請求項3】

制御指令端（ＬＥ）と、カウンタ（２０２）と、同期制御器（２０３）とを更に含み、前記デコードゲーティングユニット（１０２）は、比較器（１０２２）を更に含み、
前記カウンタ（２０２）の第１入力端は、前記クロック入力端（ＤＣＬＫ）に電気的に接続され、前記カウンタ（２０２）の第２入力端は、前記同期制御器（２０３）の第１出力端に電気的に接続され、前記カウンタ（２０２）の出力端は、前記比較器（１０２２）の第１入力端に電気的に接続され、
前記同期制御器（２０３）の第１入力端は、前記制御指令端（ＬＥ）に電気的に接続され、
前記比較器（１０２２）の第２入力端は、前記デコードバッファメモリ（１０２１）の第２出力端に電気的に接続され、前記比較器（１０２２）の出力端は、各前記スイッチの第１端にいずれも電気的に接続される、
ことを特徴とする請求項２に記載の駆動制御電気回路。

【請求項4】

ブロックセレクト端（ＤＲ）と、ブロック電流調節ユニット（３０１）と、ブロック電流調節端（Ｒ）と、状態バッファ（３０２）とを更に含み、
前記ブロック電流調節ユニット（３０１）の第１入力端は、前記ブロック電流調節端（Ｒ）に電気的に接続され、前記ブロック電流調節ユニット（３０１）の第２入力端は、前記状態バッファ（３０２）の第１出力端に電気的に接続され、前記ブロック電流調節ユニット（３０１）の出力端は、各前記駆動源（１０３）の制御端にいずれも電気的に接続され
前記状態バッファ（３０２）の入力端は、前記同期制御器（２０３）の第２出力端に電気的に接続され、前記状態バッファ（３０２）の第２出力端は、前記デコード及び制御ユニット（１０１）の第３入力端に電気的に接続され、
前記同期制御器（２０３）の第２入力端は、前記ブロックセレクト端（ＤＲ）に電気的に接続される、
ことを特徴とする請求項３に記載の駆動制御電気回路。

【請求項5】

第１シュミットトリガ（４０１）と、第２シュミットトリガ（４０２）と、第３シュミットトリガ（４０３）と、第４シュミットトリガ（４０４）とを更に含み、
前記カウンタ（２０２）の第１入力端は、前記第１シュミットトリガ（４０１）によって前記クロック入力端（ＤＣＬＫ）に電気的に接続され、前記カウンタ（２０２）の第１入力端は、前記第１シュミットトリガ（４０１）の出力端に電気的に接続され、前記クロック入力端（ＤＣＬＫ）は、前記第１シュミットトリガ（４０１）の入力端に電気的に接続され、
前記同期制御器（２０３）の第１入力端は、前記第２シュミットトリガ（４０２）によって前記制御指令端（ＬＥ）に電気的に接続され、前記同期制御器（２０３）の第１入力端は、前記第２シュミットトリガ（４０２）の出力端に電気的に接続され、前記制御指令端（ＬＥ）は、前記第２シュミットトリガ（４０２）の入力端に電気的に接続され、
前記デコード及び制御ユニット（１０１）の第１入力端は、前記第３シュミットトリガ（４０３）によって前記データ入力端（ＳＤＩ）に電気的に接続され、前記デコード及び制御ユニット（１０１）の第１入力端（Ｃ１）は、前記第３シュミットトリガ（４０３）の出力端に電気的に接続され、前記データ入力端（ＳＤＩ）は、前記第３シュミットトリガ（４０３）の入力端に電気的に接続され、
前記デコード及び制御ユニット（１０１）の第２入力端（Ｃ２）は、前記第４シュミットトリガ（４０４）によって前記クロック入力端（ＤＣＬＫ）に電気的に接続され、前記デコード及び制御ユニット（１０１）の第２入力端（Ｃ２）は、前記第４シュミットトリガ（４０４）の出力端に電気的に接続され、前記クロック入力端（ＤＣＬＫ）は、前記第４シュミットトリガ（４０４）の入力端に電気的に接続される、
ことを特徴とする請求項４に記載の駆動制御電気回路。

【請求項6】

前記デコード及び制御ユニット（１０１）の制御出力端は、少なくとも２つが設けられ、前記デコード及び制御ユニット（１０１）のアドレス出力端は、少なくとも２つが設けられ、前記少なくとも２つの制御出力端は、前記少なくとも２つのアドレス出力端に１対１で対応し、
前記デコードゲーティングユニット（１０２）は、少なくとも２つが設けられ、前記少なくとも２つのデコードゲーティングユニット（１０２）は、前記少なくとも２つの制御出力端に１対１で対応する、
ことを特徴とする請求項１に記載の駆動制御電気回路。

【請求項7】

スパース駆動の方法であって、
請求項１～６のいずれか１項に記載の駆動制御電気回路（１１）に適用され、前記駆動制御電気回路（１１）のＮ１個の駆動シグナル出力端は、Ｎ１個の発光構造に１対１で対応して電気的に接続され、
前記スパース駆動の方法は、前記駆動制御電気回路（１１）がプリセット情報に基づいてＭ１個の駆動シグナル出力端を駆動して駆動シグナルを出力させて、対応するＭ１個の前記発光構造が発光するように制御することを含み、
１≦Ｍ１＜Ｎ１で、Ｍ１とＮ１ともに整数である、
スパース駆動の方法。

【請求項8】

前記プリセット情報は、人の両眼の位置情報を含む、
ことを特徴とする請求項７に記載のスパース駆動の方法。

【請求項9】

少なくとも２つのユニットブロックと、クロック端（ＤＣＬＫ＿１）と、データ端（ＳＤＩ＿１）と、少なくとも２つの駆動出力端と、デコード及びバッファメモリ（５０１）と、行ゲーティング電気回路（５０５）と、列ゲーティング電気回路（５０６）と、比較制御器（５０２）とを含み、各前記ユニットブロックとも、請求項３～５のいずれか１項に記載の駆動制御電気回路（１１）を含み、前記少なくとも２つのユニットブロックは、Ｍ２行Ｎ２列のように配列され、Ｍ２とＮ２ともに正整数であり、
前記デコード及びバッファメモリ（５０１）の第１入力端は、前記クロック端（ＤＣＬＫ＿１）に電気的に接続され、前記デコード及びバッファメモリ（５０１）の第２入力端は、前記データ端（ＳＤＩ＿１）に電気的に接続され、前記デコード及びバッファメモリ（５０１）の第１出力端は、前記行ゲーティング電気回路（５０５）の入力端に電気的に接続され、前記デコード及びバッファメモリ（５０１）の第２出力端は、前記列ゲーティング電気回路（５０６）の入力端に電気的に接続され、前記行ゲーティング電気回路（５０５）のＭ２個の出力端は、前記Ｍ２行の駆動制御電気回路（１１）のブロックセレクト端に対応して電気的に接続され、前記列ゲーティング電気回路（５０６）のＮ２個の出力端は、前記Ｎ２列の駆動制御電気回路（１１）のデータ入力端（ＳＤＩ）に対応して電気的に接続され、
前記クロック端（ＤＣＬＫ＿１）は、前記駆動制御電気回路（１１）のクロック入力端（ＤＣＬＫ）に電気的に接続され、
前記比較制御器（５０２）の第１入力端は、前記クロック端（ＤＣＬＫ＿１）に電気的に接続され、前記比較制御器（５０２）の第２入力端は、前記データ端（ＳＤＩ＿１）に電気的に接続され、前記比較制御器（５０２）の出力端は、各前記駆動制御電気回路（１１）の制御指令端にいずれも電気的に接続され、前記比較制御器（５０２）は、入力されるクロックシグナル及びデータシグナルに基づいて制御指令を各前記駆動制御電気回路（１１）に出力するように構成され、
前記少なくとも２つの駆動源の第２端は、前記少なくとも２つの駆動出力端に１対１で対応して電気的に接続される、
駆動制御チップ。

【請求項10】

直列並列駆動ゲーティング電気回路（８０１）を更に含み、前記直列並列駆動ゲーティング電気回路（８０１）は、１つの第１並列データ入力端（ＳＤＩ＿３１）と、Ｎ２－１個の第２並列データ入力端（ＳＤＩ＿３）と、Ｎ２－１個のＡＮＤゲート（８０２）と、Ｎ２－１個の並列ゲーティング端と、Ｎ２個の並列データ出力端とを含み、前記Ｎ２－１個ＡＮＤゲート（８０２）の第１入力端は、それぞれ前記Ｎ２－１個の第２並列データ入力端（ＳＤＩ＿３）に電気的に接続され、前記Ｎ２－１個のＡＮＤゲート（８０２）の第２入力端は、それぞれ前記Ｎ２－１個の並列ゲーティング端に電気的に接続され、前記列ゲーティング電気回路のＮ２個の出力端は、１つの第１出力端とＮ２－１個の第２出力端とを含み、前記第１並列データ入力端は、前記列ゲーティング電気回路の第１出力端に電気的に接続され、前記Ｎ２－１個の並列ゲーティング端は、それぞれ前記列ゲーティング電気回路のＮ２－１個の第２出力端に電気的に接続され、前記Ｎ２個の並列データ出力端は、Ｎ２列の前記ユニットブロックに対応し、前記第１並列データ入力端と前記Ｎ２－１個の第２並列データ入力端とは、並列データを入力するために用いられ、前記Ｎ２－１個のＡＮＤゲートの出力端は、それぞれ前記Ｎ２個の並列データ出力端におけるＮ２－１個の並列データ出力端に対応し、前記第１並列データ入力端から入力される並列データは、前記デコード及びバッファメモリによって出力され、且つ前記第１並列データ入力端と前記Ｎ２－１個のＡＮＤゲートの第２入力端とは、直列データ入力端に多重利用され、Ｍ２とＮ２ともに、２以上の整数である、
ことを特徴とする請求項９に記載の駆動制御チップ。

【請求項11】

第５シュミットトリガ（５０３）と第６シュミットトリガ（５０４）とをさらに含み、
前記デコード及びバッファメモリ（５０１）の第１入力端は、前記第５シュミットトリガ（５０３）によって前記クロック端（ＤＣＬＫ＿１）に電気的に接続され、前記デコード及びバッファメモリ（５０１）の第１入力端は、前記第５シュミットトリガ（５０３）の出力端に電気的に接続され、前記クロック端（ＤＣＬＫ＿１）は、前記第５シュミットトリガ（５０３）の入力端に電気的に接続され、
前記デコード及びバッファメモリ（５０１）の第２入力端は、前記第６シュミットトリガ（５０４）によって前記データ端（ＳＤＩ＿１）に電気的に接続され、前記デコード及びバッファメモリ（５０１）の第２入力端は、前記第６シュミットトリガ（５０４）の出力端に電気的に接続され、前記データ端（ＳＤＩ＿１）は、前記第６シュミットトリガ（５０４）の入力端に電気的に接続される、
ことを特徴とする請求項９に記載の駆動制御チップ。

【請求項12】

集積封止デバイスであって、
請求項９～１１のいずれか１項に記載の駆動制御チップ（５１）と、集積データ入力端（ＳＤＩ＿２）と、集積クロック入力端（ＤＣＬＫ＿２）と、電源端（ＶＤＤ）と、接地端（ＧＮＤ）と、密集表示デバイス（５２）とを含み、
前記集積データ入力端（ＳＤＩ＿２）は、前記駆動制御チップ（５１）のデータ端（ＳＤＩ＿１）に電気的に接続され、前記集積クロック入力端（ＳＤＩ＿２）は、前記駆動制御チップ（５１）のクロック端（ＤＣＬＫ＿１）に電気的に接続され、前記電源端（ＶＤＤ）は、前記集積封止デバイス（５２）に電力を提供するように構成され、前記接地端（ＧＮＤ）は、接地するように構成され、
前記密集表示デバイス（５２）は、少なくとも２つの発光ユニットを含み、前記駆動制御チップ（５１）の駆動出力端は、前記発光ユニットに１対１で対応して電気的に接続される、
集積封止デバイス。

【請求項13】

前記集積データ入力端の入力シグナルのデータフォーマットは、フレーム同期ビットと、駆動電気回路数量ビットと、Ｍ３個の駆動電気回路アドレスビットと、Ｍ３個の起動ビットと、Ｍ３個の電流ゲインビットと、Ｍ３個のブロック内視点数ビットと、Ｍ３×Ｎ３個の駆動制御電気回路内アドレスビットと、Ｍ３×Ｎ３個のグレースケールデータビットを含み、Ｍ３は、１から６４の範囲の整数であり、Ｎ３は、１から４の範囲の整数である、
ことを特徴とする請求項１２に記載の集積封止デバイス。

【請求項14】

前記発光ユニットは、ＭｉｃｒｏＬＥＤ（１０１６）を含む、
ことを特徴とする請求項１２に記載の集積封止デバイス。

【請求項15】

少なくとも２つの請求項１２に記載の集積封止デバイス（６０１）と、フィードバックモジュール（６０３）と、処理モジュール（６０２）とを含み、
前記処理モジュール（６０２）は、前記少なくとも２つの集積封止デバイス（６０１）の集積データ入力端（ＳＤＩ＿２）及び集積クロック入力端（ＤＣＬＫ＿２）に電気的に接続され、前記処理モジュール（６０２）は、前記フィードバックモジュール（６０３）に電気的に接続され、
前記処理モジュール（６０２）は、サーバ（６０４）から送信されたプリセット情報を受信し、前記フィードバックモジュール（６０３）のフィードバック情報に基づいて前記プリセット情報を解析して前記集積封止デバイス（６０１）に送信し、前記集積封止デバイス（６０１）を駆動して表示させるように構成され、前記フィードバックモジュール（６０３）は、人の目の位置情報をトラッキングし、人の目の位置情報を前記処理モジュール（６０２）にフィードバックするように構成される、
表示システム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、出願番号２０１９１０４３８７７４．５、出願日２０１９年０５月２４日の中国特許出願に基づいて提出し、該中国特許出願の優先権を主張するものであり、上記中国特許出願のすべての内容が引用により本開示に援用される。

【0002】

本発明実施例は、駆動制御技術に関し、例えば、駆動制御電気回路と、駆動制御チップと、集積封止デバイスと、表示システムと、スパース駆動の方法とに関する。

【背景技術】

【0003】

ライトフィールド表示技術及び密集表示デバイスの応用がますます広がっているが、ライトフィールド表示技術は駆動技術のリフレッシュフレームレートに対する要求が高いため、どのように密集表示デバイスを駆動してライトフィールド表示を形成するかもますます重視されている。

【0004】

従来の駆動方式は、例えば、パッシブアドレッシング駆動、アクティブアドレッシング駆動およびダイナミック走査駆動などのリフレッシュフレームレートが低い駆動方式を含み、例えば、パッシブアドレッシング駆動及びアクティブアドレッシング駆動のリフレッシュフレームレートは一般的には、６０Ｈｚから１２０Ｈｚであり、ダイナミック走査駆動のリフレッシュフレームレートは、３．８ＫＨｚに達せるが、いくつかの状況では、ライトフィールド表示技術に必要なリフレッシュフレームレートは、キロヘルツのオーダーにあり、例えば、表示画素のドットピッチが０．７ｍｍであり、走査速度が２０ｍ／ｓである場合、リフレッシュフレームレートは、３０ＫＨｚに達する必要があり、従来の駆動方式では、ライトフィールド表示技術の要求にはほど遠く及ばない。スタティック走査駆動は、ライトフィールド表示技術の要求に達することができるが、必要な駆動チップが大きすぎて、配線が困難であり、コストが大幅に上昇する。

【発明の概要】

【0005】

本明細書は、駆動制御電気回路と、駆動制御チップと、集積封止デバイスと表示システムとを提供し、ライトフィールド表示技術に必要な高フレームレート及び低コストを実現する。

【0006】

第１方面において、本発明実施例は、データ入力端と、クロック入力端と、デコード及び制御ユニットと、デコードゲーティングユニットと、少なくとも２つの駆動源と、少なくとも２つの駆動シグナル出力端とを含む駆動制御電気回路を提供する。

【0007】

前記デコード及び制御ユニットは、第１入力端と、第２入力端と、制御出力端と、アドレス出力端とを含み、前記デコード及び制御ユニットの第１入力端は、前記データ入力端に電気的に接続され、前記デコード及び制御ユニットの第２入力端は、前記クロック入力端に電気的に接続される。

【0008】

前記デコードゲーティングユニットは、アドレス入力端と、制御入力端と、少なくとも２つの出力端とを含み、前記デコードゲーティングユニットの制御入力端は、前記制御出力端に電気的に接続され、前記デコードゲーティングユニットのアドレス入力端は、前記アドレス出力端に電気的に接続され、前記デコードゲーティングユニットの少なくとも２つの出力端は、前記少なくとも２つの駆動源の第１端に１対１で対応して電気的に接続される。前記デコードゲーティングユニットは、アドレス入力端のアドレスをデコードし、デコードした結果に基づいて前記デコードゲーティングユニットの制御入力端を前記デコードゲーティングユニットのいずれかの出力端にゲーティングするように構成される。

【0009】

前記少なくとも２つの駆動源の第２端は、前記少なくとも２つの駆動シグナル出力端に１対１で対応して電気的に接続され、各前記駆動源は、当該駆動源の第１端のシグナルに基づいて当該駆動源の第２端から駆動シグナルを出力するように構成される。

【0010】

第２方面において、本発明実施例は、スパース駆動の方法を更に提供し、第１方面のいずれか１項前記の駆動制御電気回路に適用され、前記駆動制御電気回路のＮ１個の駆動シグナル出力端は、Ｎ１個の発光構造に１対１で対応して電気的に接続される。

【0011】

前記スパース駆動の方法は、前記駆動制御電気回路がプリセット情報に基づいてＭ１個の駆動シグナル出力端を駆動して駆動シグナルを出力させて、対応するＭ１個の前記発光構造が発光するように制御することを含み、
１≦Ｍ１＜Ｎ１で、Ｍ１とＮ１ともに整数である。

【0012】

第３方面において、本発明実施例は、駆動制御チップを更に提供し、少なくとも２つのユニットブロックと、クロック端と、データ端と、少なくとも２つの駆動出力端と、デコード及びバッファメモリと、行ゲーティング電気回路と、列ゲーティング電気回路と、比較制御器とを含み、各前記ユニットブロックとも、第１方面における前記の駆動制御電気回路を含み、前記少なくとも２つのユニットブロックは、Ｍ２行Ｎ２列のように配列され、Ｍ２とＮ２とも正整数である。

【0013】

前記デコード及びバッファメモリの第１入力端は、前記クロック端に電気的に接続され、前記デコード及びバッファメモリの第２入力端は、前記データ端に電気的に接続され、前記デコード及びバッファメモリの第１出力端は、前記行ゲーティング電気回路の入力端に電気的に接続され、前記デコード及びバッファメモリの第２出力端は、前記列ゲーティング電気回路の入力端に電気的に接続され、前記行ゲーティング電気回路のＭ２個の出力端は、前記Ｍ２行の駆動制御電気回路のブロックセレクト端に対応して電気的に接続され、前記列ゲーティング電気回路のＮ２個の出力端は、前記Ｎ２列の駆動制御電気回路のデータ入力端に対応して電気的に接続される。

【0014】

前記クロック端は、前記駆動制御電気回路のクロック入力端に電気的に接続される。

【0015】

前記比較制御器の第１入力端は、前記クロック端に電気的に接続され、前記比較制御器の第２入力端は、前記データ端に電気的に接続され、前記比較制御器の出力端は、各前記駆動制御電気回路の制御指令端にいずれも電気的に接続され、前記比較制御器は、入力されるクロックシグナル及びデータシグナルに基づいて制御指令を各前記駆動制御電気回路に出力するように構成される。

【0016】

前記少なくとも２つの駆動源の第２端は、前記少なくとも２つの駆動出力端に１対１で対応して電気的に接続される。

【0017】

第４方面において、本発明実施例は、集積封止デバイスを更に提供し、第２方面のいずれか１項に記載の駆動制御チップと、集積データ入力端と、集積クロック入力端と、電源端と、接地端と、密集表示デバイスとを含む。

【0018】

前記集積データ入力端は、前記駆動制御チップのデータ端に電気的に接続され、前記集積クロック入力端は、前記駆動制御チップのクロック端に電気的に接続され、前記電源端は、前記集積封止デバイスに電力を提供するように構成され、前記接地端は、接地するように構成される。

【0019】

前記密集表示デバイスは、少なくとも２つの発光ユニットを含み、前記駆動制御チップの駆動出力端は、前記発光ユニットに１対１で対応して電気的に接続される。

【0020】

第５方面において、本発明実施例は、表示システムを更に提供し、少なくとも２つの第３方面に記載のような集積封止デバイスと、フィードバックモジュールと、処理モジュールとを含む。

【0021】

前記処理モジュールは、前記少なくとも２つの集積封止デバイスの集積データ入力端及び集積クロック入力端に電気的に接続され、前記処理モジュールは、前記フィードバックモジュールに電気的に接続される。

【0022】

前記処理モジュールは、サーバが送信したプリセット情報を受信し、前記フィードバックモジュールのフィードバック情報に基づいて前記プリセット情報を解析して前記集積封止デバイスに送信し、前記集積封止デバイスを駆動して表示させるように構成される。前記フィードバックモジュールは、人の目の位置情報をトラッキングし、人の目の位置情報を前記処理モジュールにフィードバックするように構成される。

【図面の簡単な説明】

【0023】

【図1】本発明実施例に係る駆動制御電気回路の電気回路構造模式図である。

【図2】本発明実施例に係る人の目がベクトル画素を受信する模式図である。

【図3】本発明実施例に係る別の駆動制御電気回路の電気回路構造模式図である。

【図4】本発明実施例に係る更なる駆動制御電気回路の電気回路構造模式図である。

【図5】本発明実施例に係る更なる駆動制御電気回路の電気回路構造模式図である。

【図6】本発明実施例に係る更なる駆動制御電気回路の電気回路構造模式図である。

【図7】本発明実施例に係るスパース駆動の方法フローチャートである。

【図8】本発明実施例に係る駆動制御チップの電気回路構造模式図である。

【図9】本発明実施例に係る駆動制御チップにおける駆動制御電気回路の配列構造模式図である。

【図10】本発明実施例に係る更なる駆動制御チップにおける駆動制御電気回路の配列構造模式図である。

【図11】本発明実施例に係る駆動制御チップブロック分割の構造模式図である。

【図12】本発明実施例に係る輝度減衰区域の構造模式図である。

【図13】本発明実施例に係る更なる駆動制御チップの電気回路構造模式図である。

【図14】本発明実施例に係る集積封止デバイスの構造模式図である。

【図15】本発明実施例に係る表示システムの構造模式図である。

【図16】本発明実施例に係る回転表示システムの構造模式図である。

【発明を実施するための形態】

【0024】

以下、図面及び実施例を結び付けて本明細書についてさらに詳しく説明する。ここで説明される具体的な実施例は、本明細書を限定するものではなく、本明細書を説明するためにのみ使用されることを理解すべきである。また、説明を容易にするために、図面は本明細書に関連する部分だけを示しており、すべての構造ではない。

【0025】

実施例
図１を参照し、図１は、本発明実施例に係る駆動制御電気回路の電気回路構造模式図であり、駆動制御電気回路は、データ入力端ＳＤＩと、クロック入力端ＤＣＬＫと、デコード及び制御ユニット１０１と、Ｍ個のデコードゲーティングユニット１０２と、Ｎ＋１個の駆動源１０３と、Ｎ＋１個の駆動シグナル出力端（ＯＵＴ０、ＯＵＴ１、…ＯＵＴＮ）とを含み、例示的に、Ｍの数は、１から４の間の整数でもよく、Ｎは、０から１１１の間の整数でもよい。

【0026】

デコード及び制御ユニット１０１は、第１入力端Ｃ１と、第２入力端Ｃ２と、制御出力端（Ｃ３、Ｃ５）と、アドレス出力端（Ｃ４、Ｃ６）とを含み、制御出力端（Ｃ３、Ｃ５）は、アドレス出力端（Ｃ４、Ｃ６）に１対１で対応する。いくつかの実施例において、デコード及び制御ユニット１０１の第１入力端Ｃ１は、データ入力端ＳＤＩに電気的に接続され、デコード及び制御ユニット１０１の第２入力端Ｃ２は、クロック入力端ＤＣＬＫに電気的に接続される。

【0027】

デコードゲーティングユニット１０２は、制御出力端（Ｃ３、Ｃ５）に１対１で対応し、各デコードゲーティングユニット１０２は、アドレス入力端Ａ２と、制御入力端Ａ１と、少なくとも２つの出力端（Ｂ０、Ｂ１、…ＢＮ）とを含み、各デコードゲーティングユニット１０２の制御入力端Ａ１は、対応する制御出力端に電気的に接続され、例えば、第１個のデコードゲーティングユニット１０２の制御入力端Ａ１は、制御出力端Ｃ３に対応し、第Ｍ個のデコードゲーティングユニット１０２の制御入力端Ａ１は、制御出力端Ｃ５に対応し、デコードゲーティングユニット１０２のアドレス入力端Ａ２は、対応する制御出力端に対応するアドレス出力端に電気的に接続され、例えば、第１個のデコードゲーティングユニット１０２のアドレス入力端Ａ２は、アドレス出力端Ｃ４に対応し、第Ｍ個のデコードゲーティングユニット１０２のアドレス入力端Ａ２は、アドレス出力端Ｃ６に電気的に接続され、デコードゲーティングユニット１０２のＮ＋１個の出力端（Ｂ０、Ｂ１、…ＢＮ）は、Ｎ＋１個の駆動源１０３の第１端に１対１で対応して電気的に接続される。デコードゲーティングユニット１０２は、アドレス入力端Ａ２のアドレスをデコードするために用いられ、デコードした結果に基づいてその制御入力端Ａ１をいずれかの出力端にゲーティングする。

【0028】

例示的に、図２は、本発明実施例に係る人の目がベクトル画素を受信する模式図であり、図１と図２を参照し、密集表示デバイスアレイ１０１１には、Ｎ＋１個のＭｉｃｒｏＬＥＤ １０１６を含むことができ、Ｎ＋１個のＭｉｃｒｏＬＥＤ １０１６は、駆動シグナル出力端に１対１で対応して電気的に接続され、例示的に、Ｎ＋１個のＭｉｃｒｏＬＥＤ １０１６は、１４行８列のアレイ配列フォーマットでもよく、密集表示デバイスアレイ１０１１と光学コンポーネント１０１２は、ベクトル画素を構成でき、ベクトル画素の定義は、以下のとおりである。（１）点光源ナロービーム、即ち、より大きい表示サイズに対し、点から発光するとほぼ考えられる光源（例えば、光源は、表示画面面積の１万分の１以下を占める。）は、空間へ発射する複数のビームが以下のような性質を有し、光強度がこのビームの最大光強度の５０％まで下がるのを当該ビームの境界にして光源を円心にする場合、すべての境界を含める最小空間球面角は、１０度より小さい。（２）１００以上の区別されることができる方向へ（１）におけるビームを投射することをサポートできる。（４）ビームの輝度は、少なくとも１６レベル調節可能をサポートする。各ＭｉｃｒｏＬＥＤ １０１６から発出する光は、光学コンポーネント１０１２を経由した後の発散角度が小さく、画像形成表示面１０１３（画像形成表示面１０１３は、仮想の表示界面でよい）の第１表示区１０１７に表示されるが、第１表示区１０１７の表示コンテンツは、視点１０１５でしか観察されることができず、画像形成表示面１０１３の第２表示区１０１９における表示コンテンツは、視点１０１８でしか観察されることができず、観覧空間の大きさの制限により、各密集表示デバイスアレイ１０１１に対応する視点数は、密集表示デバイス１０１１におけるＭｉｃｒｏＬＥＤ １０１６の個数に対して小さく、例示的に、ＭｉｃｒｏＬＥＤ １０１６が１４行８列の配列形式であることに対し、その有効観覧区域における最大有効視点数は４である。この場合、僅か４個のＭｉｃｒｏＬＥＤ １０１６を駆動すればよく、即ち、スパース駆動の方法を採用する。各視点に対応するＭｉｃｒｏＬＥＤ １０１６の個数は、１ではない可能性もあり、この場合、各視点に対応するＭｉｃｒｏＬＥＤ １０１６をいずれも駆動する必要があり、この場合、駆動する必要があるＭｉｃｒｏＬＥＤ １０１６の個数は、依然と少ない。

【0029】

駆動源１０３は、定電流源でもよく、駆動制御電気回路の駆動シグナル出力端（ＯＵＴ０、ＯＵＴ１、…ＯＵＴＮ）は、ＭｉｃｒｏＬＥＤに電気的に接続されるために用いられることができ、クロック入力端ＤＣＬＫは、クロックシグナルの作用で、データ入力端ＳＤＩから入力されたデータをデコード及び制御ユニット１０１に入力し、デコード及び制御ユニット１０１は、完全な１フレームのデータシグナルをデコードし、デコードした結果に基づいてデータを１つまたは少なくとも２つのデコードゲーティングユニット１０２に送信する。デコードゲーティングユニット１０２の個数は、視点個数と同じでもよく、データに含まれたブロック視点の個数情報及びアドレス情報に基づき、データをデコードゲーティングユニット１０２に転送する個数及びアドレスを確定でき、例えば、駆動制御電気回路が適用される環境は、最大４個の視点を含み、デコードゲーティングユニット１０２の個数は、適用する環境に含まれる最大の視点個数と一致してもよく、即ち、４個のデコードゲーティングユニット１０２を含み、ある時刻に駆動制御電気回路が適用される環境において２つの視点しか存在しなければ、デコード及び制御ユニット１０１は、対応する２つのデコードゲーティングユニット１０２にデータを送信すればよく、デコードゲーティングユニット１０２は、受信したデータをデコードし、デコードした結果に基づいて制御入力端に対応する出力端にゲーティングし、対応するＭｉｃｒｏＬＥＤを駆動して発光させる。

【0030】

本実施例に係る技術案において、データ入力端と、クロック入力端と、デコード及び制御ユニットと、デコードゲーティングユニットと、少なくとも２つの駆動源と、少なくとも２つの駆動シグナル出力端とが含まれる駆動制御電気回路を採用する。データ入力端ＳＤＩから入力されたデータは、直接対応するデコードゲーティングユニット１０２に入力され、デコードゲーティングユニット１０２を用いて駆動シグナル出力端に出力があるか否かを制御し、多くの場合、スパース駆動の方法を採用でき、即ち、すべての駆動シグナル出力端に出力があるように駆動する必要がないが、従来の駆動電気回路は、シフトレジスタを用いてデータをすべての駆動シグナル出力端に送信する必要があり、即ち、すべての駆動シグナル出力端にいずれも出力があるため、本実施例に係る技術案は、帯域幅が一定の場合、最大リフレッシュフレームレートを大きく高めた。例えば、クロック周波数が８０ＭＨｚであり、１フレームのデータの最大データ量が２０４８ｂｉｔである場合、データのフレームレートは、３９．０６ｋｆｐｓに達することができ、リフレッシュフレームレートは、３９．０６ｋＨｚに達することができる。且つ１つまたは少なくとも２つの視点に対応するＭｉｃｒｏＬＥＤを駆動する必要しかないため、駆動制御電気回路の作動に必要な帯域幅を大きく減少でき、例えば、ＭｉｃｒｏＬＥＤアレイが、２００＊２００個のＭｉｃｒｏＬＥＤを含む場合、表示に必要なグレースケールデータが１０ｂｉｔであれば、従来の駆動方式における帯域幅のニーズは、２００＊２００＊１０ｂｉｔ＊３０ＫＨｚ＝１２Ｇｂｐｓであり、帯域幅量が非常大きいが、本実施例に係る駆動制御電気回路を用いると、２０個の視点（１０人の観覧者）が存在した場合、２０＊１０ｂｉｔ＊３０ＫＨｚ＝６Ｍｂｐｓの帯域幅しか必要でない。

【0031】

好ましくは、図３は、本発明実施例に係る別の駆動制御電気回路の電気回路構造模式図であり、図１～３を参照し、デコードゲーティングユニットは、バッファメモリ１０２１と少なくとも２つのスイッチとを含む。

【0032】

デコードバッファメモリ１０２１の第１入力端は、デコードゲーティングユニットのアドレス入力端に電気的に接続され、デコードバッファメモリ１０２１の第２入力端は、デコードゲーティングユニットの制御入力端に電気的に接続され、デコードバッファメモリ１０２１の第１出力端は、少なくとも２つのスイッチの制御端にいずれも電気的に接続され、デコードバッファメモリ１０２１の第２出力端は、少なくとも２つのスイッチの第１端にいずれも電気的に接続され、少なくとも２つのスイッチの第２端は、デコードゲーティングユニットの少なくとも２つの出力端に１対１で対応して電気的に接続される。

【0033】

例示的に、駆動制御電気回路は、Ｎ＋１個のデコードゲーティングユニットを含む場合、駆動制御電気回路は、Ｎ＋１個のデコードバッファメモリ１０２１を含み、第１個のデコードバッファメモリ１０２１の第１出力端は、スイッチＫ０１と、スイッチＫ０２と、…、スイッチＫ０Ｎとのオンまたはオフを制御するために用いられ、第１個のデコードバッファメモリ１０２１の第２出力端は、スイッチＫ０１と、スイッチＫ０２と、…、スイッチＫ０Ｎとの第１端にいずれも電気的に接続される。第Ｎ＋１個のデコードバッファメモリ１０２１の第１出力端は、スイッチＫＮ１と、スイッチＫＮ２と、…、スイッチＫＮＮとの制御端にいずれも電気的に接続され、第Ｎ＋１個のデコードバッファメモリ１０２１の第２出力端は、スイッチＫＮ１と、スイッチＫＮ２と、…、スイッチＫＮＮとの第１端にいずれも電気的に接続され、デコードバッファメモリ１０２１には、グレースケールデータマッピングとアドレスマッピングとを含むことができる。例示的に、第１個のデコードバッファメモリ１０２１は、受信したデータをデコードした後、第１出力端は、デコードして取得したアドレスに基づき、スイッチＫ０１と、スイッチＫ０２と、…、スイッチＫ０Ｎとのオンまたはオフを制御し、同時に対応するグレースケールデータを対応する駆動シグナル出力端を用いて出力し、スパース駆動の方法を用いて対応する駆動待ちのデバイスを駆動する目的を達成する。

【0034】

本実施例に係る技術案は、少なくとも２つのスイッチとデコードバッファメモリとを含むデコードゲーティングユニットを採用することにより、デコードバッファメモリにおけるアドレスマッピングを用いて少なくとも２つのスイッチのオンまたはオフを制御し、対応するグレースケールデータを対応する駆動シグナル出力端に送信し、ひいては対応する駆動待ちのデバイスを駆動する目的を達成し、且つ電気回路の構造は、簡単で、配置しやすい。

【0035】

好ましくは、図４は、本発明実施例に係る更なる駆動制御電気回路の電気回路構造模式図であり、図４を参照し、駆動制御電気回路は、制御指令端ＬＥと、カウンタ２０２と、同期制御器２０３とを更に含み、デコードゲーティングユニットは、比較器１０２２を更に含む。

【0036】

カウンタ２０２の第１入力端は、クロック入力端ＤＣＬＫに電気的に接続され、カウンタ２０２の第２入力端は、同期制御器２０３の第１出力端に電気的に接続され、カウンタ２０２の出力端は、比較器１０２２の第１入力端に電気的に接続される。

【0037】

同期制御器２０３の第１入力端は、制御指令端ＬＥに電気的に接続される。

【0038】

比較器１０２２の第２入力端は、デコードバッファメモリ１０２１の第２出力端に電気的に接続され、比較器１０２２の出力端は、少なくとも２つのスイッチの第１端にいずれも電気的に接続される。

【0039】

例示的に、駆動制御電気回路は、少なくとも２つの制御スイッチ１０２３を更に含み、図４に示すような構造のように接続することができ、他の電気回路は、制御スイッチ１０２３を用いて駆動制御電気回路の駆動シグナル出力端の出力状態を制御し、駆動制御電気回路の使用の融通性を高めてもよい。制御指令入力端ＬＥは、制御指令を入力するために用いられ、駆動制御電気回路を制御する。デコードバッファメモリ１０２１は、デコードしてアドレス及びグレースケールデータを取得して対応するスイッチをオンにした後、対応する駆動シグナル出力端は、定電流を出力し始め、駆動シグナル出力端は、ＭｉｃｒｏＬＥＤに電気的に接続されると、このとき、ＭｉｃｒｏＬＥＤは、発光し始めるとともに、カウンタ２０２は、カウントし始め、カウンタ２０２のカウント値が対応するグレースケールデータの値に達したとき、比較器１０２２の出力端の出力状態が変化することにより、対応する駆動シグナル出力端の定電流の出力が停止し、即ち、ＭｉｃｒｏＬＥＤ表示時間への制御を実現し、即ち、デューティ比制御、ひいてはＭｉｃｒｏＬＥＤの表示輝度への制御を実現する。

【0040】

本実施例に係る技術案は、制御指令端と、比較器と、カウンタと同期制御器とを含む駆動制御電気回路を採用することにより、比較器によってデコードバッファメモリにおけるグレースケールデータをカウンタの出力と比較し、駆動シグナル出力端の出力シグナルのデューティ比への制御を実現し、ひいてはＭｉｃｒｏＬＥＤ表示輝度の制御を実現し、ＭｉｃｒｏＬＥＤがより豊富な色の種類を表示できる。

【0041】

好ましくは、図５を参照し、図５は、本発明実施例に係る更なる駆動制御電気回路の電気回路構造模式図であり、駆動制御電気回路は、ブロックセレクト端ＤＲと、ブロック電流調節ユニット３０１と、ブロック電流調節端Ｒと、状態バッファ３０２とを更に含む。

【0042】

ブロック電流調節ユニット３０１の第１入力端は、ブロック電流調節端Ｒに電気的に接続され、ブロック電流調節ユニット３０１の第２入力端は、状態バッファ３０２の第１出力端に電気的に接続され、ブロック電流調節ユニット３０１の出力端は、少なくとも２つの駆動源の制御端にいずれも電気的に接続される。

【0043】

状態バッファ３０２の入力端は、同期制御器２０３の第２出力端に電気的に接続され、状態バッファ３０２の第２出力端は、デコード及び制御ユニット１０１の第３入力端に電気的に接続される。

【0044】

同期制御器２０３の第２入力端は、ブロックセレクト端ＤＲに電気的に接続される。

【0045】

ブロックセレクト端ＤＲにハイレベルを入力する場合、このとき、駆動制御電気回路は、正常に作動できる。ブロック電流調節端Ｒは、駆動源から出力されるシグナルの大小を設定する抵抗に接続するために用いられ、例えば、駆動源が定電流源の場合、ブロック電流調節端Ｒに抵抗値が異なる抵抗を接続することにより、定電流源が出力する電流値を調節することができる。

【0046】

好ましくは、図６を参照し、図６は、本発明実施例に係る更なる駆動制御電気回路の電気回路構造模式図であり、駆動制御電気回路は、第１シュミットトリガ４０１と、第２シュミットトリガ４０２と、第３シュミットトリガ４０３と、第４シュミットトリガ４０４とを更に含む。

【0047】

カウンタ２０２の第１入力端は、第１シュミットトリガ４０１によってクロック入力端ＤＣＬＫに電気的に接続され、カウンタ２０２の第１入力端は、第１シュミットトリガ４０１の出力端に電気的に接続され、クロック入力端ＤＣＬＫは、第１シュミットトリガ４０１の入力端に電気的に接続される。

【0048】

同期制御器２０３の第１入力端は、第２シュミットトリガ４０２によって制御指令端ＬＥに電気的に接続され、同期制御器２０３の第１入力端は、第２シュミットトリガ４０２の出力端に電気的に接続され、制御指令端は、前記第２シュミットトリガの入力端に電気的に接続される。

【0049】

デコード及び制御ユニット１０１の第１入力端は、第３シュミットトリガ４０３によってデータ入力端ＳＤＩに電気的に接続され、デコード及び制御ユニット１０１の第１入力端は、第３シュミットトリガ４０３の出力端に電気的に接続され、データ入力端ＳＤＩは、第３シュミットトリガ４０３の入力端に電気的に接続される。

【0050】

デコード及び制御ユニット１０１の第２入力端は、第４シュミットトリガ４０４によってクロック入力端ＤＣＬＫに電気的に接続され、デコード及び制御ユニット１０１の第２入力端は、第４シュミットトリガ４０４の出力端に電気的に接続され、クロック入力端ＤＣＬＫは、第４シュミットトリガ４０４の入力端に電気的に接続される。

【0051】

本実施例において、シュミットトリガを設置することにより、シュミットトリガ入力端のシグナルを調節でき、その出力端から出力する方形波シグナルを更に安定させ、駆動制御電気回路作動の安定性と信頼性を高める。

【0052】

図７は、本発明実施例に係るスパース駆動の方法のフローチャートであり、スパース駆動の方法は、前記いずれか１項の駆動制御電気回路に適用されてもよく、駆動制御電気回路のＮ１個の駆動シグナル出力端は、Ｎ１個の発光構造に１対１で対応して電気的に接続される。図７を参照し、スパース駆動の方法は、
駆動制御電気回路がプリセット情報に基づいてＭ１個の駆動シグナル出力端を駆動して駆動シグナルを出力させて、対応するＭ１個の発光構造が発光するように制御するステップ７１、を含み、
１≦Ｍ１＜Ｎ１で、Ｍ１とＮ１ともに整数である。

【0053】

いくつかの実施例において、駆動制御電気回路の駆動シグナル出力端の個数Ｎ１は、駆動源１０３の個数Ｎ＋１の数と同じでもよい。

【0054】

例示的に、プリセット情報は、人の両眼の位置情報を含む。駆動制御電気回路は、ライトフィールド表示技術に適用されてもよく、Ｎ１個の発光構造はともにベクトル画素を構成できるが、人の両眼が観覧した区域は、Ｍ１個の発光構造だけに対応するため、駆動制御電気回路は、このＭ１個の駆動シグナル出力端に対応するＭ１個の発光構造だけを駆動すれば、完全な画像を人の目に送信できる。人の目が移動したとき、駆動制御チップは、駆動して出力させる必要がある駆動シグナル出力端の位置及び数を改めて選択できるため、人がリアルタイムに完全な画像を観覧できることを確保し、この駆動方法は、即ち、スパース駆動の方法である。スパース駆動の方法は、Ｍ１個の駆動シグナル出力端を駆動すればよく、従来の駆動方法は、Ｎ１個の駆動シグナル出力端を駆動する必要があるため、Ｍ１がＮ１より小さく、且つ多くの場合、Ｎ１がＭ１の数倍更に数十倍であるため（例えば、Ｍ１が４であり、Ｎ１が６４である）、帯域幅が一定である場合、スパース駆動の方法を採用するとデータのリフレッシュフレームレートを大きく高められる。

【0055】

図８は、本発明実施例に係る駆動制御チップの電気回路構造模式図であり、図９は、本発明実施例に係る駆動制御チップにおける駆動制御電気回路の配列構造模式図であり、図８と図９とを参照し、駆動制御チップは、少なくとも２つのユニットブロックと、クロック端ＤＣＬＫ＿１と、データ端ＳＤＩ＿１と、少なくとも２つの駆動出力端と、デコード及びバッファメモリ５０１と、行ゲーティング電気回路５０５と、列ゲーティング電気回路５０６と、比較制御器５０２とを含み、各ユニットブロックとも、駆動制御電気回路１１を含み、ユニットブロックは、Ｍ２行Ｎ２列のように配列され、Ｍ２とＮ２とも正整数である。

【0056】

デコード及びバッファメモリ５０１の第１入力端は、クロック端ＤＣＬＫ＿１に電気的に接続され、デコード及びバッファメモリ５０１の第２入力端は、データ端ＳＤＩ＿１に電気的に接続され、デコード及びバッファメモリ５０１の第１出力端Ｃｘは、行ゲーティング電気回路５０５の入力端に電気的に接続され、デコード及びバッファメモリ５０１の第２出力端Ｌｘは、列ゲーティング電気回路５０６の入力端に電気的に接続される。行ゲーティング電気回路５０５のＭ２個の出力端は、Ｍ２行の駆動制御電気回路１１のブロックセレクト端に対応して電気的に接続され、列ゲーティング電気回路５０６のＮ２個の出力端は、Ｎ２列の駆動制御電気回路１１のデータ入力端に対応して電気的に接続される。

【0057】

クロック端ＤＣＬＫ＿１は、駆動制御電気回路のクロック入力端ＤＣＬＫに電気的に接続される。

【0058】

比較制御器５０２の第１入力端は、クロック端ＤＣＬＫ＿１に電気的に接続され、比較制御器５０２の第２入力端は、データ端ＳＤＩ＿１に電気的に接続され、比較制御器５０２の出力端は、少なくとも２つの駆動制御電気回路の制御指令端ＬＥにいずれも電気的に接続され、比較制御器５０２は、入力されるクロックシグナル及びデータシグナルに基づいて制御指令を駆動制御電気回路に出力するために用いられる。

【0059】

少なくとも２つの駆動源の第２端は、少なくとも２つの駆動出力端に１対１で対応して電気的に接続される。

【0060】

データ端ＳＤＩ＿１から入力されるデータとクロック端ＤＣＬＫ＿１から入力されるクロックとは、比較制御器５０２を経由して、ブロックスタートフレームラッチシグナルが生成され、各駆動制御電気回路１１の制御指令端ＬＥに送信され、ブロックスタートフレームラッチシグナルは、データを全体的にラッチし、駆動制御電気回路１１におけるカウンタをリセットし、同時に駆動制御電気回路１１におけるバッファメモリのグレースケールデータを比較器に書き込んだ後にリセットすることに用いられる。

【0061】

例示的に、引き続き図８と図９とを参照し、デコード及びバッファメモリ５０１は、入力するデータをデコードした後、１つの行アドレスと１つの列アドレスとを取得し、ユニットブロックに入力する必要があるデータシグナルは、列アドレスと一緒に列ゲーティング電気回路に送信されることができ、行ゲーティング電気回路５０５は、行アドレスによって１行を選んだとき、列ゲーティング電気回路５０６は、列アドレスを受信し、デコード及びバッファメモリ５０１を対応する列の駆動制御電気回路１１のデータ入力端に電気的に接続させ、即ち、１列を選ぶと、当該選んだ行と選んだ列が交差するユニットブロック、即ち、当該駆動制御電気回路が選ばれ、当該駆動制御電気回路は、対応する駆動機能を実行し、選ばれなかった駆動制御電気回路は、対応する駆動機能を実行しなくなるため、駆動制御チップ作動に必要な帯域幅が減る。多くの場合、駆動制御チップがすべての駆動出力端を駆動して出力させる必要がないため、駆動制御チップは、ある時刻に、必要なユニットブロックを選べばよく、すべてのユニットブロックを選ぶ必要がなく、即ち、駆動制御チップは、ユニットブロックへの選択は、「スパース」の方式を採用すると理解されてもよい。同時にユニットブロックにおいて出力する必要がある駆動シグナル出力端への選択もスパースの方式を採用してもよく、「二重スパース」の駆動方法により、データ帯域幅が一定であるとき、データのリフレッシュフレームレートを更に高めた。同時に、行アドレスと列アドレスとを採用して作動する必要があるユニットブロックを選ぶため、各ユニットブロックは、互いに独立し、且ついずれも駆動制御チップにしか制御されず、互いに干渉する現象は、存在せず、即ち、選ばれたユニットブロックだけが作動し、選ばれなかったユニットブロックは、作動を実行せず、同時に、選ばれたユニットブロックを干渉せず、駆動制御チップ作動の安定性を高めた。

【0062】

図１０を参照し、図１０は、本発明実施例に係る更なる駆動制御チップにおける駆動制御電気回路の配列構造模式図であり、図９に示すような構造と異なるのは、図１０に示すような構造が直列並列駆動ゲーティング電気回路８０１を増やしたことであり、駆動制御チップは、Ｍ２行×Ｎ２列個のユニットブロックを含み、直列並列駆動ゲーティング電気回路８０１は、１つの第１並列データ入力端ＳＤＩ＿３１と、２つの第２並列データ入力端ＳＤＩ＿３と、２つのＡＮＤゲート８０２と、２つの並列ゲーティング端と、３つの並列データ出力端とを含み、２つのＡＮＤゲート８０２の第１入力端は、それぞれ２つの第２並列データ入力端ＳＤＩ＿３に電気的に接続され、２つのＡＮＤゲートの第２入力端は、それぞれ２つの並列ゲーティング端に電気的に接続され、列ゲーティング電気回路５０６の３つの出力端は、１つの第１出力端と２つの第２出力端とを含み、第１並列データ入力端は、前記列ゲーティング電気回路の第１出力端に電気的に接続され、２つの並列ゲーティング端は、それぞれ列ゲーティング電気回路５０６の２つの第２出力端に電気的に接続され、３つの並列データ出力端は、３列のユニットブロックに対応し、第１並列データ入力端ＳＤＩ＿３１と２つの第２並列データ入力端ＳＤＩ＿３とは、並列データを入力するために用いられ、２つのＡＮＤゲート８０２の出力端は、それぞれ３つの並列データ出力端における２つの並列データ出力端に対応する。第１並列データ入力端ＳＤＩ＿３１から入力される並列データは、デコード及びバッファメモリによって出力され、且つ第１並列データ入力端ＳＤＩ＿３１と２つのＡＮＤゲートの第２入力端とは、直列データ入力端に多重利用される。この構造で駆動制御チップは、直列入力方式または並列入力方式を選択でき、例示的に、直列入力方式を選んだとき、例えば、第２並列データ入力端ＳＤＩ＿３は、いずれも入力なしのように設置されてもよく、直列データは、デコード及びバッファメモリのデコードで第１並列データ入力端ＳＤＩ＿３１または２つのＡＮＤゲート８０２の第２入力端によって対応する列ユニットブロックに出力する。並列入力方式を選んだとき、デコード及びバッファメモリ５０１は、アドレス情報と第０列のデータ情報とを出力し、第０列のデータ情報は、列ゲーティング電気回路５０６の第１出力端によって直列並列駆動ゲーティング電気回路８０１の第１並列データ入力端ＳＤＩ＿３１に出力するため、第１並列データ入力端ＳＤＩ＿３１に対応する並列データ出力端を駆動し、データ情報を対応する列の駆動制御電気回路１１に出力し、直列並列駆動ゲーティング電気回路８０１のすべての並列ゲーティング端は、制御ゲーティングされることができ、このように、ゲーティングされた並列ゲーティング端から入力したデータは、直列並列駆動ゲーティング電気回路８０１のゲーティングされた並列ゲーティング端に対応する並列データ出力端から出力できる。具体的な実現において、並列モードで、列ゲーティング電気回路の第２出力端における１からＮ２の出力端は、１からＮ２列ユニットブロックに直接接続されるため、アドレスシグナルを入力する必要がない。並列モードで、列ゲーティング電気回路８０１の第２並列データ入力端は、対応する列のデータ情報を直接入力でき、対応する列のデータ情報と行走査シグナルに基づき、当該対応する列の各行データのキャッシュを完成できるため、直列並列駆動ゲーティング電気回路８０１の第２並列データ入力端ＳＤＩ＿３２から入力される並列データは、対応する並列データ出力端を経由して対応する列の駆動制御電気回路１１に出力し、並列データの入力を実現する。例示的に、複数の並列出力インターフェイスを設置してＮＡＮＤゲートによって同時に各列に接続され、データエラーがあったとき、複数の出力が同時に存在し、このときＮＡＮＤゲートが導通しないため、１列だけが導通でき、同時に多列が導通できないことを保証し、このように、データエラーによるハードウェアの損傷が避けられる。

【0063】

本実施例においてユニットブロックは、３行×３列の配列ではなくてもよいことが理解できる。

【0064】

図１１は、本発明実施例に係る駆動制御チップブロック分割の構造模式図であり、図１１を参照し、駆動制御チップとＭｉｃｒｏＬＥＤとは、密集表示デバイス５０１１に封止され、駆動制御電気回路の駆動出力端は、対応するＭｉｃｒｏＬＥＤに電気的に接続された後、表示ブロック５０１３を形成し、密集表示デバイス５０１１における表示ブロック５０１３について、その発出される光は、光学コンポーネント５０１２を経由した後に形成するブロックビュー領域が小さく、例示的に、例えば、図１１においてマーキングされた表示ブロック５０１３（各表示ブロックは、１つのユニットブロックに対応する）から発出される光は、マーキングされたブロックビュー領域５０１４でのみ観察でき、プリセットルールに従って密集表示デバイス５０１１における表示区域を若干の表示ブロック５０１３に分割し、各表示ブロック５０１３において同時に出現する視点数を極めて少なくさせ（例えば、４個）、同時に多い視点数が出現する確率が小さいため、表示ブロック５０１３における極めて少数の画素だけを駆動すればよく、すべての画素点を駆動する必要はなく、且つニーズに応じて駆動する必要があるユニットブロックを選ぶことができ、すべてのユニットブロックを選ぶ必要はないため、リフレッシュフレームレートを高め、帯域幅を下げる効果を達成する。

【0065】

表示ブロック５０１３を区分けするプリセットルールは、実際観覧場面における視点の確率分布に基づいて、ブロック構成が簡単であることと（例えば、表示ブロック５０１３においてｍ行ｎ列個のＭｉｃｒｏＬＥＤを含む）、ブロックアドレスが簡単であることと（例えば、密集表示デバイス５０１１は、ｍ１行ｎ１列個の表示ブロック５０１３を含む）、可及的にブロックにおける視点衝突を減少させることなどと、を含む。極端小確率における視点衝突にとって、最適な観覧効果を保証するように、選択的に一部分の衝突視点を放棄する方法を採用してもよく、具体的な実現において、システム表示画面の表示品質への要求に基づいて表示ブロック５０１３の区分けを確定し、例えば、注目エリアにおける品質敏感コンテンツにおいて良い点は、９５％より多く、悪い点は、１％より少ない。非注目エリアの品質不敏感コンテンツにおいて良い点は、８０％より多く、悪い点は、５％より少ない必要があるなどである。区分けの準拠は、人の双目視点に対応する画素ピッチ分布確率と、隣り合う観覧者の間の視点関係分布確率と、実際観覧場面における観覧者相互位置分布確率などと、を更に含む。表示品質の概念において、正常に表示される点は、「良い点」と呼ばれてもよく、正常に表示できない点は、「悪い点」と呼ばれてもよく（即ち、視点衝突を出現したとき、表示を放棄する点）、高品質で表示できない点は、「弱い点」と呼ばれてもよく（同じ表示ブロックにおいて、視点輝度ゲインの要求が一致しなく、ゲイン設置は、１つの視点を基準として、他の視点表示輝度は、歪み、これらの点は、「弱い点」と呼ばれてもよい）、密集表示デバイス５０１１において「注目エリア」と「非注目エリア」とに区分けされてもよく、当該区域表示するコンテンツが、観衆にとって重点的に注目する必要があるものである場合、当該区域を「注目エリア」に設置されてもよく、当該区域表示するコンテンツが、観衆にとって重点的に注目する必要がないものである場合、当該区域は、「非注目エリア」となる。表示するコンテンツは、「品質敏感コンテンツ」と「品質不敏感コンテンツ」とに分けられてもよく、「品質敏感コンテンツ」とは、当該表示コンテンツのコントラスト比が大きく、表示コンテンツにエラーがあったとき、観衆が簡単に観察できるものをいい、「品質不敏感コンテンツ」とは、当該表示コンテンツのコントラストが、小さいものをいう。

【0066】

例示的に、密集表示デバイス５０１１において、２２４＊２２４のＭｉｃｒｏＬＥＤアレイを含むことができ、前記区分けのルールに従って、表示ブロック５０１３を１４＊８個のＭｉｃｒｏＬＥＤを含むように設置されてもよく、各駆動制御電気回路とも、１４＊８個の駆動シグナル出力端を含み、当該表示ブロック５０１３において、視点は、最大で４個出現し、即ち、ブロックをアドレス駆動するとき、１４＊８個の画素における僅か４個の画素を駆動すればよく、この駆動方法は、「選択性スタティックスパース駆動」と理解されてもよい。

【0067】

本実施例に係る技術案は、駆動制御電気回路と、クロック端と、データ端と、少なくとも２つの駆動出力端と、デコード及びバッファメモリと、比較制御器と、を含む駆動制御チップを採用することにより、駆動制御チップを用いて選択性スタティックスパース駆動の駆動方法を実現でき、必要な表示ブロックにおけるいくつかの画素を駆動すればよく、駆動に必要な帯域幅を大きく下げた。同時にデータ端のデータは、駆動制御電気回路においてデコードした後、直接駆動される必要がある画素に送信できるため、高リフレッシュフレームレートの効果を実現できる。

【0068】

図６～１２を参照し、異なる表示ブロック５０１３に位置する画素から発出された光は、光学コンポーネント５０１２を経由した後、出射される光の強度輝度が異なる可能性があり、異なる視点の画像の輝度は、異なることになり、表示輝度が一致することを確保するため、駆動制御電気回路に含まれたブロック電流調節ユニット３０１によって輝度を補償できる。データ端ＳＤＩ＿１から入力されたデータは、駆動制御電気回路１１に対応する電流ゲイン段を含むことができ、デコード及び制御ユニット１０１は、電流ゲイン段のデータを状態バッファ３０２に送信し、ブロック電流調節端Ｒに調節可能な電流制限抵抗を接続し、電流ゲイン段によって電流制限抵抗がブロック電流調節端Ｒに接続される抵抗値を調節し、駆動制御電気回路１１の駆動出力端の出力電流の補償を実現でき、表示効果が更に均一になる効果を達成する。

【0069】

例示的に、図１２は、本発明実施例に係る輝度減衰区域の構造模式図であり、図１１と図１２とを参照し、密集表示デバイス５０１１における異なる区域、例えば第１区域Ａ、第２区域Ｂ、及び第３区域Ｃは、光学コンポーネント５０１２を経由した後、輝度減衰が異なり、異なる区域における表示ブロック５０１３に異なる電流補償をすることにより、即ち、異なる表示ブロック５０１３における駆動制御電気回路のブロック電流調節端Ｒに接続される電流制限抵抗の抵抗値を制御し、異なる視点の表示輝度を適正化でき、輝度が均一になる効果を達成する。表示ブロック５０１３を単位として電流補償をすることは、電気回路資源を節約できるだけではなく、データの送信量を減少させることができ、送信帯域幅を節約できる。

【0070】

例示的に、ライトフィールド表示技術において平面鏡を採用して密集表示デバイスの光線を反射し、表示幅を増やす機能を実現する可能性がある。光路長の増加及び鏡面の反射損失のため、反射部分の光強度が下がってしまうが、対応する駆動制御電気回路の電流ゲインを調節することによって、輝度補償を実現できる。

【0071】

例示的に、局所的にハイライト表示する必要があるとき、駆動制御電気回路の電流ゲインを調節することにより、ターゲット視点に意図的なハイライトを実現できるため、より迫真のＨＤＲ（Ｈｉｇｈ－Ｄｙｎａｍｉｃ Ｒａｎｇｅ、ハイダイナミックレンジ）表示を実現できる。

【0072】

例示的に、駆動制御チップにおいて、駆動制御電気回路を単位として電流ゲインを調節し、解像度変更の機能を実現でき、解像度変更の機能とは、観覧距離の変化に基づき、１つの表示データが実際に駆動する画素アレイの数を変えることであり、解像度変更機能により、遠方場で観覧するときの被写界深度を更に増加できる。解像度変更機能を適用するとき、実際に点灯された画素点が変化し、表示輝度も変化し、このとき、駆動制御電気回路の電流ゲイン機能によって輝度を調整する必要がある。小確率の場合、駆動制御電気回路において同時に遠近視点の分布が出現するとき、優先的に近接場視点で輝度ゲインを調整する。例えば、密集表示デバイスにおける画素出射光のライトスポットは、距離とともに増加し、ライトスポットの大きさが解像度を超えたとき、焦点が外れ、被写界深度が下がる。遠距離で観覧するとき、駆動する画素の数を減らすことにより、ライトスポットを小さくできる、ひいては大きい被写界深度範囲で焦点が合わせられることを確保し、これにより大きい被写界深度を取得できる。同時に解像度変更機能は、遠方場表示と近接場表示とのモードを有し、遠方場表示の場合、１つの表示画素は、１つのＭｉｃｒｏＬＥＤを駆動することを用いて実現でき、近接場モードの場合、１つの表示画素は、４つのＭｉｃｒｏＬＥＤを駆動することを用いて実現でき（同じ駆動制御電気回路に対応するＭｉｃｒｏＬＥＤではない）、この場合、異なる駆動制御電気回路の電流ゲインを調節することにより、４つのＭｉｃｒｏＬＥＤの輝度の総和を遠方場モードにおける１つのＭｉｃｒｏＬＥＤの輝度と一致させ、輝度の均一性を確保する。

【0073】

例示的に、駆動制御チップにおいて、駆動制御電気回路を単位として電流ゲインの調節を行い、密集表示デバイスが長期的な作動による輝度の低下を改善できる。初期輝度が一致しない場合の調節をサポートする。
密集表示デバイスは、長期間の動作時に放熱などの問題による輝度の低下が観覧効果に大きく影響するが、表示デバイスの輝度の低下の程度に応じて、駆動制御電気回路の電流ゲインを１より大きい値に設定することで、表示輝度を向上させ、使用寿命を延ばすことができる。
且つ密集表示デバイスは、暗いまたは明るい環境にある場合、電流ゲインを１より大きくまたは１より小さくなるようにそれぞれ調整し、最適の観覧効果を達成する。

【0074】

前記電流ゲイン係数は、多段階のように変化でき、ゲイン係数は、数十に達することができ、同時にゲインも非線形性ゲインでもよい。

【0075】

好ましくは、図１３は、本発明実施例に係る更なる駆動制御チップの電気回路構造模式図であり、図１３を参照し、駆動制御チップは、第５シュミットトリガ５０３と第６シュミットトリガ５０４とを更に含む。デコード及びバッファメモリ５０１の第１入力端は、第５シュミットトリガ５０３によってクロック端ＤＣＬＫ＿１に電気的に接続され、デコード及びバッファメモリ５０１の第１入力端は、第５シュミットトリガ５０３の出力端に電気的に接続され、クロック端ＤＣＬＫ＿１は、第５シュミットトリガ５０３の入力端に電気的に接続される。デコード及びバッファメモリ５０１の第２入力端は、第６シュミットトリガ５０４によってデータ端ＳＤＩ＿１に電気的に接続され、デコード及びバッファメモリ５０１の第２入力端は、第６シュミットトリガ５０４の出力端に電気的に接続され、データ端ＳＤＩ＿１は、第６シュミットトリガ５０４の入力端に電気的に接続される。

【0076】

本実施例において、第５シュミットトリガ５０３と第６シュミットトリガ５０４とを設置することにより、デコード及びバッファメモリ５０１の第１入力端と第２入力端とから入力された方形波シグナルを更に規則的にすることができ、駆動制御チップが作動する安定性と信頼性とを高める。

【0077】

図１４は、本発明実施例に係る集積封止デバイスの構造模式図であり、駆動制御チップ５１と、集積データ入力端ＳＤＩ＿２と、集積クロック入力端ＤＣＬＫ＿２と、電源端ＶＤＤと、接地端ＧＮＤと、密集表示デバイス５２と、を含む。

【0078】

集積データ入力端ＳＤＩ＿２は、少なくとも２つの駆動制御チップのデータ端に電気的に接続され、集積クロック入力端ＤＣＬＫ＿２は、少なくとも２つの駆動制御チップのクロック端に電気的に接続され、電源端は、集積封止デバイスに電力を提供するために用いられ、接地端は、接地のために用いられる。

【0079】

密集表示デバイスは、少なくとも２つの発光ユニットを含み、駆動制御チップの駆動出力端は、発光ユニットに１対１で対応して電気的に接続され、駆動制御チップは、駆動出力端によって対応する発光ユニットを駆動して発光させるために用いられる。

【0080】

いくつかの実施例において、発光ユニット５２は、ＭｉｃｒｏＬＥＤでもよく、駆動制御チップ５１と少なくとも２つの発光ユニット５２とを封止して集積封止デバイスを得て、管理と配線の困難性とを大きく減少させ、駆動制御チップの外部ピン（集積データ入力端ＳＤＩ＿２、集積クロック入力端ＤＣＬＫ＿２、電源端ＶＤＤ）は、制御器の出力端に接続され、制御システムと集積封止デバイスとのデータ通信を実現するために用いられることができる。例示的に、発光ユニット５２は、マイクロメートルレベルのＭｉｃｒｏＬＥＤであり、アレイに従って配列され、例えば、２５６＊２５６個の１５マイクロメートルのＭｉｃｒｏＬＥＤなどを含み、ＭｉｃｒｏＬＥＤライトは、赤と、緑と、青との中のいずれか１つでもよい。集積データ入力端ＳＤＩ＿２は、直列データを入力するために用いられることができ、接地端ＧＮＤは、制御倫理及び駆動源の駆動電流の接地のために用いられることができる。

【0081】

密集表示デバイスは、ｍｉｃｒｏＬＥＤチップでもよい。現在ｍｉｃｒｏＬＥＤと駆動チップとの封止技術は、主に、チップレベル溶接と、エピタキシャルウェーハレベル溶接と、フィルム転移と、を含む。

【0082】

チップレベル溶接とは、ＬＥＤを直接マイクロメートルレベルのＬＥＤチップに切断し、その後、ＳＭＴまたはＣＯＢ技術を用い、マイクロメートルレベルのチップを一粒ずつ表示ベース板に接合する。

【0083】

エピタキシャルレベル溶接とは、ＬＥＤのエピタキシャルファイル層において誘導結合プラズマエッチング技術を用い、直接マイクロメートルレベルのＭｉｃｒｏＬＥＤ－ＬＥＤエピタキシーファイル構造を形成し、その後、ＬＥＤウェハ（エピタキシャル層とベース板とを含む）を直接駆動電気回路のベース板に接合し、最後に、物理または化学の仕組みを用いてベース板を剥離し、ＭｉｃｒｏＬＥＤエピタキシャルファイル構造だけが残されて駆動電気回路ベース板で表示画素を形成することである。

【0084】

フィルム転移とは、ＬＥＤベース板を剥離することにより、１つの一時的なベース板でＬＥＤエピタキシーファイル層を載置し、その後、誘導結合プラズマエッチングを用い、マイクロメートルレベルのＭｉｃｒｏＬＥＤエピタキシャルファイル構造を形成し、または、まず、誘導結合プラズマエッチングを用い、マイクロメートルレベルのＭｉｃｒｏＬＥＤエピタキシャルファイル構造を形成し、ＬＥＤベース板を剥離することにより、一時的なベース板でＬＥＤエピタキシャルファイル構造を載置することである。

【0085】

チップレベル転移技術は、任意の大きさの表示画面の製作を満足できるが、一回に転移する数が低く、全体的なプロセス効率が足りないという欠陥がある。エピタキシャルレベルチップ転移は、フィルム転移技術と類似し、二者の違いは、エピタキシャルウェーハレベルチップ転移技術において、ＬＥＤエピタキシャルウェーハを生産するとき、最終的に形成する画素ピッチは、もう決定され、限界性があり、フィルム転移技術において、最終的な表示画素ピッチは、ＬＥＤライトを製作するときに形成されたピッチと同じではない可能性があるが、余分に１つの臨時的な載置ベース板を用いる必要があり、工程が複雑である。適用する角度からいうと、フィルム転移技術は、より多くの利点を有する。

【0086】

フィルム転移技術においては、企業によって、異なる手段を採用して実現し、ＬｕｘＶｕｅは、静電気吸着方式を採用して転移を実現し、１～１００ｕｍのチップの転移を実現できる。アメリカＸ－Ｃｅｌｅｐｒｉｎｔ会社は、ＭｉｃｒｏＴｒａｎｓｆｅｒＰｒｉｎｔｉｎｇ（μＴＰ）技術を採用し、ＭｉｃｒｏＬＥＤを弾力性ベース板またはガラスベース板に転移して貼り付け、一度に多量のＭｉｃｒｏＬＥＤを転移できる。Ｕｎｉｑａｒｔａマストランスファー（レーザ転移技術）、１時間あたり１４００万個のＬＥＤを実現できるが、従来のｐｉｃｋａｎｄｐｌａｃｅは、１時間あたり１～２．５万個のＬＥＤしか転移しない。ＱＭＡＴ会社のＢＡＲ技術は、同じくレーザ転移を採用し、大規模で迅速に転移できる。

【0087】

本明細書において、ｍｉｃｒｏＬＥＤ駆動チップの封止デザインは、ｍｉｃｒｏＬＥＤエピタキシャルウェーハレベル溶接転移とフィルム転移との互換性が高く、直接ｍｉｃｒｏＬＥＤベアチップと集積封止し、加工する困難性を下げることができる。好ましくは、集積データ入力端の入力シグナルのデータフォーマットは、フレーム同期ビットと、駆動電気回路数ビットと、Ｍ３個の駆動電気回路アドレスビットと、Ｍ３個の起動ビットと、Ｍ３個の電流ゲインビットと、Ｍ３個のブロック内視点数ビットと、Ｍ３×Ｎ３個の駆動制御電気回路内アドレスビットと、Ｍ３×Ｎ３個のグレースケールデータビットとを含み、Ｍ３は１から６４の範囲の整数であり、Ｎ３は１から４の範囲の整数である。

【0088】

フレーム同期ビットは、フレーム前同期ビットとフレーム後同期ビットとを含むことができ、フレーム前同期ビットとフレーム後同期ビットとは、それぞれ、データの初期同期とラッチングとを制御することができ、駆動電気回路数ビットは、当該フレームデータが駆動する必要のある駆動制御電気回路の数を示し、ブロック内視点数ビットは、１つの駆動制御電気回路に含まれる視点個数を示す。Ｍ３は、フレームデータに含まれる駆動制御電気回路の総数を示し、Ｎ３は、駆動制御電気回路内部の視点個数を示す。電流ゲインビットは、駆動制御電気回路内部で必要な電流ゲインを示す。駆動制御電気回路内アドレスビットは、駆動制御電気回路内部視点のアドレスであり、起動ビットは、駆動電気回路を起動するシグナルとして使用することができるため、駆動電気回路エラー起動する確率を下げることができる。

【0089】

好ましくは、フレーム同期ビットは、マルチビットでもよいため、フレーム同期ビットが、フレーム同期ビットを除いて集積データ入力端の入力シグナルの他のビットのデータと一致する確率を下げ、例示的に、フレーム同期ビットは、３６ｂｉｔ、４８ｂｉｔまたは５６ｂｉｔを選ぶことができ、いくつかの実施例において、フレーム同期ビットは、５６ｂｉｔであり、フレーム同期ビットを５６ｂｉｔに設置することにより、フレーム同期ビットがフレーム同期ビットを除いて集積データ入力端の入力シグナルの他のビットのデータと一致する確率を大きく下げられ、表示場面が小確率エラーを許容する場合、直接適用でき、そのエラー確率は、約１回／年であり、他のデータがフレーム同期ビットのデータと同じである場合、当該フレームデータが表示しないように設置することができ、これにより、より厳しい表示場面を適応する。なお、フレーム同期のビット数の選択は、必要によって適応的に調整することができ、表示場面の要求がより厳しい場合、より多いビット数のフレーム同期ビットを選べばよい。

【0090】

１フレームのデータビット数は、固定値ではなく、データ量は、グレースケールデータビットの長さ及び視点個数と分布状態とによって決定される。例示的に、１フレームデータの最大データ量は、２０４８ｂｉｔを超えなくてもよく、データフォーマットは、フレーム同期ビット（１６ｂｉｔ）＋駆動電気回路数ビット（６ｂｉｔ）＋Ｍ３＊［駆動電気回路アドレスビット（１０ｂｉｔ）＋起動ビット（２ｂｉｔ）＋電流ゲインビット（６ｂｉｔ）＋ブロック内視点数ビット（２ｂｉｔ）＋Ｎ３＊（駆動電気回路内アドレスビット（６ｂｉｔ）＋グレースケールデータビット（１１ｂｉｔ））］であってもよく、Ｍ３＝５４、Ｎ３＝１の場合、駆動制御チップがサポートする総視点数は、少なくとも５４個である。１フレームデータの最大データ量は、２０４８ｂｉｔであり、クロック周波数が８０ＭＨｚである場合、データフレームレートは、３９．０６ｋｆｐｓに達することができるが、クロック周波数が２００ＭＨｚである場合、データフレームレートは、９７．６ｋｆｐｓに達することができ、表示フレームレートが極めて高い。且つ強いデータ圧縮能力を有し、グレースケールデータビットを増やさなくても、ロード駆動能力を高められる。

【0091】

例示的に、駆動制御電気回路のアドレスビットは、６ｂｉｔを占め、１ビットのアドレス状態ビットを増やし、状態バッファにおけるブロック内アドレスが変化したか否かを指示するために用いられてもよく、視点位置が変化していない場合、６ｂｉｔのアドレスコードを省略でき、視点位置が変化した場合、１ｂｉｔのアドレス状態コードと新しい６ｂｉｔのアドレスコードとを同時に送信し、このモードで、１ビットのデータを増やすことにより、多数の場合、６ｂｉｔデータを省略でき、１フレームの総データ量を大きく減らし、したがって最大視点数を大きく増やすことができる。

【0092】

例示的に、電流ゲインビットは、６ｂｉｔを占め、１ビットの電流ゲイン状態ビットを増やし、状態バッファにおける電流ゲインが変化したか否かを指示するために用いられ、電流ゲインが変化していない場合、６ｂｉｔデータを減らすことができ、多数の場合、いずれも６ｂｉｔデータを省略でき、さらに１フレームの総データ量を減らし、ひいては最大視点数を高める。

【0093】

図１５は、本発明実施例に係る表示システムの構造模式図であり、図１５を参照し、表示システムは、少なくとも２つの集積封止デバイス６０１と、フィードバックモジュール６０３と、処理モジュール６０２とを含み、処理モジュール６０２は、少なくとも２つの集積封止デバイス６０１の集積データ入力端ＳＤＩ＿２及び集積クロック入力端ＤＣＬＫ＿２に電気的に接続され、処理モジュール６０２は、フィードバックモジュール６０３に電気的に接続され、処理モジュール６０２は、ＡＲＭとＦＰＧＡとを含むことができる。処理モジュール６０２は、サーバ６０４が送信するプリセット情報を受信し、フィードバックモジュール６０３のフィードバック情報に基づいてプリセット情報を解析して集積封止デバイス６０１に送信し、集積封止デバイス６０１を駆動して表示させることに用いられる。フィードバックモジュール６０３は、人の目の位置情報をトラッキングし、人の目の位置情報を処理モジュール６０２にフィードバックすることに用いられる。

【0094】

例示的に、サーバ６０４には、動画ファイルが含まれ、サーバ６０４における動画ファイルを処理モジュール６０２に送信し、処理モジュール６０２は、動画ファイルをコーディングし、集積封止デバイス６０１の作動に必要なデータフォーマットを構成し、集積封止デバイス６０１は、データを解析し、集積封止デバイス６０１で駆動する必要がある駆動制御ユニットの個数と、アドレスと、駆動制御ユニット内部の視点個数と、電流ゲインと、視点アドレスなどとの情報を取得し、スパース駆動の方法で対応するＭｉｃｒｏＬＥＤを駆動して発光させ、表示機能を完成する。フィードバックモジュール６０３は、人の目の情報をトラッキングし、人の目情報を処理モジュール６０２にフィードバックするために用いられることができ、同時にサーバ６０４にフィードバックすることができ、処理モジュール６０４は、フィードバック情報に基づいて表示区域を調整し、例えば、人の目が移動したとき、表示区域を調整することにより、人の目位置に同期して表示する効果を達成する。

【0095】

図１６は、本発明実施例に係る回転表示システムの構造模式図であり、図１６を参照し、回転表示システムは、観覧ステージ７０２と、少なくとも２つのライトボード７０１と、レーザフィードバックユニット７０３とを含み、図１５に示された表示システムに対応することができ、各ライトボード７０１にいずれも少なくとも１つの集積封止デバイス６０１が含まれ、少なくとも２つのライトボード７０１は、機械回転ステージに位置し、観覧者は、観覧ステージ７０２で観覧し、機械回転ステージが回転し、ライトボード７０１回転を駆動し、視覚残像効果に基づき、観覧者を完全な画像を観覧させ、フィードバックモジュール６０３及び処理モジュール６０２の集積封止デバイス６０１における表示コンテンツの制御により、スパース駆動の方法を用い、観覧者の左右眼に対応する画素点をそれぞれ駆動し、画素点から発出される光は、異なる出射方向に沿ってそれぞれ左右眼に到着し、両眼視差が形成され、３Ｄ表示の効果が達成される。観覧者が移動した場合、フィードバックモジュール６０３は、処理モジュール６０２にフィードバックを提供し、集積封止デバイスは、表示画素の位置及び表示コンテンツを更新し、観覧者が連続的に移動している場合、連続的に変化する両眼視差画像を見え、これにより迫真な３Ｄ表示効果を形成する。レーザフィードバックユニット７０３は、機械回転システムの回転速度などの情報をフィードバックすることができ、機械回転システムの回転に問題が生じ、誤ったコンテンツを表示することを避ける。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【手続補正書】

【提出日】2021-11-18

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

データ入力端（ＳＤＩ）と、クロック入力端（ＤＣＬＫ）と、デコード及び制御ユニット（１０１）と、デコードゲーティングユニット（１０２）と、少なくとも２つの駆動源（１０３）とを含み、
前記デコード及び制御ユニット（１０１）は、第１入力端（Ｃ１）と、第２入力端（Ｃ２）と、制御出力端と、アドレス出力端とを含み、前記デコード及び制御ユニット（１０１）の第１入力端（Ｃ１）は、前記データ入力端（ＳＤＩ）に電気的に接続され、前記デコード及び制御ユニット（１０１）の第２入力端（Ｃ２）は、前記クロック入力端（ＤＣＬＫ）に電気的に接続され、
前記デコードゲーティングユニット（１０２）は、アドレス入力端（Ａ２）と、制御入力端（Ａ１）と、少なくとも２つの出力端とを含み、前記デコードゲーティングユニット（１０２）の制御入力端（Ａ１）は、前記制御出力端に電気的に接続され、前記デコードゲーティングユニット（１０２）のアドレス入力端（Ａ２）は、前記アドレス出力端に電気的に接続され、
前記少なくとも２つの駆動源（１０３）は、前記デコードゲーティングユニットの少なくとも２つの出力端に１対１で電気的に接続され、各前記駆動源（１０３）は、当該駆動源（１０３）の第１端のシグナルに基づいて当該駆動源（１０３）の第２端から駆動シグナルを出力するように構成される、
駆動制御電気回路。

【請求項2】

前記デコードゲーティングユニット（１０２）は、デコードバッファメモリ（１０２１）と、少なくとも２つの第１のスイッチと、１つの第２のスイッチとを含み、
前記デコードバッファメモリ（１０２１）の第１入力端は、前記デコードゲーティングユニット（１０２）のアドレス入力端（Ａ２）に電気的に接続され、前記デコードバッファメモリ（１０２１）の第２入力端は、前記デコードゲーティングユニット（１０２）の制御入力端（Ａ１）に電気的に接続され、前記デコードバッファメモリ（１０２１）の第１出力端は、前記少なくとも２つの第１のスイッチのオンまたはオフを制御するように構成され、前記デコードバッファメモリ（１０２１）の第２出力端は、前記第２のスイッチの第１端にいずれも電気的に接続され、第２のスイッチの第２端は、第１のスイッチの第１端に電気的に接続され、前記少なくとも２つの第１のスイッチの第２端は、前記デコードゲーティングユニット（１０２）の前記少なくとも２つの出力端に１対１で対応して電気的に接続される、
ことを特徴とする請求項１に記載の駆動制御電気回路。

【請求項3】

制御指令端（ＬＥ）と、カウンタ（２０２）と、同期制御器（２０３）とを更に含み、前記デコードゲーティングユニット（１０２）は、比較器（１０２２）を更に含み、
前記カウンタ（２０２）の第１入力端は、前記クロック入力端（ＤＣＬＫ）に電気的に接続され、前記カウンタ（２０２）の第２入力端は、前記同期制御器（２０３）の第１出力端に電気的に接続され、前記カウンタ（２０２）の出力端は、前記比較器（１０２２）の第１入力端に電気的に接続され、
前記同期制御器（２０３）の第１入力端は、前記制御指令端（ＬＥ）に電気的に接続され、
前記比較器（１０２２）の第２入力端は、前記デコードバッファメモリ（１０２１）の第２出力端に電気的に接続され、前記比較器（１０２２）の出力端は、各前記スイッチの第１端にいずれも電気的に接続される、
ことを特徴とする請求項２に記載の駆動制御電気回路。

【請求項4】

ブロックセレクト端（ＤＲ）と、ブロック電流調節ユニット（３０１）と、ブロック電流調節端（Ｒ）と、状態バッファ（３０２）とを更に含み、
前記ブロック電流調節ユニット（３０１）の第１入力端は、前記ブロック電流調節端（Ｒ）に電気的に接続され、前記ブロック電流調節ユニット（３０１）の第２入力端は、前記状態バッファ（３０２）の第１出力端に電気的に接続され、前記ブロック電流調節ユニット（３０１）の出力端は、各前記駆動源（１０３）の制御端にいずれも電気的に接続され、
前記状態バッファ（３０２）の入力端は、前記同期制御器（２０３）の第２出力端に電気的に接続され、前記状態バッファ（３０２）の第２出力端は、前記デコード及び制御ユニット（１０１）の第３入力端に電気的に接続され、
前記同期制御器（２０３）の第２入力端は、前記ブロックセレクト端（ＤＲ）に電気的に接続される、
ことを特徴とする請求項３に記載の駆動制御電気回路。

【請求項5】

第１シュミットトリガ（４０１）と、第２シュミットトリガ（４０２）と、第３シュミットトリガ（４０３）と、第４シュミットトリガ（４０４）とを更に含み、
前記カウンタ（２０２）の第１入力端は、前記第１シュミットトリガ（４０１）によって前記クロック入力端（ＤＣＬＫ）に電気的に接続され、前記カウンタ（２０２）の第１入力端は、前記第１シュミットトリガ（４０１）の出力端に電気的に接続され、前記クロック入力端（ＤＣＬＫ）は、前記第１シュミットトリガ（４０１）の入力端に電気的に接続され、
前記同期制御器（２０３）の第１入力端は、前記第２シュミットトリガ（４０２）によって前記制御指令端（ＬＥ）に電気的に接続され、前記同期制御器（２０３）の第１入力端は、前記第２シュミットトリガ（４０２）の出力端に電気的に接続され、前記制御指令端（ＬＥ）は、前記第２シュミットトリガ（４０２）の入力端に電気的に接続され、
前記デコード及び制御ユニット（１０１）の第１入力端は、前記第３シュミットトリガ（４０３）によって前記データ入力端（ＳＤＩ）に電気的に接続され、前記デコード及び制御ユニット（１０１）の第１入力端（Ｃ１）は、前記第３シュミットトリガ（４０３）の出力端に電気的に接続され、前記データ入力端（ＳＤＩ）は、前記第３シュミットトリガ（４０３）の入力端に電気的に接続され、
前記デコード及び制御ユニット（１０１）の第２入力端（Ｃ２）は、前記第４シュミットトリガ（４０４）によって前記クロック入力端（ＤＣＬＫ）に電気的に接続され、前記デコード及び制御ユニット（１０１）の第２入力端（Ｃ２）は、前記第４シュミットトリガ（４０４）の出力端に電気的に接続され、前記クロック入力端（ＤＣＬＫ）は、前記第４シュミットトリガ（４０４）の入力端に電気的に接続される、
ことを特徴とする請求項４に記載の駆動制御電気回路。

【請求項6】

前記デコード及び制御ユニット（１０１）の制御出力端は、少なくとも２つが設けられ、前記デコード及び制御ユニット（１０１）のアドレス出力端は、少なくとも２つが設けられ、前記少なくとも２つの制御出力端は、前記少なくとも２つのアドレス出力端に１対１で対応し、
前記デコードゲーティングユニット（１０２）は、少なくとも２つが設けられ、前記少なくとも２つのデコードゲーティングユニット（１０２）は、前記少なくとも２つの制御出力端に１対１で対応する、
ことを特徴とする請求項１に記載の駆動制御電気回路。

【請求項7】

スパース駆動の方法であって、
請求項１～６のいずれか１項に記載の駆動制御電気回路（１１）に適用され、前記駆動制御電気回路（１１）のＮ１個の駆動シグナル出力端は、Ｎ１個の発光構造に１対１で対応して電気的に接続され、
前記スパース駆動の方法は、前記駆動制御電気回路（１１）がプリセット情報に基づいてＭ１個の駆動シグナル出力端を駆動して駆動シグナルを出力させて、対応するＭ１個の前記発光構造が発光するように制御することを含み、
１≦Ｍ１＜Ｎ１で、Ｍ１とＮ１ともに整数である、
スパース駆動の方法。

【請求項8】

前記プリセット情報は、人の両眼の位置情報を含む、
ことを特徴とする請求項７に記載のスパース駆動の方法。

【請求項9】

少なくとも２つのユニットブロックと、クロック端（ＤＣＬＫ＿１）と、データ端（ＳＤＩ＿１）と、少なくとも２つの駆動出力端と、デコード及びバッファメモリ（５０１）と、行ゲーティング電気回路（５０５）と、列ゲーティング電気回路（５０６）と、比較制御器（５０２）とを含み、各前記ユニットブロックとも、請求項３～５のいずれか１項に記載の駆動制御電気回路（１１）を含み、前記少なくとも２つのユニットブロックは、Ｍ２行Ｎ２列のように配列され、Ｍ２とＮ２ともに正整数であり、
前記デコード及びバッファメモリ（５０１）の第１入力端は、前記クロック端（ＤＣＬＫ＿１）に電気的に接続され、前記デコード及びバッファメモリ（５０１）の第２入力端は、前記データ端（ＳＤＩ＿１）に電気的に接続され、前記デコード及びバッファメモリ（５０１）の第１出力端は、前記行ゲーティング電気回路（５０５）の入力端に電気的に接続され、前記デコード及びバッファメモリ（５０１）の第２出力端は、前記列ゲーティング電気回路（５０６）の入力端に電気的に接続され、前記行ゲーティング電気回路（５０５）のＭ２個の出力端は、前記Ｍ２行の駆動制御電気回路（１１）のブロックセレクト端に対応して電気的に接続され、前記列ゲーティング電気回路（５０６）のＮ２個の出力端は、前記Ｎ２列の駆動制御電気回路（１１）のデータ入力端（ＳＤＩ）に対応して電気的に接続され、
前記クロック端（ＤＣＬＫ＿１）は、前記駆動制御電気回路（１１）のクロック入力端（ＤＣＬＫ）に電気的に接続され、
前記比較制御器（５０２）の第１入力端は、前記クロック端（ＤＣＬＫ＿１）に電気的に接続され、前記比較制御器（５０２）の第２入力端は、前記データ端（ＳＤＩ＿１）に電気的に接続され、前記比較制御器（５０２）の出力端は、各前記駆動制御電気回路（１１）の制御指令端にいずれも電気的に接続され、前記比較制御器（５０２）は、入力されるクロックシグナル及びデータシグナルに基づいて制御指令を各前記駆動制御電気回路（１１）に出力するように構成され、
前記少なくとも２つの駆動源の第２端は、前記少なくとも２つの駆動出力端に１対１で対応して電気的に接続される、
駆動制御チップ。

【請求項10】

直列並列駆動ゲーティング電気回路（８０１）を更に含み、前記直列並列駆動ゲーティング電気回路（８０１）は、１つの第１並列データ入力端（ＳＤＩ＿３１）と、Ｎ２－１個の第２並列データ入力端（ＳＤＩ＿３）と、Ｎ２－１個のＡＮＤゲート（８０２）と、Ｎ２－１個の並列ゲーティング端と、Ｎ２個の並列データ出力端とを含み、前記Ｎ２－１個のＡＮＤゲート（８０２）の第１入力端は、それぞれ前記Ｎ２－１個の第２並列データ入力端（ＳＤＩ＿３）に電気的に接続され、前記Ｎ２－１個のＡＮＤゲート（８０２）の第２入力端は、それぞれ前記Ｎ２－１個の並列ゲーティング端に電気的に接続され、前記列ゲーティング電気回路のＮ２個の出力端は、１つの第１出力端とＮ２－１個の第２出力端とを含み、前記第１並列データ入力端は、前記列ゲーティング電気回路の第１出力端に電気的に接続され、前記Ｎ２－１個の並列ゲーティング端は、それぞれ前記列ゲーティング電気回路のＮ２－１個の第２出力端に電気的に接続され、前記Ｎ２個の並列データ出力端は、Ｎ２列の前記ユニットブロックに対応し、前記第１並列データ入力端と前記Ｎ２－１個の第２並列データ入力端とは、並列データを入力するために用いられ、前記Ｎ２－１個のＡＮＤゲートの出力端は、それぞれ前記Ｎ２個の並列データ出力端におけるＮ２－１個の並列データ出力端に対応し、前記第１並列データ入力端から入力される並列データは、前記デコード及びバッファメモリによって出力され、且つ前記第１並列データ入力端と前記Ｎ２－１個のＡＮＤゲートの第２入力端とは、直列データ入力端に多重利用され、Ｍ２とＮ２ともに、２以上の整数である、
ことを特徴とする請求項９に記載の駆動制御チップ。

【請求項11】

第５シュミットトリガ（５０３）と第６シュミットトリガ（５０４）とをさらに含み、
前記デコード及びバッファメモリ（５０１）の第１入力端は、前記第５シュミットトリガ（５０３）によって前記クロック端（ＤＣＬＫ＿１）に電気的に接続され、前記デコード及びバッファメモリ（５０１）の第１入力端は、前記第５シュミットトリガ（５０３）の出力端に電気的に接続され、前記クロック端（ＤＣＬＫ＿１）は、前記第５シュミットトリガ（５０３）の入力端に電気的に接続され、
前記デコード及びバッファメモリ（５０１）の第２入力端は、前記第６シュミットトリガ（５０４）によって前記データ端（ＳＤＩ＿１）に電気的に接続され、前記デコード及びバッファメモリ（５０１）の第２入力端は、前記第６シュミットトリガ（５０４）の出力端に電気的に接続され、前記データ端（ＳＤＩ＿１）は、前記第６シュミットトリガ（５０４）の入力端に電気的に接続される、
ことを特徴とする請求項９に記載の駆動制御チップ。

【請求項12】

集積封止デバイスであって、
請求項９～１１のいずれか１項に記載の駆動制御チップ（５１）と、集積データ入力端（ＳＤＩ＿２）と、集積クロック入力端（ＤＣＬＫ＿２）と、電源端（ＶＤＤ）と、接地端（ＧＮＤ）と、密集表示デバイス（５２）とを含み、
前記集積データ入力端（ＳＤＩ＿２）は、前記駆動制御チップ（５１）のデータ端（ＳＤＩ＿１）に電気的に接続され、前記集積クロック入力端（ＤＣＬＫ＿２）は、前記駆動制御チップ（５１）のクロック端（ＤＣＬＫ＿１）に電気的に接続され、前記電源端（ＶＤＤ）は、前記集積封止デバイス（６０１）に電力を提供するように構成され、前記接地端（ＧＮＤ）は、接地するように構成され、
前記密集表示デバイス（５２）は、少なくとも２つの発光ユニットを含み、前記駆動制御チップ（５１）の駆動出力端は、前記発光ユニットに１対１で対応して電気的に接続される、
集積封止デバイス。

【請求項13】

前記集積データ入力端の入力シグナルのデータフォーマットは、フレーム同期ビットと、駆動電気回路数量ビットと、Ｍ３個の駆動電気回路アドレスビットと、Ｍ３個の起動ビットと、Ｍ３個の電流ゲインビットと、Ｍ３個のブロック内視点数ビットと、Ｍ３×Ｎ３個の駆動制御電気回路内アドレスビットと、Ｍ３×Ｎ３個のグレースケールデータビットを含み、Ｍ３は、１から６４の範囲の整数であり、Ｎ３は、１から４の範囲の整数である、
ことを特徴とする請求項１２に記載の集積封止デバイス。

【請求項14】

前記発光ユニットは、ＭｉｃｒｏＬＥＤ（１０１６）を含む、
ことを特徴とする請求項１２に記載の集積封止デバイス。

【請求項15】

少なくとも２つの請求項１２に記載の集積封止デバイス（６０１）と、フィードバックモジュール（６０３）と、処理モジュール（６０２）とを含み、
前記処理モジュール（６０２）は、前記少なくとも２つの集積封止デバイス（６０１）の集積データ入力端（ＳＤＩ＿２）及び集積クロック入力端（ＤＣＬＫ＿２）に電気的に接続され、前記処理モジュール（６０２）は、前記フィードバックモジュール（６０３）に電気的に接続され、
前記処理モジュール（６０２）は、サーバ（６０４）から送信されたプリセット情報を受信し、前記フィードバックモジュール（６０３）のフィードバック情報に基づいて前記プリセット情報を解析して前記集積封止デバイス（６０１）に送信し、前記集積封止デバイス（６０１）を駆動して表示させるように構成され、前記フィードバックモジュール（６０３）は、人の目の位置情報をトラッキングし、人の目の位置情報を前記処理モジュール（６０２）にフィードバックするように構成される、
表示システム。

【国際調査報告】