知財求人 - 知財ポータルサイト「IP Force」
▶ 京東方科技集團股▲ふん▼有限公司の特許一覧 ▶ 鄂尓多斯市源盛光▲電▼有限▲責▼任公司の特許一覧
特表2022-534817ゲート駆動ユニット、方法、ゲート駆動回路、表示パネル及び装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2022-08-04
(54)【発明の名称】ゲート駆動ユニット、方法、ゲート駆動回路、表示パネル及び装置
(51)【国際特許分類】
G09G 3/20 20060101AFI20220728BHJP
G11C 19/28 20060101ALI20220728BHJP
【ＦＩ】
G09G3/20 622A
G09G3/20 622M
G09G3/20 622Q
G11C19/28 230
G09G3/20 622B
G09G3/20 622R
G09G3/20 612J
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2020561081
(86)(22)【出願日】2019-03-28
(85)【翻訳文提出日】2020-10-30
(86)【国際出願番号】 CN2019080015
(87)【国際公開番号】W WO2020191695
(87)【国際公開日】2020-10-01
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ
(71)【出願人】
【識別番号】514161567
【氏名又は名称】鄂尓多斯市源盛光▲電▼有限▲責▼任公司
【氏名又は名称原語表記】ＯＲＤＯＳ ＹＵＡＮＳＨＥＮＧ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｏｒｄｏｓ Ｅｑｕｉｐｍｅｎｔ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｂａｓｅ，Ｄｏｎｇｓｈｅｎｇ Ｄｉｓｔｒｉｃｔ，Ｏｒｄｏｓ，Ｉｎｎｅｒ Ｍｏｎｇｏｌｉａ，０１７０２０，Ｐ．Ｒ．ＣＨＩＮＡ
(74)【代理人】
【識別番号】100133514
【弁理士】
【氏名又は名称】寺山 啓進
(74)【代理人】
【識別番号】100070024
【弁理士】
【氏名又は名称】松永 宣行
(74)【代理人】
【識別番号】100195257
【弁理士】
【氏名又は名称】大渕 一志
(72)【発明者】
【氏名】劉 鵬
(72)【発明者】
【氏名】劉 白靈
(72)【発明者】
【氏名】李 付強
(72)【発明者】
【氏名】王 志衝
(72)【発明者】
【氏名】馮 京
(72)【発明者】
【氏名】欒 興龍
【テーマコード（参考）】
5B074
5C080
【Ｆターム（参考）】
5B074AA10
5B074CA01
5B074DB03
5C080BB05
5C080DD06
5C080DD26
5C080FF11
5C080JJ03
5C080JJ04
5C080KK23
5C080KK42
(57)【要約】
本開示は、ゲート駆動ユニット、方法、ゲート駆動回路、表示パネル及び装置を提供する。前記ゲート駆動ユニットは、スタート端子と、第１ゲート駆動信号出力端子と、第２ゲート駆動信号出力端子とを含む。前記ゲート駆動ユニットは、更に、プルアップ制御ノード制御回路と、プルアップ制御ノードの電位に応じて、第１プルアップノードの電位と第２プルアップノードの電位を制御するプルアップノード制御回路と、第１ゲート駆動信号出力回路と、第２ゲート駆動信号出力回路と、第３クロック信号と第４クロック信号の制御によって、プルダウンノードの電位を制御して維持し、プルアップ制御ノードの電位の制御によって、プルダウンノードの電位をリセットするプルダウンノード制御回路とを含む。
【特許請求の範囲】
【請求項1】
スタート端子と、第１ゲート駆動信号出力端子と、第２ゲート駆動信号出力端子と、前記スタート端子に入力されるスタート信号の制御によって、プルアップ制御ノードの電位を有効電圧に制御して維持し、プルダウンノードの電位の制御によって、前記プルアップ制御ノードの電位を無効電圧に制御するように構成されたプルアップ制御ノード制御回路と、
前記プルアップ制御ノードの電位に応じて、第１プルアップノードの電位と第２プルアップノードの電位を制御するように構成されたプルアップノード制御回路と、
前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御し、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御するように構成された第１ゲート駆動信号出力回路と、
前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御し、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御するように構成された第２ゲート駆動信号出力回路と、
第３クロック信号端子に入力される第３クロック信号と第４クロック信号端子に入力される第４クロック信号の制御によって、前記プルダウンノードの電位を制御して維持し、前記プルアップ制御ノードの電位の制御によって、前記プルダウンノードの電位をリセットするように構成されたプルダウンノード制御回路とを含む、ゲート駆動ユニット。
【請求項2】
前記スタート端子は、奇数行スタート端子と偶数行スタート端子とを含み、前記プルアップ制御ノード制御回路は、前記奇数行スタート端子に有効電圧が入力された場合に前記プルアップ制御ノードの電位を有効電圧に制御して保持し、前記偶数行スタート端子に有効電圧が入力された場合に前記プルアップ制御ノードの電位を有効電圧に制御して保持し、前記プルダウンノードの電位が有効電圧の場合に前記プルアップ制御ノードの電位を無効電圧に制御するように構成される、請求項１に記載のゲート駆動ユニット。
【請求項3】
前記プルアップ制御ノード制御回路は、制御電極が前記奇数行スタート端子に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第１トランジスタと、
制御電極が前記偶数行スタート端子に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第２トランジスタと、
制御電極が前記プルダウンノードに接続され、第１電極が前記プルアップ制御ノードに接続され、第２電極が第２電圧端子に接続されたプルアップ制御ノードプルダウントランジスタと、
第１端子が前記プルアップ制御ノードに接続され、第２端子が第３電圧端子に接続されたプルアップ制御ノード維持容量とを含む、請求項２に記載のゲート駆動ユニット。
【請求項4】
前記スタート端子は、順方向奇数行スタート端子と、逆方向奇数行スタート端子と、順方向偶数行スタート端子と、逆方向奇数行スタート端子を含み、前記ゲート駆動ユニットは、順方向走査制御端子及び逆方向走査制御端子を更に含み、
前記プルアップ制御ノード制御回路は、順方向走査の際に、前記順方向走査制御端子に入力される順方向走査制御信号の制御によって、前記順方向奇数行スタート端子に有効電圧が入力される場合に前記プルアップ制御ノードの電位を有効電圧に制御し、前記順方向偶数行スタート端子に有効電圧が入力される場合に前記プルアップ制御ノードの電位を有効電圧に制御して維持するように構成され、
前記プルアップ制御ノード制御回路は、更に、逆方向走査の際に、前記逆方向走査制御端子に入力される逆方向走査制御信号の制御によって、前記逆方向奇数行スタート端子に有効電圧が入力される場合に前記プルアップ制御ノードの電位を有効電圧に制御し、前記逆方向偶数行スタート端子に有効電圧が入力される場合に前記プルアップ制御ノードの電位を有効電圧に制御して維持するように構成され、
前記プルアップ制御ノード制御回路は、更に、前記プルダウンノードの電位が有効電圧の場合に前記プルアップ制御ノードの電位を無効電圧に制御するように構成される、請求項１に記載のゲート駆動ユニット。
【請求項5】
前記プルアップ制御ノード制御回路は、制御電極が前記順方向走査制御端子に接続され、第１電極が前記順方向奇数行スタート端子に接続された第１順方向走査制御トランジスタと、
制御電極が前記順方向走査制御端子に接続され、第１電極が前記順方向偶数行スタート端子に接続された第２順方向走査制御トランジスタと、
制御電極が前記逆方向走査制御端子に接続され、第１電極が第１プルアップ制御ノード制御トランジスタの制御電極に接続され、第２電極が前記逆方向奇数行スタート端子に接続された第１逆方向走査制御トランジスタと、
制御電極が前記逆方向走査制御端子に接続され、第１電極が第２プルアップ制御ノード制御トランジスタの制御電極に接続され、第２電極が前記逆方向偶数行スタート端子に接続された第２逆方向走査制御トランジスタと、
制御電極が前記第１順方向走査制御トランジスタの第２電極に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第１プルアップ制御ノード制御トランジスタと、
制御電極が前記第２順方向走査制御トランジスタの第２電極に接続され、第１電極が前記第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第２プルアップ制御ノード制御トランジスタと、
制御電極が前記プルダウンノードに接続され、第１電極が前記プルアップ制御ノードに接続され、第２電極が第２電圧端子に接続されたプルアップ制御ノードプルダウントランジスタと、
第１端子が前記プルアップ制御ノードに接続され、第２端子が第３電圧端子に接続されたプルアップ制御ノード維持容量とを含む、請求項４に記載のゲート駆動ユニット。
【請求項6】
ブランクエリアリセット端子に入力されるブランクエリアリセット信号の制御によって、前記プルダウンノードの電位を有効電圧に制御するように構成されたリセット回路を更に含む、請求項１に記載のゲート駆動ユニット。
【請求項7】
前記プルアップノード制御回路は、制御電極が第１電圧端子に接続され、第１電極が前記第１プルアップノードに接続され、第２電極が前記プルアップ制御ノードに接続された第１プルアップノード制御トランジスタと、
制御電極が前記第１電圧端子に接続され、第１電極が前記第２プルアップノードに接続され、第２電極が前記プルアップ制御ノードに接続された第２プルアップノード制御トランジスタとを含む、請求項１～６のいずれか１項に記載のゲート駆動ユニット。
【請求項8】
前記プルダウンノード制御回路は、制御電極と第１電極が共に前記第３クロック信号端子に接続され、第２電極が前記プルダウンノードに接続された第１プルダウンノード制御トランジスタと、
制御電極と第２電極が共に前記第４クロック信号端子に接続され、第１電極が前記プルダウンノードに接続された第２プルダウンノード制御トランジスタと、
制御電極が前記プルアップ制御ノードに接続され、第１電極が前記プルダウンノードに接続され、第２電極が第２電圧端子に接続された第３プルダウンノード制御トランジスタと、
第１端子が前記プルダウンノードに接続され、第２端子が第４電圧端子に接続されたプルダウンノード維持容量とを含む、請求項１～６のいずれか１項に記載のゲート駆動ユニット。
【請求項9】
前記第１ゲート駆動信号出力回路は、第１出力トランジスタと、第１出力プルダウントランジスタとを含み、前記第１出力トランジスタの制御電極は、前記第１プルアップノードに接続され、前記第１出力トランジスタの第１電極は、前記第１クロック信号端子に接続され、前記第１出力トランジスタの第２電極は、前記第１ゲート駆動信号出力端子に接続され、
前記第１出力プルダウントランジスタの制御電極は、前記プルダウンノードに接続され、前記第１出力プルダウントランジスタの第１電極は、前記第１ゲート駆動信号出力端子に接続され、前記第１出力プルダウントランジスタの第２電極は、第２電圧端子に接続される、請求項１～６のいずれか１項に記載のゲート駆動ユニット。
【請求項10】
前記第２ゲート駆動信号出力回路は、第２出力トランジスタと、第２出力プルダウントランジスタとを含み、前記第２出力トランジスタの制御電極は、前記第２プルアップノードに接続され、前記第２出力トランジスタの第１電極は、前記第２クロック信号端子に接続され、前記第２出力トランジスタの第２電極は、前記第２ゲート駆動信号出力端子に接続され、
前記第２出力プルダウントランジスタの制御電極は、前記プルダウンノードに接続され、前記第２出力プルダウントランジスタの第１電極は、前記第２ゲート駆動信号出力端子に接続され、前記第２出力プルダウントランジスタの第２電極は、第２電圧端子に接続される、請求項１～６のいずれか１項に記載のゲート駆動ユニット。
【請求項11】
タッチ出力制御端子に入力されるタッチ出力制御信号の制御によって、前記第１ゲート駆動信号出力端子及び前記第２ゲート駆動信号出力端子の双方から無効電圧の出力を制御するように構成されたタッチ出力制御回路を更に含む、請求項１～６のいずれか１項に記載のゲート駆動ユニット。
【請求項12】
アンビエント表示制御端子に入力されるアンビエント表示制御信号の制御によって、前記第１ゲート駆動信号出力端子及び前記第２ゲート駆動信号出力端子の双方から有効電圧の出力を制御するためのアンビエント表示制御回路を更に含む、請求項１～６のいずれか１項に記載のゲート駆動ユニット。
【請求項13】
請求項１～１２のいずれか１項に記載のゲート駆動ユニットを駆動するためのゲート駆動方法であって、１フレームの画面表示時間が、第１入力期間と第１出力期間とがこの順に設定された第１表示周期と、第２入力期間と第２出力期間とがこの順に設定された第２表示周期とを含み、
前記ゲート駆動方法において、
第１入力期間及び第２入力期間では、プルアップ制御ノード制御回路が、スタート信号の制御によって、プルアップ制御ノードの電位を有効電圧に制御し、プルアップノード制御回路が、前記プルアップ制御ノードの電位に応じて、第１プルアップノードの電位及び第２プルアップノードの電位を有効電圧に制御することと、
第１出力期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から有効電圧を出力するように制御することと、
第２出力期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から有効電圧を出力するように制御することとを含む、ゲート駆動方法。
【請求項14】
前記第１表示周期は、前記第１出力期間の後に設定された第１出力リセット期間と第１プルダウンノード制御期間とを更に含み、前記第２表示周期は、前記第２出力期間の後に設定された第２出力リセット期間と第２プルダウンノード制御期間とを更に含み、
前記ゲート駆動方法において、
第１出力リセット期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第１クロック信号端子に無効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第１プルダウンノード制御期間では、第３クロック信号端子に有効電圧が入力され、プルダウンノード制御回路が、第３クロック信号の制御によって、プルダウンノードの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御することと、
第２出力リセット期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第２クロック信号端子に無効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第２プルダウンノード制御期間では、第４クロック信号端子に有効電圧が入力され、プルダウンノード制御回路が、第４クロック信号の制御によってプルダウンノードの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御することとを更に含む、請求項１３に記載のゲート駆動方法。
【請求項15】
前記第１表示周期は、前記第１プルダウンノード制御期間の後に設定された第１出力オフ保持期間を更に含み、前記第２表示周期は、前記第２プルダウンノード制御期間の後に設定された第２出力オフ保持期間を更に含み、
前記ゲート駆動方法において、
第１出力オフ保持期間では、プルダウンノード制御回路が前記プルダウンノードの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御することと、
第２出力オフ保持期間では、プルダウンノード制御回路が前記プルダウンノードの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御することとを更に含む、請求項１４に記載のゲート駆動方法。
【請求項16】
第１入力期間及び第２入力期間では、第１クロック信号端子及び第２クロック信号端子に無効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御し、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、第１出力期間では、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第２出力期間では、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御することとを更に含む、請求項１３～１５のいずれか１項に記載のゲート駆動方法。
【請求項17】
前記ゲート駆動ユニットにリセット回路を更に含み、前記ゲート駆動方法において、
２つの表示周期の間に設定されるブランク期間に、前記リセット回路が、ブランクエリアリセット端子に入力されるブランキエリアリセット信号の制御によって、プルダウンノードの電位を有効電圧に制御することを更に含む、請求項１３～１５のいずれか１項に記載のゲート駆動方法。
【請求項18】
請求項１～１２のいずれか１項に記載のゲート駆動ユニットを複数段含むゲート駆動回路。
【請求項19】
前記スタート端子は、奇数行スタート端子と偶数行スタート端子とを含み、１段目のゲート駆動ユニットを除き、各段のゲート駆動ユニットの奇数行スタート端子は、隣接する上段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続され、各段のゲート駆動ユニットの偶数行スタート端子は、隣接する上段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続され、
１段目のゲート駆動ユニットの奇数行スタート端子は、第１スタート信号入力端子に接続され、１段目のゲート駆動ユニットの偶数行スタート端子は、第２スタート信号入力端子に接続される、請求項１８に記載のゲート駆動回路。
【請求項20】
前記スタート端子は、順方向奇数行スタート端子と、逆方向奇数行スタート端子と、順方向偶数行スタート端子と、逆方向奇数行スタート端子を含み、前記ゲート駆動ユニットは、順方向走査制御端子と逆方向走査制御端子を更に含み、
１段目のゲート駆動ユニットを除き、各段のゲート駆動ユニットの順方向奇数行スタート端子は、隣接する上段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続され、各段のゲート駆動ユニットの順方向偶数行スタート端子は、隣接する上段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続され、
１段目のゲート駆動ユニットの順方向奇数行スタート端子は、第１順方向スタート信号入力端子に接続され、１段目のゲート駆動ユニットの順方向偶数行スタート端子は、第２順方向スタート信号入力端子に接続され、
最終段のゲート駆動ユニットを除き、各段のゲート駆動ユニットの逆方向奇数行スタート端子は、隣接する次段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続され、各段のゲート駆動ユニットの逆方向偶数行スタート端子は、隣接する次段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続され、
最終段のゲート駆動ユニットの逆方向奇数行スタート端子は、第１逆方向スタート信号入力端子に接続され、最終段のゲート駆動ユニットの逆方向偶数行スタート端子は、第２逆方向スタート信号入力端子に接続される、請求項１８に記載のゲート駆動回路。
【請求項21】
２ｎ（ｎは、正の整数である）－１段目のゲート駆動ユニットの第１クロック信号端子は、第１クロック信号入力端子に接続され、２ｎ－１段目のゲート駆動ユニットの第２クロック信号端子は、第２クロック信号入力端子に接続され、２ｎ－１段目のゲート駆動ユニットの第１クロック信号端子は、第５クロック信号入力端子に接続され、２ｎ－１段目のゲート駆動ユニットの第２クロック信号端子は、第６クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第１クロック信号端子は、第３クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第２クロック信号端子は、第４クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第１クロック信号端子は、第７クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第２クロック信号端子は、第８クロック信号入力端子に接続される、請求項１９又は２０に記載のゲート駆動回路。
【請求項22】
請求項１８～２１のいずれか１項に記載のゲート駆動回路に応用されるゲート駆動方法であって、１フレームの画面表示時間が第１表示周期と第２表示周期とを含み、
前記ゲート駆動方法において、
第１表示周期では、前記ゲート駆動回路に含まれる各段のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を段階的に出力することと、
第２表示周期では、前記ゲート駆動回路に含まれる各段のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を段階的に出力することとを含む、ゲート駆動方法。
【請求項23】
第１表示周期は、順次に設定されたＭ（Ｍは、前記ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）個の表示期間を含み、第２表示周期は、順次に設定されたＭ個の表示期間を含み、
前記ゲート駆動方法において、
順方向走査の際に、
前記第１表示周期のｍ（ｍは、Ｍ以下の正の整数である）番目の表示期間では、前記ゲート駆動回路に含まれるｍ段目のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を出力することと、
前記第２表示周期のｍ番目の表示期間では、前記ゲート駆動回路に含まれるｍ段目のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を出力することとを含む、請求項２２に記載のゲート駆動方法。
【請求項24】
第１表示周期は、順次に設定されたＭ（Ｍは、前記ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）個の表示期間を含み、第２表示周期は、順次に設定されたＭ個の表示期間を含み、
前記ゲート駆動方法において、
逆方向走査の際に、
前記第１表示周期のｍ（ｍは、Ｍ以下の正の整数である）番目の表示期間では、前記ゲート駆動回路に含まれるＭ－ｍ＋１段目のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を出力することと、
前記第２表示周期のｍ番目の表示期間では、前記ゲート駆動回路に含まれるＭ－ｍ＋１段目のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を出力することとを含む、請求項２２に記載のゲート駆動方法。
【請求項25】
表示基板を含み、更に、前記表示基板上に設けられた２Ｍ（Ｍは、ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）行のゲート線と、請求項１８～２１のいずれか１項に記載のゲート駆動回路とを含む表示パネルにおいて、前記ゲート駆動回路のｍ（ｍは、Ｍ以下の正の整数である）段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線に接続され、
前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線に接続される、表示パネル。
【請求項26】
表示基板を含み、更に、前記表示基板上に設けられた２Ｍ（Ｍは、ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）行のゲート線と、２つの請求項１８～２１のいずれか１項に記載のゲート駆動回路とを含む表示パネルにおいて、１つ目の前記ゲート駆動回路のｍ（ｍは、Ｍ以下の正の整数である）段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の左端に接続され、
１つ目のゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の左端に接続され、
２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の右端に接続され、
２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の右端に接続される、表示パネル。
【請求項27】
請求項２５に記載の表示パネル又は請求項２６に記載の表示パネルを含む表示装置。【発明の詳細な説明】
【技術分野】
【0001】
本開示は、表示駆動技術の分野に属し、特にゲート駆動ユニット、方法、ゲート駆動回路、表示パネル及び装置に関する。
【背景技術】
【0002】
モバイル製品のアップデートは、極めて速く、製品は、薄型化、微細化、超長待機へと向かう傾向があり、顧客体験の角度から、スクリーンの縁がますます狭くなることや、待機時間が長くなることが求められる。このため、狭額縁をサポートし、駆動能力が強く、低周波低消費電力化でＦｌｉｃｋｅｒ（フリッカー）不良を増大させないＧＯＡ（Ｇａｔｅ Ｏｎ Ａｒｒａｙ：アレイ基板上に設けられたゲート駆動回路）が開発され、表示装置の競争力を向上させるのに極めて大きな役割を果たしている。
【0003】
従来のゲート駆動ユニットは、１行のゲート線しか駆動できないため、ゲート線が複数行がある場合、それだけのゲート駆動ユニットで駆動する必要があった。特に、大型で高解像度の表示パネルに対して、１方向駆動によるゲート駆動ユニットの出力遠端と近端の負荷が不一致となり、更に遠端と近端の画素の充電が能力差による充電不足や充電均一性の問題を回避するために、２方向駆動を行う表示製品は、駆動能力との不一致を解決できるものの、両側でゲート線の数だけのゲート駆動ユニットで駆動を行う必要があり、表示パネルの額縁サイズが大きくなりすぎる。
【0004】
また、表示製品の解像度がますます高くなり、消費電力も解像度の増大に伴って増大し、待機時間が大幅に減少する。解像度が大きすぎることによる待機時間の減少を克服し、消費電力を軽減するために、表示装置のリフレッシュレートを下げることは、消費電力を大幅に減少するための有効な方法であるが、リフレッシュレートを下げることは、フリッカーが増大するという不具合が生じる。
【発明の概要】
【0005】
１つの態様において、本開示の実施例は、スタート端子と、第１ゲート駆動信号出力端子と、第２ゲート駆動信号出力端子と、前記スタート端子に入力されるスタート信号の制御によって、プルアップ制御ノードの電位を有効電圧に制御して維持し、且つプルダウンノードの電位の制御によって、前記プルアップ制御ノードの電位を無効電圧に制御するように構成されたプルアップ制御ノード制御回路と、
前記プルアップ制御ノードの電位に応じて、第１プルアップノードの電位と第２プルアップノードの電位を制御するように構成されたプルアップノード制御回路と、
前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御し、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御するように構成された第１ゲート駆動信号出力回路と、
前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御し、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御するように構成された第２ゲート駆動信号出力回路と、
第３クロック信号端子に入力される第３クロック信号と第４クロック信号端子に入力される第４クロック信号の制御によって、前記プルダウンノードの電位を制御して維持し、前記プルアップ制御ノードの電位の制御によって、前記プルダウンノードの電位をリセットするように構成されたプルダウンノード制御回路とを含むゲート駆動ユニットを提供する。
前記プルアップ制御ノードの電位に応じて、第１プルアップノードの電位と第２プルアップノードの電位を制御するように構成されたプルアップノード制御回路と、
前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御し、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御するように構成された第１ゲート駆動信号出力回路と、
前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御し、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御するように構成された第２ゲート駆動信号出力回路と、
第３クロック信号端子に入力される第３クロック信号と第４クロック信号端子に入力される第４クロック信号の制御によって、前記プルダウンノードの電位を制御して維持し、前記プルアップ制御ノードの電位の制御によって、前記プルダウンノードの電位をリセットするように構成されたプルダウンノード制御回路とを含むゲート駆動ユニットを提供する。
【0006】
任意選択で、前記スタート端子は、奇数行スタート端子と偶数行スタート端子とを含み、
前記プルアップ制御ノード制御回路は、前記奇数行スタート端子に有効電圧が入力された場合に前記プルアップ制御ノードの電位を有効電圧に制御して保持し、前記偶数行スタート端子に有効電圧が入力された場合に前記プルアップ制御ノードの電位を有効電圧に制御して保持し、前記プルダウンノードの電位が有効電圧の場合に前記プルアップ制御ノードの電位を無効電圧に制御するように構成される。
前記プルアップ制御ノード制御回路は、前記奇数行スタート端子に有効電圧が入力された場合に前記プルアップ制御ノードの電位を有効電圧に制御して保持し、前記偶数行スタート端子に有効電圧が入力された場合に前記プルアップ制御ノードの電位を有効電圧に制御して保持し、前記プルダウンノードの電位が有効電圧の場合に前記プルアップ制御ノードの電位を無効電圧に制御するように構成される。
【0007】
任意選択で、前記プルアップ制御ノード制御回路は、
制御電極が前記奇数行スタート端子に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第１トランジスタと、
制御電極が前記偶数行スタート端子に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第２トランジスタと、
制御電極が前記プルダウンノードに接続され、第１電極が前記プルアップ制御ノードに接続され、第２電極が第２電圧端子に接続されたプルアップ制御ノードプルダウントランジスタと、
第１端子が前記プルアップ制御ノードに接続され、第２端子が第３電圧端子に接続されたプルアップ制御ノード維持容量とを含む。
制御電極が前記奇数行スタート端子に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第１トランジスタと、
制御電極が前記偶数行スタート端子に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第２トランジスタと、
制御電極が前記プルダウンノードに接続され、第１電極が前記プルアップ制御ノードに接続され、第２電極が第２電圧端子に接続されたプルアップ制御ノードプルダウントランジスタと、
第１端子が前記プルアップ制御ノードに接続され、第２端子が第３電圧端子に接続されたプルアップ制御ノード維持容量とを含む。
【0008】
任意選択で、前記スタート端子は、順方向奇数行スタート端子と、逆方向奇数行スタート端子と、順方向偶数行スタート端子と、逆方向奇数行スタート端子を含み、前記ゲート駆動ユニットは、順方向走査制御端子及び逆方向走査制御端子を更に含む。
前記プルアップ制御ノード制御回路は、順方向走査の際に、前記順方向走査制御端子に入力される順方向走査制御信号の制御によって、前記順方向奇数行スタート端子に有効電圧が入力される場合に、前記プルアップ制御ノードの電位を有効電圧に制御し、前記順方向偶数行スタート端子に有効電圧が入力される場合に、前記プルアップ制御ノードの電位を有効電圧に制御して維持するように構成される。
前記プルアップ制御ノード制御回路は、更に、逆方向走査の際に、前記逆方向走査制御端子に入力される逆方向走査制御信号の制御によって、前記逆方向奇数行スタート端子に有効電圧が入力される場合に前記プルアップ制御ノードの電位を有効電圧に制御し、前記逆方向偶数行スタート端子に有効電圧が入力される場合に前記プルアップ制御ノードの電位を有効電圧に制御して維持するように構成される。
前記プルアップ制御ノード制御回路は、更に、前記プルダウンノードの電位が有効電圧の場合に前記プルアップ制御ノードの電位を無効電圧に制御するように構成される。
前記プルアップ制御ノード制御回路は、順方向走査の際に、前記順方向走査制御端子に入力される順方向走査制御信号の制御によって、前記順方向奇数行スタート端子に有効電圧が入力される場合に、前記プルアップ制御ノードの電位を有効電圧に制御し、前記順方向偶数行スタート端子に有効電圧が入力される場合に、前記プルアップ制御ノードの電位を有効電圧に制御して維持するように構成される。
前記プルアップ制御ノード制御回路は、更に、逆方向走査の際に、前記逆方向走査制御端子に入力される逆方向走査制御信号の制御によって、前記逆方向奇数行スタート端子に有効電圧が入力される場合に前記プルアップ制御ノードの電位を有効電圧に制御し、前記逆方向偶数行スタート端子に有効電圧が入力される場合に前記プルアップ制御ノードの電位を有効電圧に制御して維持するように構成される。
前記プルアップ制御ノード制御回路は、更に、前記プルダウンノードの電位が有効電圧の場合に前記プルアップ制御ノードの電位を無効電圧に制御するように構成される。
【0009】
任意選択で、前記プルアップ制御ノード制御回路は、
制御電極が前記順方向走査制御端子に接続され、第１電極が前記順方向奇数行スタート端子に接続された第１順方向走査制御トランジスタと、
制御電極が前記順方向走査制御端子に接続され、第１電極が前記順方向偶数行スタート端子に接続された第２順方向走査制御トランジスタと、
制御電極が前記逆方向走査制御端子に接続され、第１電極が第１プルアップ制御ノード制御トランジスタの制御電極に接続され、第２電極が前記逆方向奇数行スタート端子に接続された第１逆方向走査制御トランジスタと、
制御電極が前記逆方向走査制御端子に接続され、第１電極が第２プルアップ制御ノード制御トランジスタの制御電極に接続され、第２電極が前記逆方向偶数行スタート端子に接続された第２逆方向走査制御トランジスタと、
制御電極が前記第１順方向走査制御トランジスタの第２電極に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第１プルアップ制御ノード制御トランジスタと、
制御電極が前記第２順方向走査制御トランジスタの第２電極に接続され、第１電極が前記第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第２プルアップ制御ノード制御トランジスタと、
制御電極が前記プルダウンノードに接続され、第１電極が前記プルアップ制御ノードに接続され、第２電極が第２電圧端子に接続されたプルアップ制御ノードプルダウントランジスタと、
第１端子が前記プルアップ制御ノードに接続され、第２端子が第３電圧端子に接続されたプルアップ制御ノード維持容量とを含む。
制御電極が前記順方向走査制御端子に接続され、第１電極が前記順方向奇数行スタート端子に接続された第１順方向走査制御トランジスタと、
制御電極が前記順方向走査制御端子に接続され、第１電極が前記順方向偶数行スタート端子に接続された第２順方向走査制御トランジスタと、
制御電極が前記逆方向走査制御端子に接続され、第１電極が第１プルアップ制御ノード制御トランジスタの制御電極に接続され、第２電極が前記逆方向奇数行スタート端子に接続された第１逆方向走査制御トランジスタと、
制御電極が前記逆方向走査制御端子に接続され、第１電極が第２プルアップ制御ノード制御トランジスタの制御電極に接続され、第２電極が前記逆方向偶数行スタート端子に接続された第２逆方向走査制御トランジスタと、
制御電極が前記第１順方向走査制御トランジスタの第２電極に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第１プルアップ制御ノード制御トランジスタと、
制御電極が前記第２順方向走査制御トランジスタの第２電極に接続され、第１電極が前記第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第２プルアップ制御ノード制御トランジスタと、
制御電極が前記プルダウンノードに接続され、第１電極が前記プルアップ制御ノードに接続され、第２電極が第２電圧端子に接続されたプルアップ制御ノードプルダウントランジスタと、
第１端子が前記プルアップ制御ノードに接続され、第２端子が第３電圧端子に接続されたプルアップ制御ノード維持容量とを含む。
【0010】
任意選択で、本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、ブランクエリアリセット端子に入力されるブランクエリアリセット信号の制御によって、前記プルダウンノードの電位を有効電圧に制御するように構成されたリセット回路を更に含む。
【0011】
任意選択で、前記プルアップノード制御回路は、
制御電極が第１電圧端子に接続され、第１電極が前記第１プルアップノードに接続され、第２電極が前記プルアップ制御ノードに接続された第１プルアップノード制御トランジスタと、
制御電極が前記第１電圧端子に接続され、第１電極が前記第２プルアップノードに接続され、第２電極が前記プルアップ制御ノードに接続された第２プルアップノード制御トランジスタとを含む。
制御電極が第１電圧端子に接続され、第１電極が前記第１プルアップノードに接続され、第２電極が前記プルアップ制御ノードに接続された第１プルアップノード制御トランジスタと、
制御電極が前記第１電圧端子に接続され、第１電極が前記第２プルアップノードに接続され、第２電極が前記プルアップ制御ノードに接続された第２プルアップノード制御トランジスタとを含む。
【0012】
任意選択で、前記プルダウンノード制御回路は、
制御電極と第１電極が共に前記第３クロック信号端子に接続され、第２電極が前記プルダウンノードに接続された第１プルダウンノード制御トランジスタと、
制御電極と第２電極が共に前記第４クロック信号端子に接続され、第１電極が前記プルダウンノードに接続された第２プルダウンノード制御トランジスタと、
制御電極が前記プルアップ制御ノードに接続され、第１電極が前記プルダウンノードに接続され、第２電極が第２電圧端子に接続された第３プルダウンノード制御トランジスタと、
第１端子が前記プルダウンノードに接続され、第２端子が第４電圧端子に接続されたプルダウンノード維持容量とを含む。
制御電極と第１電極が共に前記第３クロック信号端子に接続され、第２電極が前記プルダウンノードに接続された第１プルダウンノード制御トランジスタと、
制御電極と第２電極が共に前記第４クロック信号端子に接続され、第１電極が前記プルダウンノードに接続された第２プルダウンノード制御トランジスタと、
制御電極が前記プルアップ制御ノードに接続され、第１電極が前記プルダウンノードに接続され、第２電極が第２電圧端子に接続された第３プルダウンノード制御トランジスタと、
第１端子が前記プルダウンノードに接続され、第２端子が第４電圧端子に接続されたプルダウンノード維持容量とを含む。
【0013】
任意選択で、前記第１ゲート駆動信号出力回路は、第１出力トランジスタと、第１出力プルダウントランジスタとを含み、
前記第１出力トランジスタの制御電極は、前記第１プルアップノードに接続され、前記第１出力トランジスタの第１電極は、前記第１クロック信号端子に接続され、前記第１出力トランジスタの第２電極は、前記第１ゲート駆動信号出力端子に接続され、
前記第１出力プルダウントランジスタの制御電極は、前記プルダウンノードに接続され、前記第１出力プルダウントランジスタの第１電極は、前記第１ゲート駆動信号出力端子に接続され、前記第１出力プルダウントランジスタの第２電極は、第２電圧端子に接続される。
前記第１出力トランジスタの制御電極は、前記第１プルアップノードに接続され、前記第１出力トランジスタの第１電極は、前記第１クロック信号端子に接続され、前記第１出力トランジスタの第２電極は、前記第１ゲート駆動信号出力端子に接続され、
前記第１出力プルダウントランジスタの制御電極は、前記プルダウンノードに接続され、前記第１出力プルダウントランジスタの第１電極は、前記第１ゲート駆動信号出力端子に接続され、前記第１出力プルダウントランジスタの第２電極は、第２電圧端子に接続される。
【0014】
任意選択で、前記第２ゲート駆動信号出力回路は、第２出力トランジスタと、第２出力プルダウントランジスタとを含み、
前記第２出力トランジスタの制御電極は、前記第２プルアップノードに接続され、前記第２出力トランジスタの第１電極は、前記第２クロック信号端子に接続され、前記第２出力トランジスタの第２電極は、前記第２ゲート駆動信号出力端子に接続され、
前記第２出力プルダウントランジスタの制御電極は、前記プルダウンノードに接続され、前記第２出力プルダウントランジスタの第１電極は、前記第２ゲート駆動信号出力端子に接続され、前記第２出力プルダウントランジスタの第２電極は、第２電圧端子に接続される。
前記第２出力トランジスタの制御電極は、前記第２プルアップノードに接続され、前記第２出力トランジスタの第１電極は、前記第２クロック信号端子に接続され、前記第２出力トランジスタの第２電極は、前記第２ゲート駆動信号出力端子に接続され、
前記第２出力プルダウントランジスタの制御電極は、前記プルダウンノードに接続され、前記第２出力プルダウントランジスタの第１電極は、前記第２ゲート駆動信号出力端子に接続され、前記第２出力プルダウントランジスタの第２電極は、第２電圧端子に接続される。
【0015】
任意選択で、本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、タッチ出力制御端子に入力されるタッチ出力制御信号の制御によって、前記第１ゲート駆動信号出力端子及び前記第２ゲート駆動信号出力端子の双方から無効電圧の出力を制御するように構成されたタッチ出力制御回路を更に含む。
【0016】
任意選択で、本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、アンビエント表示制御端子に入力されるアンビエント表示制御信号の制御によって、前記第１ゲート駆動信号出力端子及び前記第２ゲート駆動信号出力端子の双方から有効電圧の出力を制御するためのアンビエント表示制御回路を更に含む。
【0017】
第２の態様において、本開示の実施例は、上記ゲート駆動ユニットを駆動するためのゲート駆動方法を更に提供する。１フレームの画面表示時間は、第１入力期間と第１出力期間とがこの順に設定された第１表示周期と、第２入力期間と第２出力期間とがこの順に設定された第２表示周期とを含む。前記ゲート駆動方法において、第１入力期間及び第２入力期間では、プルアップ制御ノード制御回路が、スタート信号の制御によって、プルアップ制御ノードの電位を有効電圧に制御し、プルアップノード制御回路が、前記プルアップ制御ノードの電位に応じて、第１プルアップノードの電位及び第２プルアップノードの電位を有効電圧に制御することと、
第１出力期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から有効電圧を出力するように制御することと、
第２出力期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から有効電圧を出力するように制御することとを含む。
第１出力期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から有効電圧を出力するように制御することと、
第２出力期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から有効電圧を出力するように制御することとを含む。
【0018】
任意選択で、前記第１表示周期は、前記第１出力期間の後に設定された第１出力リセット期間と第１プルダウンノード制御期間とを更に含み、前記第２表示周期は、前記第２出力期間の後に設定された第２出力リセット期間と第２プルダウンノード制御期間とを更に含む。前記ゲート駆動方法において、
第１出力リセット期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第１クロック信号端子に無効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第１プルダウンノード制御期間では、第３クロック信号端子に有効電圧が入力され、プルダウンノード制御回路が、第３クロック信号の制御によって、プルダウンノードの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御することと、
第２出力リセット期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第２クロック信号端子に無効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第２プルダウンノード制御期間では、第４クロック信号端子に有効電圧が入力され、プルダウンノード制御回路が、第４クロック信号の制御によってプルダウンノードの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御することとを更に含む。
第１出力リセット期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第１クロック信号端子に無効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第１プルダウンノード制御期間では、第３クロック信号端子に有効電圧が入力され、プルダウンノード制御回路が、第３クロック信号の制御によって、プルダウンノードの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御することと、
第２出力リセット期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第２クロック信号端子に無効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第２プルダウンノード制御期間では、第４クロック信号端子に有効電圧が入力され、プルダウンノード制御回路が、第４クロック信号の制御によってプルダウンノードの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御することとを更に含む。
【0019】
任意選択で、前記第１表示周期は、前記第１プルダウンノード制御期間の後に設定された第１出力オフ保持期間を更に含み、前記第２表示周期は、前記第２プルダウンノード制御期間の後に設定された第２出力オフ保持期間を更に含む。前記ゲート駆動方法において、
第１出力オフ保持期間では、プルダウンノード制御回路が前記プルダウンノードの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御することと、
第２出力オフ保持期間では、プルダウンノード制御回路が前記プルダウンノードの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御することとを更に含む。
第１出力オフ保持期間では、プルダウンノード制御回路が前記プルダウンノードの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御することと、
第２出力オフ保持期間では、プルダウンノード制御回路が前記プルダウンノードの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御することとを更に含む。
【0020】
任意選択で、本開示の少なくとも１つの実施例に係るゲート駆動方法において、
第１入力期間及び第２入力期間では、第１クロック信号端子及び第２クロック信号端子に無効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御し、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第１出力期間では、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第２出力期間では、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御することとを更に含む。
第１入力期間及び第２入力期間では、第１クロック信号端子及び第２クロック信号端子に無効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御し、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第１出力期間では、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、
第２出力期間では、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御することとを更に含む。
【0021】
任意選択で、前記ゲート駆動ユニットにリセット回路を更に含み、本開示の少なくとも１つの実施例に係るゲート駆動方法において、
２つの表示周期の間に設定されるブランク期間に、前記リセット回路が、ブランクエリアリセット端子に入力されるブランキエリアリセット信号の制御によって、プルダウンノードの電位を有効電圧に制御することを更に含む。
２つの表示周期の間に設定されるブランク期間に、前記リセット回路が、ブランクエリアリセット端子に入力されるブランキエリアリセット信号の制御によって、プルダウンノードの電位を有効電圧に制御することを更に含む。
【0022】
第３の態様において、本開示の実施例は、上記ゲート駆動ユニットを複数段含むゲート駆動回路を更に提供する。
【0023】
任意選択で、前記スタート端子は、奇数行スタート端子と偶数行スタート端子とを含み、
１段目のゲート駆動ユニットを除き、各段のゲート駆動ユニットの奇数行スタート端子は、隣接する上段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続され、各段のゲート駆動ユニットの偶数行スタート端子は、隣接する上段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続され、
１段目のゲート駆動ユニットの奇数行スタート端子は、第１スタート信号入力端子に接続され、１段目のゲート駆動ユニットの偶数行スタート端子は、第２スタート信号入力端子に接続される。
１段目のゲート駆動ユニットを除き、各段のゲート駆動ユニットの奇数行スタート端子は、隣接する上段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続され、各段のゲート駆動ユニットの偶数行スタート端子は、隣接する上段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続され、
１段目のゲート駆動ユニットの奇数行スタート端子は、第１スタート信号入力端子に接続され、１段目のゲート駆動ユニットの偶数行スタート端子は、第２スタート信号入力端子に接続される。
【0024】
任意選択で、前記スタート端子は、順方向奇数行スタート端子と、逆方向奇数行スタート端子と、順方向偶数行スタート端子と、逆方向奇数行スタート端子を含み、前記ゲート駆動ユニットは、順方向走査制御端子と逆方向走査制御端子を更に含む。
１段目のゲート駆動ユニットを除き、各段のゲート駆動ユニットの順方向奇数行スタート端子は、隣接する上段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続され、各段のゲート駆動ユニットの順方向偶数行スタート端子は、隣接する上段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続される。
１段目のゲート駆動ユニットの順方向奇数行スタート端子は、第１順方向スタート信号入力端子に接続され、１段目のゲート駆動ユニットの順方向偶数行スタート端子は、第２順方向スタート信号入力端子に接続される。
最終段のゲート駆動ユニットを除き、各段のゲート駆動ユニットの逆方向奇数行スタート端子は、隣接する次段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続され、各段のゲート駆動ユニットの逆方向偶数行スタート端子は、隣接する次段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続される。
最終段のゲート駆動ユニットの逆方向奇数行スタート端子は、第１逆方向スタート信号入力端子に接続され、最終段のゲート駆動ユニットの逆方向偶数行スタート端子は、第２逆方向スタート信号入力端子に接続される。
１段目のゲート駆動ユニットを除き、各段のゲート駆動ユニットの順方向奇数行スタート端子は、隣接する上段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続され、各段のゲート駆動ユニットの順方向偶数行スタート端子は、隣接する上段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続される。
１段目のゲート駆動ユニットの順方向奇数行スタート端子は、第１順方向スタート信号入力端子に接続され、１段目のゲート駆動ユニットの順方向偶数行スタート端子は、第２順方向スタート信号入力端子に接続される。
最終段のゲート駆動ユニットを除き、各段のゲート駆動ユニットの逆方向奇数行スタート端子は、隣接する次段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続され、各段のゲート駆動ユニットの逆方向偶数行スタート端子は、隣接する次段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続される。
最終段のゲート駆動ユニットの逆方向奇数行スタート端子は、第１逆方向スタート信号入力端子に接続され、最終段のゲート駆動ユニットの逆方向偶数行スタート端子は、第２逆方向スタート信号入力端子に接続される。
【0025】
任意選択で、２ｎ（ｎは、正の整数である）－１段目のゲート駆動ユニットの第１クロック信号端子は、第１クロック信号入力端子に接続され、２ｎ－１段目のゲート駆動ユニットの第２クロック信号端子は、第２クロック信号入力端子に接続され、２ｎ－１段目のゲート駆動ユニットの第１クロック信号端子は、第５クロック信号入力端子に接続され、２ｎ－１段目のゲート駆動ユニットの第２クロック信号端子は、第６クロック信号入力端子に接続される。２ｎ段目のゲート駆動ユニットの第１クロック信号端子は、第３クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第２クロック信号端子は、第４クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第１クロック信号端子は、第７クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第２クロック信号端子は、第８クロック信号入力端子に接続される。
【0026】
第４の態様において、本開示の実施例は、上記ゲート駆動回路に応用されるゲート駆動方法を更に提供する。１フレームの画面表示時間は、第１表示周期と第２表示周期とを含む。前記ゲート駆動方法において、
第１表示周期では、前記ゲート駆動回路に含まれる各段のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を段階的に出力することと、
第２表示周期では、前記ゲート駆動回路に含まれる各段のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を段階的に出力することとを含む。
第１表示周期では、前記ゲート駆動回路に含まれる各段のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を段階的に出力することと、
第２表示周期では、前記ゲート駆動回路に含まれる各段のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を段階的に出力することとを含む。
【0027】
任意選択で、第１表示周期は、順次に設定されたＭ（Ｍは、前記ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）個の表示期間を含み、第２表示周期は、順次に設定されたＭ個の表示期間を含む。前記ゲート駆動方法において、順方向走査の際に、前記第１表示周期のｍ（ｍは、Ｍ以下の正の整数である）番目の表示期間では、前記ゲート駆動回路に含まれるｍ段目のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を出力することと、前記第２表示周期のｍ番目の表示期間では、前記ゲート駆動回路に含まれるｍ段目のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を出力することとを含む。
【0028】
任意選択で、第１表示周期は、順次に設定されたＭ（Ｍは、前記ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）個の表示期間を含み、第２表示周期は、順次に設定されたＭ個の表示期間を含む。前記ゲート駆動方法において、逆方向走査の際に、前記第１表示周期のｍ（ｍは、Ｍ以下の正の整数である）番目の表示期間では、前記ゲート駆動回路に含まれるＭ－ｍ＋１段目のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を出力することと、前記第２表示周期のｍ番目の表示期間では、前記ゲート駆動回路に含まれるＭ－ｍ＋１段目のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を出力することとを含む。
【0029】
第５の態様において、本開示の実施例は、表示基板を含み、更に、前記表示基板上に設けられた２Ｍ（Ｍは、ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）行のゲート線と、上記ゲート駆動回路とを含む表示パネルを更に提供する。
前記ゲート駆動回路のｍ（ｍは、Ｍ以下の正の整数である）段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線に接続され、
前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線に接続される。
前記ゲート駆動回路のｍ（ｍは、Ｍ以下の正の整数である）段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線に接続され、
前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線に接続される。
【0030】
第６の態様において、本開示の実施例は、表示基板を含み、更に、前記表示基板上に設けられた２Ｍ（Ｍは、ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）行のゲート線と、２つの上記ゲート駆動回路とを含む表示パネルを更に提供する。
１つ目の前記ゲート駆動回路のｍ（ｍは、Ｍ以下の正の整数である）段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の左端に接続される。
１つ目のゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の左端に接続される。
２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の右端に接続される。
２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の右端に接続される。
１つ目の前記ゲート駆動回路のｍ（ｍは、Ｍ以下の正の整数である）段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の左端に接続される。
１つ目のゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の左端に接続される。
２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の右端に接続される。
２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の右端に接続される。
【0031】
第７の態様において、本開示の実施例は、上記表示パネルを含む表示装置を更に提供する。
【図面の簡単な説明】
【0032】
【発明を実施するための形態】
【0033】
以下、本開示の実施例の図面を結びつけて、本開示の実施例の技術案を明確且つ完全的に説明する。明らかに、記載する実施例は、本開示の実施例の一部であり、全てではない。本開示の実施例に基づき、当業者が創造性のある労働を付与しなくても得られる全ての他の実施例は、いずれも本開示の保護範囲に属するものである。
【0034】
本開示の全ての実施例で使用されるトランジスタは、トライオード、薄膜トランジスタ、電界効果トランジスタ又は他の同じ特性デバイスである。本開示の実施例では、トランジスタの制御電極以外の２つの極を区別するために、一方の極を第１電極と呼び、他方の極を第２電極と呼ぶ。
【0035】
実際の動作において、前記トランジスタがトライオードである場合、前記制御電極は、ベースであり、前記第１電極は、コレクタであり、前記第２電極は、エミッタであり、又は、前記制御電極は、ベースであり、前記第１電極は、エミッタであり、前記第２電極は、コレクタである。
【0036】
実際の動作において、前記トランジスタが薄膜トランジスタ又は電界効果トランジスタである場合、前記制御電極はゲートであり、前記第１電極はドレインであり、前記第２電極はソースであり、又は、前記制御電極はゲートであり、前記第１電極はソースであり、前記第２電極はドレインである。
【0037】
図１に示すように、本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、スタート端子ＳＴＶと、第１ゲート駆動信号出力端子ＯＰ１と、第２ゲート駆動信号出力端子ＯＰ２と、プルアップ制御ノード制御回路１１と、プルアップノード制御回路１２と、第１ゲート駆動信号出力回路１３と、第２ゲート駆動信号出力回路１４と、プルダウンノード制御回路１５とを含む。
前記プルアップ制御ノード制御回路１１は、スタート端子ＳＴＶ、前記プルアップ制御ノードＰＵＣＮ及びプルダウンノードＰＤにそれぞれ接続され、前記スタート端子ＳＴＶに入力されるスタート信号の制御によって、プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御して維持し、プルダウンノードＰＤの電位の制御によって、前記プルアップ制御ノードＰＵＣＮの電位を無効電圧に制御するように構成される。
前記プルアップノード制御回路１２は、プルアップ制御ノードＰＵＣＮ、第１プルアップノードＰＵ１及び第２プルアップノードＰＵ２にそれぞれ接続され、前記プルアップ制御ノードＰＵＣＮの電位に応じて、第１プルアップノードＰＵ１の電位及び第２プルアップノードＰＵ２の電位を制御するように構成される。
前記第１ゲート駆動信号出力回路１３は、前記第１プルアップノードＰＵ１、前記第１ゲート駆動信号出力端子ＯＰ１、第１クロック信号端子及びプルダウンノードＰＤにそれぞれ接続され、前記第１プルアップノードＰＵ１の電位の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１と第１クロック信号端子との間の導通を制御し、前記プルダウンノードＰＤの電位の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１から出力される第１ゲート駆動信号のリセットを制御するように構成される。前記第１クロック信号端子ＣＫ１は、第１クロック信号を入力するための端子である。
前記第２ゲート駆動信号出力回路１４は、前記第２プルアップノードＰＵ２、前記第２ゲート駆動信号出力端子ＯＰ２、第２クロック信号端子及び前記プルダウンノードＰＤにそれぞれ接続され、前記第２プルアップノードＰＵ２の電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２と第２クロック信号端子との間の導通を制御し、前記プルダウンノードＰＤの電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２から出力される第２ゲート駆動信号のリセットを制御するように構成される。
前記プルダウンノード制御回路１５は、第３クロック信号端子、第４クロック信号端子、プルダウンノードＰＤ及びプルアップ制御ノードＰＵＣＮにそれぞれ接続され、第３クロック信号端子ＣＫ３に入力される第３クロック信号及び第４クロック信号端子ＣＫ４に入力される第４クロック信号の制御によって、前記プルダウンノードＰＤの電位を制御して維持し、前記プルアップ制御ノードＰＵＣＮの電位の制御によって前記プルダウンノードＰＤの電位をリセットするように構成される。
前記第２クロック信号端子ＣＫ２は、第２クロック信号を入力するための端子である。
前記プルアップ制御ノード制御回路１１は、スタート端子ＳＴＶ、前記プルアップ制御ノードＰＵＣＮ及びプルダウンノードＰＤにそれぞれ接続され、前記スタート端子ＳＴＶに入力されるスタート信号の制御によって、プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御して維持し、プルダウンノードＰＤの電位の制御によって、前記プルアップ制御ノードＰＵＣＮの電位を無効電圧に制御するように構成される。
前記プルアップノード制御回路１２は、プルアップ制御ノードＰＵＣＮ、第１プルアップノードＰＵ１及び第２プルアップノードＰＵ２にそれぞれ接続され、前記プルアップ制御ノードＰＵＣＮの電位に応じて、第１プルアップノードＰＵ１の電位及び第２プルアップノードＰＵ２の電位を制御するように構成される。
前記第１ゲート駆動信号出力回路１３は、前記第１プルアップノードＰＵ１、前記第１ゲート駆動信号出力端子ＯＰ１、第１クロック信号端子及びプルダウンノードＰＤにそれぞれ接続され、前記第１プルアップノードＰＵ１の電位の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１と第１クロック信号端子との間の導通を制御し、前記プルダウンノードＰＤの電位の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１から出力される第１ゲート駆動信号のリセットを制御するように構成される。前記第１クロック信号端子ＣＫ１は、第１クロック信号を入力するための端子である。
前記第２ゲート駆動信号出力回路１４は、前記第２プルアップノードＰＵ２、前記第２ゲート駆動信号出力端子ＯＰ２、第２クロック信号端子及び前記プルダウンノードＰＤにそれぞれ接続され、前記第２プルアップノードＰＵ２の電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２と第２クロック信号端子との間の導通を制御し、前記プルダウンノードＰＤの電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２から出力される第２ゲート駆動信号のリセットを制御するように構成される。
前記プルダウンノード制御回路１５は、第３クロック信号端子、第４クロック信号端子、プルダウンノードＰＤ及びプルアップ制御ノードＰＵＣＮにそれぞれ接続され、第３クロック信号端子ＣＫ３に入力される第３クロック信号及び第４クロック信号端子ＣＫ４に入力される第４クロック信号の制御によって、前記プルダウンノードＰＤの電位を制御して維持し、前記プルアップ制御ノードＰＵＣＮの電位の制御によって前記プルダウンノードＰＤの電位をリセットするように構成される。
前記第２クロック信号端子ＣＫ２は、第２クロック信号を入力するための端子である。
【0038】
本開示の少なくとも１つの実施例に係るゲート駆動ユニットの動作時、１フレームの画面表示時間は、第１表示周期及び第２表示周期に分割される。第１表示周期に含まれる第１出力期間では、前記ゲート駆動ユニットに含まれる第１ゲート駆動信号出力回路１３は、前記第１ゲート駆動信号出力端子ＯＰ１から有効電圧を出力するように制御し、第２表示周期に含まれる第２出力期間では、前記ゲート駆動ユニットに含まれる第２ゲート駆動信号出力回路１４は、前記第２ゲート駆動信号出力端子ＯＰ２から有効電圧を出力する。
【0039】
任意選択で、１フレームの画面表示時間は、順次に設定された第１表示周期と第２表示周期を含み、即ち、第１表示周期が先であり、第２表示周期が後であるが、これに限定されない。
任意選択で、１フレームの画面表示時間は、順次に設定された第２表示周期と第１表示周期を含み、即ち、第２表示周期が先であり、第１表示周期が後であるが、これに限定されない。
任意選択で、１フレームの画面表示時間は、順次に設定された第２表示周期と第１表示周期を含み、即ち、第２表示周期が先であり、第１表示周期が後であるが、これに限定されない。
【0040】
任意選択で、前記有効電圧は、ゲートアクセスされるトランジスタのオンを制御できる電圧である。例えば、該トランジスタがｎ型トランジスタである場合、前記有効電圧は高電圧であるが、これに限定されない。該トランジスタがｐ型トランジスタである場合、前記有効電圧は低電圧であるが、これに限定されない。
【0041】
任意選択で、前記無効電圧は、ゲートアクセスされるトランジスタのオフを制御できる電圧である。例えば、該トランジスタがｎ型トランジスタである場合、前記無効電圧は低電圧であるが、これに限定されない。該トランジスタがｐ型トランジスタである場合、前記無効電圧は高電圧であるが、これに限定されない。
【0042】
本開示の少なくとも１つの実施例に係るゲート駆動ユニットにおいて、１フレームの画面表示時間を２つの表示周期に分割し、１つの前記表示周期に含まれる出力期間に１つのゲート駆動信号を出力するように制御する。本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、奇数行と偶数行の交互出力を実現し、リフレッシュレートを低減して低消費電力を実現すると同時に、Ｆｌｉｃｋｅｒ（フリッカー）が増大するリスクを低減することができる。また、本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、２段階のゲート駆動信号出力を提供することができ、表示パネルの額縁の配線スペースを増大させることができる。
【0043】
本開示の少なくとも１つの実施例に係るゲート駆動ユニットの動作時、第１表示周期は、順次に設定された第１入力期間、第１出力期間、第１出力リセット期間、第１プルダウンノード制御期間及び第１出力オフ保持期間を含み、第２表示周期は、順次に設定された第２入力期間、第２出力期間、第２出力リセット期間、第２プルダウンノード制御期間及び第２出力オフ保持期間を含む。前記ゲート駆動方法において、
第１入力期間及び第２入力期間では、プルアップ制御ノード制御回路１１が、スタート信号の制御によって、プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御し、プルアップノード制御回路１２が、前記プルアップ制御ノードＰＵＣＮの電位に応じて、第１プルアップノードＰＵ１の電位及び第２プルアップノードＰＵ２の電位を有効電圧に制御することと、
第１出力期間では、プルアップ制御ノード制御回路１１が、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に維持し、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路１３が、前記第１プルアップノードＰＵ１の電位の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子ＯＰ１から有効電圧を出力するように制御することと、
第１出力リセット期間では、プルアップ制御ノード制御回路１１が、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に維持し、第１クロック信号端子に無効電圧が入力され、第１ゲート駆動信号出力回路１３が、前記第１プルアップノードＰＵ１の電位の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子ＯＰ１から無効電圧を出力するように制御することと、
第１プルダウンノード制御期間では、第３クロック信号端子に有効電圧が入力され、プルダウンノード制御回路１５が、ＣＫ３に入力される第３クロック信号の制御によって、プルダウンノードＰＤの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路１３が、前記プルダウンノードＰＤの電位の制御によって、前記第１ゲート駆動信号出力端子から出力する第１ゲート駆動信号のリセットを制御することと、
第１出力オフ保持期間では、プルダウンノード制御回路１５が、前記プルダウンノードＰＤの電圧を有効電圧に維持し、第１ゲート駆動信号出力回路１３が、前記プルダウンノードＰＤの電位の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１から出力する第１ゲート駆動信号のリセットを制御することと、
第２出力期間では、プルアップ制御ノード制御回路１１が、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に維持し、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路１４が、前記第２プルアップノードＰＵ２の電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子ＯＰ２から有効電圧を出力するように制御することと、
第２出力リセット期間では、プルアップ制御ノード制御回路１１が、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に維持し、第２クロック信号端子に無効電圧が入力され、第２ゲート駆動信号出力回路１４が、前記第２プルアップノードＰＵ２の電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子ＯＰ２から無効電圧を出力するように制御することと、
第２プルダウンノード制御期間では、第４クロック信号端子に有効電圧が入力され、プルダウンノード制御回路１５が、ＣＫ４に入力される第４クロック信号の制御によって、プルダウンノードＰＤの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路１４が、前記プルダウンノードＰＤの電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２から出力される第２ゲート駆動信号のリセットを制御することと、
第２出力オフ保持期間では、プルダウンノード制御回路１５が、前記プルダウンノードＰＤの電圧を有効電圧に維持し、第２ゲート駆動信号出力回路１４が、前記プルダウンノードＰＤの電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２から出力される第２ゲート駆動信号のリセットを制御することとを更に含む。
第１入力期間及び第２入力期間では、プルアップ制御ノード制御回路１１が、スタート信号の制御によって、プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御し、プルアップノード制御回路１２が、前記プルアップ制御ノードＰＵＣＮの電位に応じて、第１プルアップノードＰＵ１の電位及び第２プルアップノードＰＵ２の電位を有効電圧に制御することと、
第１出力期間では、プルアップ制御ノード制御回路１１が、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に維持し、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路１３が、前記第１プルアップノードＰＵ１の電位の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子ＯＰ１から有効電圧を出力するように制御することと、
第１出力リセット期間では、プルアップ制御ノード制御回路１１が、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に維持し、第１クロック信号端子に無効電圧が入力され、第１ゲート駆動信号出力回路１３が、前記第１プルアップノードＰＵ１の電位の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子ＯＰ１から無効電圧を出力するように制御することと、
第１プルダウンノード制御期間では、第３クロック信号端子に有効電圧が入力され、プルダウンノード制御回路１５が、ＣＫ３に入力される第３クロック信号の制御によって、プルダウンノードＰＤの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路１３が、前記プルダウンノードＰＤの電位の制御によって、前記第１ゲート駆動信号出力端子から出力する第１ゲート駆動信号のリセットを制御することと、
第１出力オフ保持期間では、プルダウンノード制御回路１５が、前記プルダウンノードＰＤの電圧を有効電圧に維持し、第１ゲート駆動信号出力回路１３が、前記プルダウンノードＰＤの電位の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１から出力する第１ゲート駆動信号のリセットを制御することと、
第２出力期間では、プルアップ制御ノード制御回路１１が、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に維持し、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路１４が、前記第２プルアップノードＰＵ２の電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子ＯＰ２から有効電圧を出力するように制御することと、
第２出力リセット期間では、プルアップ制御ノード制御回路１１が、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に維持し、第２クロック信号端子に無効電圧が入力され、第２ゲート駆動信号出力回路１４が、前記第２プルアップノードＰＵ２の電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子ＯＰ２から無効電圧を出力するように制御することと、
第２プルダウンノード制御期間では、第４クロック信号端子に有効電圧が入力され、プルダウンノード制御回路１５が、ＣＫ４に入力される第４クロック信号の制御によって、プルダウンノードＰＤの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路１４が、前記プルダウンノードＰＤの電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２から出力される第２ゲート駆動信号のリセットを制御することと、
第２出力オフ保持期間では、プルダウンノード制御回路１５が、前記プルダウンノードＰＤの電圧を有効電圧に維持し、第２ゲート駆動信号出力回路１４が、前記プルダウンノードＰＤの電位の制御によって、前記第２ゲート駆動信号出力端子ＯＰ２から出力される第２ゲート駆動信号のリセットを制御することとを更に含む。
【0044】
任意選択で、前記スタート端子は、奇数行スタート端子と偶数行スタート端子を含む。
前記プルアップ制御ノード制御回路は、前記奇数行スタート端子に有効電圧が入力された場合に前記プルアップ制御ノードの電位を有効電圧に制御して維持し、前記偶数行スタート端子に有効電圧が入力された場合に前記プルアップ制御ノードの電位を有効電圧に制御して維持し、前記プルダウンノードの電位が有効電圧の場合に前記プルアップ制御ノードの電位を無効電圧に制御するように構成される。
前記プルアップ制御ノード制御回路は、前記奇数行スタート端子に有効電圧が入力された場合に前記プルアップ制御ノードの電位を有効電圧に制御して維持し、前記偶数行スタート端子に有効電圧が入力された場合に前記プルアップ制御ノードの電位を有効電圧に制御して維持し、前記プルダウンノードの電位が有効電圧の場合に前記プルアップ制御ノードの電位を無効電圧に制御するように構成される。
【0045】
図２に示すように、図１に示す本開示の少なくとも１つの実施例に係るゲート駆動ユニットを基に、前記スタート端子は、奇数行スタート端子ＳＴＶ＿ＯＤＤ及び偶数行スタート端子ＳＴＶ＿ＥＶＥＮを含む。
前記プルアップ制御ノード制御回路１１は、前記奇数行スタート端子ＳＴＶ＿ＯＤＤと前記偶数行スタート端子ＳＴＶ＿ＥＶＥＮとプルアップ制御ノードＰＵＣＮにそれぞれ接続され、前記奇数行スタート端子ＳＴＶ＿ＯＤＤに有効電圧が入力されると、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御して維持し、前記偶数行スタート端子ＳＴＶ＿ＥＶＥＮに有効電圧が入力されると、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御して維持し、前記プルダウンノードＰＤの電位が有効電圧にされると、前記プルアップ制御ノードＰＵＣＮの電位を無効電圧に制御する。
前記プルアップ制御ノード制御回路１１は、前記奇数行スタート端子ＳＴＶ＿ＯＤＤと前記偶数行スタート端子ＳＴＶ＿ＥＶＥＮとプルアップ制御ノードＰＵＣＮにそれぞれ接続され、前記奇数行スタート端子ＳＴＶ＿ＯＤＤに有効電圧が入力されると、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御して維持し、前記偶数行スタート端子ＳＴＶ＿ＥＶＥＮに有効電圧が入力されると、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御して維持し、前記プルダウンノードＰＤの電位が有効電圧にされると、前記プルアップ制御ノードＰＵＣＮの電位を無効電圧に制御する。
【0046】
具体的には、前記プルアップ制御ノード制御回路は、
制御電極が前記奇数行スタート端子に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第１トランジスタと、
制御電極が前記偶数行スタート端子に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第２トランジスタと、
制御電極が前記プルダウンノードに接続され、第１電極が前記プルアップ制御ノードに接続され、第２電極が第２電圧端子に接続されたプルアップ制御ノードプルダウントランジスタと、
第１端子が前記プルアップ制御ノードに接続され、第２端子が第３電圧端子に接続されたプルアップ制御ノード維持容量とを含む。
制御電極が前記奇数行スタート端子に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第１トランジスタと、
制御電極が前記偶数行スタート端子に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第２トランジスタと、
制御電極が前記プルダウンノードに接続され、第１電極が前記プルアップ制御ノードに接続され、第２電極が第２電圧端子に接続されたプルアップ制御ノードプルダウントランジスタと、
第１端子が前記プルアップ制御ノードに接続され、第２端子が第３電圧端子に接続されたプルアップ制御ノード維持容量とを含む。
【0047】
具体的な実施において、前記第１電圧端子は高電圧端子であり、前記第２電圧端子は低電圧端子であり、前記第３電圧端子は低電圧端子であるが、これに限定されない。
【0048】
図３に示すように、図２に示す本開示の少なくとも１つの実施例に係るゲート駆動ユニットを基に、前記プルアップ制御ノード制御回路１１は、
ゲートが前記奇数行スタート端子ＳＴＶ＿ＯＤＤに接続され、ドレインが高電圧ＶＧＨを入力するための高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第１トランジスタＴ０１と、
ゲートが前記偶数行スタート端子ＳＴＶ＿ＥＶＥＮに接続され、ドレインが前記高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第２トランジスタＴ０２と、
ゲートが前記プルダウンノードＰＤに接続され、ドレインが前記プルアップ制御ノードＰＵＣＮに接続され、ソースが低電圧ＶＧＬを入力するための低電圧端子に接続されたプルアップ制御ノードプルダウントランジスタＴ１０と、
第１端子が前記プルアップ制御ノードＰＵＣＮに接続され、第２端子が前記低電圧端子に接続されたプルアップ制御ノード維持容量Ｃ１とを含む。
ゲートが前記奇数行スタート端子ＳＴＶ＿ＯＤＤに接続され、ドレインが高電圧ＶＧＨを入力するための高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第１トランジスタＴ０１と、
ゲートが前記偶数行スタート端子ＳＴＶ＿ＥＶＥＮに接続され、ドレインが前記高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第２トランジスタＴ０２と、
ゲートが前記プルダウンノードＰＤに接続され、ドレインが前記プルアップ制御ノードＰＵＣＮに接続され、ソースが低電圧ＶＧＬを入力するための低電圧端子に接続されたプルアップ制御ノードプルダウントランジスタＴ１０と、
第１端子が前記プルアップ制御ノードＰＵＣＮに接続され、第２端子が前記低電圧端子に接続されたプルアップ制御ノード維持容量Ｃ１とを含む。
【0049】
図３に示す本開示の少なくとも１つの実施例において、各トランジスタは、ｎ型薄膜トランジスタであるが、これに限定されない。
【0050】
図４に示すように、図１に示す本開示の少なくとも１つの実施例に係るゲート駆動ユニットを基に、前記スタート端子は、順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤ、逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤ、順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮ及び逆方向奇数行スタート端子ＳＴＶＢ＿ＥＶＥＮを含む。前記ゲート駆動ユニットは、順方向走査制御端子ＣＮ及び逆方向走査制御端子ＣＮＢを更に含む。
前記プルアップ制御ノード制御回路１１は、順方向走査制御端子ＣＮ、順方向奇数行スタート端子ＳＶＴＦ＿ＯＤＤ、プルアップ制御ノードＰＵＣＮ及び順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮにそれぞれ接続され、順方向走査時に、前記順方向走査制御端子ＣＮに入力される順方向走査制御信号の制御によって、前記順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤに有効電圧が入力される場合に前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御し、前記順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮに有効電圧が入力される場合に前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御して維持するように構成される。
前記プルアップ制御ノード制御回路１１は、更に、逆方向走査制御端子ＣＮＢ、逆方向奇数行スタート端子子ＳＴＶＢ＿ＯＤＤ及び逆方向偶数行スタート端子子ＳＴＶＢ＿ＥＶＥＮにそれぞれ接続され、逆方向走査時に、前記逆方向走査制御端子ＣＮＢに入力される逆方向走査制御信号の制御によって、前記逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤに有効電圧が入力される場合、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御し、前記逆方向偶数行スタート端子ＳＴＶＢ＿ＥＶＥＮに有効電圧が入力される場合、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御して維持するように構成される。
前記プルアップ制御ノード制御回路１１は、更に、前記プルダウンノードＰＤに接続され、前記プルダウンノードＰＤの電位が有効電圧である場合、前記プルアップ制御ノードＰＵＣＮの電位を無効電圧に制御するように構成される。
前記プルアップ制御ノード制御回路１１は、順方向走査制御端子ＣＮ、順方向奇数行スタート端子ＳＶＴＦ＿ＯＤＤ、プルアップ制御ノードＰＵＣＮ及び順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮにそれぞれ接続され、順方向走査時に、前記順方向走査制御端子ＣＮに入力される順方向走査制御信号の制御によって、前記順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤに有効電圧が入力される場合に前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御し、前記順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮに有効電圧が入力される場合に前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御して維持するように構成される。
前記プルアップ制御ノード制御回路１１は、更に、逆方向走査制御端子ＣＮＢ、逆方向奇数行スタート端子子ＳＴＶＢ＿ＯＤＤ及び逆方向偶数行スタート端子子ＳＴＶＢ＿ＥＶＥＮにそれぞれ接続され、逆方向走査時に、前記逆方向走査制御端子ＣＮＢに入力される逆方向走査制御信号の制御によって、前記逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤに有効電圧が入力される場合、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御し、前記逆方向偶数行スタート端子ＳＴＶＢ＿ＥＶＥＮに有効電圧が入力される場合、前記プルアップ制御ノードＰＵＣＮの電位を有効電圧に制御して維持するように構成される。
前記プルアップ制御ノード制御回路１１は、更に、前記プルダウンノードＰＤに接続され、前記プルダウンノードＰＤの電位が有効電圧である場合、前記プルアップ制御ノードＰＵＣＮの電位を無効電圧に制御するように構成される。
【0051】
任意選択で、前記プルアップ制御ノード制御回路は、
制御電極が前記順方向走査制御端子に接続され、第１電極が前記順方向奇数行スタート端子に接続された第１順方向走査制御トランジスタと、
制御電極が前記順方向走査制御端子に接続され、第１電極が前記順方向偶数行スタート端子に接続された第２順方向走査制御トランジスタと、
制御電極が前記逆方向走査制御端子に接続され、第１電極が第１プルアップ制御ノード制御トランジスタの制御電極に接続され、第２電極が前記逆方向奇数行スタート端子に接続された第１逆方向走査制御トランジスタと、
制御電極が前記逆方向走査制御端子に接続され、第１電極が第２プルアップ制御ノード制御トランジスタの制御電極に接続され、第２電極が前記逆方向偶数行スタート端子に接続された第２逆方向走査制御トランジスタと、
制御電極が前記第１順方向走査制御トランジスタの第２電極に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第１プルアップ制御ノード制御トランジスタと、
制御電極が前記第２順方向走査制御トランジスタの第２電極に接続され、第１電極が前記第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第２プルアップ制御ノード制御トランジスタと、
制御電極が前記プルダウンノードに接続され、第１電極が前記プルアップ制御ノードに接続され、第２電極が第２電圧端子に接続されたプルアップ制御ノードプルダウントランジスタと、
第１端子が前記プルアップ制御ノードに接続され、第２端子が第３電圧端子に接続されたプルアップ制御ノード維持容量とを含む。
制御電極が前記順方向走査制御端子に接続され、第１電極が前記順方向奇数行スタート端子に接続された第１順方向走査制御トランジスタと、
制御電極が前記順方向走査制御端子に接続され、第１電極が前記順方向偶数行スタート端子に接続された第２順方向走査制御トランジスタと、
制御電極が前記逆方向走査制御端子に接続され、第１電極が第１プルアップ制御ノード制御トランジスタの制御電極に接続され、第２電極が前記逆方向奇数行スタート端子に接続された第１逆方向走査制御トランジスタと、
制御電極が前記逆方向走査制御端子に接続され、第１電極が第２プルアップ制御ノード制御トランジスタの制御電極に接続され、第２電極が前記逆方向偶数行スタート端子に接続された第２逆方向走査制御トランジスタと、
制御電極が前記第１順方向走査制御トランジスタの第２電極に接続され、第１電極が第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第１プルアップ制御ノード制御トランジスタと、
制御電極が前記第２順方向走査制御トランジスタの第２電極に接続され、第１電極が前記第１電圧端子に接続され、第２電極が前記プルアップ制御ノードに接続された第２プルアップ制御ノード制御トランジスタと、
制御電極が前記プルダウンノードに接続され、第１電極が前記プルアップ制御ノードに接続され、第２電極が第２電圧端子に接続されたプルアップ制御ノードプルダウントランジスタと、
第１端子が前記プルアップ制御ノードに接続され、第２端子が第３電圧端子に接続されたプルアップ制御ノード維持容量とを含む。
【0052】
図５に示すように、図４に示す本開示の少なくとも１つの実施例に係るゲート駆動ユニットを基に、前記プルアップ制御ノード制御回路１１は、
ゲートが前記順方向走査制御端子ＣＮに接続され、ドレインが前記順方向奇数行スタート端子ＳＶＴＦ＿ＯＤＤに接続された第１順方向走査制御トランジスタＴ１と、
ゲートが前記順方向走査制御端子ＣＮに接続され、ドレインが前記順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮに接続された第２順方向走査制御トランジスタＴ３と、
ゲートが前記逆方向走査制御端子ＣＮＢに接続され、ドレインが第１プルアップ制御ノード制御トランジスタＴ５のゲートに接続され、ソースが前記逆方向奇数行スタート端子子ＳＴＶＢ＿ＯＤＤに接続された第１逆方向走査制御トランジスタＴ２と、
ゲートが前記逆方向走査制御端子ＣＮＢに接続され、ドレインが第２プルアップ制御ノード制御トランジスタＴ６のゲートに接続され、ソースが前記逆方向偶数行スタート端子ＳＴＶＢ＿ＥＶＥＮに接続された第２逆方向走査制御トランジスタＴ４と、
ゲートが前記第１順方向走査制御トランジスタＴ３のソースに接続され、ドレインが高電圧ＶＧＨを入力するための高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第１プルアップ制御ノード制御トランジスタＴ５と、
ゲートが前記第２順方向走査制御トランジスタＴ３のソースに接続され、ドレインが前記高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第２プルアップ制御ノード制御トランジスタＴ６と、
ゲートが前記プルダウンノードＰＤに接続され、ドレインが前記プルアップ制御ノードＰＵＣＮに接続され、第２電極が低電圧ＶＧＬを入力するための低電圧端子に接続されたプルアップ制御ノードプルダウントランジスタＴ１０と、
第１端子が前記プルアップ制御ノードＰＵＣＮに接続され、第２端子が低電圧端子に接続されたプルアップ制御ノード維持容量Ｃ２とを含む。
ゲートが前記順方向走査制御端子ＣＮに接続され、ドレインが前記順方向奇数行スタート端子ＳＶＴＦ＿ＯＤＤに接続された第１順方向走査制御トランジスタＴ１と、
ゲートが前記順方向走査制御端子ＣＮに接続され、ドレインが前記順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮに接続された第２順方向走査制御トランジスタＴ３と、
ゲートが前記逆方向走査制御端子ＣＮＢに接続され、ドレインが第１プルアップ制御ノード制御トランジスタＴ５のゲートに接続され、ソースが前記逆方向奇数行スタート端子子ＳＴＶＢ＿ＯＤＤに接続された第１逆方向走査制御トランジスタＴ２と、
ゲートが前記逆方向走査制御端子ＣＮＢに接続され、ドレインが第２プルアップ制御ノード制御トランジスタＴ６のゲートに接続され、ソースが前記逆方向偶数行スタート端子ＳＴＶＢ＿ＥＶＥＮに接続された第２逆方向走査制御トランジスタＴ４と、
ゲートが前記第１順方向走査制御トランジスタＴ３のソースに接続され、ドレインが高電圧ＶＧＨを入力するための高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第１プルアップ制御ノード制御トランジスタＴ５と、
ゲートが前記第２順方向走査制御トランジスタＴ３のソースに接続され、ドレインが前記高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第２プルアップ制御ノード制御トランジスタＴ６と、
ゲートが前記プルダウンノードＰＤに接続され、ドレインが前記プルアップ制御ノードＰＵＣＮに接続され、第２電極が低電圧ＶＧＬを入力するための低電圧端子に接続されたプルアップ制御ノードプルダウントランジスタＴ１０と、
第１端子が前記プルアップ制御ノードＰＵＣＮに接続され、第２端子が低電圧端子に接続されたプルアップ制御ノード維持容量Ｃ２とを含む。
【0053】
具体的な実施において、図６に示すように、図１に示す本開示の少なくとも１つの実施例に係るゲート駆動ユニットを基に、本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、リセット回路１６を更に含む。
前記リセット回路１６は、ブランクエリリセット端子ＲｓｔとプルダウンノードＰＤとにそれぞれ接続され、ブランクエリリセット端子Ｒｓｔに入力されるブランクエリリセット信号の制御によって、前記プルダウンノードＰＤの電位を有効電圧に制御するように構成される。
前記リセット回路１６は、ブランクエリリセット端子ＲｓｔとプルダウンノードＰＤとにそれぞれ接続され、ブランクエリリセット端子Ｒｓｔに入力されるブランクエリリセット信号の制御によって、前記プルダウンノードＰＤの電位を有効電圧に制御するように構成される。
【0054】
ブランク期間では、Ｒｓｔに有効電圧が入力され、リセット回路１６は、Ｒｓｔに入力されるブランクエリアリセット信号の制御によってＰＤの電位を有効電圧に制御して、ＰＵＣＮの電位と、ＯＰ１から出力される第１ゲート駆動信号とＯＰ２から出力される第２ゲート駆動信号のノイズ除去を制御する。
【0055】
任意選択で、前記プルアップノード制御回路は、
制御電極が第１電圧端子に接続され、第１電極が前記第１プルアップノードに接続され、第２電極が前記プルアップ制御ノードに接続された第１プルアップノード制御トランジスタと、
制御電極が前記第１電圧端子に接続され、第１電極が前記第２プルアップノードに接続され、第２電極が前記プルアップ制御ノードに接続された第２プルアップノード制御トランジスタとを含む。
制御電極が第１電圧端子に接続され、第１電極が前記第１プルアップノードに接続され、第２電極が前記プルアップ制御ノードに接続された第１プルアップノード制御トランジスタと、
制御電極が前記第１電圧端子に接続され、第１電極が前記第２プルアップノードに接続され、第２電極が前記プルアップ制御ノードに接続された第２プルアップノード制御トランジスタとを含む。
【0056】
具体的には、前記プルダウンノード制御回路は、
制御電極と第１電極が共に前記第３クロック信号端子に接続され、第２電極が前記プルダウンノードに接続された第１プルダウンノード制御トランジスタと、
制御電極と第２電極が共に前記第４クロック信号端子に接続され、第１電極が前記プルダウンノードに接続された第２プルダウンノード制御トランジスタと、
制御電極が前記プルアップ制御ノードに接続され、第１電極が前記プルダウンノードに接続され、第２電極が第２電圧端子に接続された第３プルダウンノード制御トランジスタと、
第１端子が前記プルダウンノードに接続され、第２端子が第４電圧端子に接続されたプルダウンノード維持容量とを含む。
制御電極と第１電極が共に前記第３クロック信号端子に接続され、第２電極が前記プルダウンノードに接続された第１プルダウンノード制御トランジスタと、
制御電極と第２電極が共に前記第４クロック信号端子に接続され、第１電極が前記プルダウンノードに接続された第２プルダウンノード制御トランジスタと、
制御電極が前記プルアップ制御ノードに接続され、第１電極が前記プルダウンノードに接続され、第２電極が第２電圧端子に接続された第３プルダウンノード制御トランジスタと、
第１端子が前記プルダウンノードに接続され、第２端子が第４電圧端子に接続されたプルダウンノード維持容量とを含む。
【0057】
任意選択で、前記第４電圧端子は、低電圧端子であるが、これに限定されない。
【0058】
任意選択で、前記第１ゲート駆動信号出力回路は、第１出力トランジスタ及び第１出力プルダウントランジスタを含む。
前記第１出力トランジスタの制御電極は、前記第１プルアップノードに接続され、前記第１出力トランジスタの第１電極は、前記第１クロック信号端子に接続され、前記第１出力トランジスタの第２電極は、前記第１ゲート駆動信号出力端子に接続される。
前記第１出力プルダウントランジスタの制御電極は、前記プルダウンノードに接続され、前記第１出力プルダウントランジスタの第１電極は、前記第１ゲート駆動信号出力端子に接続され、前記第１出力プルダウントランジスタの第２電極は、第２電圧端子に接続される。
前記第１出力トランジスタの制御電極は、前記第１プルアップノードに接続され、前記第１出力トランジスタの第１電極は、前記第１クロック信号端子に接続され、前記第１出力トランジスタの第２電極は、前記第１ゲート駆動信号出力端子に接続される。
前記第１出力プルダウントランジスタの制御電極は、前記プルダウンノードに接続され、前記第１出力プルダウントランジスタの第１電極は、前記第１ゲート駆動信号出力端子に接続され、前記第１出力プルダウントランジスタの第２電極は、第２電圧端子に接続される。
【0059】
任意選択で、前記第２ゲート駆動信号出力回路は、第２出力トランジスタと、第２出力プルダウントランジスタとを含む。
前記第２出力トランジスタの制御電極は、前記第２プルアップノードに接続され、前記第２出力トランジスタの第１電極は、前記第２クロック信号端子に接続され、前記第２出力トランジスタの第２電極は、前記第２ゲート駆動信号出力端子に接続される。
前記第２出力プルダウントランジスタの制御電極は、前記プルダウンノードに接続され、前記第２出力プルダウントランジスタの第１電極は、前記第２ゲート駆動信号出力端子に接続され、前記第２出力プルダウントランジスタの第２電極は、第２電圧端子に接続される。
前記第２出力トランジスタの制御電極は、前記第２プルアップノードに接続され、前記第２出力トランジスタの第１電極は、前記第２クロック信号端子に接続され、前記第２出力トランジスタの第２電極は、前記第２ゲート駆動信号出力端子に接続される。
前記第２出力プルダウントランジスタの制御電極は、前記プルダウンノードに接続され、前記第２出力プルダウントランジスタの第１電極は、前記第２ゲート駆動信号出力端子に接続され、前記第２出力プルダウントランジスタの第２電極は、第２電圧端子に接続される。
【0060】
図７に示すように、図６に示す本開示の少なくとも１つの実施例に係るゲート駆動ユニットを基に、本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、タッチ出力制御回路１７を更に含む。
前記タッチ出力制御回路１７は、タッチ出力制御端子ＥＮ＿Ｔ、第１ゲート駆動信号出力端子ＯＰ１及び第２ゲート駆動信号出力端子ＯＰ２にそれぞれ接続され、タッチ出力制御端子ＥＮ＿Ｔに入力されるタッチ出力制御信号の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１及び前記第２ゲート駆動信号出力端子ＯＰ２の両方が無効電圧の出力を制御するように構成される。
前記タッチ出力制御回路１７は、タッチ出力制御端子ＥＮ＿Ｔ、第１ゲート駆動信号出力端子ＯＰ１及び第２ゲート駆動信号出力端子ＯＰ２にそれぞれ接続され、タッチ出力制御端子ＥＮ＿Ｔに入力されるタッチ出力制御信号の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１及び前記第２ゲート駆動信号出力端子ＯＰ２の両方が無効電圧の出力を制御するように構成される。
【0061】
具体的な実施において、本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、タッチ期間でタッチ出力制御端子ＥＮ＿Ｔに入力されるタッチ出力制御信号の制御によってＯＰ１及びＯＰ２の両方が無効電圧を出力するように制御するタッチ出力制御回路１７を更に含み、タッチ期間で表示パネルのゲート線が開かれることによる誤表示を回避することができる。
【0062】
図８に示すように、図７に示す本開示の少なくとも１つの実施例に係るゲート駆動ユニットを基に、本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、アンビエント表示制御回路１８を更に含む。
前記アンビエント表示制御回路１８は、アンビエント表示制御端子ＥＮに入力されるアンビエント表示制御信号の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１及び前記第２ゲート駆動信号出力端子ＯＰ２からそれぞれ有効電圧を出力するように制御する。
前記アンビエント表示制御回路１８は、アンビエント表示制御端子ＥＮに入力されるアンビエント表示制御信号の制御によって、前記第１ゲート駆動信号出力端子ＯＰ１及び前記第２ゲート駆動信号出力端子ＯＰ２からそれぞれ有効電圧を出力するように制御する。
【0063】
任意選択で、本開示の少なくとも１つの実施例によるゲート駆動ユニットは、アンビエント表示制御回路１８を更に含む。アンビエント表示の際に、前記アンビエント表示制御回路１８は、アンビエント表示制御信号の制御によって、ＯＰ１及びＯＰ２からそれぞれ有効電圧を出力するように制御して、表示パネル上のゲート線がすべて開くように制御して残留電荷を放電する。
【0064】
図９に示すように、本開示の少なくとも１つのゲート駆動ユニットは、スタート端子、第１ゲート駆動信号出力端子ＯＰ１、第２ゲート駆動信号出力端子ＯＰ２、プルアップ制御ノード制御回路１１、プルアップノード制御回路１２、第１ゲート駆動信号出力回路１３、第２ゲート駆動信号出力回路１４、プルダウンノード制御回路１５、リセット回路１６、タッチ出力制御回路１７及びアンビエンド表示制御回路１８を含む。その中、
前記スタート端子は、順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤ、逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤ、順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮ及び逆方向奇数行スタート端子ＳＴＶＢ＿ＥＶＥＮを含み、前記ゲート駆動ユニットは、順方向走査制御端子ＣＮ及び逆方向走査制御端子ＣＮＢを更に含む。
前記プルアップ制御ノード制御回路１１は、
ゲートが前記順方向走査制御端子ＣＮに接続され、ドレインが前記順方向奇数行スタート端子ＳＶＴＦ＿ＯＤＤに接続された第１順方向走査制御トランジスタＴ１と、
ゲートが前記順方向走査制御端子ＣＮに接続され、ドレインが前記順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮに接続された第２順方向走査制御トランジスタＴ３と、
ゲートが前記逆方向走査制御端子ＣＮＢに接続され、ドレインが第１プルアップ制御ノード制御トランジスタＴ５のゲートに接続され、ソースが前記逆方向奇数行スタート端子子ＳＴＶＢ＿ＯＤＤに接続された第１逆方向走査制御トランジスタＴ２と、
ゲートが前記逆方向走査制御端子ＣＮＢに接続され、ドレインが第２プルアップ制御ノード制御トランジスタＴ６のゲートに接続され、ソースが前記逆方向偶数行スタート端子ＳＴＶＢ＿ＥＶＥＮに接続された第２逆方向走査制御トランジスタＴ４と、
ゲートが前記第１順方向走査制御トランジスタＴ３のソースに接続され、ドレインが高電圧ＶＧＨを入力するための高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第１プルアップ制御ノード制御トランジスタＴ５と、
ゲートが前記第２順方向走査制御トランジスタＴ３のソースに接続され、ドレインが前記高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第２プルアップ制御ノード制御トランジスタＴ６と、
ゲートが前記プルダウンノードＰＤに接続され、ドレインが前記プルアップ制御ノードＰＵＣＮに接続され、ソースが低電圧端子に接続されたプルアップ制御ノードプルダウントランジスタＴ１０と、
第１端子が前記プルアップ制御ノードＰＵＣＮに接続され、第２端子が低電圧ＶＧＬを入力するための低電圧端子に接続されたプルアップ制御ノード維持容量Ｃ１とを含む。
前記プルアップノード制御回路１２は、
ゲートが高電圧端子に接続され、ドレインが第１プルアップノードＰＵ１に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第１プルアップノード制御トランジスタＴ１１と、
ゲートが高電圧ＶＧＨを入力するための前記高電圧端子に接続され、ドレインが前記第２プルアップノードＰＵ２に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第２プルアップノード制御トランジスタＴ１２とを含む。
前記プルダウンノード制御回路１５は、
ゲートとドレインが共に第３クロック信号を入力するための前記第３クロック信号端子に接続され、ソースがプルダウンノードＰＤに接続された第１プルダウンノード制御トランジスタＴ７と、
ゲートとソースが共に第４クロック信号を入力するための前記第４クロック信号端子に接続され、ドレインが前記プルダウンノードＰＤに接続された第２プルダウンノード制御トランジスタＴ８と、
ゲートが前記プルアップ制御ノードＰＵＣＮに接続され、ドレインが前記プルダウンノードＰＤに接続され、ソースが前記低電圧端子に接続された第３プルダウンノード制御トランジスタＴ９と、
第１端子が前記プルダウンノードＰＤに接続され、第２端子が前記低電圧端子に接続されたプルダウンノード維持容量Ｃ２とを含む。
前記第１ゲート駆動信号出力回路１３は、第１出力トランジスタＴ１３及び第１出力プルダウントランジスタＴ１５を含む。
前記第１出力トランジスタＴ１３のゲートは、前記第１プルアップノードＰＵ１に接続され、前記第１出力トランジスタＴ１３のドレインは、前記第１クロック信号端子に接続され、前記第１出力トランジスタＴ１３のソースは、前記第１ゲート駆動信号出力端子ＯＰ１に接続される。前記第１クロック信号端子ＣＫ１は、第１クロック信号を入力するための端子である。
前記第１出力プルダウントランジスタＴ１５のゲートは、前記プルダウンノードＰＤに接続され、前記第１出力プルダウントランジスタＴ１５のドレインは、前記第１ゲート駆動信号出力端子ＯＰ１に接続され、前記第１出力プルダウントランジスタＴ１５のソースは、前記低電圧端子に接続される。
前記スタート端子は、順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤ、逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤ、順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮ及び逆方向奇数行スタート端子ＳＴＶＢ＿ＥＶＥＮを含み、前記ゲート駆動ユニットは、順方向走査制御端子ＣＮ及び逆方向走査制御端子ＣＮＢを更に含む。
前記プルアップ制御ノード制御回路１１は、
ゲートが前記順方向走査制御端子ＣＮに接続され、ドレインが前記順方向奇数行スタート端子ＳＶＴＦ＿ＯＤＤに接続された第１順方向走査制御トランジスタＴ１と、
ゲートが前記順方向走査制御端子ＣＮに接続され、ドレインが前記順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮに接続された第２順方向走査制御トランジスタＴ３と、
ゲートが前記逆方向走査制御端子ＣＮＢに接続され、ドレインが第１プルアップ制御ノード制御トランジスタＴ５のゲートに接続され、ソースが前記逆方向奇数行スタート端子子ＳＴＶＢ＿ＯＤＤに接続された第１逆方向走査制御トランジスタＴ２と、
ゲートが前記逆方向走査制御端子ＣＮＢに接続され、ドレインが第２プルアップ制御ノード制御トランジスタＴ６のゲートに接続され、ソースが前記逆方向偶数行スタート端子ＳＴＶＢ＿ＥＶＥＮに接続された第２逆方向走査制御トランジスタＴ４と、
ゲートが前記第１順方向走査制御トランジスタＴ３のソースに接続され、ドレインが高電圧ＶＧＨを入力するための高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第１プルアップ制御ノード制御トランジスタＴ５と、
ゲートが前記第２順方向走査制御トランジスタＴ３のソースに接続され、ドレインが前記高電圧端子に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第２プルアップ制御ノード制御トランジスタＴ６と、
ゲートが前記プルダウンノードＰＤに接続され、ドレインが前記プルアップ制御ノードＰＵＣＮに接続され、ソースが低電圧端子に接続されたプルアップ制御ノードプルダウントランジスタＴ１０と、
第１端子が前記プルアップ制御ノードＰＵＣＮに接続され、第２端子が低電圧ＶＧＬを入力するための低電圧端子に接続されたプルアップ制御ノード維持容量Ｃ１とを含む。
前記プルアップノード制御回路１２は、
ゲートが高電圧端子に接続され、ドレインが第１プルアップノードＰＵ１に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第１プルアップノード制御トランジスタＴ１１と、
ゲートが高電圧ＶＧＨを入力するための前記高電圧端子に接続され、ドレインが前記第２プルアップノードＰＵ２に接続され、ソースが前記プルアップ制御ノードＰＵＣＮに接続された第２プルアップノード制御トランジスタＴ１２とを含む。
前記プルダウンノード制御回路１５は、
ゲートとドレインが共に第３クロック信号を入力するための前記第３クロック信号端子に接続され、ソースがプルダウンノードＰＤに接続された第１プルダウンノード制御トランジスタＴ７と、
ゲートとソースが共に第４クロック信号を入力するための前記第４クロック信号端子に接続され、ドレインが前記プルダウンノードＰＤに接続された第２プルダウンノード制御トランジスタＴ８と、
ゲートが前記プルアップ制御ノードＰＵＣＮに接続され、ドレインが前記プルダウンノードＰＤに接続され、ソースが前記低電圧端子に接続された第３プルダウンノード制御トランジスタＴ９と、
第１端子が前記プルダウンノードＰＤに接続され、第２端子が前記低電圧端子に接続されたプルダウンノード維持容量Ｃ２とを含む。
前記第１ゲート駆動信号出力回路１３は、第１出力トランジスタＴ１３及び第１出力プルダウントランジスタＴ１５を含む。
前記第１出力トランジスタＴ１３のゲートは、前記第１プルアップノードＰＵ１に接続され、前記第１出力トランジスタＴ１３のドレインは、前記第１クロック信号端子に接続され、前記第１出力トランジスタＴ１３のソースは、前記第１ゲート駆動信号出力端子ＯＰ１に接続される。前記第１クロック信号端子ＣＫ１は、第１クロック信号を入力するための端子である。
前記第１出力プルダウントランジスタＴ１５のゲートは、前記プルダウンノードＰＤに接続され、前記第１出力プルダウントランジスタＴ１５のドレインは、前記第１ゲート駆動信号出力端子ＯＰ１に接続され、前記第１出力プルダウントランジスタＴ１５のソースは、前記低電圧端子に接続される。
【0065】
前記第２ゲート駆動信号出力回路１４は、第２出力トランジスタＴ１４及び第２出力プルダウントランジスタＴ１６を含む。
前記第２出力トランジスタＴ１４のゲートは、前記第２プルアップノードＰＵ２に接続され、前記第２出力トランジスタＴ１４のドレインは、前記第２クロック信号端子に接続され、前記第２出力トランジスタＴ１４のソースは、前記第２ゲート駆動信号出力端子ＯＰ２に接続される。前記第２クロック信号端子ＣＫ２は、第２クロック信号を入力するための端子である。
前記第２出力プルダウントランジスタＴ１６のゲートは、前記プルダウンノードＰＤに接続され、前記第２出力プルダウントランジスタＴ１６のドレインは、前記第２ゲート駆動信号出力端子ＯＰ２に接続され、前記第２出力プルダウントランジスタＴ１６のソースは、前記低電圧端子に接続される。
前記リセット回路１６は、リセットトランジスタＴ１７を含む。
前記リセットトランジスタＴ１７のゲートは、ブランクエリアリセット端子Ｒｓｔに接続され、前記リセットトランジスタＴ１７のソースは、前記プルダウンノードＰＤに接続され、前記リセットトランジスタＴ１７のドレインは、低電圧端子に接続される。
前記タッチ出力制御回路１７は、第１タッチ出力制御トランジスタＴ１８Ａ及び第２タッチ出力制御トランジスタＴ１８Ｂを含む。
前記第１タッチ出力制御トランジスタＴ１８Ａのゲートは、タッチ出力制御端子ＥＮ＿Ｔに接続され、前記第１タッチ出力制御トランジスタＴ１８Ａのソースは、前記第１ゲート駆動信号出力端子ＯＰ１に接続され、前記第１タッチ出力制御トランジスタＴ１８Ａのドレインは、低電圧端子に接続される。
前記第２タッチ出力制御トランジスタＴ１８Ｂのゲートは、前記タッチ出力制御端子ＥＮ＿Ｔに接続され、前記第２タッチ出力制御トランジスタＴ１８Ｂのソースは、前記第２ゲート駆動信号出力端子ＯＰ２に接続され、前記第２タッチ出力制御トランジスタＴ１８Ｂのドレインは、前記低電圧端子に接続される。
前記アンビエント表示制御回路１８は、第１アンビエント表示制御トランジスタＴ１９Ａ及び第２アンビエント表示制御トランジスタＴ１９Ｂを含む。
前記第１アンビエント表示制御トランジスタＴ１９Ａのゲート及び前記第１アンビエント表示制御トランジスタＴ１９Ａのソースは、共に前記アンビエント表示制御端子ＥＮに接続され、前記第１アンビエント表示制御トランジスタＴ１９Ａのドレインは、前記第１ゲート駆動信号出力端子ＯＰ１に接続される。前記第２アンビエント表示制御トランジスタＴ１９Ｂのゲート及び前記第２アンビエント表示制御トランジスタＴ１９Ｂのソースは、共に前記アンビエント表示制御端子ＥＮに接続され、前記第２アンビエント表示制御トランジスタＴ１９Ｂのドレインは、前記第２ゲート駆動信号出力端子ＯＰ２に接続される。
前記第２出力トランジスタＴ１４のゲートは、前記第２プルアップノードＰＵ２に接続され、前記第２出力トランジスタＴ１４のドレインは、前記第２クロック信号端子に接続され、前記第２出力トランジスタＴ１４のソースは、前記第２ゲート駆動信号出力端子ＯＰ２に接続される。前記第２クロック信号端子ＣＫ２は、第２クロック信号を入力するための端子である。
前記第２出力プルダウントランジスタＴ１６のゲートは、前記プルダウンノードＰＤに接続され、前記第２出力プルダウントランジスタＴ１６のドレインは、前記第２ゲート駆動信号出力端子ＯＰ２に接続され、前記第２出力プルダウントランジスタＴ１６のソースは、前記低電圧端子に接続される。
前記リセット回路１６は、リセットトランジスタＴ１７を含む。
前記リセットトランジスタＴ１７のゲートは、ブランクエリアリセット端子Ｒｓｔに接続され、前記リセットトランジスタＴ１７のソースは、前記プルダウンノードＰＤに接続され、前記リセットトランジスタＴ１７のドレインは、低電圧端子に接続される。
前記タッチ出力制御回路１７は、第１タッチ出力制御トランジスタＴ１８Ａ及び第２タッチ出力制御トランジスタＴ１８Ｂを含む。
前記第１タッチ出力制御トランジスタＴ１８Ａのゲートは、タッチ出力制御端子ＥＮ＿Ｔに接続され、前記第１タッチ出力制御トランジスタＴ１８Ａのソースは、前記第１ゲート駆動信号出力端子ＯＰ１に接続され、前記第１タッチ出力制御トランジスタＴ１８Ａのドレインは、低電圧端子に接続される。
前記第２タッチ出力制御トランジスタＴ１８Ｂのゲートは、前記タッチ出力制御端子ＥＮ＿Ｔに接続され、前記第２タッチ出力制御トランジスタＴ１８Ｂのソースは、前記第２ゲート駆動信号出力端子ＯＰ２に接続され、前記第２タッチ出力制御トランジスタＴ１８Ｂのドレインは、前記低電圧端子に接続される。
前記アンビエント表示制御回路１８は、第１アンビエント表示制御トランジスタＴ１９Ａ及び第２アンビエント表示制御トランジスタＴ１９Ｂを含む。
前記第１アンビエント表示制御トランジスタＴ１９Ａのゲート及び前記第１アンビエント表示制御トランジスタＴ１９Ａのソースは、共に前記アンビエント表示制御端子ＥＮに接続され、前記第１アンビエント表示制御トランジスタＴ１９Ａのドレインは、前記第１ゲート駆動信号出力端子ＯＰ１に接続される。前記第２アンビエント表示制御トランジスタＴ１９Ｂのゲート及び前記第２アンビエント表示制御トランジスタＴ１９Ｂのソースは、共に前記アンビエント表示制御端子ＥＮに接続され、前記第２アンビエント表示制御トランジスタＴ１９Ｂのドレインは、前記第２ゲート駆動信号出力端子ＯＰ２に接続される。
【0066】
図９に示す本開示の少なくとも１つの実施例において、全てのトランジスタは、ｎ型薄膜トランジスタであるが、これに限定されない。図９に示すゲート駆動ユニットの具体的な実施例は、動作時に有効電圧が高電圧であり、無効電圧が低電圧であるが、これに限定されない。
【0067】
図９に示す本開示の少なくとも１つの実施例において、前記第１電圧端子は高電圧端子であり、前記第２電圧端子、前記第３電圧端子及び前記第４電圧端子は、全て低電圧端子であるが、これに限定されない。
【0068】
図９に示す本開示の少なくとも１つの実施例において、動作時に、タッチ期間にＥＮ＿Ｔからハイレベルを出力し、Ｔ１８Ａ及びＴ１８Ｂが共にオンであることにより、ＯＰ１及びＯＰ２から共ににローレベルを出力するように制御し、表示パネルの画素セルの全てが動作しないように制御する。
異常に電源オフになってアンビエント表示の際に、ＥＮにハイレベルが入力されることによって、ＯＰ１及びＯＰ２から共にハイレベルを出力し、全てのゲート線を開くように制御して画素セル内の残留電荷を放電する。
異常に電源オフになってアンビエント表示の際に、ＥＮにハイレベルが入力されることによって、ＯＰ１及びＯＰ２から共にハイレベルを出力し、全てのゲート線を開くように制御して画素セル内の残留電荷を放電する。
【0069】
図９に示す本開示の少なくとも１つの実施例において、動作時に、順方向走査時にＣＮにハイレベルに入力され、ＣＮＢにローレベルに入力され、ＳＴＶＢ＿ＯＤＤ及びＳＴＶＢ＿ＥＶＥＮに共にローレベルに入力される。従来のゲート駆動ユニットとの相違点として、図１０に示すように、本開示の少なくとも１つの実施例において、１フレームの画面表示時間ＴＺを、第１表示周期Ｔｄ１と第２表示周期Ｔｄ２とに分割する。第１表示周期Ｔｄ１内の第１出力期間中にＯＰ１から高電圧を出力し、第２表示周期Ｔｄ２内の第２出力期間中にＯＰ２から高電圧を出力する。
第１表示周期Ｔｄ１は、順次に設定された第１入力期間ｔ１１、第１出力期間ｔ１２、第１出力リセット期間ｔ１３、第１プルダウンノード制御期間ｔ１４及び第１出力オフ保持期間ｔ１５を含む。第２表示周期Ｔｄ２は、順次に設定された第２入力期間ｔ２１、第２出力期間ｔ２２、第２出力リセット期間ｔ２３、第２プルダウンノード制御期間ｔ２４及び第２出力オフ保持期間ｔ２５を含む。前記第１表示周期Ｔｄ１の前にブランク期間ＴＢが設定される。
ブランク期間ＴＢでは、Ｒｓｔにハイレベルが入力され、Ｔ１７がオンしてＰＤの電位をプルアップする。
第１表示周期Ｔｄ１において、
第１入力期間ｔ１１では、ＳＴＶＦ＿ＯＤＤにハイレベルが入力され、ＳＴＶ＿ＥＶＥＮにローレベルが入力され、Ｔ１がオンし、Ｔ５のゲートにハイレベルが入力され、Ｔ５がオンし、ＰＵＣＮの電位をＶＧＨにプルアップし、Ｔ１１とＴ１２がオンし、ＰＵ１の電位とＰＵ２の電位が共にハイレベルになり、Ｔ１３とＴ１４が共にオンし、ＣＫ１にローレベルが入力され、ＣＫ２にローレベルが入力され、ＯＰ１からローレベルを出力し、ＯＰ２からローレベルを出力し、Ｔ９がオンし、ＰＤの電位をＶＧＬにプルダウンし、Ｃ１がＰＵＣＮの電位をハイレベルに保持する。
第１出力期間ｔ１２では、ＳＴＶＦ＿ＯＤＤにローレベルが入力され、ＳＴＶ＿ＥＶＥＮにローレベルが入力され、ＣＫ１にハイレベルに入力され、ブートストラップ作用によりＰＵ１の電位が更に上昇し、Ｔ１３がオンしてＯＰ１からハイレベルを出力し、ＰＵＣＮの電位とＰＵ２の電位が時刻ｔ１１のハイレベルに維持され、Ｔ９がオンしてＰＤの電位をＶＧＬに維持し、ＣＫ２にローレベルが入力され、ＯＰ２からローレベルを出力する。
第１出力リセット期間ｔ１３では、ＣＫ１にローレベルが入力され、ブートストラップ作用によりＰＵ１の電位が時刻ｔ１１のハイレベルに復帰し、Ｔ１３がオンのままであり、ＯＰ１からローレベルを出力し、ＣＫ２にローレベルが入力され、ＯＰ２からローレベルを出力する。
第１プルダウンノード制御期間ｔ１４では、ＣＫ３にハイレベルが入力され、Ｔ７がオンしてＰＤの電位をプルアップし、Ｔ１０、Ｔ１５、Ｔ１６がオンしてＰＵＣＮの電位をＶＧＬにプルダウンし、ＯＰ１、ＯＰ２から共にローレベルを出力するように制御する。
第１出力オフ保持期間ｔ１５では、ＣＫ３にローレベル、ハイレベルが間歇的に入力され、ＣＫ３にハイレベルが入力されると、Ｔ７がオンになるように制御してＰＤの電位をハイレベルに維持し、ＰＵＣＮの電位をＶＧＬに維持し、制御ＯＰ１、ＯＰ２から共にローレベルを出力するように制御する。
第２表示周期Ｔｄ２において、
第２入力期間ｔ２１では、ＳＴＶＦ＿ＯＤＤにローレベルが入力され、ＳＴＶ＿ＥＶＥＮにハイレベルが入力され、Ｔ３がオンし、Ｔ６のゲートにハイレベルが入力され、Ｔ６がオンしてＰＵＣＮの電位をＶＧＨにプルアップし、Ｔ１１とＴ１２がオンし、ＰＵ１の電位とＰＵ２の電位が共にハイレベルになり、Ｔ１３とＴ１４が共にオンし、ＣＫ１にローレベルが入力され、ＣＫ２にローレベルが入力され、ＯＰ１からローレベルを出力し、ＯＰ２からローレベルを出力し、Ｔ９がオンしてＰＤの電位をＶＧＬにプルダウンし、Ｃ１がＰＵＣＮの電位をハイレベルに維持する。
第２出力期間ｔ２２では、ＳＴＶＦ＿ＯＤＤにローレベルが入力され、ＳＴＶ＿ＥＶＥＮにローレベルが入力され、ＣＫ２にハイレベルが入力され、ブートストラップ作用によりＰＵ２の電位が更に上昇し、Ｔ１４がオンし、ＯＰ２からハイレベルを出力し、ＰＵＣＮの電位とＰＵ１の電位が時刻ｔ１１のハイレベルに維持され、Ｔ９がオンし、ＰＤの電位をＶＧＬに維持し、ＣＫ１にローレベルが入力され、ＯＰ１からローレベルを出力する。
第２出力リセット期間ｔ２３では、ＣＫ２にローレベルが入力され、ブートストラップ作用によりＰＵ２の電位が時刻ｔ２１のハイレベルに復帰し、Ｔ１４がオンのままであり、ＯＰ２からローレベルを出力し、ＣＫ１にローレベルが入力され、ＯＰ１からローレベルを出力する。
第２プルダウンノード制御期間ｔ２４では、ＣＫ４にハイレベルが入力され、Ｔ８がオンしてＰＤの電位をプルアップし、Ｔ１０、Ｔ１５、Ｔ１６がオンしてＰＵＣＮの電位をＶＧＬにプルダウンし、ＯＰ１、ＯＰ２から共にローレベルを出力するように制御する。
第２出力オフ保持期間ｔ２５では、ＣＫ４にローレベル、ハイレベルが間歇的に入力され、ＣＫ４にハイレベルが入力されると、Ｔ８がオンになるように制御してＰＤの電位をハイレベルに維持し、ＰＵＣＮの電位をＶＧＬに維持し、ＯＰ１、ＯＰ２から共にローレベルを出力するように制御する。
第１表示周期Ｔｄ１は、順次に設定された第１入力期間ｔ１１、第１出力期間ｔ１２、第１出力リセット期間ｔ１３、第１プルダウンノード制御期間ｔ１４及び第１出力オフ保持期間ｔ１５を含む。第２表示周期Ｔｄ２は、順次に設定された第２入力期間ｔ２１、第２出力期間ｔ２２、第２出力リセット期間ｔ２３、第２プルダウンノード制御期間ｔ２４及び第２出力オフ保持期間ｔ２５を含む。前記第１表示周期Ｔｄ１の前にブランク期間ＴＢが設定される。
ブランク期間ＴＢでは、Ｒｓｔにハイレベルが入力され、Ｔ１７がオンしてＰＤの電位をプルアップする。
第１表示周期Ｔｄ１において、
第１入力期間ｔ１１では、ＳＴＶＦ＿ＯＤＤにハイレベルが入力され、ＳＴＶ＿ＥＶＥＮにローレベルが入力され、Ｔ１がオンし、Ｔ５のゲートにハイレベルが入力され、Ｔ５がオンし、ＰＵＣＮの電位をＶＧＨにプルアップし、Ｔ１１とＴ１２がオンし、ＰＵ１の電位とＰＵ２の電位が共にハイレベルになり、Ｔ１３とＴ１４が共にオンし、ＣＫ１にローレベルが入力され、ＣＫ２にローレベルが入力され、ＯＰ１からローレベルを出力し、ＯＰ２からローレベルを出力し、Ｔ９がオンし、ＰＤの電位をＶＧＬにプルダウンし、Ｃ１がＰＵＣＮの電位をハイレベルに保持する。
第１出力期間ｔ１２では、ＳＴＶＦ＿ＯＤＤにローレベルが入力され、ＳＴＶ＿ＥＶＥＮにローレベルが入力され、ＣＫ１にハイレベルに入力され、ブートストラップ作用によりＰＵ１の電位が更に上昇し、Ｔ１３がオンしてＯＰ１からハイレベルを出力し、ＰＵＣＮの電位とＰＵ２の電位が時刻ｔ１１のハイレベルに維持され、Ｔ９がオンしてＰＤの電位をＶＧＬに維持し、ＣＫ２にローレベルが入力され、ＯＰ２からローレベルを出力する。
第１出力リセット期間ｔ１３では、ＣＫ１にローレベルが入力され、ブートストラップ作用によりＰＵ１の電位が時刻ｔ１１のハイレベルに復帰し、Ｔ１３がオンのままであり、ＯＰ１からローレベルを出力し、ＣＫ２にローレベルが入力され、ＯＰ２からローレベルを出力する。
第１プルダウンノード制御期間ｔ１４では、ＣＫ３にハイレベルが入力され、Ｔ７がオンしてＰＤの電位をプルアップし、Ｔ１０、Ｔ１５、Ｔ１６がオンしてＰＵＣＮの電位をＶＧＬにプルダウンし、ＯＰ１、ＯＰ２から共にローレベルを出力するように制御する。
第１出力オフ保持期間ｔ１５では、ＣＫ３にローレベル、ハイレベルが間歇的に入力され、ＣＫ３にハイレベルが入力されると、Ｔ７がオンになるように制御してＰＤの電位をハイレベルに維持し、ＰＵＣＮの電位をＶＧＬに維持し、制御ＯＰ１、ＯＰ２から共にローレベルを出力するように制御する。
第２表示周期Ｔｄ２において、
第２入力期間ｔ２１では、ＳＴＶＦ＿ＯＤＤにローレベルが入力され、ＳＴＶ＿ＥＶＥＮにハイレベルが入力され、Ｔ３がオンし、Ｔ６のゲートにハイレベルが入力され、Ｔ６がオンしてＰＵＣＮの電位をＶＧＨにプルアップし、Ｔ１１とＴ１２がオンし、ＰＵ１の電位とＰＵ２の電位が共にハイレベルになり、Ｔ１３とＴ１４が共にオンし、ＣＫ１にローレベルが入力され、ＣＫ２にローレベルが入力され、ＯＰ１からローレベルを出力し、ＯＰ２からローレベルを出力し、Ｔ９がオンしてＰＤの電位をＶＧＬにプルダウンし、Ｃ１がＰＵＣＮの電位をハイレベルに維持する。
第２出力期間ｔ２２では、ＳＴＶＦ＿ＯＤＤにローレベルが入力され、ＳＴＶ＿ＥＶＥＮにローレベルが入力され、ＣＫ２にハイレベルが入力され、ブートストラップ作用によりＰＵ２の電位が更に上昇し、Ｔ１４がオンし、ＯＰ２からハイレベルを出力し、ＰＵＣＮの電位とＰＵ１の電位が時刻ｔ１１のハイレベルに維持され、Ｔ９がオンし、ＰＤの電位をＶＧＬに維持し、ＣＫ１にローレベルが入力され、ＯＰ１からローレベルを出力する。
第２出力リセット期間ｔ２３では、ＣＫ２にローレベルが入力され、ブートストラップ作用によりＰＵ２の電位が時刻ｔ２１のハイレベルに復帰し、Ｔ１４がオンのままであり、ＯＰ２からローレベルを出力し、ＣＫ１にローレベルが入力され、ＯＰ１からローレベルを出力する。
第２プルダウンノード制御期間ｔ２４では、ＣＫ４にハイレベルが入力され、Ｔ８がオンしてＰＤの電位をプルアップし、Ｔ１０、Ｔ１５、Ｔ１６がオンしてＰＵＣＮの電位をＶＧＬにプルダウンし、ＯＰ１、ＯＰ２から共にローレベルを出力するように制御する。
第２出力オフ保持期間ｔ２５では、ＣＫ４にローレベル、ハイレベルが間歇的に入力され、ＣＫ４にハイレベルが入力されると、Ｔ８がオンになるように制御してＰＤの電位をハイレベルに維持し、ＰＵＣＮの電位をＶＧＬに維持し、ＯＰ１、ＯＰ２から共にローレベルを出力するように制御する。
【0070】
本開示の少なくとも１つの実施例に係るゲート駆動方法は、上記ゲート駆動ユニットを駆動するための方法であって、１フレームの画面表示時間は、第１入力期間と第１出力期間とがこの順に設定された第１表示周期と、第２入力期間と第２出力期間とがこの順に設定された第２表示周期とを含む。前記ゲート駆動方法において、第１入力期間及び第２入力期間では、プルアップ制御ノード制御回路が、スタート信号の制御によって、プルアップ制御ノードの電位を有効電圧に制御し、プルアップノード制御回路が、前記プルアップ制御ノードの電位に応じて、第１プルアップノードの電位及び第２プルアップノードの電位を有効電圧に制御することと、
第１出力期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から有効電圧を出力するように制御することと、
第２出力期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から有効電圧を出力するように制御することとを含む。
第１出力期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から有効電圧を出力するように制御することと、
第２出力期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から有効電圧を出力するように制御することとを含む。
【0071】
本開示の少なくとも１つの実施例に係るゲート駆動方法において、１フレームの画面表示時間を第１表示周期及び第２表示周期に分割し、第１表示周期に含まれる第１出力期間では、前記ゲート駆動ユニットに含まれる第１ゲート駆動信号出力回路は、前記第１ゲート駆動信号出力端子から有効電圧を出力するように制御し、第２表示周期に含まれる第２出力期間では、前記ゲート駆動ユニットに含まれる第２ゲート駆動信号出力回路は、前記第２ゲート駆動信号出力端子から有効電圧を出力する。
【0072】
本開示の少なくとも１つの実施例に係るゲート駆動方法において、１フレームの画面表示時間を２つの表示周期に分割し、１つの前記表示周期に含まれる出力期間に１つのゲート駆動信号を出力するように制御する。本開示の少なくとも１つの実施例に係るゲート駆動方法において、奇数行と偶数行の交互出力を実現し、リフレッシュレートを低減することができる。クロック信号のパルス幅が高いリフレッシュレート時に一致するように保証されるため、低消費電力を実現すると同時に、Ｆｌｉｃｋｅｒ（フリッカー）が増大するリスクを低減することができる。また、本開示の少なくとも１つの実施例に係るゲート駆動方法は、２段階のゲート駆動信号出力を提供することができ、表示パネルの額縁の配線スペースを増大させることができる。
【0073】
任意選択で、前記第１表示周期は、前記第１出力期間の後に設定された第１出力リセット期間と第１プルダウンノード制御期間とを更に含み、前記第２表示周期は、前記第２出力期間の後に設定された第２出力リセット期間と第２プルダウンノード制御期間とを更に含む。前記ゲート駆動方法において、第１出力リセット期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第１クロック信号端子に無効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御することと、第１プルダウンノード制御期間では、第３クロック信号端子に有効電圧が入力され、プルダウンノード制御回路が、第３クロック信号の制御によって、プルダウンノードの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御することと、第２出力リセット期間では、プルアップ制御ノード制御回路が前記プルアップ制御ノードの電位を有効電圧に維持し、第２クロック信号端子に無効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、第２プルダウンノード制御期間では、第４クロック信号端子に有効電圧が入力され、プルダウンノード制御回路が、第４クロック信号の制御によってプルダウンノードの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御することとを更に含む
【0074】
任意選択で、第１出力リセット期間では、プルアップ制御ノード制御回路は、前記プルアップ制御ノードの電位を有効電圧に維持し、第１ゲート駆動信号出力回路は、第１ゲート駆動信号出力端子から無効電圧を出力するように制御する。第１プルダウンノード制御期間では、プルダウンノード制御回路は、プルダウンノードの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路は、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御する。第２出力リセット期間では、プルアップ制御ノード制御回路は、前記プルアップ制御ノードの電位を有効電圧に維持し、第２ゲート駆動信号出力回路は、第２ゲート駆動信号出力端子から無効電圧を出力するように制御する。第２プルダウンノード制御期間では、プルダウンノード制御回路は、プルダウンノードの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路は、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御する。
【0075】
任意選択で、前記第１表示周期は、前記第１プルダウンノード制御期間の後に設定された第１出力オフ保持期間を更に含み、前記第２表示周期は、前記第２プルダウンノード制御期間の後に設定された第２出力オフ保持期間を更に含む。前記ゲート駆動方法において、第１出力オフ保持期間では、プルダウンノード制御回路が前記プルダウンノードの電圧を有効電圧に制御し、第１ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第１ゲート駆動信号出力端子から出力される第１ゲート駆動信号のリセットを制御することと、第２出力オフ保持期間では、プルダウンノード制御回路が前記プルダウンノードの電圧を有効電圧に制御し、第２ゲート駆動信号出力回路が、前記プルダウンノードの電位の制御によって、前記第２ゲート駆動信号出力端子から出力される第２ゲート駆動信号のリセットを制御することとを更に含む。
【0076】
具体的な実施において、第１出力オフ保持期間では、プルダウンノード制御回路は、前記プルダウンノードの電圧を有効電圧に維持し、第１ゲート駆動信号出力回路は、第１ゲート駆動信号のリセットを制御する。第２出力オフ保持期間では、プルダウンノード制御回路は、前記プルダウンノードの電圧を有効電圧に維持し、第２ゲート駆動信号出力回路は、第２ゲート駆動信号をリセットする。
【0077】
任意選択で、本開示の少なくとも１つの実施例に係るゲート駆動方法において、第１入力期間及び第２入力期間では、第１クロック信号端子及び第２クロック信号端子に無効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御し、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、第１出力期間では、第２クロック信号端子に有効電圧が入力され、第２ゲート駆動信号出力回路が、前記第２プルアップノードの電位の制御によって、前記第２ゲート駆動信号出力端子と第２クロック信号端子との間の導通を制御して第２ゲート駆動信号出力端子から無効電圧を出力するように制御することと、第２出力期間では、第１クロック信号端子に有効電圧が入力され、第１ゲート駆動信号出力回路が、前記第１プルアップノードの電位の制御によって、前記第１ゲート駆動信号出力端子と第１クロック信号端子との間の導通を制御して第１ゲート駆動信号出力端子から無効電圧を出力するように制御することとを更に含む。
【0078】
任意選択で、第１入力期間及び前記第２入力期間では、第１ゲート駆動信号出力回路は、第１ゲート駆動信号出力端子から無効電圧を出力させるように制御し、第２ゲート駆動信号出力回路は、第２ゲート駆動信号出力端子から無効電圧を出力させるように制御する。第１出力期間では、第２ゲート駆動信号出力回路は、第２ゲート駆動信号出力端子から無効電圧を出力するように制御する。第２出力期間では、第１ゲート駆動信号出力回路は、第１ゲート駆動信号出力端子から無効電圧を出力するように制御する。
【0079】
任意選択で、前記ゲート駆動ユニットにリセット回路を更に含み、本開示の少なくとも１つの実施例に係るゲート駆動方法において、
２つの表示周期の間に設定されるブランク期間に、前記リセット回路が、ブランクエリアリセット端子に入力されるブランキエリアリセット信号の制御によって、プルダウンノードの電位を有効電圧に制御することを更に含む。
２つの表示周期の間に設定されるブランク期間に、前記リセット回路が、ブランクエリアリセット端子に入力されるブランキエリアリセット信号の制御によって、プルダウンノードの電位を有効電圧に制御することを更に含む。
【0080】
具体的な実施において、ブランク期間では、リセット回路は、ブランクエリアリセット端子に入力されるブランクエリアリセット信号の制御によって、プルダウンノードの電位を有効電圧に制御して、第１ゲート駆動信号及び第２ゲート駆動信号をノイズ除去処理する。
【0081】
本開示の少なくとも１つの実施例に係るゲート駆動回路は、上記のゲート駆動ユニットを複数段含む。
【0082】
任意選択で、前記スタート端子は、奇数行スタート端子と偶数行スタート端子とを含み、１段目のゲート駆動ユニットを除き、各段のゲート駆動ユニットの奇数行スタート端子は、隣接する上段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続され、各段のゲート駆動ユニットの偶数行スタート端子は、隣接する上段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続され、
１段目のゲート駆動ユニットの奇数行スタート端子は、第１スタート信号入力端子に接続され、１段目のゲート駆動ユニットの偶数行スタート端子は、第２スタート信号入力端子に接続される。
１段目のゲート駆動ユニットの奇数行スタート端子は、第１スタート信号入力端子に接続され、１段目のゲート駆動ユニットの偶数行スタート端子は、第２スタート信号入力端子に接続される。
【0083】
別の具体的な実施形態において、前記スタート端子は、順方向奇数行スタート端子と、逆方向奇数行スタート端子と、順方向偶数行スタート端子と、逆方向奇数行スタート端子を含み、前記ゲート駆動ユニットは、順方向走査制御端子と逆方向走査制御端子を更に含む。
１段目のゲート駆動ユニットを除き、各段のゲート駆動ユニットの順方向奇数行スタート端子は、隣接する上段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続される。各段のゲート駆動ユニットの順方向偶数行スタート端子は、隣接する上段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続される。
１段目のゲート駆動ユニットの順方向奇数行スタート端子は、第１順方向スタート信号入力端子に接続される。１段目のゲート駆動ユニットの順方向偶数行スタート端子は、第２順方向スタート信号入力端子に接続される。
最終段のゲート駆動ユニットを除き、各段のゲート駆動ユニットの逆方向奇数行スタート端子は、隣接する次段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続される。各段のゲート駆動ユニットの逆方向偶数行スタート端子は、隣接する次段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続される。
最終段のゲート駆動ユニットの逆方向奇数行スタート端子は、第１逆方向スタート信号入力端子に接続される。最終段のゲート駆動ユニットの逆方向偶数行スタート端子は、第２逆方向スタート信号入力端子に接続される。
１段目のゲート駆動ユニットを除き、各段のゲート駆動ユニットの順方向奇数行スタート端子は、隣接する上段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続される。各段のゲート駆動ユニットの順方向偶数行スタート端子は、隣接する上段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続される。
１段目のゲート駆動ユニットの順方向奇数行スタート端子は、第１順方向スタート信号入力端子に接続される。１段目のゲート駆動ユニットの順方向偶数行スタート端子は、第２順方向スタート信号入力端子に接続される。
最終段のゲート駆動ユニットを除き、各段のゲート駆動ユニットの逆方向奇数行スタート端子は、隣接する次段のゲート駆動ユニットの第１ゲート駆動信号出力端子に接続される。各段のゲート駆動ユニットの逆方向偶数行スタート端子は、隣接する次段のゲート駆動ユニットの第２ゲート駆動信号出力端子に接続される。
最終段のゲート駆動ユニットの逆方向奇数行スタート端子は、第１逆方向スタート信号入力端子に接続される。最終段のゲート駆動ユニットの逆方向偶数行スタート端子は、第２逆方向スタート信号入力端子に接続される。
【0084】
任意選択で、２ｎ（ｎは、正の整数である）－１段目のゲート駆動ユニットの第１クロック信号端子は、第１クロック信号入力端子に接続され、２ｎ－１段目のゲート駆動ユニットの第２クロック信号端子は、第２クロック信号入力端子に接続され、２ｎ－１段目のゲート駆動ユニットの第１クロック信号端子は、第５クロック信号入力端子に接続され、２ｎ－１段目のゲート駆動ユニットの第２クロック信号端子は、第６クロック信号入力端子に接続される。
２ｎ段目のゲート駆動ユニットの第１クロック信号端子は、第３クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第２クロック信号端子は、第４クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第１クロック信号端子は、第７クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第２クロック信号端子は、第８クロック信号入力端子に接続される。
２ｎ段目のゲート駆動ユニットの第１クロック信号端子は、第３クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第２クロック信号端子は、第４クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第１クロック信号端子は、第７クロック信号入力端子に接続され、２ｎ段目のゲート駆動ユニットの第２クロック信号端子は、第８クロック信号入力端子に接続される。
【0085】
図１１に示すように、本開示の少なくとも１つの実施例に係るゲート駆動回路は、上記ゲート駆動ユニットを複数段含む。
前記ゲート駆動ユニットのスタート端子は、順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤ、逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤ、順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮ及び逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤを含む。
奇数段ゲート駆動ユニットのＯＰ１は、隣接する次段のゲート駆動ユニット（偶数段ゲート駆動ユニット）の順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮに接続される。奇数段ゲート駆動ユニットのＯＰ２は、隣接する次段のゲート駆動ユニット（偶数段ゲート駆動ユニット）の順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤに接続される。偶数段ゲート駆動ユニットのＯＰ２は、隣接する上段のゲート駆動ユニット（奇数段ゲート駆動ユニット）の逆方向偶数行スタート端子ＳＴＶＢ＿ＥＶＥＮに接続される。偶数段ゲート駆動ユニットのＯＰ１は、隣接する上段のゲート駆動ユニット（奇数段ゲート駆動ユニット）の逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤに接続される。
偶数段ゲート駆動ユニットのＯＰ１は、隣接する次段のゲート駆動ユニット（奇数段ゲート駆動ユニット）の順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮに接続される。偶数段ゲート駆動ユニットのＯＰ２は、隣接する次段のゲート駆動ユニット（奇数段ゲート駆動ユニット）の順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤに接続される。奇数段ゲート駆動ユニットのＯＰ２は、隣接する上段のゲート駆動ユニット（偶数段ゲート駆動ユニット）の逆方向偶数行スタート端子ＳＴＶＢ＿ＥＶＥＮに接続される。奇数段ゲート駆動ユニットのＯＰ１は、隣接する上段のゲート駆動ユニット（偶数段ゲート駆動ユニット）の逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤに接続される。
また、奇数段ゲート駆動ユニットの第１クロック信号端子ＣＫ１は、第１入力クロック信号端子ＣＬＫ１に接続され、奇数段ゲート駆動ユニットの第２クロック信号端子ＣＫ２は、第２入力クロック信号端子ＣＬＫ２に接続され、奇数段ゲート駆動ユニットの第３クロック信号端子ＣＫ３は、第５入力クロック信号端子ＣＬＫ５に接続され、奇数段ゲート駆動ユニットの第４クロック信号端子ＣＫ４は、第６入力クロック信号端子ＣＬＫ６に接続される。偶数段ゲート駆動ユニットの第１クロック信号端子ＣＫ１は、第３入力クロック信号端子ＣＬＫ３に接続され、偶数段ゲート駆動ユニットの第２クロック信号端子ＣＫ２は、第４入力クロック信号端子ＣＬＫ４に接続され、偶数段ゲート駆動ユニットの第３クロック信号端子ＣＫ３は、第７入力クロック信号端子ＣＬＫ７に接続され、偶数段ゲート駆動ユニットの第４クロック信号端子ＣＫ４は、第８入力クロック信号端子ＣＬＫ８に接続される。
前記ゲート駆動ユニットのスタート端子は、順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤ、逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤ、順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮ及び逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤを含む。
奇数段ゲート駆動ユニットのＯＰ１は、隣接する次段のゲート駆動ユニット（偶数段ゲート駆動ユニット）の順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮに接続される。奇数段ゲート駆動ユニットのＯＰ２は、隣接する次段のゲート駆動ユニット（偶数段ゲート駆動ユニット）の順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤに接続される。偶数段ゲート駆動ユニットのＯＰ２は、隣接する上段のゲート駆動ユニット（奇数段ゲート駆動ユニット）の逆方向偶数行スタート端子ＳＴＶＢ＿ＥＶＥＮに接続される。偶数段ゲート駆動ユニットのＯＰ１は、隣接する上段のゲート駆動ユニット（奇数段ゲート駆動ユニット）の逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤに接続される。
偶数段ゲート駆動ユニットのＯＰ１は、隣接する次段のゲート駆動ユニット（奇数段ゲート駆動ユニット）の順方向偶数行スタート端子ＳＴＶＦ＿ＥＶＥＮに接続される。偶数段ゲート駆動ユニットのＯＰ２は、隣接する次段のゲート駆動ユニット（奇数段ゲート駆動ユニット）の順方向奇数行スタート端子ＳＴＶＦ＿ＯＤＤに接続される。奇数段ゲート駆動ユニットのＯＰ２は、隣接する上段のゲート駆動ユニット（偶数段ゲート駆動ユニット）の逆方向偶数行スタート端子ＳＴＶＢ＿ＥＶＥＮに接続される。奇数段ゲート駆動ユニットのＯＰ１は、隣接する上段のゲート駆動ユニット（偶数段ゲート駆動ユニット）の逆方向奇数行スタート端子ＳＴＶＢ＿ＯＤＤに接続される。
また、奇数段ゲート駆動ユニットの第１クロック信号端子ＣＫ１は、第１入力クロック信号端子ＣＬＫ１に接続され、奇数段ゲート駆動ユニットの第２クロック信号端子ＣＫ２は、第２入力クロック信号端子ＣＬＫ２に接続され、奇数段ゲート駆動ユニットの第３クロック信号端子ＣＫ３は、第５入力クロック信号端子ＣＬＫ５に接続され、奇数段ゲート駆動ユニットの第４クロック信号端子ＣＫ４は、第６入力クロック信号端子ＣＬＫ６に接続される。偶数段ゲート駆動ユニットの第１クロック信号端子ＣＫ１は、第３入力クロック信号端子ＣＬＫ３に接続され、偶数段ゲート駆動ユニットの第２クロック信号端子ＣＫ２は、第４入力クロック信号端子ＣＬＫ４に接続され、偶数段ゲート駆動ユニットの第３クロック信号端子ＣＫ３は、第７入力クロック信号端子ＣＬＫ７に接続され、偶数段ゲート駆動ユニットの第４クロック信号端子ＣＫ４は、第８入力クロック信号端子ＣＬＫ８に接続される。
【0086】
図１１において、記号ＳＴＶ＿Ｏのものは、奇数行スタート信号であり、記号ＳＴＶ＿Ｅのものは、偶数行スタート信号である。
【0087】
図１１では、４段のゲート駆動ユニットを模式的に示しており、記号Ｓ１のものが１段目のゲート駆動ユニット、記号Ｓ２のものが２段目のゲート駆動ユニット、記号Ｓ１１のものが１１段目のゲート駆動ユニット、記号Ｓ１２のものが１２段目のゲート駆動ユニットである。
図１１において、記号Ｏｐ１のものは、Ｓ１の第１ゲート駆動信号出力端子であり、記号Ｏｐ２のものは、Ｓ１の第２ゲート駆動信号出力端子であり、記号Ｏｐ３のものは、Ｓ２の第１ゲート駆動信号出力端子であり、記号Ｏｐ４のものは、Ｓ２の第２ゲート駆動信号出力端子であり、記号Ｏｐ２１のものは、Ｓ１１の第１ゲート駆動信号出力端子であり、記号Ｏｐ２２のものは、Ｓ１１の第２ゲート駆動信号出力端子であり、記号Ｏｐ２３のものは、Ｓ１２の第１ゲート駆動信号出力端子であり、記号Ｏｐ２４のものは、Ｓ１２の第２ゲート駆動信号出力端子である。
Ｏｐ１は、１行目ゲート線に接続され、Ｏｐ２は、２行目ゲート線に接続され、Ｏｐ３は、３行目ゲート線に接続され、Ｏｐ４は、４行目ゲート線に接続され、Ｏｐ２１は、２１行目ゲート線に接続され、Ｏｐ２２は、２２行目ゲート線に接続され、Ｏｐ２３は、２３行目ゲート線に接続され、Ｏｐ２４は、２４行目ゲート線に接続される。
図１１において、記号Ｏｐ１のものは、Ｓ１の第１ゲート駆動信号出力端子であり、記号Ｏｐ２のものは、Ｓ１の第２ゲート駆動信号出力端子であり、記号Ｏｐ３のものは、Ｓ２の第１ゲート駆動信号出力端子であり、記号Ｏｐ４のものは、Ｓ２の第２ゲート駆動信号出力端子であり、記号Ｏｐ２１のものは、Ｓ１１の第１ゲート駆動信号出力端子であり、記号Ｏｐ２２のものは、Ｓ１１の第２ゲート駆動信号出力端子であり、記号Ｏｐ２３のものは、Ｓ１２の第１ゲート駆動信号出力端子であり、記号Ｏｐ２４のものは、Ｓ１２の第２ゲート駆動信号出力端子である。
Ｏｐ１は、１行目ゲート線に接続され、Ｏｐ２は、２行目ゲート線に接続され、Ｏｐ３は、３行目ゲート線に接続され、Ｏｐ４は、４行目ゲート線に接続され、Ｏｐ２１は、２１行目ゲート線に接続され、Ｏｐ２２は、２２行目ゲート線に接続され、Ｏｐ２３は、２３行目ゲート線に接続され、Ｏｐ２４は、２４行目ゲート線に接続される。
【0088】
図１２に示すように、図１１に示す本開示の少なくとも１つの実施例に係るゲート駆動回路は、順方向走査を行う場合、第１フレーム画面表示時間ＴＺ１を第１表示周期Ｔｄ１及び第２表示周期Ｔｄ２に分割し、第２フレーム画面表示時間ＴＺ２を第３表示周期Ｔｄ３及び第４表示周期Ｔｄ４に分割する。
第１表示周期Ｔｄ１と第３表示周期Ｔｄ３では、ＣＬＫ１からの第１入力クロック信号、ＣＬＫ３からの第３入力クロック信号、ＣＬＫ５からの第５入力クロック信号及びＣＬＫ７からの第７入力クロック信号は、クロック信号であり、そのクロック信号の周期がＴである。第３入力クロック信号は、第１入力クロック信号よりもＴ／４遅延され、第５入力クロック信号は、第３入力クロック信号よりもＴ／４遅延され、第７入力クロック信号は、第５入力クロック信号よりもＴ／４遅延される。
第２表示周期Ｔｄ２及び第４表示周期Ｔｄ４では、ＣＬＫ１からの第１入力クロック信号、ＣＬＫ３からの第３入力クロック信号、ＣＬＫ５からの第５入力クロック信号及びＣＬＫ７からの第７入力クロック信号は、全てローレベルである。
第１表示周期Ｔｄ１及び第３表示周期Ｔｄ３では、ＣＬＫ２からの第２入力クロック信号、ＣＬＫ４からの第４入力クロック信号、ＣＬＫ６からの第６入力クロック信号及びＣＬＫ８からの第８入力クロック信号は、全てローレベルである。
第２表示周期Ｔｄ２と第４表示周期Ｔｄ４では、ＣＬＫ２からの第２入力クロック信号、ＣＬＫ４からの第４入力クロック信号、ＣＬＫ６からの第６入力クロック信号及びＣＬＫ８からの第８入力クロック信号は、周期Ｔを有する。第４入力クロック信号は、第２入力クロック信号よりもＴ／４遅延され、第６入力クロック信号は、第４入力クロック信号よりもＴ／４遅延され、第８入力クロック信号は、第６入力クロック信号よりもＴ／４遅延される。
また、図１２に示すように、図１１に示す本開示の少なくとも１つの実施例に係るゲート駆動回路は、順方向走査を行う場合、第１表示周期Ｔｄ１及び第３表示周期Ｔｄ３では、奇数段ゲート駆動信号出力端子は、上段から下段にゲート駆動信号を段階的に出力し、偶数段ゲート駆動信号出力端子は、ローレベルを出力する。即ち、Ｔｄ１とＴｄ３では、Ｏｐ１、Ｏｐ３、…、Ｏｐ２１、Ｏｐ２３から順にハイレベルを出力し、Ｏｐ２、Ｏｐ４、…、Ｏｐ２２、Ｏｐ２４から共にローレベルを出力する。第２表示周期Ｔｄ２及び第４表示周期Ｔｄ４では、偶数段ゲート駆動信号出力端子は、上段から下段にゲート駆動信号を段階的に出力し、奇数段ゲート駆動信号出力端子は、ローレベルを出力する。即ち、Ｔｄ１とＴｄ３では、Ｏｐ２、Ｏｐ４、…、Ｏｐ２２、Ｏｐ２４から順にハイレベルを出力し、Ｏｐ１、Ｏｐ３、…、Ｏｐ２１、Ｏｐ２３から共にローレベルを出力する。
第１表示周期Ｔｄ１と第３表示周期Ｔｄ３では、ＣＬＫ１からの第１入力クロック信号、ＣＬＫ３からの第３入力クロック信号、ＣＬＫ５からの第５入力クロック信号及びＣＬＫ７からの第７入力クロック信号は、クロック信号であり、そのクロック信号の周期がＴである。第３入力クロック信号は、第１入力クロック信号よりもＴ／４遅延され、第５入力クロック信号は、第３入力クロック信号よりもＴ／４遅延され、第７入力クロック信号は、第５入力クロック信号よりもＴ／４遅延される。
第２表示周期Ｔｄ２及び第４表示周期Ｔｄ４では、ＣＬＫ１からの第１入力クロック信号、ＣＬＫ３からの第３入力クロック信号、ＣＬＫ５からの第５入力クロック信号及びＣＬＫ７からの第７入力クロック信号は、全てローレベルである。
第１表示周期Ｔｄ１及び第３表示周期Ｔｄ３では、ＣＬＫ２からの第２入力クロック信号、ＣＬＫ４からの第４入力クロック信号、ＣＬＫ６からの第６入力クロック信号及びＣＬＫ８からの第８入力クロック信号は、全てローレベルである。
第２表示周期Ｔｄ２と第４表示周期Ｔｄ４では、ＣＬＫ２からの第２入力クロック信号、ＣＬＫ４からの第４入力クロック信号、ＣＬＫ６からの第６入力クロック信号及びＣＬＫ８からの第８入力クロック信号は、周期Ｔを有する。第４入力クロック信号は、第２入力クロック信号よりもＴ／４遅延され、第６入力クロック信号は、第４入力クロック信号よりもＴ／４遅延され、第８入力クロック信号は、第６入力クロック信号よりもＴ／４遅延される。
また、図１２に示すように、図１１に示す本開示の少なくとも１つの実施例に係るゲート駆動回路は、順方向走査を行う場合、第１表示周期Ｔｄ１及び第３表示周期Ｔｄ３では、奇数段ゲート駆動信号出力端子は、上段から下段にゲート駆動信号を段階的に出力し、偶数段ゲート駆動信号出力端子は、ローレベルを出力する。即ち、Ｔｄ１とＴｄ３では、Ｏｐ１、Ｏｐ３、…、Ｏｐ２１、Ｏｐ２３から順にハイレベルを出力し、Ｏｐ２、Ｏｐ４、…、Ｏｐ２２、Ｏｐ２４から共にローレベルを出力する。第２表示周期Ｔｄ２及び第４表示周期Ｔｄ４では、偶数段ゲート駆動信号出力端子は、上段から下段にゲート駆動信号を段階的に出力し、奇数段ゲート駆動信号出力端子は、ローレベルを出力する。即ち、Ｔｄ１とＴｄ３では、Ｏｐ２、Ｏｐ４、…、Ｏｐ２２、Ｏｐ２４から順にハイレベルを出力し、Ｏｐ１、Ｏｐ３、…、Ｏｐ２１、Ｏｐ２３から共にローレベルを出力する。
【0089】
図１１に示す本開示の少なくとも１つの実施例に係るゲート駆動回路において、順方向走査を行う場合、第１表示周期Ｔｄ１及び第３表示周期Ｔｄ３では、各段のゲート駆動ユニットは、その第１ゲート駆動信号出力端子から対応するゲート駆動信号を、上段から下段に段階的に出力し、第２表示周期Ｔｄ２及び第４表示周期Ｔｄ４では、各段のゲート駆動ユニットは、その第２ゲート駆動信号出力端子から対応するゲート駆動信号を、上段から下段に段階的に出力する。
【0090】
図１２に示すように、本開示の少なくとも１つの実施例において、リフレッシュレートを６０Ｈｚから３０Ｈｚに下げることで、表示パネルの消費電力を大幅に削減することができる。本開示の少なくとも１つの実施例において、奇数行と偶数行の交互出力を実現し、ＣＬＫのパルス幅をリフレッシュレート６０Ｈｚの場合と同じくなるように保証して、前半フレーム画面表示時間では奇数行／偶数行ＧＯＡ駆動画面であり、後半フレーム画面表示時間では偶数行／奇数行ＧＯＡ駆動画面であり、低消費電力化を実現することができる。
【0091】
具体的な実施において、リフレッシュレートを低くすれば表示パネルの消費電力を低減できるが、リフレッシュレートを低くすることを前提として、１フレームの画面表示時間で全てのゲート線を上から下に順次走査する従来のゲート駆動方式を採用すると、１フレームの画面表示時間の増大により、表示パネルの下側のゲート線まで走査する際に、表示パネルの上側のゲート線に駆動される画素回路の輝度が維持できず、フリッカーが増大してしまう。本開示の少なくとも１つの実施例において、１フレームの画面表示時間を２つの表示周期に分割し、一方の表示周期では偶数行のゲート線を順次走査し、他方の表示周期では奇数行のゲート線を順次走査するが、表示周期が１フレームの画面表示時間の半分の時間しか続かないため、偶数行のゲート線を走査した後、他方の表示周期では奇数行のゲート線を順次上から下に走査して、奇数行のゲート線に接続された複数の画素回路を順次発光させることで、フリッカーを低減することができる。
【0092】
図１３に示すように、図１１に示す本開示の少なくとも１つの実施例に係るゲート駆動回路は、順方向走査を行う場合、第１フレーム画面表示時間ＴＺ１を第１表示周期Ｔｄ１及び第２表示周期Ｔｄ２に分割し、第２フレーム画面表示時間ＴＺ２を第３表示周期Ｔｄ３及び第４表示周期Ｔｄ４に分割する。
第１表示周期Ｔｄ１と第３表示周期Ｔｄ３では、ＣＬＫ１からの第１入力クロック信号、ＣＬＫ３からの第３入力クロック信号、ＣＬＫ５からの第５入力クロック信号及びＣＬＫ７からの第７入力クロック信号は、クロック信号であり、そのクロック信号の周期がＴである。第３入力クロック信号は、第１入力クロック信号よりもＴ／４遅延され、第５入力クロック信号は、第３入力クロック信号よりもＴ／４遅延され、第７入力クロック信号は、第５入力クロック信号よりもＴ／４遅延される。
第２表示周期Ｔｄ２及び第４表示周期Ｔｄ４では、ＣＬＫ１からの第１入力クロック信号、ＣＬＫ３からの第３入力クロック信号、ＣＬＫ５からの第５入力クロック信号及びＣＬＫ７からの第７入力クロック信号は、全てローレベルである。
第１表示周期Ｔｄ１及び第３表示周期Ｔｄ３では、ＣＬＫ２からの第２入力クロック信号、ＣＬＫ４からの第４入力クロック信号、ＣＬＫ６からの第６入力クロック信号及びＣＬＫ８からの第８入力クロック信号は、全てローレベルである。
第２表示周期Ｔｄ２と第４表示周期Ｔｄ４では、ＣＬＫ２からの第２入力クロック信号、ＣＬＫ４からの第４入力クロック信号、ＣＬＫ６からの第６入力クロック信号及びＣＬＫ８からの第８入力クロック信号は、周期Ｔを有し、第４入力クロック信号は、第２入力クロック信号よりもＴ／４遅延され、第６入力クロック信号は、第４入力クロック信号よりもＴ／４遅延され、第８入力クロック信号は、第６入力クロック信号よりもＴ／４遅延される。
図１３に示すように、図１１に示す本開示の少なくとも１つの実施例に係るゲート駆動回路は、逆方向走査を行う場合、第１表示周期Ｔｄ１及び第３表示周期Ｔｄ３では、奇数段ゲート駆動信号出力端子は、下段から上段にゲート駆動信号を出力し、偶数段ゲート駆動信号出力端子は、ローレベルを出力する。即ち、Ｔｄ１とＴｄ３では、Ｏｐ２３、Ｏｐ２１、…、Ｏｐ３、Ｏｐ１から順にハイレベルを出力し、Ｏｐ２４、Ｏｐ２２、…、Ｏｐ４、Ｏｐ２から共にローレベルを出力する。第２表示周期Ｔｄ２及び第４表示周期Ｔｄ４では、偶数段ゲート駆動信号出力端子は、下段から上段にゲート駆動信号を出力し、奇数段ゲート駆動信号出力端子は、ローレベルを出力する。即ち、Ｔｄ１とＴｄ３では、Ｏｐ２、Ｏｐ４、…、Ｏｐ２２、Ｏｐ２４から順にハイレベルを出力し、Ｏｐ１、Ｏｐ３、…、Ｏｐ２１、Ｏｐ２３から共にローレベルを出力する。
第１表示周期Ｔｄ１と第３表示周期Ｔｄ３では、ＣＬＫ１からの第１入力クロック信号、ＣＬＫ３からの第３入力クロック信号、ＣＬＫ５からの第５入力クロック信号及びＣＬＫ７からの第７入力クロック信号は、クロック信号であり、そのクロック信号の周期がＴである。第３入力クロック信号は、第１入力クロック信号よりもＴ／４遅延され、第５入力クロック信号は、第３入力クロック信号よりもＴ／４遅延され、第７入力クロック信号は、第５入力クロック信号よりもＴ／４遅延される。
第２表示周期Ｔｄ２及び第４表示周期Ｔｄ４では、ＣＬＫ１からの第１入力クロック信号、ＣＬＫ３からの第３入力クロック信号、ＣＬＫ５からの第５入力クロック信号及びＣＬＫ７からの第７入力クロック信号は、全てローレベルである。
第１表示周期Ｔｄ１及び第３表示周期Ｔｄ３では、ＣＬＫ２からの第２入力クロック信号、ＣＬＫ４からの第４入力クロック信号、ＣＬＫ６からの第６入力クロック信号及びＣＬＫ８からの第８入力クロック信号は、全てローレベルである。
第２表示周期Ｔｄ２と第４表示周期Ｔｄ４では、ＣＬＫ２からの第２入力クロック信号、ＣＬＫ４からの第４入力クロック信号、ＣＬＫ６からの第６入力クロック信号及びＣＬＫ８からの第８入力クロック信号は、周期Ｔを有し、第４入力クロック信号は、第２入力クロック信号よりもＴ／４遅延され、第６入力クロック信号は、第４入力クロック信号よりもＴ／４遅延され、第８入力クロック信号は、第６入力クロック信号よりもＴ／４遅延される。
図１３に示すように、図１１に示す本開示の少なくとも１つの実施例に係るゲート駆動回路は、逆方向走査を行う場合、第１表示周期Ｔｄ１及び第３表示周期Ｔｄ３では、奇数段ゲート駆動信号出力端子は、下段から上段にゲート駆動信号を出力し、偶数段ゲート駆動信号出力端子は、ローレベルを出力する。即ち、Ｔｄ１とＴｄ３では、Ｏｐ２３、Ｏｐ２１、…、Ｏｐ３、Ｏｐ１から順にハイレベルを出力し、Ｏｐ２４、Ｏｐ２２、…、Ｏｐ４、Ｏｐ２から共にローレベルを出力する。第２表示周期Ｔｄ２及び第４表示周期Ｔｄ４では、偶数段ゲート駆動信号出力端子は、下段から上段にゲート駆動信号を出力し、奇数段ゲート駆動信号出力端子は、ローレベルを出力する。即ち、Ｔｄ１とＴｄ３では、Ｏｐ２、Ｏｐ４、…、Ｏｐ２２、Ｏｐ２４から順にハイレベルを出力し、Ｏｐ１、Ｏｐ３、…、Ｏｐ２１、Ｏｐ２３から共にローレベルを出力する。
【0093】
図１１に示す本開示の少なくとも１つの実施例に係るゲート駆動回路において、逆方向走査を行う場合、第１表示周期Ｔｄ１及び第３表示周期Ｔｄ３では、各段のゲート駆動ユニットは、その第１ゲート駆動信号出力端子から対応するゲート駆動信号を下段から上段に段階的に出力し、第２表示周期Ｔｄ２及び第４表示周期Ｔｄ４では、各段のゲート駆動ユニットは、その第２ゲート駆動信号出力端子から対応するゲート駆動信号を下段から上段に段階的に出力する。
【0094】
本開示の少なくとも１つの実施例に係るゲート駆動方法は、上記ゲート駆動回路に応用され、１フレームの画面表示時間に第１表示周期及び第２表示周期を含む。前記ゲート駆動方法において、第１表示周期では、前記ゲート駆動回路に含まれる各段のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を段階的に出力することと、第２表示周期では、前記ゲート駆動回路に含まれる各段のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を段階的に出力することとを含む。
【0095】
本開示の少なくとも１つの実施例に係るゲート駆動方法において、１フレームの画面表示時間を第１表示周期及び第２表示周期を分割し、第１表示周期では、前記ゲート駆動回路に含まれる各段のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を段階的に出力し、第２表示周期では、前記ゲート駆動回路に含まれる各段のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を段階的に出力する。
【0096】
本開示の少なくとも１つの実施例に係るゲート駆動方法は、奇数行と偶数行の交互出力を実現し、リフレッシュレートを低減できる。クロック信号のパルス幅が高いリフレッシュレート時に一致するように保証されるため、低消費電力を実現できると同時に、Ｆｌｉｃｋｅｒ（フリッカー）が増大するリスクを低減できる。また、本開示の少なくとも１つの実施例に係るゲート駆動方法は、２段階のゲート駆動信号出力を提供することができ、表示パネルの額縁の配線スペースを増大させることができる。
【0097】
任意選択で、第１表示周期は、順次に設定されたＭ（Ｍは、前記ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）個の表示期間を含み、第２表示周期は、順次に設定されたＭ個の表示期間を含む。前記ゲート駆動方法において、順方向走査の際に、前記第１表示周期のｍ（ｍは、Ｍ以下の正の整数である）番目の表示期間では、前記ゲート駆動回路に含まれるｍ段目のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を出力することと、前記第２表示周期のｍ番目の表示期間では、前記ゲート駆動回路に含まれるｍ段目のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を出力することとを含む。
【0098】
任意選択で、第１表示周期は、順次に設定されたＭ（Ｍは、前記ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）個の表示期間を含み、第２表示周期は、順次に設定されたＭ個の表示期間を含む。前記ゲート駆動方法において、逆方向走査の際に、前記第１表示周期のｍ（ｍは、Ｍ以下の正の整数である）番目の表示期間では、前記ゲート駆動回路に含まれるＭ－ｍ＋１段目のゲート駆動ユニットが、その第１ゲート駆動信号出力端子から有効電圧を出力することと、前記第２表示周期のｍ番目の表示期間では、前記ゲート駆動回路に含まれるＭ－ｍ＋１段目のゲート駆動ユニットが、その第２ゲート駆動信号出力端子から有効電圧を出力することとを含む。
【0099】
本開示の少なくとも１つの実施例に係る表示パネルは、表示基板を含み、更に、前記表示基板上に設けられた２Ｍ（Ｍは、ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）行のゲート線と、上記ゲート駆動回路とを含む。前記ゲート駆動回路のｍ（ｍは、Ｍ以下の正の整数である）段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線に接続され、前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線に接続される。
【0100】
任意選択で、前記表示パネルは、前記ゲート駆動回路を１つ含む。前記ゲート駆動回路に含まれるｍ段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線に接続され、前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線に接続されることによって、該第１ゲート駆動信号出力端子を介して奇数行目のゲート線にゲート駆動信号を供給し、該第２ゲート駆動信号出力端子を介して偶数行目のゲート線にゲート駆動信号を供給する。
【0101】
本開示の少なくとも１つの実施例に係る表示パネルは、表示基板を含み、更に、前記表示基板上に設けられた２Ｍ（Ｍは、ゲート駆動回路に含まれるゲート駆動ユニットの総段数であって、１より大きい整数である）行のゲート線と、２つの上記ゲート駆動回路とを含む。
１つ目の前記ゲート駆動回路のｍ（ｍは、Ｍ以下の正の整数である）段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の左端に接続され、
１つ目のゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の左端に接続され、
２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の右端に接続され、
２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の右端に接続される。
１つ目の前記ゲート駆動回路のｍ（ｍは、Ｍ以下の正の整数である）段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の左端に接続され、
１つ目のゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の左端に接続され、
２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の右端に接続され、
２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の右端に接続される。
【0102】
任意選択で、前記表示パネルは、前記ゲート駆動回路を２つ含む。１つ目の前記ゲート駆動回路に含まれるｍ段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の左端に接続され、１つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の左端に接続されることによって、該第１ゲート駆動信号出力端子を介して奇数行目のゲート線の左端にゲート駆動信号を供給し、該第２ゲート駆動信号出力端子を介して偶数行目のゲート線の左端にゲート駆動信号を供給する。２つ目の前記ゲート駆動回路に含まれるｍ段目のゲート駆動ユニットの第１ゲート駆動信号出力端子は、２ｍ－１行目のゲート線の右端に接続され、２つ目の前記ゲート駆動回路のｍ段目のゲート駆動ユニットの第２ゲート駆動信号出力端子は、２ｍ行目のゲート線の右端に接続されることによって、該第１ゲート駆動信号出力端子を介して奇数行目のゲート線の右端にゲート駆動信号を供給し、該第２ゲート駆動信号出力端子を介して偶数行目のゲート線の右端にゲート駆動信号を供給する。
【0103】
本開示の少なくとも１つの実施例に係る表示パネルは、２つの前記ゲート駆動回路を用いてゲート線の両端にそれぞれゲート駆動信号を供給することにより、大型で高解像度の表示パネルに適用することができる。大型で高解像度の表示パネルの場合、１方向駆動によってＧＯＡ（Ｇａｔｅ Ｏｎ Ａｒｒａｙ：アレイ基板上に設けられたゲート駆動回路）出力遠端と近端の負荷が不一致となり、更に遠端と近端の画素の充電について能力差による充電不足や充電均一性の問題を回避することによって、ＧＯＡ出力の安定性を高め、遠端出力と近端出力の一致化を達成する。本開示の少なくとも１つの実施例に係る表示パネルは、２方向駆動方式を採用し、本開示の少なくとも１つの実施例に係る表示パネルにおけるゲート駆動回路に含まれるゲート駆動ユニットが２行のゲート線を駆動できるので、省スペース化が可能であり、表示パネルの額縁サイズが過度に大きくなることを回避し、１段出力の配線スペースで双方向出力を完了することを実現する。
【0104】
現在の表示パネルの外形の発展方向は、不均一な周辺Ｒアークコーナー、中央Ｕ字型スロット及び狭額縁設計であり、ＧＯＡに１方向走査が用いられ、中央Ｕ字型スロットに画素がないため、左右両側の画素のゲート駆動を実現するには巻線が必要となり、Ｕ字型スロットのフレームが大きなスペースを占め、且つＵ字型スロットが深いほど、フレームスペースが大きく求められ、狭額縁の要件を満たすことが難しい。これに基づいて、本開示の少なくとも１つの実施例において、表示パネルの両側にそれぞれゲート駆動回路を設け、左側のゲート駆動回路が対応する行のゲート線の左端に接続し、右側のゲート駆動回路が対応する行のゲート線の右側に接続することによって、巻線に頼らなくてもゲート駆動を実現することができ、Ｕ字型スロットにおける狭額縁設計の実現に有利である。
【0105】
図１４に示すように、本開示の少なくとも１つの実施例に係る表示パネルは、複数行のゲート線、第１ゲート駆動回路及び第２ゲート駆動回路を含む。
図１４には、１行目のゲート線ＧＬ１、２行目のゲート線ＧＬ２、３行目のゲート線ＧＬ３、４行目のゲート線ＧＬ４、２１行目のゲート線ＧＬ２１、２２行目のゲート線ＧＬ２２、２３行目のゲート線ＧＬ２３及び２４行目のゲート線ＧＬ２４が示されている。
前記第１ゲート駆動回路に含まれる１段目のゲート駆動ユニットＳｚ１の第１ゲート駆動信号出力端子は、１行目のゲート線ＧＬ１の左端に接続され、前記第２ゲート駆動回路に含まれる１段目ゲート駆動ユニットＳｒ１の第１ゲート駆動信号出力端子は、１行目のゲート線ＧＬ１の右端に接続される。
前記第１ゲート駆動回路に含まれる１段目のゲート駆動ユニットＳｚ１の第２ゲート駆動信号出力端子は、２行目のゲート線ＧＬ２の左端に接続され、前記第２ゲート駆動回路に含まれる１段目のゲート駆動ユニットＳｒ１の第２ゲート駆動信号出力端子は、２行目のゲート線ＧＬ２の右端に接続される。
前記第１ゲート駆動回路に含まれる２段目のゲート駆動ユニットＳｚ２の第１ゲート駆動信号出力端子は、３行目のゲート線ＧＬ３の左端に接続され、前記第２ゲート駆動回路に含まれる２段目のゲート駆動ユニットＳｒ２の第１ゲート駆動信号出力端子は、３行目のゲート線ＧＬ１の右端に接続される。
前記第１ゲート駆動回路に含まれる２段目のゲート駆動ユニットＳｚ２の第２ゲート駆動信号出力端子は、４行目のゲート線ＧＬ４の左端に接続され、前記第２ゲート駆動回路に含まれる２段目のゲート駆動ユニットＳｒ２の第２ゲート駆動信号出力端子は、４行目のゲート線ＧＬ４の右端に接続される。
前記第１ゲート駆動回路に含まれる１１段目のゲート駆動ユニットＳｚ１１の第１ゲート駆動信号出力端子は、２１行目のゲート線ＧＬ２１の左端に接続され、前記第２ゲート駆動回路に含まれる１１段目のゲート駆動ユニットＳｒ１１の第１ゲート駆動信号出力端子は、２１行目のゲート線ＧＬ２１の右端に接続される。
前記第１ゲート駆動回路に含まれる１１段目のゲート駆動ユニットＳｚ１１の第２ゲート駆動信号出力端子は、２２行目のゲート線ＧＬ２２の左端に接続され、前記第２ゲート駆動回路に含まれる１１段目のゲート駆動ユニットＳｒ１１の第２ゲート駆動信号出力端子は、２２行目のゲート線ＧＬ２２の右端に接続される。
前記第１ゲート駆動回路に含まれる１２段目のゲート駆動ユニットＳｚ１２の第１ゲート駆動信号出力端子は、２３行目のゲート線ＧＬ２３の左端に接続され、前記第２ゲート駆動回路に含まれる１２段目のゲート駆動ユニットＳｒ１２の第１ゲート駆動信号出力端子は、２３行目のゲート線ＧＬ２３の右端に接続される。
前記第１ゲート駆動回路に含まれる１２段目のゲート駆動ユニットＳｚ１２の第２ゲート駆動信号出力端子は、２４行目のゲート線ＧＬ２４の左端に接続され、第２ゲート駆動回路に含まれる１２段目のゲート駆動ユニットＳｒ１２の第２ゲート駆動信号出力端子は、２４行目のゲート線ＧＬ２４の右端に接続される。
図１４には、１行目のゲート線ＧＬ１、２行目のゲート線ＧＬ２、３行目のゲート線ＧＬ３、４行目のゲート線ＧＬ４、２１行目のゲート線ＧＬ２１、２２行目のゲート線ＧＬ２２、２３行目のゲート線ＧＬ２３及び２４行目のゲート線ＧＬ２４が示されている。
前記第１ゲート駆動回路に含まれる１段目のゲート駆動ユニットＳｚ１の第１ゲート駆動信号出力端子は、１行目のゲート線ＧＬ１の左端に接続され、前記第２ゲート駆動回路に含まれる１段目ゲート駆動ユニットＳｒ１の第１ゲート駆動信号出力端子は、１行目のゲート線ＧＬ１の右端に接続される。
前記第１ゲート駆動回路に含まれる１段目のゲート駆動ユニットＳｚ１の第２ゲート駆動信号出力端子は、２行目のゲート線ＧＬ２の左端に接続され、前記第２ゲート駆動回路に含まれる１段目のゲート駆動ユニットＳｒ１の第２ゲート駆動信号出力端子は、２行目のゲート線ＧＬ２の右端に接続される。
前記第１ゲート駆動回路に含まれる２段目のゲート駆動ユニットＳｚ２の第１ゲート駆動信号出力端子は、３行目のゲート線ＧＬ３の左端に接続され、前記第２ゲート駆動回路に含まれる２段目のゲート駆動ユニットＳｒ２の第１ゲート駆動信号出力端子は、３行目のゲート線ＧＬ１の右端に接続される。
前記第１ゲート駆動回路に含まれる２段目のゲート駆動ユニットＳｚ２の第２ゲート駆動信号出力端子は、４行目のゲート線ＧＬ４の左端に接続され、前記第２ゲート駆動回路に含まれる２段目のゲート駆動ユニットＳｒ２の第２ゲート駆動信号出力端子は、４行目のゲート線ＧＬ４の右端に接続される。
前記第１ゲート駆動回路に含まれる１１段目のゲート駆動ユニットＳｚ１１の第１ゲート駆動信号出力端子は、２１行目のゲート線ＧＬ２１の左端に接続され、前記第２ゲート駆動回路に含まれる１１段目のゲート駆動ユニットＳｒ１１の第１ゲート駆動信号出力端子は、２１行目のゲート線ＧＬ２１の右端に接続される。
前記第１ゲート駆動回路に含まれる１１段目のゲート駆動ユニットＳｚ１１の第２ゲート駆動信号出力端子は、２２行目のゲート線ＧＬ２２の左端に接続され、前記第２ゲート駆動回路に含まれる１１段目のゲート駆動ユニットＳｒ１１の第２ゲート駆動信号出力端子は、２２行目のゲート線ＧＬ２２の右端に接続される。
前記第１ゲート駆動回路に含まれる１２段目のゲート駆動ユニットＳｚ１２の第１ゲート駆動信号出力端子は、２３行目のゲート線ＧＬ２３の左端に接続され、前記第２ゲート駆動回路に含まれる１２段目のゲート駆動ユニットＳｒ１２の第１ゲート駆動信号出力端子は、２３行目のゲート線ＧＬ２３の右端に接続される。
前記第１ゲート駆動回路に含まれる１２段目のゲート駆動ユニットＳｚ１２の第２ゲート駆動信号出力端子は、２４行目のゲート線ＧＬ２４の左端に接続され、第２ゲート駆動回路に含まれる１２段目のゲート駆動ユニットＳｒ１２の第２ゲート駆動信号出力端子は、２４行目のゲート線ＧＬ２４の右端に接続される。
【0106】
具体的な実施において、前記第１ゲート駆動回路は、前記表示基板の左側に設けられ、前記第２ゲート駆動回路は、前記表示基板の右側に設けられる。
【0107】
図１４において、記号ＣＫ１のものは、第１クロック信号端子であり、記号ＣＫ２のものは、第２クロック信号端子であり、記号ＣＫ３のものは、第３クロック信号端子であり、記号ＣＫ４のものは、第４クロック信号端子であり、記号ＣＬＫ１のものは、第１入力クロック信号端子であり、記号ＣＬＫ２のものは、第２入力クロック信号端子であり、記号ＣＬＫ３のものは、第３入力クロック信号端子であり、記号ＣＬＫ４のものは、第４入力クロック信号端子であり、記号ＣＬＫ５のものは、第５入力クロック信号端子であり、記号ＣＬＫ６のものは、第６入力クロック信号端子であり、記号ＣＬＫ７のものは、第７入力クロック信号端子であり、記号ＣＬＫ８のものは、第８入力クロック信号端子であり、記号ＳＴＶＦ＿ＯＤＤのものは、順方向奇数行スタート端子であり、記号ＳＴＶＢ＿ＯＤＤのものは、逆方向奇数行スタート端子であり、記号ＳＴＶＦ＿ＥＶＥＮのものは、順方向偶数行スタート端子であり、記号ＳＴＶＢ＿ＯＤＤのものは、逆方向奇数行スタート端子であり、記号ＳＴＶ＿Ｏのものは、奇数行スタート信号であり、記号ＳＴＶ＿Ｅのものは、偶数行スタート信号であり、記号ＯＵＴ１のものは、第１ゲート駆動信号出力端子であり、記号ＯＵＴ２のものは、第２ゲート駆動信号出力端子である。
【0108】
本開示の少なくとも１つの実施例に係る表示装置は、上記表示パネルを含む。
【0109】
本開示の少なくとも１つの実施例に係る表示装置は、携帯電話、タブレット、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーション及び表示機能を有する任意の製品又は部材である。
【0110】
本開示の少なくとも１つの実施例に係るゲート駆動ユニット、方法、ゲート駆動回路、表示パネル及び装置は、１フレームの画面表示時間を２つの表示周期に分割し、１つの前記表示周期に含まれる出力期間に１つのゲート駆動信号を出力するように制御することにより、奇数行と偶数行の交互出力を実現し、リフレッシュレートを低減させることができる。クロック信号のパルス幅が高いリフレッシュレート時に一致するように保証されるため、低消費電力を可能にすると共に、フリッカー（Ｆｌｉｃｋｅｒ）が増大するリスクを低減させることができる。また、本開示の少なくとも１つの実施例に係るゲート駆動ユニットは、２段階のゲート駆動信号出力を提供することができ、表示パネルの額縁の配線スペースを増大させることができる。
【0111】
以上の記載は、本開示の好適な実施形態に過ぎない。なお、当業者にとって、本開示の原理から逸脱することなく更に複数の改良や修飾をすることもでき、これらの改良や修飾も本開示の保護範囲として見なされるべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【国際調査報告】