特表 2022-534821 低消費電力フリップフロップ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-08-04

(54)【発明の名称】低消費電力フリップフロップ回路

(51)【国際特許分類】

   H03K 3/012 20060101AFI20220728BHJP

   H03K 3/037 20060101ALI20220728BHJP

   H03K 3/3562 20060101ALI20220728BHJP

【ＦＩ】

H03K3/012

H03K3/037

H03K3/3562 625

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2020568503

(86)(22)【出願日】2019-08-31

(85)【翻訳文提出日】2021-02-05

(86)【国際出願番号】 US2019049248

(87)【国際公開番号】W WO2020247005

(87)【国際公開日】2020-12-10

(31)【優先権主張番号】16/431,692

(32)【優先日】2019-06-04

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】520478770

【氏名又は名称】リトル ドラゴン アイピー ホールディング エルエルシー

【氏名又は名称原語表記】ＬＩＴＴＬＥ ＤＲＡＧＯＮ ＩＰ ＨＯＬＤＩＮＧ ＬＬＣ

【住所又は居所原語表記】１９３６５ Ｍｅｌｉｎｄａ Ｃｉｒｃｌｅ，Ｓａｒａｔｏｇａ，Ｃａｌｉｆｏｒｎｉａ ９５０７０，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100178434

【弁理士】

【氏名又は名称】李 じゅん

(72)【発明者】

【氏名】マオ ミンミン

【テーマコード（参考）】

5J300

【Ｆターム（参考）】

5J300AA03

5J300AA05

5J300QA03

5J300QA05

5J300SB01

5J300TB03

(57)【要約】

本明細書において、フリップフロップ回路の各態様について記載されている。例として、これらの態様は、パスゲート、パスゲートインバータ、リーク補償ユニット、及びインバータを含んでもよい。パスゲートは、フリップフロップデータ入力端子と第１のノードとの間に結合されていてもよい。パスゲートインバータ及びインバータは、第１のノードとフリップフロップデータ出力端子との間に順次接続されていてもよい。リーク補償ユニットは、第１のノードとフリップフロップデータ出力端子との間に、パスゲートインバータ及びインバータと並列に接続されていてもよい。
【選択図】図１

【特許請求の範囲】

【請求項1】

フリップフロップ回路であって、
フリップフロップデータ入力端子及びフリップフロップデータ出力端子と、
第１のクロック信号と、前記第１のクロック信号の反転信号である第２のクロック信号とを提供するクロック端子と、
前記フリップフロップデータ入力端子と第１のノードとの間に結合されたパスゲートであって、それぞれ前記第１のクロック信号と前記第２のクロック信号に接続された第１のＰチャネルゲート端子と第１のＮチャネルゲート端子とを含む前記パスゲートと、
前記第１のノードと第２のノードとの間に結合されたパスゲートインバータであって、第１のＰチャネルトランジスタ、第２のＰチャネルトランジスタ、第１のＮチャネルトランジスタ、及び第２のＮチャネルトランジスタを含み、前記第１のＰチャネルトランジスタ及び前記第２のＮチャネルトランジスタが前記第１のノードに接続されており、前記第２のＰチャネルトランジスタが前記第２のクロック信号に接続されており、前記第１のＮチャネルトランジスタが前記第１のクロック信号に接続されている前記パスゲートインバータと、
前記第２のノードと前記フリップフロップデータ出力端子との間に接続されたインバータと、
前記第１のノードと前記フリップフロップデータ出力端子との間に結合された１つまたは複数のリーク補償ユニットであって、１つまたは複数のリーク補償ユニットのそれぞれが第３のＰチャネルトランジスタ及び第３のＮチャネルトランジスタを含む前記１つまたは複数のリーク補償ユニットと、
を含むことを特徴とする、前記フリップフロップ回路。

【請求項2】

前記第１のＰチャネルトランジスタのドレイン端子は前記第１のノードに接続されていることを特徴とする、請求項１に記載のフリップフロップ回路。

【請求項3】

前記第２のＮチャネルトランジスタのドレイン端子は前記第１のノードに接続されていることを特徴とする、請求項１に記載のフリップフロップ回路。

【請求項4】

前記第２のＰチャネルトランジスタのドレイン端子は前記第２のクロック信号に接続されていることを特徴とする、請求項１に記載のフリップフロップ回路。

【請求項5】

前記第１のＮチャネルトランジスタのドレイン端子は前記第１のクロック信号に接続されていることを特徴とする、請求項１に記載のフリップフロップ回路。

【請求項6】

前記第３のＰチャネルトランジスタ及び前記第３のＮチャネルトランジスタのドレイン端子は前記フリップフロップデータ出力端子に接続されており、
前記第３のＰチャネルトランジスタは前記第１のノードに接続されており、前記第３のＮチャネルトランジスタは前記フリップフロップデータ出力端子に接続されていることを特徴とする、請求項１に記載のフリップフロップ回路。

【請求項7】

前記第３のＰチャネルトランジスタ及び前記第３のＮチャネルトランジスタのドレイン端子は前記フリップフロップデータ出力端子に接続されており、
前記第３のＮチャネルトランジスタは前記第１のノードに接続されており、前記第３のＰチャネルトランジスタは前記フリップフロップデータ出力端子に接続されていることを特徴とする、請求項１に記載のフリップフロップ回路。

【請求項8】

前記第３のＰチャネルトランジスタ及び前記第３のＮチャネルトランジスタのドレイン端子は前記第１のノードに接続されており、
前記第３のＮチャネルトランジスタは前記第１のノードに接続されており、前記第３のＰチャネルトランジスタは前記フリップフロップデータ出力端子に接続されていることを特徴とする、請求項１に記載のフリップフロップ回路。

【請求項9】

前記第３のＰチャネルトランジスタ及び前記第３のＮチャネルトランジスタのドレイン端子は前記第１のノードに接続されており、
前記第３のＰチャネルトランジスタは前記第１のノードに接続されており、前記第３のＮチャネルトランジスタは前記フリップフロップデータ出力端子に接続されていることを特徴とする、請求項１に記載のフリップフロップ回路。

【請求項10】

前記１つまたは複数のリーク補償ユニットは順次接続されていることを特徴とする、請求項１に記載のフリップフロップ回路。

【請求項11】

前記１つまたは複数のリーク補償ユニットは並列に接続されていることを特徴とする、請求項１に記載のフリップフロップ回路。

【発明の詳細な説明】

【背景技術】

【0001】

フリップフロップ（ｆｌｉｐ－ｆｌｏｐ）とは、「ハイ」値（ハイパワー又はロジック値が１の場合）又は「ロー」値（ローパワー又はロジック値が０の場合）のいずれかを格納する順序回路（ｓｅｑｕｅｎｃｅ ｃｉｒｃｕｉｔ）を指す場合がある。フリップフロップは、１つまたは複数の入力信号の値に依存する次の値を格納することができる。従来、フリップフロップには、データ、クロック、セット及び／又はリセット入力信号が含まれている。

【0002】

データ（通常はＤと表記）入力信号は、通常、所定のクロックエッジを受信すると、クロックによりフリップフロップに記録される。セット（通常はＳと表記）とリセット（通常はＲと表記）入力信号は、通常、クロックにより記録されないものであり、これは、セット又はリセット信号がアクティブになる（例えば、ハイになる）と、クロックエッジの到来を待たずに格納されている値が即座に変化することを意味する。フリップフロップは通常、マスター・スレーブラッチ構造である。各ラッチは、ロジック値がハイ又はロジック値がローのいずれかの段階（エッジではない）でアクティブ（トランスペアレント）になる。立ち上がり（トリガー）エッジでは、マスターラッチが入力をラッチしてデータ値を格納し、スレーブラッチがアクティブ（トランスペアレント）になり、該値を出力に渡す。マスターラッチのアクティブフェーズが０であると仮定すると、立ち下がりエッジでは、マスターラッチがアクティブ（トランスペアレント）になって次の値を受け入れ、スレーブラッチはマスターラッチによってラッチされたものをラッチして、マスターラッチに格納されていた値を出力し続ける。したがって、出力は各トリガーエッジでのみ変更される。アクティブなセット信号は、以前に格納されていた値にもかかわらず、格納されている値（通常はＱと表記）を強制的にハイにする。アクティブなリセット信号は、以前に格納されていた値にもかかわらず、格納されている値Ｑを強制的にローにする。セット／リセットフリップフロップ（即ち、セットとリセット入力信号の両方を持つフリップフロップ）では、通常、セットとリセット信号が制限されているため、任意の所定時間で、最大でもどちらか一方がアクティブになることが可能である。フリップフロップはモデムデジタル設計の基本的な構成要素であるため、消費電力と面積を最小限に抑える必要がある。従来のフリップフロップ設計と比較して、消費電力と面積を削減する新しいフリップフロップが提案されている。

【発明の概要】

【0003】

以下は、１つ以上の態様の簡略的な概要を示し、これによりこれらの態様に対する基本的な理解を提供する。この概要は、考えられる全ての概念的な面を包括的に概観したものではなく、全ての態様の肝心な要素および重要な要素を指摘することを意図したものでもなく、また、それらのいずれか又は全ての態様の範囲を描くことを意図したものでもない。その唯一の目的は、１つ以上の態様の概念の一部を簡略化した形で示すことであり、以下に示すより詳細な説明につながる。

【0004】

本明細書は、フリップフロップ回路の例を示している。例示的なフリップフロップ回路は、フリップフロップデータ入力端子と、フリップフロップデータ出力端子とを含んでもよい。該例示的なフリップフロップ回路は、第１のクロック信号、及び該第１のクロック信号の反転信号（ｉｎｖｅｒｓｉｏｎ ｓｉｇｎａｌ）である第２のクロック信号を提供するクロック端子をさらに含んでもよい。さらに、例示的なフリップフロップ回路は、フリップフロップデータ入力端子と第１のノードとの間に結合されたパスゲートを含んでもよい。該パスゲートは、第１のＰチャネルゲート端子と第１のＮチャネルゲート端子とを含んでもよい。該第１のＰチャネルゲート端子及び該第１のＮチャネルゲート端子は、それぞれ該第１のクロック信号及び該第２のクロック信号に接続されてもよい。

【0005】

該例示的なフリップフロップ回路は、該第１のノードと第２のノードとの間に結合されたパスゲートインバータをさらに含んでもよい。該パスゲートインバータは、第１のＰチャネルトランジスタ、第２のＰチャネルトランジスタ、第１のＮチャネルトランジスタ、及び第２のＮチャネルトランジスタを含んでもよい。該第１のＰチャネルトランジスタ及び該第２のＮチャネルトランジスタは、該第１のノードに接続されていてもよい。該第２のＰチャネルトランジスタは該第２のクロック信号に接続されてもよく、該第１のＮチャネルトランジスタは該第１のクロック信号に接続されてもよい。

【0006】

該例示的なフリップフロップ回路は、該第２のノードと該フリップフロップデータ出力端子との間に接続されたインバータをさらに含んでもよい。

【0007】

よりさらには、該例示的なフリップフロップ回路は、該第１のノードと該フリップフロップデータ出力端子との間に結合された１つまたは複数のリーク補償ユニットを含んでもよい。該リーク補償ユニットの各々は、第３のＰチャネルトランジスタと第３のＮチャネルトランジスタとを含んでもよい。

【0008】

前述及び関連する目的を達成するために、１つまたは複数の態様は、以下に完全に記載され、特許請求の範囲に特に記載されている特徴を含む。以下の説明及び添付の図面は、１つまたは複数の態様の特定の例示的な特徴を詳細に示す。しかしながら、これらの特徴は、様々な態様の原理が採用され得る様々な方法の一部を示しているにすぎず、本明細書は、そのような全ての態様及びそれらの均等物を含むことを意図している。

【図面の簡単な説明】

【0009】

以下、開示された態様を説明するために提供され、開示された態様を限定するものではなく、類似の符号が類似の要素を示す、添付の図面と併せて、開示された態様を説明する。

【図1】従来のフリップフロップ回路を示すブロック図である。

【図2】別の従来のフリップフロップ回路を示すブロック図である。

【図3】別の従来のフリップフロップ回路を示すブロック図である。

【図4】本発明の一実施例におけるフリップフロップ回路を示すブロック図である。

【図5】図４のフリップフロップ回路の信号を示すタイミング図である。

【図6】本発明の１つまたは複数の実施例におけるフリップフロップ回路を示すブロック図である。

【発明を実施するための形態】

【0010】

ここにおいて、図面を参照しながら様々な態様について説明する。以下の説明では、説明という目的のために、１つ以上の態様の完全な理解を提供するために、多数の具体的な詳細が記載されている。しかしながら、これらの態様は、これらの具体的な詳細がなくても実施可能であることは明らかであろう。

【0011】

フリップフロップ回路は、パスゲートによって分離された２つのラッチを含むように設計されていてもよい。例えば、図１は、順次結合されたパスゲート１０２、ラッチ１２０、パスゲート１０６、及びラッチ１２２を含む従来のフリップフロップ回路１００を示している。パスゲート（ｐａｓｓｇａｔｅ）は、パス・ゲート（ｐａｓｓ ｇａｔｅ）又はトランスミッションゲート（ｔｒａｎｓｍｉｓｓｉｏｎ ｇａｔｅ）と呼ばれることもある。パスゲートのＮチャネル端子とＰチャネルに結合された信号に応じて、パスゲートは、閉状態（「接続状態」とも呼ばれる）であってもよいし、または開状態であってもよい。例えば、フリップフロップ回路１００のパスゲート１０２は、データ入力端子（図１では「Ｄ」として示されている）とラッチ１２０との間に結合されている。別のパスゲート１０６はラッチ１２０とラッチ１２２との間に結合されている。ラッチ１２０は、１対の交差結合（ｃｒｏｓｓ－ｃｏｕｐｌｅｄ）されたインバータ１１０及び１１２と、フィードバックでインバータ１１２に結合されたパスゲート１０４とを含む。ラッチ１２０と同様に、ラッチ１２２は別の対の交差結合されたインバータ１１４及び１１６と、インバータ１１６に結合されたパスゲート１０８とを含む。図１に示すように、クロック信号ＣＫは、パスゲート１０２、１０４、１０６及び１０８のそれぞれのＮチャネル端子に供給される反転クロック信号ＣＰＢを生成するために反転される。反転されたクロック信号ＣＰＢは、さらに反転してクロックパルスＣＰを生成してもよい。クロックパルスＣＰは、パスゲート１０２、１０４、１０６及び１０８のそれぞれのＰチャネル端子に供給されてもよい。

【0012】

いくつかの例では、図１の従来のフリップフロップ回路は、正しい信号を生成するために適切に機能することができる。しかし、パスゲート１０４、１０８及びインバータ１１２、１１６は、高電力消費を引き起こす可能性がある。余分な消費電力は、パスゲートとインバータの論理動作によるクロック分配ネットワークへの追加の負荷に由来する。したがって、フィードバック構造を持たない別の従来のフリップフロップ回路が提案されている。

【0013】

図２は、別の従来のフリップフロップ回路２００を示すブロック図である。フリップフロップ回路２００は、パスゲート２０２、インバータ２０４、パスゲート２０６、及びインバータ２０８を含んでもよい。パスゲート２０２、インバータ２０４、パスゲート２０６、及びインバータ２０８は、順次接続されてもよい。図示されているように、フリップフロップ２００は、ノードＢ１とノードＢ２との間にフィードバック回路を含まない。その結果、ノードＢ１での電圧がパスゲート２０２からの、又はパスゲート２０２へのリークにより不安定になり、フリップフロップ回路２００のデータ出力端子（「Ａ２」、「Ｑ」として示す）に誤ったデータ値が発生する可能性がある。

【0014】

図３は、別の従来のフリップフロップ回路３００を示すブロック図である。図示されているように、フリップフロップ回路３００は、パスゲート３０２、パスゲートインバータ３０３、及びインバータ３１２を含んでもよい。いくつかの例では、パスゲート３０２、パスゲートインバータ３０３、及びインバータ３１２は、順次接続されてもよい。パスゲートインバータ３０３は、パスゲート３０２とインバータ３１２との間に接続されていてもよい。いくつかの例では、パスゲートインバータ３０３は、２つのＰチャネルトランジスタ３０４、３０６と、２つのＮチャネルトランジスタ３０８、３１０とを含んでもよい。Ｐチャネルトランジスタ３０４のゲート端子及びＮチャネルトランジスタ３１０のゲート端子はノードＢ１に接続されてもよい。Ｐチャネルトランジスタ３０６のゲート端子は反転クロック信号ＣＰＢに接続されてもよく、Ｎチャネルトランジスタ３０８のゲート端子はクロック信号ＣＫ又はクロックパルスＣＰに接続されてもよい。

【0015】

また、Ｐチャネルトランジスタ３０４のソース端子又はドレイン端子は、電源端子ＶＤＤに接続されていてもよい。Ｎチャネルトランジスタ３１０のソース端子又はドレイン端子は、接地端子に接続されていてもよい。Ｐチャネルトランジスタ３０６とＮチャネルトランジスタ３０８は、そのソース端子又はドレイン端子を介して接続され、ノードＢ２にさらに接続されていてもよい。

【0016】

フリップフロップ回路３００は、フリップフロップ回路２００と比較して、より低い消費電力をもたらすことができる。さらに、クロックパルスＣＰ又はクロック信号ＣＫがロー（値が「０」）であり、反転クロック信号ＣＰＢがハイ（値が「１」）である時間間隔において、Ｐチャネルトランジスタ３０４及び３０６からのリーク電流は、ノードＢ２での電圧を増加させる可能性があるが、Ｎチャネルトランジスタ３０８及び３１０からのリーク電流は、ノードＢ２での電圧を減少させる可能性がある。このように、ノードＢ２での電圧は、一定期間安定化されてもよい。該期間（ｐｅｒｉｏｄ）は、追加のキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）によって延長されてもよい。しかしながら、ノードＢ１での電圧を安定化させるためのフィードバック構造がないため、ノードＢ１での電圧は相対的に不安定になる可能性がある。

【0017】

図４は、本発明の一実施例によるフリップフロップ回路４００を示すブロック図である。図示されているように、フリップフロップ回路４００は、パスゲート４０２、リーク補償ユニット４０４、パスゲートインバータ４０６、及びインバータ４０８を含んでもよい。パスゲート４０２、パスゲートインバータ４０６、及びインバータ４０８は、順次接続されてもよい。即ち、パスゲート４０２は、フリップフロップデータ入力端子と第１のノードＢ１との間に接続されてもよい。パスゲートインバータ４０６は、第１のノードＢ１と第２のノードＢ２との間に接続されてもよい。インバータ４０８は、第２のノードＢ２とフリップフロップデータ出力端子Ａ２／Ｑとの間に接続されてもよい。リーク補償ユニット４０４は、フリップフロップデータ出力端子Ａ２／Ｑと第１のノードＢ１との間に、パスゲートインバータ４０６及びインバータ４０８と並列に接続されてもよい。

【0018】

いくつかの例では、パスゲート４０２のＰチャネル端子はクロックパルスＣＰ信号に結合されてもよく、パスゲート４０２のＮチャネル端子は反転クロック信号ＣＰＢに結合されてもよい。

【0019】

パスゲートインバータ３０６と同様に、パスゲートインバータ４０６は、Ｐチャネルトランジスタ４１０、Ｐチャネルトランジスタ４１２、Ｎチャネルトランジスタ４１４、及びＮチャネルトランジスタ４１６をさらに含んでもよい。いくつかの例では、Ｐチャネルトランジスタ４１０、Ｐチャネルトランジスタ４１２、Ｎチャネルトランジスタ４１４、及びＮチャネルトランジスタ４１６は、順次接続されてもよい。Ｐチャネルトランジスタ４１０のゲート端子及びＮチャネルトランジスタ４１６のゲート端子は第１のノードＢ１に接続されてもよい。Ｐチャネルトランジスタ４１０のソース端子又はドレイン端子は電源端子ＶＤＤに接続されてもよく、Ｎチャネルトランジスタ４１６のソース端子又はドレイン端子は接地端子に接続されてもよい。

【0020】

さらなる例では、Ｐチャネルトランジスタ４１２のゲート端子は、反転クロック信号ＣＰＢに接続されてもよく、Ｎチャネルトランジスタ４１４のゲート端子は、クロックパルスＣＰに接続されてもよい。Ｐチャネルトランジスタ４１２及びＮチャネルトランジスタ４１４は、ソース端子又はドレイン端子を介して第２のノードＢ２に接続されてもよい。

【0021】

フリップフロップ回路３００とは異なり、フリップフロップ回路４００は、第１のノードＢ１とフリップフロップデータ出力端子Ａ２／Ｑとの間に接続された少なくとも１つのリーク補償ユニット４０４を含んでもよい。少なくとも１つの例では、リーク補償ユニット４０４は、順次接続され得るＰチャネルトランジスタ４１８及びＮチャネルトランジスタ４２０を含んでもよい。Ｐチャネルトランジスタ４１８及びＮチャネルトランジスタ４２０のゲート端子は、フリップフロップデータ出力端子Ａ２／Ｑに接続されていてもよい。Ｐチャネルトランジスタ４１８のソース端子又はドレイン端子は、第１のノードＢ１に接続されていてもよい。

【0022】

クロックパルスＣＰがハイ（値が「１」）であり、反転クロック信号ＣＰＢがロー（値が「０」）である時間間隔（ｔｉｍｅ ｉｎｔｅｒｖａｌ）において、パスゲート４０２からのリーク電流は、第１のノードＢ１での電圧を増加させる可能性がある。したがって、第１のノードＢ１とフリップフロップデータ出力端子Ａ２／Ｑでの電圧はもはや等しくなくなる可能性があり、これは、リーク補償ユニット４０４でのリークをさらに引き起こす可能性がある。そして、リーク補償ユニット４０４でのリークは、第１のノードＢ１での電圧を低下させる可能性がある。これにより、第１のノードＢ１での電圧を正しい値に調整することができる。

【0023】

同様に、パスゲート４０２からのリーク電流により第１のノードＢ１での電圧が低下すると、第１のノードＢ１とフリップフロップデータ出力端子Ａ２／Ｑでの電圧はもはや等しくなくなる可能性がある。リーク補償ユニット４０４でのリークにより、第１のノードＢ１での電圧を増加させることができる。その後、第１のノードＢ１での電圧を同様に正しい値に調整することができる。

【0024】

図５は、図４のフリップフロップ回路の信号を示すタイミング図である。

【0025】

図示されているように、時間点Ｔ１よりも以前の時間点では、パスゲートインバータ４０６からのリーク電流により、ノードＢ２での電圧は時間点Ｔ１まで徐々に低下する可能性がある。時間点Ｔ２では、クロック信号ＣＫ及びクロックパルスＣＰがハイ、反転クロック信号ＣＰＢがローであるため、パスゲート４０２でのリーク電流により、第１のノードＢ１での電圧が低下する可能性がある。
しかし、第１のノードＢ１とフリップフロップデータ出力端子Ａ２／Ｑとの電圧差により、リーク補償ユニット４０４でリークが発生し、さらに第１のノードＢ１での電圧が低下することを防止することができる（Ｔ２とＴ３との間の点線で示す）。このように、図示されているように、時間点Ｔ２から時間点Ｔ３までの間、第１のノードＢ１での電圧をできるだけ高く維持することができる。

【0026】

同様に、時間点Ｔ３とＴ４との間では、パスゲートインバータ４０６からのリーク電流により、ノードＢ２での電圧が時間点Ｔ４まで徐々に上昇する可能性がある。

【0027】

さらに、時間点Ｔ５とＴ６の間に、クロック信号ＣＫとクロックパルスＣＰがハイであり、反転クロック信号ＣＰＢがローである場合には、パスゲート４０２でのリーク電流により、第１のノードＢ１での電圧が上昇する可能性がある。また、第１のノードＢ１とフリップフロップデータ出力端子Ａ２／Ｑとの電圧差により、リーク補償ユニット４０４でリークが発生し、さらに第１のノードＢ１での電圧が上昇することを防止することができる（Ｔ５とＴ６との間の点線で示す）。

【0028】

図６は、本発明の１つまたは複数の実施例によるフリップフロップ回路６００を示すブロック図である。

【0029】

図示されているように、フリップフロップ回路６００は、図４に示されるフリップフロップ回路４００と同様の構成要素を含んでもよい。フリップフロップ回路６００は、１つまたは複数のリーク補償ユニット６０４を含んでもよい。例えば、リーク補償ユニットは、順次、並列に、又は任意の配置方式で接続されてもよい。リーク補償ユニット６０４のそれぞれは、Ｐチャネルトランジスタ及びＮチャネルトランジスタを含んでもよい。Ｐチャネルトランジスタ及びＮチャネルトランジスタのゲート端子は、第１のノードＢ１、フリップフロップデータ出力端子Ａ２／Ｑ又は他のリーク補償ユニットに接続されていてもよい。

【0030】

前述の説明は、当業者が、本明細書に記載された様々な態様を実施できるようにするために提供される。これらの態様に対する様々な修正は、当業者には容易に明らかになるであろうし、本明細書に定義された一般原則は、他の態様にも適用され得る。したがって、特許請求の範囲は、本明細書に示された態様に限定されることを意図するものではなく、特許請求の範囲の文言記載と整合する完範囲が与えられるものであり、ここで、単数形の要素への参照は、特に明記されない限り、「１つの、そして唯一の」を意味することを意図するものではなく、むしろ「１つ以上」を意味するものである。特に明記されない限り、「いくつか」という用語は、１つまたは複数を意味する。本明細書に記載された様々な態様の要素に対する、当業者に知られているか、又は後に知られるようになる全ての構造的及び機能的均等物は、参照により明示的に本明細書に組み込まれ、特許請求の範囲に包含されることが意図されている。さらに、本明細書に開示されたものは、そのような開示が特許請求の範囲に明示的に記載されているか否かにかかわらず、公衆に提供されることを意図していない。いかなる特許請求の範囲の要素も、その要素が「…のための手段」という文言を用いて明示的に記載されない限り、「手段＋機能（ｍｅａｎｓ ｐｌｕｓ ｆｕｎｃｔｉｏｎ）」として解釈されるべきではない。

【0031】

さらに、用語「又は」は、排他的な「又は」ではなく、包括的な「又は」を意味することが意図されている。つまり、特に明記されていない限り、あるいは文脈から明らかでない限り、「ＸはＡ又はＢを用いる」という文言は、自然な包括的な置換のいずれかを意味することが意図されている。つまり、「ＸはＡ又はＢを用いる」という文言は、「ＸはＡを用いる」、「ＸはＢを用いる」、「ＸはＡとＢの両方を用いる」のいずれかの場合に満たされることになる。さらに、本願及び添付の特許請求の範囲で使用される冠詞「ａ」及び「ａｎ」は、別段の指定がない限り、又は文脈から単数形を意味することが明らかでない限り、一般的には「１つ以上」を意味すると解釈されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】