特表 2022-536061 ベースボード管理コントローラ及びその構築方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2022-08-12

(54)【発明の名称】ベースボード管理コントローラ及びその構築方法

(51)【国際特許分類】

   G06F 9/4401 20180101AFI20220804BHJP

   G06F 13/10 20060101ALI20220804BHJP

【ＦＩ】

G06F9/4401

G06F13/10 310E

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2021571556

(86)(22)【出願日】2019-09-29

(85)【翻訳文提出日】2021-12-08

(86)【国際出願番号】 CN2019108978

(87)【国際公開番号】W WO2021027038

(87)【国際公開日】2021-02-18

(31)【優先権主張番号】201910734857.9

(32)【優先日】2019-08-09

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】521524346

【氏名又は名称】▲蘇▼州浪潮智能科技有限公司

(74)【代理人】

【識別番号】110001896

【氏名又は名称】特許業務法人朝日奈特許事務所

(72)【発明者】

【氏名】▲鄒▼ ▲暁▼峰

(72)【発明者】

【氏名】▲劉▼ 同▲強▼

(72)【発明者】

【氏名】周 玉▲龍▼

【テーマコード（参考）】

5B376

【Ｆターム（参考）】

5B376AE01

(57)【要約】

本願はＲＩＳＣ－Ｖシステムアーキテクチャに基づいて構築されたベースボード管理コントローラを提供し、前記ベースボード管理コントローラは、ＡＸＩバスを介して接続されたプロセッサ、メモリ及び外部インタフェースを含み、前記メモリはＯｐｅｎＢＭＣシステムを記憶するために使用され、前記ＯｐｅｎＢＭＣシステムは、前記ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－ＶツールチェーンによってＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルすることにより得られ、前記プロセッサは前記メモリに記憶されているＯｐｅｎＢＭＣシステムを実行するために使用され、且つ前記プロセッサのソフトソースコードがＲｏｃｋｅｔＣｈｉｐジェネレーターによって生成される。権限を付与する必要のあるＡＲＭアーキテクチャに基づくベースボード管理コントローラの実現の代わりに、オープンソースのＲＩＳＣ－Ｖシステムアーキテクチャに基づいて、ベースボード管理コントローラを構築する。それによって、ユーザーが使用するベースボード管理コントローラはメーカーにより制限されなくなり、自分で使用するベースボード管理コントローラの完全で自律的な制御を実現する。

【特許請求の範囲】

【請求項1】

ベースボード管理コントローラであって、ＲＩＳＣ－Ｖシステムアーキテクチャに基づいて構築され、前記ベースボード管理コントローラは、ＡＸＩバスを介して接続されたプロセッサ、メモリ及び外部インタフェースを含み、
前記メモリはＯｐｅｎＢＭＣシステムを記憶するために使用され、前記ＯｐｅｎＢＭＣシステムは、前記ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－ＶツールチェーンによってＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルすることにより得られ、
前記プロセッサは前記メモリに記憶されているＯｐｅｎＢＭＣシステムを実行するために使用され、且つ前記プロセッサのソフトソースコードがＲｏｃｋｅｔＣｈｉｐジェネレーターによって生成される、ことを特徴とするベースボード管理コントローラ。

【請求項2】

前記外部インタフェースは、２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥを含む、ことを特徴とする請求項１に記載のベースボード管理コントローラ。

【請求項3】

前記メモリは、前記ＲＩＳＣ－ＶシステムアーキテクチャのＳＰＩメモリを含む、ことを特徴とする請求項１に記載のベースボード管理コントローラ。

【請求項4】

前記ＯｐｅｎＢＭＣシステムの起動モードはＳＰＩモードに設定される、ことを特徴とする請求項１～３のいずれか１項に記載のベースボード管理コントローラ。

【請求項5】

前記ＳＰＩモードのＯｐｅｎＢＭＣシステムの起動モードは、ＲＩＳＣ－ＶシステムアーキテクチャのＲＩＳＣ－Ｖ起動ファームウェアを変更することにより得られる、ことを特徴とする請求項４に記載のベースボード管理コントローラ。

【請求項6】

ベースボード管理コントローラの構築方法であって、
ＲｏｃｋｅｔＣｈｉｐジェネレーターの動作環境を構築し、前記ＲｏｃｋｅｔＣｈｉｐジェネレーターを利用して、構築された動作環境で、前記プロセッサの構成情報である構成情報を処理し、プロセッサのソフトソースコードを生成することと、
前記プロセッサのソフトソースコードに基づいて、ＡＸＩバスを介して前記プロセッサに接続された外部インタフェースを構成することと、
ＯｐｅｎＢＭＣソフトウェアフレームワークの開発環境を構築し、前記ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－Ｖツールチェーンを利用してＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルしてＯｐｅｎＢＭＣシステムを得ることと、
前記ＯｐｅｎＢＭＣシステムをメモリにリフレッシュすることとを含む、ことを特徴とするベースボード管理コントローラの構築方法。

【請求項7】

前記ＯｐｅｎＢＭＣシステムをメモリにリフレッシュする前記ステップは、
前記ＯｐｅｎＢＭＣシステムをＲＩＳＣ－ＶシステムアーキテクチャのＳＰＩメモリにリフレッシュすることを含む、ことを特徴とする請求項６に記載の構築方法。

【請求項8】

前記外部インタフェースは、２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥを含む、ことを特徴とする請求項６に記載の構築方法。

【請求項9】

前記ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－Ｖツールチェーンを利用してＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルしてＯｐｅｎＢＭＣシステムを得る前記ステップの後、
前記ＯｐｅｎＢＭＣシステムの起動モードをＳＰＩモードに設定することをさらに含む、ことを特徴とする請求項６～８のいずれか１項に記載の構築方法。

【請求項10】

前記ＯｐｅｎＢＭＣシステムの起動モードをＳＰＩモードに設定する前記ステップは、
ＲＩＳＣ－ＶシステムアーキテクチャのＲＩＳＣ－Ｖ起動ファームウェアを変更して、前記ＯｐｅｎＢＭＣシステムの起動モードをＳＰＩモードにすることを含む、ことを特徴とする請求項８に記載の構築方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０１９年０８月０９日に中国専利局に提出した、出願番号が２０１９１０７３４８５７．９であって、発明名称が「ベースボード管理コントローラ及びその構築方法」である中国特許出願の優先権を主張し、その内容の全ては参照として本願に組み込まれる。

【0002】

本発明はサーバーシステム管理の技術分野に関し、特にベースボード管理コントローラ及びその構築方法に関する。

【背景技術】

【0003】

ベースボード管理コントローラ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ、ＢＭＣ）は、サーバーのコアコンポーネントの１つであり、通常、サーバーマザーボードのサウスブリッジでＡＳＩＣとして実装され、主にサーバーの全システムの管理制御機能を実現する。

【0004】

現在のサーバーに使用されているＢＭＣは全てＡＲＭアーキテクチャに基づいて実装される。ＡＲＭアーキテクチャは知的財産権が付与されているため、既存のＢＭＣはコストが高いだけでなく、安全性も効果的に確保できない。また、ＡＲＭアーキテクチャを使用すると、権限を付与しなければならず、それにより、メーカーがＡＲＭアーキテクチャを技術的に制御すると、サーバー及び組み込み業界に深刻な影響を及ぼす。

【0005】

従って、ユーザーが使用するＢＭＣはメーカーによって制限され、自分で使用するＢＭＣの完全で自律的な制御を実現することができない。

【発明の概要】

【発明が解決しようとする課題】

【0006】

上記従来技術の欠点に基づき、本発明は、ユーザーが使用するベースボード管理コントローラがメーカーによって制限され、自分で使用するベースボード管理コントローラの完全で自律的な制御を実現することができないという問題を解決するために、ベースボード管理コントローラ及びその構築方法を提供する。

【課題を解決するための手段】

【0007】

上記目的を実現するために、本発明は、以下の技術的解決手段を提供する。

【0008】

本発明の第１の態様は、ＲＩＳＣ－Ｖシステムアーキテクチャに基づいて構築されるベースボード管理コントローラを提供し、前記ベースボード管理コントローラは、ＡＸＩバスを介して接続されたプロセッサ、メモリ及び外部インタフェースを含み、
前記メモリはＯｐｅｎＢＭＣシステムを記憶するために使用され、前記ＯｐｅｎＢＭＣシステムは、前記ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－ＶツールチェーンによってＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルすることにより得られ、
前記プロセッサは前記メモリに記憶されているＯｐｅｎＢＭＣシステムを実行するために使用され、且つ前記プロセッサのソフトソースコードがＲｏｃｋｅｔＣｈｉｐジェネレーターによって生成される。

【0009】

好ましくは、上記ベースボード管理コントローラにおいて、前記外部インタフェースは、２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥを含む。

【0010】

好ましくは、上記ベースボード管理コントローラにおいて、前記メモリは前記ＲＩＳＣ－ＶシステムアーキテクチャのＳＰＩメモリを含む。

【0011】

好ましくは、上記ベースボード管理コントローラにおいて、前記ＯｐｅｎＢＭＣシステムの起動モードはＳＰＩモードに設定される。

【0012】

好ましくは、上記ベースボード管理コントローラにおいて、前記ＳＰＩモードのＯｐｅｎＢＭＣシステムの起動モードは、ＲＩＳＣ－ＶシステムアーキテクチャのＲＩＳＣ－Ｖ起動ファームウェアを変更することにより得られる。

【0013】

本発明の別の態様は、ベースボード管理コントローラの構築方法を提供し、
ＲｏｃｋｅｔＣｈｉｐジェネレーターの動作環境を構築し、前記ＲｏｃｋｅｔＣｈｉｐジェネレーターを利用して、構築された動作環境で、前記プロセッサの構成情報である構成情報を処理し、プロセッサのソフトソースコードを生成することと、
前記プロセッサのソフトソースコードに基づいて、ＡＸＩバスを介して前記プロセッサに接続された外部インタフェースを構成することと、
ＯｐｅｎＢＭＣソフトウェアフレームワークの開発環境を構築し、前記ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－Ｖツールチェーンを利用してＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルしてＯｐｅｎＢＭＣシステムを得ることと、
前記ＯｐｅｎＢＭＣシステムをメモリにリフレッシュすることとを含む。

【0014】

好ましくは、上記のベースボード管理コントローラの構築方法において、前記ＯｐｅｎＢＭＣシステムをメモリにリフレッシュする前記ステップは、
前記ＯｐｅｎＢＭＣシステムをＲＩＳＣ－ＶシステムアーキテクチャのＳＰＩメモリにリフレッシュすることを含む。

【0015】

好ましくは、上記のベースボード管理コントローラの構築方法において、前記外部インタフェースは、２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥを含む。

【0016】

好ましくは、上記のベースボード管理コントローラの構築方法において、前記ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－Ｖツールチェーンを利用してＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルしてＯｐｅｎＢＭＣシステムを得る前記ステップの後、
前記ＯｐｅｎＢＭＣシステムの起動モードをＳＰＩモードに設定することをさらに含む。

【0017】

好ましくは、上記のベースボード管理コントローラの構築方法において、前記ＯｐｅｎＢＭＣシステムの起動モードをＳＰＩモードに設定する前記ステップは、
ＲＩＳＣ－ＶシステムアーキテクチャのＲＩＳＣ－Ｖ起動ファームウェアを変更して、前記ＯｐｅｎＢＭＣシステムの起動モードをＳＰＩモードにすることを含む。

【発明の効果】

【0018】

本発明に係るベースボード管理コントローラ及びその構築方法では、オープンソースのＲＩＳＣ－Ｖシステムアーキテクチャに基づいてベースボード管理コントローラを構築し、構築された前記ベースボード管理コントローラは、ＡＸＩバスを介して接続されたプロセッサ、メモリ及び外部インタフェースを含み、前記メモリはＯｐｅｎＢＭＣシステムを記憶するために使用され、前記ＯｐｅｎＢＭＣシステムは、前記ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－ＶツールチェーンによってＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルすることにより得られ、前記プロセッサは前記メモリに記憶されているＯｐｅｎＢＭＣシステムを実行するために使用され、且つ前記プロセッサのソフトソースコードがＲｏｃｋｅｔＣｈｉｐジェネレーターによって生成される。ＡＲＭアーキテクチャに基づくベースボード管理コントローラの構築の代わりに、オープンソースのＲＩＳＣ－Ｖシステムアーキテクチャに基づいてベースボード管理コントローラを構築する。それによって、ユーザーが使用するベースボード管理コントローラはメーカーに制限されなくなり、自分で使用するベースボード管理コントローラの完全で自律的な制御を実現する。

【図面の簡単な説明】

【0019】

本発明の実施例又は従来技術における技術的解決手段を明瞭に説明するために、以下、実施例または従来技術の記述のために使用した図面を簡単に説明する。明らかに、以下に記述した図面は本発明の実施例に過ぎず、当業者にとって、創造的な労働を必要とせずに、提供された図面に基づいて他の図面を得ることもできる。

【0020】

【図1】本発明の実施例に係るベースボード管理コントローラの構造模式図である。

【図2】本発明の別の実施例に係るベースボード管理コントローラの構造模式図である。

【図3】本発明の実施例に係るベースボード管理コントローラの階層構造の模式図である。

【図4】本発明の別の実施例に係るベースボード管理コントローラの構築方法の模式的フローチャートである。

【発明を実施するための形態】

【0021】

以下、本発明の実施例の図面を参照しながら、本発明の実施例の技術的解決手段を明瞭で、完全に説明する。勿論、説明される実施例は、本発明の一部の実施例に過ぎず、全ての実施例ではない。本発明の実施例に基づき、当業者が創造的な労働を必要とせずに得る全ての他の実施例は、いずれも本発明の特許範囲に属する。

【0022】

本願では、用語「備える」、「含む」又はそれらの任意の変形は、非排他的な包含物をカバーすることを意図し、それにより、一連の要素を含む過程、方法、製品又は装置はそれらの要素を含むだけでなく、明瞭に示されていない他の要素を含んでもよく、又はこれらの過程、方法、製品又は装置に固有の要素をさらに含む。これ以上の制限がない場合、「…を含む」という文に限定された要素は、前記要素を含む過程、方法、製品又は装置に別の同じ要素が存在することを除外しない。

【0023】

本発明の実施例は、ＲＩＳＣ－Ｖシステムアーキテクチャに基づいて構築されたベースボード管理コントローラを提供し、図１に示すように、
ＡＸＩバスを介して接続されたプロセッサ１０１、メモリ１０２及び外部インタフェース１０３を含む。

【0024】

なお、ＲＩＳＣ－Ｖシステムアーキテクチャはカリフォルニア大学バークレー校によって設計して発行されたオープンソースの命令セットアーキテクチャである。ＲＩＳＣ－Ｖシステムアーキテクチャがオープンソースであるため、特許で保護されている他のシステムアーキテクチャ、たとえば、ＡＲＭアーキテクチャ、ｘ８６アーキテクチャ、ＭＩＰＳアーキテクチャ、Ａｌｐｈａアーキテクチャに比べて、ユーザーがＲＩＳＣ－Ｖシステムアーキテクチャを使用すると、高いコストを負う必要がなく、権限を付与する必要もなく、且つ容易に革新することができる。従って、本発明の実施例に係るベースボード管理コントローラは、オープンソースのＲＩＳＣ－Ｖシステムアーキテクチャに基づいて構築されるものである。

【0025】

メモリ１０２はＯｐｅｎＢＭＣシステムを記憶するために使用され、ＯｐｅｎＢＭＣシステムは、ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－ＶツールチェーンによってＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルすることにより得られる。

【0026】

なお、ＯｐｅｎＢＭＣソフトウェアフレームワークは、オープンソースのソフトウェアフレームワークであり、完全なベースボード管理コントローラのＬｉｎｕｘ（登録商標）オペレーティングシステムミラーイメージを構築するために使用される。従って、ＯｐｅｎＢＭＣシステムをコンパイルすることにより、ベースボード管理コントローラのオペレーティングシステムを得ることができる。

【0027】

なお、クロスコンパイルは、ローカルコンパイルと比較して理解することができる。クロスコンパイルの一般的な理解は、既存のプラットフォームで、他のプラットフォームで実行されるプログラムをコンパイルすることを指す。ローカル開発プラットフォームでコンパイルされたＯｐｅｎＢＭＣシステムは、ベースボード管理コントローラに実行され、ローカル開発プラットフォームに実行されない。従って、ベースボード管理コントローラで実行可能なＯｐｅｎＢＭＣシステムを得るように、ローカル開発プラットフォームで、ツールチェーンによってＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルする必要がある。

【0028】

具体的には、本発明の実施例のベースボード管理コントローラは、ＲＩＳＣ－Ｖシステムアーキテクチャに基づいて構築されるため、オペレーティングシステムはＲＩＳＣ－Ｖツールチェーンによってクロスコンパイルされるべきである。すなわち、ＲＩＳＣ－ＶツールチェーンによってＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルし、それにより、ＯｐｅｎＢＭＣシステムを得て、ＯｐｅｎＢＭＣシステムをベースボード管理コントローラのメモリ１０２にリフレッシュする。

【0029】

好ましくは、本発明の実施例では、ベースボード管理コントローラのメモリ１０２はＳＰＩメモリを利用する。従って、具体的には、完全にコンパイルされたＯｐｅｎＢＭＣシステムを、ＲＩＳＣ－ＶシステムアーキテクチャのＳＰＩメモリにリフレッシュする。

【0030】

好ましくは、本発明の別の実施例では、ＯｐｅｎＢＭＣシステムの起動モードはＳＰＩモードに設定される。具体的には、ＲＩＳＣ－ＶシステムアーキテクチャのＲＩＳＣ－Ｖ起動ファームウェアを変更することにより、ＯｐｅｎＢＭＣシステムの起動モードをＳＰＩモードに設定する。

【0031】

具体的には、ＯｐｅｎＢＭＣシステムはＬｉｎｕｘオペレーティングシステムカーネルを含む。管理インタフェースサービスプログラム、組み込まれたＩＰＭＩ管理アプリケーション、システムファームウェア、各段階の起動アップロードプログラム等の管理プロトコル及びアプリケーションは全て、ＯｐｅｎＢＭＣシステムのＬｉｎｕｘオペレーティングシステムカーネルに実行される。

【0032】

本発明の実施例では、ベースボード管理コントローラのプロセッサ１０１はメモリ１０２に記憶されているＯｐｅｎＢＭＣシステムを実行するために使用され、且つプロセッサ１０１のソフトソースコードがＲｏｃｋｅｔＣｈｉｐジェネレーターによって生成される。

【0033】

ＲｏｃｋｅｔＣｈｉｐジェネレーターは、カリフォルニア大学バークレー校によって開発された、ＲＩＳＣ－Ｖ縮小命令セットに基づくプロセッサ１０１ソースコードジェネレーターであり、該ジェネレーターはＣｈｉｓｅｌ言語で記述される。

【0034】

従って、本発明の実施例では、ＲｏｃｋｅｔＣｈｉｐジェネレーター環境を構築し、且つＲｏｃｋｅｔＣｈｉｐジェネレーターによって提供されたソースコードを変更することにより、対応する構成を行い、それにより、ＲＩＳＣ－Ｖ縮小命令セットに基づくプロセッサ１０１のソフトソースコードを生成する。

【0035】

ベースボード管理コントローラは、通常、２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥ等の豊富な周辺機器インタフェースを有する。従って、本発明の別の実施例におけるベースボード管理コントローラに構成された外部インタフェース１０３は、同様に、２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥを含む。

【0036】

なお、本発明の実施例におけるベースボード管理コントローラに上記のいくつかのインタフェースが構成されるのは、これらの外部インタフェースがベースボード管理コントローラに比較的一般的に使用されるインタフェースであるからである。ただし、ベースボード管理コントローラに上記外部インタフェースのみが構成できることは限らない。実際のニーズに応じてベースボード管理コントローラに上記外部インタフェースのうちの一部の外部インタフェースのみを構成し、又はより多くの外部インタフェースを構成してもよく、これらは全て本発明の特許範囲に属する。

【0037】

具体的には、ベースボード管理コントローラのＡＸＩバスに、２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥをそれぞれ追加する。また、同時に、各外部インタフェースのドライバーを対応して追加する必要がある。

【0038】

好ましくは、生成されたプロセッサ１０１のソフトソースコードをフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、ＦＰＧＡ）チップにマッピングして、ベースボード管理コントローラのプロセッサ１０１を実装することができ、且つ、２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥ等の周辺機器インタフェースをＦＰＧＡに追加することができる。

【0039】

好ましくは、本発明の別の実施例では、ベースボード管理コントローラは信頼できるセキュリティ認証モジュール及びファームウェアをさらに含むことができる。信頼できるセキュリティ認証モジュールはデータが合法であるか否かを認証し、ベースボード管理コントローラの安全な動作を保護するために使用される。

【0040】

従って、本発明の実施例におけるベースボード管理コントローラは、図２に示すように、アーキテクチャから見ると、具体的には、プロセッサに搭載されたＲＩＳＣ－Ｖシステムに基づいたＲＩＳＣ－Ｖアーキテクチャ、その対応するファームウェア、及びＯｐｅｎＢＭＣシステムが記憶されているＳＰＩメモリを含み、２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥをさらに有する。且つ、同様に、サーバーのサウスブリッジＰＣＨと接続することにより、サーバのハードウェアシステムを管理する。

【0041】

なお、本発明の実施例に係るベースボード管理コントローラは、図３に示すように、ソフトウェア階層化メカニズムに従えば、管理プロトコル及びアプリケーション層、カーネル層、ミドルウェア、ファームウェア層、プロセッサ１０１ハードウェア層に分けることができる。そのうち、管理プロトコル及びアプリケーション層は、ＯｐｅｎＢＭＣシステムのＬｉｎｕｘオペレーティングシステムカーネルで実行される様々なアプリケーション、管理インタフェースサービスプログラム、及び組み込まれたＩＰＭＩ管理アプリケーション等を含む。カーネル層は、主に、ＯｐｅｎＢＭＣシステムのＬｉｎｕｘオペレーティングシステムカーネル及び外部インタフェース１０３のドライバを含む。ファームウェア層は、主に、ベースボード管理コントローラの起動プロセスでの起動プロセス管理とカーネル起動ガイドプログラム、及び組み込まれた信頼できるセキュリティ認証モジュール等を含む。プロセッサ１０１ハードウェア層は、主に、ＲＩＳＣ－Ｖシステムアーキテクチャに基づくソフトソースコード及び外部インタフェース１０３等を有する外部モジュールを含む。

【0042】

本発明の実施例に係るベースボード管理コントローラは、オープンソースのＲＩＳＣ－Ｖシステムアーキテクチャに基づいてベースボード管理コントローラを構築し、構築されたベースボード管理コントローラは、ＡＸＩバスを介して接続されたプロセッサ１０１、メモリ１０２及び外部インタフェース１０３を含み、メモリ１０２はＯｐｅｎＢＭＣシステムを記憶するために使用され、ＯｐｅｎＢＭＣシステムは、ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－ＶツールチェーンによってＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルすることにより得られ、プロセッサ１０１は、メモリ１０２に記憶されているＯｐｅｎＢＭＣシステムを実行するために使用され、且つプロセッサ１０１のソフトソースコードがＲｏｃｋｅｔＣｈｉｐジェネレーターによって生成される。ＡＲＭアーキテクチャに基づくベースボード管理コントローラの構築の代わりに、オープンソースのＲＩＳＣ－Ｖシステムアーキテクチャに基づいてベースボード管理コントローラを構築する。それによって、ユーザーが使用するベースボード管理コントローラは知的財産権に制限されなくなり、自分で使用するベースボード管理コントローラの完全で自律的な制御を実現する。そして、ベースボード管理コントローラのコストを大幅に削減する。

【0043】

本発明の別の実施例はベースボード管理コントローラの構築方法をさらに提供し、図４に示すように、Ｓ４０１～Ｓ４０４を含む。

【0044】

Ｓ４０１、ＲｏｃｋｅｔＣｈｉｐジェネレーターの動作環境を構築し、ＲｏｃｋｅｔＣｈｉｐジェネレーターを利用して、構築された動作環境で、構成情報を処理し、プロセッサのソフトソースコードを生成する。

【0045】

前記構成情報は前記プロセッサの構成情報である。

【0046】

具体的には、ローカル開発プラットフォーム又は装置にＲｏｃｋｅｔＣｈｉｐジェネレーターの動作環境を構築し、ＲｏｃｋｅｔＣｈｉｐジェネレーターを利用して、構築された動作環境で、ＲｏｃｋｅｔＣｈｉｐジェネレーターによって提供されたソースコード及びカーネル構成を変更し、マルチコア等のパラメータ属性を追加することにより、スーパースカラのアウトオブオーダ実行カーネルＲＴＬソースコードを生成する。生成されたスーパースカラのアウトオブオーダ実行カーネルＲＴＬソースコードは、すなわち、プロセッサのソフトソースコードである。

【0047】

Ｓ４０２、プロセッサのソフトソースコードに基づいて、外部インタフェースを構成する。

【0048】

外部インタフェースはＡＸＩバスを介して前記プロセッサに接続される。

【0049】

好ましくは、構成された外部インタフェースは、２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥを含む。

【0050】

高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥは、サーバのサウスブリッジＰＣＨに接続して、ベースボード管理コントローラとサーバとの相互接続を実現することにより、ベースボード管理コントローラを介してサーバーのハードウェアを管理して制御するために使用することができる。従って、構成された外部インタフェースにおいて、高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥは不可欠である。

【0051】

具体的には、ステップＳ１０１で生成されたＲＴＬソースコード中のストレージ、クロック、インタフェース等をＦＰＧＡチップにマッピングし、次に２線式シリアルバスインタフェースＩ２Ｃ、汎用シリアルバスインタフェースＵＳＢ、ビデオ伝送インタフェースＶＧＡ、イーサネットインタフェースＥｔｈｅｒｎｅｔ、及び高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥ等の外部インタフェースをＦＰＧＡチップのソースコードに追加し、それにより、ベースボード管理コントローラのシステムオンチップを構築する。

【0052】

Ｓ４０３、ＯｐｅｎＢＭＣソフトウェアフレームワークの開発環境を構築し、ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－Ｖツールチェーンを利用してＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルしてＯｐｅｎＢＭＣシステムを得る。

【0053】

具体的には、ローカル開発プラットフォーム又は装置にＯｐｅｎＢＭＣソフトウェアフレームワークの開発環境を構築し、ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－Ｖツールチェーンを利用してＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルし、それにより、ローカルプラットフォームで、ＲＩＳＣ－Ｖシステムアーキテクチャに基づいて構築されたベースボード管理コントローラに実行できるＯｐｅｎＢＭＣシステムを得る。

【0054】

好ましくは、ＯｐｅｎＢＭＣシステムをコンパイルする時に、さらにＯｐｅｎＢＭＣシステムの起動モードをＳＰＩモードに設定することもできる。

【0055】

具体的には、ＲＩＳＣ－ＶシステムアーキテクチャのＲＩＳＣ－Ｖ起動ファームウェアを変更することにより、ＯｐｅｎＢＭＣシステムの起動モードをＳＰＩモードに設定することができる。

【0056】

Ｓ４０４、ＯｐｅｎＢＭＣシステムをメモリにリフレッシュする。

【0057】

つまり、ステップＳ４０３を実行してＯｐｅｎＢＭＣシステムを得た後、ＯｐｅｎＢＭＣシステムをベースボード管理コントローラのメモリにリフレッシュする。

【0058】

好ましくは、本発明の実施例に利用されるメモリはＳＰＩメモリである。従って、ステップＳ４０４は、具体的には、ＯｐｅｎＢＭＣシステムをＲＩＳＣ－ＶシステムアーキテクチャのＳＰＩメモリにリフレッシュすることである。

【0059】

好ましくは、本発明の別の実施例では、ベースボード管理コントローラを構築した後、
ベースボード管理コントローラをサーバーに接続し、システム統合を行い、且つベースボード管理コントローラの機能に従ってシステムテストを行うことをさらに含むことができる。

【0060】

具体的には、ベースボード管理コントローラの高速シリアルコンピュータ拡張バスインタフェースＰＣＩＥがサーバのサウスブリッジＰＣＨに接続されることにより、ベースボード管理コントローラをサーバーに接続し、システム総合を行う。次に、ベースボード管理コントローラの機能に従って、各対応する外部インタフェースを介して、ベースボード管理コントローラの機能をテストする。それにより、ベースボード管理コントローラの信頼性を確保する。

【0061】

本発明の実施例に係るベースボード管理コントローラの構築方法は、ＲｏｃｋｅｔＣｈｉｐジェネレーターの動作環境を構築し、ＲｏｃｋｅｔＣｈｉｐジェネレーターを利用して、構築された動作環境で、前記プロセッサの構成情報である構成情報を処理することにより、プロセッサのソフトソースコードを生成する。次に、前記プロセッサのソフトソースコードに基づき外部インタフェースを構成する。外部インタフェースはＡＸＩバスを介して前記プロセッサに接続される。ＯｐｅｎＢＭＣソフトウェアフレームワークの開発環境を構築し、ＲＩＳＣ－ＶアーキテクチャのＲＩＳＣ－Ｖツールチェーンを利用してＯｐｅｎＢＭＣソフトウェアフレームワークをクロスコンパイルすることにより、ＯｐｅｎＢＭＣシステムを得て、次に、ＯｐｅｎＢＭＣシステムをメモリにリフレッシュする。それにより、ＡＲＭアーキテクチャに基づくベースボード管理コントローラの構築の代わりに、オープンソースのＲＩＳＣ－Ｖシステムアーキテクチャに基づいてベースボード管理コントローラを構築することを実現する。それによって、ユーザーが使用するベースボード管理コントローラは知的財産権に制限されなくなり、自分で使用するベースボード管理コントローラの完全で自律的な制御を実現する。そして、ベースボード管理コントローラのコストを大幅に削減する。

【0062】

本明細書に開示された実施例を参照して説明された各例示的なユニット及びアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、又は両者の組み合わせによって実現できることは、当業者であれば理解することができる。ハードウェアとソフトウェアの互換性を明瞭に説明するために、上記の説明において、機能に従って各例示的な構成及びステップは一般的に説明されている。これらの機能は、ハードウェア又はソフトウェアの形態で実行されるかは、技術的解決手段の特定の応用及び設計制約条件によって決めされる。当業者は、本発明の範囲を逸脱せずに説明される機能を各特定の応用に応じて異なる方法で実現することができる。

【0063】

開示された実施例に対する上記の説明により、当業者は本発明を実現し又は使用することができる。これらの実施例に対する様々な修正は当業者にとって明らかなものであり、本明細書に定義された一般的な原理は、本発明の精神又は範囲を逸脱することなく、他の実施例で実現することができる。そのため、本発明は本明細書に示されたこれらの実施例に限定されず、本明細書に開示された原理及び新しい特徴に一致する最も広い範囲に該当すべきである。

【図1】

【図2】

【図3】

【図4】

【国際調査報告】